JP3600092B2 - Semiconductor device manufacturing method - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は結晶性を有する半導体を用いた半導体装置およびその作製方法に関する。
【０００２】
【従来の技術】
薄膜半導体を用いた薄膜トランジスタ（以下ＴＦＴ等）が知られている。このＴＦＴは、基板上に薄膜半導体を形成し、この薄膜半導体を用いて構成されるものである。このＴＦＴは、各種集積回路に利用されているが、特に電気光学装置特にアクティブマトリックス型の液晶表示装置の各画素の設けられたスイッチング素子、周辺回路部分に形成されるドライバー素子として注目されている。
【０００３】
ＴＦＴに利用される薄膜半導体としては、非晶質珪素膜を用いることが簡便であるが、その電気的特性が低いという問題がある。ＴＦＴの特性向上を得るためには、結晶性を有するシリコン薄膜を利用するばよい。結晶性を有するシリコン膜は、多結晶シリコン、ポリシリコン、微結晶シリコン等と称されている。この結晶性を有するシリコン膜を得るためには、まず非晶質珪素膜を形成し、しかる後に加熱によって結晶化さればよい。
【０００４】
しかしながら、加熱による結晶化は、加熱温度が６００℃以上の温度で１０時間以上の時間を掛けることが必要であり、基板としてガラス基板を用いることが困難であるという問題がある。例えばアクティブ型の液晶表示装置に用いられるコーニング７０５９ガラスはガラス歪点が５９３℃であり、基板の大面積化を考慮した場合、６００℃以上の加熱には問題がある。
【０００５】
〔発明の背景〕
本発明者らの研究によれば、非晶質珪素膜の表面にニッケルやパラジウム、さらには鉛等の元素を微量に堆積させ、しかる後に加熱することで、５５０℃、４時間程度の処理時間で結晶化を行なえることが判明している。
【０００６】
上記のような微量な元素（結晶化を助長する触媒元素）を導入するには、プラズマ処理や蒸着、さらにはイオン注入を利用すればよい。プラズマ処理とは、平行平板型あるいは陽光柱型のプラズマＣＶＤ装置において、電極として触媒元素を含んだ材料を用い、窒素または水素等の雰囲気でプラズマを生じさせることによって非晶質珪素膜に触媒元素の添加を行なう方法である。
【０００７】
しかしながら、上記のような元素が半導体中に多量に存在していることは、これら半導体を用いた装置の信頼性や電気的安定性を阻害するものであり好ましいことではない。
【０００８】
即ち、上記のニッケル等の結晶化を助長する元素（本明細書では、結晶化を助長する元素を触媒元素という）は、非晶質珪素を結晶化させる際には必要であるが、結晶化した珪素中には極力含まれないようにすることが望ましい。この目的を達成するには、触媒元素として結晶性珪素中で不活性な傾向が強いものを選ぶと同時に、結晶化に必要な触媒元素の量を極力少なくし、最低限の量で結晶化を行なう必要がある。そしてそのためには、上記触媒元素の添加量を精密に制御して導入する必要がある。
【０００９】
また、ニッケルを触媒元素とした場合、非晶質珪素膜を成膜し、ニッケル添加をプラズマ処理法によって行ない結晶性珪素膜を作製し、その結晶化過程等を詳細に検討したところ以下の事項が判明した。
（１）プラズマ処理によってニッケルを非晶質珪素膜上に導入した場合、熱処理を行なう以前に既に、ニッケルは非晶質珪素膜中のかなりの深さの部分まで侵入している。
（２）結晶の初期核発生は、ニッケルを導入した表面から発生している。
（３）蒸着法でニッケルを非晶質珪素膜上に成膜した場合であっても、プラズマ処理を行なった場合と同様に結晶化が起こる。
【００１０】
上記事項から、プラズマ処理によって導入されたニッケルが全て効果的に機能していないということが結論される。即ち、多量のニッケルが導入されても十分に機能していないニッケルが存在していると考えられる。このことから、ニッケルと珪素が接している点（面）が低温結晶化の際に機能していると考えられる。そして、可能な限りニッケルは微細に原子状に分散していることが必要であることが結論される。即ち、「必要なのは非晶質珪素膜の表面近傍に低温結晶化が可能な範囲内で可能な限り低濃度のニッケルが原子状で分散して導入されればよい」ということが結論される。
【００１１】
非晶質珪素膜の表面近傍のみに極微量のニッケルを導入する方法、言い換えるならば、非晶質珪素膜の表面近傍のみ結晶化を助長する触媒元素を極微量導入する方法としては、蒸着法を挙げることができるが、蒸着法は制御性が悪く、触媒元素の導入量を厳密に制御することが困難であるという問題がある。
【００１２】
また、触媒元素の導入量は極力少ないことが必要とされるが、この場合、結晶性が不純物となる問題が生じる。
【００１３】
【発明が解決しようとする課題】
本発明は、触媒元素を用いた６００℃以下の熱処理による結晶性を有する薄膜珪素半導体の作製において、
（１）触媒元素の量を制御して導入し、その量を最小限の量とする。
（２）生産性の高い方法とする。
（３）熱処理で得られる結晶性よりさらに高い結晶性を得る。
といった要求を満たすことを目的とする。
【００１４】
【課題を解決するための手段】
本発明は、上記目的を満足するために以下の手段を用いて結晶性を有した珪素膜を得る。
非晶質珪素膜に接して該非晶質珪素膜の結晶化を助長する触媒元素単体または前記触媒元素を含む化合物を保持させ、前記非晶質珪素膜に前記触媒元素単体または前記触媒元素を含む化合物が接した状態において、加熱処理を施し、前記非晶質珪素膜を一部または全部を結晶化させる。そして、レーザー光または強光を照射することによりさらに結晶化を助長する。こうして極めて結晶性の良好な結晶性珪素膜を得る。
【００１５】
結晶化を助長する触媒元素の導入方法としては、触媒元素を含む溶液を非晶質珪素膜表面に塗布することによる方法が有用である。
【００１６】
特に本発明においては、非晶質珪素膜の表面に接して触媒元素が導入されることが特徴である。このことは、触媒元素の量を制御する上で極めて重要である。
【００１７】
触媒元素が導入されるのは、非晶質珪素膜の上面であっても下面であってもよい。非晶質珪素膜の上面に触媒元素を導入するのであれば、非晶質珪素膜を形成した後に、触媒元素を含有した溶液を非晶質珪素膜上に塗布すればよいし、非晶質珪素膜の下面に触媒元素を導入するのであれば、非晶質珪素膜を形成する前に下地表面に触媒元素を含有した溶液を塗布し、下地表面に接して触媒元素を保持する状態とすればよい。
【００１８】
また発明は、結晶化された結晶性珪素膜を用いて半導体装置のＰＮ、ＰＩ、ＮＩその他の電気的接合を少なくとも１つ有する活性領域を構成することを特徴とする。半導体装置としては、薄膜トランジスタ（ＴＦＴ）、ダイオード、光センサを用いることができる。
【００１９】
本発明の構成を採用することによって以下に示すような基本的な有意性を得ることができる。
（ａ）溶液中における触媒元素濃度は、予め厳密に制御し結晶性をより高めかつその元素の量をより少なくすることが可能である。
（ｂ）溶液と非晶質珪素膜の表面とが接触していれば、触媒元素の非晶質珪素への導入量は、溶液中における触媒元素の濃度によって決まる。
（ｃ）非晶質珪素膜の表面に吸着する触媒元素が主に結晶化に寄与することとなるので、必要最小限度の濃度で触媒元素を導入できる。
（ｄ）高温プロセスを必要としないで、結晶性の良好な結晶性珪素膜を得ることができる。
【００２０】
非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する方法としては、溶液として水溶液、有機溶媒溶液等を用いることができる。ここで含有とは、化合物として含ませるという意味と、単に分散させることにより含ませるという意味との両方を含む。
【００２１】
触媒元素を含む溶媒としては、極性溶媒である水、アルコール、酸、アンモニアから選ばれたものを用いることができる。
【００２２】
触媒としてニッケルを用い、このニッケルを極性溶媒に含ませる場合、ニッケルはニッケル化合物として導入される。このニッケル化合物としては、代表的には臭化ニッケル、酢酸ニッケル、蓚酸ニッケル、炭酸ニッケル、塩化ニッケル、沃化ニッケル、硝酸ニッケル、硫酸ニッケル、蟻酸ニッケル、ニッケルアセチルアセトネ−ト、４−シクロヘキシル酪酸ニッケル、酸化ニッケル、水酸化ニッケルから選ばれたものが用いられる。
【００２３】
また触媒元素を含む溶媒として、無極性溶媒であるベンゼン、トルエン、キシレン、四塩化炭素、クロロホルム、エーテルから選ばれたものを用いることができる。
【００２４】
この場合はニッケルはニッケル化合物として導入される。このニッケル化合物としては代表的には、ニッケルアセチルアセトネ−ト、２−エチルヘキサン酸ニッケルから選ばれたものを用いることができる。
【００２５】
また触媒元素を含有させた溶液に界面活性剤を添加することも有用である。これは、被塗布面に対する密着性を高め吸着性を制御するためである。この界面活性剤は予め被塗布面上に塗布するのでもよい。
【００２６】
触媒元素としてニッケル単体を用いる場合には、酸に溶かして溶液とする必要がある。
【００２７】
以上述べたのは、触媒元素であるニッケルが完全に溶解した溶液を用いる例であるが、ニッケルが完全に溶解していなくとも、ニッケル単体あるいはニッケルの化合物からなる粉末が分散媒中に均一に分散したエマルジョンの如き材料を用いてもよい。または酸化膜形成用の溶液を用いるのでもよい。このような溶液としては、東京応化工業株式会社のＯＣＤ（Ｏｈｋａ Ｄｉｆｆｕｓｉｏｎ Ｓｏｕｒｃｅ）を用いることができる。このＯＣＤ溶液を用いれば、被形成面上に塗布し、２００℃程度でベークすることで、簡単に酸化珪素膜を形成できる。また不純物を添加することも自由であるので、本発明に利用することができる。
【００２８】
なおこれらのことは、触媒元素としてニッケル以外の材料を用いた場合であっても同様である。
【００２９】
結晶化を助長する触媒元素としてニッケルを用い、このニッケルを含有させる溶液溶媒として水の如き極性溶媒を用いた場合において、非晶質珪素膜にこれら溶液を直接塗布すると、溶液が弾かれてしまうことがある。この場合は、１００Å以下の薄い酸化膜をまず形成し、その上に触媒元素を含有させた溶液を塗布することで、均一に溶液を塗布することができる。また、界面活性剤の如き材料を溶液中に添加する方法により濡れを改善する方法も有効である。
【００３０】
また、溶液として２−エチルヘキサン酸ニッケルのトルエン溶液の如き無極性溶媒を用いることで、非晶質珪素膜表面に直接塗布することができる。この場合にはレジスト塗布の際に使用されている密着剤の如き材料を予め塗布することは有効である。しかし塗布量が多過ぎる場合には逆に非晶質珪素中への触媒元素の添加を妨害してしまうために注意が必要である。
【００３１】
溶液に含ませる触媒元素の量は、その溶液の種類にも依存するが、概略の傾向としてはニッケル量として溶液に対して２００ｐｐｍ〜１ｐｐｍ、好ましくは５０ｐｐｍ〜１ｐｐｍ（重量換算）とすることが望ましい。これは、結晶化終了後における膜中のニッケル濃度や耐フッ酸性に鑑みて決められる値である。
【００３２】
加熱処理の後に行なうレーザー光の照射を行なうことによって、加熱処理によって結晶化された珪素膜の結晶性をさらに高くすることができる。また、加熱処理によって部分的に結晶化を生じせしめた場合には、レーザー光の照射によってその部分からさらに結晶成長を行なわせ、より結晶性の高い状態を実現することができる。
【００３３】
例えば、触媒元素の導入料が少ない場合、結晶化は微小な点々とした領域において発生する。この状態は、全体として見れば結晶性を有する成分と非晶質の成分とが混在する状態ということもできる。ここでレーザー光を照射することによって、この結晶性を有する成分に存在する結晶核から結晶成長を行なわすことができ、結晶性の高い珪素膜を得ることができる。即ち、小さな結晶粒を大きな結晶粒へと成長させることができる。このように、レーザー光の照射による結晶性の助長の効果は、結晶化が不完全な珪素膜の場合に特に顕著となる。
【００３４】
またレーザー光の照射の代わりに、強光特に赤外光を照射する方法を採用してもよい。赤外光はガラスには吸収されにくく、珪素薄膜に吸収されやすいので、ガラス基板上に形成された珪素薄膜を選択的に加熱することができ有用である。この赤外光を用いる方法は、ラピッド・サーマス・アニール（ＲＴＡ）またはラピッド・サーマル・プロセス（ＲＴＰ）と呼ばれる。
【００３５】
また、触媒元素を含んだ溶液を選択的に塗布することにより、結晶成長を選択的に行なうことができる。特にこの場合、溶液が塗布されなかった領域に向かって、溶液が塗布された領域から珪素膜の面に概略平行な方向に結晶成長を行なわすことができる。この珪素膜の面に概略平行な方向に結晶成長が行なわれた領域を本明細書中においては横方向に結晶成長した領域ということとする。
【００３６】
またこの横方向に結晶成長が行なわれた領域は、触媒元素の濃度が低いことが確かめられている。半導体装置の活性層領域として、結晶性珪素膜を利用することは有用であるが、活性層領域中における不純物の濃度は一般に低い方が好ましい。従って、上記横方向に結晶成長が行なわれた領域を用いて半導体装置の活性層領域を形成することはデバイス作製上有用である。
【００３７】
本発明においては、触媒元素としてニッケルを用いた場合に最も顕著な効果を得ることができるが、その他利用できる触媒元素の種類としては、好ましくはＮｉ、Ｐｔ、Ｃｕ、Ａｇ、Ａｕ、Ｉｎ、Ｓｎ、Ｐｄ、Ｐ、Ａｓ、Ｓｂを利用することができる。また、ＶＩＩＩ族元素、ＩＩＩｂ、ＩＶｂ、Ｖｂ元素から選ばれた一種または複数種類の元素を利用することもできる。
【００３８】
また、触媒元素の導入方法は、水溶液やアルコール等の溶液を用いることに限定されるものではなく、触媒元素を含んだ物質を広く用いることができる。例えば、触媒元素を含んだ金属化合物や酸化物を用いることができる。
【００３９】
【発明の実施の形態】
【００４０】
【実施例】
〔実施例１〕
本実施例では、結晶化を助長する触媒元素を水溶液に含有させて、非晶質珪素膜上に塗布し、しかる後に加熱により結晶化させ、さらにレーザー光の照射により結晶性を高める例である。
【００４１】
図１を用いて、触媒元素（ここではニッケルを用いる）を導入するところまでを説明する。本実施例においては、基板としてコーニング７０５９ガラスを用いる。またその大きさは１００ｍｍ×１００ｍｍとする。
【００４２】
まず、非晶質珪素膜をプラズマＣＶＤ法やＬＰＣＶＤ法によってアモルファス状のシリコン膜を１００〜１５００Å形成する。ここでは、プラズマＣＶＤ法によって非晶質珪素膜１２を１０００Åの厚さに成膜する。（図１（Ａ））
【００４３】
そして、汚れ及び自然酸化膜を取り除くためにフッ酸処理を行い、その後酸化膜１３を１０〜５０Åに成膜する。汚れが無視できる場合には、酸化膜１３の代わりに自然酸化膜をそのまま用いれば良い。
【００４４】
なお、この酸化膜１３は極薄のため正確な膜厚は不明であるが、２０Å程度であると考えられる。ここでは酸素雰囲気中でのＵＶ光の照射により酸化膜１３を成膜する。成膜条件は、酸素雰囲気中においてＵＶを５分間照射することにおって行なった。この酸化膜１３の成膜方法としては、熱酸化法を用いるのでもよい。また過酸化水素による処理によるものでもよい。
【００４５】
この酸化膜１３は、後のニッケルを含んだ酢酸塩溶液を塗布する工程で、非晶質珪素膜の表面全体に酢酸塩溶液を行き渡らせるため、即ち濡れ性の改善の為のものである。例えば、非晶質珪素膜の表面に直接酢酸塩溶液を塗布した場合、非晶質珪素が酢酸塩溶液を弾いてしまうので、非晶質珪素膜の表面全体にニッケルを導入することができない。即ち、均一な結晶化を行うことができない。
【００４６】
つぎに、酢酸塩溶液中にニッケルを添加した酢酸塩溶液を作る。ニッケルの濃度は２５ｐｐｍとする。そしてこの酢酸塩溶液を非晶質珪素膜１２上の酸化膜１３の表面に２ｍｌ滴下し、この状態を５分間保持する。そしてスピナーを用いてスピンドライ（２０００ｒｐｍ、６０秒）を行う。（図１（Ｃ）、（Ｄ））
【００４７】
酢酸溶液中におけるニッケルの濃度は、１ｐｐｍ以上好ましくは１０ｐｐｍ以上であれば実用になる。また、溶液として２−エチルヘキサン酸ニッケルのトルエン溶液の如き無極性溶媒を用いる場合、酸化膜１３は不要であり、直接非晶質珪素膜上に触媒元素を導入することができる。
【００４８】
このニッケル溶液の塗布工程を、１回〜複数回行なうことにより、スピンドライ後の非晶質珪素膜１２の表面に数Å〜数百Åの平均の膜厚を有するニッケルを含む層を形成することができる。この場合、この層のニッケルがその後の加熱工程において、非晶質珪素膜に拡散し、結晶化を助長する触媒として作用する。なお、この層というのは、完全な膜になっているとは限らない。
【００４９】
上記溶液の塗布の後、１分間その状態を保持させる。この保持させる時間によっても、最終的に珪素膜１２中に含まれるニッケルの濃度を制御することができるが、最も大きな制御因子は溶液の濃度である。
【００５０】
そして、加熱炉において、窒素雰囲気中において５５０度、４時間の加熱処理を行う。この結果、基板１１上に形成された結晶性を有する珪素薄膜１２を得ることができる。
【００５１】
上記の加熱処理は４５０度以上の温度で行うことができるが、温度が低いと加熱時間を長くしなけらばならず、生産効率が低下する。また、５５０度以上とすると基板として用いるガラス基板の耐熱性の問題が表面化してしまう。
【００５２】
本実施例においては、非晶質珪素膜上に触媒元素を導入する方法を示したが、非晶質珪素膜下に触媒元素を導入する方法を採用してもよい。この場合は、非晶質珪素膜の成膜前に触媒元素を含有した溶液を用いて、下地膜上に触媒元素を導入すればよい。
【００５３】
加熱処理に処理により結晶性を有する珪素膜１２を得たら、ＫｒＦエキシマレーザ（波長２４８ｎｍ、パルス幅３０ｎｓｅｃ）を窒素雰囲気中において２００〜３５０ｍＪ／ｃｍ^２ のパワー密度で数ショト照射し、珪素膜１２の結晶性をさらに向上させる。この工程は、前述した赤外光の照射によってもよい。
【００５４】
〔実施例２〕
本実施例は、実施例１に示す作製方法において、１２００Åの酸化珪素膜を選択的に設け、この酸化珪素膜をマスクとして選択的にニッケルを導入する例である。
【００５５】
図２に本実施例における作製工程の概略を示す。まず、ガラス基板（コーニング７０５９、１０ｃｍ角）上にマスクとなる酸化珪素膜２１を１０００Å以上、ここでは１２００Åの厚さに成膜する。この酸化珪素膜２１の膜厚については、発明者等の実験によると５００Åでも問題がないことを確認しており、膜質が緻密であれば更に薄くても良いと思われる。
【００５６】
そして通常のフォトリソパターニング工程によって、必要とするパターンに酸化珪素膜２１をパーニングする。そして、酸素雰囲気中における紫外線の照射で薄い酸化珪素膜２０を成膜する。この酸化珪素膜２０の作製は、酸素雰囲気中でＵＶ光を５分間照射することによって行なわれる。なおこの酸化珪素膜２０の厚さは２０〜５０Å程度と考えられる（図２（Ａ））。尚、この濡れ性を改善するための酸化珪素膜については、溶液とパターンのサイズが合致した場合には、マスクの酸化珪素膜の親水性のみによっても丁度よく添加される場合がある。しかしながらこの様な例は特殊であり、一般的には酸化珪素膜２０を使用したほうが安全である。
【００５７】
この状態において、実施例１と同様に１００ｐｐｍのニッケルを含有した酢酸塩溶液を５ｍｌ滴下（１０ｃｍ角基板の場合）する。またこの際、スピナーで５０ｒｐｍで１０秒のスピンコートを行い、基板表面全体に均一な水膜を形成させる。さらにこの状態で、５分間保持した後スピナーを用いて２０００ｒｐｍ、６０秒のスピンドライを行う。なおこの保持は、スピナー上において０〜１５０ｒｐｍの回転をさせながら行なってもよい。（図２（Ｂ））
【００５８】
そして５５０度（窒素雰囲気）、４時間の加熱処理を施すことにより、非晶質珪素膜１２の結晶化を行う。この際、ニッケルが導入された部分２２の領域から２３で示されるように、ニッケルが導入されなった領域へと横方向に結晶成長が行われる。図２（Ｃ）において、２４がニッケルが直接導入され結晶化が行われた領域であり、２５が横方向に結晶化が行われた領域である。なお２５の領域は、概略〈１１１〉軸方向に結晶成長が行われていることが確認されている。
【００５９】
上記加熱処理による結晶化工程の後、ＸｅＣｌレーザー（波長３０８ｎｍ）を用いて珪素膜１２の結晶性をさらに向上させる。この工程によって、横方向に結晶成長した領域２５の結晶性を大きく高めることができる。
【００６０】
また上記レーザー光の照射工程において、基板またはレーザー光の被照射面を加熱することは有効である。加熱の温度は２００℃〜４５０℃程度で行なうことが好ましい。
【００６１】
本実施例において、溶液濃度、保持時間を変化させることにより、ニッケルが直接導入された領域におけるニッケルの濃度を１×１０^１６ａｔｏｍｓ ｃｍ^−３〜１×１０^１９ａｔｏｍｓ ｃｍ^−３の範囲で制御可能であり、同様に横成長領域の濃度をそれ以下に制御することが可能である。
【００６２】
本実施例で示したような方法によって形成された結晶珪素膜は、耐フッ酸性が良好であるという特徴がある。本発明者らによる知見によれば、ニッケルをプラズマ処理で導入し、結晶化させた結晶性珪素膜は、耐フッ酸性が低い。
【００６３】
例えば、結晶性珪素膜上にゲイト絶縁膜や層間絶縁膜として機能する酸化珪素膜を形成し、しかる後に電極の形成のために穴開け工程を経て、電極を形成をする作業が必要とされる場合がある。このような場合、酸化珪素膜をバッファフッ酸によって除去する工程が普通採用される。しかしながら、結晶性珪素膜の耐フッ酸性が低い場合、酸化珪素膜のみを取り除くことは困難であり、結晶性珪素膜をもエッチングしてしまうという問題がある。
【００６４】
しかしながら、結晶性珪素膜が耐フッ酸性を有している場合、酸化珪素膜と結晶性珪素膜のエンチッングレートの違い（選択比）を大きくとることができるので、酸化珪素膜のみを選択的の除去でき、作製工程上極めて有意なものとなる。
【００６５】
以上述べたように、横方向に結晶が成長した領域は触媒元素の濃度が小さく、しかも結晶性が良好であるので、この領域を半導体装置の活性領域として用いることは有用である。例えば、薄膜トランジスタのチャネル形成領域として利用することは極めて有用である。
【００６６】
〔実施例３〕
本実施例は、本発明の方法を利用して作製した結晶性珪素膜を用いて、ＴＦＴを得る例である。本実施例のＴＦＴは、アクティブマトリックス型の液晶表示装置のドライバー回路や画素部分に用いることができる。なお、ＴＦＴの応用範囲としては、液晶表示装置のみではなく、一般に言われる薄膜集積回路に利用できることはいうまでもない。
【００６７】
図３に本実施例の作製工程の概要を示す。まずガラス基板上に下地の酸化珪素膜（図示せず）を２０００Åの厚さに成膜する。この酸化珪素膜は、ガラス基板からの不純物の拡散を防ぐために設けられる。
【００６８】
そして、非晶質珪素膜を実施例１と同様な方法で５００Åの厚さに成膜する。そして、自然酸化膜を取り除くためのフッ酸処理の後、薄い酸化膜を２０Å程度の厚さに酸素雰囲気でのＵＶ光の照射によって成膜する。この薄い酸化膜の作製方法は、過水処理や熱酸化による方法でもよい。
【００６９】
そして１０ｐｐｍのニッケルを含有した酢酸塩溶液を塗布し、５分間保持し、スピナーを用いてスピンドライを行う。その後バッファフッ酸によって酸化珪素膜２０と２１を取り除き、５５０度、４時間の加熱によって、珪素膜を結晶化させる。（ここまでは実施例１に示した作製方法と同じ）
【００７０】
上記加熱処理を行うことによって、非晶質成分と結晶成分とが混在した珪素膜を得られる。この結晶成分には結晶核が存在している領域である。さらにＫｒＦエキシマレーザー光を２００〜３００ｍＪで照射することにより、珪素膜の結晶性を助長させる。このレーザー光の照射工程においては、基板を４００℃程度に加熱する。この工程よって、結晶成分に存在している結晶核を核として結晶成長が行なわれる。
【００７１】
次に、結晶化した珪素膜をパターニングして、島状の領域１０４を形成する。この島状の領域１０４はＴＦＴの活性層を構成する。そして、厚さ２００〜１５００Å、ここでは１０００Åの酸化珪素１０５を形成する。この酸化珪素膜はゲイト絶縁膜としても機能する。（図３（Ａ））
【００７２】
上記酸化珪素膜１０５の作製には注意が必要である。ここでは、ＴＥＯＳを原料とし、酸素とともに基板温度１５０〜６００℃、好ましくは３００〜４５０℃で、ＲＦプラズマＣＶＤ法で分解・堆積した。ＴＥＯＳと酸素の圧力比は１：１〜１：３、また、圧力は０．０５〜０．５ｔｏｒｒ、ＲＦパワーは１００〜２５０Ｗとした。あるいはＴＥＯＳを原料としてオゾンガスとともに減圧ＣＶＤ法もしくは常圧ＣＶＤ法によって、基板温度を３５０〜６００℃、好ましくは４００〜５５０℃として形成した。成膜後、酸素もしくはオゾンの雰囲気で４００〜６００℃で３０〜６０分アニールした。
【００７３】
この状態でＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）あるいはそれと同等な強光を照射することで、シリコン領域１０４の結晶化を助長さえてもよい。特に、赤外光を用いたＲＴＡ（ラピットサーマルアニール）は、ガラス基板を加熱せずに、珪素のみを選択的に加熱することができ、しかも珪素と酸化珪素膜との界面における界面準位を減少させることができるので、絶縁ゲイト型電界効果半導体装置の作製においては有用である。
【００７４】
その後、厚さ２０００Å〜１μｍのアルミニウム膜を電子ビーム蒸着法によって形成して、これをパターニングし、ゲイト電極１０６を形成する。アルミニウムにはスカンジウム（Ｓｃ）を０．１５〜０．２重量％ドーピングしておいてもよい。次に基板をｐＨ≒７、１〜３％の酒石酸のエチレングリコール溶液に浸し、白金を陰極、このアルミニウムのゲイト電極を陽極として、陽極酸化を行う。陽極酸化は、最初一定電流で２２０Ｖまで電圧を上げ、その状態で１時間保持して終了させる。本実施例では定電流状態では、電圧の上昇速度は２〜５Ｖ／分が適当である。このようにして、厚さ１５００〜３５００Å、例えば、２０００Åの陽極酸化物１０９を形成する。（図３（Ｂ））
【００７５】
その後、イオンドーピング法（プラズマドーピング法ともいう）によって、各ＴＦＴの島状シリコン膜中に、ゲイト電極部をマスクとして自己整合的に不純物（燐）を注入した。ドーピングガスとしてはフォスフィン（ＰＨ_３ ）を用いた。ドーズ量は、１〜４×１０^１５ｃｍ^−２とする。
【００７６】
さらに、図３（Ｃ）に示すようにＫｒＦエキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を照射して、上記不純物領域の導入によって結晶性の劣化した部分の結晶性を改善させる。レーザーのエネルギー密度は１５０〜４００ｍＪ／ｃｍ^２ 、好ましくは２００〜２５０ｍＪ／ｃｍ^２ である。こうして、Ｎ型不純物（燐）領域１０８、１０９を形成する。これらの領域のシート抵抗は２００〜８００Ω／□であった。
【００７７】
この工程において、レーザー光を用いる代わりに、フラッシュランプを使用して短時間に１０００〜１２００℃（シリコンモニターの温度）まで上昇させ、試料を加熱する、いわゆるＲＴＡ（ラピッド・サーマル・アニール）（ＲＴＰ、ラピット・サーマル・プロセスともいう）等のいわゆるレーザー光と同等の強光を用いてもよい。
【００７８】
その後、全面に層間絶縁物１１０として、ＴＥＯＳを原料として、これと酸素とのプラズマＣＶＤ法、もしくはオゾンとの減圧ＣＶＤ法あるいは常圧ＣＶＤ法によって酸化珪素膜を厚さ３０００Å形成する。基板温度は２５０〜４５０℃、例えば、３５０℃とする。成膜後、表面の平坦性を得るため、この酸化珪素膜を機械的に研磨する。（図３（Ｄ））
【００７９】
そして、層間絶縁物１１０をエッチングして、図１（Ｅ）に示すようにＴＦＴのソース／ドレインにコンタクトホールを形成し、クロムもしくは窒化チタンの配線１１２、１１３を形成する。
【００８０】
従来、プラズマ処理を用いてニッケルを導入した結晶性珪素膜は、酸化珪素膜に比較してバッファフッ酸に対する選択性が低いので、上記コンタクトホールの形成工程において、エッチングされてしまうことが多かった。
【００８１】
しかし、本実施例のように１０ｐｐｍの低濃度で水溶液を用いてニッケルを導入した場合には、耐フッ酸性が高いので、上記コンタクトホールの形成が安定して再現性よく行なうことができる。
【００８２】
最後に、水素中で３００〜４００℃で０．１〜２時間アニールして、シリコンの水素化を完了する。このようにして、ＴＦＴが完成する。そして、同時に作製した多数のＴＦＴをマトリクス状に配列せしめてアクティブマトリクス型液晶表示装置として完成する。このＴＦＴは、ソース／ドレイン領域１０８／１０９とチャネル形成領域１１４を有している。また１１５がＮＩの電気的接合部分となる。
【００８３】
本実施例の構成を採用した場合、活性層中に存在するニッケルの濃度は、３×１０^１８ｃｍ^−３程度あるいはそれ以下の、１×１０^１６ａｔｏｍｓ ｃｍ^−３〜３×１０^１８ａｔｏｍｓ ｃｍ^−３であると考えられる。
【００８４】
本実施例で作製されたＴＦＴは、移動度がＮチャネルで１５０ｃｍ^２ ／Ｖｓ以上のものが得られている。またＶ_ｔｈも小さく良好な特性を有していることが確認されている。さらに、移動度のバラツキも±１０％以内であることが確認されている。このバラツキの少なさは、加熱処理により不完全な結晶化とレーザー光の照射による結晶性の助長とによる工程によるものと考えられる。レーザー光のみを利用した場合には、Ｎチャケル型で１５０ｃｍ^２ ／Ｖｓ以上のものを容易に得ることができるが、バラツキが大きく、本実施例のような均一性を得ることができない。
【００８５】
〔実施例４〕
本実施例においては、実施例２に示すようにニッケルを選択的に導入し、その部分から横方向（基板に平行な方向）に結晶成長した領域を用いて電子デバイスを形成する例を示す。このような構成を採用した場合、デバイスの活性層領域におけるニッケル濃度をさらに低くすることができ、デバイスの電気的安定性や信頼性の上から極めて好ましい構成とすることができる。
【００８６】
図４に本実施例の作製工程を示す。まず、基板２０１を洗浄し、ＴＥＯＳ（テトラ・エトキシ・シラン）と酸素を原料ガスとしてプラズマＣＶＤ法によって厚さ２０００Åの酸化珪素の下地膜２０２を形成する。そして、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１０００Åの真性（Ｉ型）の非晶質珪素膜２０３を成膜する。次に連続的に厚さ５００〜２０００Å、例えば１０００Åの酸化珪素膜２０５をプラズマＣＶＤ法によって成膜する。そして、酸化珪素膜２０５を選択的にエッチングして、非晶質珪素の露出した領域２０６を形成する。
【００８７】
そして実施例２に示した方法により結晶化を助長する触媒元素であるニッケル元素を含んだ溶液（ここでは酢酸塩溶液）塗布する。酢酸溶液中におけるニッケルの濃度は１００ｐｐｍである。その他、詳細な工程順序や条件は実施例２で示したものと同一である。この工程は、実施例３または実施例４に示した方法によるものであってもよい。
【００８８】
この後、窒素雰囲気下で５００〜６２０℃、例えば５５０℃、４時間の加熱アニールを行い、珪素膜２０３の結晶化を行う。結晶化は、ニッケルと珪素膜が接触した領域２０６を出発点として、矢印で示されるように基板に対して平行な方向に結晶成長が進行する。図においては領域２０４はニッケルが直接導入されて結晶化した部分、領域２０３は横方向に結晶化した部分を示す。この２０３で示される横方向への結晶は、２５μｍ程度である。またその結晶成長方向は概略〈１１１〉軸方向であることが確認されている。（図４（Ａ））
【００８９】
上記加熱処理による結晶化工程の後にさらに赤外光の照射により珪素膜２０３の結晶性を助長させる。この工程は、波長１．２μｍの赤外光を照射することによって行なう。この工程によって、数分間で高温加熱処理したものと同等の効果を得ることができる。
【００９０】
赤外線の光源としてはハロゲンランプを用いる。赤外光の強度は、モニターの単結晶シリコンウェハー上の温度が９００〜１２００℃の間にあるように調整する。具体的には、シリコンウェハーに埋め込んだ熱電対の温度をモニターして、これを赤外線の光源にフィードバックさせる。本実施例では、昇温は、一定で速度は５０〜２００℃／秒、降温は自然冷却で２０〜１００℃とする。この赤外光照射は、珪素膜を選択的に加熱することになるので、ガラス基板への加熱を最小限に抑えることができる。
【００９１】
次に、酸化珪素膜２０５を除去する。この際、領域２０６の表面に形成される酸化膜も同時に除去する。そして、珪素膜２０４をパターニング後、ドライエッチングして、島状の活性層領域２０８を形成する。この際、図４（Ａ）で２０６で示された領域は、ニッケルが直接導入された領域であり、ニッケルが高濃度に存在する領域である。また、結晶成長の先端にも、やはりニッケルが高濃度に存在することが確認されている。これらの領域では、その中間の領域に比較してニッケルの濃度が高いことが判明している。したがって、本実施例においては、活性層２０８において、これらのニッケル濃度の高い領域がチャネル形成領域と重ならないようにした。
【００９２】
その後、１００体積％の水蒸気を含む１０気圧、５００〜６００℃の、代表的には５５０℃の雰囲気中において、１時間放置することによって、活性層（珪素膜）２０８の表面を酸化させ、酸化珪素膜２０９を形成する。酸化珪素膜の厚さは１０００Åとする。熱酸化によって酸化珪素膜２０９を形成したのち、基板を、アンモニア雰囲気（１気圧、１００％）、４００℃に保持させる。そして、この状態で基板に対して、波長０．６〜４μｍ、例えば、０．８〜１．４μｍにピークをもつ赤外光を３０〜１８０秒照射し、酸化珪素膜２０９に対して窒化処理を施す。なおこの際、雰囲気に０．１〜１０％のＨＣｌを混入してもよい。（図４（Ｂ））
【００９３】
引き続いて、スパッタリング法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム（０．０１〜０．２％のスカンジウムを含む）を成膜する。そして、アルミニウム膜をパターニングして、ゲイト電極２１０を形成する。（図２（Ｃ））
【００９４】
さらに、このアルミニウムの電極の表面を陽極酸化して、表面に酸化物層２１１を形成する。この陽極酸化は、酒石酸が１〜５％含まれたエチレングリコール溶液中で行う。得られる酸化物層２１１の厚さは２０００Åである。なお、この酸化物２１１は、後のイオンドーピング工程において、オフセットゲイト領域を形成する厚さとなるので、オフセットゲイト領域の長さを上記陽極酸化工程で決めることができる。（図４（Ｄ））
【００９５】
次に、イオンドーピング法（プラズマドーピング法とも言う）によって、活性層領域（ソース／ドレイン、チャネルを構成する）にゲイト電極部、すなわちゲイト電極２１０とその周囲の酸化層２１１をマスクとして、自己整合的にＮ導電型を付与する不純物（ここでは燐）を添加する。ドーピングガスとして、フォスフィン（ＰＨ_３ ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとする。ドーズ量は１×１０^１５〜８×１０^１５ｃｍ^−２、例えば、４×１０^１５ｃｍ^−２とする。この結果、Ｎ型の不純物領域２１２と２１３を形成することができる。図からも明らかなように不純物領域とゲイト電極とは距離ｘだけ放れたオフセット状態となる。このようなオフセット状態は、特にゲイト電極に逆電圧（ＮチャネルＴＦＴの場合はマイナス）を印加した際のリーク電流（オフ電流ともいう）を低減する上で有効である。特に、本実施例のようにアクティブマトリクスの画素を制御するＴＦＴにおいては良好な画像を得るために画素電極に蓄積された電荷が逃げないようにリーク電流が低いことが望まれるので、オフセットを設けることは有効である。
【００９６】
その後、レーザー光の照射によってアニールを行う。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いるが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ^２ 、例えば２５０ｍＪ／ｃｍ^２ とし、一か所につき２〜１０ショット、例えば２ショット照射した。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図４（Ｅ））
【００９７】
続いて、厚さ６０００Åの酸化珪素膜２１４を層間絶縁物としてプラズマＣＶＤ法によって形成する。さらに、スピンコーティング法によって透明なポリイミド膜２１５を形成し、表面を平坦化する。
【００９８】
そして、層間絶縁物２１４、２１５にコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線２１７、２１８を形成する。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを有するアクティブマトリクスの画素回路を完成する。（図４（Ｆ））
【００９９】
本実施例で作製したＴＦＴは高移動度を得ることができるので、アクティブマトリックス型の液晶表示装置のドライバー回路に利用することができる。
【０１００】
〔実施例５〕
図５に本実施例の作製工程の断面図を示す。まず、基板（コーニング７０５９）５０１上にスパッタリング法によって厚さ２０００Åの酸化珪素の下地膜５０２を形成する。基板は、下地膜の成膜の前もしくは後に、歪み温度よりも高い温度でアニールをおこなった後、０．１〜１．０℃／分で歪み温度以下まで徐冷すると、その後の温度上昇を伴う工程（本発明の熱酸化工程およびその後の熱アニール工程を含む）での基板の収縮が少なく、マスク合わせが用意となる。コーニング７０５９基板では、６２０〜６６０℃で１〜４時間アニールした後、０．０３〜１．０℃／分、好ましくは、０．１〜０．３℃／分で徐冷し、４００〜５００℃まで温度が低下した段階で取り出すとよい。
【０１０１】
次に、プラズマＣＶＤ法によって、厚さ５００〜１５００Å、例えば１０００Åの真性（Ｉ型）の非晶質珪素膜を成膜する。そして、実施例１で示した方法により非晶質珪素膜の表面に結晶化を助長する触媒元素としてニッケルを導入する。そして窒素雰囲気（大気圧）、５５０℃、４時間アニールして結晶化させる。さらにＫｒＦエキシマレーザーを照射し、さらに結晶化を助長させる。そして、珪素膜を１０〜１０００μｍ角の大きさにパターニングして、島状の珪素膜（ＴＦＴの活性層）５０３を形成する。（図５（Ａ））
【０１０２】
その後、７０〜９０％の水蒸気を含む１気圧、５００〜７５０℃、代表的には６００℃の酸素雰囲気を水素／酸素＝１．５〜１．９の比率でパイロジェニック反応法を用いて形成する。かかる雰囲気中において、３〜５時間放置することによって、珪素膜表面を酸化させ、厚さ５００〜１５００Å、例えば１０００Åの酸化珪素膜５０４を形成する。注目すべきは、かかる酸化により、初期の珪素膜は、その表面が５０Å以上減少し、結果として、珪素膜の最表面部分の汚染が、珪素−酸化珪素界面には及ばないようになることである。すなわち、清浄な珪素−酸化珪素界面が得られることである。酸化珪素膜の厚さは酸化される珪素膜の２倍であるので、１０００Åの厚さの珪素膜を酸化して、厚さ１０００Åの酸化珪素膜を得た場合には、残った珪素膜の厚さは５００Åということになる。
【０１０３】
一般に酸化珪素膜（ゲイト絶縁膜）と活性層は薄ければ薄いほど移動度の向上、オフ電流の減少という良好な特性が得られる。一方、初期の非晶質珪素膜の結晶化はその膜厚が大きいほど結晶化させやすい。したがって、従来は、活性層の厚さに関して、特性とプロセスの面で矛盾が存在していた。本発明はこの矛盾を初めて解決したものであり、すなわち、結晶化前には非晶質珪素膜を厚く形成し、良好な結晶性珪素膜を得る。そして、次にはこの珪素膜を酸化することによって珪素膜を薄くし、ＴＦＴとしての特性を向上させるものである。さらに、この熱酸化においては、再結合中心の存在しやすい非晶質成分、結晶粒界が酸化されやすく、結果的に活性層中の再結合中心を減少させるという特徴も有する。このため製品の歩留りが高まる。
【０１０４】
熱酸化によって酸化珪素膜５０４を形成したのち、基板を一酸化二窒素雰囲気（１気圧、１００％）、６００℃で２時間アニールする。（図５（Ｂ））
引き続いて、減圧ＣＶＤ法によって、厚さ３０００〜８０００Å、例えば６０００Åの多結晶珪素（０．０１〜０．２％の燐を含む）を成膜する。そして、珪素膜をパターニングして、ゲイト電極５０５を形成する。さらに、この珪素膜をマスクとして自己整合的に、イオンドーピング法（プラズマドーピング法とも言う）によって、活性層領域（ソース／ドレイン、チャネルを構成する）にＮ導電型を付与する不純物（ここでは燐）を添加する。ドーピングガスとして、フォスフィン（ＰＨ_３ ）を用い、加速電圧を６０〜９０ｋＶ、例えば８０ｋＶとする。ドーズ量は１×１０^１５〜８×１０^１５ｃｍ^−２、例えば、５×１０^１５ｃｍ^−２とする。この結果、Ｎ型の不純物領域５０６と５０７が形成される。
【０１０５】
その後、レーザー光の照射によってアニール行う。レーザー光としては、ＫｒＦエキシマレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いたが、他のレーザーであってもよい。レーザー光の照射条件は、エネルギー密度が２００〜４００ｍＪ／ｃｍ^２ 、例えば２５０ｍＪ／ｃｍ^２ とし、一か所につき２〜１０ショット、例えば２ショット照射する。このレーザー光の照射時に基板を２００〜４５０℃程度に加熱することによって、効果を増大せしめてもよい。（図６（Ｃ））
【０１０６】
また、この工程は、近赤外光によるランプアニールによる方法でもよい。近赤外線は非晶質珪素よりも結晶化した珪素へは吸収されやすく、１０００℃以上の熱アニールにも匹敵する効果的なアニールを行うことができる。その反面、ガラス基板（遠赤外光はガラス基板に吸収されるが、可視・近赤外光（波長０．５〜４μｍ）は吸収されにくい）へは吸収されにくいので、ガラス基板を高温に加熱することがなく、また短時間の処理ですむので、ガラス基板の縮みが問題となる工程においては最適な方法であるといえる。
【０１０７】
続いて、厚さ６０００Åの酸化珪素膜５０８を層間絶縁物としてプラズマＣＶＤ法によって形成する。この層間絶縁物としてはポリイミドを利用してもよい。さらにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴの電極・配線５０９、５１０を形成する。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールを行い、ＴＦＴを完成する。（図６（Ｄ））
【０１０８】
上記に示す方法で得られたＴＦＴの移動度は１１０〜１５０ｃｍ^２ ／Ｖｓ、Ｓ値は０．２〜０．５Ｖ／桁であった。また、同様な方法によってソース／ドレインにホウ素をドーピングしたＰチャネル型ＴＦＴも作製したところ、移動度は９０〜１２０ｃｍ^２ ／Ｖｓ、Ｓ値は０．４〜０．６Ｖ／桁であり、公知のＰＶＤ法やＣＶＤ法によってゲイト絶縁膜を形成した場合に比較して、移動度は２割以上高く、Ｓ値は２０％以上も減少した。
また、信頼性の面からも、本実施例で作製されたＴＦＴは１０００℃の高温熱酸化によって作製されたＴＦＴにひけをとらない良好な結果を示した。
【０１０９】
〔実施例６〕
図６に本実施例の作製工程の断面図を示す。本実施例で示すＴＦＴは、アクティブマトリックス型の液晶表示装置の画素部分に配置されるＴＦＴに関する。
【０１１０】
まず、基板（コーニング７０５９）５１上に厚さ２０００Åの酸化珪素の下地膜５２を形成する。さらにプラズマＣＶＤ法により非晶質珪素膜を２００〜１５００Å、ここでは８００Åの真性（Ｉ型）の非晶質珪素膜を形成する。そして実施例１に示した方法により、触媒元素であるニッケルを導入し、さらに５５０℃、４時間の加熱処理を窒素雰囲気中で行なうことにより、結晶性珪素膜に変成する。そしてＫｒＦエキシマレーザー光を照射するこにより、この結晶性珪素膜の結晶性をさらに助長させる。そしてパターニングを行なうことにより、結晶性シリコンの島状領域５３を形成する。そしてさらに島状シリコン領域を覆って、厚さ１０００Åの酸化珪素膜５４を形成する。
【０１１１】
引き続いて、スパッタリング法によって、厚さ３０００〜８０００Å、例えば６０００Åのアルミニウム膜（０．１〜０．３重量％のスカンジウムを含む）を堆積する。そして、アルミニウム膜の表面に厚さ１００〜４００Åの薄い陽極酸化物を形成する。そして、このように処理したアルミニウム膜上に、スピンコート法によって厚さ１μｍ程度のフォトレジストを形成する。そして、公知のフォトリソグラフィー法によって、ゲイト電極５５を形成する。ここでゲイト電極上には、フォトレジストのマスク５６が残存する。（図６（Ａ））
【０１１２】
次に、基板を１０％シュウ酸水溶液に浸漬し、５〜５０Ｖ、例えば８Ｖの定電圧で１０〜５００分、例えば２００分陽極酸化をおこなうことによって、厚さ約５０００Åの多孔質の陽極酸化物５７をゲイト電極の側面に形成する。ゲイト電極の上面にはマスク材５６が存在していたので、陽極酸化はほとんど進行しない。（図６（Ｂ））
【０１１３】
次に、マスク材を除去して、ゲイト電極上面を露出させ、３％酒石酸のエチレングリコール溶液（アンモニアで中性にｐＨ調整したもの）中に基板を浸漬し、これに電流を流して、１〜５Ｖ／分、例えば４Ｖ／分で電圧を１００Ｖまで上昇させて、陽極酸化を行なう。この際には、ゲイト電極上面のみならず、ゲイト電極側面も陽極酸化されて、緻密な無孔質陽極酸化物５８が厚さ１０００Å形成される。この陽極酸化物の耐圧は５０Ｖ以上である。（図６（Ｃ））
【０１１４】
次に、ドライエッチング法によって、酸化珪素膜５４をエッチングする。このエッチングにおいては、陽極酸化物３７および３８はエッチングされず、酸化珪素膜のみがエッチングされる。また、陽極酸化物の下の酸化珪素膜はエッチングされずにゲイト絶縁膜５９として残る。（図６（Ｄ））
【０１１５】
次に、燐酸、燐酸、酢酸、硝酸の混酸を用いて多孔質陽極酸化物５７をエッチングし、無孔質陽極酸化物５８を露出させる。そして、プラズマドーピング法によって、シリコン領域３３にゲイト電極３５および側面の多孔質陽極酸化物３７をマスクとして不純物（燐）を注入する。ドーピングガスとして、フォスフィン（ＰＨ_３ ）を用い、加速電圧を５〜３０ｋＶ、例えば１０ｋＶとする。ドーズ量は１×１０^１４〜８×１０^１５ｃｍ^−２、例えば、２×１０^１５ｃｍ^−２とする。
【０１１６】
このドーピング工程においては、ゲイト絶縁膜５９で被覆されていない領域６０には高濃度の燐が注入されるが、ゲイト絶縁膜５９で表面の覆われた領域６１においては、ゲイト絶縁膜が障害となって、ドーピング量は少なく、本実施例では、領域６０の０．１〜５％の不純物しか注入されなない。この結果、Ｎ型の高濃度不純物領域６０および低濃度不純物領域６１が形成される。（図６（Ｅ））
【０１１７】
その後、上面からレーザー光を照射して、レーザーアニールをおこない、ドーピングされた不純物を活性化する。続いて、厚さ６０００Åの酸化珪素膜６２を層間絶縁物としてプラズマＣＶＤ法によって形成する。そして、画素電極となるＩＴＯ電極６４を形成する。さらにコンタクトホールを形成して、金属材料、例えば、窒化チタンとアルミニウムの多層膜によってＴＦＴのソース領域、ドレイン領域の電極・配線６３を形成する。最後に、１気圧の水素雰囲気で３５０℃、３０分のアニールをおこなった。以上の工程によって薄膜トランジスタが完成する。（図６（Ｆ））
【０１１８】
本実施例では、いわゆる低濃度ドレイン（ＬＤＤ）構造と同じ構造を得ることができる。ＬＤＤ構造はホットキャリヤによる劣化を抑制するうえで有効であることが示されているが、本実施例で作製したＴＦＴでも同じ効果が得られる。しかしながら、公知のＬＤＤを得るプロセスに比較すると、本実施例では１回のドーピング工程によって、ＬＤＤが得られることに特徴がある。また、本実施例では多孔質陽極酸化物５７によって画定されたゲイト絶縁膜５９を利用することによって高濃度不純物領域６０が画定されていることに特徴がある。すなわち、最終的には多孔質陽極酸化物５７によって、間接的に不純物領域が画定されるのである。そして、本実施例で明らかなように、ＬＤＤ領域の幅ｘは、実質的に多孔質陽極酸化物の幅によって決定される。
【０１１９】
本実施例の作製方法を用いて、より高度な集積化を実行することができる。そして、その際には、ＴＦＴの必要とされる特性に応じてオフセット領域あるいはＬＤＤ領域の幅ｘを変化させるとより都合がよい。特に、本実施例の構成を採用した場合、ＯＦＦ電流の低減を実現することができるので、画素電極における電荷保持を目的としたＴＦＴには最適なものとなる。
【０１２０】
図７には、１枚のガラス基板上にディスプレーから、ＣＰＵ、メモリーまで搭載した集積回路を用いた電気光学システムののブロック図を示す。ここで、入力ポートとは、外部から入力された信号を読み取り、画像用信号に変換し、補正メモリーは、アクティブマトリクスパネルの特性に合わせて入力信号等を補正するためのパネルに固有のメモリーである。特に、この補正メモリーは、各画素固有の情報を不揮発性メモリーとして融資、個別に補正するためのものである。すなわち、電気光学装置の画素に点欠陥のある場合には、その点の周囲の画素にそれに合わせて補正した信号を送り、点欠陥をカバーし、欠陥を目立たなくする。または、画素が周囲の画素に比べて暗い場合には、その画素により大きな信号を送って、周囲の画素同じ明るさとなるようにするものである。
【０１２１】
ＣＰＵとメモリーは通常のコンピュータのものと同様で、特にメモリーは各画素に対応した画像メモリーをＲＡＭとして持っている。また、画像情報に応じて、基板を裏面から照射するバックライトを変化させることもできる。
【０１２２】
そして、これらの回路のそれぞれに適したオフセット領域あるいはＬＤＤ領域の幅を得るために、３〜１０系統の配線を形成し、個々に陽極酸化条件を変えられるようにすればよい。典型的には、アクティブマトリクス回路においては、チャネル長が１０μｍで、ＬＤＤ領域の幅は０．４〜１μｍ、例えば、０．６μｍ。ドライバーにおいては、Ｎチャネル型ＴＦＴで、チャネル長８μｍ、チャネル幅２００μｍとし、ＬＤＤ領域の幅は０．２〜０．３μｍ、例えば、０．２５μｍ。同じくＰチャネル型ＴＦＴにおいては、チャネル長５μｍ、チャネル幅５００μｍとし、ＬＤＤ領域の幅は０〜０．２μｍ、例えば、０．１μｍ。デコーダーにおいては、Ｎチャネル型ＴＦＴで、チャネル長８μｍ、チャネル幅１０μｍとし、ＬＤＤ領域の幅は０．３〜０．４μｍ、例えば、０．３５μｍ。同じくＰチャネル型ＴＦＴにおいては、チャネル長５μｍ、チャネル幅１０μｍとし、ＬＤＤ領域の幅は０〜０．２μｍ、例えば、０．１μｍとすればよい。さらに、図６における、ＣＰＵ、入力ポート、補正メモリー、メモリーのＮＴＦＴ、ＰＴＦＴは高周波動作、低消費電力用のデコーダーと同様にＬＤＤ領域の幅を最適化すればよい。かくして、電気光学装置７４を絶縁表面を有する同一基板上に形成することができた。
【０１２３】
本発明においては、高抵抗領域の幅を２〜４種類、またはそれ以上に用途によって可変することを特徴としている。また、この領域はチャネル形成領域と全く同じ材料、同じ導電型であるという必要はない。すなわち、ＮＴＦＴでは、微量にＮ型不純物を、また、ＰＴＦＴでは微量にＰ型不純物を添加し、また、選択的に炭素、酸素、窒素等を添加して高抵抗領域を形成することもホットキャリヤによる劣化と信頼性、周波数特性、オフ電流とのトレードオフを解消する上で有効である。
【０１２４】
また、画素電極に設けられたＴＦＴを駆動するドライバー回路のＴＦＴとしては、図３〜図５に示したＴＦＴを用いることが望ましい。
【０１２５】
【効果】
触媒元素を導入して低温で短時間で結晶化させ、さらにレーザー光または強光を照射した結晶性珪素膜を用いて、半導体装置を作製することで、生産性が高く、特性のよいデバイスを得ることができる。
【図面の簡単な説明】
【図１】実施例の工程を示す
【図２】実施例の工程を示す。
【図３】実施例の作製工程を示す。
【図４】実施例の作製工程を示す。
【図５】実施例の作製工程を示す。
【図６】実施例の作製工程を示す。
【図７】実施例の構成を示す。
【符号の説明】
１１・・・・ガラス基板
１２・・・・非晶質珪素膜
１３・・・・酸化珪素膜
１４・・・・ニッケルを含有した酢酸溶液膜
１５・・・・ズピナー
２１・・・・マスク用酸化珪素膜
２０・・・・酸化珪素膜
１１・・・・ガラス基板
１０４・・・活性層
１０５・・・酸化珪素膜
１０６・・・ゲイト電極
１０９・・・酸化物層
１０８・・・ソース／ドレイン領域
１０９・・・ドレイン／ソース領域
１１０・・・層間絶縁膜（酸化珪素膜）
１１２・・・電極
１１３・・・電極[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device using a semiconductor having crystallinity and a manufacturing method thereof.
[0002]
[Prior art]
2. Description of the Related Art Thin film transistors (hereinafter, TFTs and the like) using thin film semiconductors are known. This TFT is formed by forming a thin film semiconductor on a substrate and using this thin film semiconductor. This TFT is used in various integrated circuits, and is particularly noted as a switching element provided in each pixel of an electro-optical device, particularly an active matrix type liquid crystal display device, and a driver element formed in a peripheral circuit portion. .
[0003]
Although it is convenient to use an amorphous silicon film as a thin film semiconductor used for a TFT, there is a problem that its electrical characteristics are low. In order to obtain improved TFT characteristics, a silicon thin film having crystallinity may be used. The crystalline silicon film is called polycrystalline silicon, polysilicon, microcrystalline silicon, or the like. In order to obtain a silicon film having this crystallinity, an amorphous silicon film may be formed first, and then crystallized by heating.
[0004]
However, crystallization by heating requires a heating temperature of 600 ° C. or more for 10 hours or more, and has a problem that it is difficult to use a glass substrate as a substrate. For example, Corning 7059 glass used for an active type liquid crystal display device has a glass strain point of 593 ° C., and there is a problem in heating at 600 ° C. or more in consideration of an increase in substrate area.
[0005]
[Background of the Invention]
According to the study of the present inventors, trace amounts of elements such as nickel, palladium, and lead are deposited on the surface of an amorphous silicon film, and then heated, so that a processing time of about 550 ° C. for about 4 hours is obtained. It has been found that crystallization can be carried out.
[0006]
In order to introduce such a small amount of an element (a catalytic element that promotes crystallization), plasma treatment, vapor deposition, or ion implantation may be used. Plasma treatment refers to the use of a material containing a catalytic element as an electrode in a parallel plate type or positive column type plasma CVD apparatus and generation of plasma in an atmosphere such as nitrogen or hydrogen to form a catalytic element on an amorphous silicon film. Is a method of performing addition.
[0007]
However, the presence of a large amount of such elements in a semiconductor impairs the reliability and electrical stability of a device using such a semiconductor, and is not preferable.
[0008]
In other words, the above-described elements that promote crystallization such as nickel (in the present specification, the element that promotes crystallization is referred to as a catalyst element) are necessary when crystallizing amorphous silicon, It is desirable that the silicon should not be contained as much as possible. In order to achieve this object, select a catalyst element that has a strong tendency to be inert in crystalline silicon, and at the same time minimize the amount of the catalyst element required for crystallization, and perform crystallization with the minimum amount. I need to do it. For that purpose, it is necessary to precisely control and introduce the amount of the catalyst element.
[0009]
When nickel was used as a catalytic element, an amorphous silicon film was formed, nickel was added by a plasma treatment method to produce a crystalline silicon film, and the crystallization process and the like were examined in detail. There was found.
(1) When nickel is introduced onto an amorphous silicon film by plasma treatment, nickel has already penetrated to a considerable depth in the amorphous silicon film before heat treatment.
(2) The initial nucleation of the crystal occurs from the surface into which nickel is introduced.
(3) Even when nickel is formed on an amorphous silicon film by a vapor deposition method, crystallization occurs as in the case where plasma processing is performed.
[0010]
From the above, it is concluded that all of the nickel introduced by the plasma treatment is not functioning effectively. That is, it is considered that some nickel does not function sufficiently even if a large amount of nickel is introduced. From this, it is considered that the point (plane) where nickel and silicon are in contact functions during low-temperature crystallization. It is concluded that it is necessary for nickel to be dispersed as finely as possible. That is, it is concluded that "what is necessary is to disperse and introduce as low an atomic concentration of nickel as possible in the vicinity of the surface of the amorphous silicon film in a range where low-temperature crystallization is possible".
[0011]
As a method of introducing a trace amount of nickel only near the surface of the amorphous silicon film, in other words, as a method of introducing a trace amount of a catalyst element that promotes crystallization only near the surface of the amorphous silicon film, a vapor deposition method is used. However, the vapor deposition method has a problem that controllability is poor and it is difficult to strictly control the introduction amount of the catalyst element.
[0012]
In addition, it is necessary that the amount of the catalyst element introduced be as small as possible, but in this case, there is a problem that crystallinity becomes an impurity.
[0013]
[Problems to be solved by the invention]
The present invention provides a thin film silicon semiconductor having crystallinity by heat treatment at 600 ° C. or lower using a catalytic element,
(1) The amount of the catalyst element is controlled and introduced, and the amount is minimized.
(2) Use a method with high productivity.
(3) Higher crystallinity than that obtained by heat treatment is obtained.
The purpose is to satisfy such requirements.
[0014]
[Means for Solving the Problems]
According to the present invention, a silicon film having crystallinity is obtained by using the following means in order to satisfy the above object.
The amorphous silicon film contains a catalyst element alone or a compound containing the catalyst element to promote crystallization of the amorphous silicon film, and contains the catalyst element alone or the catalyst element in the amorphous silicon film. In a state where the compounds are in contact with each other, heat treatment is performed to partially or entirely crystallize the amorphous silicon film. Irradiation with laser light or strong light further promotes crystallization. Thus, a crystalline silicon film having extremely good crystallinity is obtained.
[0015]
As a method for introducing a catalytic element that promotes crystallization, a method in which a solution containing the catalytic element is applied to the surface of the amorphous silicon film is useful.
[0016]
Particularly, the present invention is characterized in that the catalytic element is introduced in contact with the surface of the amorphous silicon film. This is extremely important in controlling the amount of the catalytic element.
[0017]
The catalyst element may be introduced on the upper surface or the lower surface of the amorphous silicon film. If the catalytic element is introduced on the upper surface of the amorphous silicon film, a solution containing the catalytic element may be applied on the amorphous silicon film after the amorphous silicon film is formed. If the catalyst element is introduced into the lower surface of the silicon film, a solution containing the catalyst element is applied to the base surface before forming the amorphous silicon film, and the catalyst element is held in contact with the base surface. Just fine.
[0018]
Further, the invention is characterized in that an active region having at least one PN, PI, NI or other electrical junction of a semiconductor device is formed using a crystallized crystalline silicon film. As the semiconductor device, a thin film transistor (TFT), a diode, or an optical sensor can be used.
[0019]
By adopting the configuration of the present invention, the following basic significance can be obtained.
(A) The concentration of the catalytic element in the solution can be strictly controlled in advance to increase the crystallinity and reduce the amount of the element.
(B) If the solution is in contact with the surface of the amorphous silicon film, the amount of the catalyst element introduced into the amorphous silicon is determined by the concentration of the catalyst element in the solution.
(C) Since the catalytic element adsorbed on the surface of the amorphous silicon film mainly contributes to the crystallization, the catalytic element can be introduced at a minimum necessary concentration.
(D) A crystalline silicon film having good crystallinity can be obtained without requiring a high-temperature process.
[0020]
As a method for applying a solution containing an element that promotes crystallization on the amorphous silicon film, an aqueous solution, an organic solvent solution, or the like can be used as the solution. Here, “containing” includes both the meaning of being included as a compound and the meaning of being included simply by being dispersed.
[0021]
As the solvent containing the catalyst element, a solvent selected from polar solvents such as water, alcohol, acid, and ammonia can be used.
[0022]
When nickel is used as a catalyst and this nickel is contained in a polar solvent, nickel is introduced as a nickel compound. Typical examples of the nickel compound include nickel bromide, nickel acetate, nickel oxalate, nickel carbonate, nickel chloride, nickel iodide, nickel nitrate, nickel sulfate, nickel formate, nickel acetylacetonate, and 4-cyclohexylbutyric acid. A material selected from nickel, nickel oxide, and nickel hydroxide is used.
[0023]
As the solvent containing the catalyst element, a non-polar solvent selected from benzene, toluene, xylene, carbon tetrachloride, chloroform, and ether can be used.
[0024]
In this case, nickel is introduced as a nickel compound. As the nickel compound, a compound selected from nickel acetylacetonate and nickel 2-ethylhexanoate can be typically used.
[0025]
It is also useful to add a surfactant to the solution containing the catalyst element. This is to increase the adhesion to the surface to be coated and control the adsorption. This surfactant may be applied in advance on the surface to be coated.
[0026]
When using nickel alone as a catalyst element, it is necessary to dissolve it in an acid to make a solution.
[0027]
Although the above is an example of using a solution in which nickel as a catalyst element is completely dissolved, even if nickel is not completely dissolved, powder composed of nickel alone or a nickel compound is uniformly dispersed in a dispersion medium. Materials such as dispersed emulsions may be used. Alternatively, a solution for forming an oxide film may be used. As such a solution, OCD (Ohka Diffusion Source) of Tokyo Ohka Kogyo Co., Ltd. can be used. When this OCD solution is used, a silicon oxide film can be easily formed by applying it on the surface to be formed and baking it at about 200 ° C. Further, since it is free to add impurities, it can be used in the present invention.
[0028]
The same applies to the case where a material other than nickel is used as the catalyst element.
[0029]
When nickel is used as a catalyst element that promotes crystallization and a polar solvent such as water is used as a solution solvent for containing the nickel, when these solutions are directly applied to the amorphous silicon film, the solution is repelled. Sometimes. In this case, a thin oxide film having a thickness of 100 ° or less is first formed, and a solution containing a catalyst element is applied thereon, whereby the solution can be applied uniformly. It is also effective to improve the wetting by adding a material such as a surfactant to the solution.
[0030]
In addition, by using a nonpolar solvent such as a toluene solution of nickel 2-ethylhexanoate as a solution, it can be directly applied to the surface of the amorphous silicon film. In this case, it is effective to apply a material such as an adhesive used in applying the resist in advance. However, care must be taken when the amount of coating is too large, since this would hinder the addition of the catalytic element to the amorphous silicon.
[0031]
The amount of the catalyst element contained in the solution depends on the type of the solution, but as a general tendency, the amount of nickel is desirably 200 ppm to 1 ppm, preferably 50 ppm to 1 ppm (in terms of weight) based on the solution. . This is a value determined in view of the nickel concentration in the film after crystallization and the resistance to hydrofluoric acid.
[0032]
By performing laser light irradiation after the heat treatment, the crystallinity of the silicon film crystallized by the heat treatment can be further increased. In the case where crystallization is partially caused by the heat treatment, crystal growth is further performed from that portion by irradiation with a laser beam, whereby a state with higher crystallinity can be realized.
[0033]
For example, when the introduction amount of the catalyst element is small, the crystallization occurs in a small dotted region. This state can be regarded as a state in which a component having crystallinity and an amorphous component are mixed as a whole. Here, by irradiating a laser beam, crystal growth can be performed from a crystal nucleus existing in the component having crystallinity, and a silicon film with high crystallinity can be obtained. That is, small crystal grains can be grown into large crystal grains. As described above, the effect of promoting the crystallinity due to the irradiation of the laser beam is particularly remarkable in the case of a silicon film with incomplete crystallization.
[0034]
Instead of laser light irradiation, a method of irradiating strong light, particularly infrared light, may be employed. Since infrared light is hardly absorbed by glass and easily absorbed by a silicon thin film, the silicon thin film formed on a glass substrate can be selectively heated, which is useful. This method using infrared light is called rapid thermal annealing (RTA) or rapid thermal process (RTP).
[0035]
Also, by selectively applying a solution containing a catalyst element, crystal growth can be selectively performed. In particular, in this case, crystal growth can be performed in a direction substantially parallel to the surface of the silicon film from the region where the solution has been applied, toward the region where the solution has not been applied. In this specification, a region where crystal growth is performed in a direction substantially parallel to the surface of the silicon film is referred to as a region where crystal growth is performed in a lateral direction.
[0036]
Further, it has been confirmed that the region where the crystal growth has been performed in the lateral direction has a low concentration of the catalytic element. Although it is useful to use a crystalline silicon film as the active layer region of the semiconductor device, it is generally preferable that the impurity concentration in the active layer region is low. Therefore, it is useful in device fabrication to form an active layer region of a semiconductor device using the region where the crystal growth has been performed in the lateral direction.
[0037]
In the present invention, the most remarkable effect can be obtained when nickel is used as the catalyst element. However, other usable catalyst elements are preferably Ni, Pt, Cu, Ag, Au, In, Sn, and Sn. , Pd, P, As, and Sb. In addition, one or more elements selected from Group VIII elements, IIIb, IVb, and Vb elements can also be used.
[0038]
In addition, the method for introducing the catalytic element is not limited to the use of an aqueous solution or a solution such as alcohol, and a substance containing the catalytic element can be widely used. For example, a metal compound or oxide containing a catalyst element can be used.
[0039]
BEST MODE FOR CARRYING OUT THE INVENTION
[0040]
【Example】
[Example 1]
This embodiment is an example in which a catalyst element that promotes crystallization is contained in an aqueous solution, applied to an amorphous silicon film, then crystallized by heating, and furthermore, the crystallinity is increased by laser light irradiation. .
[0041]
With reference to FIG. 1, the process up to the point where a catalytic element (here, nickel is used) is introduced will be described. In this embodiment, Corning 7059 glass is used as the substrate. The size is 100 mm × 100 mm.
[0042]
First, an amorphous silicon film is formed by a plasma CVD method or an LPCVD method to form an amorphous silicon film at 100 to 1500 degrees. Here, the amorphous silicon film 12 is formed to a thickness of 1000 ° by a plasma CVD method. (Fig. 1 (A))
[0043]
Then, a hydrofluoric acid treatment is performed to remove dirt and a natural oxide film, and then an oxide film 13 is formed to a thickness of 10 to 50 °. If the contamination can be ignored, a natural oxide film may be used as it is instead of the oxide film 13.
[0044]
The exact thickness of the oxide film 13 is unknown because it is extremely thin, but it is considered to be about 20 °. Here, the oxide film 13 is formed by irradiation with UV light in an oxygen atmosphere. The film was formed by irradiating UV in an oxygen atmosphere for 5 minutes. As a method of forming the oxide film 13, a thermal oxidation method may be used. Further, the treatment may be carried out with hydrogen peroxide.
[0045]
The oxide film 13 is used to spread the acetate solution over the entire surface of the amorphous silicon film in the subsequent step of applying an acetate solution containing nickel, that is, to improve wettability. For example, when an acetate solution is directly applied to the surface of an amorphous silicon film, nickel cannot be introduced to the entire surface of the amorphous silicon film because the amorphous silicon repels the acetate solution. That is, uniform crystallization cannot be performed.
[0046]
Next, an acetate solution is prepared by adding nickel to the acetate solution. The concentration of nickel is 25 ppm. Then, 2 ml of this acetate solution is dropped on the surface of the oxide film 13 on the amorphous silicon film 12, and this state is maintained for 5 minutes. Then, spin drying (2000 rpm, 60 seconds) is performed using a spinner. (Fig. 1 (C), (D))
[0047]
If the concentration of nickel in the acetic acid solution is 1 ppm or more, preferably 10 ppm or more, it is practical. When a nonpolar solvent such as a toluene solution of nickel 2-ethylhexanoate is used as the solution, the oxide film 13 is unnecessary, and the catalyst element can be directly introduced onto the amorphous silicon film.
[0048]
This nickel solution application step is performed once to plural times to form a layer containing nickel having an average film thickness of several to several hundreds on the surface of the amorphous silicon film 12 after spin drying. be able to. In this case, nickel in this layer diffuses into the amorphous silicon film in the subsequent heating step and acts as a catalyst for promoting crystallization. Note that this layer is not necessarily a complete film.
[0049]
After the application of the solution, the state is maintained for one minute. Although the concentration of nickel contained in the silicon film 12 can be finally controlled by the holding time, the largest control factor is the concentration of the solution.
[0050]
Then, in a heating furnace, heat treatment is performed at 550 ° C. for 4 hours in a nitrogen atmosphere. As a result, a crystalline silicon thin film 12 formed on the substrate 11 can be obtained.
[0051]
The above heat treatment can be performed at a temperature of 450 ° C. or higher. However, if the temperature is low, the heating time must be extended, and the production efficiency decreases. Further, if the temperature is 550 degrees or more, the problem of heat resistance of the glass substrate used as the substrate will surface.
[0052]
In the present embodiment, the method of introducing a catalytic element on the amorphous silicon film has been described, but a method of introducing a catalytic element below the amorphous silicon film may be employed. In this case, the catalyst element may be introduced onto the base film using a solution containing the catalyst element before the formation of the amorphous silicon film.
[0053]
After the silicon film 12 having crystallinity is obtained by the heat treatment, a KrF excimer laser (wavelength: 248 nm, pulse width: 30 nsec) is irradiated with a few shots at a power density of 200 to 350 mJ / cm ^{2 in} a nitrogen atmosphere to obtain a silicon film 12. To further improve the crystallinity. This step may be performed by the above-described irradiation with infrared light.
[0054]
[Example 2]
This embodiment is an example in which a silicon oxide film of 1200 ° is selectively provided in the manufacturing method described in Embodiment 1, and nickel is selectively introduced using the silicon oxide film as a mask.
[0055]
FIG. 2 shows an outline of a manufacturing process in this embodiment. First, a silicon oxide film 21 serving as a mask is formed on a glass substrate (Corning 7059, 10 cm square) to a thickness of 1000 ° or more, here 1200 °. The thickness of the silicon oxide film 21 has been confirmed by experiments by the present inventors to be satisfactory even at 500 °, and it is considered that the thickness may be further reduced if the film quality is dense.
[0056]
Then, the silicon oxide film 21 is subjected to a necessary pattern by a normal photolithography patterning process. Then, a thin silicon oxide film 20 is formed by ultraviolet irradiation in an oxygen atmosphere. The production of the silicon oxide film 20 is performed by irradiating UV light for 5 minutes in an oxygen atmosphere. The thickness of the silicon oxide film 20 is considered to be about 20 to 50 ° (FIG. 2A). When the size of the solution and the pattern of the silicon oxide film for improving the wettability match, the silicon oxide film may be added just by the hydrophilicity of the silicon oxide film of the mask. However, such an example is special, and it is generally safer to use the silicon oxide film 20.
[0057]
In this state, 5 ml of an acetate solution containing 100 ppm of nickel is dropped (in the case of a 10 cm square substrate) as in Example 1. At this time, spin coating is performed with a spinner at 50 rpm for 10 seconds to form a uniform water film on the entire substrate surface. Further, in this state, after holding for 5 minutes, spin drying is performed at 2000 rpm for 60 seconds using a spinner. This holding may be performed while rotating the spinner at 0 to 150 rpm. (FIG. 2 (B))
[0058]
Then, the amorphous silicon film 12 is crystallized by performing a heat treatment at 550 ° C. (nitrogen atmosphere) for 4 hours. At this time, crystal growth is performed in the lateral direction from the region of the portion 22 where nickel is introduced to the region where nickel is not introduced as shown by 23. In FIG. 2C, reference numeral 24 denotes a region where nickel is directly introduced and crystallization is performed, and reference numeral 25 denotes a region where crystallization is performed in a lateral direction. In addition, it has been confirmed that the crystal growth is substantially performed in the <111> axis direction in the region of 25.
[0059]
After the crystallization step by the heat treatment, the crystallinity of the silicon film 12 is further improved by using a XeCl laser (wavelength: 308 nm). By this step, the crystallinity of the region 25 grown in the lateral direction can be greatly increased.
[0060]
In the laser light irradiation step, it is effective to heat the substrate or the surface to be irradiated with the laser light. The heating temperature is preferably from about 200 ° C to 450 ° C.
[0061]
In this embodiment, by changing the solution concentration and the holding time, the concentration of nickel in the region where nickel is directly introduced can be controlled in the range of 1 × 10 ¹⁶ atoms cm ⁻³ to 1 × 10 ¹⁹ atoms cm ^−3. Similarly, it is possible to control the concentration of the lateral growth region to be lower than that.
[0062]
The crystalline silicon film formed by the method as shown in this embodiment has a feature that the hydrofluoric acid resistance is good. According to the findings of the present inventors, a crystalline silicon film crystallized by introducing nickel by plasma treatment has low hydrofluoric acid resistance.
[0063]
For example, it is necessary to form a silicon oxide film functioning as a gate insulating film or an interlayer insulating film on a crystalline silicon film, and then form an electrode through a hole forming process for forming an electrode. There are cases. In such a case, a step of removing the silicon oxide film with buffered hydrofluoric acid is usually adopted. However, when the hydrofluoric acid resistance of the crystalline silicon film is low, it is difficult to remove only the silicon oxide film, and there is a problem that the crystalline silicon film is also etched.
[0064]
However, when the crystalline silicon film has hydrofluoric acid resistance, the difference (selection ratio) between the etching rates of the silicon oxide film and the crystalline silicon film can be made large, so that only the silicon oxide film is selected. Target can be removed, which is extremely significant in the manufacturing process.
[0065]
As described above, the region where the crystal has grown in the lateral direction has a low concentration of the catalytic element and has good crystallinity, and thus it is useful to use this region as the active region of the semiconductor device. For example, it is extremely useful to use it as a channel formation region of a thin film transistor.
[0066]
[Example 3]
This embodiment is an example in which a TFT is obtained by using a crystalline silicon film manufactured using the method of the present invention. The TFT of this embodiment can be used for a driver circuit or a pixel portion of an active matrix type liquid crystal display device. It goes without saying that TFTs can be applied not only to liquid crystal display devices but also to thin film integrated circuits generally referred to as TFTs.
[0067]
FIG. 3 shows an outline of the manufacturing process of this embodiment. First, an underlying silicon oxide film (not shown) is formed to a thickness of 2000 mm on a glass substrate. This silicon oxide film is provided to prevent diffusion of impurities from the glass substrate.
[0068]
Then, an amorphous silicon film is formed to a thickness of 500 ° in the same manner as in the first embodiment. After the hydrofluoric acid treatment for removing the natural oxide film, a thin oxide film is formed to a thickness of about 20 ° by irradiation with UV light in an oxygen atmosphere. The thin oxide film may be formed by a method using a water treatment or thermal oxidation.
[0069]
Then, an acetate solution containing 10 ppm of nickel is applied, held for 5 minutes, and spin-dried using a spinner. Thereafter, the silicon oxide films 20 and 21 are removed with buffered hydrofluoric acid, and the silicon film is crystallized by heating at 550 ° C. for 4 hours. (Up to this point, the same as the manufacturing method shown in Example 1)
[0070]
By performing the heat treatment, a silicon film in which an amorphous component and a crystalline component are mixed can be obtained. This crystal component is a region where a crystal nucleus exists. Further, the crystallinity of the silicon film is promoted by irradiating a KrF excimer laser beam at 200 to 300 mJ. In the laser light irradiation step, the substrate is heated to about 400 ° C. By this step, crystal growth is performed with the crystal nuclei existing in the crystal components as nuclei.
[0071]
Next, an island-shaped region 104 is formed by patterning the crystallized silicon film. This island-shaped region 104 forms an active layer of the TFT. Then, silicon oxide 105 having a thickness of 200 to 1500 °, here 1000 °, is formed. This silicon oxide film also functions as a gate insulating film. (FIG. 3 (A))
[0072]
Care must be taken in manufacturing the silicon oxide film 105. Here, TEOS was used as a raw material, and was decomposed and deposited by RF plasma CVD at a substrate temperature of 150 to 600 ° C., preferably 300 to 450 ° C. together with oxygen. The pressure ratio between TEOS and oxygen was 1: 1 to 1: 3, the pressure was 0.05 to 0.5 torr, and the RF power was 100 to 250 W. Alternatively, the substrate was formed at a substrate temperature of 350 to 600 ° C., preferably 400 to 550 ° C., using TEOS as a raw material by a low pressure CVD method or a normal pressure CVD method together with an ozone gas. After the film formation, annealing was performed at 400 to 600 ° C. for 30 to 60 minutes in an atmosphere of oxygen or ozone.
[0073]
By irradiating a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) or intense light equivalent thereto in this state, crystallization of the silicon region 104 may even be promoted. In particular, RTA (rapid thermal annealing) using infrared light can selectively heat only silicon without heating the glass substrate, and can reduce the interface state at the interface between silicon and the silicon oxide film. Since it can be reduced, it is useful in manufacturing an insulating gate type field effect semiconductor device.
[0074]
Thereafter, an aluminum film having a thickness of 2000 to 1 μm is formed by an electron beam evaporation method, and is patterned to form a gate electrode 106. Aluminum may be doped with scandium (Sc) by 0.15 to 0.2% by weight. Next, the substrate is immersed in an ethylene glycol solution of tartaric acid having a pH of about 7 and 1 to 3%, and anodic oxidation is performed using platinum as a cathode and the aluminum gate electrode as an anode. The anodic oxidation is performed by first increasing the voltage to 220 V with a constant current and maintaining the state for one hour to complete the process. In this embodiment, in the constant current state, the voltage rising speed is suitably 2 to 5 V / min. Thus, anodic oxide 109 having a thickness of 1500-3500 °, for example, 2000 ° is formed. (FIG. 3 (B))
[0075]
Thereafter, impurities (phosphorus) were implanted in an island-like silicon film of each TFT in a self-aligned manner by an ion doping method (also referred to as a plasma doping method) using the gate electrode portion as a mask. Phosphine (PH ₃ ) was used as a doping gas. The dose is 1-4 × 10 ¹⁵ cm ⁻² .
[0076]
Further, as shown in FIG. 3C, irradiation with a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) improves the crystallinity of the portion where the crystallinity is deteriorated by the introduction of the impurity region. The energy density of the laser is 150 to 400 mJ / cm ² , preferably 200 to 250 mJ / cm ² . Thus, N-type impurity (phosphorus) regions 108 and 109 are formed. The sheet resistance in these regions was 200 to 800 Ω / □.
[0077]
In this step, a so-called RTA (Rapid Thermal Annealing) (RTP) method is used in which a flash lamp is used to quickly raise the temperature to 1000 to 1200 ° C. (temperature of a silicon monitor) and heat the sample instead of using a laser beam. , A rapid thermal process) or the like.
[0078]
Thereafter, a silicon oxide film having a thickness of 3000 .ANG. Is formed as an interlayer insulator 110 on the entire surface by using TEOS as a raw material and plasma CVD with oxygen, reduced pressure CVD with ozone, or normal pressure CVD. The substrate temperature is 250 to 450 ° C., for example, 350 ° C. After the film formation, the silicon oxide film is mechanically polished in order to obtain a flat surface. (FIG. 3 (D))
[0079]
Then, the interlayer insulator 110 is etched to form contact holes in the source / drain of the TFT as shown in FIG. 1E, and wirings 112 and 113 of chromium or titanium nitride are formed.
[0080]
Conventionally, a crystalline silicon film into which nickel is introduced by using a plasma treatment has a low selectivity to buffered hydrofluoric acid as compared with a silicon oxide film, and thus is often etched in the step of forming the contact hole. .
[0081]
However, when nickel is introduced using an aqueous solution at a low concentration of 10 ppm as in this embodiment, the contact hole can be formed stably with good reproducibility because of its high hydrofluoric acid resistance.
[0082]
Finally, annealing in hydrogen at 300 to 400 ° C. for 0.1 to 2 hours completes the hydrogenation of silicon. Thus, the TFT is completed. Then, a large number of TFTs manufactured at the same time are arranged in a matrix to complete an active matrix type liquid crystal display device. This TFT has a source / drain region 108/109 and a channel forming region 114. Reference numeral 115 denotes an NI electrical junction.
[0083]
When the configuration of the present embodiment is adopted, the concentration of nickel present in the active layer is about 3 × 10 ¹⁸ cm ⁻³ or less, that is, 1 × 10 ¹⁶ atoms cm ^{−3 to} 3 × 10 ¹⁸ atoms cm ^−. It is considered to be ³ .
[0084]
The TFT manufactured in this example has an N-channel mobility of 150 cm ² / Vs or more. It has also been confirmed that _Vth is small and has good characteristics. Further, it has been confirmed that the variation in the mobility is also within ± 10%. It is considered that this small variation is due to a process due to incomplete crystallization due to heat treatment and promotion of crystallinity due to irradiation with laser light. When only the laser beam is used, an N-chaquer type of 150 cm ² / Vs or more can be easily obtained, but the variation is large and the uniformity as in this embodiment cannot be obtained.
[0085]
[Example 4]
In this embodiment, an example in which nickel is selectively introduced as shown in Embodiment 2 and an electronic device is formed using a region where crystal growth is performed in a lateral direction (a direction parallel to the substrate) from that portion. When such a configuration is employed, the nickel concentration in the active layer region of the device can be further reduced, and a highly preferable configuration can be obtained in terms of electrical stability and reliability of the device.
[0086]
FIG. 4 shows a manufacturing process of this embodiment. First, the substrate 201 is washed, and a 2000-mm-thick silicon oxide base film 202 is formed by a plasma CVD method using TEOS (tetraethoxysilane) and oxygen as source gases. Then, an intrinsic (I-type) amorphous silicon film 203 having a thickness of 500 to 1500 Å, for example, 1000 例 え ば is formed by a plasma CVD method. Next, a silicon oxide film 205 having a thickness of 500 to 2000 Å, for example, 1000 連 続 is continuously formed by a plasma CVD method. Then, the silicon oxide film 205 is selectively etched to form a region 206 where amorphous silicon is exposed.
[0087]
Then, a solution (here, an acetate solution) containing nickel, which is a catalytic element for promoting crystallization, is applied by the method described in Example 2. The concentration of nickel in the acetic acid solution is 100 ppm. Other detailed steps and conditions are the same as those described in the second embodiment. This step may be performed by the method described in the third or fourth embodiment.
[0088]
Thereafter, heat annealing is performed in a nitrogen atmosphere at 500 to 620 ° C., for example, 550 ° C. for 4 hours to crystallize the silicon film 203. In the crystallization, the crystal growth proceeds in a direction parallel to the substrate as indicated by an arrow, starting from a region 206 where the nickel and silicon films are in contact. In the figure, a region 204 indicates a portion crystallized by direct introduction of nickel, and a region 203 indicates a portion crystallized in the lateral direction. The crystal in the horizontal direction indicated by 203 is about 25 μm. It has been confirmed that the crystal growth direction is substantially in the <111> axis direction. (FIG. 4A)
[0089]
After the crystallization step by the heat treatment, the crystallinity of the silicon film 203 is further promoted by irradiation with infrared light. This step is performed by irradiating infrared light having a wavelength of 1.2 μm. By this step, the same effect as that obtained by the high-temperature heat treatment can be obtained in several minutes.
[0090]
A halogen lamp is used as an infrared light source. The intensity of the infrared light is adjusted so that the temperature of the monitor on the single crystal silicon wafer is between 900 and 1200 ° C. Specifically, the temperature of the thermocouple embedded in the silicon wafer is monitored, and this is fed back to the infrared light source. In this embodiment, the temperature is raised at a constant rate of 50 to 200 ° C./sec, and the temperature is lowered by natural cooling to 20 to 100 ° C. This infrared light irradiation selectively heats the silicon film, so that the heating of the glass substrate can be minimized.
[0091]
Next, the silicon oxide film 205 is removed. At this time, the oxide film formed on the surface of the region 206 is also removed at the same time. Then, after patterning the silicon film 204, dry etching is performed to form an island-shaped active layer region 208. At this time, a region indicated by 206 in FIG. 4A is a region where nickel is directly introduced, and is a region where nickel is present at a high concentration. It has also been confirmed that nickel also exists at a high concentration at the tip of crystal growth. It has been found that in these regions, the nickel concentration is higher than in the intermediate region. Therefore, in the present embodiment, in the active layer 208, these regions where the nickel concentration is high do not overlap with the channel formation region.
[0092]
Then, the surface of the active layer (silicon film) 208 is oxidized by leaving it for 1 hour in an atmosphere of 100 atm and 10 atmospheres at 500 to 600 ° C., typically 550 ° C. A silicon film 209 is formed. The thickness of the silicon oxide film is 1000 °. After forming the silicon oxide film 209 by thermal oxidation, the substrate is kept at 400 ° C. in an ammonia atmosphere (1 atm, 100%). Then, in this state, the substrate is irradiated with infrared light having a peak at a wavelength of 0.6 to 4 μm, for example, 0.8 to 1.4 μm for 30 to 180 seconds, and the silicon oxide film 209 is subjected to a nitriding treatment. Is applied. At this time, 0.1 to 10% HCl may be mixed into the atmosphere. (FIG. 4 (B))
[0093]
Subsequently, aluminum (including 0.01 to 0.2% scandium) having a thickness of 3000 to 8000, for example, 6000, is formed by a sputtering method. Then, a gate electrode 210 is formed by patterning the aluminum film. (Fig. 2 (C))
[0094]
Further, the surface of the aluminum electrode is anodized to form an oxide layer 211 on the surface. This anodization is performed in an ethylene glycol solution containing tartaric acid at 1 to 5%. The thickness of the resulting oxide layer 211 is 2000 °. Note that the oxide 211 has a thickness for forming an offset gate region in a later ion doping process, and thus the length of the offset gate region can be determined in the anodic oxidation process. (FIG. 4 (D))
[0095]
Next, by an ion doping method (also referred to as a plasma doping method), self-alignment is performed in an active layer region (a source / drain, a channel is formed) using a gate electrode portion, that is, the gate electrode 210 and an oxide layer 211 around the gate electrode 210 as a mask. In this case, an impurity (here, phosphorus) imparting an N conductivity type is added. Used as the doping gas, phosphine (PH _3), the acceleration voltage 60～90KV, eg, 80 kV. The dose is 1 × 10 ¹⁵ to 8 × 10 ¹⁵ cm ⁻² , for example, 4 × 10 ¹⁵ cm ⁻² . As a result, N-type impurity regions 212 and 213 can be formed. As is clear from the figure, the impurity region and the gate electrode are offset from each other by a distance x. Such an offset state is particularly effective in reducing a leak current (also referred to as an off-state current) when a reverse voltage (a negative voltage in the case of an N-channel TFT) is applied to the gate electrode. In particular, in the TFT for controlling the pixels of the active matrix as in the present embodiment, it is desired that the leakage current is low so that the charge accumulated in the pixel electrode does not escape in order to obtain a good image. That is valid.
[0096]
Thereafter, annealing is performed by laser light irradiation. As a laser beam, a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) is used, but another laser may be used. The irradiation conditions of the laser beam were such that the energy density was 200 to 400 mJ / cm ² , for example, 250 mJ / cm ^2, and ² to 10 shots, for example, 2 shots were irradiated at one location. The effect may be increased by heating the substrate to about 200 to 450 ° C. at the time of irradiation with the laser light. (FIG. 4E)
[0097]
Subsequently, a 6000 ° thick silicon oxide film 214 is formed as an interlayer insulator by a plasma CVD method. Further, a transparent polyimide film 215 is formed by spin coating, and the surface is flattened.
[0098]
Then, contact holes are formed in the interlayer insulators 214 and 215, and the electrodes / wirings 217 and 218 of the TFT are formed using a metal material, for example, a multilayer film of titanium nitride and aluminum. Finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm to complete an active matrix pixel circuit having a TFT. (FIG. 4 (F))
[0099]
Since the TFT manufactured in this embodiment can obtain high mobility, it can be used for a driver circuit of an active matrix type liquid crystal display device.
[0100]
[Example 5]
FIG. 5 shows a cross-sectional view of the manufacturing process of this embodiment. First, a 2000-nm-thick silicon oxide base film 502 is formed on a substrate (Corning 7059) 501 by a sputtering method. The substrate is annealed at a temperature higher than the strain temperature before or after the formation of the base film, and then gradually cooled to a strain temperature or lower at 0.1 to 1.0 ° C./min. Substrate shrinkage in the accompanying steps (including the thermal oxidation step of the present invention and the subsequent thermal annealing step) is small, and mask alignment is ready. The Corning 7059 substrate is annealed at 620 to 660 ° C. for 1 to 4 hours, and then gradually cooled at 0.03 to 1.0 ° C./min, preferably 0.1 to 0.3 ° C./min. It is good to take out at the stage when the temperature has dropped to ° C.
[0101]
Next, an intrinsic (I-type) amorphous silicon film having a thickness of 500 to 1500 Å, for example, 1000 例 え ば is formed by a plasma CVD method. Then, nickel is introduced as a catalytic element for promoting crystallization to the surface of the amorphous silicon film by the method described in the first embodiment. Then, it is crystallized by annealing in a nitrogen atmosphere (atmospheric pressure) at 550 ° C. for 4 hours. Further, a KrF excimer laser is irradiated to further promote crystallization. Then, the silicon film is patterned into a size of 10 to 1000 μm square to form an island-shaped silicon film (TFT active layer) 503. (FIG. 5 (A))
[0102]
Thereafter, an oxygen atmosphere containing 70 to 90% water vapor at 1 atm, 500 to 750 ° C., typically 600 ° C. is formed using a pyrogenic reaction method in a ratio of hydrogen / oxygen = 1.5 to 1.9. I do. In this atmosphere, the surface of the silicon film is oxidized by being left for 3 to 5 hours to form a silicon oxide film 504 having a thickness of 500 to 1500 °, for example, 1000 °. It should be noted that such oxidation reduces the surface of the initial silicon film by 50 ° or more, and as a result, contamination of the outermost surface portion of the silicon film does not reach the silicon-silicon oxide interface. is there. That is, a clean silicon-silicon oxide interface is obtained. Since the thickness of the silicon oxide film is twice the thickness of the silicon film to be oxidized, when the silicon film having a thickness of 1000 mm is oxidized to obtain a silicon oxide film having a thickness of 1000 mm, the thickness of the remaining silicon film is reduced. The thickness is 500 mm.
[0103]
In general, as the silicon oxide film (gate insulating film) and the active layer are thinner, better characteristics such as improved mobility and reduced off current can be obtained. On the other hand, in the initial crystallization of the amorphous silicon film, the larger the film thickness, the easier the crystallization. Therefore, conventionally, there has been a contradiction in terms of characteristics and process regarding the thickness of the active layer. The present invention has solved this inconsistency for the first time, that is, to form a thick amorphous silicon film before crystallization to obtain a good crystalline silicon film. Then, the silicon film is oxidized to make the silicon film thinner, thereby improving the characteristics as a TFT. Further, in this thermal oxidation, an amorphous component and a crystal grain boundary, in which recombination centers are easily present, are easily oxidized, and as a result, recombination centers in the active layer are reduced. This increases the product yield.
[0104]
After the silicon oxide film 504 is formed by thermal oxidation, the substrate is annealed at 600 ° C. for 2 hours in a dinitrogen monoxide atmosphere (1 atm, 100%). (FIG. 5 (B))
Subsequently, polycrystalline silicon (containing 0.01 to 0.2% phosphorus) having a thickness of 3000 to 8000, for example, 6000, is formed by a low pressure CVD method. Then, the gate electrode 505 is formed by patterning the silicon film. Further, using this silicon film as a mask, an impurity (here, phosphorus) imparting an N conductivity type to the active layer region (which constitutes the source / drain and channel) is self-aligned by an ion doping method (also referred to as a plasma doping method). ) Is added. Used as the doping gas, phosphine (PH _3), the acceleration voltage 60～90KV, eg, 80 kV. The dose is set to 1 × 10 ¹⁵ to 8 × 10 ¹⁵ cm ⁻² , for example, 5 × 10 ¹⁵ cm ⁻² . As a result, N-type impurity regions 506 and 507 are formed.
[0105]
Thereafter, annealing is performed by laser light irradiation. As the laser light, a KrF excimer laser (wavelength: 248 nm, pulse width: 20 nsec) was used, but another laser may be used. The irradiation conditions of the laser beam are such that the energy density is 200 to 400 mJ / cm ² , for example, 250 mJ / cm ^2, and ² to 10 shots, for example, 2 shots are irradiated at one place. The effect may be increased by heating the substrate to about 200 to 450 ° C. at the time of irradiation with the laser light. (FIG. 6 (C))
[0106]
In addition, this step may be a method by lamp annealing using near-infrared light. Near-infrared rays are more easily absorbed by crystallized silicon than amorphous silicon, and effective annealing comparable to thermal annealing at 1000 ° C. or higher can be performed. On the other hand, the glass substrate is hardly absorbed by the glass substrate (far-infrared light is absorbed by the glass substrate, but visible / near-infrared light (wavelength: 0.5 to 4 μm) is hardly absorbed). Since no heating is required and the treatment is performed in a short time, it can be said that the method is an optimal method in a process in which shrinkage of the glass substrate becomes a problem.
[0107]
Subsequently, a 6000 ° thick silicon oxide film 508 is formed as an interlayer insulator by a plasma CVD method. Polyimide may be used as the interlayer insulator. Further, contact holes are formed, and electrodes / wirings 509 and 510 of the TFT are formed of a metal material, for example, a multilayer film of titanium nitride and aluminum. Finally, annealing is performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm to complete the TFT. (FIG. 6 (D))
[0108]
The mobility of the TFT obtained by the method described above was 110 to 150 cm ² / Vs, and the S value was 0.2 to 0.5 V / digit. Further, a P-channel TFT in which the source / drain is doped with boron by the same method was also manufactured. The mobility was 90 to 120 cm ² / Vs, and the S value was 0.4 to 0.6 V / digit. As compared with the case where the gate insulating film was formed by the PVD method or the CVD method, the mobility was higher by 20% or more, and the S value was reduced by 20% or more.
Further, from the viewpoint of reliability, the TFT manufactured in this example showed a good result that is comparable to that of the TFT manufactured by high-temperature thermal oxidation at 1000 ° C.
[0109]
[Example 6]
FIG. 6 shows a cross-sectional view of the manufacturing process of this embodiment. The TFT described in this embodiment relates to a TFT arranged in a pixel portion of an active matrix type liquid crystal display device.
[0110]
First, a silicon oxide base film 52 having a thickness of 2000 ° is formed on a substrate (Corning 7059) 51. Further, an intrinsic (I-type) amorphous silicon film of 200 to 1500 °, here 800 °, is formed by a plasma CVD method. Then, nickel, which is a catalytic element, is introduced by the method described in Example 1, and a heat treatment is further performed at 550 ° C. for 4 hours in a nitrogen atmosphere to transform into a crystalline silicon film. By irradiating a KrF excimer laser beam, the crystallinity of the crystalline silicon film is further promoted. Then, patterning is performed to form crystalline silicon island regions 53. Then, a silicon oxide film 54 having a thickness of 1000 ° is formed to further cover the island-shaped silicon region.
[0111]
Subsequently, an aluminum film (containing 0.1 to 0.3% by weight of scandium) having a thickness of 3000 to 8000, for example, 6000, is deposited by a sputtering method. Then, a thin anodic oxide having a thickness of 100 to 400 ° is formed on the surface of the aluminum film. Then, a photoresist having a thickness of about 1 μm is formed on the thus treated aluminum film by spin coating. Then, a gate electrode 55 is formed by a known photolithography method. Here, a photoresist mask 56 remains on the gate electrode. (FIG. 6 (A))
[0112]
Next, the substrate is immersed in a 10% oxalic acid aqueous solution, and anodized at a constant voltage of 5 to 50 V, for example, 8 V for 10 to 500 minutes, for example, 200 minutes, to thereby form a porous anodic oxide having a thickness of about 5000 °. 57 is formed on the side surface of the gate electrode. Since the mask material 56 exists on the upper surface of the gate electrode, the anodic oxidation hardly proceeds. (FIG. 6 (B))
[0113]
Next, the mask material is removed, the upper surface of the gate electrode is exposed, and the substrate is immersed in an ethylene glycol solution of 3% tartaric acid (neutral pH adjusted with ammonia). Anodizing is performed by increasing the voltage to 100 V at a rate of about 5 V / min, for example, 4 V / min. At this time, not only the upper surface of the gate electrode but also the side surfaces of the gate electrode are anodized to form a dense nonporous anodic oxide 58 having a thickness of 1000. The breakdown voltage of this anodic oxide is 50 V or more. (FIG. 6 (C))
[0114]
Next, the silicon oxide film 54 is etched by a dry etching method. In this etching, the anodic oxides 37 and 38 are not etched, and only the silicon oxide film is etched. In addition, the silicon oxide film under the anodic oxide remains as the gate insulating film 59 without being etched. (FIG. 6 (D))
[0115]
Next, the porous anodic oxide 57 is etched using a mixed acid of phosphoric acid, phosphoric acid, acetic acid, and nitric acid to expose the nonporous anodic oxide 58. Then, impurities (phosphorus) are implanted into the silicon region 33 by using the gate electrode 35 and the porous anodic oxide 37 on the side surface as a mask by a plasma doping method. Used as the doping gas, phosphine (PH _3), the acceleration voltage 5 to 30 kV, for example, 10 kV. The dose is 1 × 10 ¹⁴ to 8 × 10 ¹⁵ cm ⁻² , for example, 2 × 10 ¹⁵ cm ⁻² .
[0116]
In this doping step, high-concentration phosphorus is implanted into the region 60 not covered with the gate insulating film 59, but in the region 61 whose surface is covered with the gate insulating film 59, the gate insulating film may be damaged. Thus, the doping amount is small, and in this embodiment, only 0.1 to 5% of the impurity in the region 60 is implanted. As a result, an N-type high concentration impurity region 60 and a low concentration impurity region 61 are formed. (FIG. 6E)
[0117]
Thereafter, laser annealing is performed by irradiating laser light from the upper surface to activate the doped impurities. Subsequently, a 6000 ° thick silicon oxide film 62 is formed as an interlayer insulator by a plasma CVD method. Then, an ITO electrode 64 serving as a pixel electrode is formed. Further, a contact hole is formed, and an electrode / wiring 63 of a source region and a drain region of the TFT is formed by a metal material, for example, a multilayer film of titanium nitride and aluminum. Finally, annealing was performed at 350 ° C. for 30 minutes in a hydrogen atmosphere at 1 atm. Through the above steps, a thin film transistor is completed. (FIG. 6 (F))
[0118]
In this embodiment, the same structure as a so-called low concentration drain (LDD) structure can be obtained. Although the LDD structure has been shown to be effective in suppressing deterioration due to hot carriers, the same effect can be obtained with the TFT manufactured in this embodiment. However, as compared with a known process for obtaining an LDD, this embodiment is characterized in that an LDD can be obtained by one doping step. Further, the present embodiment is characterized in that the high-concentration impurity region 60 is defined by using the gate insulating film 59 defined by the porous anodic oxide 57. That is, the impurity region is ultimately indirectly defined by the porous anodic oxide 57. And as is clear from the present embodiment, the width x of the LDD region is substantially determined by the width of the porous anodic oxide.
[0119]
Using the manufacturing method of this embodiment, higher integration can be performed. In this case, it is more convenient to change the width x of the offset region or the LDD region according to the required characteristics of the TFT. In particular, when the configuration of the present embodiment is adopted, the reduction of the OFF current can be realized, which is optimal for a TFT for the purpose of retaining charges in the pixel electrode.
[0120]
FIG. 7 is a block diagram of an electro-optical system using an integrated circuit in which a display, a CPU, and a memory are mounted on one glass substrate. Here, the input port is a memory peculiar to the panel for reading an externally input signal, converting the signal into an image signal, and correcting an input signal or the like in accordance with the characteristics of the active matrix panel. is there. In particular, this correction memory is used to finance information unique to each pixel as a non-volatile memory and to individually correct the information. That is, when a pixel of the electro-optical device has a point defect, a signal corrected in accordance with the defect is sent to pixels around the point to cover the point defect and make the defect inconspicuous. Alternatively, when a pixel is darker than surrounding pixels, a larger signal is sent to that pixel so that the surrounding pixels have the same brightness.
[0121]
The CPU and the memory are the same as those of an ordinary computer. In particular, the memory has an image memory corresponding to each pixel as a RAM. Further, the backlight that irradiates the substrate from the back surface can be changed according to the image information.
[0122]
Then, in order to obtain the width of the offset region or the LDD region suitable for each of these circuits, it is only necessary to form three to ten systems of wirings so that the anodic oxidation conditions can be individually changed. Typically, in an active matrix circuit, the channel length is 10 μm, and the width of the LDD region is 0.4 to 1 μm, for example, 0.6 μm. In the driver, the channel length is 8 μm and the channel width is 200 μm, and the width of the LDD region is 0.2 to 0.3 μm, for example, 0.25 μm. Similarly, in the P-channel type TFT, the channel length is 5 μm and the channel width is 500 μm, and the width of the LDD region is 0 to 0.2 μm, for example, 0.1 μm. In the decoder, the channel length is 8 μm, the channel width is 10 μm, and the width of the LDD region is 0.3 to 0.4 μm, for example, 0.35 μm. Similarly, in a P-channel TFT, the channel length may be 5 μm and the channel width may be 10 μm, and the width of the LDD region may be 0 to 0.2 μm, for example, 0.1 μm. Further, the width of the LDD region may be optimized for the CPU, the input port, the correction memory, and the NTFT and PTFT of the memory in FIG. 6, similarly to the decoder for high frequency operation and low power consumption. Thus, the electro-optical device 74 could be formed on the same substrate having an insulating surface.
[0123]
The present invention is characterized in that the width of the high resistance region can be changed to 2 to 4 types or more depending on the application. Further, this region does not need to be the same material and the same conductivity type as the channel formation region. That is, it is also possible to add a small amount of N-type impurities in NTFT and a small amount of P-type impurities in PTFT and selectively add carbon, oxygen, nitrogen, etc. to form a high resistance region. This is effective in eliminating a trade-off between deterioration due to the above and reliability, frequency characteristics, and off-state current.
[0124]
Further, as the TFT of the driver circuit for driving the TFT provided in the pixel electrode, it is desirable to use the TFT shown in FIGS.
[0125]
【effect】
By introducing a catalytic element and crystallizing in a short time at low temperature, and further manufacturing a semiconductor device using a crystalline silicon film irradiated with laser light or intense light, a device with high productivity and good characteristics can be obtained. Obtainable.
[Brief description of the drawings]
FIG. 1 shows the steps of an example. FIG. 2 shows the steps of an example.
FIG. 3 shows a manufacturing process of the example.
FIG. 4 shows a manufacturing process of an example.
FIG. 5 shows a manufacturing process of the example.
FIG. 6 shows a manufacturing process of the example.
FIG. 7 shows a configuration of an example.
[Explanation of symbols]
11 Glass substrate 12 Amorphous silicon film 13 Silicon oxide film 14 Nickel-containing acetic acid solution film 15 Spinner 21 Mask Silicon oxide film 20 silicon oxide film 11 glass substrate 104 active layer 105 silicon oxide film 106 gate electrode 109 oxide layer 108 source / Drain region 109 ... Drain / source region 110 ... Interlayer insulating film (silicon oxide film)
112 ... electrode 113 ... electrode

Claims (5)

基板上に絶縁膜を形成し、
前記絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に前記非晶質珪素膜の酸化膜を形成し、
前記非晶質珪素膜の酸化膜に結晶化を助長する触媒元素を含む溶液を接して塗布し、
前記溶液が塗布された非晶質珪素膜を加熱して結晶性珪素膜を形成し、
前記結晶性珪素膜に窒素雰囲気中でレーザー光又は赤外光を照射し、
前記レーザー光又は赤外光を照射後、前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成することを特徴とする半導体装置作製方法。Forming an insulating film on the substrate,
The amorphous silicon film is formed on the insulating film,
Forming an oxide film of the amorphous silicon film on the amorphous silicon film;
The solution was applied in contact with containing a catalytic element which promotes crystallization in the oxide film of the amorphous silicon film,
Heating the amorphous silicon film coated with the solution to form a crystalline silicon film,
Irradiated with laser light or infrared light in a nitrogen atmosphere to the crystalline silicon film,
After irradiating the laser light or infrared light, to form a gate insulating film on the crystalline silicon film,
A method for manufacturing a semiconductor device, comprising forming a gate electrode on the gate insulating film . 基板上に絶縁膜を形成し、
前記絶縁膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に前記非晶質珪素膜の酸化膜を形成し、
前記非晶質珪素膜の酸化膜の一部に結晶化を助長する触媒元素を含む溶液を接して塗布し、
前記溶液が塗布された非晶質珪素膜を加熱して、前記溶液が接した部分から前記溶液が接していない部分へ結晶成長させて結晶性珪素膜を形成し、
前記結晶性珪素膜に窒素雰囲気中でレーザー光又は赤外光を照射し、
前記レーザー光又は赤外光を照射後、前記結晶性珪素膜上にゲイト絶縁膜を形成し、
前記ゲイト絶縁膜上にゲイト電極を形成することを特徴とする半導体装置作製方法。Forming an insulating film on the substrate,
The amorphous silicon film is formed on the insulating film,
Forming an oxide film of the amorphous silicon film on the amorphous silicon film;
The solution was applied in contact with containing a catalytic element which promotes crystallization on a part of the oxide film of the amorphous silicon film,
Heating the amorphous silicon film coated with the solution to form a crystalline silicon film by growing crystals from a portion contacted by the solution to a portion not contacted by the solution;
Irradiated with laser light or infrared light in a nitrogen atmosphere to the crystalline silicon film,
After irradiating the laser light or infrared light, to form a gate insulating film on the crystalline silicon film,
A method for manufacturing a semiconductor device, comprising forming a gate electrode on the gate insulating film . 請求項１または請求項２において、
前記絶縁膜は酸化珪素膜であることを特徴とする半導体装置作製方法。In claim 1 or claim 2,
A method for manufacturing a semiconductor device, wherein the insulating film is a silicon oxide film. 請求項１乃至請求項３のいずれか一項において、
前記基板はガラスであることを特徴とする半導体装置作製方法。In any one of claims 1 to 3,
The method for manufacturing a semiconductor device, wherein the substrate is glass. 請求項１乃至請求項４のいずれか一項において、
前記赤外光はランプを用いて照射されることを特徴とする半導体装置作製方法。In any one of claims 1 to 4,
The method for manufacturing a semiconductor device, wherein the infrared light is irradiated using a lamp.

Images