JP3597428B2 - 位相同期回路 - Google Patents
位相同期回路 Download PDFInfo
- Publication number
- JP3597428B2 JP3597428B2 JP32329199A JP32329199A JP3597428B2 JP 3597428 B2 JP3597428 B2 JP 3597428B2 JP 32329199 A JP32329199 A JP 32329199A JP 32329199 A JP32329199 A JP 32329199A JP 3597428 B2 JP3597428 B2 JP 3597428B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- signal
- capacitor
- current
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フィルタ部及び電圧制御発振部（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ ：以下、「ＶＣＯ」という）により構成され、主にＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に使用される位相同期回路に関する。
【０００２】
【従来の技術】
ＰＬＬ回路は、周波数同調回路、検波回路、データ再生回路及びクロック再生回路などの回路に組み込まれて、携帯電話、自動車電話及びコードレス電話などの携帯無線機器や、有線又は無線用モデムなど、多くの電子機器に使用されている。
【０００３】
図５はＰＬＬ回路の一般的な構成を示すブロック図である。ＰＬＬ回路は、位相比較回路１１１、位相同期回路１１２及び分周器１１５により構成されている。また、位相同期回路１１２は、フィルタ部１１３及びＶＣＯ１１４により構成されている。
位相比較回路１１１は、基準周波数と分周器１１５の出力とを比較し、両者の位相差に応じて進み信号／ＰＵ 又は遅れ信号／ＰＶ を出力する。フィルタ部１１３は、位相比較部１１１から進み信号／ＰＵ 又は遅れ信号／ＰＶ を入力し、位相の進み又は遅れに応じた電圧を出力する。ＶＣＯ１１４は、フィルタ部１１３から出力される電圧に応じた周波数の信号ＯＵＴ を生成して出力する。分周器１１５は、ＶＣＯ１１４から出力された信号をｎ（ｎは整数）分周して位相比較器１１１に出力する。
【０００４】
図６は、位相同期回路１１２を構成するフィルタ部１１３及びＶＣＯ１１４を示す回路図である。
フィルタ部１１３は、端子１２１，１２２，１３５と、電流源１２３，１２４及びスイッチ１２５，１２６により構成されるチャージポンプ１２７と、インバータ１２８，１２９，１３０及びコンデンサ１３１，１３２により構成される位相シフト回路１３３と、コンデンサ１３４とにより構成されている。そして、端子１２１には進み信号／ＰＵ が入力され、端子１２２には遅れ信号／ＰＶ が入力される。
【０００５】
チャージポンプ１２７の電流源１２３及びスイッチ１２５は、高電位側電源ライン（ＶＤＤ）と端子１３５との間に直列接続されている。また、電流源１２４及びスイッチ１２６は、低電位側電源ライン（接地）と端子１３５との間に直列接続されている。
位相シフト回路１３３のインバータ１２８及びコンデンサ１３１は、端子１２１と端子１３５との間に直列接続されている。また、インバータ１２９，１３０及びコンデンサ１３２は、端子１２２と端子１３５との間に直列接続されている。更に、端子１３５と低電位側電源ラインとの間にはコンデンサ１３４が接続されている。
【０００６】
チャージポンプ１２７のスイッチ１２５は、進み信号／ＰＵ が“Ｌ”の期間だけオンになり、その他の期間はオフとなる。また、チャージポンプ１２７のスイッチ１２６は、遅れ信号／ＰＶ が“Ｌ”の期間だけオンになり、その他の期間はオフになる。電流源１２３は、スイッチ１２５がオンになるとコンデンサ１３４に電流を流し込み、電流源１２４は、スイッチ１２６がオンになるとコンデンサ１３４から電流を引き抜く。
【０００７】
ＶＣＯ１１４は、電圧−電流変換部１３６と、電流源１３７，１３８及びスイッチ１３９，１４０により構成されるチャージポンプ１４１と、コンデンサ１４２と、コンパレータ１４３と、スイッチ１４４とにより構成されている。チャージポンプ１４１の電流源１３７及びスイッチ１３９は、高電位側電源ライン（ＶＤＤ）とコンパレータ１４３の非反転入力端（＋）との間に直列接続されている。また、電流源１３８及びスイッチ１４０は、低電位側電源ライン（接地）とコンパレータ１４３の非反転入力端（＋）との間に直列接続されている。更に、低電位側電源ラインとコンパレータ１４３の非反転入力端（＋）との間には、コンデンサ１４２が接続されている。
【０００８】
チャージポンプ１４１内のスイッチ１３９，１４０はコンパレータ１４３の出力に応じてオンーオフする。また、電圧−電流変換部１３６は、フィルタ部１１３から出力される電圧に応じた電流を生成し、チャージポンプ１４１は電圧−電流変換部１３６から出力される電流に応じた電流をコンデンサ１４２に流し込み、又はコンデンサ１４２から引き抜く。
【０００９】
コンパレータ１４３の反転入力端（−）はスイッチ１４４に接続されている。スイッチ１４４はコンパレータ１４３の出力信号ＯＵＴ により制御され、コンパレータ１４３の反転入力端（−）の電圧を低電位側基準電圧ＶＲＬ 又は高電位側基準電圧ＶＲＨ に切り替える。
図７は、図６に示す位相同期回路の動作を示すタイミングチャートである。
【００１０】
端子１３５の電圧が一定であり、スイッチ１４４が基準電圧ＶＲＬ 側に接続しているとする。また、進み信号／ＰＵ 及び遅れ信号／ＰＶ はいずれも“Ｈ”であるとする。更に、スイッチ１４０がオン、スイッチ１３９がオフであるとする。このとき、電流源１３８は端子１３５の電圧に応じた電流をコンデンサ１４２から引き抜き、したがってコンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ が時間とともに低下していく。電圧Ｖｆ が減少して基準電圧ＶＲＬ に一致すると、コンパレータ１４３の出力信号ＯＵＴ が反転し、それにともなってスイッチ１４４が基準電圧ＶＲＨ 側に切り替わるとともに、スイッチ１３９がオン、スイッチ１４０がオフになる。これにより、電流源１３７は端子１３５の電圧に応じた電流をコンデンサ１４２に流し込み、コンデンサ１４２の非反転入力端（＋）の電圧Ｖｆ が上昇し始める。
【００１１】
その後、コンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ が基準電圧ＶＲＨ に到達すると、コンパレータ１４３の出力信号ＯＵＴ が反転し、それにともなってスイッチ１４４が基準電圧ＶＲＬ 側に切り替わり、スイッチ１３９がオフ、スイッチ１４０がオンになる。これにより、電流源１３８はコンデンサ１４２から電流の引き抜きを開始し、電圧Ｖｆ が低下していく。
【００１２】
このようにして、チャージポンプ１４１による電流の引き抜き及び流し込みが交互に繰り返され、それに伴ってコンパレータ１４３の出力信号ＯＵＴ が反転する。端子１３５の電圧が一定であるとすると、コンデンサ１４２から引き抜く電流及びコンデンサ１４２に流し込む電流が一定であるので、コンパレータ１４２は一定の周波数で発振する。すなわち、コンパレータ１４２から出力される信号の周波数は、端子１３５の電圧ＶＬにより決定される。
【００１３】
ここで、図７の時刻ｔ１ で進み信号／ＰＵ が“Ｌ”に変化したとする。端子１２１に入力された進み信号／ＰＵ はインバータ１２８で反転され、コンデンサ１３１に伝達される。これにより、端子１３５の電圧ＶＬがＶａ だけ瞬間的に上昇する。また、進み信号／ＰＵ によりスイッチ１２５がオンになり、電流源１２３からコンデンサ１３４に電流が流し込まれる。従って、端子１３５の電圧ＶＬは時間とともに上昇する。
【００１４】
その後、時刻ｔ２ で進み信号／ＰＵ が“Ｈ”になると、スイッチ１２５がオフになってコンデンサ１３４への電流の流し込みが停止するとともに、インバータ１２８の出力側が“Ｌ”になって、端子１３５の電圧ＬＶがＶａ だけ瞬間的に減少し、その後一定の電圧となる。
時刻ｔ１ からｔ２ までの間は、端子１３５の電圧ＶＬが一時的に高くなるので、ＶＣＯ１１４ではコンデンサ１４２へ流し込む電流が増大し、コンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ の上昇速度が速くなり、電圧Ｖｆ が基準電圧ＶＲＨ に到達するまでの時間が短くなる。従って、コンパレータ１４３から出力される信号の位相が進む。また、時刻ｔ２ からｔ３ までの間は、電子電圧ＶＬが一定であるので、コンパレータ１４２は一定の周波数で発振する。
【００１５】
時刻ｔ３ で遅れ信号／ＰＶ が“Ｌ”に変化したとする。端子１２２に入力された遅れ信号／ＰＶ はインバータ１２９，１３０を介してコンデンサ１３２に伝達される。これにより端子１３５の電圧ＶＬ がＶｂ だけ瞬間的に下降する。また、遅れ信号／ＰＶ によりスイッチ１２６がオンになり、電流源１２４によりコンデンサ１３４から電流が引き抜かれる。従って、端子１３５の電圧ＶＬは時間とともに下降する。
【００１６】
時刻ｔ４ で遅れ信号／ＰＶ が“Ｈ”になると、スイッチ１２６がオフになってコンデンサ１３４からの電流の引き抜きが停止するとともに、インバータ１２９の出力側が“Ｈ”になって、端子１３５の電圧ＶＬがＶｂ だけ瞬間的に上昇し、その後一定の電圧となる。
その後、時刻ｔ３ からｔ４ までの間は、端子１３５の電圧が一時的に低くなるので、ＶＣＯ１１４ではコンデンサ１４２から引き抜く電流が小さくなり、コンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ の降下速度が遅くなって、電圧Ｖｆ が基準電圧ＶＲＬ に到達するまでの時間が長くなる。従って、コンパレータ１４３の出力信号ＯＵＴ の位相が遅れる。
【００１７】
上述したように、進み信号／ＰＵ による電圧ＶＬ の上昇分Ｖａ 、及び遅れ信号／ＰＶ による電圧ＶＬ の下降分Ｖｂ より位相が変化するので、電圧Ｖａ ，Ｖｂ を位相成分という。また、端子１３５に与えられる電圧によりＶＣＯ１１４の発振周波数が決まるので、端子１３５の電圧Ｖｆから位相成分を差し引いた電圧を周波数成分という。
【００１８】
【発明が解決しようとする課題】
近年、ＬＳＩ等の電子回路の低電圧化及び高速化が進み、それに伴ってＰＬＬ回路ではフェーズロックしなくなったり、ジッターが多くなるという問題が発生している。
図８（ａ），（ｂ）は横軸にＶＣＯ１１４への入力電圧をとり、縦軸にＶＣＯ１１４から出力される信号の周波数をとって、両者の関係を示す図である。上述した従来の位相同期回路では、周波数成分と位相成分とを重畳した電圧がＶＣＯ１１４に入力される。駆動電圧が高い場合は、図８（ａ）に示すように入力電圧の範囲Ｖ１ 〜Ｖ２ が大きく、入力電圧を大きく変化させて周波数を大きく変化させることができる。しかし、図８（ｂ）に示すように、駆動電圧が低い場合は、入力電圧Ｖ１ 〜Ｖ２ の範囲が狭くなるため、周波数を大きく変化させることが困難になる。周波数を大きく変化させるためにはＶＣＯ１１４のゲインを図８（ｂ）に破線で示すように大きくする必要があるが、そうするとわずかな電圧の変化により周波数が大きく変化して、フェーズロックしなくなったり、ジッターが多くなるという問題が発生する。
【００１９】
また、電子回路の高速化により、図９に示すように、フィルタ部１２の出力（ＶＬ ）の歪みが大きくなる。このため、位相成分が小さくなって位相シフトが困難になり、ＰＬＬ回路に使用したときにＰＬＬ回路がフェーズロックしなくなったり、ジッターが多くなるという問題が発生する。
以上から本発明は、低電圧化及び高速化に対応することができて、ＰＬＬ回路に使用したときに確実にフェーズロックする位相同期回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記した課題は、図１に例示するように、進み信号／ＰＵ 及び遅れ信号／ＰＶ を入力し、前記進み信号／ＰＵ 及び前記遅れ信号／ＰＶ に応じて出力電圧ＶＬを変化させるフィルタ部１と、前記フィルタ部１の出力電圧ＶＬに応じた周波数の信号を出力する電圧制御発振部（ＶＣＯ）２とにより構成される位相同期回路において、前記フィルタ部１は、前記進み信号／ＰＵ 及び前記遅れ信号／ＰＶ から位相成分を抽出して前記電圧制御発振部２に出力する位相成分抽出部１３を有し、前記電圧制御発振部２は、コンデンサ３４と、前記フィルタ部１の出力電圧ＶＬに応じた電流で前記コンデンサ３４に電流を流し込み、又は前記コンデンサ３４から電流を引き抜く第１のチャージポンプ２８と、前記位相成分抽出部１３からの信号ＰＦ，ＰＤに応じて前記コンデンサ３４に電流を流し込み、又は前記コンデンサ３４から電流を引き抜く第２のチャージポンプ３３と、前記コンデンサ３４の一端側電圧Ｖｆに応じた周波数で発振する発振部３６とを有することを特徴とする位相同期回路により解決する。
【００２１】
本発明においては、フィルタ部１の出力電圧ＶＬにより第１のチャージポンプ２８を駆動し、この第１のチャージポンプ２８によりコンデンサ３４に電流を流し込み、又はコンデンサ３４から電流を引き抜く。また、本発明においては、フィルタ部１の位相成分抽出部１３により進み信号／ＰＵ 及び遅れ信号／ＰＶ から位相成分ＰＦ，ＰＤを抽出する。そして、この位相成分抽出部１３からの信号ＰＦ，ＰＶにより第２のチャージポンプ３３を駆動させて、コンデンサ３４に電流を流し込み、又はコンデンサ３４から電流を引き抜く。
【００２２】
このように、本発明においては、フィルタ部１の位相成分抽出部１３で位相成分を抽出し、電圧制御発振部２内のコンデンサ３４に直接位相成分に相当する電流を流し込み、又はコンデンサ３４から電流を引き抜くので、位相の進み又は遅れに応じてコンデンサ３４の電圧を制御することができる。これにより、駆動電圧が低く、動作周波数が高くなっても、発振部３６から出力される信号ＯＵＴ の周波数及び位相を確実に制御できる。
【００２３】
位相成分抽出部１３による位相成分の抽出は、例えば進み信号／ＰＵ 、遅れ信号／ＰＶ と電圧制御発振部２の出力信号ＯＵＴ との排他的論理和を演算することにより実現することができる。また、発振部３６は、例えば電圧制御発振部２の出力信号ＯＵＴ を切換え信号として高電位側基準電圧ＶＲＨ 及び低電位側基準電圧ＶＲＬ のいずれか一方を出力する基準電圧切換え部３５と、一方の入力端（−）がコンデンサ３４に接続され、他方の入力端（＋）が基準電圧切換え部３５に接続されたコンパレータとにより構成することができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態の位相同期回路の構成を示す回路図である。本実施の形態の位相同期回路のフィルタ部１は、端子１１，１２、２０と、ロジック回路１３と、電流源１４，１５及びスイッチ１６，１７により構成されるチャージポンプ１８と、コンデンサ１９とにより構成されている。また、ＶＣＯ２は、アンプ２１と、トランジスタ２２と、抵抗２３と、電流源２４，２５及びスイッチ２６，２７により構成されるチャージポンプ２８と、電流源２９，３０及びスイッチ３１，３２により構成されるチャージポンプ３３と、コンデンサ３４と、スイッチ３５と、コンパレータ３６とにより構成されている。
【００２８】
端子１１には進み信号／ＰＵ が入力され、端子１２には遅れ信号／ＰＶ が入力される。これらの信号／ＰＵ ，／ＰＶ はいずれもロジック回路１３に入力される。ロジック回路１３は、進み信号／ＰＵ が“Ｌ”、且つコンパレータ３６の出力信号ＯＵＴ が“Ｈ”のとき、及び遅れ信号／ＰＶ が“Ｌ”、且つコンパレータ３６の出力信号ＯＵＴ が“Ｌ”のときに“Ｈ”で、それ以外のときは“Ｌ”となる位相進み信号ＰＦと、進み信号／ＰＵ が“Ｌ”、且つコンパレータ３６の出力信号ＯＵＴ が“Ｌ”のとき、及び遅れ信号／ＰＶ が“Ｌ”、且つコンパレータ３６の出力が“Ｈ”のときに“Ｈ”で、それ以外のときは“Ｌ”となる位相遅れ信号ＰＤを出力する。
【００２９】
チャージポンプ１８の電流源１４及びスイッチ１６は、高電位側電源ライン（ＶＤＤ）と端子２０との間に直列接続されている。また、チャージポンプ１８の電流源１５及びスイッチ１７は、低電位側電源ライン（接地）と端子２０との間に直列接続されている。スイッチ１６は進み信号／ＰＵ が“Ｌ”の期間だけオンになり、その他のときはオフになる。また、スイッチ１７は、遅れ信号／ＰＶ が“Ｌ”の期間だけオンになり、その他のときはオフになる。更に、低電位側電源ラインと端子２０との間には、コンデンサ１９が接続されている。このチャージポンプ回路１８は、周波数を決定するための電圧ＶＬを、進み信号／ＰＵ 及び遅れ信号／ＰＶ に基づいて生成する。
【００３０】
アンプ２１の反転入力端（−）は端子２０に接続されている。また、アンプ２１の出力端はトランジスタ２２のゲートに接続されている。トランジスタ２２のソースは高電位側電源ライン（ＶＤＤ）に接続され、ドレインはアンプ２１の非反転入力端（＋）に接続されている。またコンパレータ２２の非反転入力端（＋）と低電位側電源ライン（接地）との間には抵抗２３が接続されている。アンプ２１、トランジスタ２２及び抵抗２３で構成された電圧−電流（Ｖ→Ｉ）変換回路では、電流源２４，２５の電流値を決定する。ここで、電流源２４，２５の電流Ｉ２４，Ｉ２５は、ＶＬ／Ｒ２３となる。
【００３１】
チャージポンプ２８の電流源２４及びスイッチ２６は、高電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。また、チャージポンプ２８の電流源２５及びスイッチ２７は、低電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。電流源２４及び電流源２５に流れる電流は、アンプ２１の出力により決定される。また、スイッチ２６，２７は、コンパレータ３６の出力信号ＯＵＴ によりオンーオフ制御される。
【００３２】
チャージポンプ３３の電流源２９及びスイッチ３１も、高電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。また、チャージポンプ３３の電流源３０及びスイッチ３２は、低電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。スイッチ３１は位相進み信号ＰＦが“Ｈ”の期間だけオンとなり、その他のときはオフとなる。また、スイッチ３２は位相遅れ信号ＰＤが“Ｈ”の期間だけオンとなり、その他のときはオフとなる。
【００３３】
更に、コンデンサ３４は、コンパレータ３６の反転入力端（−）と低電位側電源ラインとの間に接続されている。
また、コンパレータ３６の非反転入力端（＋）はスイッチ３５に接続されている。スイッチ３５はコンパレータ３６の出力信号ＯＵＴ により制御され、コンパレータ３６の非反転入力端（＋）の電圧を低電位側基準電圧ＶＲＬ 又は高電位側基準電圧ＶＲＨに切り替える。
【００３４】
電流源２４，２５、スイッチ２６，２７及びコンデンサ３４で構成されるチャージポンプ回路２８と、コンパレータ３６と、スイッチ３５とで構成される発振回路は、スイッチ２６，２７，３５を出力信号ＯＵＴ でコントロールし、周波数を決定する。なお，周波数ｆは、ｆ＝１／Ｔとなる。ここで、Ｔ＝（Ｃ３４（ＶＲＨ −ＶＲＬ ））／Ｉ２４，Ｉ２５となる。
【００３５】
また、電流源２９，３０及びスイッチ３１，３２で構成された位相分補正回路で基本周波数と位相とを合わせる。その際、ロジック回路１３から出力される信号ＰＦ，ＰＤでスイッチ３１，３２を制御する。
以下、本実施の形態の動作について説明する。図２は上述の位相同期回路の動作を示すタイミングチャートである。但し、Ｉ２４＝−Ｉ２５＝ＶＬ／Ｒ２３、Ｖｆ＝（Ｉ２４・ｔ）／Ｃ３４＝（ＶＬ−ｔ）／Ｒ２３・Ｃ３４である。
【００３６】
まず、初期状態において、端子２０の電圧ＶＬが一定であるとする。また、進み信号／ＰＵ 及び遅れ信号／ＰＶ がいずれも“Ｈ”であり、したがってスイッチ３１，３２はいずれもオフであるとする。更に、スイッチ３５が低電位側基準電圧ＶＲＬ 側に接続しており、スイッチ２７がオン、スイッチ２６がオフであるとする。このとき、電流源２５は端子２０の電圧ＶＬに応じた電流をコンデンサ３４から引き抜き、したがってコンパレータ３６の反転入力端（−）の電圧Ｖｆが時間とともに低下していく。そして、電圧Ｖｆが低電位側基準電圧ＶＲＬ に到達すると、コンパレータ３６の出力信号ＯＵＴ が反転し、それに伴ってスイッチ３５が高電位側基準電圧ＶＲＨ 側に切り替わるとともに、スイッチ２６がオンになり、スイッチ２７がオフになる。これにより、電流源２４は端子２０の電圧ＶＬに応じた電流をコンデンサ３４に流し込み、コンパレータ３６の反転入力端（−）の電圧Ｖｆが上昇し始める。
【００３７】
電圧Ｖｆが高電位側基準電圧ＶＲＨ に到達すると、コンパレータ３６の出力信号ＯＵＴ が反転し、それにともなってスイッチ３５が低電位側基準電圧ＶＲＬ に切り替わり、スイッチ２４がオフ、スイッチ２７がオンになる。
このようにして、電流源２４，２５による電流の引き抜き及び流し込みが交互に繰り返され、それにともなってコンパレータ３６の出力信号ＯＵＴ が反転する。端子２０の電圧ＶＬが一定であるとすると、コンデンサ３４から引き抜く電流及びコンデンサ３４に流し込む電流が一定であるので、コンパレータ３６は一定の周波数で発振する。すなわち、コンパレータ３６から出力される信号の周波数は、端子２０の電圧ＶＬにより決定される。
【００３８】
ここで、進み信号／ＰＵ が“Ｌ”に変化したとする。進み信号／ＰＵ が“Ｌ”になるタイミングが出力信号ＯＵＴ が“Ｈ”になるタイミングと一致しているときは、ロジック回路１３から出力される位相進み信号ＰＦが“Ｌ”のままである。この場合、進み信号／ＰＵ が“Ｌ”の期間だけスイッチ１６がオンになり、電流源１４からコンデンサ１９に電流が流し込まれる。これにより、端子２０の電圧ＶＬが上昇し、電流源２４，２５に流れる電流が多くなる。従って、コンパレータ３６の反転入力端（−）の電圧Ｖｆ が基準電圧ＶＲＨ 又は基準電圧ＶＲＬ に到達するまでの時間が短縮され、コンパレータ３６の出力信号ＯＵＴ の周波数が高くなる。
【００３９】
進み信号／ＰＵ が“Ｌ”になるタイミングとコンパレータ３６の出力信号ＯＵＴ が“Ｈ”になるタイミングがずれている場合は、両者の信号がいずれも“Ｌ”の期間だけ位相進み信号ＰＦが“Ｈ”になり、その期間だけスイッチ３１がオンになる。これにより、電流源２９からコンデンサ３４に電流が流れ込み、コンパレータ３６の反転入力端（−）の電圧Ｖｆの上昇速度が速くなる。従って、反転入力端（−）の電圧Ｖｆが基準電圧ＶＲＨ に到達するまでの時間が短縮され、コンパレータ３６の出力信号ＯＵＴ の位相が進む。
【００４０】
一方、遅れ信号／ＰＶ が“Ｌ”に変化したとする。遅れ信号／ＰＶ が“Ｌ”になるタイミングが出力信号ＯＵＴ が“Ｈ”になるタイミングと一致しているときは、ロジック回路１３から出力される位相遅れ信号ＰＤが“Ｌ”のままである。この場合、遅れ信号／ＰＶ が“Ｌ”の期間だけスイッチ１７がオンになり、電流源１５はコンデンサ１９から電流を引き抜く。これにより、端子２０の電圧ＶＬが低下し、電流源２４，２５に流れる電流が少なくなる。従って、コンパレータ３６の反転入力端（−）の電圧Ｖｆが基準電圧ＶＲＨ 又は基準電圧ＶＲＬ に到達するまでの時間が長くなり、その結果コンパレータ３６の出力信号ＯＵＴ の周波数が低くなる。
【００４１】
遅れ信号／ＰＶ が“Ｌ”になるタイミングとコンパレータ３６の出力信号ＯＵＴ が“Ｈ”になるタイミングがずれているときは、両者の信号がいずれも“Ｌ”の期間だけ位相遅れ信号ＰＤが“Ｈ”になり、その期間だけスイッチ３２がオンになる。これにより、電流源３０がコンデンサ３４から電流を引き抜き、コンパレータ３６の反転入力端子（−）の電圧Ｖｆの下降速度が遅くなる。従って、電圧Ｖｆが基準電圧ＶＲＨ に到達するまでの時間が長くなり、コンパレータ３６の出力信号ＯＵＴ の位相が遅れる。
【００４２】
本実施の形態においては、ロジック回路１３により出力信号ＯＵＴ と進み信号／ＰＵ 又は遅れ信号／ＰＶ との位相差に応じて位相進み信号ＰＦ又は位相遅れ信号ＰＤを生成して、これらの位相進み信号ＰＦ及び位相遅れ信号ＰＤによりチャージポンプ３３を制御してコンパレータ３６の反転入力端（−）の電圧Ｖｆを変化させる。この場合、コンパレータ３６の反転入力端（−）の電圧Ｖｆは位相進み信号ＰＦ又は位相遅れ信号ＰＤが“Ｈ”の期間だけ電圧上昇速度又は電圧下降速度が変化する。これにより、ＶＣＯ２の入力範囲が広がり、適切なＶＣＯゲイン設定ができる。また、位相進み信号ＰＦ及び位相遅れ信号ＰＤにより直接チャージポンプ３３を駆動するので、高速動作時においてもＰＬＬを確実にロックすることができ、ジッターの発生を抑制できる。これらにより、更に低電圧で駆動する位相制御回路の設計が可能になる。
【００４３】
（第２の実施の形態）
図３は本発明の第２の実施の形態の位相同期回路の構成を示す回路図である。本実施の形態の位相同期回路のフィルタ部３は、端子４１，４２，４９と、電流源４３，４４及びスイッチ４５，４６により構成されるチャージポンプ４７と、コンデンサ４８とにより構成されている。また、ＶＣＯ４は、コンパレータ５０、トランジスタ５１〜５３、スイッチ５４，５５及び抵抗５６により構成される電流決定部５７と、トランジスタ５８〜６１及びスイッチ６２，６３により構成されるチャージポンプ６４と、コンデンサ６５と、スイッチ６６と、コンパレータ６７とにより構成されている。
【００４４】
端子４１には進み信号／ＰＵ が入力され、端子４２には遅れ信号／ＰＶ が入力される。チャージポンプ４７の電流源４３及びスイッチ４５は、高電位側電源ライン（ＶＤＤ）と端子４９との間に直列接続されている。また、チャージポンプ４７の電流源４４及びスイッチ４６は、低電位側電源ライン（接地）と端子４９との間に直列接続されている。コンデンサ４８は、端子４９と低電位側電源ライン（接地）との間に接続されている。
【００４５】
スイッチ４５は進み信号／ＰＵ が“Ｌ”の期間だけオンになり、その他のときはオフとなる。また、スイッチ４６は遅れ信号／ＰＶ が“Ｌ”の期間だけオンとなり、その他のときはオフとなる。
コンパレータ５０の反転入力端（−）は端子４９に接続されており、出力端はトランジスタ５１のゲートに接続されている。トランジスタ５１〜５３，５８，５９のソースはいずれも高電位側電源ライン（ＶＤＤ）に接続されている。そして、トランジスタ５１〜５３のドレインはいずれもコンパレータ５０の非反転入力端（＋）に接続されている。また、コンパレータ５０の非反転入力端（＋）と低電位側電源ライン（接地）との間には、抵抗５６が接続されている。
【００４６】
トランジスタ５２のゲートはスイッチ５４の一端側に接続され、スイッチ５４の他端側はコンパレータ５０の出力端に接続されている。また、トランジスタ５５３のゲートはスイッチ５５の一端側に接続され、他端側はコンパレータ５０の出力端に接続されている。スイッチ５４は進み信号／ＰＵ が“Ｌ”の期間だけオフとなり、その他のときはオンとなる。スイッチ５５は遅れ信号／ＰＶ が“Ｌ”の期間だけオンとなり、その他の期間はオフとなる。
【００４７】
チャージポンプ６４のトランジスタ５８，５９のゲートはいずれもコンパレータ５０の出力端に直接接続されている。トランジスタ５８のドレインはトランジスタ６０のドレイン、及びトランジスタ６０，６１のゲートに接続されている。また、トランジスタ５９のドレインとトランジスタ６１のドレインとの間にはスイッチ６２，６３が直列に接続されている。トランジスタ６０，６１のソースはいずれも低電位側電源ライン（接地）に接続されている。
【００４８】
スイッチ６２，６３の相互接続点はコンパレータ６７の反転入力端（−）に接続されている。また、コンパレータ６７の反転入力端（−）と低電位側電源ライン（接地）との間にはコンデンサ６５が接続されている。
コンパレータ６７の非反転入力端（＋）はスイッチ６６に接続されている。このスイッチ６６はコンパレータ６７の出力信号ＯＵＴ により制御され、コンパレータ６７の非反転入力端（＋）の電圧を低電位側基準電圧ＶＲＬ 又は高電位側基準電圧ＶＲＨ に切り替える。また、スイッチ６２，６３もコンパレータ６７の出力信号ＯＵＴ によりオン−オフ制御される。
【００４９】
以下、本実施の形態の動作について、図４のタイミングチャートを参照して説明する。但し、以下の例では、トランジスタ５１（Ｔｒ５１）、トランジスタ５２（Ｔｒ５２）、トランジスタ５３（Ｔｒ５３）及びトランジスタ５８（Ｔｒ５８）のサイズの比が、Ｔｒ５１：Ｔｒ５２：Ｔｒ５３：Ｔｒ５８＝１：２：３：１であるとする。
【００５０】
まず、初期状態において、進み信号／ＰＵ 及び遅れ信号／ＰＶ がいずれも“Ｈ”であり、端子４９の電圧ＶＬが一定であるとする。また、スイッチ６６が低電位側基準電圧ＶＲＬ に接続しており、スイッチ５４，６３がオン、スイッチ４５，４６，５５，６２がいずれもオフであるとする。
このとき、チャージポンプ６４のトランジスタ５８，６０，６１にはトランジスタ５１，５２に流れる電流と等しい一定の電流が流れ、その電流がコンデンサ６５から引き抜かれる。このため、コンパレータ６７の反転入力端（−）の電圧Ｖｆが時間とともに低下していく。そして、コンパレータ６７の反転入力端（−）の電圧Ｖｆが低電位側基準電圧ＶＲＬ と等しくなると、コンパレータ６５の出力信号ＯＵＴ が反転し、それにともなってスイッチ６６が高電位側基準電圧ＶＲＨ 側に切り替わるとともに、スイッチ６２がオン、スイッチ６３がオフになる。
【００５１】
これにより、トランジスタ５１，５２に流れる電流と等しい電流がトランジスタ５９に流れ、その電流がコンデンサ６５に流し込まれる。このため、コンパレータ６７の反転入力端（−）の電圧Ｖｆが上昇し始める。
その後、反転入力端子（−）の電圧Ｖｆが高電圧側基準電圧ＶＲＨ に到達すると、コンパレータ６７の出力信号ＯＵＴ が反転し、それにともなってスイッチ６６が低電位側基準電圧ＶＲＬ に切り替わり、スイッチ６２がオフ、スイッチ６３がオンになる。
【００５２】
このようにして、トランジスタ５９，６１による電流の引き抜き及び流し込みが交互に繰り返され、それにともなってコンパレータ６７の出力信号ＯＵＴ が反転する。コンパレータ６７の出力信号ＯＵＴ の反転周期は端子４９の電圧ＶＬにより決まる。
ここで、時刻ｔ１ で進み信号／ＰＵ が“Ｌ”に変化したとする。これによりスイッチ４５がオンになり、電流源４３からコンデンサ４８に電流が流し込まれて、端子４９の電圧ＶＬが上昇する。従って、コンパレータ６７の出力信号ＯＵＴ の周波数が高くなる。また、進み信号／ＰＵ が“Ｌ”の期間だけスイッチ５４がオフになり、トランジスタ５８，６０に流れる電流が増加する。これにより、スイッチ６２がオンのときにトランジスタ５９によりコンデンサ６５に流し込む電流、及びスイッチ６３がオンのときにトランジスタ６１によりコンデンサ６５から引き抜く電流が増加し、コンパレータ６７の出力信号ＯＵＴ の位相が進む。
【００５３】
時刻ｔ２ で進み信号／ＰＵ が“Ｈ”に変化すると、スイッチ５４がオンになって初期状態に戻り、コンパレータ６５は端子４９の電圧ＶＬに応じた周波数で発振する。
時刻ｔ３ が遅れ信号／ＰＶ が“Ｌ”に変化すると、スイッチ４６がオンになり、電流源４４によりコンデンサ４８から電流が引き抜かれて、端子４９の電圧が低下する。従って、コンパレータ６７の出力信号ＯＵＴ の周波数が低くなる。また、遅れ信号／ＰＶ によりスイッチ５５がオンになり、トランジスタ５８，６０に流れる電流が減少する。これにより、スイッチ６２がオンのときにトランジスタ５９によりコンデンサ６５に流し込む電流、及びスイッチ６３がオンのときにトランジスタ６１によりコンデンサ６５から引き抜く電流が減少し、コンパレータ６７の出力信号ＯＵＴ の位相が遅れる。
【００５４】
時刻ｔ４ で遅れ信号／ＰＶ が“Ｈ”に変化すると、、スイッチ５５がオフになって初期状態に戻り、コンパレータ６７は端子４９の電圧ＶＬに応じた周波数で発振する。
本実施の形態においては、進み信号／ＰＵ 及び遅れ信号／ＰＶ によりスイッチ５４，５５を制御し、これらのスイッチ５４，５５によりチャージポンプ６４に流れる電流を制御して位相を進ませ、又は位相を遅らせる。従って、ＶＣＯ４の入力範囲が広がり、適切なＶＣＯゲイン設定ができる。また、ＰＬＬが確実にロックし、ジッターが少なくなる。別に高速な位相シフトの効果が確実にかかり、ＰＬＬがロックし、ジッターが少なくなる。その結果、より低電圧で駆動できるＶＣＯの設計が可能となる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、フィルタ部の位相成分抽出部で位相成分を抽出し、その位相成分に基づき、電圧制御発振部内のコンデンサに直接位相成分に相当する電流を流し込み、又は電流を引き抜くので、位相の進み又は遅れに応じてコンデンサの電圧を確実に制御することができる。これにより、電圧制御発振部から出力される信号の周波数及び位相を確実に制御できる。
【００５６】
また、本発明によれば、電圧制御発振部の電流決定部において、フィルタ部の出力電圧と、進み信号及び遅れ信号とに応じてチャージポンプに流れる電流を決定し、その決定された電流によりコンデンサに電流を流し込み、又はコンデンサから電流を引き抜くので、電圧制御発振部から出力される信号の周波数及び位相を確実に制御できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態の位相同期回路の構成を示す回路図である。
【図２】図２は、第１の実施の形態の位相同期回路の動作を示すタイミングチャートである。
【図３】図３は、本発明の第２の実施の形態の位相同期回路の構成を示す回路図である。
【図４】図４は、第２の実施の形態の動作を示すタイミングチャートである。
【図５】図５は、ＰＬＬ回路の一般的な構成を示すブロック図である。
【図６】図６は、従来の位相同期回路を構成を示す回路図である。
【図７】図７は、従来の位相同期回路の動作を示すタイミングチャートである。
【図８】図８は従来の問題点を示す図（その１）であり、図８（ａ）は入力電圧範囲が大きい場合の電圧と周波数との関係を示す図、図８（ｂ）は入力電圧範囲が小さい場合の電圧と周波数との関係を示す図である。
【図９】従来の問題点（その２）を示す図である。
【符号の説明】
１，３，１１３ フィルタ部、
２，４，１１４ ＶＣＯ（電圧制御発振部）、
１１，１２，２０，４１，４２，４９，１２１，１２２，１３５ 端子、
１３ ロジック回路、
１４，１５，２４，２５，２９，３０，４３，４４，１２３，１２４，１３７，１３８ 電流源、
１６，１７，２６，２７，３１，３２，４５，４６，５４，５５，６２，６３，６６，１２５，１２６，１３９，１４０，１４４ スイッチ、
１８，２８，３３，４７，６４，１２７，１３３，１４１ チャージポンプ、
１９，３４，３５，４８，６５ コンデンサ、
２１ アンプ、
３６，５０，６７，１４３ コンパレータ、
５７ 電流決定部、
１１１ 位相比較部、
１１２ 位相同期回路、
１１５ 分周器。
【発明の属する技術分野】
本発明は、フィルタ部及び電圧制御発振部（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ ：以下、「ＶＣＯ」という）により構成され、主にＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路に使用される位相同期回路に関する。
【０００２】
【従来の技術】
ＰＬＬ回路は、周波数同調回路、検波回路、データ再生回路及びクロック再生回路などの回路に組み込まれて、携帯電話、自動車電話及びコードレス電話などの携帯無線機器や、有線又は無線用モデムなど、多くの電子機器に使用されている。
【０００３】
図５はＰＬＬ回路の一般的な構成を示すブロック図である。ＰＬＬ回路は、位相比較回路１１１、位相同期回路１１２及び分周器１１５により構成されている。また、位相同期回路１１２は、フィルタ部１１３及びＶＣＯ１１４により構成されている。
位相比較回路１１１は、基準周波数と分周器１１５の出力とを比較し、両者の位相差に応じて進み信号／ＰＵ 又は遅れ信号／ＰＶ を出力する。フィルタ部１１３は、位相比較部１１１から進み信号／ＰＵ 又は遅れ信号／ＰＶ を入力し、位相の進み又は遅れに応じた電圧を出力する。ＶＣＯ１１４は、フィルタ部１１３から出力される電圧に応じた周波数の信号ＯＵＴ を生成して出力する。分周器１１５は、ＶＣＯ１１４から出力された信号をｎ（ｎは整数）分周して位相比較器１１１に出力する。
【０００４】
図６は、位相同期回路１１２を構成するフィルタ部１１３及びＶＣＯ１１４を示す回路図である。
フィルタ部１１３は、端子１２１，１２２，１３５と、電流源１２３，１２４及びスイッチ１２５，１２６により構成されるチャージポンプ１２７と、インバータ１２８，１２９，１３０及びコンデンサ１３１，１３２により構成される位相シフト回路１３３と、コンデンサ１３４とにより構成されている。そして、端子１２１には進み信号／ＰＵ が入力され、端子１２２には遅れ信号／ＰＶ が入力される。
【０００５】
チャージポンプ１２７の電流源１２３及びスイッチ１２５は、高電位側電源ライン（ＶＤＤ）と端子１３５との間に直列接続されている。また、電流源１２４及びスイッチ１２６は、低電位側電源ライン（接地）と端子１３５との間に直列接続されている。
位相シフト回路１３３のインバータ１２８及びコンデンサ１３１は、端子１２１と端子１３５との間に直列接続されている。また、インバータ１２９，１３０及びコンデンサ１３２は、端子１２２と端子１３５との間に直列接続されている。更に、端子１３５と低電位側電源ラインとの間にはコンデンサ１３４が接続されている。
【０００６】
チャージポンプ１２７のスイッチ１２５は、進み信号／ＰＵ が“Ｌ”の期間だけオンになり、その他の期間はオフとなる。また、チャージポンプ１２７のスイッチ１２６は、遅れ信号／ＰＶ が“Ｌ”の期間だけオンになり、その他の期間はオフになる。電流源１２３は、スイッチ１２５がオンになるとコンデンサ１３４に電流を流し込み、電流源１２４は、スイッチ１２６がオンになるとコンデンサ１３４から電流を引き抜く。
【０００７】
ＶＣＯ１１４は、電圧−電流変換部１３６と、電流源１３７，１３８及びスイッチ１３９，１４０により構成されるチャージポンプ１４１と、コンデンサ１４２と、コンパレータ１４３と、スイッチ１４４とにより構成されている。チャージポンプ１４１の電流源１３７及びスイッチ１３９は、高電位側電源ライン（ＶＤＤ）とコンパレータ１４３の非反転入力端（＋）との間に直列接続されている。また、電流源１３８及びスイッチ１４０は、低電位側電源ライン（接地）とコンパレータ１４３の非反転入力端（＋）との間に直列接続されている。更に、低電位側電源ラインとコンパレータ１４３の非反転入力端（＋）との間には、コンデンサ１４２が接続されている。
【０００８】
チャージポンプ１４１内のスイッチ１３９，１４０はコンパレータ１４３の出力に応じてオンーオフする。また、電圧−電流変換部１３６は、フィルタ部１１３から出力される電圧に応じた電流を生成し、チャージポンプ１４１は電圧−電流変換部１３６から出力される電流に応じた電流をコンデンサ１４２に流し込み、又はコンデンサ１４２から引き抜く。
【０００９】
コンパレータ１４３の反転入力端（−）はスイッチ１４４に接続されている。スイッチ１４４はコンパレータ１４３の出力信号ＯＵＴ により制御され、コンパレータ１４３の反転入力端（−）の電圧を低電位側基準電圧ＶＲＬ 又は高電位側基準電圧ＶＲＨ に切り替える。
図７は、図６に示す位相同期回路の動作を示すタイミングチャートである。
【００１０】
端子１３５の電圧が一定であり、スイッチ１４４が基準電圧ＶＲＬ 側に接続しているとする。また、進み信号／ＰＵ 及び遅れ信号／ＰＶ はいずれも“Ｈ”であるとする。更に、スイッチ１４０がオン、スイッチ１３９がオフであるとする。このとき、電流源１３８は端子１３５の電圧に応じた電流をコンデンサ１４２から引き抜き、したがってコンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ が時間とともに低下していく。電圧Ｖｆ が減少して基準電圧ＶＲＬ に一致すると、コンパレータ１４３の出力信号ＯＵＴ が反転し、それにともなってスイッチ１４４が基準電圧ＶＲＨ 側に切り替わるとともに、スイッチ１３９がオン、スイッチ１４０がオフになる。これにより、電流源１３７は端子１３５の電圧に応じた電流をコンデンサ１４２に流し込み、コンデンサ１４２の非反転入力端（＋）の電圧Ｖｆ が上昇し始める。
【００１１】
その後、コンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ が基準電圧ＶＲＨ に到達すると、コンパレータ１４３の出力信号ＯＵＴ が反転し、それにともなってスイッチ１４４が基準電圧ＶＲＬ 側に切り替わり、スイッチ１３９がオフ、スイッチ１４０がオンになる。これにより、電流源１３８はコンデンサ１４２から電流の引き抜きを開始し、電圧Ｖｆ が低下していく。
【００１２】
このようにして、チャージポンプ１４１による電流の引き抜き及び流し込みが交互に繰り返され、それに伴ってコンパレータ１４３の出力信号ＯＵＴ が反転する。端子１３５の電圧が一定であるとすると、コンデンサ１４２から引き抜く電流及びコンデンサ１４２に流し込む電流が一定であるので、コンパレータ１４２は一定の周波数で発振する。すなわち、コンパレータ１４２から出力される信号の周波数は、端子１３５の電圧ＶＬにより決定される。
【００１３】
ここで、図７の時刻ｔ１ で進み信号／ＰＵ が“Ｌ”に変化したとする。端子１２１に入力された進み信号／ＰＵ はインバータ１２８で反転され、コンデンサ１３１に伝達される。これにより、端子１３５の電圧ＶＬがＶａ だけ瞬間的に上昇する。また、進み信号／ＰＵ によりスイッチ１２５がオンになり、電流源１２３からコンデンサ１３４に電流が流し込まれる。従って、端子１３５の電圧ＶＬは時間とともに上昇する。
【００１４】
その後、時刻ｔ２ で進み信号／ＰＵ が“Ｈ”になると、スイッチ１２５がオフになってコンデンサ１３４への電流の流し込みが停止するとともに、インバータ１２８の出力側が“Ｌ”になって、端子１３５の電圧ＬＶがＶａ だけ瞬間的に減少し、その後一定の電圧となる。
時刻ｔ１ からｔ２ までの間は、端子１３５の電圧ＶＬが一時的に高くなるので、ＶＣＯ１１４ではコンデンサ１４２へ流し込む電流が増大し、コンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ の上昇速度が速くなり、電圧Ｖｆ が基準電圧ＶＲＨ に到達するまでの時間が短くなる。従って、コンパレータ１４３から出力される信号の位相が進む。また、時刻ｔ２ からｔ３ までの間は、電子電圧ＶＬが一定であるので、コンパレータ１４２は一定の周波数で発振する。
【００１５】
時刻ｔ３ で遅れ信号／ＰＶ が“Ｌ”に変化したとする。端子１２２に入力された遅れ信号／ＰＶ はインバータ１２９，１３０を介してコンデンサ１３２に伝達される。これにより端子１３５の電圧ＶＬ がＶｂ だけ瞬間的に下降する。また、遅れ信号／ＰＶ によりスイッチ１２６がオンになり、電流源１２４によりコンデンサ１３４から電流が引き抜かれる。従って、端子１３５の電圧ＶＬは時間とともに下降する。
【００１６】
時刻ｔ４ で遅れ信号／ＰＶ が“Ｈ”になると、スイッチ１２６がオフになってコンデンサ１３４からの電流の引き抜きが停止するとともに、インバータ１２９の出力側が“Ｈ”になって、端子１３５の電圧ＶＬがＶｂ だけ瞬間的に上昇し、その後一定の電圧となる。
その後、時刻ｔ３ からｔ４ までの間は、端子１３５の電圧が一時的に低くなるので、ＶＣＯ１１４ではコンデンサ１４２から引き抜く電流が小さくなり、コンパレータ１４３の非反転入力端（＋）の電圧Ｖｆ の降下速度が遅くなって、電圧Ｖｆ が基準電圧ＶＲＬ に到達するまでの時間が長くなる。従って、コンパレータ１４３の出力信号ＯＵＴ の位相が遅れる。
【００１７】
上述したように、進み信号／ＰＵ による電圧ＶＬ の上昇分Ｖａ 、及び遅れ信号／ＰＶ による電圧ＶＬ の下降分Ｖｂ より位相が変化するので、電圧Ｖａ ，Ｖｂ を位相成分という。また、端子１３５に与えられる電圧によりＶＣＯ１１４の発振周波数が決まるので、端子１３５の電圧Ｖｆから位相成分を差し引いた電圧を周波数成分という。
【００１８】
【発明が解決しようとする課題】
近年、ＬＳＩ等の電子回路の低電圧化及び高速化が進み、それに伴ってＰＬＬ回路ではフェーズロックしなくなったり、ジッターが多くなるという問題が発生している。
図８（ａ），（ｂ）は横軸にＶＣＯ１１４への入力電圧をとり、縦軸にＶＣＯ１１４から出力される信号の周波数をとって、両者の関係を示す図である。上述した従来の位相同期回路では、周波数成分と位相成分とを重畳した電圧がＶＣＯ１１４に入力される。駆動電圧が高い場合は、図８（ａ）に示すように入力電圧の範囲Ｖ１ 〜Ｖ２ が大きく、入力電圧を大きく変化させて周波数を大きく変化させることができる。しかし、図８（ｂ）に示すように、駆動電圧が低い場合は、入力電圧Ｖ１ 〜Ｖ２ の範囲が狭くなるため、周波数を大きく変化させることが困難になる。周波数を大きく変化させるためにはＶＣＯ１１４のゲインを図８（ｂ）に破線で示すように大きくする必要があるが、そうするとわずかな電圧の変化により周波数が大きく変化して、フェーズロックしなくなったり、ジッターが多くなるという問題が発生する。
【００１９】
また、電子回路の高速化により、図９に示すように、フィルタ部１２の出力（ＶＬ ）の歪みが大きくなる。このため、位相成分が小さくなって位相シフトが困難になり、ＰＬＬ回路に使用したときにＰＬＬ回路がフェーズロックしなくなったり、ジッターが多くなるという問題が発生する。
以上から本発明は、低電圧化及び高速化に対応することができて、ＰＬＬ回路に使用したときに確実にフェーズロックする位相同期回路を提供することを目的とする。
【００２０】
【課題を解決するための手段】
上記した課題は、図１に例示するように、進み信号／ＰＵ 及び遅れ信号／ＰＶ を入力し、前記進み信号／ＰＵ 及び前記遅れ信号／ＰＶ に応じて出力電圧ＶＬを変化させるフィルタ部１と、前記フィルタ部１の出力電圧ＶＬに応じた周波数の信号を出力する電圧制御発振部（ＶＣＯ）２とにより構成される位相同期回路において、前記フィルタ部１は、前記進み信号／ＰＵ 及び前記遅れ信号／ＰＶ から位相成分を抽出して前記電圧制御発振部２に出力する位相成分抽出部１３を有し、前記電圧制御発振部２は、コンデンサ３４と、前記フィルタ部１の出力電圧ＶＬに応じた電流で前記コンデンサ３４に電流を流し込み、又は前記コンデンサ３４から電流を引き抜く第１のチャージポンプ２８と、前記位相成分抽出部１３からの信号ＰＦ，ＰＤに応じて前記コンデンサ３４に電流を流し込み、又は前記コンデンサ３４から電流を引き抜く第２のチャージポンプ３３と、前記コンデンサ３４の一端側電圧Ｖｆに応じた周波数で発振する発振部３６とを有することを特徴とする位相同期回路により解決する。
【００２１】
本発明においては、フィルタ部１の出力電圧ＶＬにより第１のチャージポンプ２８を駆動し、この第１のチャージポンプ２８によりコンデンサ３４に電流を流し込み、又はコンデンサ３４から電流を引き抜く。また、本発明においては、フィルタ部１の位相成分抽出部１３により進み信号／ＰＵ 及び遅れ信号／ＰＶ から位相成分ＰＦ，ＰＤを抽出する。そして、この位相成分抽出部１３からの信号ＰＦ，ＰＶにより第２のチャージポンプ３３を駆動させて、コンデンサ３４に電流を流し込み、又はコンデンサ３４から電流を引き抜く。
【００２２】
このように、本発明においては、フィルタ部１の位相成分抽出部１３で位相成分を抽出し、電圧制御発振部２内のコンデンサ３４に直接位相成分に相当する電流を流し込み、又はコンデンサ３４から電流を引き抜くので、位相の進み又は遅れに応じてコンデンサ３４の電圧を制御することができる。これにより、駆動電圧が低く、動作周波数が高くなっても、発振部３６から出力される信号ＯＵＴ の周波数及び位相を確実に制御できる。
【００２３】
位相成分抽出部１３による位相成分の抽出は、例えば進み信号／ＰＵ 、遅れ信号／ＰＶ と電圧制御発振部２の出力信号ＯＵＴ との排他的論理和を演算することにより実現することができる。また、発振部３６は、例えば電圧制御発振部２の出力信号ＯＵＴ を切換え信号として高電位側基準電圧ＶＲＨ 及び低電位側基準電圧ＶＲＬ のいずれか一方を出力する基準電圧切換え部３５と、一方の入力端（−）がコンデンサ３４に接続され、他方の入力端（＋）が基準電圧切換え部３５に接続されたコンパレータとにより構成することができる。
【００２７】
【発明の実施の形態】
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（第１の実施の形態）
図１は本発明の第１の実施の形態の位相同期回路の構成を示す回路図である。本実施の形態の位相同期回路のフィルタ部１は、端子１１，１２、２０と、ロジック回路１３と、電流源１４，１５及びスイッチ１６，１７により構成されるチャージポンプ１８と、コンデンサ１９とにより構成されている。また、ＶＣＯ２は、アンプ２１と、トランジスタ２２と、抵抗２３と、電流源２４，２５及びスイッチ２６，２７により構成されるチャージポンプ２８と、電流源２９，３０及びスイッチ３１，３２により構成されるチャージポンプ３３と、コンデンサ３４と、スイッチ３５と、コンパレータ３６とにより構成されている。
【００２８】
端子１１には進み信号／ＰＵ が入力され、端子１２には遅れ信号／ＰＶ が入力される。これらの信号／ＰＵ ，／ＰＶ はいずれもロジック回路１３に入力される。ロジック回路１３は、進み信号／ＰＵ が“Ｌ”、且つコンパレータ３６の出力信号ＯＵＴ が“Ｈ”のとき、及び遅れ信号／ＰＶ が“Ｌ”、且つコンパレータ３６の出力信号ＯＵＴ が“Ｌ”のときに“Ｈ”で、それ以外のときは“Ｌ”となる位相進み信号ＰＦと、進み信号／ＰＵ が“Ｌ”、且つコンパレータ３６の出力信号ＯＵＴ が“Ｌ”のとき、及び遅れ信号／ＰＶ が“Ｌ”、且つコンパレータ３６の出力が“Ｈ”のときに“Ｈ”で、それ以外のときは“Ｌ”となる位相遅れ信号ＰＤを出力する。
【００２９】
チャージポンプ１８の電流源１４及びスイッチ１６は、高電位側電源ライン（ＶＤＤ）と端子２０との間に直列接続されている。また、チャージポンプ１８の電流源１５及びスイッチ１７は、低電位側電源ライン（接地）と端子２０との間に直列接続されている。スイッチ１６は進み信号／ＰＵ が“Ｌ”の期間だけオンになり、その他のときはオフになる。また、スイッチ１７は、遅れ信号／ＰＶ が“Ｌ”の期間だけオンになり、その他のときはオフになる。更に、低電位側電源ラインと端子２０との間には、コンデンサ１９が接続されている。このチャージポンプ回路１８は、周波数を決定するための電圧ＶＬを、進み信号／ＰＵ 及び遅れ信号／ＰＶ に基づいて生成する。
【００３０】
アンプ２１の反転入力端（−）は端子２０に接続されている。また、アンプ２１の出力端はトランジスタ２２のゲートに接続されている。トランジスタ２２のソースは高電位側電源ライン（ＶＤＤ）に接続され、ドレインはアンプ２１の非反転入力端（＋）に接続されている。またコンパレータ２２の非反転入力端（＋）と低電位側電源ライン（接地）との間には抵抗２３が接続されている。アンプ２１、トランジスタ２２及び抵抗２３で構成された電圧−電流（Ｖ→Ｉ）変換回路では、電流源２４，２５の電流値を決定する。ここで、電流源２４，２５の電流Ｉ２４，Ｉ２５は、ＶＬ／Ｒ２３となる。
【００３１】
チャージポンプ２８の電流源２４及びスイッチ２６は、高電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。また、チャージポンプ２８の電流源２５及びスイッチ２７は、低電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。電流源２４及び電流源２５に流れる電流は、アンプ２１の出力により決定される。また、スイッチ２６，２７は、コンパレータ３６の出力信号ＯＵＴ によりオンーオフ制御される。
【００３２】
チャージポンプ３３の電流源２９及びスイッチ３１も、高電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。また、チャージポンプ３３の電流源３０及びスイッチ３２は、低電位側電源ラインとコンパレータ３６の反転入力端（−）との間に直列接続されている。スイッチ３１は位相進み信号ＰＦが“Ｈ”の期間だけオンとなり、その他のときはオフとなる。また、スイッチ３２は位相遅れ信号ＰＤが“Ｈ”の期間だけオンとなり、その他のときはオフとなる。
【００３３】
更に、コンデンサ３４は、コンパレータ３６の反転入力端（−）と低電位側電源ラインとの間に接続されている。
また、コンパレータ３６の非反転入力端（＋）はスイッチ３５に接続されている。スイッチ３５はコンパレータ３６の出力信号ＯＵＴ により制御され、コンパレータ３６の非反転入力端（＋）の電圧を低電位側基準電圧ＶＲＬ 又は高電位側基準電圧ＶＲＨに切り替える。
【００３４】
電流源２４，２５、スイッチ２６，２７及びコンデンサ３４で構成されるチャージポンプ回路２８と、コンパレータ３６と、スイッチ３５とで構成される発振回路は、スイッチ２６，２７，３５を出力信号ＯＵＴ でコントロールし、周波数を決定する。なお，周波数ｆは、ｆ＝１／Ｔとなる。ここで、Ｔ＝（Ｃ３４（ＶＲＨ −ＶＲＬ ））／Ｉ２４，Ｉ２５となる。
【００３５】
また、電流源２９，３０及びスイッチ３１，３２で構成された位相分補正回路で基本周波数と位相とを合わせる。その際、ロジック回路１３から出力される信号ＰＦ，ＰＤでスイッチ３１，３２を制御する。
以下、本実施の形態の動作について説明する。図２は上述の位相同期回路の動作を示すタイミングチャートである。但し、Ｉ２４＝−Ｉ２５＝ＶＬ／Ｒ２３、Ｖｆ＝（Ｉ２４・ｔ）／Ｃ３４＝（ＶＬ−ｔ）／Ｒ２３・Ｃ３４である。
【００３６】
まず、初期状態において、端子２０の電圧ＶＬが一定であるとする。また、進み信号／ＰＵ 及び遅れ信号／ＰＶ がいずれも“Ｈ”であり、したがってスイッチ３１，３２はいずれもオフであるとする。更に、スイッチ３５が低電位側基準電圧ＶＲＬ 側に接続しており、スイッチ２７がオン、スイッチ２６がオフであるとする。このとき、電流源２５は端子２０の電圧ＶＬに応じた電流をコンデンサ３４から引き抜き、したがってコンパレータ３６の反転入力端（−）の電圧Ｖｆが時間とともに低下していく。そして、電圧Ｖｆが低電位側基準電圧ＶＲＬ に到達すると、コンパレータ３６の出力信号ＯＵＴ が反転し、それに伴ってスイッチ３５が高電位側基準電圧ＶＲＨ 側に切り替わるとともに、スイッチ２６がオンになり、スイッチ２７がオフになる。これにより、電流源２４は端子２０の電圧ＶＬに応じた電流をコンデンサ３４に流し込み、コンパレータ３６の反転入力端（−）の電圧Ｖｆが上昇し始める。
【００３７】
電圧Ｖｆが高電位側基準電圧ＶＲＨ に到達すると、コンパレータ３６の出力信号ＯＵＴ が反転し、それにともなってスイッチ３５が低電位側基準電圧ＶＲＬ に切り替わり、スイッチ２４がオフ、スイッチ２７がオンになる。
このようにして、電流源２４，２５による電流の引き抜き及び流し込みが交互に繰り返され、それにともなってコンパレータ３６の出力信号ＯＵＴ が反転する。端子２０の電圧ＶＬが一定であるとすると、コンデンサ３４から引き抜く電流及びコンデンサ３４に流し込む電流が一定であるので、コンパレータ３６は一定の周波数で発振する。すなわち、コンパレータ３６から出力される信号の周波数は、端子２０の電圧ＶＬにより決定される。
【００３８】
ここで、進み信号／ＰＵ が“Ｌ”に変化したとする。進み信号／ＰＵ が“Ｌ”になるタイミングが出力信号ＯＵＴ が“Ｈ”になるタイミングと一致しているときは、ロジック回路１３から出力される位相進み信号ＰＦが“Ｌ”のままである。この場合、進み信号／ＰＵ が“Ｌ”の期間だけスイッチ１６がオンになり、電流源１４からコンデンサ１９に電流が流し込まれる。これにより、端子２０の電圧ＶＬが上昇し、電流源２４，２５に流れる電流が多くなる。従って、コンパレータ３６の反転入力端（−）の電圧Ｖｆ が基準電圧ＶＲＨ 又は基準電圧ＶＲＬ に到達するまでの時間が短縮され、コンパレータ３６の出力信号ＯＵＴ の周波数が高くなる。
【００３９】
進み信号／ＰＵ が“Ｌ”になるタイミングとコンパレータ３６の出力信号ＯＵＴ が“Ｈ”になるタイミングがずれている場合は、両者の信号がいずれも“Ｌ”の期間だけ位相進み信号ＰＦが“Ｈ”になり、その期間だけスイッチ３１がオンになる。これにより、電流源２９からコンデンサ３４に電流が流れ込み、コンパレータ３６の反転入力端（−）の電圧Ｖｆの上昇速度が速くなる。従って、反転入力端（−）の電圧Ｖｆが基準電圧ＶＲＨ に到達するまでの時間が短縮され、コンパレータ３６の出力信号ＯＵＴ の位相が進む。
【００４０】
一方、遅れ信号／ＰＶ が“Ｌ”に変化したとする。遅れ信号／ＰＶ が“Ｌ”になるタイミングが出力信号ＯＵＴ が“Ｈ”になるタイミングと一致しているときは、ロジック回路１３から出力される位相遅れ信号ＰＤが“Ｌ”のままである。この場合、遅れ信号／ＰＶ が“Ｌ”の期間だけスイッチ１７がオンになり、電流源１５はコンデンサ１９から電流を引き抜く。これにより、端子２０の電圧ＶＬが低下し、電流源２４，２５に流れる電流が少なくなる。従って、コンパレータ３６の反転入力端（−）の電圧Ｖｆが基準電圧ＶＲＨ 又は基準電圧ＶＲＬ に到達するまでの時間が長くなり、その結果コンパレータ３６の出力信号ＯＵＴ の周波数が低くなる。
【００４１】
遅れ信号／ＰＶ が“Ｌ”になるタイミングとコンパレータ３６の出力信号ＯＵＴ が“Ｈ”になるタイミングがずれているときは、両者の信号がいずれも“Ｌ”の期間だけ位相遅れ信号ＰＤが“Ｈ”になり、その期間だけスイッチ３２がオンになる。これにより、電流源３０がコンデンサ３４から電流を引き抜き、コンパレータ３６の反転入力端子（−）の電圧Ｖｆの下降速度が遅くなる。従って、電圧Ｖｆが基準電圧ＶＲＨ に到達するまでの時間が長くなり、コンパレータ３６の出力信号ＯＵＴ の位相が遅れる。
【００４２】
本実施の形態においては、ロジック回路１３により出力信号ＯＵＴ と進み信号／ＰＵ 又は遅れ信号／ＰＶ との位相差に応じて位相進み信号ＰＦ又は位相遅れ信号ＰＤを生成して、これらの位相進み信号ＰＦ及び位相遅れ信号ＰＤによりチャージポンプ３３を制御してコンパレータ３６の反転入力端（−）の電圧Ｖｆを変化させる。この場合、コンパレータ３６の反転入力端（−）の電圧Ｖｆは位相進み信号ＰＦ又は位相遅れ信号ＰＤが“Ｈ”の期間だけ電圧上昇速度又は電圧下降速度が変化する。これにより、ＶＣＯ２の入力範囲が広がり、適切なＶＣＯゲイン設定ができる。また、位相進み信号ＰＦ及び位相遅れ信号ＰＤにより直接チャージポンプ３３を駆動するので、高速動作時においてもＰＬＬを確実にロックすることができ、ジッターの発生を抑制できる。これらにより、更に低電圧で駆動する位相制御回路の設計が可能になる。
【００４３】
（第２の実施の形態）
図３は本発明の第２の実施の形態の位相同期回路の構成を示す回路図である。本実施の形態の位相同期回路のフィルタ部３は、端子４１，４２，４９と、電流源４３，４４及びスイッチ４５，４６により構成されるチャージポンプ４７と、コンデンサ４８とにより構成されている。また、ＶＣＯ４は、コンパレータ５０、トランジスタ５１〜５３、スイッチ５４，５５及び抵抗５６により構成される電流決定部５７と、トランジスタ５８〜６１及びスイッチ６２，６３により構成されるチャージポンプ６４と、コンデンサ６５と、スイッチ６６と、コンパレータ６７とにより構成されている。
【００４４】
端子４１には進み信号／ＰＵ が入力され、端子４２には遅れ信号／ＰＶ が入力される。チャージポンプ４７の電流源４３及びスイッチ４５は、高電位側電源ライン（ＶＤＤ）と端子４９との間に直列接続されている。また、チャージポンプ４７の電流源４４及びスイッチ４６は、低電位側電源ライン（接地）と端子４９との間に直列接続されている。コンデンサ４８は、端子４９と低電位側電源ライン（接地）との間に接続されている。
【００４５】
スイッチ４５は進み信号／ＰＵ が“Ｌ”の期間だけオンになり、その他のときはオフとなる。また、スイッチ４６は遅れ信号／ＰＶ が“Ｌ”の期間だけオンとなり、その他のときはオフとなる。
コンパレータ５０の反転入力端（−）は端子４９に接続されており、出力端はトランジスタ５１のゲートに接続されている。トランジスタ５１〜５３，５８，５９のソースはいずれも高電位側電源ライン（ＶＤＤ）に接続されている。そして、トランジスタ５１〜５３のドレインはいずれもコンパレータ５０の非反転入力端（＋）に接続されている。また、コンパレータ５０の非反転入力端（＋）と低電位側電源ライン（接地）との間には、抵抗５６が接続されている。
【００４６】
トランジスタ５２のゲートはスイッチ５４の一端側に接続され、スイッチ５４の他端側はコンパレータ５０の出力端に接続されている。また、トランジスタ５５３のゲートはスイッチ５５の一端側に接続され、他端側はコンパレータ５０の出力端に接続されている。スイッチ５４は進み信号／ＰＵ が“Ｌ”の期間だけオフとなり、その他のときはオンとなる。スイッチ５５は遅れ信号／ＰＶ が“Ｌ”の期間だけオンとなり、その他の期間はオフとなる。
【００４７】
チャージポンプ６４のトランジスタ５８，５９のゲートはいずれもコンパレータ５０の出力端に直接接続されている。トランジスタ５８のドレインはトランジスタ６０のドレイン、及びトランジスタ６０，６１のゲートに接続されている。また、トランジスタ５９のドレインとトランジスタ６１のドレインとの間にはスイッチ６２，６３が直列に接続されている。トランジスタ６０，６１のソースはいずれも低電位側電源ライン（接地）に接続されている。
【００４８】
スイッチ６２，６３の相互接続点はコンパレータ６７の反転入力端（−）に接続されている。また、コンパレータ６７の反転入力端（−）と低電位側電源ライン（接地）との間にはコンデンサ６５が接続されている。
コンパレータ６７の非反転入力端（＋）はスイッチ６６に接続されている。このスイッチ６６はコンパレータ６７の出力信号ＯＵＴ により制御され、コンパレータ６７の非反転入力端（＋）の電圧を低電位側基準電圧ＶＲＬ 又は高電位側基準電圧ＶＲＨ に切り替える。また、スイッチ６２，６３もコンパレータ６７の出力信号ＯＵＴ によりオン−オフ制御される。
【００４９】
以下、本実施の形態の動作について、図４のタイミングチャートを参照して説明する。但し、以下の例では、トランジスタ５１（Ｔｒ５１）、トランジスタ５２（Ｔｒ５２）、トランジスタ５３（Ｔｒ５３）及びトランジスタ５８（Ｔｒ５８）のサイズの比が、Ｔｒ５１：Ｔｒ５２：Ｔｒ５３：Ｔｒ５８＝１：２：３：１であるとする。
【００５０】
まず、初期状態において、進み信号／ＰＵ 及び遅れ信号／ＰＶ がいずれも“Ｈ”であり、端子４９の電圧ＶＬが一定であるとする。また、スイッチ６６が低電位側基準電圧ＶＲＬ に接続しており、スイッチ５４，６３がオン、スイッチ４５，４６，５５，６２がいずれもオフであるとする。
このとき、チャージポンプ６４のトランジスタ５８，６０，６１にはトランジスタ５１，５２に流れる電流と等しい一定の電流が流れ、その電流がコンデンサ６５から引き抜かれる。このため、コンパレータ６７の反転入力端（−）の電圧Ｖｆが時間とともに低下していく。そして、コンパレータ６７の反転入力端（−）の電圧Ｖｆが低電位側基準電圧ＶＲＬ と等しくなると、コンパレータ６５の出力信号ＯＵＴ が反転し、それにともなってスイッチ６６が高電位側基準電圧ＶＲＨ 側に切り替わるとともに、スイッチ６２がオン、スイッチ６３がオフになる。
【００５１】
これにより、トランジスタ５１，５２に流れる電流と等しい電流がトランジスタ５９に流れ、その電流がコンデンサ６５に流し込まれる。このため、コンパレータ６７の反転入力端（−）の電圧Ｖｆが上昇し始める。
その後、反転入力端子（−）の電圧Ｖｆが高電圧側基準電圧ＶＲＨ に到達すると、コンパレータ６７の出力信号ＯＵＴ が反転し、それにともなってスイッチ６６が低電位側基準電圧ＶＲＬ に切り替わり、スイッチ６２がオフ、スイッチ６３がオンになる。
【００５２】
このようにして、トランジスタ５９，６１による電流の引き抜き及び流し込みが交互に繰り返され、それにともなってコンパレータ６７の出力信号ＯＵＴ が反転する。コンパレータ６７の出力信号ＯＵＴ の反転周期は端子４９の電圧ＶＬにより決まる。
ここで、時刻ｔ１ で進み信号／ＰＵ が“Ｌ”に変化したとする。これによりスイッチ４５がオンになり、電流源４３からコンデンサ４８に電流が流し込まれて、端子４９の電圧ＶＬが上昇する。従って、コンパレータ６７の出力信号ＯＵＴ の周波数が高くなる。また、進み信号／ＰＵ が“Ｌ”の期間だけスイッチ５４がオフになり、トランジスタ５８，６０に流れる電流が増加する。これにより、スイッチ６２がオンのときにトランジスタ５９によりコンデンサ６５に流し込む電流、及びスイッチ６３がオンのときにトランジスタ６１によりコンデンサ６５から引き抜く電流が増加し、コンパレータ６７の出力信号ＯＵＴ の位相が進む。
【００５３】
時刻ｔ２ で進み信号／ＰＵ が“Ｈ”に変化すると、スイッチ５４がオンになって初期状態に戻り、コンパレータ６５は端子４９の電圧ＶＬに応じた周波数で発振する。
時刻ｔ３ が遅れ信号／ＰＶ が“Ｌ”に変化すると、スイッチ４６がオンになり、電流源４４によりコンデンサ４８から電流が引き抜かれて、端子４９の電圧が低下する。従って、コンパレータ６７の出力信号ＯＵＴ の周波数が低くなる。また、遅れ信号／ＰＶ によりスイッチ５５がオンになり、トランジスタ５８，６０に流れる電流が減少する。これにより、スイッチ６２がオンのときにトランジスタ５９によりコンデンサ６５に流し込む電流、及びスイッチ６３がオンのときにトランジスタ６１によりコンデンサ６５から引き抜く電流が減少し、コンパレータ６７の出力信号ＯＵＴ の位相が遅れる。
【００５４】
時刻ｔ４ で遅れ信号／ＰＶ が“Ｈ”に変化すると、、スイッチ５５がオフになって初期状態に戻り、コンパレータ６７は端子４９の電圧ＶＬに応じた周波数で発振する。
本実施の形態においては、進み信号／ＰＵ 及び遅れ信号／ＰＶ によりスイッチ５４，５５を制御し、これらのスイッチ５４，５５によりチャージポンプ６４に流れる電流を制御して位相を進ませ、又は位相を遅らせる。従って、ＶＣＯ４の入力範囲が広がり、適切なＶＣＯゲイン設定ができる。また、ＰＬＬが確実にロックし、ジッターが少なくなる。別に高速な位相シフトの効果が確実にかかり、ＰＬＬがロックし、ジッターが少なくなる。その結果、より低電圧で駆動できるＶＣＯの設計が可能となる。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、フィルタ部の位相成分抽出部で位相成分を抽出し、その位相成分に基づき、電圧制御発振部内のコンデンサに直接位相成分に相当する電流を流し込み、又は電流を引き抜くので、位相の進み又は遅れに応じてコンデンサの電圧を確実に制御することができる。これにより、電圧制御発振部から出力される信号の周波数及び位相を確実に制御できる。
【００５６】
また、本発明によれば、電圧制御発振部の電流決定部において、フィルタ部の出力電圧と、進み信号及び遅れ信号とに応じてチャージポンプに流れる電流を決定し、その決定された電流によりコンデンサに電流を流し込み、又はコンデンサから電流を引き抜くので、電圧制御発振部から出力される信号の周波数及び位相を確実に制御できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１の実施の形態の位相同期回路の構成を示す回路図である。
【図２】図２は、第１の実施の形態の位相同期回路の動作を示すタイミングチャートである。
【図３】図３は、本発明の第２の実施の形態の位相同期回路の構成を示す回路図である。
【図４】図４は、第２の実施の形態の動作を示すタイミングチャートである。
【図５】図５は、ＰＬＬ回路の一般的な構成を示すブロック図である。
【図６】図６は、従来の位相同期回路を構成を示す回路図である。
【図７】図７は、従来の位相同期回路の動作を示すタイミングチャートである。
【図８】図８は従来の問題点を示す図（その１）であり、図８（ａ）は入力電圧範囲が大きい場合の電圧と周波数との関係を示す図、図８（ｂ）は入力電圧範囲が小さい場合の電圧と周波数との関係を示す図である。
【図９】従来の問題点（その２）を示す図である。
【符号の説明】
１，３，１１３ フィルタ部、
２，４，１１４ ＶＣＯ（電圧制御発振部）、
１１，１２，２０，４１，４２，４９，１２１，１２２，１３５ 端子、
１３ ロジック回路、
１４，１５，２４，２５，２９，３０，４３，４４，１２３，１２４，１３７，１３８ 電流源、
１６，１７，２６，２７，３１，３２，４５，４６，５４，５５，６２，６３，６６，１２５，１２６，１３９，１４０，１４４ スイッチ、
１８，２８，３３，４７，６４，１２７，１３３，１４１ チャージポンプ、
１９，３４，３５，４８，６５ コンデンサ、
２１ アンプ、
３６，５０，６７，１４３ コンパレータ、
５７ 電流決定部、
１１１ 位相比較部、
１１２ 位相同期回路、
１１５ 分周器。
Claims (3)
- 進み信号及び遅れ信号を入力し、前記進み信号及び前記遅れ信号に応じて出力電圧を変化させるフィルタ部と、前記フィルタ部の出力電圧に応じた周波数の信号を出力する電圧制御発振部とにより構成される位相同期回路において、
前記フィルタ部は、前記進み信号及び前記遅れ信号から位相成分を抽出して前記電圧制御発振部に出力する位相成分抽出部を有し、
前記電圧制御発振部は、コンデンサと、
前記フィルタ部の出力電圧に応じた電流で前記コンデンサに電流を流し込み、又は前記コンデンサから電流を引き抜く第１のチャージポンプと、
前記位相成分抽出部からの信号に応じて前記コンデンサに電流を流し込み、又は前記コンデンサから電流を引き抜く第２のチャージポンプと、
前記コンデンサの一端側電圧に応じた周波数で発振する発振部と
を有することを特徴とする位相同期回路。 - 前記フィルタ部の前記位相成分抽出部は、前記進み信号及び前記遅れ信号と前記電圧制御発振部の出力信号とを論理演算して前記位相成分を抽出することを特徴とする請求項１に記載の位相同期回路。
- 前記電圧制御発振部は、切換え信号に応じて高電位側基準電圧及び低電位側基準電圧のいずれか一方を出力する基準電圧切換え部と、
一方の入力端が前記コンデンサに接続され、他方の入力端が前記基準電圧切換え部に接続されたコンパレータとを有し、前記基準電圧切換え部は前記コンパレータの出力を前記切換え信号として入力することを特徴とする請求項１に記載の位相同期回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32329199A JP3597428B2 (ja) | 1999-11-12 | 1999-11-12 | 位相同期回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32329199A JP3597428B2 (ja) | 1999-11-12 | 1999-11-12 | 位相同期回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144608A JP2001144608A (ja) | 2001-05-25 |
| JP3597428B2 true JP3597428B2 (ja) | 2004-12-08 |
Family
ID=18153155
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32329199A Expired - Fee Related JP3597428B2 (ja) | 1999-11-12 | 1999-11-12 | 位相同期回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3597428B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6781469B2 (en) | 2002-09-13 | 2004-08-24 | Mediatek Incorporation | Phase-locked loop having phase detector error signal reshaping and method thereof |
| KR100843200B1 (ko) | 2006-08-22 | 2008-07-02 | 삼성전자주식회사 | 전류 부스팅 회로를 구비하는 적응적 대역폭 위상 고정루프 장치 |
| JP2016021586A (ja) * | 2015-09-07 | 2016-02-04 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN107682957B (zh) * | 2017-10-12 | 2019-06-28 | 矽力杰半导体技术(杭州)有限公司 | Led驱动电路及其控制电路和控制方法 |
| JP7037174B2 (ja) * | 2018-03-05 | 2022-03-16 | ザインエレクトロニクス株式会社 | Ｐｌｌ回路およびｃｄｒ装置 |
-
1999
- 1999-11-12 JP JP32329199A patent/JP3597428B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144608A (ja) | 2001-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3745123B2 (ja) | デューティ比補正回路及びクロック生成回路 | |
| JP4204210B2 (ja) | Ｐｌｌ回路 | |
| US7330058B2 (en) | Clock and data recovery circuit and method thereof | |
| US6342818B1 (en) | PLL having switching circuit for maintaining lock during loss of input signal | |
| JP3360667B2 (ja) | 位相同期ループの同期方法、位相同期ループ及び該位相同期ループを備えた半導体装置 | |
| US8253498B2 (en) | Phase locked loop with divider bias control | |
| EP3028383B1 (en) | Clock doubler including duty cycle correction and method for operating the same. | |
| US6255872B1 (en) | Charge pump circuit for PLL | |
| JP2002198808A (ja) | Ｐｌｌ回路および光通信受信装置 | |
| US6157691A (en) | Fully integrated phase-locked loop with resistor-less loop filer | |
| JP3597428B2 (ja) | 位相同期回路 | |
| JP3748414B2 (ja) | 位相同期ループ回路 | |
| JP3617456B2 (ja) | Ｐｌｌ回路および光通信受信装置 | |
| US8081040B1 (en) | Method and apparatus for oscillating | |
| KR100301241B1 (ko) | 위상동기루프 | |
| JP4082507B2 (ja) | 位相同期回路 | |
| JP4162140B2 (ja) | シリアルリンク回路 | |
| JP3079943B2 (ja) | Ｐｌｌ回路 | |
| JP2003289248A (ja) | Ｐｌｌ回路 | |
| JP4479435B2 (ja) | Ｐｌｌ回路 | |
| JP2007274033A (ja) | Ｐｌｌ回路及びチャージポンプ回路の駆動方法 | |
| KR20020042032A (ko) | 저전력 전하 펌프 및 이를 구비하는 위상동기루프 | |
| KR20000022898A (ko) | Ｐｌｌ회로 | |
| TW200525894A (en) | Voltage controlled oscillator and phase locked loop circuit having the same | |
| JP3077723B2 (ja) | 周波数位相比較回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040907 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |