JP3596935B2 - 半導体圧力センサ - Google Patents
半導体圧力センサ Download PDFInfo
- Publication number
- JP3596935B2 JP3596935B2 JP9846095A JP9846095A JP3596935B2 JP 3596935 B2 JP3596935 B2 JP 3596935B2 JP 9846095 A JP9846095 A JP 9846095A JP 9846095 A JP9846095 A JP 9846095A JP 3596935 B2 JP3596935 B2 JP 3596935B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- semiconductor
- piezoresistive element
- pressure sensor
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Pressure Sensors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、半導体圧力センサに係り、特にシリコン基板にダイアフラムを形成し、ダイアフラム上に絶縁膜を介して形成したシリコン抵抗体のピエゾ抵抗効果を利用して圧力検出を行なう圧力センサに関する。
【０００２】
【従来の技術】
従来、半導体圧力センサとして、半導体ピエゾ抵抗素子を半導体基板の表面部に反対導電型領域として形成した拡散型圧力センサや、単結晶シリコンの半導体ピエゾ抵抗部を絶縁膜を介することにより基板と分離した、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型圧力センサが知られている。
【０００３】
このような圧力センサは、気体、液体の圧力測定に広く用いられている。
第１従来例
図３に従来の絶縁膜によって分離された半導体ピエゾ抵抗素子を有する圧力センサの要部断面図を示す。
【０００４】
圧力センサ２００は、単結晶シリコンウェハからなるシリコン基板２１を備えて構成されており、シリコン基板２１の下面（図中、下方）側の中央部には、例えば、異方性エッチングにより凹部が形成されることによりダイアフラム２２が形成されている。
【０００５】
このダイアフラム２２には、図示しない圧力導入口を介して測定体の圧力が印加されることとなる。
シリコン基板２１の上面側には、シリコン酸化膜よりなる絶縁層２３が形成され、絶縁層２３上にはシリコンウェハからなる半導体基板２４が形成されている。
【０００６】
半導体基板２４上には、熱酸化法又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ）法で形成されたシリコン酸化膜からなる絶縁層２５が形成されている。
絶縁層２５上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフィー、ドライエッチング等によってパターン形成を行なうことにより半導体歪ゲージとして形成した半導体ピエゾ抵抗素子２６が設けられている。
【０００７】
半導体基板２４には、半導体基板２４を圧力検出用ブリッジ回路（ホイートストーンブリッジ）の最低電位端に接続する固定電位電極２７が接続されている。絶縁層２５の上面側には半導体ピエゾ抵抗素子２６及び固定電位電極２７（端子接続部を除く）を覆うように、ＣＶＤ法により形成されたシリコン酸化膜あるいはシリコン窒化膜からなる表面絶縁層２８が形成されている。
【０００８】
さらに半導体ピエゾ抵抗素子２６の上側の表面絶縁層２８上には半導体基板２４と同電位のガード電極２９が形成されている。
上記構成において、絶縁層２３は半導体ピエゾ抵抗素子２６からの電流リークを高温時においても抑制し、半導体基板２４及びガード電極２９は外部ノイズ等から半導体ピエゾ抵抗素子２６を保護する。
【０００９】
次に動作を説明する。
ダイアフラム２２に印加された検出体の圧力は、歪として半導体ピエゾ抵抗素子２６に印加され、その歪量に応じて半導体ピエゾ抵抗素子２６は、その抵抗率が変化することとなり、図示しない圧力検出用ブリッジ回路により電圧信号に変換されることとなる。
【００１０】
この場合において、半導体ピエゾ抵抗素子２６とダイアフラム２２とは、絶縁され、半導体ピエゾ抵抗素子２６の上下両面を含む周囲には、絶縁層２５及び表面絶縁層２８により電気的シールド層が形成されていることとなり、電磁波ノイズに対しても電気的にガードされており、測定体の電位変化や高温雰囲気中においても、半導体ピエゾ抵抗素子２６に流れる電流が外部にリークすることはなく、出力される電圧信号が変動することがないので、正確な圧力検出が可能となっていた。
【００１１】
この場合において、シリコン基板２１と半導体ピエゾ抵抗素子２６は、絶縁層２３及び絶縁層２５によって絶縁され、固定電位電極２７を介して半導体基板２４の電位を半導体ピエゾ抵抗素子２６の電位に対して適当な固定電位に固定することにより、半導体基板２４が外部ノイズを遮断して半導体ピエゾ抵抗素子２６に交流的なノイズ電圧は誘導されないようになっていた。
【００１２】
また、ガード電極２９を適当な電位に固定することにより、表面絶縁層２８上に生ずる種々の電位変化から半導体ピエゾ抵抗素子２６を保護することとなり正確な圧力測定が可能となっていた。
第２従来例
図４に特開平４−１６２７７９号公報に開示されている他の圧力センサの要部断面図を示す。
【００１３】
圧力センサ３００は、単結晶シリコンで形成された筒状の台座３１を備えており、台座３１の一端面には、絶縁層３２が設けられている。
絶縁層３２上には、シリコンウェハからなる半導体基板３３が形成されている。
【００１４】
半導体基板３３上には、熱酸化法又はＣＶＤ法で形成されたシリコン酸化膜からなる絶縁層３４が形成されている。
絶縁層３４上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフィー、ドライエッチング等によってパターン形成を行なうことにより半導体歪ゲージとして形成した半導体ピエゾ抵抗素子３５が設けられている。
【００１５】
半導体基板３３には、半導体基板３３を圧力検出用ブリッジ回路の最低電位端に接続する固定電位電極３６が接続されている。
絶縁層３４の上面側には、電極３６の接続部分を除く半導体ピエゾ抵抗素子３５及び絶縁層３４（側面を除く）を覆うように、ＣＶＤ法により形成されたシリコン酸化膜あるいはシリコン窒化膜からなる絶縁膜３７が形成されている。
【００１６】
絶縁膜３７上には、半導体ピエゾ抵抗素子３５に接続された電極３８が形成されている。
図５に図４の圧力センサ３００を用いて圧力検出回路を構成した場合の等価回路を示す。
【００１７】
上記圧力センサ３００の構成によれば、半導体基板３３の電位が直流電流Ｖｄｃにより固定されるので、絶縁層３２が水などの導電性液体を通じて外部ノイズ電源Ｖｎ に接続されても半導体基板３３の電位が変動することがなく、半導体ピエゾ抵抗素子３５には交流的なノイズ電圧が誘導されないこととなっていた。
【００１８】
また、台座３１上に絶縁層３２を介して半導体基板３３が接合され、かつ、半導体基板３３の外周部が台座３１の外周部よりも内側になるように形成されているので、台座３１と半導体基板３３との沿面距離が長くとれる利点があった。
【００１９】
【発明が解決しようとする課題】
ところで、上記第１従来例の圧力センサ２００においては、シリコン基板２１と半導体基板２４とは、絶縁層２３で絶縁されているが、シリコン基板２１、絶縁層２３及び半導体基板２４は、製法上、一枚の半導体ウェハに多数形成された後に同一面で切断することとなるので、シリコン基板２１と半導体基板２４の沿面距離は、絶縁層２３の厚さとほぼ同じとなる。
【００２０】
この場合において、絶縁層２３の厚さは厚くても数μｍ程度であるので、湿度等の環境状態にもよるが、シリコン基板２１と半導体基板２４の沿面耐電圧（絶縁層２３の表面に沿って電流が流れることのない電圧）は１００Ｖ以下である。
【００２１】
これ以上の電圧では、シリコン基板２１と半導体基板２４の間で沿面放電（絶縁層２３の表面に沿って電流が流れる）が生じ、シリコン基板２１及び半導体基板２４は同電位となってしまう。
【００２２】
このとき、半導体基板２４は、固定電位電極２７により半導体ピエゾ抵抗素子２６を含む電気回路の適当な電位に固定されているので、半導体ピエゾ抵抗素子２６に高電圧が印加されてしまう可能性がある。
【００２３】
一方、上記第２従来例の圧力センサ３００においては、台座３１と半導体基板３３の側面は露出しているので、高電圧による沿面放電の保護に対して十分とはいえないという問題点があった。
【００２４】
これを解決すべく、台座３１を絶縁体で形成すれば高電圧による沿面放電に対して有利となるが、ダイアフラム（半導体基板３３）とは異質な材料となるので、熱膨脹係数の違いに基づく熱応力による歪が発生し、良好な温度特性の圧力センサを得ることができないという新たな課題が生じる。
【００２５】
さらに、半導体ピエゾ抵抗素子３５が電気的に接続されるとともに半導体基板３３に接している絶縁層３２は、測定体（水など）と直接接することとなるので、測定体中の異物などにより絶縁層３２がダメージを受け（クラックや剥離など）、絶縁耐圧が低下してしまうという問題点があった。
【００２６】
またさらに、絶縁層３２をシリコン酸化膜で形成した場合には、上記の問題点に加えて測定体中のイオンが透過して絶縁耐圧が低下してしまうという問題点があった。
【００２７】
そこで、本発明の目的は、絶縁耐圧を向上させて沿面放電を起こすことなく正確に圧力測定を行なうことが可能な圧力センサを提供することにある。
【００２８】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、ダイアフラムが形成されたシリコン基板と、電極部を有する半導体ピエゾ抵抗素子と、前記シリコン基板と前記半導体ピエゾ抵抗素子との間に設けられた導電体層と、前記シリコン基板と前記導電体層との間に設けられた第１絶縁層と、前記第１絶縁層に接合する外周部と前記半導体ピエゾ抵抗素子及び前記導電体層を被覆する内周部とを有する第２絶縁層とを備え、前記第２絶縁層は、前記電極部の外面を露出するとともに前記導電体層の側面を絶縁するように形成されたことを特徴とする構成を有している。
【００２９】
請求項２記載の発明は、前記半導体ピエゾ抵抗素子と前記導電体層との間に設けられた第３絶縁層を更に備えたことを特徴とする構成を有している。
【００３０】
請求項３記載の発明は、前記導電体層は、前記ダイアフラムの圧力検出面にほぼ平行な平面への投影面積が前記第１絶縁層より小さくなるように形成されたことを特徴とする構成を有している。
請求項４記載の発明は、前記導電体層は、圧力検出用ブリッジ回路の最低電位端に接続されたことを特徴とする構成を有している。
【００３１】
【作用】
請求項１記載の発明によれば、圧力センサは、ダイアフラムが形成されたシリコン基板上にその電極部分を除いて周囲絶縁層により絶縁された半導体ピエゾ抵抗素子と、を備えているので、半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行なわれることを抑制することができ、正確に圧力測定を行なうことができる。
【００３２】
また、ダイアフラムをシリコン基板により形成しているので、周囲絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を有する。
さらに、周囲絶縁層は、シリコン基板と半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、半導体ピエゾ抵抗素子の外面のうち第１絶縁層と接触している外面以外の部分を絶縁する第２絶縁層と、を備えて構成しているので、周囲絶縁層の形成が容易となる。
【００３３】
請求項３記載の発明によれば、導電体層をダイアフラムの圧力検出面にほぼ平行な平面への投影面積が第１絶縁層の上記平面への投影面積より小さくなるように形成し、この導電体層上に第３絶縁層及び第３絶縁層上に半導体ピエゾ抵抗素子を形成するとともに、第２絶縁層を第１絶縁層上に形成するに際し、半導体ピエゾ抵抗素子の電極部分を除く外面を覆うように設けているので、第１絶縁層及び第２絶縁層により半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行なわれることを抑制することができ、正確に圧力測定を行なうことができる。
【００３４】
また、ダイアフラムをシリコン基板により形成しているので、第１絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性及び良好な温度特性を有する。
【００３５】
【実施例】
次に図面を参照して本発明の好適な実施例について説明する。
図１に実施例の圧力センサの断面図を示す。
【００３６】
圧力センサ１００は、Ｎ型単結晶シリコンウェハからなるシリコン基板１を備えて構成されており、シリコン基板１の下面（図中、下方）側の受圧面１ａの中央部には、例えば、異方性エッチングにより凹部が形成されることによりダイアフラム２が形成されている。
【００３７】
このダイアフラム２には、図示しない圧力導入口を介して測定体Ｍの圧力Ｐが印加されることとなる。
シリコン基板１の上面側には、シリコン酸化膜よりなる第１絶縁層としての絶縁層３が形成され、絶縁層３上には、ＣＶＤ法、スパッタリング法等により形成された酸化スズや酸化インジューム等の導電体層５が形成されている。この場合において、導電体層５は、ドライエッチング法などによりダイアフラム２の圧力検出面にほぼ平行な平面への投影面積が絶縁層３（第１絶縁層）の前述の平面への投影面積より小さくなるように形成する。すなわち、図面上側から圧力センサを見たと仮定すると、絶縁層３の周縁部分が導電体層５からはみだして見えるように構成することとなる。
【００３８】
導電体層５上には、シリコン酸化膜からなる絶縁層６が形成されている。
絶縁層６上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフィー、ドライエッチング等によってパターン形成を行なうことにより半導体歪ゲージとして形成した半導体ピエゾ抵抗素子４が設けられている。
【００３９】
導電体層５には、導電体層５を圧力検出用ブリッジ回路の最低電位端に接続する固定電位電極７が接続されている。
絶縁層６の上面、絶縁層６の側面、導電体層５の側面及び絶縁層３の周縁部上面、半導体ピエゾ抵抗素子４及び固定電位電極７を覆うように、シリコン窒化膜からなる表面絶縁層８が形成されている。これにより、半導体ピエゾ抵抗素子の電極部分を除く外面が全て絶縁層（絶縁層＋表面絶縁層８＝周囲絶縁層）により覆われることとなる。
【００４０】
ここで、図１の圧力センサの製造方法について説明する。
まず、単結晶シリコンからなるシリコン基板１に異方性エッチングなどの方法でダイアフラム２を形成する。
【００４１】
次にダイアフラム２と反対面のシリコン基板１上に、熱酸化又は、ＣＶＤ及びスパッタリングなどの方法により絶縁層（シリコン酸化膜）３、導電体層（酸化スズや酸化インジューム）５、絶縁層（シリコン酸化膜）６を形成した後、シリコン薄膜を同様の方法で成膜し、このシリコン薄膜をドライエッチングにより半導体ピエゾ抵抗素子４に加工する。
【００４２】
導電体層５に接続される固定電位電極７は絶縁層６にドライエッチング等により孔開け加工した後、真空蒸着、スパッタリングなどの方法により電極膜を成膜することにより得られる。
【００４３】
シリコン基板端部の導電体層５と絶縁層６の形状は、ドライエッチング等の方法により得られる。
表面絶縁層８（シリコン窒化膜）は、プラズマＣＶＤ法により得られる。
【００４４】
次に図２を参照して動作を説明する。
ダイアフラムに印加された測定体Ｍの圧力Ｐは、歪として半導体ピエゾ抵抗素子４に印加され、その歪量に応じて半導体ピエゾ抵抗素子４は、その抵抗率が変化することとなる。
【００４５】
この場合において、半導体ピエゾ抵抗素子４は、図示しない電極配線により図２に示すようにブリッジ接続されており（圧力検出用ブリッジ回路）、このときの導電体層５の電位は、固定電位電極７を介して直流電圧Ｖｄｃに固定される。
【００４６】
これにより絶縁層３が水などの導電性液体を通じて外部ノイズ電源Ｖｎに接続されても半導体基板の電位が変動することがなく、ピエゾ抵抗素子４により構成された半導体ピエゾ抵抗素子には交流的なノイズ電圧が誘導されない。
【００４７】
これらの結果、ダイアフラム２に加わる圧力に応じて半導体ピエゾ抵抗素子から出力される出力電圧は変化し、この出力電圧から正確な圧力値を知ることができる。
【００４８】
上記説明においては、固定電位電極７の電位を圧力検出用ブリッジ回路の最低電位端に接続していたが、半導体ピエゾ抵抗素子４を含む電気回路の電位を固定したり、半導体ピエゾ抵抗素子を含む電気回路を収納しているケースのアース電位に固定するように構成することも可能である。
【００４９】
また、各絶縁層は、シリコン酸化膜だけではなく、シリコン窒化膜やアルミナ（Ａｌ２ Ｏ３ ）膜でもよい。
さらに導電体層５は金属薄膜や半導体及び半導体薄膜などで構成することも可能である。
【００５０】
さらにまた、上述の説明において、シリコン基板１、絶縁層３及び導電体層５で構成した構造は、シリコン基板で絶縁層を挟んだ市販されている直接接合基板を利用するように構成することも可能である。
【００５１】
本実施例によれば、導電体層５及び半導体ピエゾ抵抗素子は、電極部分を除き外面が絶縁層（絶縁層３及び表面絶縁層８）で絶縁、保護されているので、シリコン基板１と、半導体ピエゾ抵抗素子と、の沿面距離は第１従来例の圧力センサに比べより長くとれ、更に、第３従来例の圧力センサと比較してより高い絶縁耐圧を得ることができる。
【００５２】
これらにより、（圧力）測定体Ｍに商用電源からのリーク電流が存在する環境においても、正確な圧力検出が可能となる。
また、絶縁耐圧を必要とする絶縁層は、シリコンダイアフラムにより保護されているため、絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を保持することが可能となる。
【００５３】
【発明の効果】
請求項１記載の発明によれば、圧力センサの半導体ピエゾ抵抗素子は、シリコン基板上にその電極部分を除いて周囲絶縁層により絶縁されているので、半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行なわれることを抑制することができ、正確に圧力測定を行なうことができる。また、ダイアフラムをシリコン基板により形成しているので、周囲絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を保持することが可能となり、保守管理が容易となるとともに、ランニングコストの上昇を抑制することができる。
【００５４】
さらに、周囲絶縁層は、シリコン基板と半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、半導体ピエゾ抵抗素子の外面のうち第１絶縁層と接触している外面以外の部分を絶縁する第２絶縁層と、で構成しているので、周囲絶縁層の形成が容易で製造コストが上昇することもない。
【００５５】
請求項３記載の発明によれば、導電体層をダイアフラムの圧力検出面にほぼ平行な平面への投影面積が第１絶縁層の上記平面への投影面積より小さくなるように形成し、この導電体層上に第３絶縁層及び第３絶縁層上に形成された半導体ピエゾ抵抗素子を形成するとともに、第２絶縁層を第１絶縁層上に形成するに際し、半導体ピエゾ抵抗素子の電極部分を除く外面を覆うように設けているので、第１絶縁層及び第２絶縁層により半導体ピエゾ抵抗素子のほぼ外面全体にわたって絶縁することができ、シリコン基板との間で沿面放電が行なわれることを抑制することができるので正確に圧力測定を行なうことができる。
【００５６】
また、ダイアフラムをシリコン基板により形成しているので、第１絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を保持することが可能となり、保守管理が容易となるととともに、ランニングコストの上昇を抑制することができる。
【図面の簡単な説明】
【図１】実施例の圧力センサの要部を示す断面図である。
【図２】図１の実施例の等価回路図である。
【図３】第１従来例の圧力センサの要部を示す断面図である。
【図４】第２従来例実施例の圧力センサの要部を示す断面図である。
【図５】第２従来例の等価回路図である。
【符号の説明】
１００…圧力センサ
１…シリコン基板
２…ダイアフラム
３…絶縁層（第１絶縁層）
４…半導体ピエゾ抵抗素子
５…導電体層
６…絶縁層（第３絶縁層）
７…固定電位電極
８…表面絶縁層（第２絶縁層）
Ｍ…測定体
Ｐ…圧力
【産業上の利用分野】
本発明は、半導体圧力センサに係り、特にシリコン基板にダイアフラムを形成し、ダイアフラム上に絶縁膜を介して形成したシリコン抵抗体のピエゾ抵抗効果を利用して圧力検出を行なう圧力センサに関する。
【０００２】
【従来の技術】
従来、半導体圧力センサとして、半導体ピエゾ抵抗素子を半導体基板の表面部に反対導電型領域として形成した拡散型圧力センサや、単結晶シリコンの半導体ピエゾ抵抗部を絶縁膜を介することにより基板と分離した、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）型圧力センサが知られている。
【０００３】
このような圧力センサは、気体、液体の圧力測定に広く用いられている。
第１従来例
図３に従来の絶縁膜によって分離された半導体ピエゾ抵抗素子を有する圧力センサの要部断面図を示す。
【０００４】
圧力センサ２００は、単結晶シリコンウェハからなるシリコン基板２１を備えて構成されており、シリコン基板２１の下面（図中、下方）側の中央部には、例えば、異方性エッチングにより凹部が形成されることによりダイアフラム２２が形成されている。
【０００５】
このダイアフラム２２には、図示しない圧力導入口を介して測定体の圧力が印加されることとなる。
シリコン基板２１の上面側には、シリコン酸化膜よりなる絶縁層２３が形成され、絶縁層２３上にはシリコンウェハからなる半導体基板２４が形成されている。
【０００６】
半導体基板２４上には、熱酸化法又はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ）法で形成されたシリコン酸化膜からなる絶縁層２５が形成されている。
絶縁層２５上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフィー、ドライエッチング等によってパターン形成を行なうことにより半導体歪ゲージとして形成した半導体ピエゾ抵抗素子２６が設けられている。
【０００７】
半導体基板２４には、半導体基板２４を圧力検出用ブリッジ回路（ホイートストーンブリッジ）の最低電位端に接続する固定電位電極２７が接続されている。絶縁層２５の上面側には半導体ピエゾ抵抗素子２６及び固定電位電極２７（端子接続部を除く）を覆うように、ＣＶＤ法により形成されたシリコン酸化膜あるいはシリコン窒化膜からなる表面絶縁層２８が形成されている。
【０００８】
さらに半導体ピエゾ抵抗素子２６の上側の表面絶縁層２８上には半導体基板２４と同電位のガード電極２９が形成されている。
上記構成において、絶縁層２３は半導体ピエゾ抵抗素子２６からの電流リークを高温時においても抑制し、半導体基板２４及びガード電極２９は外部ノイズ等から半導体ピエゾ抵抗素子２６を保護する。
【０００９】
次に動作を説明する。
ダイアフラム２２に印加された検出体の圧力は、歪として半導体ピエゾ抵抗素子２６に印加され、その歪量に応じて半導体ピエゾ抵抗素子２６は、その抵抗率が変化することとなり、図示しない圧力検出用ブリッジ回路により電圧信号に変換されることとなる。
【００１０】
この場合において、半導体ピエゾ抵抗素子２６とダイアフラム２２とは、絶縁され、半導体ピエゾ抵抗素子２６の上下両面を含む周囲には、絶縁層２５及び表面絶縁層２８により電気的シールド層が形成されていることとなり、電磁波ノイズに対しても電気的にガードされており、測定体の電位変化や高温雰囲気中においても、半導体ピエゾ抵抗素子２６に流れる電流が外部にリークすることはなく、出力される電圧信号が変動することがないので、正確な圧力検出が可能となっていた。
【００１１】
この場合において、シリコン基板２１と半導体ピエゾ抵抗素子２６は、絶縁層２３及び絶縁層２５によって絶縁され、固定電位電極２７を介して半導体基板２４の電位を半導体ピエゾ抵抗素子２６の電位に対して適当な固定電位に固定することにより、半導体基板２４が外部ノイズを遮断して半導体ピエゾ抵抗素子２６に交流的なノイズ電圧は誘導されないようになっていた。
【００１２】
また、ガード電極２９を適当な電位に固定することにより、表面絶縁層２８上に生ずる種々の電位変化から半導体ピエゾ抵抗素子２６を保護することとなり正確な圧力測定が可能となっていた。
第２従来例
図４に特開平４−１６２７７９号公報に開示されている他の圧力センサの要部断面図を示す。
【００１３】
圧力センサ３００は、単結晶シリコンで形成された筒状の台座３１を備えており、台座３１の一端面には、絶縁層３２が設けられている。
絶縁層３２上には、シリコンウェハからなる半導体基板３３が形成されている。
【００１４】
半導体基板３３上には、熱酸化法又はＣＶＤ法で形成されたシリコン酸化膜からなる絶縁層３４が形成されている。
絶縁層３４上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフィー、ドライエッチング等によってパターン形成を行なうことにより半導体歪ゲージとして形成した半導体ピエゾ抵抗素子３５が設けられている。
【００１５】
半導体基板３３には、半導体基板３３を圧力検出用ブリッジ回路の最低電位端に接続する固定電位電極３６が接続されている。
絶縁層３４の上面側には、電極３６の接続部分を除く半導体ピエゾ抵抗素子３５及び絶縁層３４（側面を除く）を覆うように、ＣＶＤ法により形成されたシリコン酸化膜あるいはシリコン窒化膜からなる絶縁膜３７が形成されている。
【００１６】
絶縁膜３７上には、半導体ピエゾ抵抗素子３５に接続された電極３８が形成されている。
図５に図４の圧力センサ３００を用いて圧力検出回路を構成した場合の等価回路を示す。
【００１７】
上記圧力センサ３００の構成によれば、半導体基板３３の電位が直流電流Ｖｄｃにより固定されるので、絶縁層３２が水などの導電性液体を通じて外部ノイズ電源Ｖｎ に接続されても半導体基板３３の電位が変動することがなく、半導体ピエゾ抵抗素子３５には交流的なノイズ電圧が誘導されないこととなっていた。
【００１８】
また、台座３１上に絶縁層３２を介して半導体基板３３が接合され、かつ、半導体基板３３の外周部が台座３１の外周部よりも内側になるように形成されているので、台座３１と半導体基板３３との沿面距離が長くとれる利点があった。
【００１９】
【発明が解決しようとする課題】
ところで、上記第１従来例の圧力センサ２００においては、シリコン基板２１と半導体基板２４とは、絶縁層２３で絶縁されているが、シリコン基板２１、絶縁層２３及び半導体基板２４は、製法上、一枚の半導体ウェハに多数形成された後に同一面で切断することとなるので、シリコン基板２１と半導体基板２４の沿面距離は、絶縁層２３の厚さとほぼ同じとなる。
【００２０】
この場合において、絶縁層２３の厚さは厚くても数μｍ程度であるので、湿度等の環境状態にもよるが、シリコン基板２１と半導体基板２４の沿面耐電圧（絶縁層２３の表面に沿って電流が流れることのない電圧）は１００Ｖ以下である。
【００２１】
これ以上の電圧では、シリコン基板２１と半導体基板２４の間で沿面放電（絶縁層２３の表面に沿って電流が流れる）が生じ、シリコン基板２１及び半導体基板２４は同電位となってしまう。
【００２２】
このとき、半導体基板２４は、固定電位電極２７により半導体ピエゾ抵抗素子２６を含む電気回路の適当な電位に固定されているので、半導体ピエゾ抵抗素子２６に高電圧が印加されてしまう可能性がある。
【００２３】
一方、上記第２従来例の圧力センサ３００においては、台座３１と半導体基板３３の側面は露出しているので、高電圧による沿面放電の保護に対して十分とはいえないという問題点があった。
【００２４】
これを解決すべく、台座３１を絶縁体で形成すれば高電圧による沿面放電に対して有利となるが、ダイアフラム（半導体基板３３）とは異質な材料となるので、熱膨脹係数の違いに基づく熱応力による歪が発生し、良好な温度特性の圧力センサを得ることができないという新たな課題が生じる。
【００２５】
さらに、半導体ピエゾ抵抗素子３５が電気的に接続されるとともに半導体基板３３に接している絶縁層３２は、測定体（水など）と直接接することとなるので、測定体中の異物などにより絶縁層３２がダメージを受け（クラックや剥離など）、絶縁耐圧が低下してしまうという問題点があった。
【００２６】
またさらに、絶縁層３２をシリコン酸化膜で形成した場合には、上記の問題点に加えて測定体中のイオンが透過して絶縁耐圧が低下してしまうという問題点があった。
【００２７】
そこで、本発明の目的は、絶縁耐圧を向上させて沿面放電を起こすことなく正確に圧力測定を行なうことが可能な圧力センサを提供することにある。
【００２８】
【課題を解決するための手段】
上記課題を解決するため、請求項１記載の発明は、ダイアフラムが形成されたシリコン基板と、電極部を有する半導体ピエゾ抵抗素子と、前記シリコン基板と前記半導体ピエゾ抵抗素子との間に設けられた導電体層と、前記シリコン基板と前記導電体層との間に設けられた第１絶縁層と、前記第１絶縁層に接合する外周部と前記半導体ピエゾ抵抗素子及び前記導電体層を被覆する内周部とを有する第２絶縁層とを備え、前記第２絶縁層は、前記電極部の外面を露出するとともに前記導電体層の側面を絶縁するように形成されたことを特徴とする構成を有している。
【００２９】
請求項２記載の発明は、前記半導体ピエゾ抵抗素子と前記導電体層との間に設けられた第３絶縁層を更に備えたことを特徴とする構成を有している。
【００３０】
請求項３記載の発明は、前記導電体層は、前記ダイアフラムの圧力検出面にほぼ平行な平面への投影面積が前記第１絶縁層より小さくなるように形成されたことを特徴とする構成を有している。
請求項４記載の発明は、前記導電体層は、圧力検出用ブリッジ回路の最低電位端に接続されたことを特徴とする構成を有している。
【００３１】
【作用】
請求項１記載の発明によれば、圧力センサは、ダイアフラムが形成されたシリコン基板上にその電極部分を除いて周囲絶縁層により絶縁された半導体ピエゾ抵抗素子と、を備えているので、半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行なわれることを抑制することができ、正確に圧力測定を行なうことができる。
【００３２】
また、ダイアフラムをシリコン基板により形成しているので、周囲絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を有する。
さらに、周囲絶縁層は、シリコン基板と半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、半導体ピエゾ抵抗素子の外面のうち第１絶縁層と接触している外面以外の部分を絶縁する第２絶縁層と、を備えて構成しているので、周囲絶縁層の形成が容易となる。
【００３３】
請求項３記載の発明によれば、導電体層をダイアフラムの圧力検出面にほぼ平行な平面への投影面積が第１絶縁層の上記平面への投影面積より小さくなるように形成し、この導電体層上に第３絶縁層及び第３絶縁層上に半導体ピエゾ抵抗素子を形成するとともに、第２絶縁層を第１絶縁層上に形成するに際し、半導体ピエゾ抵抗素子の電極部分を除く外面を覆うように設けているので、第１絶縁層及び第２絶縁層により半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行なわれることを抑制することができ、正確に圧力測定を行なうことができる。
【００３４】
また、ダイアフラムをシリコン基板により形成しているので、第１絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性及び良好な温度特性を有する。
【００３５】
【実施例】
次に図面を参照して本発明の好適な実施例について説明する。
図１に実施例の圧力センサの断面図を示す。
【００３６】
圧力センサ１００は、Ｎ型単結晶シリコンウェハからなるシリコン基板１を備えて構成されており、シリコン基板１の下面（図中、下方）側の受圧面１ａの中央部には、例えば、異方性エッチングにより凹部が形成されることによりダイアフラム２が形成されている。
【００３７】
このダイアフラム２には、図示しない圧力導入口を介して測定体Ｍの圧力Ｐが印加されることとなる。
シリコン基板１の上面側には、シリコン酸化膜よりなる第１絶縁層としての絶縁層３が形成され、絶縁層３上には、ＣＶＤ法、スパッタリング法等により形成された酸化スズや酸化インジューム等の導電体層５が形成されている。この場合において、導電体層５は、ドライエッチング法などによりダイアフラム２の圧力検出面にほぼ平行な平面への投影面積が絶縁層３（第１絶縁層）の前述の平面への投影面積より小さくなるように形成する。すなわち、図面上側から圧力センサを見たと仮定すると、絶縁層３の周縁部分が導電体層５からはみだして見えるように構成することとなる。
【００３８】
導電体層５上には、シリコン酸化膜からなる絶縁層６が形成されている。
絶縁層６上には、Ｐ型多結晶シリコン薄膜をフォトリソグラフィー、ドライエッチング等によってパターン形成を行なうことにより半導体歪ゲージとして形成した半導体ピエゾ抵抗素子４が設けられている。
【００３９】
導電体層５には、導電体層５を圧力検出用ブリッジ回路の最低電位端に接続する固定電位電極７が接続されている。
絶縁層６の上面、絶縁層６の側面、導電体層５の側面及び絶縁層３の周縁部上面、半導体ピエゾ抵抗素子４及び固定電位電極７を覆うように、シリコン窒化膜からなる表面絶縁層８が形成されている。これにより、半導体ピエゾ抵抗素子の電極部分を除く外面が全て絶縁層（絶縁層＋表面絶縁層８＝周囲絶縁層）により覆われることとなる。
【００４０】
ここで、図１の圧力センサの製造方法について説明する。
まず、単結晶シリコンからなるシリコン基板１に異方性エッチングなどの方法でダイアフラム２を形成する。
【００４１】
次にダイアフラム２と反対面のシリコン基板１上に、熱酸化又は、ＣＶＤ及びスパッタリングなどの方法により絶縁層（シリコン酸化膜）３、導電体層（酸化スズや酸化インジューム）５、絶縁層（シリコン酸化膜）６を形成した後、シリコン薄膜を同様の方法で成膜し、このシリコン薄膜をドライエッチングにより半導体ピエゾ抵抗素子４に加工する。
【００４２】
導電体層５に接続される固定電位電極７は絶縁層６にドライエッチング等により孔開け加工した後、真空蒸着、スパッタリングなどの方法により電極膜を成膜することにより得られる。
【００４３】
シリコン基板端部の導電体層５と絶縁層６の形状は、ドライエッチング等の方法により得られる。
表面絶縁層８（シリコン窒化膜）は、プラズマＣＶＤ法により得られる。
【００４４】
次に図２を参照して動作を説明する。
ダイアフラムに印加された測定体Ｍの圧力Ｐは、歪として半導体ピエゾ抵抗素子４に印加され、その歪量に応じて半導体ピエゾ抵抗素子４は、その抵抗率が変化することとなる。
【００４５】
この場合において、半導体ピエゾ抵抗素子４は、図示しない電極配線により図２に示すようにブリッジ接続されており（圧力検出用ブリッジ回路）、このときの導電体層５の電位は、固定電位電極７を介して直流電圧Ｖｄｃに固定される。
【００４６】
これにより絶縁層３が水などの導電性液体を通じて外部ノイズ電源Ｖｎに接続されても半導体基板の電位が変動することがなく、ピエゾ抵抗素子４により構成された半導体ピエゾ抵抗素子には交流的なノイズ電圧が誘導されない。
【００４７】
これらの結果、ダイアフラム２に加わる圧力に応じて半導体ピエゾ抵抗素子から出力される出力電圧は変化し、この出力電圧から正確な圧力値を知ることができる。
【００４８】
上記説明においては、固定電位電極７の電位を圧力検出用ブリッジ回路の最低電位端に接続していたが、半導体ピエゾ抵抗素子４を含む電気回路の電位を固定したり、半導体ピエゾ抵抗素子を含む電気回路を収納しているケースのアース電位に固定するように構成することも可能である。
【００４９】
また、各絶縁層は、シリコン酸化膜だけではなく、シリコン窒化膜やアルミナ（Ａｌ２ Ｏ３ ）膜でもよい。
さらに導電体層５は金属薄膜や半導体及び半導体薄膜などで構成することも可能である。
【００５０】
さらにまた、上述の説明において、シリコン基板１、絶縁層３及び導電体層５で構成した構造は、シリコン基板で絶縁層を挟んだ市販されている直接接合基板を利用するように構成することも可能である。
【００５１】
本実施例によれば、導電体層５及び半導体ピエゾ抵抗素子は、電極部分を除き外面が絶縁層（絶縁層３及び表面絶縁層８）で絶縁、保護されているので、シリコン基板１と、半導体ピエゾ抵抗素子と、の沿面距離は第１従来例の圧力センサに比べより長くとれ、更に、第３従来例の圧力センサと比較してより高い絶縁耐圧を得ることができる。
【００５２】
これらにより、（圧力）測定体Ｍに商用電源からのリーク電流が存在する環境においても、正確な圧力検出が可能となる。
また、絶縁耐圧を必要とする絶縁層は、シリコンダイアフラムにより保護されているため、絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を保持することが可能となる。
【００５３】
【発明の効果】
請求項１記載の発明によれば、圧力センサの半導体ピエゾ抵抗素子は、シリコン基板上にその電極部分を除いて周囲絶縁層により絶縁されているので、半導体ピエゾ抵抗素子からシリコン基板に沿面放電が行なわれることを抑制することができ、正確に圧力測定を行なうことができる。また、ダイアフラムをシリコン基板により形成しているので、周囲絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を保持することが可能となり、保守管理が容易となるとともに、ランニングコストの上昇を抑制することができる。
【００５４】
さらに、周囲絶縁層は、シリコン基板と半導体ピエゾ抵抗素子とを絶縁する第１絶縁層と、半導体ピエゾ抵抗素子の外面のうち第１絶縁層と接触している外面以外の部分を絶縁する第２絶縁層と、で構成しているので、周囲絶縁層の形成が容易で製造コストが上昇することもない。
【００５５】
請求項３記載の発明によれば、導電体層をダイアフラムの圧力検出面にほぼ平行な平面への投影面積が第１絶縁層の上記平面への投影面積より小さくなるように形成し、この導電体層上に第３絶縁層及び第３絶縁層上に形成された半導体ピエゾ抵抗素子を形成するとともに、第２絶縁層を第１絶縁層上に形成するに際し、半導体ピエゾ抵抗素子の電極部分を除く外面を覆うように設けているので、第１絶縁層及び第２絶縁層により半導体ピエゾ抵抗素子のほぼ外面全体にわたって絶縁することができ、シリコン基板との間で沿面放電が行なわれることを抑制することができるので正確に圧力測定を行なうことができる。
【００５６】
また、ダイアフラムをシリコン基板により形成しているので、第１絶縁層へのダメージがなく長時間にわたって安定した高耐電圧特性を保持することが可能となり、保守管理が容易となるととともに、ランニングコストの上昇を抑制することができる。
【図面の簡単な説明】
【図１】実施例の圧力センサの要部を示す断面図である。
【図２】図１の実施例の等価回路図である。
【図３】第１従来例の圧力センサの要部を示す断面図である。
【図４】第２従来例実施例の圧力センサの要部を示す断面図である。
【図５】第２従来例の等価回路図である。
【符号の説明】
１００…圧力センサ
１…シリコン基板
２…ダイアフラム
３…絶縁層（第１絶縁層）
４…半導体ピエゾ抵抗素子
５…導電体層
６…絶縁層（第３絶縁層）
７…固定電位電極
８…表面絶縁層（第２絶縁層）
Ｍ…測定体
Ｐ…圧力
Claims (4)
- ダイアフラムが形成されたシリコン基板と、
電極部を有する半導体ピエゾ抵抗素子と、
前記シリコン基板と前記半導体ピエゾ抵抗素子との間に設けられた導電体層と、
前記シリコン基板と前記導電体層との間に設けられた第１絶縁層と、
前記第１絶縁層に接合する外周部と前記半導体ピエゾ抵抗素子及び前記導電体層を被覆する内周部とを有する第２絶縁層とを備え、
前記第２絶縁層は、前記電極部の外面を露出するとともに前記導電体層の側面を絶縁するように形成されたことを特徴とする半導体圧力センサ。 - 請求項１に記載の半導体圧力センサにおいて、
前記半導体ピエゾ抵抗素子と前記導電体層との間に設けられた第３絶縁層を更に備えたことを特徴とする半導体圧力センサ。 - 請求項１又は請求項２に記載の半導体圧力センサにおいて、
前記導電体層は、前記ダイアフラムの圧力検出面にほぼ平行な平面への投影面積が前記第１絶縁層より小さくなるように形成されたことを特徴とする半導体圧力センサ。 - 請求項１から請求項３の何れか一項に記載の半導体圧力センサにおいて、
前記導電体層は、圧力検出用ブリッジ回路の最低電位端に接続されたことを特徴とする半導体圧力センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846095A JP3596935B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体圧力センサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9846095A JP3596935B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体圧力センサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08293616A JPH08293616A (ja) | 1996-11-05 |
| JP3596935B2 true JP3596935B2 (ja) | 2004-12-02 |
Family
ID=14220316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9846095A Expired - Fee Related JP3596935B2 (ja) | 1995-04-24 | 1995-04-24 | 半導体圧力センサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596935B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002310831A (ja) * | 2001-04-19 | 2002-10-23 | Denso Corp | 半導体センサ |
| JP4845308B2 (ja) * | 2001-09-26 | 2011-12-28 | 日本電産コパル電子株式会社 | 半導体センサ及びその製造方法 |
-
1995
- 1995-04-24 JP JP9846095A patent/JP3596935B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08293616A (ja) | 1996-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100502497B1 (ko) | 다이어프램식 반도체 압력 센서 | |
| KR930003148B1 (ko) | 반도체 압력 감지장치 | |
| US6353381B1 (en) | Electrical temperature sensor having one or more layers | |
| JP3567089B2 (ja) | 静電容量式圧力センサ | |
| JP3344138B2 (ja) | 半導体複合センサ | |
| JPH06129933A (ja) | 過圧保護ポリシリコン容量性差圧センサー及びその製造方法 | |
| EP0742893A1 (en) | A capacitive pressure sensor having a reduced area dielectric spacer | |
| US5412993A (en) | Pressure detection gage for semiconductor pressure sensor | |
| US5444901A (en) | Method of manufacturing silicon pressure sensor having dual elements simultaneously mounted | |
| US5652443A (en) | Sensor having a micro-bridge heater | |
| JP3596935B2 (ja) | 半導体圧力センサ | |
| JPH06324074A (ja) | ピエゾ抵抗変化検出方式センサ、モジュール、振動検出機能付き機器、ボイラの物理量検出装置、気体用物理量検出装置及び異常状態検出装置 | |
| US5440931A (en) | Reference element for high accuracy silicon capacitive pressure sensor | |
| JPH0979928A (ja) | 半導体圧力センサ装置 | |
| JP3310216B2 (ja) | 半導体圧力センサ | |
| GB2034970A (en) | Semiconductor pressure transducer | |
| JPH07162018A (ja) | 半導体圧力センサ | |
| JP2871064B2 (ja) | 半導体圧力センサ | |
| US5375034A (en) | Silicon capacitive pressure sensor having a glass dielectric deposited using ion milling | |
| JPH08105777A (ja) | マスフローセンサ | |
| JP3124859B2 (ja) | 真空漏れ検知用センサおよび真空漏れ検知方法 | |
| JP7176986B2 (ja) | 表面応力センサ、表面応力センサの検査方法、表面応力センサの製造方法 | |
| JPH0961272A (ja) | 半導体静電容量型センサ | |
| JPH11311580A (ja) | 高温用半導体圧力センサ | |
| JPH07105504B2 (ja) | 半導体歪検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040907 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |