JP3592264B2 - Power distribution combining method and power distribution combining circuit - Google Patents
Power distribution combining method and power distribution combining circuit Download PDFInfo
- Publication number
- JP3592264B2 JP3592264B2 JP2001190179A JP2001190179A JP3592264B2 JP 3592264 B2 JP3592264 B2 JP 3592264B2 JP 2001190179 A JP2001190179 A JP 2001190179A JP 2001190179 A JP2001190179 A JP 2001190179A JP 3592264 B2 JP3592264 B2 JP 3592264B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- impedance
- wilkinson
- power distribution
- combiner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
- Transmitters (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、高周波数信号を並列構成の電力増幅器で増幅する電力分配合成回路に関し、特に電力増幅器の一方が故障しても通信システムの停止を防ぐことができる電力分配合成回路に関する。
【0002】
【従来の技術】
従来、この種の電力分配合成回路は、複数の電力増幅器に加えて予備の電力増幅器を並列に用意し、現用のいずれかの電力増幅器が故障した場合には、予備の電力増幅器に切り換える構成が用いられている。この場合には、1台の電力増幅器が故障しても、予備の電力増幅器に切り替えて増幅するため、出力電力の低下が起きない。しかし、故障した電力増幅器から予備の電力増幅器へ切り換えるために、複雑な切換スイッチや予備の電力増幅器を持つことから、システムの規模が大きくなるという問題があった。
【0003】
この問題を解決するために、ウイルキンソン形電力分配/合成器を用いた電力分配合成回路として、たとえば、特開平11−112362号公報が開示されている。図5は、この公報で開示された従来の電力分配合成回路を示すブロック図である。説明を簡単にするために、2台の電力増幅器で構成した場合を示す。
【0004】
図5によると、この従来の電力分配合成回路は、信号入力端に接続されたQトランスホーマ形インピーダンス切換器53と、2分岐された信号を入力側及び出力側にアイソレータ52が付加されて増幅する電力増幅器51と、増幅された各々の信号を半波長の整数倍の電気長を有する伝送ライン57と、電力結合して負荷56へ供給するQトランスホーマ形インピーダンス切換器55と、電力増幅器51の出力側アイソレータ52の出口に遮断器58と半波長の整数倍の電気長を有する伝送ライン59との直列回路と、電力増幅器51に故障が発生したときに遮断器58をオフとする制御器60とより構成されている。
【0005】
この従来の電力分配合成回路の動作は、電力増幅器51のいずれかが故障すると、制御器60はその故障した電力増幅器51に対応する遮断器58を遮断する。この時、図5のC点から遮断された遮断器58を見たインピーダンスは、伝送ラインの長さが半波長の整数倍になっているため、無限大インピーダンスすなわち開放状態となる。従って、合成出力電力は、Qトランスホーマ形インピーダンス切換器55での不整合損失のみとなり、合成出力電力の低下を可能な限り避けることができる。また、電力増幅器51の入力側はアイソレータ52が接続されているので図5のD点から見たインピーダンスは変化しないため、切り離しを容易にするとともに出力電力の低下を少なくできることが示されている。
【0006】
しかしながら、この従来の電力分配合成回路は、電力増幅器が故障した場合には、入力側のQトランスフォーマ形インピーダンス切換器において、分岐により出力電力が1/2に低下するという問題がある。また、故障した電力増幅器を切り離した時に、出力側のQトランスフォーマ形インピーダンス切換器において、負荷との間でインピーダンス不整合が生じることにより、出力電力が低下するという問題がある。
【0007】
【発明が解決しようとする課題】
上述した従来の電力分配合成回路は、並列接続された電力増幅器のいずれかが故障した場合には、入力側での分岐による出力電力の低下と、出力側でのQトランスフォーマ形インピーダンス切換器で生じる不整合損失による出力電力の低下とを生じるという欠点がある。
【0008】
本発明の目的は、このような従来の欠点を除去するため、ウィルキンソン形電力分配合成器の入出力側のそれぞれにインピーダンス切換回路を備え、電力増幅器のいずれかの未実装を検出した時、ウィルキンソン形電力分配合成器に内蔵された吸収抵抗を切り離すとともに、電力増幅器と信号源および負荷との間でインピーダンス不整合が起きないようにインピーダンス切換回路の内部インピーダンスを制御することにより、出力電力の低下をできるだけ低減する電力分配合成回路を提供することにある。
【0009】
【課題を解決するための手段】
本発明の電力分配合成方法は、複数の電力増幅器をウイルキンソン形電力分配/合成器を用いて並列接続する電力分配合成方法において、ウイルキンソン形電力分配/合成器の入出力側それぞれに複数のインピーダンス切換回路を接続し、電力増幅器のいずれかが故障して切り離された時に、前記切り離された電力増幅器に対応する経路の前記ウイルキンソン形電力分配/合成器に内蔵された吸収抵抗を切り離し、電力分配/合成の電力損の合計が最小となるように前記複数のインピーダンス切換回路の内部インピーダンスをそれぞれ制御することを特徴としている。
【0010】
また、本発明の電力分配合成方法は、複数の電力増幅器をウイルキンソン形電力分配/合成器を用いて並列接続する電力分配合成方法において、ウイルキンソン形電力分配/合成器の入出力側それぞれに複数のインピーダンス切換回路を接続し、電力増幅器のいずれかが故障して切り離された時に、前記切り離された電力増幅器に対応する経路の前記ウイルキンソン形電力分配/合成器に内蔵された吸収抵抗を切り離すとともに、前記切り離された電力増幅器に対応する経路では分岐接続点および合成接続点から見たインピーダンスを無限大とし、且つ他の正常な経路では前記ウイルキンソン形電力分配/合成器でのインピーダンス不整合を補正するように前記複数のインピーダンス切換回路をそれぞれ制御することを特徴としている。
【0011】
また、本発明の電力分配合成回路は、入力信号を2分岐する第1のウイルキンソン形電力分配/合成器と、分岐されたそれぞれの信号を増幅する第1、第2の電力増幅器と、前記第1、第2の電力増幅器出力を合成する第2のウイルキンソン形電力分配/合成器と、前記第1、第2のウイルキンソン形電力分配/合成器の入力側および出力側のそれぞれに接続された複数のインピーダンス切換回路と、前記第1、第2の電力増幅器の実装状態を監視し、いずれかの未実装を検出した場合に、前記第1、第2のウイルキンソン形電力分配/合成器に内蔵された吸収抵抗を切り離す第1の制御信号を出力するとともに、前記第1、第2のウイルキンソン形電力分配/合成器でのインピーダンス不整合をそれぞれ補償するように前記複数のインピーダンス切換回路の内部インピーダンスをそれぞれ制御する第2の制御信号を出力する制御部と、より構成されることを特徴としている。
【0012】
また、前記第1、第2のウイルキンソン形電力分配/合成器は、分配または合成数に応じた特性インピーダンス√2Z0の1/4波長変成器とインピーダンスZ0の吸収抵抗とより構成され、前記吸収抵抗が前記制御部からの第1の制御信号により開閉するスイッチにより接続されていることを特徴としている。
【0013】
また、前記複数のインピーダンス切換回路は、特性インピーダンスZ0の伝送路を介して前記第1のウイルキンソン形電力分配/合成器の入力側に接続された第1のインピーダンス切換回路と、特性インピーダンスZ0の1/4波長伝送路を介して前記第1のウイルキンソン形電力分配/合成器の出力側のそれぞれに接続された第2、第3のインピーダンス切換回路と、特性インピーダンスZ0の1/4波長伝送路を介して前記第2のウイルキンソン形電力分配/合成器の入力側のそれぞれに接続された第4、第5のインピーダンス切換回路と、特性インピーダンスZ0の伝送路を介して前記第2のウイルキンソン形電力分配/合成器の出力側に接続された第6のインピーダンス切換回路と、より構成されることを特徴としている。
【0014】
さらに、前記複数のインピーダンス切換回路は、可変容量ダイオードを有し、前記制御部からの第2の制御信号により、内部インピーダンスが前記第1、第2の電力増幅器の実装状態に応じてそれぞれ制御されることを特徴としている。
【0015】
また、前記制御部は、前記第1、第2の電力増幅器のいずれかが故障して切り離された時に、前記第1、第2のウイルキンソン形電力分配/合成器に内蔵されたそれぞれの吸収抵抗を切り離す前記第1の制御信号を前記スイッチへ出力するとともに、前記切り離された電力増幅器に対応する経路では分岐接続点および合成接続点から見たインピーダンスを無限大とし、且つ他の正常な経路では前記ウイルキンソン形電力分配/合成器でのインピーダンス不整合を補正するように前記複数のインピーダンス切換回路を制御する前記第2の制御信号を出力することを特徴としている。
【0016】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して説明する。図1は、本発明の電力分配合成回路の一つの実施の形態を示すブロック図である。
【0017】
図1に示す本実施の形態は、入力信号を2分岐する電力分配部1と、分岐されたそれぞれの信号を増幅する電力増幅器2、3と、電力増幅器2、3出力を合成する電力合成部4とより構成されている。
【0018】
ここで、電力分配部1および電力合成部4は、ウイルキンソン形電力分配/合成器12を含み、回路構成を同一として入出力を逆転させた関係にあり、対応する部分に同じ符号を付している。したがって、以下の動作説明では、電力分配部1についてのみ行い、電力合成部4は同様の動作を行うものとする。
【0019】
次に、本実施の形態の電力分配合成回路の動作を図1を参照して詳細に説明する。
【0020】
図1によると、信号源5は、特性インピーダンスZ0を出力インピーダンスとする前段からの信号を表している。また、負荷6は、特性インピーダンスZ0を有する後段の回路を表している。
【0021】
電力分配部1は、信号源5からの信号を入力するインピーダンス切換回路11と、特性インピーダンスZ0の伝送ライン21を介して入力された信号を2分岐するウイルキンソン形電力分配/合成器12と、2分岐されたそれぞれの信号を特性インピーダンスZ0の1/4波長の伝送ライン22a、22bのそれぞれを介して入力し、特性インピーダンスZ0の1/2波長の整数倍の伝送ライン23a、23bへ出力するインピーダンス切換回路13a、13bと、吸収抵抗Ra、Rbの接続を行うスイッチ(SW)15と、電力増幅器2、3の実装状態を監視して未実装を検出した場合に制御信号を出力する制御部14とより構成されている。
【0022】
次に、電力分配部1のウイルキンソン形電力分配/合成器12は、分配/合成数に応じて、特性インピーダンス√2Z0の1/4波長変成器とインピーダンスZ0の吸収抵抗とより構成された、一般的に知られている吸収抵抗を内蔵するウイルキンソン形電力分配/合成器である。このウイルキンソン形電力分配/合成器12を用いることにより、2分岐出力相互間のアイソレーションとインピーダンス整合を得ることができる。
【0023】
インピーダンス切換回路11、13a、13bは、電力増幅器2、3の実装状態に応じて、ウイルキンソン形電力分配/合成器12を介して接続された電力増幅器2、3と信号源5あるいは負荷6とのインピーダンス不整合を吸収するように内部インピーダンスが制御される。この制御により、電力増幅器2、3のいずれかの未実装に伴うウイルキンソン形電力分配/合成器12でのインピーダンス不整合が解消されるため、分岐あるいは合成による電力損失を極力低減することができる。
【0024】
制御部14は、電力増幅器2、3の実装状態を監視し、いずれかの未実装を検出した場合に、ウイルキンソン形電力分配/合成器12の吸収抵抗Ra、Rbを切り離す制御信号S15とインピーダンス切換回路11、13a、13bに対してインピーダンス不整合を補償するための制御信号S11、S13a、S13bをそれぞれ出力する。
【0025】
スイッチ15は、制御部14からの制御信号S15により、電力増幅器2、3のいずれかが切り離されたとき、2つの吸収抵抗Ra、Rbを切断する。
【0026】
電力増幅器2、3は、電力分配部1から出力された信号をそれぞれ入力して所要のレベルまで増幅し、電力合成部4へ出力する。また、電力増幅器2、3は、実装されている場合には、制御部14へそれぞれの実装信号S2、S3を出力する。
【0027】
次に、電力増幅器2、3が、電力分配部1および電力合成部4に接続されて並列動作をしている場合について説明する。
【0028】
電力増幅器2、3は、実装されていることを示す実装信号S2および実装信号S3を制御部14へ出力する。
【0029】
制御部14は、電力増幅器2から実装信号S2および電力増幅器3から実装信号S3がそれぞれ入力されると、吸収抵抗RaとRbとを接続する制御信号S15をスイッチ15へ出力する。また、制御部14は、インピーダンス切換回路11、13a、13bに対して、ウイルキンソン形電力分配/合成器12を介して接続された電力増幅器2、3と信号源5あるいは負荷6とのインピーダンス整合を図るため、制御信号S11、S13a、S13bをそれぞれへ供給する。この制御は、電力合成部4も同様に行われる。
【0030】
インピーダンス切換回路11、13a、13bでは、制御部14から出力された制御信号S11、S13a、S13bをそれぞれ入力し、電力増幅器2、3の実装状態に応じて、予め設定された電圧を可変容量ダイオードに印加する。
【0031】
ここで、インピーダンス切換回路について説明する。図2は、図1に示すインピーダンス切換回路の一実施例を示す回路構成図である。インピーダンス切換回路11、13a、13bは同一の回路構成のため、以下はインピーダンス切換回路11を例として説明する。
【0032】
図2によると、インピーダンス切換回路11は、コンデンサC1、C2およびカソードとアノードを有し逆バイアス電圧に応じて接合容量を変化させる可変容量ダイオードX1を入出力端子21、22間に直列に接続し、可変容量ダイオードX1の両端でインダクタンスL1、L2を接地電位間に交流的に接続することにより、インピーダンス整合回路として構成されている。可変容量ダイオードX1は、直流電流阻止用のコンデンサC1、C2と逆バイアス電圧印可用のインダクタンスL1、L2で印可される制御信号S11により接合容量が制御される。
【0033】
図3は、図2に示す可変容量ダイオードの制御信号に対する接合容量の変化を示す特性図である。可変容量ダイオードX1の接合容量は、制御信号S11をある一定の逆バイアス電圧V1からV2へ電圧を高くすることで、Cx1からCx2へ減少する。あるいは、ある一定の逆バイアス電圧V1からV0へ電圧を低くすることで、Cx1からCx0へ増加する。電力増幅器2、3が並列動作をしている場合には、電力増幅器2、3と信号源5および負荷6との間でインピーダンス不整合が起きないように、例えば、逆バイアス電圧V1、可変容量ダイオードの接合容量はCx1の設定とする。
【0034】
スイッチ15は、制御信号S15により、吸収抵抗RaおよびRbの接続が制御される。
【0035】
次に、電力増幅器3が切り離され、電力増幅器2のみが実装されている場合について説明する。
【0036】
電力増幅器2は、実装されていることを示す実装信号S2を制御部14へ出力する。
【0037】
制御部14は、電力増幅器2からのみ実装信号S2が入力されると、電力増幅器3の未実装を判断して、吸収抵抗RaおよびRbを切り離す制御信号S15をスイッチ15へ出力する。
【0038】
ウイルキンソン形電力分配/合成器12は、吸収抵抗Ra、Rbが切り離されると、電力増幅器2と特性インピーダンスZ0を持つ信号源5および負荷6との間でインピーダンス不整合が起こる。
【0039】
制御部14は、ウイルキンソン形電力分配/合成器12の分岐接続点Gから切り離された電力増幅器3側を見たインピーダンスを無限大インピーダンスとし、且つ電力増幅器2と信号源5および負荷6との間で、接続点E、G、Aにおけるインピーダンス不整合を補正する制御信号S11、S13a、S13bをインピーダンス切換回路11、13a、13bのそれぞれに供給する。
【0040】
ここで、高周波回路におけるインピーダンスは、動作周波数において実部R(Ω)および虚部jX(Ω)からなるベクトル和、Z=R+jXで表すことができる。例えば、インピーダンスが容量性となるインピーダンス不整合、Z=Z0+jχ(χ<0)の場合、図3に示す制御信号S11を逆バイアス電圧V1より低い電圧V2に切り替えることで、接合容量をCx1からCx2へ減少させ、χ→0としてインピーダンス整合を得ることができる。また、インピーダンス不整合が誘導性、例えばZ=Z0+jχ(χ>0)となる場合においては、制御信号S1を逆バイアス電圧V1より低い電圧V0に切り替えることで、接合容量をCx1からCx0へ増加させインピーダンス整合をとることができる。
【0041】
これにより、インピーダンス切換回路13bは、ウイルキンソン形電力分配/合成器12の分岐接続点Gから未実装となった電力増幅器3側をみたインピーダンスが、1/2波長の整数倍の伝送路、すなわち無限大インピーダンスと等価になるように制御され、さらに、インピーダンス切換回路11、13aは、電力増幅器2と信号源5との間で、接続点E、G、Aにおけるインピーダンス整合が得られるように制御されることができる。
【0042】
したがって、電力増幅器3側のインピーダンスが無限大となることによって、信号源5からの電力がすべて電力増幅器2に入力される。また、この制御は、電力合成部4も同様に行われることにより、信号源5からの信号がそのまま電力増幅器2で増幅され、そして負荷6へ供給されることとなる。
【0043】
次に、電力増幅器の実装状態に応じた出力電力の具体例を説明する。図4は、図1に示す電力増幅器2、3の実装状態による出力電力を説明した図である。図4(a)は、並列動作時の正常な実装状態を示し、図4(b)は電力増幅器3が故障した場合を示し、図4(c)は電力増幅器3が切り離された場合を示し、図4(d)は従来例の場合を示す。
【0044】
ここで、入力される信号レベルを+10dBm、電力増幅器2、3の増幅度を30dB、また、分配および合成による通常利得をそれぞれ−3dBおよび+3dBとする。
【0045】
まず、電力増幅器2、3が並列接続で正常に動作している場合、出力電力は分配と合成とにより電力の増減が相殺されるため、電力増幅器2、3で増幅された出力電力は、図4(a)に示すように、+40dBmとなる。
【0046】
次に、電力増幅器3が故障した場合、電力分配部1、電力合成部4のそれぞれで電力損3dBが生じるため、図4(b)に示すように、出力レベルは+34dBmとなり、図4(a)の出力電力に対して1/4になる。
【0047】
ここで、故障した電力増幅器3を取り外した場合には、制御部14は、電力増幅器3から未実装であることを示す制御信号S3により、吸収抵抗Ra、Rbを切り離す制御信号S15をスイッチ15へ送出するとともに、インピーダンス切換回路11、13a、13bに対して、インピーダンス整合を補償する制御信号S11、S13a、S13bをそれぞれ送出する。すなわち、インピーダンス切換回路11、13a、13bは、切り離された電力増幅器3に対応する経路に対して、分岐接続点Gから見た伝送ラインを特性インピーダンスZ0の1/2波長の整数倍とし、且つ正常な電力増幅器2に対応する経路ではウイルキンソン形電力分配/合成器12でのインピーダンス不整合を補正するように制御される。
【0048】
これにより、ウイルキンソン形電力分配/合成器12での不整合損失が補償され、電力増幅器2が特性インピーダンスZ0の伝送路を介して信号源5あるいは負荷6に接続されているのと等価となるため、分配および合成による電力損を抑えることにより、電力増幅器2で増幅された出力電力は、図4(c)に示すように、+40dBmとなる。したがって、故障した電力増幅器3が取り外されたことによって、図4(a)の場合と変わらず、出力レベル+40dBmを得ることができる。
【0049】
一方、図5に示す従来例の場合には、分配による電力損と出力側のQトランスフォーマ形インピーダンス切換器55において、負荷56との間でインピーダンス不整合が生じることにより、図4(d)に示すように、出力電力は、およそ+36.7dBmとなり、図4(a)の出力電力に対して約1/2となる。
【0050】
なお、本発明は、電力増幅器が故障したときに、取り外すことに限らず、インピーダンス切換回路の内部インピーダンスの調整範囲を適当に選ぶことにより、電力増幅器の入出力の電気的遮断または短絡、あるいは電力増幅器の電源遮断による制御方法も可能であり、ウイルキンソン形電力分配/合成器での不整合損失を補償するという要旨の範囲内で種々の変形が可能である。
【0051】
また、本願の実施の形態では、電力増幅器の2並列動作について説明したが、n(2以上の整数)並列動作にも適用することができるのは明らかである。
【0052】
【発明の効果】
以上説明したように、本発明の電力分配合成方法及び電力分配合成回路によれば、2台の電力増幅器を並列に配置し増幅を行う冗長構成の電力増幅器において、電力増幅器を並列接続するために用いられるウイルキンソン形電力分配/合成器の入出力側それぞれにインピーダンス切換回路を備えることにより、故障した電力増幅器の切り離し時の信号源および負荷に対するインピーダンスの不整合を防ぐことができるという効果がある。
【0053】
したがって、予備の電力増幅器を必要としないため、システムを小形化することができ、また、並列接続された電力増幅器の一方が故障しても、通信システムの停止を防ぐことができるという効果もある。
【図面の簡単な説明】
【図1】本発明の電力分配合成回路の一つの実施の形態を示すブロック図である。
【図2】図1に示すインピーダンス切換回路の一実施例を示す回路構成図である。
【図3】図2に示す可変容量ダイオードの制御信号に対する接合容量の変化を示す特性図である。
【図4】図1に示す電力増幅器2、3の実装状態による出力電力を説明した図である。
【図5】従来の電力分配合成回路を示すブロック図である。
【符号の説明】
1 電力分配部
2、3 電力増幅器
4 電力合成部
5 信号源
6 負荷
11、13a、13b インピーダンス切換回路
12 ウイルキンソン形電力分配/合成器
14 制御部
15 スイッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a power distribution / combination circuit that amplifies a high-frequency signal with a power amplifier configured in parallel, and more particularly to a power distribution / combination circuit that can prevent a communication system from stopping even if one of the power amplifiers fails.
[0002]
[Prior art]
Conventionally, this type of power distribution / synthesis circuit has a configuration in which a spare power amplifier is prepared in parallel in addition to a plurality of power amplifiers, and if any of the working power amplifiers fails, the configuration is switched to the spare power amplifier. Used. In this case, even if one power amplifier fails, the power is switched to the spare power amplifier and amplified, so that the output power does not decrease. However, there is a problem that the scale of the system is increased because a complicated changeover switch and a spare power amplifier are provided to switch from the failed power amplifier to the spare power amplifier.
[0003]
To solve this problem, Japanese Patent Laid-Open No. 11-112362 discloses a power distribution / combination circuit using a Wilkinson power distribution / combiner, for example. FIG. 5 is a block diagram showing a conventional power distribution / combination circuit disclosed in this publication. For the sake of simplicity, a case will be described in which two power amplifiers are used.
[0004]
According to FIG. 5, this conventional power distribution / synthesis circuit amplifies a Q-transformer
[0005]
The operation of this conventional power distribution / combination circuit is such that when any one of the
[0006]
However, this conventional power distribution / synthesis circuit has a problem that, when the power amplifier fails, the output power is reduced by half in the input-side Q transformer type impedance switch due to branching. Further, when the failed power amplifier is disconnected, the output power is reduced due to impedance mismatch between the output side Q transformer type impedance switch and the load.
[0007]
[Problems to be solved by the invention]
In the above-described conventional power distribution / synthesis circuit, when one of the power amplifiers connected in parallel fails, the output power drops due to the branch on the input side and the Q transformer type impedance switch on the output side occurs. There is a disadvantage that output power is reduced due to mismatch loss.
[0008]
An object of the present invention is to provide an impedance switching circuit on each of the input and output sides of the Wilkinson type power divider / combiner so as to eliminate such a conventional drawback, and to detect when any of the power amplifiers is not mounted, Wilkinson The output power is reduced by disconnecting the absorption resistor built into the power distribution combiner and controlling the internal impedance of the impedance switching circuit so that impedance mismatch does not occur between the power amplifier and the signal source and load. It is an object of the present invention to provide a power distribution / synthesis circuit that reduces as much as possible.
[0009]
[Means for Solving the Problems]
A power distribution / combination method according to the present invention is a power distribution / combination method in which a plurality of power amplifiers are connected in parallel using a Wilkinson-type power distribution / combiner. When any of the power amplifiers is disconnected due to a failure, the absorption resistor built in the Wilkinson power distribution / combiner in the path corresponding to the disconnected power amplifier is disconnected, and the power distribution / The internal impedance of each of the plurality of impedance switching circuits is controlled such that the total of the combined power losses is minimized.
[0010]
Also, the power distribution / combination method of the present invention is a power distribution / combination method in which a plurality of power amplifiers are connected in parallel using a Wilkinson-type power distribution / combiner. Connecting an impedance switching circuit to disconnect the absorption resistor built in the Wilkinson power distribution / combiner in the path corresponding to the disconnected power amplifier when any of the power amplifiers is disconnected due to a failure; In the path corresponding to the separated power amplifier, the impedance viewed from the branch connection point and the combined connection point is made infinite, and in other normal paths, the impedance mismatch in the Wilkinson power divider / combiner is corrected. In this manner, the plurality of impedance switching circuits are controlled respectively.
[0011]
Also, the power distribution / combination circuit of the present invention includes a first Wilkinson power distribution / combiner for branching an input signal into two, a first and a second power amplifier for amplifying each of the branched signals, and 1. a second Wilkinson power divider / combiner for combining the outputs of a second power amplifier, and a plurality of power dividers connected to the input and output sides of the first and second Wilkinson power divider / combiners, respectively. Monitoring the mounting state of the impedance switching circuit and the first and second power amplifiers, and when any of them is not mounted, is incorporated in the first and second Wilkinson power distribution / combiners. A first control signal for disconnecting the absorption resistor, and the plurality of impedances so as to compensate for impedance mismatches in the first and second Wilkinson power dividers / combiners. A second control unit for outputting a control signal for controlling the internal impedance of Nsu switching circuits respectively, characterized in that it is more configurations.
[0012]
The first and second Wilkinson-type power distributors / combiners are each composed of a quarter-wave transformer having a characteristic impedance 応 じ 2Z0 according to the number of distribution or combination and an absorption resistor having an impedance Z0. Are connected by a switch that opens and closes in response to a first control signal from the control unit.
[0013]
Further, the plurality of impedance switching circuits include a first impedance switching circuit connected to an input side of the first Wilkinson power distribution / combiner via a transmission path of characteristic impedance Z0, and one of characteristic impedance Z0. A second and a third impedance switching circuit connected to each of the output sides of the first Wilkinson power divider / combiner via a quarter wavelength transmission line, and a quarter wavelength transmission line of the characteristic impedance Z0. A fourth and a fifth impedance switching circuit connected to the input side of the second Wilkinson power divider / combiner through the second Wilkinson power divider / combiner, and the second Wilkinson power divider / distributor via a transmission line of characteristic impedance Z0. And a sixth impedance switching circuit connected to the output side of the synthesizer.
[0014]
Further, the plurality of impedance switching circuits have variable capacitance diodes, and internal impedances are respectively controlled according to a mounting state of the first and second power amplifiers by a second control signal from the control unit. It is characterized by that.
[0015]
Also, the control unit is configured to, when any one of the first and second power amplifiers is disconnected due to a failure, absorb each of the absorption resistors incorporated in the first and second Wilkinson power divider / combiners. And outputs the first control signal to the switch, the path corresponding to the separated power amplifier has infinite impedance as viewed from the branch connection point and the combined connection point, and the other normal path has Outputting the second control signal for controlling the plurality of impedance switching circuits so as to correct the impedance mismatch in the Wilkinson power divider / combiner.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing one embodiment of a power distribution / synthesis circuit according to the present invention.
[0017]
The present embodiment shown in FIG. 1 has a
[0018]
Here, the
[0019]
Next, the operation of the power distribution / synthesis circuit of the present embodiment will be described in detail with reference to FIG.
[0020]
According to FIG. 1, the
[0021]
The
[0022]
Next, the Wilkinson-type power distributor /
[0023]
The
[0024]
The
[0025]
The
[0026]
The
[0027]
Next, a case where the
[0028]
The
[0029]
When the mounting signal S2 is input from the
[0030]
The
[0031]
Here, the impedance switching circuit will be described. FIG. 2 is a circuit diagram showing one embodiment of the impedance switching circuit shown in FIG. Since the
[0032]
According to FIG. 2, the impedance switching circuit 11 has capacitors C1 and C2 and a variable capacitance diode X1 having a cathode and an anode and having a junction capacitance changed according to a reverse bias voltage, connected in series between the input /
[0033]
FIG. 3 is a characteristic diagram showing a change in junction capacitance with respect to a control signal of the variable capacitance diode shown in FIG. The junction capacitance of the variable capacitance diode X1 decreases from Cx1 to Cx2 by increasing the control signal S11 from a certain reverse bias voltage V1 to V2. Alternatively, the voltage is increased from Cx1 to Cx0 by lowering the voltage from a certain constant reverse bias voltage V1 to V0. When the
[0034]
The connection of the absorption resistors Ra and Rb of the
[0035]
Next, a case where the
[0036]
The
[0037]
When the mounting signal S2 is input only from the
[0038]
In the Wilkinson power divider /
[0039]
The
[0040]
Here, the impedance in the high-frequency circuit can be represented by a vector sum of a real part R (Ω) and an imaginary part jX (Ω) at the operating frequency, Z = R + jX. For example, in the case of impedance mismatching where the impedance becomes capacitive, Z = Z0 + jχ (χ <0), the control signal S11 shown in FIG. 3 is switched to a voltage V2 lower than the reverse bias voltage V1 to change the junction capacitance from Cx1 to Cx2. And impedance matching can be obtained as χ → 0. When the impedance mismatch is inductive, for example, Z = Z0 + jχ (χ> 0), the control signal S1 is switched to a voltage V0 lower than the reverse bias voltage V1 to increase the junction capacitance from Cx1 to Cx0. Impedance matching can be achieved.
[0041]
As a result, the
[0042]
Therefore, when the impedance on the
[0043]
Next, a specific example of the output power according to the mounting state of the power amplifier will be described. FIG. 4 is a diagram illustrating output power depending on the mounting state of the
[0044]
Here, it is assumed that the input signal level is +10 dBm, the amplification of the
[0045]
First, when the
[0046]
Next, when the
[0047]
Here, when the failed
[0048]
As a result, the mismatch loss in the Wilkinson power divider /
[0049]
On the other hand, in the case of the conventional example shown in FIG. 5, impedance mismatch between the power loss due to the distribution and the load 56 in the Q transformer
[0050]
It should be noted that the present invention is not limited to the removal of the power amplifier when it fails, but by appropriately selecting the adjustment range of the internal impedance of the impedance switching circuit, the input / output of the power amplifier is electrically cut off or short-circuited, or the power A control method by shutting down the power of the amplifier is also possible, and various modifications are possible within the scope of compensating for the mismatch loss in the Wilkinson power divider / combiner.
[0051]
Further, in the embodiment of the present application, the two parallel operation of the power amplifier has been described. However, it is apparent that the present invention can be applied to the n (integer of 2 or more) parallel operation.
[0052]
【The invention's effect】
As described above, according to the power distribution synthesizing method and the power distribution synthesizing circuit of the present invention, in a power amplifier having a redundant configuration in which two power amplifiers are arranged in parallel to perform amplification, the power amplifiers are connected in parallel. Providing an impedance switching circuit on each of the input and output sides of the used Wilkinson power divider / combiner has the effect of preventing impedance mismatch with respect to the signal source and load when the failed power amplifier is disconnected.
[0053]
Therefore, since a spare power amplifier is not required, the size of the system can be reduced, and even if one of the power amplifiers connected in parallel fails, the communication system can be prevented from being stopped. .
[Brief description of the drawings]
FIG. 1 is a block diagram showing one embodiment of a power distribution / synthesis circuit of the present invention.
FIG. 2 is a circuit diagram showing one embodiment of the impedance switching circuit shown in FIG. 1;
FIG. 3 is a characteristic diagram showing a change in junction capacitance with respect to a control signal of the variable capacitance diode shown in FIG. 2;
FIG. 4 is a diagram illustrating output power according to a mounting state of the
FIG. 5 is a block diagram showing a conventional power distribution / synthesis circuit.
[Explanation of symbols]
DESCRIPTION OF
Claims (7)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190179A JP3592264B2 (en) | 2001-06-22 | 2001-06-22 | Power distribution combining method and power distribution combining circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001190179A JP3592264B2 (en) | 2001-06-22 | 2001-06-22 | Power distribution combining method and power distribution combining circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003008452A JP2003008452A (en) | 2003-01-10 |
JP3592264B2 true JP3592264B2 (en) | 2004-11-24 |
Family
ID=19028991
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001190179A Expired - Fee Related JP3592264B2 (en) | 2001-06-22 | 2001-06-22 | Power distribution combining method and power distribution combining circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3592264B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100754635B1 (en) * | 2004-08-04 | 2007-09-05 | 삼성전자주식회사 | A Divider/Combiner in communication system |
JP5099908B2 (en) * | 2008-07-31 | 2012-12-19 | パナソニック株式会社 | Doherty synthesis circuit and Doherty amplifier |
US8971830B2 (en) * | 2009-05-12 | 2015-03-03 | Qualcomm Incorporated | Multi-mode multi-band power amplifier module |
JP6361288B2 (en) * | 2014-05-30 | 2018-07-25 | 船井電機株式会社 | Distribution circuit |
-
2001
- 2001-06-22 JP JP2001190179A patent/JP3592264B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003008452A (en) | 2003-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100993568B1 (en) | Balanced power amplifier with a bypass structure | |
KR101121772B1 (en) | Quadrature offset power amplifier | |
EP1726090B1 (en) | A doherty amplifier | |
US6323742B1 (en) | RF smart combiner/splitter | |
US7912431B2 (en) | Signal amplifiers having non-interruptible communication paths | |
US8963632B2 (en) | High-frequency power amplifier with doherty extension | |
KR20090024226A (en) | High reliability rf generator architecture | |
JPH0454006A (en) | Amplifier | |
US6844793B2 (en) | Signal combiner, a signal splitter and a circuit using a combiner and a splitter | |
US7005942B2 (en) | Non-switching adaptable 4-way power splitter/combiner | |
JP3592264B2 (en) | Power distribution combining method and power distribution combining circuit | |
US9438174B2 (en) | Quasi-broadband amplifier according to the Doherty principle | |
US6292677B1 (en) | Power delivery system and method of controlling the power delivery system for use in a radio frequency system | |
KR100521422B1 (en) | Switchable power divider/combiner and frequency allocation system adopting the same | |
CN114598288A (en) | High-isolation passive power distribution network | |
US6218897B1 (en) | Reconfigurable linear power amplifier | |
KR20060032270A (en) | A doherty amplifier using a active phase splitter | |
JPH0423605A (en) | Amplifier device | |
JPH06318829A (en) | High frequency power distributer-combiner | |
JP6645333B2 (en) | Doherty amplifier | |
JPH11112362A (en) | Power synthesizing method and power amplifier device | |
WO2002023757A1 (en) | Switchable power divider | |
JPH01225209A (en) | Power amplifier circuit | |
KR20070019707A (en) | A doherty amplifier | |
KR20010066691A (en) | The high frequency and high powered amplifier having an improved phase matching and insertion loss |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040803 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040824 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |