JP3588301B2 - ハーフブリッジ形インバータ回路 - Google Patents
ハーフブリッジ形インバータ回路 Download PDFInfo
- Publication number
- JP3588301B2 JP3588301B2 JP2000064493A JP2000064493A JP3588301B2 JP 3588301 B2 JP3588301 B2 JP 3588301B2 JP 2000064493 A JP2000064493 A JP 2000064493A JP 2000064493 A JP2000064493 A JP 2000064493A JP 3588301 B2 JP3588301 B2 JP 3588301B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output signal
- switching element
- reset
- pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特に高電圧で駆動される負荷を接続されるハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【０００３】
図２はランプ点灯時の動作波形を示している。ＶＧＳ１、ＶＧＳ２はメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間電圧である。動作中、メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰り返すとともに、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、メインスイッチング素子Ｑ１、Ｑ２が共にオフとなるデッドタイム期間を有している。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１、Ｃ２および蛍光ランプで構成されるバラスト回路に方形波の電圧が印可され、正弦波状のバラスト電流Ｉ１が流れる。ランプの点灯中のバラスト電流Ｉ１はフィラメント電流Ｉ２とランプ電流Ｉ３の合成電流である。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、バラスト回路に蓄積されたエネルギーが放出され、バラスト電流Ｉ１、フィラメント電流Ｉ２およびランプ電流Ｉ３はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、バラスト回路の共振周波数より高い遅相領域の周波数で動作させる。従って、バラスト電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、明るさの調整が可能となる。
【０００７】
図１より、制御回路１からの入力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動されている。
【０００８】
図３にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルター回路２６と、記憶回路となるフリップフロップ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
かかるドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３に入力され、図４に示すように入力信号（制御回路１の出力信号）から遅延させたハイサイド出力信号ＨＯとハイサイド出力信号ＨＯが立ち上がる前に立ち下がるローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないように共にローレベルとなるデッドタイムが作られている。
【００１０】
ハイサイド側のドライブ回路２はメインスイッチング素子Ｑ１が約６００ボルトの電圧で駆動されるので、ハイサイド出力信号ＨＯを約６００ボルトまで高圧にシフトしてドライブ信号ＶＧＳ１を作る必要がある。パルス発生回路２４ にはデッドタイムコントロール回路２２の出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルター回路２６で一定のパルス幅以上の信号を通過させて、フリップフロップ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力してハイサイド側のメインスイッチング素子Ｑ１を駆動する。
【００１１】
図７にパルス発生回路２４を示す。ハイサイド側のデッドタイムコントロール回路２２からの入力信号ＰＧＩＮからセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力するために、セット側では入力信号ＰＧＩＮをインバータ回路２４１で反転させた信号Ｓ１と、入力信号ＰＧＩＮを２段の遅延回路２４２で遅延させ、２段接続されたインバータ回路２４３で整形して信号Ｓ２を形成する。両信号Ｓ１、Ｓ２はＮＯＲゲート回路２４４に入力され、セット出力信号ＯＵＴ（Ｓｅｔ）が得られ、更に２段接続したインバータ回路２４５を経て整形される。リセット側も同様に信号Ｒ１と信号Ｒ２からリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を発生させる。
【００１２】
【発明が解決しようとする課題】
かかるハーフブリッジ形インバータ回路では、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、ドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）が共にオフとなるデッドタイム期間を設けている。
【００１３】
しかしながら、ドライブ回路２のパルス発生回路２４への入力信号ＰＧＩＮが突発的なノイズが入力された場合に誤動作が起こり、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになる問題がある。
【００１４】
図８に示すように、パルス発生回路２４への入力信号ＰＧＩＮのパルス幅が１５ｎｓ以下と狭い場合、信号Ｓ２および信号Ｒ２は遅延回路２４２で伝達されないので、セット出力信号ＯＵＴ（Ｓｅｔ）は入力信号ＰＧＩＮと同一の波形になる。一方、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）は無くなり、ローレベルで維持される。このために、セット出力信号ＯＵＴ（Ｓｅｔ）のみでリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が無くなるので、ハイサイド出力信号ＨＯはハイレベル状態で維持されることになる。すなわち、メインスイッチング素子Ｑ１、Ｑ２は同時オンとなる。
【００１５】
【課題を解決するための手段】
本発明はかかるメインスイッチング素子Ｑ１、Ｑ２が同時オンモードになるという問題点に鑑みてなされ、ハーフブリッジ形インバータ回路において、前記ドライブ回路を前記ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子が同時にオンになるのを防止するためのデッドタイム期間を作るデッドタイムコントロール回路を有しハイサイド側のスイッチング素子をオンさせる出力信号を出力するハイサイド側の出力回路と、前記同様にデッドタイム期間を作るデッドタイムコントロール回路を有しローサイド側のスイッチング素子をオンさせる出力信号を出力するローサイドの出力回路とで構成し、前記ハイサイド側のデッドタイムコントロール回路に該デッドタイムコントロール回路の出力からセット出力信号およびリセット出力信号を発生するパルス発生回路と、前記セット出力信号およびリセット出力信号のうち一定のパルス幅以上のパルスを通過させるパルスフィルタ回路と、前記パルスフィルタ回路を通過した前記セット出力信号およびリセット出力信号でセットリセットし前記出力信号を出力するハイサイド側の出力回路とを接続し、前記ドライブ回路に加わる入力信号が一定幅以下のとき、前記パルス発生回路からのセット出力信号またはリセット出力信号を前記パルスフィルタ回路で阻止しハイサイド側のスイッチング素子をオンさせる出力信号を出力する前記出力回路を不動作させ、ハイサイド側のメインスイッチング素子を不動作させ、前記両メインスイッチング素子の同時オンを防止することに特徴を有する。
【００１６】
【発明の実施の形態】
本発明の実施の形態について図１から図９を参照して説明する。
【００１７】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【００１８】
図２に動作波形を示し、図３にドライブ回路の回路ブロックを示す。基本的な動作原理および回路構成は従来の技術の欄で説明したものと同じであるので、ここでは説明を省略する。
【００１９】
図４は入力信号（制御回路１の出力信号）から遅延させたハイサイド出力信号ＨＯとハイサイド出力信号ＨＯが立ち上がる前に立ち下がるローサイド出力信号ＬＯの波形を示す。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないように共にローレベルとなるデッドタイムが作られている。
【００２０】
図７にパルス発生回路２４を示す。ハイサイド側のデッドタイムコントロール回路２２からの入力信号ＰＧＩＮからセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力するために、セット側では入力信号ＩＮをインバータ回路２４１で反転させた信号Ｓ１と、入力信号ＩＮを２段の遅延回路２４２で遅延させ、２段接続されたインバータ回路２４３で整形して信号Ｓ２を形成する。両信号Ｓ１、Ｓ２はＮＯＲゲート回路２４４に入力され、セット出力信号ＯＵＴ（Ｓｅｔ）が得られ、更に２段接続したインバータ回路２４５を経て整形される。リセット側も同様に信号Ｒ１と信号Ｒ２からリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を発生させる。
【００２１】
図８に示すように、パルス発生回路２４への入力信号ＰＧＩＮのパルス幅が１２ｎＳ以下と狭い場合、信号Ｓ２および信号Ｒ２は遅延回路２４２で伝達されないので、セット出力信号ＯＵＴ（Ｓｅｔ）は入力信号ＰＧＩＮと同一の波形になる。一方、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）は無くなり、ローレベルで維持される。
【００２２】
図９にパルス発生回路２４の入力となるデッドタイムコントロール回路２２の出力信号ＰＧＩＮのパルス入力幅とパルス発生回路２４からの出力であるセット出力信号ＯＵＴ（Ｓｅｔ）およびリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）のパルス出力幅の関係を示す。
【００２３】
ドライブ回路２のハイサイド出力信号ＨＯはパルス発生回路２４のセット出力信号ＯＵＴ（Ｓｅｔ）でハイレベルとなり、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）でローレベルとなるように構成されている。パルス発生回路２４の遅延回路２４２の働きで入力信号のパルス幅が１２ｎＳ程度以下になるとリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）がセット出力信号ＯＵＴ（Ｓｅｔ）よりも先に無くなる領域となり、図８に示すように残ったセット出力信号ＯＵＴ（Ｓｅｔ）によりハイサイド出力信号ＨＯがハイレベルで維持される結果になる。
【００２４】
図５にセット出力信号ＯＵＴ（Ｓｅｔ）が印可されるレベルシフト回路２５とパルスフィルタ回路２６の具体的な回路図を示す。なお、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が印可されるレベルシフト回路２５とパルスフィルタ回路２６は同様の回路が存在する。
【００２５】
本発明の特徴はこのパルスフィルタ回路２６にある。パルスフィルタ回路２６は波形整形を行う２段接続されたインバータ回路２６１、２６２と、遅延回路２６３と、波形整形を行う２段接続されたインバータ回路２６４、２６５で構成されている。遅延回路２６３はＣＭＯＳインバータ回路の出力端子とＰチャネルＭＯＳトランジスタのドレイン端子間に接続された抵抗Ｒと出力端子と共通電位ＶＳ間に接続された容量Ｃにより構成される。この抵抗Ｒおよび容量Ｃで形成される時定数を選択することにより、このパルスフィルタ回路２６を通過できるパルス幅を決めることができる。なお共通電位ＶＳはメインスイッチング素子Ｑ１とメインスイッチング素子Ｑ２の中間電位であり、ＶＢは高圧の電源電位であり、ＣＯＭはグランド電位を示す。
【００２６】
図６に同時オンを発生するフィルタ幅と抵抗Ｒ（図６ではＰＳＤ（パルス信号遅延）抵抗で表示する）の関係を示す。リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が確実に残る領域はフィルタ幅で１８ｎＳ以上、最適設計値では２２ｎＳから２４ｎＳでの動作範囲を選んだ。従って、フィルタ幅を１８ｎＳ以上とするには抵抗Ｒは６．５ＫΩ以上が必要である。製造上のばらつきを考慮すると約９ＫΩが良い。なお、容量は２．３ｐＦとする。
【００２７】
また前述したパルスフィルタ回路２６のセット出力信号ＯＵＴ（Ｓｅｔ）を出力する側の遅延回路２６３の抵抗ＲをＲｓとし、同様にリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）側の遅延回路（図示せず）の抵抗ＲをＲｒとすれば、Ｒｓ＞Ｒｒとすることで、パルス発生回路２４からの入力信号ＰＧＩＮが狭いときに確実にセット出力信号ＯＵＴ（Ｓｅｔ）を先に無くすることができ、同時オン防止に有効である。実際には、Ｒｓを９ＫΩとしたとき、Ｒｒは４．７ＫΩとした。
【００２８】
これにより図９からも明白なように、パルス発生回路２４からのパルス出力幅が１８ｎＳ以上であれば、必ずリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が無くなることがないので、メインスイッチング素子Ｑ１、Ｑ２が同時オンになることを防止することができる。
【００２９】
【発明の効果】
本発明に依れば、パルスフィルタ回路２６の遅延回路２６３の時定数を選択することにより大きな回路変更をすることなくリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が確実に残る領域までセット出力信号ＯＵＴ（Ｓｅｔ）を伝達することがなくなり、メインスイッチング素子Ｑ１、Ｑ２が同時オンになることを防止することができる。これにより突発的なノイズによる誤動作を完全に回避したハーフブリッジ形インバータ回路を提供できる。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明および従来のハーフブリッジ形インバータ回路のドライブ回路を説明する図である。
【図４】本発明および従来のハーフブリッジ形インバータ回路のデッドタイムコントロール回路の動作波形を説明する図である。
【図５】本発明のハーフブリッジ形インバータ回路のパルスフィルタ回路を説明する図である。
【図６】本発明のハーフブリッジ形インバータ回路のパルスフィルタ回路の特性を説明する図である。
【図７】本発明および従来のハーフブリッジ形インバータ回路のパルス発生回路を説明する図である。
【図８】本発明および従来のハーフブリッジ形インバータ回路のパルス発生回路の動作波形 説明する図である。
【図９】本発明のハーフブリッジ形インバータ回路のパルス発生回路の特性を説明する図である。
【符号の説明】
Ｑ１、Ｑ２ メインスイッチング素子
Ｄ１、Ｄ２ 共振電流の転流ダイオード
Ｌ 共振用リアクトル
Ｃ１ 直流成分カット用コンデンサ
Ｃ２ フィラメント予熱用コンデンサ
【発明の属する技術分野】
本発明はハーフブリッジ形インバータ回路に関し、特に高電圧で駆動される負荷を接続されるハーフブリッジ形インバータ回路に関する。
【０００２】
【従来の技術】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【０００３】
図２はランプ点灯時の動作波形を示している。ＶＧＳ１、ＶＧＳ２はメインスイッチング素子Ｑ１、Ｑ２のゲート・ソース間電圧である。動作中、メインスイッチング素子Ｑ１、Ｑ２は交互にオン、オフを繰り返すとともに、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、メインスイッチング素子Ｑ１、Ｑ２が共にオフとなるデッドタイム期間を有している。
【０００４】
ハイサイド側メインスイッチング素子Ｑ１はＶＧＳ１がハイとなるとオンし、ＩＤ１に示すドレイン電流が流れる。これにより、Ｌ、Ｃ１、Ｃ２および蛍光ランプで構成されるバラスト回路に方形波の電圧が印可され、正弦波状のバラスト電流Ｉ１が流れる。ランプの点灯中のバラスト電流Ｉ１はフィラメント電流Ｉ２とランプ電流Ｉ３の合成電流である。
【０００５】
ローサイド側メインスイッチング素子Ｑ２はＶＧＳ２がハイになるとオンし、ドレイン電流ＩＤ２が流れる。これにより、バラスト回路に蓄積されたエネルギーが放出され、バラスト電流Ｉ１、フィラメント電流Ｉ２およびランプ電流Ｉ３はマイナス方向に減少する。
【０００６】
通常のハーフブリッジ形インバータ回路では、バラスト回路の共振周波数より高い遅相領域の周波数で動作させる。従って、バラスト電流Ｉ１はメインスイッチング素子Ｑ１、Ｑ２のスイッチング周波数により変化させることができるので、明るさの調整が可能となる。
【０００７】
図１より、制御回路１からの入力信号をドライブ回路２で所定のドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）に変換して、メインスイッチング素子Ｑ１、Ｑ２が駆動されている。
【０００８】
図３にこのドライブ回路２の具体的な回路ブロックを示す。すなわち、信号入力回路２１と、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３と、パルス発生回路２４と、レベルシフト回路２５と、パルスフィルター回路２６と、記憶回路となるフリップフロップ回路２７と、ハイサイド側およびローサイド側のメインスイッチング素子Ｑ１、Ｑ２を駆動するドライブ信号を供給する出力回路２８、２９より構成される。
【０００９】
かかるドライブ回路２は制御回路１からの出力信号を信号入力回路２１で整形した後、ハイサイド側およびローサイド側のデッドタイムコントロールを行うデッドタイムコントロール回路２２、２３に入力され、図４に示すように入力信号（制御回路１の出力信号）から遅延させたハイサイド出力信号ＨＯとハイサイド出力信号ＨＯが立ち上がる前に立ち下がるローサイド出力信号ＬＯが形成される。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないように共にローレベルとなるデッドタイムが作られている。
【００１０】
ハイサイド側のドライブ回路２はメインスイッチング素子Ｑ１が約６００ボルトの電圧で駆動されるので、ハイサイド出力信号ＨＯを約６００ボルトまで高圧にシフトしてドライブ信号ＶＧＳ１を作る必要がある。パルス発生回路２４ にはデッドタイムコントロール回路２２の出力信号ＰＧＩＮが入力され、セット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力する。これらの信号は次の高電圧へのレベルシフト回路２５に入力されて、高電圧のセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）に変換される。これらの信号はパルスフィルター回路２６で一定のパルス幅以上の信号を通過させて、フリップフロップ回路２７のセットおよびリセットを行い、出力回路２８からハイサイド出力信号ＨＯを出力してハイサイド側のメインスイッチング素子Ｑ１を駆動する。
【００１１】
図７にパルス発生回路２４を示す。ハイサイド側のデッドタイムコントロール回路２２からの入力信号ＰＧＩＮからセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力するために、セット側では入力信号ＰＧＩＮをインバータ回路２４１で反転させた信号Ｓ１と、入力信号ＰＧＩＮを２段の遅延回路２４２で遅延させ、２段接続されたインバータ回路２４３で整形して信号Ｓ２を形成する。両信号Ｓ１、Ｓ２はＮＯＲゲート回路２４４に入力され、セット出力信号ＯＵＴ（Ｓｅｔ）が得られ、更に２段接続したインバータ回路２４５を経て整形される。リセット側も同様に信号Ｒ１と信号Ｒ２からリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を発生させる。
【００１２】
【発明が解決しようとする課題】
かかるハーフブリッジ形インバータ回路では、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになることを防ぐために、ドライブ信号（例えば、ＶＧＳ１、ＶＧＳ２）が共にオフとなるデッドタイム期間を設けている。
【００１３】
しかしながら、ドライブ回路２のパルス発生回路２４への入力信号ＰＧＩＮが突発的なノイズが入力された場合に誤動作が起こり、メインスイッチング素子Ｑ１、Ｑ２が同時にオンになる問題がある。
【００１４】
図８に示すように、パルス発生回路２４への入力信号ＰＧＩＮのパルス幅が１５ｎｓ以下と狭い場合、信号Ｓ２および信号Ｒ２は遅延回路２４２で伝達されないので、セット出力信号ＯＵＴ（Ｓｅｔ）は入力信号ＰＧＩＮと同一の波形になる。一方、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）は無くなり、ローレベルで維持される。このために、セット出力信号ＯＵＴ（Ｓｅｔ）のみでリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が無くなるので、ハイサイド出力信号ＨＯはハイレベル状態で維持されることになる。すなわち、メインスイッチング素子Ｑ１、Ｑ２は同時オンとなる。
【００１５】
【課題を解決するための手段】
本発明はかかるメインスイッチング素子Ｑ１、Ｑ２が同時オンモードになるという問題点に鑑みてなされ、ハーフブリッジ形インバータ回路において、前記ドライブ回路を前記ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子が同時にオンになるのを防止するためのデッドタイム期間を作るデッドタイムコントロール回路を有しハイサイド側のスイッチング素子をオンさせる出力信号を出力するハイサイド側の出力回路と、前記同様にデッドタイム期間を作るデッドタイムコントロール回路を有しローサイド側のスイッチング素子をオンさせる出力信号を出力するローサイドの出力回路とで構成し、前記ハイサイド側のデッドタイムコントロール回路に該デッドタイムコントロール回路の出力からセット出力信号およびリセット出力信号を発生するパルス発生回路と、前記セット出力信号およびリセット出力信号のうち一定のパルス幅以上のパルスを通過させるパルスフィルタ回路と、前記パルスフィルタ回路を通過した前記セット出力信号およびリセット出力信号でセットリセットし前記出力信号を出力するハイサイド側の出力回路とを接続し、前記ドライブ回路に加わる入力信号が一定幅以下のとき、前記パルス発生回路からのセット出力信号またはリセット出力信号を前記パルスフィルタ回路で阻止しハイサイド側のスイッチング素子をオンさせる出力信号を出力する前記出力回路を不動作させ、ハイサイド側のメインスイッチング素子を不動作させ、前記両メインスイッチング素子の同時オンを防止することに特徴を有する。
【００１６】
【発明の実施の形態】
本発明の実施の形態について図１から図９を参照して説明する。
【００１７】
図１に照明用のハーフブリッジ形インバータ回路の構成を示す。Ｑ１、Ｑ２はパワーＭＯＳＦＥＴで構成されるメインスイッチング素子であり、Ｄ１、Ｄ２はパワーＭＯＳＦＥＴのドレイン・ソース間の寄生ダイオードで構成される共振電流の転流ダイオードである。バラスト回路のＬは共振用リアクトル、Ｃ１は直流成分カット用コンデンサ、Ｃ２はフィラメント予熱用コンデンサであり、蛍光ランプはフィラメント予熱用コンデンサＣ２と並列に接続される回路構成となっている。
【００１８】
図２に動作波形を示し、図３にドライブ回路の回路ブロックを示す。基本的な動作原理および回路構成は従来の技術の欄で説明したものと同じであるので、ここでは説明を省略する。
【００１９】
図４は入力信号（制御回路１の出力信号）から遅延させたハイサイド出力信号ＨＯとハイサイド出力信号ＨＯが立ち上がる前に立ち下がるローサイド出力信号ＬＯの波形を示す。ハイサイド出力信号ＨＯとローサイド出力信号ＬＯにはメインスイッチング素子Ｑ１、Ｑ２が同時にオンしないように共にローレベルとなるデッドタイムが作られている。
【００２０】
図７にパルス発生回路２４を示す。ハイサイド側のデッドタイムコントロール回路２２からの入力信号ＰＧＩＮからセット出力信号ＯＵＴ（Ｓｅｔ）とリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を出力するために、セット側では入力信号ＩＮをインバータ回路２４１で反転させた信号Ｓ１と、入力信号ＩＮを２段の遅延回路２４２で遅延させ、２段接続されたインバータ回路２４３で整形して信号Ｓ２を形成する。両信号Ｓ１、Ｓ２はＮＯＲゲート回路２４４に入力され、セット出力信号ＯＵＴ（Ｓｅｔ）が得られ、更に２段接続したインバータ回路２４５を経て整形される。リセット側も同様に信号Ｒ１と信号Ｒ２からリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）を発生させる。
【００２１】
図８に示すように、パルス発生回路２４への入力信号ＰＧＩＮのパルス幅が１２ｎＳ以下と狭い場合、信号Ｓ２および信号Ｒ２は遅延回路２４２で伝達されないので、セット出力信号ＯＵＴ（Ｓｅｔ）は入力信号ＰＧＩＮと同一の波形になる。一方、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）は無くなり、ローレベルで維持される。
【００２２】
図９にパルス発生回路２４の入力となるデッドタイムコントロール回路２２の出力信号ＰＧＩＮのパルス入力幅とパルス発生回路２４からの出力であるセット出力信号ＯＵＴ（Ｓｅｔ）およびリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）のパルス出力幅の関係を示す。
【００２３】
ドライブ回路２のハイサイド出力信号ＨＯはパルス発生回路２４のセット出力信号ＯＵＴ（Ｓｅｔ）でハイレベルとなり、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）でローレベルとなるように構成されている。パルス発生回路２４の遅延回路２４２の働きで入力信号のパルス幅が１２ｎＳ程度以下になるとリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）がセット出力信号ＯＵＴ（Ｓｅｔ）よりも先に無くなる領域となり、図８に示すように残ったセット出力信号ＯＵＴ（Ｓｅｔ）によりハイサイド出力信号ＨＯがハイレベルで維持される結果になる。
【００２４】
図５にセット出力信号ＯＵＴ（Ｓｅｔ）が印可されるレベルシフト回路２５とパルスフィルタ回路２６の具体的な回路図を示す。なお、リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が印可されるレベルシフト回路２５とパルスフィルタ回路２６は同様の回路が存在する。
【００２５】
本発明の特徴はこのパルスフィルタ回路２６にある。パルスフィルタ回路２６は波形整形を行う２段接続されたインバータ回路２６１、２６２と、遅延回路２６３と、波形整形を行う２段接続されたインバータ回路２６４、２６５で構成されている。遅延回路２６３はＣＭＯＳインバータ回路の出力端子とＰチャネルＭＯＳトランジスタのドレイン端子間に接続された抵抗Ｒと出力端子と共通電位ＶＳ間に接続された容量Ｃにより構成される。この抵抗Ｒおよび容量Ｃで形成される時定数を選択することにより、このパルスフィルタ回路２６を通過できるパルス幅を決めることができる。なお共通電位ＶＳはメインスイッチング素子Ｑ１とメインスイッチング素子Ｑ２の中間電位であり、ＶＢは高圧の電源電位であり、ＣＯＭはグランド電位を示す。
【００２６】
図６に同時オンを発生するフィルタ幅と抵抗Ｒ（図６ではＰＳＤ（パルス信号遅延）抵抗で表示する）の関係を示す。リセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が確実に残る領域はフィルタ幅で１８ｎＳ以上、最適設計値では２２ｎＳから２４ｎＳでの動作範囲を選んだ。従って、フィルタ幅を１８ｎＳ以上とするには抵抗Ｒは６．５ＫΩ以上が必要である。製造上のばらつきを考慮すると約９ＫΩが良い。なお、容量は２．３ｐＦとする。
【００２７】
また前述したパルスフィルタ回路２６のセット出力信号ＯＵＴ（Ｓｅｔ）を出力する側の遅延回路２６３の抵抗ＲをＲｓとし、同様にリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）側の遅延回路（図示せず）の抵抗ＲをＲｒとすれば、Ｒｓ＞Ｒｒとすることで、パルス発生回路２４からの入力信号ＰＧＩＮが狭いときに確実にセット出力信号ＯＵＴ（Ｓｅｔ）を先に無くすることができ、同時オン防止に有効である。実際には、Ｒｓを９ＫΩとしたとき、Ｒｒは４．７ＫΩとした。
【００２８】
これにより図９からも明白なように、パルス発生回路２４からのパルス出力幅が１８ｎＳ以上であれば、必ずリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が無くなることがないので、メインスイッチング素子Ｑ１、Ｑ２が同時オンになることを防止することができる。
【００２９】
【発明の効果】
本発明に依れば、パルスフィルタ回路２６の遅延回路２６３の時定数を選択することにより大きな回路変更をすることなくリセット出力信号ＯＵＴ（Ｒｅｓｅｔ）が確実に残る領域までセット出力信号ＯＵＴ（Ｓｅｔ）を伝達することがなくなり、メインスイッチング素子Ｑ１、Ｑ２が同時オンになることを防止することができる。これにより突発的なノイズによる誤動作を完全に回避したハーフブリッジ形インバータ回路を提供できる。
【図面の簡単な説明】
【図１】本発明および従来のハーフブリッジ形インバータ回路を説明する図である。
【図２】本発明および従来のハーフブリッジ形インバータ回路の動作波形を説明する図である。
【図３】本発明および従来のハーフブリッジ形インバータ回路のドライブ回路を説明する図である。
【図４】本発明および従来のハーフブリッジ形インバータ回路のデッドタイムコントロール回路の動作波形を説明する図である。
【図５】本発明のハーフブリッジ形インバータ回路のパルスフィルタ回路を説明する図である。
【図６】本発明のハーフブリッジ形インバータ回路のパルスフィルタ回路の特性を説明する図である。
【図７】本発明および従来のハーフブリッジ形インバータ回路のパルス発生回路を説明する図である。
【図８】本発明および従来のハーフブリッジ形インバータ回路のパルス発生回路の動作波形 説明する図である。
【図９】本発明のハーフブリッジ形インバータ回路のパルス発生回路の特性を説明する図である。
【符号の説明】
Ｑ１、Ｑ２ メインスイッチング素子
Ｄ１、Ｄ２ 共振電流の転流ダイオード
Ｌ 共振用リアクトル
Ｃ１ 直流成分カット用コンデンサ
Ｃ２ フィラメント予熱用コンデンサ
Claims (4)
- ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子で構成されるハーフブリッジ形のスイッチング回路と、該スイッチング回路を駆動する出力信号を出力するドライブ回路とを備えたハーフブリッジ形インバータ回路において、
前記ドライブ回路を前記ハイサイド側のメインスイッチング素子とローサイド側のメインスイッチング素子が同時にオンになるのを防止するためのデッドタイム期間を作るデッドタイムコントロール回路を有しハイサイド側のスイッチング素子をオンさせる出力信号を出力するハイサイド側の出力回路と、前記同様にデッドタイム期間を作るデッドタイムコントロール回路を有しローサイド側のスイッチング素子をオンさせる出力信号を出力するローサイドの出力回路とで構成し、
前記ハイサイド側のデッドタイムコントロール回路に該デッドタイムコントロール回路の出力からセット出力信号およびリセット出力信号を発生するパルス発生回路と、前記セット出力信号およびリセット出力信号のうち一定のパルス幅以上のパルスを通過させるパルスフィルタ回路と、前記パルスフィルタ回路を通過した前記セット出力信号およびリセット出力信号でセットリセットし前記出力信号を出力するハイサイド側の出力回路とを接続し、
前記ドライブ回路に加わる入力信号が一定幅以下のとき、前記パルス発生回路からのセット出力信号またはリセット出力信号を前記パルスフィルタ回路で阻止しハイサイド側のスイッチング素子をオンさせる出力信号を出力する前記出力回路を不動作させ、ハイサイド側のメインスイッチング素子を不動作させ、前記両メインスイッチング素子の同時オンを防止することを特徴とするハーフブリッジ形インバータ回路。 - 前記ハイサイド側の前記パルスフィルタ回路にフリップフロップ回路を接続し、前記セット出力信号でフリップフロップ回路がセットされたときに、前記出力回路からハイサイド側のスイッチング素子をオンさせる出力信号を出力することを特徴とする請求項１記載のハーフブリッジ形インバータ回路。
- 前記セット出力信号を通過させるパルスフィルタ回路の時定数をリセット出力信号を通過させる時定数より大きくし、リセット出力信号が残る領域までセット出力信号を伝達するのを防止したことを特徴とする請求項２記載のハーフブリッジ形インバータ回路。
- 前記パルスフィルタ回路はＣＭＯＳインバータ回路の出力端子とＰチャネルＭＯＳトランジスタのドレイン端子間に接続された抵抗と出力端子と共通電位間に接続された容量により構成されることを特徴とする請求項２または請求項３記載のハーフブリッジ形インバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000064493A JP3588301B2 (ja) | 2000-03-09 | 2000-03-09 | ハーフブリッジ形インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000064493A JP3588301B2 (ja) | 2000-03-09 | 2000-03-09 | ハーフブリッジ形インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001258268A JP2001258268A (ja) | 2001-09-21 |
| JP3588301B2 true JP3588301B2 (ja) | 2004-11-10 |
Family
ID=18584190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000064493A Expired - Fee Related JP3588301B2 (ja) | 2000-03-09 | 2000-03-09 | ハーフブリッジ形インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3588301B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006302680A (ja) * | 2005-04-21 | 2006-11-02 | Nippon Telegr & Teleph Corp <Ntt> | Ｅｌ発光表示制御回路および制御方法 |
| DE112009001614T5 (de) | 2008-08-26 | 2011-04-21 | Mitsubishi Electric Corporation | Entladungslampen-Vorschaltgerät-Apparat |
| JP5251391B2 (ja) | 2008-09-19 | 2013-07-31 | サンケン電気株式会社 | Ｄｃ／ａｃコンバータ |
| JP5439260B2 (ja) | 2010-04-01 | 2014-03-12 | 日立オートモティブシステムズ株式会社 | インバータ装置 |
| US8264265B2 (en) * | 2010-09-30 | 2012-09-11 | Kimberly-Clark Worldwide, Inc. | Automatic darkening filter (ADF) eye protection device with improved drive circuitry |
| CN102801290B (zh) * | 2012-08-16 | 2014-07-30 | 电子科技大学 | 一种h半桥驱动电路 |
| JP2013039031A (ja) * | 2012-09-06 | 2013-02-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP6277691B2 (ja) * | 2013-11-28 | 2018-02-14 | 株式会社オートネットワーク技術研究所 | 制御信号生成回路及び回路装置 |
| JP7395831B2 (ja) | 2019-03-11 | 2023-12-12 | 富士電機株式会社 | 駆動回路 |
-
2000
- 2000-03-09 JP JP2000064493A patent/JP3588301B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001258268A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7692474B2 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| KR100691634B1 (ko) | Ｌｃｄ 백라이트 인버터 구동회로 | |
| JP4436329B2 (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
| EP0812488B1 (en) | Integrated driver for half-bridge circuit | |
| US5543740A (en) | Integrated half-bridge driver circuit | |
| JP2004023846A (ja) | 駆動装置 | |
| JP3588301B2 (ja) | ハーフブリッジ形インバータ回路 | |
| JP3851092B2 (ja) | ハーフブリッジ形インバータ回路 | |
| EP0800722B1 (en) | Cmos driver circuit | |
| US7355351B2 (en) | Circuit arrangement having a converter without a transformer but with an inductor for the pulsed operation of dielectric barrier discharge lamps | |
| US5754065A (en) | Driving scheme for a bridge transistor | |
| JP4788805B2 (ja) | 半導体スイッチング素子のドライブ回路 | |
| US5719521A (en) | Integrated half-bridge timing control circuit | |
| JP2005501499A (ja) | ハーフブリッジ回路 | |
| US20080129216A1 (en) | Anti-Striation Circuit For A Gas Discharge Lamp Ballast | |
| CN215835383U (zh) | 电子电路 | |
| US6259619B1 (en) | EL driver with reduced pin count | |
| JP3594528B2 (ja) | ハーフブリッジ形インバータ回路 | |
| KR100639289B1 (ko) | 하프 브릿지형 인버터 회로 | |
| KR100760844B1 (ko) | 직류 교류 컨버터 | |
| JP2000268992A (ja) | 放電灯点灯装置 | |
| JP7072709B1 (ja) | バイポーラパルス電圧ゲートドライバ | |
| JP4036685B2 (ja) | ハーフブリッジ形インバータ回路 | |
| CA2556182A1 (en) | Drive circuit for converters | |
| KR100579212B1 (ko) | 하프 브릿지형 인버터 회로를 구동하기 위해 푸시/풀형 제어 칩을 사용하는 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040716 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040810 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040812 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070820 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080820 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090820 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100820 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110820 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120820 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130820 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |