JP3581677B2 - CONNECTION DEVICE AND ITS MANUFACTURING METHOD - Google Patents

CONNECTION DEVICE AND ITS MANUFACTURING METHOD Download PDF

Info

Publication number
JP3581677B2
JP3581677B2 JP2001266380A JP2001266380A JP3581677B2 JP 3581677 B2 JP3581677 B2 JP 3581677B2 JP 2001266380 A JP2001266380 A JP 2001266380A JP 2001266380 A JP2001266380 A JP 2001266380A JP 3581677 B2 JP3581677 B2 JP 3581677B2
Authority
JP
Japan
Prior art keywords
silicon
silicon dioxide
connection device
forming
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001266380A
Other languages
Japanese (ja)
Other versions
JP2002139516A (en
Inventor
進 春日部
光雄 宇佐美
敬二郎 上原
隆 田勢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001266380A priority Critical patent/JP3581677B2/en
Publication of JP2002139516A publication Critical patent/JP2002139516A/en
Application granted granted Critical
Publication of JP3581677B2 publication Critical patent/JP3581677B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、対接する電極に接触して電気信号を伝送する接触端子を有する接続装置およびその製造方法、並びに、それを用いた試験装置に関し、特に、半導体素子検査用の多数で高密度の電極に対して接触することに好適な接続装置に関するものである。
【０００２】
【従来の技術】
ＬＳＩ用の半導体素子は、半導体ウェハ上に、多数個が設けられ、それぞれがチップに切り別けられる。例えば、図２８（Ａ）に示したウェハ１は、その面上に多数のＬＳＩ用の半導体素子（チップ）２が設けられ、切り離して、それぞれがＬＳＩとして使用に供される。図２８（Ｂ）は、上記半導体素子２の内の１個を拡大して示した斜視図である。該半導体素子２の表面には、その周囲に沿って多数の電極３が列設されている。
【０００３】
こうした半導体素子２を工業的に多数生産し、その電気的性能を検査するには、図２９および図３０に示すような構造の接続装置が用いられている。この接続装置は、プローブカード４と、これから斜めに出たタングステン針からなるプローブ５とで構成される。この接続装置による検査では、プローブ５のたわみを利用した接触圧により前記電極３をこすって接触をとり、その電気特性を検査する方法が用いられている。
【０００４】
また、半導体素子の高密度化が進み、図３１に示したように、はんだ接続に供するはんだバンプ６をその電極上に有するチップ状の半導体素子２が開発されている。このような半導体素子２の接続方法として、図３２に示すように、半導体素子２を、配線基板７の表面の電極８に対向させ、上記はんだバンプ６を介して接続する方法がある。この方法は、高密度実装、歩留まりの高い一括接続に適することから、その応用が拡大している。
【０００５】
上記のような半導体素子の高密度化、狭ピッチ化がさらに進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、特開昭６４−７１１４１号公報に記載された技術がある。この技術は、互いに反対方向に突出するようにバネで付勢された２本の可動ピンを、チューブに出没自在に嵌め込んだ形状のスプリングプローブを用いるものである。すなわち、このスプリングプローブの一端側の可動ピンを、検査対象物の電極に当接させ、他端側の可動ピンを、測定回路側の基板に設けられた端子に当接することにより、検査を行う。
【０００６】
スプリングプローブ以外の極細プローブの例として、１９８８年度のＩＴＣ（インターナショナル テスト コンファレンス）の講演論文集の６０１頁から６０７頁に記載された技術がある。図３３は、その構造概略図、図３４は同じく要部拡大斜視図である。ここで用いられる導体検査用のプローブは、フレキシブルな誘電体膜１０の上面にリソグラフ技術で配線１１を形成し、被検査対象の半導体の電極に対応する位置に設けた誘電体膜１０のビア１２に、めっきにより、半円形のバンプ１３を形成したものを接触端子として用いるものである。この技術は、誘電体膜１０の表面に形成した配線１１および配線基板１４を通じて検査回路（図示せず）に接続されているバンプ１３を、板ばね１５によって、検査対象の半導体素子の電極に押し当てて、信号の授受を行って検査する方法である。
【０００７】
また、特開平５−２１１２１８号公報（対応米国出願１９９１年７５０８４２号）に記載されるものがある。これは、金属板、例えば、ステンレス板に、テフロン等の非導電皮膜物で部分的に覆い、覆われていない金属部分に、先端が尖った形状である突起を有する窪みツールを用いて、その突起を押しつけることにより、突起の形状に相当する形状の窪みを形成し、これに、金属を鍍金して金属層を形成し、さらに、それに、誘電体基体が積層される。そして、金属層を含む誘電体基体を金属板から剥がして、構成される。すなわち、このものは、基体上に、尖った接触部分を有するコネクタパッドが複数個配置されたものである。そして、この尖った接触部分を集積回路パッドに押しつけて、検査を行う。
【０００８】
【発明が解決しようとする課題】
ところで、近年、半導体素子の高密度化に伴って、検査用のプローブの高密度多ピン化が進み、半導体素子の電極と検査回路間で電気信号を伝送するための簡便な接続装置の開発が望まれている。そこで、このような観点から、上記従来の技術について検討する。
【０００９】
図２９、図３０に示した従来のプローブカードの検査方法では、プローブ５の形状から、そこでの集中インダクタンスが大きく、高速信号での検査に限界がある。すなわち、プローブカード上での信号線の特性インピーダンスをＲ、プローブの集中インダクタンスをＬとすると、時定数はＬ／Ｒとなる。従って、Ｒ＝５０ｏｈｍ、Ｌ＝５０ｎＨの場合で、時定数は１ｎｓとなる。この程度の高速信号を扱うと、波形がなまり、正確な検査ができない。従って、通常は、直流的な特性検査に限られている。また、上記のプロービング方式では、プローブの空間的な配置に限界があり、半導体素子の電極の高密度化、総数の増大に対応できなくなっている。
【００１０】
一方、２個の可動ピンからなるスプリングプローブを用いる方法は、プローブの長さが比較的短いため高速電気特性を検査することが可能である。但し、自己インダクタンスは、裸のプローブ長にほぼ比例する。したがって、直径０．２ｍｍ、長さ１０ｍｍのプローブの場合、そのインダクタンスは、９ｎＨ程度となる。高速電気信号を乱すクロストークノイズおよびグランドレベルの変動（グランドのリターン電流）は、上記自己インダクタンスの関数となり、裸のプローブ長にほぼ比例する。このため、数百ＭＨｚ以上の高速信号を用いる場合は、１０ｍｍ以下の短いプローブが必要である。しかし、このようなスプリングプローブを製作することは、困難であり、現実的ではない。
【００１１】
また、図３１、図３２に示した銅配線の一部にめっきにより形成したバンプをプローブとする方法は、バンプの先端部が平坦あるいは半円形となるため、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触抵抗が不安定になり、接触時の荷重を数百ｍＮ以上にする必要がある。しかし、接触時の荷重を大きくしすぎることには問題がある。すなわち、半導体素子の高集積化が進み、高密度多ピン、狭ピッチの電極が半導体素子表面に形成されている。そのため、電極直下に多数の能動素子が形成されているため、半導体素子検査時のプローブの電極への接触時の荷重が大き過ぎると、電極およびその直下の能動素子に損傷を与えるおそれがある。
【００１２】
また、特開平５−２１１２１８号公報に開示される方法は、成形型とする金属板に、窪みツールを押しつけることにより、機械的に穴をあけるため、穴あけ精度が悪いという問題がある。すなわち、機械的な操作で行われるため、位置決め精度に限界がある。また、穴のあき方にもばらつきを生じる。この結果、突起の位置、形状および大きさにばらつきが生じるという問題がある。
【００１３】
さらに、特開平５−２１１２１８号公報に開示される方法は、各突起の接触圧を適度な値とすることが配慮されていない。特に、特開平５−２１１２１８号公報に開示される方法は、突起の形状等にばらつきが生じることが予想されるため、接触が不十分な突起を完全に接触させるには、全体として大きな荷重が必要となり、部分的には、過大な接触圧となってしまうという問題がある。
【００１４】
本発明の第１の目的は、被検査対象について、多点かつ高密度で接触できる接触端子を有する接続装置およびその製造方法を提供することにある。
【００１５】
本発明の第２の目的は、プローブの長さを短くできて、高周波数まで対応できる電気特性を有する接続装置およびその製造方法を提供することにある。
【００１６】
本発明の第３の目的は、加工精度が高く、しかも、微細な組立て作業を要せずに製造できる接続装置およびその製造方法を提供することにある。
【００１７】
本発明の第４の目的は、小さな荷重で、接触特性が安定な接触端子を実現させる接続装置およびその製造方法を提供することにある。
【００１９】
【課題を解決するための手段】
本発明の第１の態様によれば、検査対象と電気的に接触して、電気信号を授受するための接続装置であって、
検査対象と電気的に接触するための複数個の接触端子と、
前記各接触端子から引き出された引き出し用配線と、
前記各接触端子および前記引き出し用配線を支持する第１の基材と、
を備え、
前記各接触端子は、
結晶性の第２の基材を異方性エッチングして得られた突起部と、この突起部を支持する突起支持部とを備え、
前記突起部は、その先端側に導電性部分を有し、この導電性部分は、対応する前記引き出し用配線と接続され、
前記第１の基材は、前記突起部後方部分に穴を有し、前記突起支持部は、可撓性を有し、この穴の開口部の少なくとも一部を占める部分を塞ぐように配置され、この部分で前記突起部を支持する
ことを特徴とする接続装置、が提供される。
【００２０】
突起部は、例えば、結晶性の第２の基材を異方性エッチングして得られる突起を有する。そして、前記突起部は、先端が尖った形状となるように、少なくとも先端部において、錐または錐台形状を有する形状に形成される。例えば、角錐、角錐台、より具体的には、八角錐、八角錐台、四角錐、四角錐台が挙げられる。
【００２１】
また、本発明の第２の態様によれば、検査対象と電気的に接触して、電気信号を授受するための接続装置の製造方法であって、
絶縁膜と、これを挾んで積層される第１の基材および第２の基材とからなり前記第２の基材が結晶性である基板を用いて接続装置を製造するに際し、
第２の基材の複数箇所について、それぞれその部分を覆うマスクを形成して、第２の基材を異方性エッチングする工程と、
当該マスクを除去して、該マスクで覆われていた箇所に突起を形成する工程と、
前記突起の先端部に、当該先端部を覆う導電性被覆を形成し、かつ、導電性被覆と接続される引き出し用配線を形成する工程と、
前記突起をその上で支持し、可撓性を有する絶縁膜を設ける工程と
を有し、
前記絶縁膜を設ける工程は、前記第１の基材の突起後方部分をエッチングにより除去して、該第１の基材に穴を形成すると共に、前記絶縁膜に、前記突起を挟んで並行し、前記第１の基材の穴と通じる二つの溝状の穴をエッチングにより形成すること
を特徴とする接続装置の製造方法。が提供される。
【００２２】
前記絶縁膜は、可撓性の大きさ、剛性の大きさ等に合わせて、適宜設けることができる。
【００２３】
また、本発明の第３の態様によれば、前記第１の態様にさらに、前記接触端子が、絶縁膜の表面に形成される構成の接続装置が提供される。
【００２４】
さらには、本発明の第５の態様によれば、前記第１の態様にさらに、緩衝層と、基板とをさらに有し、前記接触端子を構成した基材は、緩衝層を挟んで基板に固定される構成の接続装置が提供される。
【００２９】
【作用】
上記の構成によれば、接触端子を、基材の異方性エッチングにより形成される突起と、この突起に導電性材料で被覆することにより構成することができる。異方性エッチングによれば、例えば、角錐形状ないし角錐台形状の先端が尖った形状が得られる。しかも、エッチング条件を管理することにより、微細で、高密度の接触端子を、多数個、高精度に配置することができる。従って、測定対象物の高密度化に対応することができる。
【００３０】
また、異方性エッチングによる突起を利用することにより、接触端子の長さを、接触端子をエッチング工程で形成しうる程度に短く（０．００１〜０．５ｍｍ）形成することができる。これにより、高速信号の乱れを小さくすることができる。
【００３１】
また、高密度多ピン、狭ピッチの半導体素子の表面電極を全ピン接触することにより、半導体素子全面で電源供給可能な電圧変動の少ない安定した動作状態での検査が実現できる。その結果、高速ＡＣ検査が可能となり、半導体素子の高速動作の確認と出力波形の詳細な観察が可能となり、半導体素子の特性マージンを把握することができることにより、半導体素子の設計への効率の良いフィードバックが可能となる。
【００３２】
また、前記絶縁膜は、突起を支持する部分の突起後方部分に穴が設けられている。そのため、絶縁膜は、突起後方部分が穴の開口部に位置して、第２の基材により支持されないため、たわみやすくなる。そのため、接続装置に複数個の突起が設けられる場合に、それぞれの突起において、絶縁膜がたわんで、電極と突起の間隔のばらつきを吸収することができる。穴の縁で一端が支持される片持ち梁状に形成された絶縁膜、穴の縁で両端が支持されるブリッジ状に形成された絶縁膜、穴の縁全周で支持される絶縁膜を、片持ち梁、あるいは、絶縁膜の表面に形成し、必要に応じて、緩衝層を設けることにより、電極と接触端子の間隔のばらつきを吸収することができる。すなわち、片持ち梁あるいは、絶縁性膜の材料、膜厚、サイズ、および、緩衝層の弾性率を適宜に設定することにより、接触端子は、プロービング時に電極およびその直下の能動素子に損傷を与えない適度な値に、容易に設定することが可能である。また、接触対象である電極に多少の段差があっても、片持ち梁あるいは、絶縁性膜のたわみ、および、緩衝層の弾性により、所定の力にて電極に接触することができる。
【００３３】
電極パターンの変更に対しては、エッチングパターンを取り換えるのみで電極パターンの変更に容易に対応することができる。
【００３４】
基材として、シリコンウェハを用いた場合は、必要に応じて、一般の半導体素子の製造工程を応用して、上記接触端子を形成したシリコンの表面に、コンデンサ、抵抗あるいは集積回路を形成して、電気特性を改善したり、検査回路を形成することができ、信号の乱れの少ない高速のＡＣ検査が可能になる。
【００３５】
基材として、シリコンウェハを用いることにより、検査対象がシリコン系の半導体素子の場合は、線膨張率の差による変位が少ない接続装置が実現でき、例えば、ウェハ状態でも容易に高温で検査可能である。
【００３６】
従って、半導体素子の電極を被接触対象とした高密度、超多ピンで高速信号による動作試験が可能で、高温でも接触端子の先端位置精度が良好で電極パターンの変更にも容易に対応できる接触装置が製作可能である。
【００３７】
なお、本発明の接続装置は、接触対象が半導体素子に限定されることなく、対向する電極の接触装置としても対応でき、狭ピッチ、多ピンであっても製作可能である。
【００３８】
【実施例】
以下、本発明に関わる接続装置、接触端子、および、検査装置について、実施例に基づいて説明する。
【００３９】
なお、本実施例では、まず、突起の形状として角錐形状ないし角錐台形状の代表例として、四角錐ないし四角錐台の形状を形成した実施例について説明する。もちろん、突起の形状は、これに限られない。突起の形状は、後述するように、異方性エッチングにおける、エッチング液の成分比、液温、エッチング時間等を適宜設定することにより変化する。例えば、八角錐ないし八角錐台などの他の形状とすることができる。
【００４０】
図１は、本発明の接続装置の第１実施例の要部を示す。本実施例の接続装置は、複数個の接触端子４２が配置された端子配列体２０と、この端子配列体２０を支持する支持部材４５と、支持部材４５と端子配列体２０との間に装填される緩衝層４６と、支持部材４５を搭載する配線基板７０と、各接触端子４２を配線基板７０の配線と接続するための延長配線シート７１とを備える。
【００４１】
端子配列体２０は、第１の基材を構成するシリコンウェハ２８と、絶縁膜を構成する二酸化シリコン膜２６、３０と、接触端子４２と、二酸化シリコン膜２６に設けられ、該接触端子４２から引き出された引き出し用配線４０とを有する。接触端子４２は、接触端子となる突起部３５と、これを支持する突起支持部４３とで構成される。突起部３５は、後述するように、第２の基材であるシリコンウェハを異方性エッチングすることにより形成される突起３４と、この突起３４を覆う絶縁膜３６と、絶縁膜３６上に設けられる導電性被覆３７とで構成される。突起支持部４３は、二酸化シリコン膜２６で構成される。
【００４２】
シリコンウェハ２８の、突起部３５の後方部分に、穴２８ａが設けられている。上記突起支持部４３は、この穴２８ａの一部を覆うように、穴の開口に位置する。この実施例では、突起支持部４３は、穴２８ａの周辺の１ヶ所に固定され、片持ち梁状に形成されている。従って、突起部３５は、穴２８ａの開口面部に位置する状態で、突起支持部４３により支持される。
【００４３】
延長配線シート７１は、絶縁フィルム７１ａと、この上に設けられた引き出し用延長配線７２とで構成される。この延長配線シート７１は、シリコンウェハ２８の外側で滑らかに折り曲げられて、一端が端子配列体２０の周縁部に固定され、他端が、配線基板７０の上に固定される。引き出し用延長配線７２は、引き出し用配線４０、および、配線基板７０に設けられている電極７３に、それぞれ電気的に接続される。接続は、例えば、はんだ７４を用いて行われる。
【００４４】
なお、引き出し用配線４０の周縁部と電極７３との接続は、絶縁フィルム７１ａに設けられた引き出し用延長配線７２ではなく、ワイヤボンディングによって、接続するようにしてもよい。
【００４５】
配線基板７０は、例えば、ポリイミド、ガラスエポキシ等の樹脂材料からなり、上述した電極７３の他、内部配線７０ａ、接続端子７０ｂ等を有している。配線基板７０と支持部材４５とは、例えば、シリコン系接着剤を用いて接着される。
【００４６】
絶縁フィルム７１ａは、可撓性があり、好ましくは、耐熱性がある樹脂で形成する。本実施例では、ポリイミド樹脂が用いられる。緩衝層４６は、エラストマ等の弾性を有する物質で構成される。具体的には、シリコンゴム等が用いられる。接触端子４２および引き出し用配線４０は、導電性被覆で構成される。これらの詳細については、後述する。また、図１では、接触端子４２および引き出し用配線４０は、説明の簡単のため、１つの接触端子分のみ示すが、もちろん、実際には、後述するように複数個が配置される。
【００４７】
図２に、本発明の接続装置の第２実施例の要部を示す。図２に示す接続装置は、シリコンウェハ２８に設けられている穴２８ａのエッチング形状が異なること、および、これに関連して、接触端子７５の構造が異なることの他は、上記図１に示す接続装置と同様に構成される。すなわち、本実施例では、端子配列体２０において、穴２８ａがシリコンウェハ２８および二酸化シリコン膜３０を貫通する状態で設けられている。また、本実施例では、突起支持部４３は、穴２８ａの開口部の全周で固定支持される。従って、接触端子７５は、穴２８ａの開口部をふさぐ状態で設けられている。この接触端子７５の詳細については、後述する。
【００４８】
図３に、本発明の接続装置の第３実施例の要部を示す。図３に示す接続装置は、端子配列体２０における、穴２８ａの構造および接触端子７６の構造が異なる他は、上記図２に示す接続装置と同様に構成される。この接触端子７６の詳細については、後述する。
【００４９】
図４に、本発明の接続装置の第４実施例の要部を示す。図４に示す接続装置は、引き出し用配線７７の表面に絶縁材料７８を設けた接触端子７９の構造が異なる他は、上記図１および図２および図３に示す接続装置と同様に構成される。ただし、引き出し用配線７７の周縁部には、絶縁フィルム７１ａに設けられた引き出し用延長配線７２が接続され、該絶縁フィルム７１ａに設けられたビア８０を通して、該引き出し用延長配線７２が、配線基板７０に設けられている電極７３に、電気的に接続される。この接触端子７９の詳細については、後述する。
【００５０】
図２３（ｂ１）に、本発明の第５実施例の要部を示す。図２３（ｂ１）に示す接続装置は、基本的な構造は、図３に示す第３実施例と同じである。相違する点は、突起支持部４３が、穴２６ａの開口部周縁の対向する２辺で支持され、接触端子７６ａがブリッジ構造となっている点である。本実施例の接触端子７６ａの詳細については、後述する。
【００５１】
次に、上記第１実施例の接続装置の接触端子部分の構造および製造方法について説明する。
【００５２】
図７に示す接続装置は、片持ち梁構造の突起支持部４３としての二酸化シリコン膜２６を有し、かつ、これに接触端子４２とが設けられている。接触端子４２は、突起３４と、これを被覆する二酸化シリコン３６とからなる突起状形成物と、その先端部に被着された、導電膜３９およびめっき膜４４とからなる導電性被覆とで構成される。また、この接続装置は、二酸化シリコン膜２６の表面に、引き出し用配線４０が、その一端を接触端子４２の先端部に被着された導電膜３９と接続されると共に、一体に形成されている。さらに、この突起支持部４３を表面に形成したシリコンウェハ２８の他方の面に、緩衝層４６を構成するエラストマとしてのシリコンゴムと、支持部材４５を構成するシリコンウェハとが配置される。導電膜３９は、本実施例では、クロム膜３９ａに金膜３９ｂを被着した二層構造で構成される。また、めっき膜４４は、ロジウム膜で構成される。めっき膜４４として、ロジウムを用いる理由は、ロジウムの硬度が金の硬度より大きいことによる。
【００５３】
また、図７に、本実施例の接続装置の各部の代表的な寸法を示す。図７に示す寸法例は、底面の一辺が３０μｍの四角錐形状の接触端子についてのものである。この接触端子は、シリコンウェハをフォトリソグラフ技術によりパターニングして形成されるので、位置および大きさが高精度に決められる。また、異方性エッチングにより形成されるので、形状がシャープに形成できる。特に、先端を、尖った形状とすることができる。これらの特徴は、他の実施例においても共通する。なお、寸法および配置は、一例であって、本発明は、これに限定されるものではない。また、本実施例に限らず、他の実施例においても、同程度の寸法および加工精度が実現できる。
【００５４】
接触端子の先端を尖った形状とするのは、次の理由からである。
【００５５】
測定対象の電極がアルミニウムの場合、表面に酸化膜が形成されていて、接触時の抵抗が不安定となる。このような電極に対して、接触時の抵抗値の変動が０．５Ω以下の安定した抵抗値を得るためには、接触端子の先端部が、電極表面の酸化膜をつき破って、良好な接触を確保する必要がある。そのためには、例えば、接触端子の先端が、半円形の場合、１ピン当たり３００ｍＮ以上の荷重となる接触圧で、各接触端子を電極に擦りつける必要がある。一方、接触端子の先端部が、直径１０μｍ〜３０μｍの範囲の平坦部を有する形状の場合には、１ピン当たり１００ｍＮ以上の荷重となる接触圧で、各接触端子を電極に擦りつける必要がある。
【００５６】
一方、上記した数値で示される形状を持つ本実施例の接続装置の接触端子の場合には、１ピン当たり５ｍＮ以上の荷重となる接触圧があれば、電極に擦りつけることなく、単に押圧するだけで、安定した接触抵抗で、通電を行うことができる。その結果、低針圧で電極に接触すればよいため、電極、または、その直下にある素子に損傷を与えることが防止できる。また、全接触端子にピン圧をかけるために必要な力を小さくすることができる。その結果、この接続装置を用いる試験装置におけるプローバ駆動装置の耐荷重を軽減し、製造コストを低減することができる。
【００５７】
なお、１ピン当たり１００ｍＮ以上の荷重をかけることができる場合は、例えば、接触端子が四角錐台の突起であれば、該四角錐台の先端平坦部の一辺を３０μｍより小さくするならば、点のように尖ってなくてもよい。ただし、上述した理由から、可能な限り、先端部の面積は、小さくすることが好ましい。
【００５８】
次に、図１に示す接続装置を形成するための製造プロセスについて、図５および図６を参照して説明する。図５および図６は、本発明の第１実施例の接続装置について、片持ち梁からなる接触端子を有する端子配列体２０を形成するための製造プロセスを工程順に示したものである。
【００５９】
本実施例では、二酸化シリコン２６を、単結晶のシリコンウェハ２７および２８に挟みこんだ構造のＳＯＩ基板を用いて構成される。すなわち、シリコンウェハ２７に異方性エッチングで突起３４を形成して、シリコンウェハ２８にエッチングで穴２８ａを形成し、かつ、穴２８ａの開口部に、二酸化シリコン膜２６を片持ち梁状に残して、突起支持部４３を形成して、接触端子４２を形成する。
【００６０】
図５（ａ）は、厚さ０．５〜５μｍ程度の二酸化シリコン２６をシリコン単結晶２７および２８に挟みこんだ構造のＳＯＩ基板において、シリコン単結晶２７および２８の（１００）面に熱酸化により二酸化シリコン膜２９および３０を形成する工程を示す。シリコン単結晶２７および２８の酸化は、例えば、ウェット酸素中で酸化温度１０００℃で１００分の熱酸化により、二酸化シリコン膜２９および３０を０．５μｍ程度形成する。
【００６１】
図５（ｂ）は、上記二酸化シリコン膜２９および３０の表面にホトレジストマスク３１および３２を形成し、二酸化シリコン膜２９をエッチングして、二酸化シリコン膜３３のマスクを形成する工程を示す。ホトレジストマスク３１および３２の形成は、次のように行う。まず、二酸化シリコン膜２９および３０の表面に、ホトレジストとしてＯＦＰＲ８００（東京応化工業製）を塗布する。ついで、接触端子を形成する位置に、一辺が１０〜４０μｍ程度の正方形のパターンを露光し、現像液ＮＭＤ３（東京応化工業製）により現像する。次に、ホトレジストマスク３１および３２から露出した二酸化シリコン膜２９を、フッ化水素酸とフッ化アンモニウム液の１：７混液に浸漬してエッチングする。
【００６２】
図５（ｃ）は、上記ホトレジストマスク３１および３２を除去し、二酸化シリコン膜３３をマスクとして、シリコン単結晶２７の（１００）面を異方性エッチングして先端が尖った形状の突起部３４を形成する途中の段階の工程を示す。シリコン単結晶２７のエッチングは、例えば、水酸化カリウムとイソプロパノールと水とを含むエッチング液に浸漬することにより行う。エッチング終了後、ホトレジストマスク３１および３２は、剥離液Ｓ５０２ａ（東京応化工業製）で除去する。
【００６３】
図５（ｄ）は、異方性エッチングして、先端が尖った形状の突起３４を形成した後、突起３４の表面に熱酸化により、二酸化シリコン膜３６を形成して、突起部３６を形成する工程を示す。シリコンから成る突起３４の酸化は、例えば、ウェット酸素中での熱酸化により行なう。これによって、二酸化シリコン膜３６を０．５μｍ程度形成する。なお、図５（ｄ１）は、図５（ｄ）の突起部３５を下方より見た場合の平面図である。
【００６４】
図５（ｅ）は、上記突起部３５の表面の二酸化シリコン膜３６の表面に、導電性被覆３７を形成し、突起部３５の表面および配線形成用のパターンとなるように導電性被覆３７の表面を覆うようにホトレジストマスク３８を形成した工程を示す。導電性被覆３７としては、例えば、スパッタリング法あるいは蒸着法で、二酸化シリコンと密着性のよいクロムを０．０２μｍ被着した後、金を０．２〜０．５μｍ被着した膜を形成するか、または、スパッタリング法あるいは蒸着法で、チタンを０．０２μｍ被着した後、金を０．２〜０．５μｍ被着した膜を形成すればよい。
【００６５】
図５（ｆ）は、上記導電性被覆３７を上記ホトレジストマスク３８を介してエッチングして、突起部３５の導電膜３９および配線４０を形成した後、ホトレジストマスク４１により、二酸化シリコン２６の、突起部３５を支持する絶縁膜として残すべき部分を、他の二酸化シリコン膜２６から分離するための溝部２６ａとなる部分を、エッチングにより除去する工程を示す。この工程では、ホトレジストとしてＯＦＰＲ８００（東京応化工業製）を塗布して、突起部３５の周辺の二酸化シリコン２６の表面のＯＦＰＲ８００（東京応化工業製）を、長方形の長手方向の２辺と、これと直交する短い１辺の部分を帯状に露光する。すなわち、コの字に似た形状（なお、本明細書では、説明の便宜上、この形状をコ字形状ということにする。）の露光パターンを形成する。そして、ＮＭＤ３（東京応化工業製）によって現像することにより、ホトレジストマスク４１を形成する。次に、ホトレジストマスク４１から露出した二酸化シリコン膜２６を、フッ化水素酸とフッ化アンモニウム液の１：７混液に浸漬してエッチングする。
【００６６】
図６（ｇ）、（ｈ）および（ｉ）は、片持ち梁構造の突起支持部４３を形成する工程を段階的に示したものである。すなわち、ここでは、ホトレジストマスク４１を除去し、残った二酸化シリコン膜２６をマスクとして、溝部２６ａから上記シリコン単結晶２８の（１００）面をエッチングする。これにより、二酸化シリコン膜２６で構成され、導電膜３９を設けた突起部３５をその表面で支持する片持ち梁状の突起支持部４３が得られる。なお、図６（ｇ１）は（ｇ）を下方から見た平面図、図６（ｉ１）は（ｉ）を下方から見た平面図、図６（ｉ２）は（ｉ）を下方から見た斜視図である。
【００６７】
ここで、ホトレジストマスク４１は、Ｓ５０２ａ（東京応化工業製）を用いて除去する。シリコン単結晶２８のエッチングは、例えば、水酸化カリウムと水とを含むエッチング液に浸漬することにより行う。なお、この液に代えて、水酸化カリウムとイソプロパノールと水とを含むエッチング液を用いてもよい。また、この工程に、接触端子先端部の四角錐形状を有した導電膜３９の表面に、金あるいはロジウム等を０．２〜２μｍ程度めっきして、めっき膜４４を設けることにより、電気的な接触特性を安定にすることができる。
【００６８】
図７は、接触端子４２を形成した上記シリコン単結晶２８および二酸化シリコン２６、３０からなる基板を、支持部材４５に固定する工程を示す。ここでは、支持部材４５として、シリコン基板が用いられる。二酸化シリコン膜３０の表面と支持部材４５との間に緩衝層４６を挟みこんで、一体化する。本実施例では、例えば、厚さが０．２〜３ｍｍで、硬さ（ＪＩＳＡ）が１５〜７０程度のシリコンゴムを、緩衝層４６として用いている。しかし、緩衝層４６は、これに限定されない。なお、二酸化シリコン膜３０およびシリコン支持部材４５の接着は、シリコンゴム自体に接着力があるので、格別に接着剤を必要としない。なお、接着剤を用いて接着するようにしてもよい。
【００６９】
本実施例によれば、電極パッド部のピッチとして１０μｍ程度の接触端子まで容易に形成できる。また、接触端子の高さの精度として、±２μｍ以内の精度を達成できる。また、本実施例では、接触端子が片持ち梁状に構成されているので、その可撓性が大きくなる。そのため、測定対象物の電極の凹凸の影響を吸収しやすい。
【００７０】
次に、図１に示す接続装置を形成するための他の製造プロセスについて、図８および図９を参照して説明する。本実施例は、複数絶縁層を１層ずつ間に挟んだ構造のＳＯＩ基板を用いた例である。なお、図５および図６に示すプロセスと同じ工程については、説明を省略する。
【００７１】
図８（ａ）は、厚さ０．５〜５μｍの二酸化シリコン２６および４７をシリコン単結晶２７、２８および４８に挟みこんだ構造のＳＯＩ基板において、シリコン単結晶２７および４８の（１００）面に、熱酸化により二酸化シリコン膜２９および３０を形成した工程を示す。シリコン単結晶２７および４８の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜２９および３０を０．５μｍ程度形成する。この後、二酸化シリコン膜２９およびシリコン単結晶２７および二酸化シリコン２６について、前記図５（ｂ）から（ｅ）までの工程と同様の工程により、突起部３５の導電膜３９および配線４０を形成する。
【００７２】
図８（ｂ）は、二酸化シリコン２６の、突起部３５を支持する絶縁膜として残すべき部分を、他の二酸化シリコン膜２６から分離するための溝部２６ａとなる部分を、ホトレジストマスク４１により開口させ、その部分の二酸化シリコン２６を、ホトエッチングにより除去する工程を示す。
【００７３】
図８（ｃ）、（ｄ）および図９（ｅ）は、ホトレジストマスク４１を除去し、上記シリコン単結晶２８の（１００）面を二酸化シリコン層４７が露出するまでエッチングすることにより、突起部３５を表面に有する、二酸化シリコン膜２６の片持ち梁構造の突起支持部４３を形成する工程を段階的に示したものである。なお、図８（ｃ１）は（ｃ）を下方から見た平面図、図９（ｅ１）は（ｅ）を下方から見た平面図、図９（ｅ２）は（ｅ）を下方から見た斜視図である。
【００７４】
なお、この実施例において、接触端子先端部の四角錐形状を有した導電膜３９の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【００７５】
なお、本製造方法は、二酸化シリコン層４７が存在することにより、シリコン単結晶２８の異方性エッチングを、該二酸化シリコン層４７で確実に停止させることができる。これにより、図５および図６の製造方法と比較して、加工精度の向上と、エッチング工程管理が容易となる利点がある。
【００７６】
次に、図１に示す接続装置を形成するための、さらに他の製造プロセスについて、図１０を参照して説明する。なお、図５および図６に示すプロセスと同じ工程については、説明を省略する。
【００７７】
図１０（ａ）は、前記の図５（ａ）から（ｆ）までの工程と同様の工程により、突起部３５の導電膜３９および配線４０を形成した後、ホトレジストマスク４１により、突起部３５の周辺の二酸化シリコン２６をコの字形にエッチングにより除去した工程を示す。
【００７８】
図１０（ｂ）、（ｃ）および（ｄ）は、ホトレジストマスク４１を除去し、上記シリコン単結晶２８の（１００）面をエッチングすることにより、穴２８ａを形成する工程、および、二酸化シリコン膜２６の片持ち梁構造の突起支持部４３を形成する工程を段階的に示したものである。なお、図１０（ｄ１）は（ｄ）を下方から見た斜視図である。シリコン単結晶２８のエッチングは、例えば、エチレンジアミンとピロカテコールと水とを成分に含むエッチング液に浸漬することにより行う。なお、この液に代えて、水酸化カリウムと水とを含むエッチング液を用いてもよい。あるいは、水酸化カリウムとイソプロパノールと水とを含むエッチング液を用いてもよい。
【００７９】
なお、この実施例において、接触端子先端部の四角錐形状を有した導電膜３９の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【００８０】
次に、図１に示す接続装置を形成するための他の製造プロセスについて、図１１を参照して説明する。なお、図５および図６に示すプロセスと同じ工程については、説明を省略する。
【００８１】
図１１（ａ）は、厚さ１〜１０μｍの二酸化シリコン２６をシリコン単結晶２７および２８に挟みこんだ構造のＳＯＩ基板において、前記図５（ｃ）までの工程と同様な工程により、二酸化シリコン膜３３をマスクとして、シリコン単結晶２７の（１００）面を異方性エッチングして先端が概ね尖った形状の突起３４を形成する工程を示す。すなわち、本実施例は、四角錐台状の突起を形成する例である。
【００８２】
図１１（ｂ）は、上記二酸化シリコン膜３３のマスクが、まだ突起部３４に付着して残っている状態で、シリコン単結晶２７の異方性エッチングを中止し、上記二酸化シリコン膜３３をエッチングにより除去する工程を示す。なお、本エッチングでは、二酸化シリコン膜２６および二酸化シリコン膜３０も同時に部分的あるいは全体がエッチングされる。
【００８３】
図１１（ｃ）は、熱酸化により、突起３４およびシリコン単結晶２８の表面に二酸化シリコン膜４９および５０を形成した工程を示す。シリコンの酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜を０．５μｍ程度形成する。
【００８４】
図１１（ｄ）は、片持ち梁構造の突起支持部４３を形成する工程である。すなわち、この工程では、前記の図５（ｅ）〜図６（ｉ）までの工程と同様な工程により、シリコン単結晶２８の（１００）面をエッチングすることにより、穴２８ａを形成する。これにより、先端が概ね尖った形状の突起部３５を表面に有する、二酸化シリコン膜４９の片持ち梁構造の突起支持部４３を形成する。なお、図１１（ｄ１）は、（ｄ）を下方から見た斜視図である。
【００８５】
なお、この実施例において、接触端子先端部の導電膜３９の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【００８６】
なお、本製造方法は、図５および図６の製造方法と比較して、突起部３４の先端部に、任意の大きさの平坦部を形成することができる。この手法は、図１１に示した基板構成に限定されることなく、二酸化シリコン膜をマスクにして、シリコン単結晶を異方性エッチングすることにより、任意の大きさの平坦部を有する突起部を形成する工程において有効である。
【００８７】
次に、図２に示す接続装置を形成するための製造プロセスについて、図１２、図１３および図１４を参照して説明する。
【００８８】
図１２（ａ）は、厚さ０．５〜５μｍの二酸化シリコン２６を、単結晶のシリコンウェハ２７および５１に挟みこんだ構造のＳＯＩ基板において、シリコンウェハ２７の（１００）面およびシリコンウェハ５１の（１１０）面に、熱酸化により二酸化シリコン膜２９および３０を形成する工程を示す。シリコンウェハ２７および５１の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜２９および３０を０．５μｍ程度形成する。
【００８９】
図１２（ｂ）は、上記二酸化シリコン膜２９および３０の表面にホトレジストマスク３１および３２を形成し、二酸化シリコン膜２９をエッチングする工程を示す。
【００９０】
図１２（ｃ）は、上記ホトレジストマスク３１および３２を除去し、二酸化シリコン膜３３をマスクとして、シリコンウェハ２７の（１００）面を異方性エッチングして先端が尖った形状の突起部３４を形成する途中の段階の工程を示す。
【００９１】
図１２（ｄ）は、異方性エッチングして、先端が尖った形状の突起３４を形成した後、突起３４の表面に熱酸化により、二酸化シリコン膜３６を形成して、突起部３５を形成する工程を示す。シリコンから成る突起３４の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜３６を０．５μｍ程度形成する。
【００９２】
図１２（ｅ）は、突起部３５を形成した上記二酸化シリコン膜３６および二酸化シリコン膜３０の表面にホトレジストマスク５２および５３を形成し、二酸化シリコン膜３０をエッチングする工程を示す。
【００９３】
図１２（ｆ）は、上記ホトレジストマスク５２および５３を除去し、二酸化シリコン膜３０をマスクとして、シリコンウェハ５１の（１１０）面を、二酸化シリコン層２６に至るまで異方性エッチングして穴５１ａを形成する工程を示す。
【００９４】
なお、図１２（ｆ１）に示したように、上記シリコンウェハ５１の（１１０）面を、二酸化シリコン層２６の表面に若干残して、二酸化シリコン層２６およびシリコンウェハ５１からなる膜で突起支持部４３を形成することができる。この場合、シリコンウェハ５１の厚さによって、突起支持部４３の強さおよび可撓性を調節するようにしてもよい。その後の工程は、図１２（ｆ）に引き続いた工程と同様であるため、説明を省略する。
【００９５】
上記した手法は、図１２に示した基板構成に限定されることなく、以下に述べるシリコンウェハ５１の（１１０）面あるいは、シリコンウェハ２８の（１００）面を、二酸化シリコン層２６の方向へ異方性エッチングすることにより、任意の厚さのシリコンウェハおよび二酸化シリコン層２６からなる膜を形成する工程において有効である。
【００９６】
図１３（ｇ）は、上記突起部３５の表面の二酸化シリコン膜３６の表面に導電性被覆３７を形成し、突起部３５の表面および配線形成用のパターンとなるように、導電性被覆３７の表面を覆うホトレジストマスク３８を形成する工程を示す。導電性被覆３７としては、例えば、スパッタリング法あるいは蒸着法で、クロムを０．０２μｍ被着した後、金を０．２〜０．５μｍ被着した膜を形成するか、または、スパッタリング法あるいは蒸着法で、チタンを０．０２μｍ被着した後、金を０．２〜０．５μｍ被着した膜を形成すればよい。
【００９７】
図１３（ｈ）は、上記導電性被覆３７を上記ホトレジストマスク３８でエッチングして、突起部３５の導電膜３９および配線４０を形成する工程を示す。なお、図１３（ｈ１）および（ｈ２）は（ｈ）を下方から見た平面図である。ここで、図（ｈ１）は、シリコンウェハ５１を、突起部３５を形成した二酸化シリコン層２６に至るまで異方性エッチングした部分の一部に、導電膜３９を形成した例である。（ｈ２）は、該異方性エッチングした部分の全部を覆おうように導電膜３９を形成した例である。
【００９８】
また、この例では、シリコンウェハ５１に設けられた穴５１ａの開口部全周で二酸化シリコン膜２６が支持され、穴５１ａの開口が、二酸化シリコン膜２６で塞がれる。このため、この例は、突起支持部４３について、片持ち梁構造の場合と比べて、可撓性が小さいが、逆に、剛性が大きくなるという特徴がある。
【００９９】
なお、この工程後に、接触端子先端部の四角錐形状を有した導電膜３９の表面に、金あるいはロジウム等を０．２〜２μｍ程度めっきすることにより、電気的な接触特性を安定にすることができる。
【０１００】
図１４（ｉ）および（ｊ）は、上記の突起部３５を表面に有した二酸化シリコン膜２６を形成した上記シリコンウェハ５１および二酸化シリコン３０からなる基板の二酸化シリコン膜３０の表面と支持部材４５との間に緩衝層４６を挟みこんで、一体化する工程を示す。図１４（ｊ）の実施例では、緩衝層４６は、シリコンウェハ５１に設けられる穴５１ａにも充填される。緩衝層４６としては、例えば、厚さが０．２〜３ｍｍで、硬さ（ＪＩＳＡ）が１５〜７０程度のシリコンゴムが用いられる。しかし、緩衝層用の材料は、これに限定されない。なお、二酸化シリコン膜３０および支持部材４５の接着は、シリコンゴム４６自体に接着力があるので、格別に接着剤を必要としない。なお、接着剤を用いて接着するようにしてもよい。また、本実施例では、他の実施例と同様に、支持部材４５として、シリコン基板を用いる。
【０１０１】
図１４（ｋ）は、上記の突起部３５を表面に有した二酸化シリコン膜２６を形成した上記シリコンウェハ５１および二酸化シリコン３０からなる基板の表面に絶縁膜５４を被着して用いる例である。
【０１０２】
また、図１４（ｌ）は、この絶縁膜５４を、二酸化シリコン膜３０と支持部材４５との間に挟みこんで、一体化して用いる例である。本実施例では、例えば、厚さが５〜２０μｍのポリイミドを、絶縁膜５４として用いている。しかし、絶縁膜は、これに限定されない。なお、該絶縁膜５４と支持部材４５の間に緩衝層を挟み込む構造にしてもよい。
【０１０３】
上記のように、エラストマおよびシリコン基板を付けた構造、あるいは、絶縁膜を付けた構造にすることにより、接触端子部分の強度向上と、弾性率の制御ができる。
【０１０４】
次に、図２に示す接続装置を形成するための他の製造プロセスについて、図１５を参照して説明する。なお、図１２−１４に示すプロセスと同じ工程については、説明を省略する。
【０１０５】
図１５（ａ）は、二酸化シリコン膜３３をマスクとして、シリコンウェハ２７の（１００）面を、異方性エッチングして先端が概ね尖った形状の突起部３４を形成する工程を示す。基板として、厚さ１〜１０μｍの二酸化シリコン２６を、シリコン単結晶からなるシリコンウェハ２７および５１の間に挟みこんだ構造のＳＯＩ基板を用いて、前記の図１２（ａ）−（ｃ）までの工程と同様な工程により、異方性エッチングを行う。
【０１０６】
図１５（ｂ）は、上記二酸化シリコン膜３３のマスクが、まだ突起部３４に付着して残っている状態で、シリコンウェハ２７の異方性エッチングを中止し、上記二酸化シリコン膜３３をエッチングにより除去する工程を示す。なお、本エッチングでは、二酸化シリコン２６および二酸化シリコン膜３０も同時に部分的あるいは全体がエッチングされる。
【０１０７】
図１５（ｃ）は、熱酸化により、突起３４およびシリコン単結晶５１の表面に二酸化シリコン４９および５０を形成して、突起部３５を形成する工程を示す。シリコンの酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜を０．５μｍ程度形成する。
【０１０８】
図１５（ｄ）は、前記の図１２（ｅ）〜図１３（ｈ）までの工程と同様な工程により、シリコンウェハ５１の（１１０）面をエッチングすることにより、穴５１ａを形成すると共に、先端が概ね尖った形状の突起部３５の表面の二酸化シリコン膜４９に、導電膜３９および配線４０を形成する工程を示す。
【０１０９】
なお、この工程後に、接触端子先端部の導電膜３９の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【０１１０】
なお、本製造方法は、図１２−１４の製造方法と比較して、突起３４の先端部に、任意の大きさの平坦部を形成することができる。この手法は、図１５に示した基板構成に限定されることなく、二酸化シリコン膜をマスクにして、シリコン単結晶を異方性エッチングすることにより突起部を形成する工程において、有効である。また、本実施例では、穴５１ａの開口の全体が、二酸化シリコン膜２６で覆われる構造となる。従って、上記図１３（ｈ１）または（ｈ２）で示した構造と同じ特徴を有する。特に、この例では、突起部３５が四角錐台形状であるので、先端の面積が、四角錐形状のものと比べて大きい。したがって、突起支持部４３の剛性が大きいことは、突起の接触圧を上げることに役立つことが期待できる。
【０１１１】
次に、図３に示す接続装置を形成するための製造プロセスについて、図１６および図１７を参照して説明する。なお、図１２−１４に示すプロセスと同じ工程については、説明を省略する。
【０１１２】
図１６（ａ）は、厚さ０．５〜５μｍの二酸化シリコン２６をシリコンウェハ２７および２８に挟みこんだ構造のＳＯＩ基板において、シリコンウェハ２７の（１００）面およびシリコンウェハ２８の（１００）面に熱酸化により二酸化シリコン膜２９および３０を形成する工程を示す。シリコンウェハ２７および２８の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜２９および３０を０．５μｍ程度形成する。
【０１１３】
図１６（ｂ）は、二酸化シリコン膜２６上に突起３４を形成し、シリコンウェハ２８に穴２８ａを形成すると共に、突起部３５に導電性被覆を形成する工程を示す。すなわち、この工程では、図１２（ｂ）〜（ｄ）までの工程と同様な工程により、二酸化シリコン膜２６上に、先端が尖った形状の突起３４を形成し、次に、図１２（ｅ）〜１３（ｈ）までの工程と同様な工程により、シリコンウェハ２８の（１００）面をエッチングすることにより、シリコンウェハ２８に、穴２８ａを形成する。この穴２８ａの開口部は、二酸化シリコン膜２６で覆われた状態にある。そして、開口部を覆っている二酸化シリコン膜２６上に形成した突起３４および二酸化シリコン膜２６上に、導電膜３９および引き出し用配線４０を形成する工程を示す。
【０１１４】
なお、図１６（ｂ１）および（ｂ２）は、（ｂ）を下方から見た平面図である。ここで、図１６（ｂ１）は、シリコンウェハ２８を、突起３４を形成した二酸化シリコン層２６に至るまで異方性エッチングした部分の一部に、導電膜３９を形成した例である。
【０１１５】
（ｂ２）は、該異方性エッチングした部分の全部を覆おうように導電膜３９を形成した例である。
【０１１６】
なお、この工程後に、接触端子先端部の四角錐形状を有した導電膜３９の表面に金あるいはロジウム等を０．２〜２μｍ程度めっきすることにより、電気的な接触特性を安定にすることができる。
【０１１７】
なお、前記の図１４（ｉ）〜（ｌ）までの工程と同様に、図１７（ｃ）〜（ｆ）に示したように、緩衝層４６、および、支持部材４５としてシリコン基板を付けた構造、あるいは、絶縁膜５４を付けた構造にすることにより、接触端子部分の強度向上と、弾性率の制御ができる。
【０１１８】
図１８に、図１６（ｂ）の突起部３５を支持する二酸化シリコン層２６を、片持ち梁の構造にするための製法を示す。なお、図１６および図１７に示すプロセスと同じ工程については、説明を省略する。
【０１１９】
図１８（ａ）は、突起部３５を形成した二酸化シリコン層２６を、ホトレジストマスク５５および５６により、突起部３５の周辺の二酸化シリコン２６を、上述したように、コ字形状にエッチングすることにより除去する工程を示す。ホトレジストとしてＯＦＰＲ８００（東京応化工業）を塗布し、突起部３５の周辺の二酸化シリコン２６の表面のＯＦＰＲ８００（東京応化工業）を、コ字形状に露光し、ＮＭＤ３（東京応化工業）により現像することによりホトレジストマスク５５を形成する。次に、ホトレジストマスク５５に覆われない、すなわち、露出した二酸化シリコン膜２６を、フッ化水素酸とフッ化アンモニウム液の１：７混液に浸漬してエッチングする。
【０１２０】
図１８（ｂ）は、ホトレジストマスク５５および５６を除去し、突起部３５を表面に有した二酸化シリコン膜２６の片持ち梁構造の突起支持部４３を形成する工程を示したものである。なお、第１図（ｂ１）は（ｂ）を下方から見た平面図である。ホトレジストマスク５５および５６は、Ｓ５０２ａ（東京応化工業）を用いて除去する。
【０１２１】
なお、この例において、接触端子先端部の四角錐形状を有した導電膜３９の表面に金あるいはロジウム等を０．２〜２μｍ程度めっきすることにより、電気的な接触特性を安定にすることができる。
【０１２２】
図１８（ｃ）は、片持ち梁構造の突起支持部４３を形成した上記シリコンウェハ２８および二酸化シリコン２６、３０からなる基板の二酸化シリコン膜３０の表面とシリコン基板４５との間に緩衝層４６を挟みこんで、一体化する工程を示す。
【０１２３】
次に、図４に示す接続装置を形成するための製造プロセスについて、図１９を参照して説明する。
【０１２４】
図１９は、基材となるシリコンウェハに異方性エッチングにより四角錐の穴を形成し、このシリコンウェハを型として用いて、四角錐の接触端子先端部を薄膜で形成するための製造プロセスを工程順に示したものである。
【０１２５】
図１９（ａ）は、厚さ０．５〜５μｍ程度の二酸化シリコン２６をシリコンウェハ２７および２８に挟みこんだ構造のＳＯＩ基板において、シリコンウェハ２７および２８の（１００）面に、熱酸化により二酸化シリコン膜２９および３０を形成する工程を示す。シリコンウェハ２７および２８の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜２９および３０を０．５μｍ程度形成する。
【０１２６】
図１９（ｂ）は、上記二酸化シリコン膜２９および３０の表面にホトレジストマスク３１および３２を形成し、二酸化シリコン膜３０をエッチングする工程を示す。
【０１２７】
図１９（ｃ）は、上記ホトレジストマスク３１および３２を除去し、二酸化シリコン膜３０をマスクとして、シリコンウェハ２８の（１００）面を、二酸化シリコン層２６に至るまで異方性エッチングして穴２８ａを形成した後、シリコンウェハ２８の表面に熱酸化により、二酸化シリコン膜５７を形成する工程を示す。シリコンの酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜５７を０．５μｍ程度形成する。
【０１２８】
図１９（ｄ）は、上記二酸化シリコン膜５７の表面にホトレジストマスク５８を形成し、二酸化シリコン膜２６をエッチングして、開口２６ｂを形成する工程を示す。
【０１２９】
図１９（ｅ）は、上記ホトレジストマスク５８を除去し、二酸化シリコン膜２６をマスクとして、開口２６ｂからシリコンウェハ２７の（１００）面を異方性エッチングして、四角錐の形状のエッチング穴５９を形成する工程を示す。
【０１３０】
図１９（ｆ）は、導電性被覆３７を形成する工程を示す。すなわち、この工程では、まず、前記エッチング穴５９および二酸化シリコン膜２６、５７および３０の表面に、導電性被覆３７を形成する。この後、上記エッチング穴５９の表面を覆うと共に、配線形成用のパターンとなるように、該導電性被覆３７の表面にホトレジストマスク６０を形成して、該ホトレジストマスク６０から露出している該導電性被覆３７をエッチングする。導電性被覆３７は、例えば、スパッタリング法あるいは蒸着法で、金を０．２〜０．５μｍ被着して形成される。また、導電性被覆３７は、金膜上に、ニッケルを１〜２μｍ程度、スパッタリング法あるいは蒸着法で成膜し、その表面に、ニッケル、銅または両者を、２〜４０μｍ程度めっきするようにしてもよい。
【０１３１】
なお、導電性被覆３７として、金、ロジウムなどの貴金属を、０．１〜０．５μｍ程度、スパッタリング法あるいは蒸着法で被着した膜に、ニッケルを１〜２μｍ程度、スパッタリング法あるいは蒸着法で被着した膜を用いてもよい。
【０１３２】
図２０（ｇ）は、上記の導電性被覆３７の表面に被着したホトレジストマスク６０および二酸化シリコン膜３０の表面と、支持部材４５であるシリコン基板との間に、緩衝層４６を充填して、一体化する工程を示す。緩衝層４６としては、例えば、シリコンゴムを使用する。また、ポリイミドを塗布して、加熱硬化して形成したものを用いることができる。また、熱硬化したポリイミドの下面に熱硬化前のポリイミドを塗布した二層のポリイミド膜を、上記導電性被覆３７の表面に接着して、加熱硬化して形成したものを用いることができる。
【０１３３】
図２０（ｈ）は、二酸化シリコン膜３１およびシリコンウェハ２７を、それぞれエッチングして除去して、突起部３５を形成する工程を示す。この例は、突起部３５をシリコンの単結晶の突起３４で構成される上記した例と異なり、突起部３５は、シリコン単結晶では構成されていない。
【０１３４】
なお、この例において、接触端子先端部の四角錐形状を有した導電性被覆３７の表面に金あるいはロジウム等を０．２〜２μｍ程度めっきすることにより、電気的な接触特性を安定にすることができる。
【０１３５】
次に、図４に示す接続装置を形成するための他の製造プロセスについて、図２１を参照して説明する。なお、図１９および図２０に示すプロセスと同じ工程については、説明を省略する。
【０１３６】
図２１（ａ）は、厚さ０．５〜５μｍ程度の二酸化シリコン２６をシリコンウェハ２７および２８に挟みこんだ構造のＳＯＩ基板において、前記の図１９（ｅ）までの工程と同様な工程により、二酸化シリコン膜２６をマスクとして、シリコンウェハ２７の（１００）面を異方性エッチングして、四角錐の形状のエッチング穴５９を形成した後、該シリコンウェハ２７のエッチング穴５９の表面に、二酸化シリコン膜６１を形成する工程を示す。
【０１３７】
図２１（ｂ）は、導電性被覆３７を形成する工程を示す。まず、二酸化シリコン膜６１、２６、５７および３０の表面に、下地膜３７ａおよび導電性被覆３７を形成する。
【０１３８】
この後、上記エッチング穴５９の二酸化シリコン膜６１の表面を覆い、配線形成用のパターンとなるように、前記導電性被覆３７の表面を覆うホトレジストマスク６２を形成して、該ホトレジストマスク６２から露出している該導電性被覆３７および該下地膜３７ａをエッチングする。下地膜３７ａは、例えば、スパッタリング法あるいは蒸着法で、クロムを０．０２μｍ被着して形成する。導電性被覆３７は、例えば、スパッタリング法あるいは蒸着法で、下地膜３７ａ上に、金を０．２〜０．５μｍ被着して形成される。
【０１３９】
また、下地膜３７ａは、クロムに代えて、チタンを、スパッタリング法あるいは蒸着法で、０．０２μｍ被着してもよい。さらに、導電性被覆３７は、金膜上に、ニッケルを１〜２μｍ程度、スパッタリング法あるいは蒸着法で成膜し、その表面に、ニッケル、銅または両者を、２〜４０μｍ程度めっきするようにしてもよい。
【０１４０】
なお、導電性被覆３７として、金、ロジウムなどの貴金属を、０．１〜０．５μｍ程度、スパッタリング法あるいは蒸着法で被着した膜に、ニッケルを１〜２μｍ程度、スパッタリング法あるいは蒸着法で被着した膜を用いてもよい。
【０１４１】
図２１（ｃ）は、上記の導電性被覆３７の表面に被着したホトレジストマスク６２および二酸化シリコン膜３０の表面と、支持部材４５であるシリコン基板との間に、緩衝層４６を充填して一体化する工程を示す。緩衝層４６としては、例えば、シリコンゴムを使用する。また、ポリイミドを塗布して、加熱硬化して形成したものを用いることができる。また、熱硬化したポリイミドの下面に熱硬化前のポリイミドを塗布した二層のポリイミド膜を、上記導電性被覆３７の表面に接着して、加熱硬化して形成したものを用いることができる。
【０１４２】
図２１（ｄ）は、突起部３５を形成する工程を示す。すなわち、まず、二酸化シリコン膜３１およびシリコンウェハ２７を、それぞれエッチングして除去する。この後、突起部３５を覆っている二酸化シリコン６１をエッチングして除去した後、下地膜３７ａをエッチングして除去する。
【０１４３】
なお、この例において、接触端子先端部の四角錐形状を有した導電性被覆３７の表面に金あるいはロジウム等を０．２〜２μｍ程度めっきすることにより、電気的な接触特性を安定にすることができる。
【０１４４】
図２２に、図２０（ｈ）の突起部３５を形成した二酸化シリコン層２６を、片持ち梁の構造にする製法を示す。なお、図１９および図２０に示すプロセスと同じ工程については、説明を省略する。
【０１４５】
図２２（ａ）は、前記の図１９（ａ）〜（ｃ）までの工程と同様な工程により、二酸化シリコン層５７を形成した後、ホトレジストマスク６３を形成し、二酸化シリコン層２６を、該ホトレジストマスク６３により、突起部を形成する位置６４の二酸化シリコン膜２６、および該突起部の周辺の二酸化シリコン層２６をコ字形状６５にエッチングにより除去する工程を示す。ホトレジストとしてＯＦＰＲ８００（東京応化工業）を塗布し、突起部形成位置６４の二酸化シリコン膜２６を正方形に、また、該突起部形成位置の周辺の二酸化シリコン膜２６の表面のＯＦＰＲ８００（東京応化工業）を、コ字形状に露光し、ＮＭＤ３（東京応化工業）により現像することによりホトレジストマスク６３を形成する。次に、ホトレジストマスク６３から露出した二酸化シリコン膜２６を、フッ化水素酸とフッ化アンモニウム液の１：７混液に浸漬してエッチングする。
【０１４６】
図２２（ｂ）は、ホトレジストマスク６３を除去し、二酸化シリコン膜２６をマスクとして、シリコンウェハ２７の（１００）面を異方性エッチングして、四角錐のエッチング穴５９を形成すると同時に、シリコンウェハ２７をコ字形状６６にエッチングし、該シリコンウェハ２７のエッチング面および二酸化シリコン膜２６、５７および３０の表面に、導電性被覆３７を形成する工程を示したものである。導電性被覆３７は、図１９（ｆ）と同様な材料で形成すればよい。なお、該シリコンウェハ２７のエッチング面は、図２１（ａ）と同様に熱酸化により、二酸化シリコン膜６１を形成して、下地膜３７ａおよび導電性被覆３７を形成してもよい。
【０１４７】
図２２（ｃ）は、上記の四角錐のエッチング穴５９の表面を覆い、コ字形状のエッチング面６６の導電性被覆３７を被覆せず、配線形成用のパターンを形成するように、導電性被覆３７の表面を覆うホトレジストマスク６７を形成した後、該導電性被覆３７を除去する工程を示す。
【０１４８】
図２２（ｄ）は、上記の導電性被覆３７の表面に被着したホトレジストマスク６７および二酸化シリコン膜３０の表面と、支持部材４５であるシリコン基板との間に、緩衝層４６を挟みこんで一体化した後、二酸化シリコン膜２９およびシリコンウェハ２７を除去する工程を示す。なお、図２２（ｄ１）は、（ｄ）を下方から見た平面図である。
【０１４９】
図２３に、本発明の接続装置の第５実施例の製造工程の一部を示す。本実施例は、基本的には、図１８に示した実施例と同様のプロセスで製造することができる。異なる点は、図１８の例では、突起支持部４３を片持ち梁構造に形成しているが、本実施例では、突起支持部４３を、ブリッジ構造、すなわち、両持ち構造に形成する点にある。従って、プロセスにおいて相違する点は、突起支持部４３の回りの二酸化シリコン膜２６を、コ字形状にエッチングするか、２本並行する溝状にエッチングするかのマスクパターンの相違である。従って、製造プロセスの詳細は、図１８の例を含めて、既に述べられているので、ここでは、説明を省略する。
【０１５０】
なお、この例は、片持ち梁構造の場合より、可撓性は小さいが、剛性は、片持ち梁構造のものより大きい。従って、本実施例は、片持ち梁構造のものと、穴２８ａ（または５１ａ）の開口部全体を塞ぐ構造のものとの中間的な性質を有する。
【０１５１】
なお、図１ないし図２３に示した実施例は、図２４（ａ）および（ｂ）に示すような二酸化シリコン膜の正方形のマスク６８を用いて、シリコン単結晶の（１００）面を異方性エッチングして、四角錐の接触先端部を有する接触端子を形成する例である。この場合、接触端子の先端部を形成するための二酸化シリコン膜の正方形のマスクは、シリコンウェハ２７の（１００）面において、図２４（ａ）に示すように、一辺が〈１１０〉方向と４５度の角をなす方位に配置するか、あるいは、図２４（ｂ）に示すように、一辺が〈１１０〉方向と平行の方位に配置するのが望ましい。
【０１５２】
なお、これまで述べた例では、接触端子を形成するための基材として、シリコンウェハを用いている。しかし、本発明は、これに限定されない。異方性エッチングによって、先端が尖った形状の穴が形成できる結晶であれば、他の結晶を用いてもよい。
【０１５３】
また、突起を形成する第２の基材、例えば、シリコンウェハ２７については、異方性エッチングが必要である。しかし、突起の形成に直接用いられない第１の基材、例えば、シリコンウェハ２８または５１は、必ずしも異方性エッチングである必要はない。通常のエッチングであってもよい。従って、第１の基材であるシリコンウェハ２８および５１は、単結晶でなくてもよい。例えば、多結晶シリコン、アモルファスシリコンであってもよい。
【０１５４】
さらに、上記説明では、基材を便宜状シリコンウェハとしたが、ウェハとして製作されたものに限定する趣旨ではない。上記したプロセスで、突起部が形成できるものであればよい。
【０１５５】
また、上記各例では、接触端子として設けられたものは、全て配線が接続され、有効に使用できるものである。しかし、配線が接続されない、単なる突起としてのみ機能するダミー接触端子を設けることができる。すなわち、接触端子の高さと同じか、または、適宜に設定した高さで、ダミーの接触端子を、必要に応じて適度に配置することができる。これにより、接触端子の高さばらつき、または、被接触対象への押し付け圧力の調整が容易になり、接触特性および信頼性を向上することができる。
【０１５６】
上記した実施例において、片持ち梁状の突起支持部４３は、長方形状の例を示したが、これに限られない。例えば、台形状、平行四辺形状とすることができる。
【０１５７】
また、上記各実施例では、突起部３５ごとに穴２８ａまたは穴５１ａを設けている例を示したが、本発明は、これに限られない。すなわち、複数の突起部３５ごとに、１の穴２８ａまたは穴５１ａを設ける構成としてもよい。すなわち、一つの突起支持部で複数の突起部３５を支持する構造とすることができる。この場合、一つの突起部ごとに独立して引き出し用配線４０を設けて、接触端子４２を突起部３５ごとに形成することができる。次に、それらの例について説明する。なお、一つの突起支持部において支持される複数の突起部について、１または２以上の共通の電極を設ける構成としてもよい。
【０１５８】
図３５（ａ）−（ｄ）に示す例は、それぞれ、第１の基材としてシリコンウェハ５１を用い、第２の基材としてシリコンウェハ２７を用いた実施例である。
【０１５９】
これらの例は、いずれも、図１２（ａ）−（ｄ）に示す工程と同様にして、突起部３５を形成する。そして、図１２（ｅ）および（ｆ）に示す工程と同様に、穴５１ａを異方性エッチングによりあける。ただし、この例では、複数個の突起部３５がその開口面に位置する大きさで、穴５１ａを設ける。そのため、マスクをその大きさで開口させる。
【０１６０】
また、この穴５１ａは、二酸化シリコン膜２６に達するまで行われる。なお、図１２（ｆ１）のように、シリコンウェハ５１の一部を残すようにしてもよい。
【０１６１】
ついで、図１３（ｇ）および（ｈ）に示すように、突起部３５を覆う導電膜３９と、引出し用配線４０とを設ける。さらに、図１４（ｉ）−（ｌ）に示した例と同じように、支持部材４５であるシリコン基板に固定する。これについては、穴５１ａの大きさを除いては、図１４（ｉ）−（ｌ）と同じであるので、説明を省略する。
【０１６２】
図３６（ａ）−（ｄ）に示す例は、それぞれ、第１の基材としてシリコンウェハ２８を用い、第２の基材としてシリコンウェハ２７を用いた実施例である。
【０１６３】
これらの例は、いずれも、図１６（ａ）および（ｂ）に示す工程と同様にして、突起部３５を形成する。そして、図１２（ｅ）および（ｆ）に示す工程と同様に、穴２８ａを異方性エッチングによりあける。ただし、この例では、複数個の突起部３５がその開口面に位置する大きさで、穴２８ａを設ける。そのため、マスクをその大きさで開口させる。また、この穴２８ａは、二酸化シリコン膜２６に達するまで行われる。なお、図１２（ｆ１）のように、シリコンウェハ２８の一部を残すようにしてもよい。
【０１６４】
ついで、図１３（ｇ）および（ｈ）に示すように、突起部３５を覆う導電膜３９と、引出し用配線４０とを設ける。さらに、図１７（ｃ）−（ｆ）に示した例と同じように、支持部材４５であるシリコン基板に固定する。これについては、穴２８ａの大きさを除いては、図１７（ｃ）−（ｆ）と同じであるので、説明を省略する。
【０１６５】
次に、突起部３５を、第１の基材の面に沿って、どのように配列するかに関するいくつかの例を示す。図３７（ａ）に示す例は、測定対象のチップごとに、接触端子の突起部３５の配列を対応させたものである。すなわち、測定対象のチップ対応に、シリコンウェハ２８上に想定されたブロック２０１ごとに、複数の突起部３５を配列したものである。図３７（ｂ）に示す例は、測定対象のチップ複数個（本実施例では２個の例を示している）ごとに、シリコンウェハ２８上に想定されたブロック２０１ごとに、複数個の突起部３５を配列したものである。また、図３７（ｃ）に示す例は、シリコンウェハ２８上に列状のブロックを想定し、このブロックごとに、複数個の突起部を配列したものである。
【０１６６】
上記各実施例では、接触端子４２の先端部の形状が、四角錐あるいは、四角錐台の場合について説明したが、もちろん他の形状の突起部を形成してもよい。
【０１６７】
例えば、八角錐の接触端子先端部の形状を形成する例として、上記各実施例の中で、代表して２例を図３８および図３９に示す。
【０１６８】
図３８（ｉ）は、二酸化シリコン膜２６で構成され、導電膜３９を設けた八角錐の突起部３５を、その表面で支持する片持ち梁状の突起支持部４３を形成した工程後の断面を示したものである。なお、図３８（ｉ１）は（ｉ）を下方から見た平面図、図３８（ｉ２）は（ｉ）を下方から見た斜視図である。ここでは、正方形の二酸化シリコン膜をマスクとして、シリコン単結晶２８の（１００）面を、例えば、水酸化カリウムとイソプロパノールと水とを含むエッチング液に浸漬することにより、シリコン単結晶２８を異方性エッチングして、八角錐状の突起部３５を形成して、図５および図６で説明した工程と同様な工程で接触端子部を形成する。ただし、エッチングの条件、すなわち、エッチング液の成分比、液温、および、エッチング速度は、それらとは異なる管理がなされる。
【０１６９】
図３９（ｈ）は、二酸化シリコン膜２６で構成され、導電膜３９を設けた八角錐の突起部３５を、該二酸化シリコン膜２６の表面に形成して接触端子４２を形成した工程後の断面を示したものである。なお、図３９（ｈ１）は（ｈ）を下方から見た平面図、図３９（ｈ２）は（ｈ）を下方から見た斜視図である。ここでは、正方形の二酸化シリコン膜をマスクとして、シリコン単結晶２８の（１００）面を、水酸化カリウムとイソプロパノールと水とを含むエッチング液に浸漬することにより、シリコン単結晶２８を異方性エッチングして、八角錐状の突起部３５を形成して、図１２および図１３で説明した工程と同様な工程で接触端子部を形成する。
【０１７０】
次に、上記の各実施例で述べられた接触装置の具体的な使用例について説明する。使用例としては、例えば、半導体の検査装置が挙げられる。また、ＴＦＴ型液晶ディスプレイの検査装置にも適用できる。
【０１７１】
図２５は、本発明の接続装置を用いた一実施例である検査装置の要部を示す説明図である。
【０１７２】
本実施例において、検査装置は、半導体装置の製造におけるウェハプローバとして構成されている。この検査装置は、被検査物を支持する試料支持系１２０と、被検査物に接触して電気信号の授受を行なうプローブ系１００と、試料支持系１２０の動作を制御する駆動制御系１５０と、測定を行なうテスタ１７０とで構成される。なお、被検査物としては、半導体ウェハ１を対象としている。この半導体ウェハ１の表面には、外部接続電極としての複数の電極１ａが形成されている。
【０１７３】
試料支持系１２０は、半導体ウェハ１が着脱自在に載置される、ほぼ水平に設けられた試料台１２２と、この試料台１２２を支持する、垂直に配置される昇降軸１２４と、この昇降軸１２４を昇降駆動する昇降駆動部１２５と、この昇降駆動部１２５を支持するＸ−Ｙステージ１２７とで構成される。Ｘ−Ｙステージ１２７は、筐体１２６の上に固定される。昇降駆動部１２５は、例えば、ステッピングモータなどからなる。Ｘ−Ｙステージ１２７の水平面内における移動動作と、昇降駆動部１２５による上下動などを組み合わせることにより、試料台１２２の水平および垂直方向における位置決め動作が行われるものである。また、試料台１２２には、図示しない回動機構が設けられており、水平面内における試料台１２２の回動変位が可能にされている。
【０１７４】
試料台１２２の上方には、プローブ系１００が配置される。すなわち、当該試料台１２２に平行に対向する姿勢で、接続装置１００ａおよび配線基板７０が設けられる。この接続装置１００ａには、複数個の接触端子４２を有する端子配列体２０が、被検査物と対抗する位置に設けられる。この端子配列体２０は、上述した図１で示されるものが用いられる。すなわち、この端子配列体２０は、シリコンウェハ２８と、これに支持される接触端子４２群と、緩衝層４６および支持部材４５が一体的に設けられて構成される。各々の接触端子４２は、該接続装置１００ａの延長配線シート７１に設けられた引き出し用延長配線７２を介して、配線基板７０の下部電極７３および内部配線７０ａとを通して、該配線基板７０に設けられた接続端子７０ｂに接続されている。なお、本実施例では、接続端子７０ｂは、同軸コネクタで構成される。この接続端子７０ｂに接続されるケーブル１７１を介して、テスタ１７０と接続される。
【０１７５】
なお、ここで用いられる接続装置は、図１に示した構造のものに限られない。例えば、図２、図３、図４等に示す構造のものを用いることができる。
【０１７６】
駆動制御系１５０は、ケーブル１７２を介してテスタ１７０と接続されている。また、駆動制御系１５０は、試料支持系１２０の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系１５０は、内部にコンピュータを備え、ケーブル１７２を介して伝達されるテスタ１７０のテスト動作の進行情報に合わせて、試料支持系１２０の動作を制御する。また、駆動制御系１５０は、操作部１５１を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【０１７７】
以下、本実施例の検査装置の動作について説明する。試料台１２２の上に、半導体ウェハ１を固定し、Ｘ−Ｙステージ１２７および回動機構を用いて、該半導体ウェハ１に形成された電極１ａを、接続装置１００ａに形成された接触端子４２の直下に位置決めするため、調整する。その後、駆動制御系１５０は、昇降駆動部１２５を作動させ、試料台１２２を所定の高さまで上昇させることによって、複数の接触端子４２の各々の先端を目的の半導体素子における複数の電極１ａの各々に所定圧で接触させる。ここまでは、操作部１５１からの操作指示に従って、駆動制御系１５０により実行される。なお、これらの位置決め等の調整を自動的に行なうようにしてもよい。例えば、半導体ウェハ１に基準位置のマークを予め付しておき、これを読み取り装置で読み取って、座標の原点を設定するようにして、行なうことができる。この場合、電極の位置は、予め設計データを受け取ることにより、駆動制御系１５０において既知となる。
【０１７８】
この状態で、ケーブル１７１、配線基板７０、延長配線シート７１、および接触端子４２を介して、半導体ウェハ１に形成された半導体素子とテスタ１７０との間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の試験動作が、半導体ウェハ１に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【０１７９】
次に、本発明の接続装置を用いた一実施例である半導体素子のバーンイン工程での検査装置の一例について説明する。
【０１８０】
図２６は、本発明の接続装置を用いた一実施例である半導体素子のバーンイン工程での検査装置の要部を示す斜視図、図２７は、バーンイン用の半導体素子検査装置の断面図である。
【０１８１】
本実施例は、ウェハ状態の半導体素子に電気および温度ストレスを高温状態で加え、半導体素子の特性検査を実施するウェハプローバとして構成されている。
【０１８２】
また、本実施例は、一度に複数枚のウェハ１を恒温槽（図示せず）に入れた状態で、特性検査が行なえるようになっている。
【０１８３】
すなわち、本実施例は、図２７に示すように、恒温槽（図示せず）に置かれる支持具１９０に垂直に取り付けられるマザーボード１８１と、これに垂直に、すなわち、前記支持具１９０に並行にマザーボード１８１に取り付けられる、複数の個別プローブ系１８０とで構成される。
【０１８４】
マザーボード１８１は、各個別プローブ系１８０ごとに設けられるコネクタ１８３と、マザーボード１８１を介して前記コネクタ１８３と通じているケーブル１８２とを有する。ケーブル１８２は、本実施例では図示していないが、前記図２５に示すテスタ１７０と同様なテスタに接続される。
【０１８５】
個別プローブ系１８０は、被検査物ごとに設けられる。この個別プローブ系１８０は、上記した接続装置１００ａと、この接続装置が固定される配線基板７０と、被検査物である半導体ウェハ１を支持するウェハ支持基板１８５と、このウェハ支持基板１８５が載置され、個別プローブ系自体をマーザーボード１８１に取り付けるための支持ボード１８４と、前記接続装置１００ａを半導体ウェハ１に当接させるための押さえ基板１８６とを有する。
【０１８６】
ウェハ支持基板１８５より上方にある各部は、図２６に示す構造となっている。すなわち、ウェハ支持基板１８５は、例えば、金属板で形成され、半導体ウェハ１を着脱自在に収容するための凹部１８５ａと、位置決めのためのノックピン１８７を有する。
【０１８７】
接続装置１００ａは、上述したように、接触端子４２群が設けられている端子配列体２０と、緩衝層４６および支持部材４５と、延長配線シート７１とで構成される。この接続装置１００ａは、配線基板７０に搭載され、各接触端子４２から引出される配線が、配線７０ｄを介して、コネクタ端子７０ｃに接続される。このコネクタ端子７０ｃは、前記コネクタ１８３と嵌合するようになっている。なお、この例は、接続装置１００ａとして、図１に示すものを用いているが、これに限定されない。例えば、図２、図３、図４等に示すものを用いることができる。
【０１８８】
この接続装置１００ａの上方には、押さえ基板１８６が装着される。この押さえ基板１８６は、チャネル状に形成され、そのチャネル１８６ａ内に、配線基板７０が収容される。また、この押さえ基板１８６の周縁部には、前記ノックピン１８７と嵌合する穴１８８が設けられている。
【０１８９】
なお、図２７では、複数の個別プローブ系１８０を、前記支持具１９０に並行にマザーボード１８１に取り付ける例を示したが、これに限定されない。すなわち、個別プローブ系１８０ごとに、テスタに直接接続する構成とすることもできる。
【０１９０】
次に、本実施例の測定動作について、説明する。
【０１９１】
ウェハ支持基板１８５の凹部１８５ａに、半導体ウェハ１を固定し、ノックピン１８７を用いて、該半導体ウェハ１に形成された各電極を、接続装置１００ａに形成された各接触端子４２の直下に位置決めして、複数の接触端子４２の各々の先端を、半導体素子における複数の電極のうち、目的の電極の各々に、所定圧で接触させる。この状態で、ケーブル１８２、マザーボード１８１、コネクタ１８３、配線基板７０、延長配線用シート７１に設けられた図２６には示していない引き出し用延長配線７２（図１参照）、および、接触端子４２を介して、半導体ウェハ１に形成された半導体素子とテスタとの間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の操作が、恒温槽（図示せず）内に設置された支持具１９０に固定されたマザーボード１８１に固定されたウェハ支持基板１８５に搭載された半導体ウェハ１の各々について実施され、動作特性の可否などが判別される。
【０１９２】
なお、接続装置の接触端子を電極に接触させる場合、上記実施例では、接触端子と電極とを一対一対応に接続させているが、これに限られない。すなわち、１個の電極について、複数個の接触端子を接触させるようにしてもよい。これにより、より確実な接触を確保できる。
【０１９３】
上記各実施例では、引き出し用配線４０および引き出し用延長配線７２を通常の単線での配線として扱ってきたが、本発明は、これに限定されない。接地層を設けることによって、各引き出し用配線４０および引き出し用延長配線７２を、マイクロストリップ線路とする構成としてもよい。これより、ＤＣ検査、高周波域、例えば、数ＧＨｚ帯までのＡＣ検査等の、半導体素子の特性検査が可能となる。
【０１９４】
上記の特性検査が可能な接続装置１００ａを用いることにより、例えば、図２６に示した前記個別プロ−ブ系１８０、および、図２７に示した半導体素子検査装置を、前述のバ−ンイン検査に限ることなく、半導体素子の製造における特性検査用のウェハプロ−バとして用いることができる。この場合、半導体素子とテスタ１７０との間の動作電力や動作試験信号などの授受が、特性検査用とバ−ンイン用とで異なる場合でも、テスタからの信号の切り換え、または、マザ−ボ−ドを交換することにより、前記の個別プロ−ブ系１８０に一旦ウェハを装着すれば、一連の検査項目が終了するまで、個別プロ−ブ系１８０に装着したままで検査することが可能となる。
【０１９５】
以上説明した実施例によれば、異方性エッチングにより、高さおよび形態のそろった突起を形成でき、その突起で接触端子を形成できる。また、突起後方に、穴を形成して、突起支持部の可撓性を大きくして、検査対象との接触を良好に行える。また、接触端子を、フォトリソグラフ技術により、高密度かつ高精度に形成することができる。しかも、多数個の接触端子を、位置精度よく一括して形成できる。
【０１９６】
以上に説明した各実施例は、シリコンウェハを用いているが、本発明は、これに限定されない。結晶性の他の材料を用いることもできる。
【０１９７】
また、上記図１、２、３および４に示す各実施例では、支持部材４５を介して配線基板に接続装置を搭載しているが、支持部材を介さずに、緩衝層を介して該接続装置を配線基板に固定するようにしてもよい。
【０１９８】
上記実施例では、片持ち梁状の接触端子を、長方形状の突起支持部４３で構成しているが、この突起支持部の平面形状は、長方形に限られない。例えば、台形状とすることもできる。また、Ｕ字状に形成することもできる。
【０１９９】
【発明の効果】
本発明によれば、接続装置の接触端子を、多点、かつ、高密度化でき、しかも、多端子化において、配線基板の電極パッド部に高密度かつ高精度に先端部が尖った接続端子を一括形成することができるので接続装置の組立性を大幅に向上させる効果がある。
【０２００】
また、本発明によれば、プローブの長さを短くできて、高周波数まで対応できる。
【０２０１】
さらに、接続端子の高さ方向ばらつきは、シリコンの（１００）面の異方性エッチングによる（１１１）面で囲まれた四角錐の形状を形成することにより、横方向ばらつきと同様に、ホトレジストマスクパターンの寸法精度に近いレベルにもっていくことができる。また、ＳＯＩ基板を用いることにより、二酸化シリコン層が異方性エッチング時のストッパとなるため、異方性エッチングのプロセス制御が容易である。これにより、接続端子の先端部位置精度を大幅に向上させる効果がある。しかも、薄膜プロセスで形成するので、加工精度が高く、しかも、微細な組立て作業を要せずに製造できる。
【０２０２】
また、本発明の構成による緩衝層あるいは片持ち粱構造の弾性力によって接続端子を対向した電極に接触させる接続装置においては、接触端子と電極とのあいだの距離のばらつきを吸収して、小さな荷重で、各接触端子に均等の圧力が加わるようにすることができる。それにより、全ピンの接触を確実に行うことができる。また、検査対象物に過大な荷重をかけることを防ぐことができる。
【０２０３】
また、シリコンおよび二酸化シリコン層に耐熱性があり、バーンイン試験（〜２００℃）ができる。また、ＬＳＩ製造プロセスを接触装置の構成材であるシリコン単結晶基板に適用して、接触端子の近傍にコンデンサあるいは抵抗等を形成したり、インピーダンス整合したりすることによって、高周波特性を改善することができる。また、接触端子の近傍に、能動素子を形成して、検査機能を持たせることにより、検査用のテスタの負担を少なくすることもできる。
【図面の簡単な説明】
【図１】本発明の接続装置の第１実施例の構成の要部を示す端面図である。
【図２】本発明の接続装置の第２実施例の構成の要部を示す端面図である。
【図３】本発明の接続装置の第３実施例の構成の要部を示す端面図である。
【図４】本発明の接続装置の第４実施例の構成の要部を示す端面図である。
【図５】図５（ａ）−（ｆ）は、上記第１実施例の接続装置を形成する製造プロセスの一実施例の工程の前段を示す端面図。
【図６】図６（ｇ）−（ｉ２）は、上記図５に示す製造プロセスの工程の後段を示し、図６（ｇ）は端面図、図６（ｇ１）は接触端子を示す平面図、図６（ｈ）、（ｉ）は端面図、図６（ｉ１）は接触端子を示す平面図、図６（ｉ２）は斜視図である。
【図７】本発明の接続装置の第１実施例の構成の詳細な構造を示す端面図である。
【図８】図８（ａ）−（ｃ）および（ｄ）は、本発明の接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図、図８（ｃ１）は接触端子の平面図である。
【図９】図９（ｅ）および（ｅ２）は、本発明の接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図、図９（ｅ１）は接触端子の平面図である。
【図１０】図１０（ａ）−（ｄ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図１０（ｄ１）は接続装置の要部斜視図である。
【図１１】図１１（ａ）−（ｄ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す端面図、図１１（ｄ１）は接続装置の要部斜視図である。
【図１２】図１２（ａ）−（ｆ１）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図である。
【図１３】図１３（ｇ）および（ｈ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の中断を示す端面図、図１３（ｈ１）および（ｈ２）は、この方法により形成される接触端子の構造の例を示す平面図である。
【図１４】図１４（ｉ）−（ｌ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図である。
【図１５】図１５（ａ）−（ｄ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す端面図である。
【図１６】図１６（ａ）および（ｂ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図、図１６（ｂ１）および（ｂ２）は、この方法により形成される接触端子の平面図である。
【図１７】図１７（ｃ）−（ｆ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図である。
【図１８】図１８（ａ）、（ｂ）および（ｃ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図１８（ｂ１）は、この方法により形成される接触端子の構成を示す平面図である。
【図１９】図１９（ａ）−（ｆ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図である。
【図２０】図２０（ｇ）−（ｈ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図である。
【図２１】図２１（ａ）−（ｄ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図である。
【図２２】図２２（ａ）−（ｄ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図２２（ｄ１）は、この方法によって形成される接触端子の平面図である。
【図２３】図２３（ａ）、（ｂ）および（ｃ）は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図２３（ｂ１）は、この方法によって形成される接触端子の平面図である。
【図２４】図２４（ａ）−（ｂ）は、本発明に関わる接続装置の接触端子形成用の二酸化シリコンのマスクを形成する実施例を示す平面図である。
【図２５】本発明の接続装置を搭載した半導体素子検査装置の駆動部の概要を示す構成図である。
【図２６】本発明の接続装置を搭載したバーンイン用の半導体素子検査装置の要部を示す斜視図である。
【図２７】バーンイン用の半導体素子検査装置の断面図である。
【図２８】図２８（Ａ）はウェハの斜視図および図２８（Ｂ）は半導体素子の斜視図である。
【図２９】従来の検査用プローブの断面図である。
【図３０】従来の検査用プローブの平面図である。
【図３１】はんだボールを電極上に有する半導体素子を示す斜視図である。
【図３２】はんだ溶融接続をした半導体素子の実装状態を示す斜視図である。
【図３３】従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。
【図３４】図３３のめっきによるバンプ部分を示す斜視図である。
【図３５】図３５（ａ）−（ｄ）は、本発明に関わる接続装置において、複数個の突起部がその開口面に位置する大きさで穴が形成されている例を示す端面図である。
【図３６】図３６（ａ）−（ｄ）は、本発明に関わる接続装置において、複数個の突起部がその開口面に位置する大きさで穴が形成されている他の例を示す端面図である。
【図３７】図３７（ａ）−（ｃ）は、本発明に関わる接続装置において、複数個の突起部をどのように配列するかの例を示す平面図である。
【図３８】図３８（ｉ）は、上記第１実施例の接続装置を形成する製造プロセスの工程の後段を示す端面図、図３８（ｉ１）は接触端子を示す平面図、図３８（ｉ２）は斜視図である。
【図３９】図３９（ｉ）は、上記第２実施例の接続装置を形成する製造プロセスの工程の後段を示す端面図、図３９（ｉ１）は接触端子を示す平面図、図３９（ｉ２）は斜視図である。
【符号の説明】
１…ウェハ、１ａ…電極、２…半導体素子、３…電極、４…プローブカード、５…プローブ、６…はんだバンプ、７…配線基板、８…電極、１０…誘電体膜、１１…配線、１２…ビア、１３…バンプ、１４…配線基板、１５…板ばね、２０…端子配列体、２６…二酸化シリコン、２６ａ…穴、２７…シリコンウェハ（第２の基材）、２８…シリコンウェハ（第１の基材）、２８ａ…穴、２９、３０…二酸化シリコン膜、３１、３２…ホトレジストマスク、３３…二酸化シリコン膜、３４…突起、３５…突起部、３６…二酸化シリコン膜（絶縁膜）、３７…導電性被覆、３７ａ…下地膜、３８…ホトレジストマスク、３９…導電膜、３９ａ…クロム膜、３９ｂ…金膜、４０…引き出し用配線、４１…ホトレジストマスク、４２…接触端子、４３…突起支持部、４４…めっき膜、４５…支持部材（シリコン基板）、４６…緩衝層、４７…二酸化シリコン、４８…シリコン単結晶、４９、５０…二酸化シリコン膜、５１…シリコンウェハ、５１ａ…穴、５２、５３…ホトレジストマスク、５４…絶縁膜、５５、５６…ホトレジストマスク、５７…二酸化シリコン膜、５８…ホトレジストマスク、５９…エッチング穴、６０…ホトレジストマスク、６１…二酸化シリコン膜、６２、６３…ホトレジストマスク、６４…突起部の形成位置、６５…コ字形状のエッチング位置、６６…コ字形状のエッチング、６７…ホトレジストマスク、６８…正方形のマスク、７０…配線基板、７０ａ…内部配線、７０ｂ…接続端子、７０ｃ…コネクタ端子、７０ｄ…配線、７１…延長配線シート、７１ａ…絶縁フィルム、７２…引き出し用延長配線、７３…電極、７４…はんだ、７５…接触端子、７６…接続端子、７６ａ…接触端子、７７…引き出し用配線、７８…絶縁材料、７９…接続端子、８０…ビア、１００…プローブ系、１００ａ…接続装置、１２０…試料支持系、１２２…試料台、１２４…昇降軸、１２５…昇降駆動部、１２６…筐体、１２７…Ｘ−Ｙステージ、１５０…駆動制御系、１５１…操作部、１７０…テスタ、１７１，１７２…ケーブル、１８０…個別プロ−ブ系、１８１…マザ−ボ−ド、１８２…ケ−ブル、１８３…コネクタ、１８４…支持ボ−ド、１８５…ウェハ支持基板、１８５ａ…ウェハ支持基板の凹部、１８６…押え基板、１８６ａ…チャンネル、１８７…ノックピン、１８８…ノックピンと嵌合する穴、１９０…支持具、２０１…ブロック。[0001]
[Industrial applications]
The present invention relates to a connection device having a contact terminal for transmitting an electric signal by contacting a contacting electrode, a method of manufacturing the same, and a test device using the same. The present invention relates to a connection device suitable for making contact with the connection device.
[0002]
[Prior art]
A large number of semiconductor elements for LSI are provided on a semiconductor wafer and each is cut into chips. For example, a wafer 1 shown in FIG. 28A is provided with a large number of semiconductor elements (chips) 2 for LSI on its surface, cut off, and each is used as an LSI. FIG. 28B is a perspective view showing one of the semiconductor elements 2 in an enlarged manner. A large number of electrodes 3 are arranged on the surface of the semiconductor element 2 along the periphery thereof.
[0003]
In order to industrially produce a large number of such semiconductor elements 2 and inspect their electrical performance, a connection device having a structure as shown in FIGS. 29 and 30 is used. This connection device is composed of a probe card 4 and a probe 5 made of a tungsten needle which is inclined from the probe card 4. In the inspection using this connection device, a method is used in which the electrode 3 is rubbed with a contact pressure by a contact pressure utilizing the deflection of the probe 5 to make contact, and the electrical characteristics thereof are inspected.
[0004]
Further, as the density of the semiconductor elements has been increased, a chip-shaped semiconductor element 2 having solder bumps 6 for solder connection on its electrodes has been developed as shown in FIG. As a method for connecting the semiconductor element 2, as shown in FIG. 32, there is a method in which the semiconductor element 2 is opposed to the electrode 8 on the surface of the wiring board 7 and connected via the solder bump 6. This method is suitable for high-density mounting and high-yield batch connection, and its application is expanding.
[0005]
As an inspection method and an inspection apparatus capable of inspecting the characteristics of a semiconductor element when an operation test using a high-speed signal is required when the density of the semiconductor element and the pitch of the semiconductor element are further advanced as described above, Japanese Patent Application Laid-Open No. There is a technique described in JP-A-71141. This technique uses a spring probe having a shape in which two movable pins urged by a spring so as to protrude in opposite directions are fitted into a tube so as to be able to come and go. In other words, the inspection is performed by bringing the movable pin on one end of the spring probe into contact with the electrode of the test object and the movable pin on the other end with the terminal provided on the substrate on the measurement circuit side. .
[0006]
As an example of an ultrafine probe other than a spring probe, there is a technique described on pages 601 to 607 of the 1988 ITC (International Test Conference) lecture proceedings. FIG. 33 is a schematic diagram of the structure, and FIG. 34 is an enlarged perspective view of the main part. The probe for conductor inspection used here is formed by forming a wiring 11 on the upper surface of a flexible dielectric film 10 by a lithographic technique, and forming a via 12 of the dielectric film 10 provided at a position corresponding to a semiconductor electrode to be inspected. In addition, the one having a semicircular bump 13 formed by plating is used as a contact terminal. According to this technique, a bump 13 connected to an inspection circuit (not shown) through a wiring 11 and a wiring board 14 formed on a surface of a dielectric film 10 is pressed against an electrode of a semiconductor element to be inspected by a leaf spring 15. In this method, signals are transmitted and received for inspection.
[0007]
Further, there is one described in Japanese Patent Application Laid-Open No. Hei 5-212218 (corresponding U.S. Application No. 750,842). This is a metal plate, for example, a stainless steel plate, partially covered with a non-conductive coating material such as Teflon, the metal part that is not covered, using a depression tool having a projection with a sharp pointed tip, By pressing the protrusion, a depression having a shape corresponding to the shape of the protrusion is formed, a metal is plated on this, a metal layer is formed, and a dielectric substrate is laminated thereon. Then, the dielectric substrate including the metal layer is peeled off from the metal plate to be formed. That is, this is one in which a plurality of connector pads having sharp contact portions are arranged on a base. Then, the sharp contact portion is pressed against the integrated circuit pad to perform an inspection.
[0008]
[Problems to be solved by the invention]
By the way, in recent years, as the density of semiconductor elements has increased, the number of pins for inspection probes has increased, and the development of simple connection devices for transmitting electrical signals between the electrodes of semiconductor elements and inspection circuits has been developed. Is desired. Then, from such a viewpoint, the above-mentioned conventional technology will be examined.
[0009]
In the conventional probe card inspection method shown in FIGS. 29 and 30, due to the shape of the probe 5, the concentrated inductance there is large, and there is a limit to the inspection with a high-speed signal. That is, if the characteristic impedance of the signal line on the probe card is R and the concentrated inductance of the probe is L, the time constant is L / R. Therefore, when R = 50 ohm and L = 50 nH, the time constant is 1 ns. When handling such a high-speed signal, the waveform becomes dull and accurate inspection cannot be performed. Therefore, it is usually limited to direct current characteristic inspection. Further, in the above-described probing method, there is a limit in the spatial arrangement of the probes, and it is impossible to cope with an increase in the density of the electrodes of the semiconductor element and an increase in the total number.
[0010]
On the other hand, the method using a spring probe including two movable pins can inspect high-speed electrical characteristics because the length of the probe is relatively short. However, the self-inductance is almost proportional to the bare probe length. Therefore, in the case of a probe having a diameter of 0.2 mm and a length of 10 mm, its inductance is about 9 nH. Crosstalk noise and ground level fluctuations (ground return current) that disturb the high-speed electrical signal are functions of the self-inductance and are substantially proportional to the bare probe length. For this reason, when a high-speed signal of several hundred MHz or more is used, a short probe of 10 mm or less is required. However, manufacturing such a spring probe is difficult and impractical.
[0011]
In the method using a bump formed by plating a part of the copper wiring as shown in FIGS. 31 and 32 as a probe, the tip of the bump becomes flat or semicircular, so that the material surface such as an aluminum electrode or a solder electrode is used. The contact resistance becomes unstable with respect to the material to be contacted, which generates oxides, and the load at the time of contact needs to be several hundred mN or more. However, there is a problem in making the load at the time of contact too large. In other words, the integration of semiconductor elements has been advanced, and high-density, multi-pin, narrow-pitch electrodes have been formed on the surface of semiconductor elements. Therefore, since many active elements are formed directly under the electrodes, when the probe comes into contact with the electrodes during semiconductor element inspection,loadIs too large, there is a risk of damaging the electrode and the active element immediately below it.
[0012]
Further, the method disclosed in Japanese Patent Application Laid-Open No. 5-212218 has a problem in that the hole is mechanically formed by pressing a recess tool against a metal plate to be used as a forming die, so that the hole forming accuracy is poor. That is, since the positioning is performed by a mechanical operation, the positioning accuracy is limited. In addition, variations occur in the way of drilling holes. As a result, there is a problem that the position, shape, and size of the projection are varied.
[0013]
Further, in the method disclosed in Japanese Patent Application Laid-Open No. 5-212218, no consideration is given to setting the contact pressure of each projection to an appropriate value. In particular, the method disclosed in Japanese Patent Application Laid-Open No. Hei 5-212218 is expected to cause variations in the shape and the like of the projections.loadIs necessary, and there is a problem that the contact pressure becomes excessively large.
[0014]
A first object of the present invention is to provide a connection device having a contact terminal capable of contacting an object to be inspected at multiple points and at a high density, and a method of manufacturing the same.
[0015]
A second object of the present invention is to provide a connection device having electrical characteristics that can reduce the length of a probe and can handle high frequencies, and a method of manufacturing the same.
[0016]
A third object of the present invention is to provide a connection device which has high processing accuracy and can be manufactured without requiring a fine assembling operation, and a method of manufacturing the same.
[0017]
A fourth object of the present invention is to provide a smallloadAccordingly, it is an object of the present invention to provide a connection device for realizing a contact terminal having stable contact characteristics and a method for manufacturing the same.
[0019]
[Means for Solving the Problems]
According to a first aspect of the present invention,A connection device for making electrical contact with the test object and transmitting and receiving an electric signal,
A plurality of contact terminals for making electrical contact with the inspection object,
SaidWiring for drawing out from each contact terminal,
Each of the aboveContact terminals andSaidA first base material for supporting the lead-out wiring;
With
SaideachThe contact terminals
A projection obtained by anisotropically etching the crystalline second base material, and a projection supporter for supporting the projection;
The protrusion isSoHas a conductive portion on the tip side, and the conductive portion is connected to the corresponding lead-out wiring,
The first base material has a hole in a rear portion of the protrusion, and the protrusion support portion has flexibility and is disposed so as to close a portion occupying at least a part of an opening of the hole. , Support the protrusions at this part
A connection device is provided.
[0020]
The protrusion has, for example, a protrusion obtained by anisotropically etching the crystalline second base material. Then, the projection is formed in a shape having a cone or a truncated cone at least at the tip so that the tip has a pointed shape. For example, a pyramid, a truncated pyramid, and more specifically, an octagonal pyramid, a truncated octagonal pyramid, a quadrangular pyramid, and a quadrangular pyramid are exemplified.
[0021]
Further, according to a second aspect of the present invention, there is provided a method of manufacturing a connection device for making electrical contact with an inspection target and transmitting and receiving an electric signal,
An insulating film, comprising a first base material and a second base material laminated with the insulating film interposed therebetween, wherein the second base material is crystalline.When manufacturing a connection device using a substrate,
Forming a mask covering each of the plurality of portions of the second base material and anisotropically etching the second base material;
Removing the mask, forming a projection at a location covered by the mask,
A step of forming a conductive coating covering the distal end on the distal end of the protrusion, and forming a lead-out wiring connected to the conductive coating;
Supporting the protrusions thereon and providing a flexible insulating film;
Has,
In the step of providing the insulating film, a portion behind the protrusion of the first base material is removed by etching to form a hole in the first base material, and the insulating film is formed in parallel with the protrusion. Forming two groove-shaped holes communicating with the holes of the first base material by etching;
A method for manufacturing a connection device, comprising: Is provided.
[0022]
The insulating film,It can be provided as appropriate according to the size of the flexibility, the size of the rigidity, and the like.
[0023]
In addition, the present inventionThirdAccording to an aspect, there is further provided a connection device having a configuration in which the contact terminal is formed on a surface of an insulating film.
[0024]
Further, according to a fifth aspect of the present invention, the substrate according to the first aspect further includes a buffer layer and a substrate, and the base material constituting the contact terminal is provided on the substrate with the buffer layer interposed therebetween. A connection device having a fixed configuration is provided.
[0029]
[Action]
According to the above configuration, the contact terminal can be configured by covering the protrusion formed by anisotropic etching of the base material with the conductive material. According to the anisotropic etching, for example, a pyramid shape or a truncated pyramid shape having a sharp tip is obtained. In addition, by controlling the etching conditions, a large number of fine and high-density contact terminals can be arranged with high accuracy. Therefore, it is possible to cope with an increase in the density of the measurement object.
[0030]
In addition, by using the protrusion by anisotropic etching, the length of the contact terminal can be made short (0.001 to 0.5 mm) as long as the contact terminal can be formed in the etching step. Thereby, disturbance of the high-speed signal can be reduced.
[0031]
In addition, by contacting all surface electrodes of a high-density, multi-pin, narrow-pitch semiconductor element with all the pins, an inspection can be realized in a stable operating state with little voltage fluctuation that can supply power over the entire semiconductor element. As a result, a high-speed AC inspection can be performed, a high-speed operation of the semiconductor element can be confirmed, and a detailed observation of the output waveform can be performed. Since a characteristic margin of the semiconductor element can be grasped, the efficiency of the semiconductor element design can be improved. Feedback is possible.
[0032]
In the insulating film, a hole is provided in a portion behind the protrusion that supports the protrusion. Therefore, the insulating film is easily bent because the rear portion of the protrusion is located at the opening of the hole and is not supported by the second base material. Therefore, when a plurality of protrusions are provided in the connection device, the insulating film is bent at each of the protrusions, and variations in the distance between the electrode and the protrusion can be absorbed. An insulating film formed in a cantilever shape with one end supported at the edge of the hole, a bridge-shaped insulating film supported at both ends at the edge of the hole, and an insulating film supported all around the edge of the hole. By forming it on the surface of a cantilever or an insulating film and providing a buffer layer as necessary, it is possible to absorb variations in the distance between the electrode and the contact terminal. That is, by appropriately setting the material, thickness, and size of the cantilever or the insulating film, and the elastic modulus of the buffer layer, the contact terminal damages the electrode and the active element immediately below the electrode during probing. It can be easily set to no moderate value. Further, even if the electrode to be contacted has some steps, the cantilever or the bending of the insulating film and the elasticity of the buffer layer can make contact with the electrode with a predetermined force.
[0033]
With respect to the change of the electrode pattern, it is possible to easily cope with the change of the electrode pattern only by replacing the etching pattern.
[0034]
If a silicon wafer is used as the base material, a capacitor, a resistor, or an integrated circuit is formed on the surface of the silicon on which the contact terminals are formed by applying a general semiconductor element manufacturing process as necessary. In addition, it is possible to improve the electrical characteristics and to form an inspection circuit, thereby enabling high-speed AC inspection with less signal disturbance.
[0035]
By using a silicon wafer as the base material, when the inspection target is a silicon-based semiconductor element, a connection device with less displacement due to a difference in linear expansion coefficient can be realized. is there.
[0036]
Therefore, a high-density, super-multi-pin operation test with high-speed signals is possible for the electrodes of the semiconductor element, and the contact terminal tip position accuracy is good even at high temperatures and the electrode pattern can be easily changed. The device can be manufactured.
[0037]
The connection device of the present invention is not limited to a semiconductor element as a contact target, but can also be used as a contact device for opposing electrodes, and can be manufactured even with a narrow pitch and a large number of pins.
[0038]
【Example】
Hereinafter, a connection device, a contact terminal, and an inspection device according to the present invention will be described based on embodiments.
[0039]
In this embodiment, first, an embodiment in which a quadrangular pyramid or a truncated pyramid is formed as a representative example of a pyramid or a truncated pyramid as a shape of a projection will be described. Of course, the shape of the projection is not limited to this. As will be described later, the shape of the projection changes by appropriately setting the component ratio of the etching solution, the solution temperature, the etching time, and the like in the anisotropic etching. For example, other shapes such as an octagonal pyramid or a truncated octagonal pyramid can be used.
[0040]
FIG. 1 shows a main part of a first embodiment of the connection device of the present invention. The connection device of the present embodiment includes a terminal array 20 on which a plurality of contact terminals 42 are arranged, a support member 45 for supporting the terminal array 20, and a loading member between the support member 45 and the terminal array 20. And a wiring board 70 on which the supporting member 45 is mounted, and an extension wiring sheet 71 for connecting each contact terminal 42 to the wiring of the wiring board 70.
[0041]
The terminal array 20 is provided on the silicon wafer 28 constituting the first base material, the silicon dioxide films 26 and 30 constituting the insulating film, the contact terminals 42, and the silicon dioxide film 26. Drawn out wiring 40. The contact terminal 42 includes a projection 35 serving as a contact terminal and a projection support 43 for supporting the projection 35. The protrusion 35 is, as described later,SecondThe projections 34 are formed by anisotropically etching a silicon wafer as a base material, an insulating film 36 covering the projections 34, and a conductive coating 37 provided on the insulating film 36. The projection support 43 is made of the silicon dioxide film 26.
[0042]
A hole 28a is provided in a portion of the silicon wafer 28 behind the protrusion 35. The projection support portion 43 is located at the opening of the hole so as to cover a part of the hole 28a. In this embodiment, the projection support portion 43 is fixed to one location around the hole 28a and is formed in a cantilever shape. Therefore, the projection 35 is supported by the projection support 43 in a state where the projection 35 is located on the opening surface of the hole 28a.
[0043]
The extension wiring sheet 71 includes an insulating film 71a and an extension wiring 72 provided on the insulation film 71a. The extension wiring sheet 71 is smoothly bent outside the silicon wafer 28, one end is fixed to a peripheral portion of the terminal array 20, and the other end is fixed on the wiring board 70. The extension wiring 72 for extraction is electrically connected to the interconnection 40 for extraction and the electrode 73 provided on the wiring board 70, respectively. The connection is performed using, for example, solder 74.
[0044]
The connection between the peripheral portion of the lead-out wiring 40 and the electrode 73 may be made by wire bonding instead of the lead-out extension wiring 72 provided on the insulating film 71a.
[0045]
The wiring board 70 is made of, for example, a resin material such as polyimide or glass epoxy, and has an internal wiring 70a, a connection terminal 70b, and the like in addition to the electrodes 73 described above. The wiring substrate 70 and the support member 45 are bonded using, for example, a silicon-based adhesive.
[0046]
The insulating film 71a is formed of a flexible, preferably heat-resistant resin. In this embodiment, a polyimide resin is used. The buffer layer 46 is made of an elastic material such as an elastomer. Specifically, silicon rubber or the like is used. The contact terminal 42 and the lead wiring 40 are formed of a conductive coating. Details of these will be described later. In FIG. 1, only one contact terminal is shown for the contact terminal 42 and the lead-out wiring 40 for simplicity of description, but of course, a plurality of contact terminals 42 and the lead-out wiring 40 are actually arranged as described later.
[0047]
FIG. 2 shows a main part of a second embodiment of the connection device of the present invention. The connection device shown in FIG. 2 is different from the connection device shown in FIG. 1 in that the etching shape of the hole 28 a provided in the silicon wafer 28 is different and the structure of the contact terminal 75 is different. It is configured similarly to the connection device. That is, in the present embodiment, the holes 28 a are provided in the terminal array 20 so as to penetrate the silicon wafer 28 and the silicon dioxide film 30. Further, in this embodiment, the projection support portion 43 is fixedly supported on the entire circumference of the opening of the hole 28a. Therefore, the contact terminal 75 is provided so as to cover the opening of the hole 28a. Details of the contact terminal 75 will be described later.
[0048]
FIG. 3 shows a main part of a third embodiment of the connection device of the present invention. The connection device shown in FIG. 3 is configured in the same manner as the connection device shown in FIG. 2 except that the structure of the hole 28a and the structure of the contact terminal 76 in the terminal array 20 are different. Details of the contact terminal 76 will be described later.
[0049]
FIG. 4 shows a main part of a fourth embodiment of the connection device of the present invention. The connecting device shown in FIG. 4 is configured in the same manner as the connecting device shown in FIGS. 1, 2 and 3 except that the structure of the contact terminal 79 in which an insulating material 78 is provided on the surface of the lead wire 77 is different. . However, an extension wire 72 for extraction provided on the insulating film 71a is connected to a peripheral portion of the wire 77 for extraction, and the extension wire 72 for extraction is connected to the wiring board through a via 80 provided on the insulation film 71a. It is electrically connected to an electrode 73 provided on 70. Details of the contact terminal 79 will be described later.
[0050]
FIG. 23 (b1The main part of the fifth embodiment of the present invention is shown in FIG. FIG. 23 (b1The connection device shown in ()) has the same basic structure as the third embodiment shown in FIG. The difference is that the projection support portion 43 is supported on two opposing sides of the periphery of the opening of the hole 26a, and the contact terminal 76a has a bridge structure. The details of the contact terminal 76a of this embodiment will be described later.
[0051]
Next, the structure and manufacturing method of the contact terminal portion of the connection device of the first embodiment will be described.
[0052]
The connecting device shown in FIG. 7 has a silicon dioxide film 26 as a projection support portion 43 having a cantilever structure, and a contact terminal 42 is provided on the silicon dioxide film 26. The contact terminal 42 is composed of a projection formed of the projection 34 and the silicon dioxide 36 covering the projection 34, and a conductive coating of the conductive film 39 and the plating film 44 attached to the tip. Is done. In this connection device, a lead wire 40 is formed on the surface of the silicon dioxide film 26, one end of which is connected to the conductive film 39 attached to the tip of the contact terminal 42, and is integrally formed. . Further, on the other surface of the silicon wafer 28 having the protrusion support portions 43 formed on the surface, silicon rubber as an elastomer forming the buffer layer 46 and a silicon wafer forming the support member 45 are arranged. In this embodiment, the conductive film 39 has a two-layer structure in which a gold film 39b is applied to a chromium film 39a. Further, the plating film 44 is formed of a rhodium film. The reason why rhodium is used as the plating film 44 is that the hardness of rhodium is larger than the hardness of gold.
[0053]
FIG. 7 shows typical dimensions of each part of the connection device of the present embodiment. The dimension example shown in FIG. 7 is for a quadrangular pyramid-shaped contact terminal whose one side of the bottom surface is 30 μm. Since the contact terminals are formed by patterning a silicon wafer by photolithography, the positions and sizes are determined with high precision. In addition, since it is formed by anisotropic etching, the shape can be sharply formed. In particular, the tip can be pointed. These features are common in other embodiments. Note that the dimensions and arrangement are merely examples, and the present invention is not limited to these. Further, not only in this embodiment but also in other embodiments, the same size and processing accuracy can be realized.
[0054]
The reason why the tip of the contact terminal is pointed is as follows.
[0055]
When the electrode to be measured is aluminum, an oxide film is formed on the surface, and the resistance at the time of contact becomes unstable. For such an electrode, in order to obtain a stable resistance value in which the variation of the resistance value at the time of contact is 0.5Ω or less, the tip of the contact terminal breaks the oxide film on the electrode surface, and a good resistance is obtained. It is necessary to ensure contact. For this purpose, for example, when the tips of the contact terminals are semicircular, it is necessary to rub each contact terminal against the electrode with a contact pressure that results in a load of 300 mN or more per pin. On the other hand, when the tip of the contact terminal has a flat portion having a diameter in the range of 10 μm to 30 μm, it is necessary to rub each contact terminal against the electrode with a contact pressure of a load of 100 mN or more per pin. .
[0056]
On the other hand, in the case of the contact terminal of the connection device of the present embodiment having the shape indicated by the above numerical values, if there is a contact pressure that causes a load of 5 mN or more per pin, it is simply pressed without rubbing against the electrode. Only with this, current can be supplied with stable contact resistance. As a result, it is sufficient to contact the electrode with a low stylus pressure, so that damage to the electrode or an element immediately below the electrode can be prevented. Also, the force required to apply pin pressure to all contact terminals can be reduced. As a result, the withstand load of the prober driving device in the test device using this connection device can be reduced, and the manufacturing cost can be reduced.
[0057]
In addition, when a load of 100 mN or more can be applied per pin, for example, if the contact terminal is a truncated square pyramid projection, if one side of the flat end of the truncated square pyramid is smaller than 30 μm, It does not need to be sharp like. However, for the above-described reason, it is preferable to reduce the area of the tip as much as possible.
[0058]
Next, a manufacturing process for forming the connection device shown in FIG. 1 will be described with reference to FIGS. FIGS. 5 and 6 show a manufacturing process for forming the terminal array body 20 having the cantilever contact terminals in the connection device of the first embodiment of the present invention in the order of steps.
[0059]
In this embodiment, an SOI substrate having a structure in which silicon dioxide 26 is sandwiched between single crystal silicon wafers 27 and 28 is used. That is, the projections 34 are formed on the silicon wafer 27 by anisotropic etching, the holes 28a are formed on the silicon wafer 28 by etching, and the silicon dioxide film 26 is left in a cantilever shape at the opening of the hole 28a. Then, the projection support portion 43 is formed, and the contact terminal 42 is formed.
[0060]
FIG. 5 (a) shows a thermal oxidation on the (100) plane of silicon single crystals 27 and 28 in an SOI substrate having a structure in which silicon dioxide 26 having a thickness of about 0.5 to 5 μm is sandwiched between silicon single crystals 27 and 28. A step of forming silicon dioxide films 29 and 30 will now be described. The silicon single crystals 27 and 28 are oxidized by, for example, thermal oxidation in wet oxygen at an oxidation temperature of 1000 ° C. for 100 minutes to form silicon dioxide films 29 and 30 to about 0.5 μm.
[0061]
FIG. 5B shows a step of forming photoresist masks 31 and 32 on the surfaces of the silicon dioxide films 29 and 30 and etching the silicon dioxide film 29 to form a mask of the silicon dioxide film 33. The formation of the photoresist masks 31 and 32 is performed as follows. First, OFPR800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied to the surfaces of the silicon dioxide films 29 and 30 as a photoresist. Subsequently, a square pattern having a side of about 10 to 40 μm is exposed at a position where the contact terminal is to be formed, and is developed with a developing solution NMD3 (manufactured by Tokyo Ohka Kogyo Co., Ltd.). Next, the silicon dioxide film 29 exposed from the photoresist masks 31 and 32 is immersed in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride and etched.
[0062]
FIG. 5C shows that the photoresist masks 31 and 32 are removed, the silicon dioxide film 33 is used as a mask, and the (100) plane of the silicon single crystal 27 is anisotropically etched to form a protruding portion 34 having a sharp tip. Is shown in the middle of the process of forming. The etching of the silicon single crystal 27 is performed, for example, by immersing the silicon single crystal 27 in an etching solution containing potassium hydroxide, isopropanol, and water. After the completion of the etching, the photoresist masks 31 and 32 are removed with a stripping solution S502a (manufactured by Tokyo Ohka Kogyo Co., Ltd.).
[0063]
FIG. 5D shows anisotropic etching to form a projection 34 having a sharp tip, and then forming a silicon dioxide film 36 on the surface of the projection 34 by thermal oxidation to form the projection 36. The steps to be performed will be described. The projection 34 made of silicon is oxidized by, for example, thermal oxidation in wet oxygen. As a result, a silicon dioxide film 36 is formed on the order of 0.5 μm. FIG. 5 (d)1() Is a plan view when the protrusion 35 of FIG. 5D is viewed from below.
[0064]
FIG. 5E shows that a conductive coating 37 is formed on the surface of the silicon dioxide film 36 on the surface of the projection 35, and the conductive coating 37 is formed on the surface of the projection 35 and a wiring forming pattern. The step of forming a photoresist mask 38 so as to cover the surface is shown. As the conductive coating 37, for example, a film in which chromium having good adhesion to silicon dioxide is applied to a thickness of 0.02 μm and then gold is applied to a thickness of 0.2 to 0.5 μm by a sputtering method or an evaporation method is formed. Alternatively, a film may be formed by depositing titanium by 0.02 μm and then depositing gold by 0.2 to 0.5 μm by sputtering or vapor deposition.
[0065]
FIG. 5F shows that the conductive coating 37 is applied to the photoresist mask 38.ThroughAfter etching to form the conductive film 39 and the wiring 40 of the protruding portion 35, a portion of the silicon dioxide 26 to be left as an insulating film supporting the protruding portion 35 is removed from the other silicon dioxide film 26 by a photoresist mask 41. A step of removing a portion to be a groove 26a for separation by etching will be described. In this step, OFPR800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) is applied as a photoresist, and OFPR800 (manufactured by Tokyo Ohka Kogyo Co., Ltd.) on the surface of the silicon dioxide 26 around the protruding portion 35 is attached to two sides in the longitudinal direction of the rectangle, and A portion of one short side orthogonal to each other is exposed in a band shape. That is, an exposure pattern having a shape similar to a U-shape (this shape is referred to as a U-shape for convenience of description in the present specification) is formed. Then, by developing with NMD3 (manufactured by Tokyo Ohka Kogyo), a photoresist mask 41 is formed. Next, the silicon dioxide film 26 exposed from the photoresist mask 41 is immersed and etched in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride.
[0066]
6 (g), (h) and (i) show the steps of forming the projection support portion 43 having a cantilever structure step by step. That is, here, the photoresist mask 41 is removed, and the (100) plane of the silicon single crystal 28 is etched from the groove 26a using the remaining silicon dioxide film 26 as a mask. As a result, a cantilever-shaped projection support portion 43 composed of the silicon dioxide film 26 and supporting the projection portion 35 provided with the conductive film 39 on its surface is obtained. FIG. 6 (g1) Is a plan view of (g) viewed from below, and FIG.1) Is a plan view of (i) viewed from below, and FIG.2() Is a perspective view of (i) viewed from below.
[0067]
Here, the photoresist mask 41 is removed using S502a (manufactured by Tokyo Ohka Kogyo). The etching of the silicon single crystal 28 is performed, for example, by immersion in an etching solution containing potassium hydroxide and water. Note that, instead of this solution, an etching solution containing potassium hydroxide, isopropanol, and water may be used. Further, in this step, the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold or rhodium or the like by about 0.2 to 2 μm to provide a plating film 44, thereby providing an electrical connection. The contact characteristics can be stabilized.
[0068]
FIG. 7 shows a step of fixing a substrate made of the silicon single crystal 28 and the silicon dioxides 26 and 30 on which the contact terminals 42 are formed, to a support member 45. Here, a silicon substrate is used as the support member 45. The buffer layer 46 is interposed between the surface of the silicon dioxide film 30 and the support member 45 to be integrated. In this embodiment, for example, silicon rubber having a thickness of 0.2 to 3 mm and a hardness (JISA) of about 15 to 70 is used as the buffer layer 46. However, the buffer layer 46 is not limited to this. In addition, since the silicon rubber itself has an adhesive force for bonding the silicon dioxide film 30 and the silicon support member 45, no special adhesive is required. In addition, you may make it bond using an adhesive agent.
[0069]
According to this embodiment, it is possible to easily form a contact terminal having a pitch of about 10 μm between the electrode pads. In addition, the accuracy of the height of the contact terminal can be achieved within ± 2 μm. Further, in this embodiment, since the contact terminal is formed in a cantilever shape, its flexibility is increased. Therefore, it is easy to absorb the influence of the unevenness of the electrode of the measurement object.
[0070]
Next, another manufacturing process for forming the connection device shown in FIG. 1 will be described with reference to FIGS. This embodiment is an example in which an SOI substrate having a structure in which a plurality of insulating layers are interposed one by one is used. The description of the same steps as the processes shown in FIGS. 5 and 6 will be omitted.
[0071]
FIG. 8A shows a (100) plane of silicon single crystals 27 and 48 in an SOI substrate having a structure in which silicon dioxides 26 and 47 each having a thickness of 0.5 to 5 μm are sandwiched between silicon single crystals 27, 28 and 48. Next, a process for forming the silicon dioxide films 29 and 30 by thermal oxidation is shown. The silicon single crystals 27 and 48 are oxidized by, for example, thermal oxidation in wet oxygen to form silicon dioxide films 29 and 30 to about 0.5 μm. Thereafter, with respect to the silicon dioxide film 29, the silicon single crystal 27, and the silicon dioxide 26, the conductive film 39 of the protrusion 35 and the wiring 40 are formed by the same steps as those shown in FIGS. 5B to 5E. .
[0072]
FIG. 8B shows that a portion of the silicon dioxide 26 to be left as an insulating film supporting the protrusion 35 is to be opened by a photoresist mask 41 at a portion to be a groove 26 a for separating the portion from another silicon dioxide film 26. The step of removing the silicon dioxide 26 at that portion by photoetching is shown.
[0073]
8 (c), (d) and FIG. 9 (e) show that the photoresist mask 41 is removed and the (100) plane of the silicon single crystal 28 is etched until the silicon dioxide layer 47 is exposed. The step of forming a projection supporting portion 43 having a cantilever structure of a silicon dioxide film 26 having a surface 35 is shown in a stepwise manner. FIG. 8 (c)1) Is a plan view of FIG. 9C viewed from below, and FIG.1) Is a plan view of FIG. 9E viewed from below, and FIG.2() Is a perspective view of (e) viewed from below.
[0074]
In this embodiment, the electrical contact characteristics can be stabilized by plating gold or rhodium on the surface of the conductive film 39 having the quadrangular pyramid shape at the tip of the contact terminal.
[0075]
In the present manufacturing method, the presence of the silicon dioxide layer 47 allows the anisotropic etching of the silicon single crystal 28 to be reliably stopped at the silicon dioxide layer 47. Thereby, there is an advantage that the processing accuracy is improved and the etching process management is easy as compared with the manufacturing method of FIGS.
[0076]
Next, still another manufacturing process for forming the connection device shown in FIG. 1 will be described with reference to FIG. The description of the same steps as the processes shown in FIGS. 5 and 6 will be omitted.
[0077]
FIG. 10A shows that after the conductive film 39 and the wiring 40 of the protrusion 35 are formed by the same process as the process from FIG. 5A to FIG. 5F, the protrusion 35 is formed by the photoresist mask 41. This shows a step of removing the silicon dioxide 26 around the area by etching in a U-shape.
[0078]
10 (b), (c) and (d) show a step of forming a hole 28a by removing the photoresist mask 41 and etching the (100) plane of the silicon single crystal 28, and a silicon dioxide film. 26 shows a step-by-step process of forming the projection support portion 43 of the 26 cantilever structure. FIG. 10 (d)1() Is a perspective view of (d) viewed from below. The etching of the silicon single crystal 28 is performed, for example, by immersing the silicon single crystal 28 in an etching solution containing ethylenediamine, pyrocatechol, and water as components. Note that, instead of this solution, an etching solution containing potassium hydroxide and water may be used. Alternatively, an etching solution containing potassium hydroxide, isopropanol, and water may be used.
[0079]
In this embodiment, the electrical contact characteristics can be stabilized by plating gold or rhodium on the surface of the conductive film 39 having the quadrangular pyramid shape at the tip of the contact terminal.
[0080]
Next, another manufacturing process for forming the connection device shown in FIG. 1 will be described with reference to FIG. The description of the same steps as the processes shown in FIGS. 5 and 6 will be omitted.
[0081]
FIG. 11A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 1 to 10 μm is sandwiched between silicon single crystals 27 and 28 by a process similar to the process up to FIG. A step of anisotropically etching the (100) plane of the silicon single crystal 27 using the film 33 as a mask to form a projection 34 having a substantially sharp tip is shown. That is, the present embodiment is an example of forming a truncated quadrangular pyramid-shaped projection.
[0082]
FIG. 11B shows that, while the mask of the silicon dioxide film 33 is still attached to the protrusions 34, the anisotropic etching of the silicon single crystal 27 is stopped and the silicon dioxide film 33 is etched. Shows the step of removing. In this etching, the silicon dioxide film 26 and the silicon dioxide film 30 are also partially or entirely etched at the same time.
[0083]
FIG. 11C shows a step of forming silicon dioxide films 49 and 50 on the surfaces of the projections 34 and the silicon single crystal 28 by thermal oxidation. The silicon is oxidized by, for example, forming a silicon dioxide film of about 0.5 μm by thermal oxidation in wet oxygen.
[0084]
FIG. 11D shows a step of forming the projection support portion 43 having a cantilever structure. That is, in this step, the hole 28a is formed by etching the (100) plane of the silicon single crystal 28 by the same steps as those shown in FIGS. 5 (e) to 6 (i). As a result, a projection support portion 43 having a cantilever structure of the silicon dioxide film 49 having a projection portion 35 having a substantially sharp tip on the surface is formed. FIG. 11 (d)1() Is a perspective view of (d) viewed from below.
[0085]
In this embodiment, the electrical contact characteristics can be stabilized by plating gold or rhodium on the surface of the conductive film 39 at the tip of the contact terminal.
[0086]
Note that, in the present manufacturing method, a flat portion having an arbitrary size can be formed at the distal end of the projection 34 as compared with the manufacturing method of FIGS. This method is not limited to the substrate configuration shown in FIG. 11, and anisotropically etches a silicon single crystal using a silicon dioxide film as a mask to form a protrusion having a flat portion of an arbitrary size. It is effective in the step of forming.
[0087]
Next, a manufacturing process for forming the connection device shown in FIG. 2 will be described with reference to FIG. 12, FIG. 13 and FIG.
[0088]
FIG. 12A shows a (100) plane of silicon wafer 27 and silicon wafer 51 in an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 0.5 to 5 μm is sandwiched between single crystal silicon wafers 27 and 51. Forming the silicon dioxide films 29 and 30 by thermal oxidation on the (110) plane of FIG. The silicon wafers 27 and 51 are oxidized by, for example, thermal oxidation in wet oxygen to form the silicon dioxide films 29 and 30 to about 0.5 μm.
[0089]
FIG. 12B shows a step of forming photoresist masks 31 and 32 on the surfaces of the silicon dioxide films 29 and 30, and etching the silicon dioxide film 29.
[0090]
FIG. 12C shows that the photoresist masks 31 and 32 are removed, and the silicon dioxide film 33 is used as a mask to anisotropically etch the (100) plane of the silicon wafer 27 to form a projection 34 having a sharp tip. A step in the middle of formation is shown.
[0091]
FIG. 12D shows anisotropic etching to form a projection 34 having a sharp tip, and then forming a silicon dioxide film 36 on the surface of the projection 34 by thermal oxidation to form a projection 35. The following shows the steps performed. The projection 34 made of silicon is oxidized by, for example, thermal oxidation in wet oxygen to form a silicon dioxide film 36 of about 0.5 μm.
[0092]
FIG. 12E shows a process in which photoresist masks 52 and 53 are formed on the surfaces of the silicon dioxide film 36 and the silicon dioxide film 30 on which the projections 35 are formed, and the silicon dioxide film 30 is etched.
[0093]
FIG. 12F shows that the photoresist masks 52 and 53 are removed, and the silicon dioxide film 30 is used as a mask to anisotropically etch the (110) plane of the silicon wafer 51 down to the silicon dioxide layer 26 to form a hole 51a. Is shown.
[0094]
FIG. 12 (f)1As shown in ()), the (110) plane of the silicon wafer 51 may be slightly left on the surface of the silicon dioxide layer 26 to form the projection supporting portion 43 with the film composed of the silicon dioxide layer 26 and the silicon wafer 51. it can. In this case, the strength and flexibility of the projection support portion 43 may be adjusted according to the thickness of the silicon wafer 51. Subsequent steps are the same as the steps subsequent to FIG.
[0095]
The above-described method is not limited to the substrate configuration shown in FIG. 12, and the (110) plane of the silicon wafer 51 or the (100) plane of the silicon wafer 28 described below is changed in the direction of the silicon dioxide layer 26. The anisotropic etching is effective in the step of forming a silicon wafer having an arbitrary thickness and a film made of the silicon dioxide layer 26.
[0096]
FIG. 13 (g) shows that a conductive coating 37 is formed on the surface of the silicon dioxide film 36 on the surface of the projection 35, and the conductive coating 37 is formed on the surface of the projection 35 and a wiring forming pattern. The step of forming a photoresist mask 38 covering the surface is shown. As the conductive coating 37, for example, a film in which chromium is applied to a thickness of 0.02 μm and gold is applied to a thickness of 0.2 to 0.5 μm by a sputtering method or an evaporation method is formed, or a sputtering method or an evaporation method is used. After the deposition of titanium by 0.02 μm, a film in which gold is deposited by 0.2 to 0.5 μm may be formed.
[0097]
FIG. 13H shows a step of etching the conductive coating 37 with the photoresist mask 38 to form the conductive film 39 of the protrusion 35 and the wiring 40. FIG. 13 (h1) And (h)2() Is a plan view of (h) viewed from below. Here, FIG.14) shows an example in which the conductive film 39 is formed on a part of the silicon wafer 51 that is anisotropically etched to reach the silicon dioxide layer 26 on which the protrusions 35 are formed. (H2() Shows an example in which the conductive film 39 is formed so as to cover the entire anisotropically etched portion.
[0098]
In this example, the silicon dioxide film 26 is supported on the entire periphery of the opening of the hole 51 a provided in the silicon wafer 51, and the opening of the hole 51 a is closed by the silicon dioxide film 26. For this reason, this example is characterized in that the projection support portion 43 has a lower flexibility but a higher rigidity as compared with the case of the cantilever structure.
[0099]
After this step, the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold or rhodium or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. Can be.
[0100]
14 (i) and (j) show the surface of the silicon dioxide film 30 of the substrate made of the silicon wafer 51 and the silicon dioxide 30 on which the silicon dioxide film 26 having the projections 35 on the surface is formed, and the support member 45. This shows a step of sandwiching the buffer layer 46 between them and integrating them. In the embodiment shown in FIG. 14 (j), the buffer layer 46 also fills the holes 51a provided in the silicon wafer 51. As the buffer layer 46, for example, silicon rubber having a thickness of 0.2 to 3 mm and a hardness (JISA) of about 15 to 70 is used. However, the material for the buffer layer is not limited to this. In addition, since the silicon rubber 46 itself has an adhesive force for bonding the silicon dioxide film 30 and the support member 45, no special adhesive is required. In addition, you may make it bond using an adhesive agent. In this embodiment, a silicon substrate is used as the support member 45 as in the other embodiments.
[0101]
FIG. 14K shows an example in which an insulating film 54 is applied to the surface of a substrate made of the silicon wafer 51 and the silicon dioxide 30 on which the silicon dioxide film 26 having the above-mentioned projections 35 is formed. .
[0102]
FIG. 14 (l) shows an example in which the insulating film 54 is sandwiched between the silicon dioxide film 30 and the supporting member 45 and used integrally. In this embodiment, for example, polyimide having a thickness of 5 to 20 μm is used as the insulating film 54. However, the insulating film is not limited to this. Note that a structure in which a buffer layer is interposed between the insulating film 54 and the support member 45 may be employed.
[0103]
As described above, by adopting a structure provided with an elastomer and a silicon substrate or a structure provided with an insulating film, the strength of the contact terminal portion can be improved and the elastic modulus can be controlled.
[0104]
Next, another manufacturing process for forming the connection device shown in FIG. 2 will be described with reference to FIG. The description of the same steps as the processes shown in FIGS. 12 to 14 will be omitted.
[0105]
FIG. 15A shows a step of forming a projection 34 having a substantially sharp tip by anisotropically etching the (100) plane of the silicon wafer 27 using the silicon dioxide film 33 as a mask. As shown in FIGS. 12A to 12C, an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 1 to 10 μm is sandwiched between silicon wafers 27 and 51 made of silicon single crystal is used. The anisotropic etching is performed by a process similar to the process described above.
[0106]
FIG. 15B shows a state in which the silicon dioxide film 33 is masked by the anisotropic etching of the silicon wafer 27 while the mask of the silicon dioxide film 33 is still attached to the protrusions 34. The step of removing is shown. In this etching, the silicon dioxide 26 and the silicon dioxide film 30 are also partially or entirely etched at the same time.
[0107]
FIG. 15C shows a step of forming the projections 35 by forming silicon dioxide 49 and 50 on the surfaces of the projections 34 and the silicon single crystal 51 by thermal oxidation. The silicon is oxidized by, for example, forming a silicon dioxide film of about 0.5 μm by thermal oxidation in wet oxygen.
[0108]
FIG. 15D shows a step similar to the steps shown in FIGS. 12E to 13H in which a hole 51a is formed by etching the (110) plane of the silicon wafer 51, A step of forming the conductive film 39 and the wiring 40 on the silicon dioxide film 49 on the surface of the projection 35 having a substantially pointed shape is shown.
[0109]
After this step, the electrical contact characteristics can be stabilized by plating the surface of the conductive film 39 at the tip of the contact terminal with gold or rhodium.
[0110]
In this manufacturing method, a flat portion of an arbitrary size can be formed at the tip of the projection 34 as compared with the manufacturing method of FIGS. This method is not limited to the substrate configuration shown in FIG. 15, but is effective in the step of forming a projection by anisotropically etching a silicon single crystal using a silicon dioxide film as a mask. In this embodiment, the entire opening of the hole 51a is covered with the silicon dioxide film 26. Therefore, FIG.1) Or (h2) Have the same characteristics as the structure shown in FIG. In particular, in this example, since the protrusion 35 has a truncated pyramid shape, the area of the tip is larger than that of the quadrangular pyramid shape. Therefore, it can be expected that the high rigidity of the projection support portion 43 is useful for increasing the contact pressure of the projection.
[0111]
Next, a manufacturing process for forming the connection device shown in FIG. 3 will be described with reference to FIGS. The description of the same steps as the processes shown in FIGS. 12 to 14 will be omitted.
[0112]
FIG. 16A shows a (100) plane of a silicon wafer 27 and a (100) plane of a silicon wafer 28 in an SOI substrate having a structure in which silicon dioxide 26 having a thickness of 0.5 to 5 μm is sandwiched between silicon wafers 27 and 28. A step of forming silicon dioxide films 29 and 30 on the surface by thermal oxidation is shown. The silicon wafers 27 and 28 are oxidized by, for example, thermal oxidation in wet oxygen to form silicon dioxide films 29 and 30 to about 0.5 μm.
[0113]
FIG. 16B shows a step of forming a projection 34 on the silicon dioxide film 26, forming a hole 28a in the silicon wafer 28, and forming a conductive coating on the projection 35. That is, in this step, a projection 34 having a sharp tip is formed on the silicon dioxide film 26 by the same steps as those shown in FIGS. 12B to 12D. The holes (28a) are formed in the silicon wafer (28) by etching the (100) plane of the silicon wafer (28) in the same steps as the steps (13) to (13). The opening of the hole 28a is in a state of being covered with the silicon dioxide film 26. Then, a step of forming a conductive film 39 and a lead-out wiring 40 on the projections 34 formed on the silicon dioxide film 26 covering the opening and the silicon dioxide film 26 will be described.
[0114]
FIG. 16 (b)1) And (b)2() Is a plan view of (b) viewed from below. Here, FIG.13) shows an example in which a conductive film 39 is formed on a part of the silicon wafer 28 which is anisotropically etched to the silicon dioxide layer 26 on which the protrusions 34 are formed.
[0115]
(B2() Shows an example in which the conductive film 39 is formed so as to cover the entire anisotropically etched portion.
[0116]
After this step, the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold, rhodium, or the like by about 0.2 to 2 μm to stabilize the electrical contact characteristics. it can.
[0117]
As shown in FIGS. 17C to 17F, a silicon substrate was attached as the buffer layer 46 and the support member 45 in the same manner as in the steps of FIGS. By employing a structure or a structure provided with the insulating film 54, the strength of the contact terminal portion can be improved and the elastic modulus can be controlled.
[0118]
FIG. 18 shows a method for forming the silicon dioxide layer 26 supporting the protrusion 35 of FIG. 16B into a cantilever structure. The description of the same steps as the processes shown in FIGS. 16 and 17 will be omitted.
[0119]
FIG. 18A shows that the silicon dioxide layer 26 on which the protrusion 35 is formed is etched into the U-shape by etching the silicon dioxide 26 around the protrusion 35 with the photoresist masks 55 and 56 as described above. The step of removing is shown. OFPR800 (Tokyo Ohka Kogyo) is coated as a photoresist, and OFPR800 (Tokyo Ohka Kogyo) on the surface of the silicon dioxide 26 around the protrusion 35 is exposed in a U-shape and developed by NMD3 (Tokyo Ohka Kogyo). A photoresist mask 55 is formed. Next, the silicon dioxide film 26 that is not covered with the photoresist mask 55, that is, exposed, is immersed in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride and etched.
[0120]
FIG. 18B shows a step of removing the photoresist masks 55 and 56 and forming a projection support 43 of a cantilever structure of the silicon dioxide film 26 having the projection 35 on the surface. FIG. 1 (b)1() Is a plan view of (b) viewed from below. The photoresist masks 55 and 56 are removed by using S502a (Tokyo Ohka Kogyo).
[0121]
In this example, it is possible to stabilize the electrical contact characteristics by plating gold or rhodium or the like on the surface of the conductive film 39 having a quadrangular pyramid shape at the tip of the contact terminal with about 0.2 to 2 μm. it can.
[0122]
FIG. 18C shows a buffer layer 46 between the surface of the silicon wafer 28 and the silicon dioxide film 30 of the substrate composed of the silicon dioxides 26 and 30 on which the projection support portions 43 having the cantilever structure are formed, and the silicon substrate 45. The process of integrating them is described below.
[0123]
Next, a manufacturing process for forming the connection device shown in FIG. 4 will be described with reference to FIG.
[0124]
FIG. 19 shows a manufacturing process for forming a quadrangular pyramid hole by anisotropic etching in a silicon wafer serving as a base material, and forming the tip of the quadrangular pyramid contact terminal with a thin film using the silicon wafer as a mold. These are shown in the order of steps.
[0125]
FIG. 19A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of about 0.5 to 5 μm is sandwiched between silicon wafers 27 and 28, by thermally oxidizing the (100) planes of silicon wafers 27 and 28. A step of forming silicon dioxide films 29 and 30 is shown. The silicon wafers 27 and 28 are oxidized by, for example, thermal oxidation in wet oxygen to form silicon dioxide films 29 and 30 to about 0.5 μm.
[0126]
FIG. 19B shows a step of forming photoresist masks 31 and 32 on the surfaces of the silicon dioxide films 29 and 30 and etching the silicon dioxide film 30.
[0127]
FIG. 19C shows that the photoresist masks 31 and 32 are removed, and the (100) plane of the silicon wafer 28 is anisotropically etched down to the silicon dioxide layer 26 using the silicon dioxide film 30 as a mask to form a hole 28a. After the formation of a silicon dioxide film, a process of forming a silicon dioxide film 57 on the surface of the silicon wafer 28 by thermal oxidation is shown. The silicon is oxidized by, for example, thermal oxidation in wet oxygen to form a silicon dioxide film 57 of about 0.5 μm.
[0128]
FIG. 19D shows a step of forming a photoresist mask 58 on the surface of the silicon dioxide film 57 and etching the silicon dioxide film 26 to form an opening 26b.
[0129]
FIG. 19E shows that the (100) plane of the silicon wafer 27 is anisotropically etched from the opening 26b by removing the photoresist mask 58 and using the silicon dioxide film 26 as a mask to form an etching hole 59 having a quadrangular pyramid shape. Is shown.
[0130]
FIG. 19F shows a step of forming the conductive coating 37. That is, in this step, first, the conductive coating 37 is formed on the surfaces of the etching holes 59 and the silicon dioxide films 26, 57 and 30. Thereafter, a photoresist mask 60 is formed on the surface of the conductive coating 37 so as to cover the surface of the etching hole 59 and form a pattern for forming a wiring, and the conductive mask exposed from the photoresist mask 60 is formed. The conductive coating 37 is etched. The conductive coating 37 is formed, for example, by applying gold in a thickness of 0.2 to 0.5 μm by a sputtering method or an evaporation method. The conductive coating 37 is formed by depositing nickel on a gold film by about 1 to 2 μm by sputtering or vapor deposition, and plating nickel or copper or both on the surface by about 2 to 40 μm. Is also good.
[0131]
In addition, as the conductive coating 37, a film obtained by depositing a noble metal such as gold or rhodium by about 0.1 to 0.5 μm by a sputtering method or an evaporation method is coated with nickel by about 1 to 2 μm by a sputtering method or an evaporation method. An applied film may be used.
[0132]
FIG. 20 (g) shows that a buffer layer 46 is filled between the surface of the photoresist mask 60 and the silicon dioxide film 30 attached to the surface of the conductive coating 37 and the silicon substrate as the support member 45. The steps of integration will be described. As the buffer layer 46, for example, silicon rubber is used. Alternatively, a material formed by applying a polyimide and heat-curing the polyimide can be used. Alternatively, a two-layer polyimide film in which polyimide before heat curing is applied to the lower surface of the heat-cured polyimide is adhered to the surface of the conductive coating 37 and heat-cured to form a polyimide film.
[0133]
FIG. 20H shows a step of forming the projection 35 by etching and removing the silicon dioxide film 31 and the silicon wafer 27, respectively. In this example, unlike the above-described example in which the protrusion 35 is formed of the silicon single crystal protrusion 34, the protrusion 35 is not formed of silicon single crystal.
[0134]
In this example, the surface of the conductive coating 37 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold or rhodium for about 0.2 to 2 μm to stabilize the electrical contact characteristics. Can be.
[0135]
Next, another manufacturing process for forming the connection device shown in FIG. 4 will be described with reference to FIG. The description of the same steps as the processes shown in FIGS. 19 and 20 will be omitted.
[0136]
FIG. 21A shows an SOI substrate having a structure in which silicon dioxide 26 having a thickness of about 0.5 to 5 μm is sandwiched between silicon wafers 27 and 28 by a process similar to the process up to FIG. Then, using the silicon dioxide film 26 as a mask, the (100) plane of the silicon wafer 27 is anisotropically etched to form an etching hole 59 in the shape of a quadrangular pyramid. The step of forming the silicon dioxide film 61 is shown.
[0137]
FIG. 21B shows a step of forming the conductive coating 37. First, a base film 37a and a conductive coating 37 are formed on the surfaces of the silicon dioxide films 61, 26, 57 and 30.
[0138]
Thereafter, a photoresist mask 62 is formed to cover the surface of the silicon dioxide film 61 in the etching hole 59 and to cover the surface of the conductive coating 37 so as to form a pattern for forming wiring, and is exposed from the photoresist mask 62. The conductive coating 37 and the base film 37a that are being formed are etched. The base film 37a is formed by depositing chromium at 0.02 μm by, for example, a sputtering method or an evaporation method. The conductive coating 37 is formed by depositing gold on the base film 37a by 0.2 to 0.5 μm by, for example, a sputtering method or an evaporation method.
[0139]
In addition, instead of chromium, titanium may be applied to the base film 37a by sputtering or vapor deposition to a thickness of 0.02 μm. Further, the conductive coating 37 is formed by depositing nickel on a gold film by about 1 to 2 μm by sputtering or vapor deposition, and plating nickel or copper or both on the surface by about 2 to 40 μm. Is also good.
[0140]
In addition, as the conductive coating 37, a film obtained by depositing a noble metal such as gold or rhodium by about 0.1 to 0.5 μm by a sputtering method or an evaporation method is coated with nickel by about 1 to 2 μm by a sputtering method or an evaporation method. An applied film may be used.
[0141]
FIG. 21C shows that a buffer layer 46 is filled between the surface of the photoresist mask 62 and the silicon dioxide film 30 attached to the surface of the conductive coating 37 and the silicon substrate as the support member 45. The step of integrating is shown. As the buffer layer 46, for example, silicon rubber is used. Alternatively, a material formed by applying a polyimide and heat-curing the polyimide can be used. Alternatively, a two-layer polyimide film in which polyimide before heat curing is applied to the lower surface of the heat-cured polyimide is adhered to the surface of the conductive coating 37 and heat-cured to form a polyimide film.
[0142]
FIG. 21D shows a step of forming the protrusion 35. That is, first, the silicon dioxide film 31 and the silicon wafer 27 are respectively removed by etching. After that, the silicon dioxide 61 covering the protrusion 35 is removed by etching, and then the base film 37a is removed by etching.
[0143]
In this example, the surface of the conductive coating 37 having a quadrangular pyramid shape at the tip of the contact terminal is plated with gold or rhodium for about 0.2 to 2 μm to stabilize the electrical contact characteristics. Can be.
[0144]
FIG. 22 shows a manufacturing method in which the silicon dioxide layer 26 on which the protrusion 35 of FIG. 20H is formed has a cantilever structure. The description of the same steps as the processes shown in FIGS. 19 and 20 will be omitted.
[0145]
FIG. 22A shows that a silicon dioxide layer 57 is formed by a process similar to that of FIGS. 19A to 19C, and then a photoresist mask 63 is formed. A step of removing the silicon dioxide film 26 at the position 64 where the protrusion is to be formed and the silicon dioxide layer 26 around the protrusion by etching using a photoresist mask 63 into a U-shape 65 is shown. OFPR800 (Tokyo Ohka Kogyo Co., Ltd.) is applied as a photoresist, and the silicon dioxide film 26 at the protruding portion forming position 64 is made square, and OFPR800 (Tokyo Ohka Kogyo Co., Ltd.) on the surface of the silicon dioxide film 26 around the protruding portion forming position is applied. The photoresist mask 63 is formed by exposing in a U-shape and developing with NMD3 (Tokyo Ohka Kogyo). Next, the silicon dioxide film 26 exposed from the photoresist mask 63 is etched by immersing it in a 1: 7 mixed solution of hydrofluoric acid and ammonium fluoride.
[0146]
FIG. 22B shows that the photoresist mask 63 is removed, and the (100) plane of the silicon wafer 27 is anisotropically etched using the silicon dioxide film 26 as a mask to form a quadrangular pyramid etching hole 59 and silicon etching. This figure shows a step of etching the wafer 27 into a U-shape 66 and forming a conductive coating 37 on the etched surface of the silicon wafer 27 and the surfaces of the silicon dioxide films 26, 57 and 30. The conductive coating 37 may be formed of a material similar to that shown in FIG. The silicon dioxide film 61 may be formed on the etched surface of the silicon wafer 27 by thermal oxidation in the same manner as in FIG. 21A to form the base film 37a and the conductive coating 37.
[0147]
FIG. 22 (c) shows a conductive pattern that covers the surface of the above-mentioned square pyramid etching hole 59, does not cover the conductive coating 37 of the U-shaped etching surface 66, and forms a wiring forming pattern. After forming a photoresist mask 67 covering the surface of the coating 37, a step of removing the conductive coating 37 will be described.
[0148]
FIG. 22D shows a buffer layer 46 sandwiched between the surface of the photoresist mask 67 and the silicon dioxide film 30 attached to the surface of the conductive coating 37 and the silicon substrate as the support member 45. A step of removing the silicon dioxide film 29 and the silicon wafer 27 after integration is shown. FIG. 22 (d)1() Is a plan view of (d) as viewed from below.
[0149]
FIG. 23 shows a part of the manufacturing process of the fifth embodiment of the connection device of the present invention. This embodiment can be manufactured by basically the same process as the embodiment shown in FIG. The difference is that, in the example of FIG. 18, the projection support portion 43 is formed in a cantilever structure. is there. Therefore, the difference in the process is the difference in the mask pattern between the etching of the silicon dioxide film 26 around the projection supporting portion 43 in a U-shape and the etching in the shape of two parallel grooves. Therefore, since the details of the manufacturing process have already been described, including the example of FIG. 18, the description is omitted here.
[0150]
In this example, the flexibility is smaller than that of the cantilever structure, but the rigidity is larger than that of the cantilever structure. Therefore, this embodiment has an intermediate property between that of the cantilever structure and that of the structure that covers the entire opening of the hole 28a (or 51a).
[0151]
In the embodiment shown in FIGS. 1 to 23, the (100) plane of the silicon single crystal is anisotropically formed using a square mask 68 of a silicon dioxide film as shown in FIGS. 24 (a) and 24 (b). This is an example of forming a contact terminal having a quadrangular pyramid contact tip portion by conducting etching. In this case, as shown in FIG. 24A, a square mask of a silicon dioxide film for forming the tip of the contact terminal has a side of <110> direction and a 45 It is desirable to arrange in an azimuth at an angle of degree, or as shown in FIG.
[0152]
In the examples described above, a silicon wafer is used as a base material for forming the contact terminals. However, the present invention is not limited to this. Other crystals may be used as long as they can form a hole with a sharp tip by anisotropic etching.
[0153]
Further, the second base material on which the projections are formed, for example, the silicon wafer 27, requires anisotropic etching. However, the first substrate that is not directly used for forming the protrusion, for example, the silicon wafer 28 or 51, does not necessarily need to be anisotropically etched. Normal etching may be used. Therefore, the silicon wafers 28 and 51, which are the first base members, need not be single crystals. For example, it may be polycrystalline silicon or amorphous silicon.
[0154]
Further, in the above description, the base material is a silicon wafer for convenience, but the present invention is not limited to a wafer manufactured as a wafer. What is necessary is just to be able to form a projection by the above-mentioned process.
[0155]
In each of the above examples, all of the terminals provided as the contact terminals are connected to wiring and can be used effectively. However, a dummy contact terminal to which no wiring is connected and which functions only as a simple projection can be provided. That is, the dummy contact terminals can be appropriately arranged as needed at the same height as the contact terminals or at an appropriately set height. Thereby, the height variation of the contact terminals or the adjustment of the pressing pressure against the contact target becomes easy, and the contact characteristics and reliability can be improved.
[0156]
In the above-described embodiment, the cantilever-shaped projection support portion 43 has a rectangular shape, but is not limited thereto. For example, the shape may be a trapezoid or a parallelogram.
[0157]
Further, in each of the above embodiments, the example in which the hole 28a or the hole 51a is provided for each protrusion 35 has been described, but the present invention is not limited to this. That is, one hole 28a or one hole 51a may be provided for each of the plurality of protrusions 35. That is, it is possible to adopt a structure in which a plurality of projections 35 are supported by one projection support. In this case, it is possible to provide the lead-out wiring 40 independently for each projection, and to form the contact terminal 42 for each projection 35. Next, those examples will be described. Note that one or more common electrodes may be provided for a plurality of projections supported by one projection support.
[0158]
The examples shown in FIGS. 35A to 35D are examples using the silicon wafer 51 as the first base material and the silicon wafer 27 as the second base material, respectively.
[0159]
In each of these examples, the projection 35 is formed in the same manner as in the steps shown in FIGS. Then, similarly to the steps shown in FIGS. 12E and 12F, holes 51a are formed by anisotropic etching. However, in this example, the holes 51a are provided in such a size that the plurality of protrusions 35 are located on the opening surface. Therefore, the mask is opened to the size.
[0160]
The hole 51a is formed until the hole 51a reaches the silicon dioxide film 26. FIG. 12 (f)1), A part of the silicon wafer 51 may be left.
[0161]
Next, as shown in FIGS. 13G and 13H, a conductive film 39 covering the protrusion 35 and a lead-out wiring 40 are provided. Further, similarly to the example shown in FIGS. 14 (i) to (l), the support member 45 is fixed to a silicon substrate. This is the same as FIG. 14 (i)-(l) except for the size of the hole 51a, and therefore the description is omitted.
[0162]
The examples shown in FIGS. 36A to 36D are examples using a silicon wafer 28 as a first base material and a silicon wafer 27 as a second base material, respectively.
[0163]
In each of these examples, the protrusion 35 is formed in the same manner as in the steps shown in FIGS. Then, similarly to the steps shown in FIGS. 12E and 12F, the hole 28a is opened by anisotropic etching. However, in this example, the hole 28a is provided in such a size that the plurality of protrusions 35 are located on the opening surface. Therefore, the mask is opened to the size. The hole 28a is formed until the silicon dioxide film 26 is reached. FIG. 12 (f)1), A part of the silicon wafer 28 may be left.
[0164]
Next, as shown in FIGS. 13G and 13H, a conductive film 39 covering the protrusion 35 and a lead-out wiring 40 are provided. Further, similarly to the example shown in FIGS. 17C to 17F, the support member 45 is fixed to a silicon substrate. This is the same as FIGS. 17C to 17F except for the size of the hole 28a, and a description thereof will be omitted.
[0165]
Next, some examples of how the protrusions 35 are arranged along the surface of the first base material will be described. In the example shown in FIG. 37A, the arrangement of the projections 35 of the contact terminals is made to correspond to each chip to be measured. That is, a plurality of protrusions 35 are arranged for each block 201 assumed on the silicon wafer 28 corresponding to a chip to be measured. In the example shown in FIG. 37B, a plurality of projections are provided for each of a plurality of chips to be measured (two examples are shown in the present embodiment) and for each block 201 assumed on the silicon wafer 28. The parts 35 are arranged. In the example shown in FIG. 37C, a row of blocks is assumed on the silicon wafer 28, and a plurality of protrusions are arranged for each block.
[0166]
In each of the above embodiments, the case where the shape of the tip end of the contact terminal 42 is a quadrangular pyramid or a truncated quadrangular pyramid has been described.
[0167]
For example, FIGS. 38 and 39 show two examples of the above-mentioned embodiments as representative examples of forming the shape of the contact terminal tip of an octagonal pyramid.
[0168]
FIG. 38 (i) is a cross-section after the step of forming a cantilever-shaped projection support portion 43 which is formed of the silicon dioxide film 26 and supports the octagonal pyramid projection 35 provided with the conductive film 39 on the surface thereof. It is shown. FIG. 38 (i1) Is a plan view of (i) viewed from below, and FIG.2() Is a perspective view of (i) viewed from below. Here, using the square silicon dioxide film as a mask, the (100) plane of silicon single crystal 28 is anisotropically immersed in, for example, an etching solution containing potassium hydroxide, isopropanol, and water. An octagonal pyramid-shaped protrusion 35 is formed by performing the reactive etching, and the contact terminal portion is formed in a process similar to the process described with reference to FIGS. However, the etching conditions, that is, the component ratio of the etching liquid, the liquid temperature, and the etching rate are managed differently.
[0169]
FIG. 39H shows a cross section after the step of forming the contact terminal 42 by forming the octagonal pyramid projection 35 provided with the conductive film 39 on the surface of the silicon dioxide film 26 and formed of the silicon dioxide film 26. It is shown. FIG. 39 (h1) Is a plan view of (h) viewed from below, and FIG.2() Is a perspective view of (h) viewed from below. Here, using the square silicon dioxide film as a mask, the (100) plane of silicon single crystal 28 is immersed in an etching solution containing potassium hydroxide, isopropanol, and water, so that silicon single crystal 28 is anisotropically etched. Then, an octagonal pyramid-shaped projection 35 is formed, and a contact terminal portion is formed by a process similar to the process described with reference to FIGS.
[0170]
Next, specific usage examples of the contact device described in each of the above embodiments will be described. An example of use is, for example, a semiconductor inspection device. Further, the present invention can be applied to an inspection device for a TFT type liquid crystal display.
[0171]
FIG. 25 is an explanatory diagram illustrating a main part of an inspection device that is an embodiment using the connection device of the present invention.
[0172]
In this embodiment, the inspection device is configured as a wafer prober in the manufacture of a semiconductor device. The inspection apparatus includes a sample support system 120 that supports an object to be inspected, a probe system 100 that contacts and transmits an electrical signal to the object to be inspected, a drive control system 150 that controls the operation of the sample support system 120, And a tester 170 for performing measurement. Note that the inspection object is the semiconductor wafer 1. A plurality of electrodes 1a as external connection electrodes are formed on the surface of the semiconductor wafer 1.
[0173]
The sample support system 120 includes a substantially horizontally provided sample stage 122 on which the semiconductor wafer 1 is removably mounted, a vertically arranged elevating shaft 124 supporting the sample stage 122, and a vertically elevating shaft 124. The lifting drive unit 125 drives the lifting drive 124 and an XY stage 127 that supports the lifting drive unit 125. The XY stage 127 is fixed on the housing 126. The elevating drive unit 125 includes, for example, a stepping motor. By combining the movement operation of the XY stage 127 in the horizontal plane with the vertical movement of the elevation drive unit 125, the positioning operation of the sample stage 122 in the horizontal and vertical directions is performed. In addition, a rotation mechanism (not shown) is provided on the sample stage 122 so that the sample stage 122 can be rotationally displaced in a horizontal plane.
[0174]
Above the sample stage 122, the probe system 100 is arranged. That is, the connection device 100a and the wiring board 70 are provided in a posture facing the sample table 122 in parallel. In this connection device 100a, a terminal array 20 having a plurality of contact terminals 42 is provided at a position opposing an object to be inspected. As the terminal array 20, the one shown in FIG. 1 described above is used. That is, the terminal array 20 is configured such that the silicon wafer 28, the group of contact terminals 42 supported by the silicon wafer 28, the buffer layer 46, and the support member 45 are integrally provided. Each of the contact terminals 42 is provided on the wiring board 70 through the lower electrode 73 and the internal wiring 70a of the wiring board 70 via the extension wiring 72 provided on the extension wiring sheet 71 of the connection device 100a. Connected to the connection terminal 70b. In this embodiment, the connection terminal 70b is formed by a coaxial connector. The tester 170 is connected via a cable 171 connected to the connection terminal 70b.
[0175]
Note that the connection device used here is not limited to the one having the structure shown in FIG. For example, those having the structures shown in FIGS. 2, 3, and 4 can be used.
[0176]
The drive control system 150 is connected to the tester 170 via a cable 172. Further, the drive control system 150 sends a control signal to an actuator of each drive unit of the sample support system 120 to control the operation. That is, the drive control system 150 includes a computer therein and controls the operation of the sample support system 120 in accordance with the progress information of the test operation of the tester 170 transmitted via the cable 172. Further, the drive control system 150 includes an operation unit 151, and receives input of various instructions related to drive control, for example, receives an instruction of a manual operation.
[0177]
Hereinafter, the operation of the inspection apparatus of the present embodiment will be described. The semiconductor wafer 1 is fixed on the sample stage 122, and the electrode 1a formed on the semiconductor wafer 1 is connected to the contact terminal 42 formed on the connection device 100a by using the XY stage 127 and the rotating mechanism. Adjust to position directly below. Thereafter, the drive control system 150 activates the elevation drive unit 125 and raises the sample table 122 to a predetermined height, so that the tip of each of the plurality of contact terminals 42 is connected to each of the plurality of electrodes 1a in the target semiconductor element. At a predetermined pressure. Up to this point, the process is executed by the drive control system 150 in accordance with an operation instruction from the operation unit 151. Note that the adjustment such as the positioning may be automatically performed. For example, a mark of a reference position is previously attached to the semiconductor wafer 1, and the mark is read by a reading device to set the origin of the coordinates. In this case, the position of the electrode is known in the drive control system 150 by receiving the design data in advance.
[0178]
In this state, operation power, an operation test signal, and the like are transmitted and received between the semiconductor element formed on the semiconductor wafer 1 and the tester 170 via the cable 171, the wiring board 70, the extension wiring sheet 71, and the contact terminals 42. Is performed to determine whether or not the operation characteristics of the semiconductor element are applicable. The above-described series of test operations is performed for each of the plurality of semiconductor elements formed on the semiconductor wafer 1 to determine whether or not the operation characteristics are acceptable.
[0179]
Next, an example of an inspection device in a burn-in process of a semiconductor device which is an embodiment using the connection device of the present invention will be described.
[0180]
FIG. 26 is a perspective view showing a main part of an inspection device in a burn-in step of a semiconductor device which is an embodiment using the connection device of the present invention, and FIG. 27 is a cross-sectional view of the semiconductor device inspection device for burn-in. .
[0181]
The present embodiment is configured as a wafer prober for applying an electric and temperature stress to a semiconductor element in a wafer state at a high temperature and performing a characteristic inspection of the semiconductor element.
[0182]
Further, in the present embodiment, the characteristic inspection can be performed in a state where a plurality of wafers 1 are put in a thermostat (not shown) at a time.
[0183]
That is, in this embodiment, as shown in FIG. 27, a motherboard 181 mounted vertically on a support 190 placed in a thermostat (not shown) and a motherboard 181 mounted perpendicularly to the motherboard 181, that is, in parallel with the support 190. It comprises a plurality of individual probe systems 180 attached to the motherboard 181.
[0184]
The motherboard 181 has a connector 183 provided for each individual probe system 180 and a cable 182 communicating with the connector 183 via the motherboard 181. Although not shown in this embodiment, the cable 182 is connected to a tester similar to the tester 170 shown in FIG.
[0185]
The individual probe system 180 is provided for each inspection object. The individual probe system 180 includes the connection device 100a described above, the wiring substrate 70 to which the connection device is fixed, the wafer support substrate 185 that supports the semiconductor wafer 1 to be inspected, and the wafer support substrate 185. And a support board 184 for attaching the individual probe system itself to the motherboard 181, and a holding substrate 186 for bringing the connection device 100 a into contact with the semiconductor wafer 1.
[0186]
Each part above the wafer support substrate 185 has the structure shown in FIG. That is, the wafer support substrate 185 is formed of, for example, a metal plate, and has a concave portion 185a for detachably housing the semiconductor wafer 1 and a knock pin 187 for positioning.
[0187]
As described above, the connection device 100a includes the terminal array body 20 provided with the contact terminals 42, the buffer layer 46, the support member 45, and the extension wiring sheet 71. The connection device 100a is mounted on the wiring board 70, and the wiring drawn from each contact terminal 42 is connected to the connector terminal 70c via the wiring 70d. The connector terminal 70c is adapted to fit with the connector 183. In this example, the connection device 100a shown in FIG. 1 is used, but the connection device 100a is not limited to this. For example, those shown in FIGS. 2, 3, and 4 can be used.
[0188]
A holding substrate 186 is mounted above the connection device 100a. The holding substrate 186 is formed in a channel shape, and the wiring substrate 70 is accommodated in the channel 186a. Further, a hole 188 for fitting with the knock pin 187 is provided in a peripheral portion of the holding substrate 186.
[0189]
FIG. 27 shows an example in which a plurality of individual probe systems 180 are attached to the motherboard 181 in parallel with the support 190, but the present invention is not limited to this. That is, a configuration in which each individual probe system 180 is directly connected to a tester may be adopted.
[0190]
Next, the measurement operation of the present embodiment will be described.
[0191]
The semiconductor wafer 1 is fixed to the concave portion 185a of the wafer support substrate 185, and the respective electrodes formed on the semiconductor wafer 1 are positioned directly below the respective contact terminals 42 formed on the connection device 100a using the knock pins 187. Then, each tip of the plurality of contact terminals 42 is brought into contact with each of the target electrodes of the plurality of electrodes of the semiconductor element at a predetermined pressure. In this state, the cable 182, the motherboard 181, the connector 183, the wiring board 70, the extension wiring 72 for drawing (not shown in FIG. 1) provided on the extension wiring sheet 71 (see FIG. 1), and the contact terminals 42 are connected. The semiconductor device formed on the semiconductor wafer 1 transmits and receives operation power, an operation test signal, and the like between the semiconductor device and the tester, and determines whether or not the semiconductor device has operation characteristics. The above series of operations is performed for each of the semiconductor wafers 1 mounted on the wafer support substrate 185 fixed to the motherboard 181 fixed to the support 190 installed in a thermostat (not shown), and the operation is performed. It is determined whether or not the characteristic is available.
[0192]
When the contact terminals of the connection device are brought into contact with the electrodes, in the above-described embodiment, the contact terminals and the electrodes are connected in a one-to-one correspondence, but the present invention is not limited to this. That is, a plurality of contact terminals may be brought into contact with one electrode. Thereby, more reliable contact can be secured.
[0193]
In each of the above-described embodiments, the lead-out wiring 40 and the lead-out extension wiring 72 have been treated as normal single-line wiring, but the present invention is not limited to this. By providing a ground layer, each lead-out wiring 40 and lead-out extension wiring 72 may be configured as a microstrip line. As a result, characteristic inspection of the semiconductor element such as DC inspection and AC inspection in a high frequency range, for example, up to several GHz band, can be performed.
[0194]
By using the connection device 100a capable of performing the above-described characteristic inspection, for example, the individual probe system 180 shown in FIG. 26 and the semiconductor device inspection device shown in FIG. 27 can be used for the burn-in inspection described above. Without limitation, the present invention can be used as a wafer probe for characteristic inspection in the manufacture of semiconductor devices. In this case, even if the transmission and reception of the operation power and the operation test signal between the semiconductor element and the tester 170 are different for the characteristic test and the burn-in, the signal is switched from the tester or the motherboard is switched. Once the wafer is mounted on the individual probe system 180 by exchanging the probe, the inspection can be performed while the wafer is mounted on the individual probe system 180 until a series of inspection items is completed. .
[0195]
According to the embodiment described above, projections having uniform height and shape can be formed by anisotropic etching, and the contact terminals can be formed by the projections. Further, a hole is formed at the rear of the projection to increase the flexibility of the projection support portion, so that the contact with the inspection target can be performed satisfactorily. Further, the contact terminals can be formed with high density and high precision by photolithography technology. In addition, a large number of contact terminals can be collectively formed with high positional accuracy.
[0196]
Although each of the embodiments described above uses a silicon wafer, the present invention is not limited to this. Other crystalline materials can also be used.
[0197]
In each of the embodiments shown in FIGS. 1, 2, 3 and 4, the connection device is mounted on the wiring board via the support member 45. However, the connection device is provided via the buffer layer without the support member. The device may be fixed to a wiring board.
[0198]
In the above embodiment, the cantilever-shaped contact terminal is constituted by the rectangular projection support portion 43, but the planar shape of the projection support portion is not limited to a rectangle. For example, it may be trapezoidal. Further, it can be formed in a U-shape.
[0199]
【The invention's effect】
ADVANTAGE OF THE INVENTION According to this invention, the contact terminal of a connection device can be multi-point and high-density, and also in the multi-terminal formation, the connection terminal which the electrode pad part of the wiring board was sharp and the tip part was highly accurate. Can be collectively formed, so that the assemblability of the connection device is greatly improved.
[0200]
Further, according to the present invention, the length of the probe can be reduced, and it is possible to cope with high frequencies.
[0201]
Further, the variation in the height of the connection terminal is caused by forming a quadrangular pyramid surrounded by the (111) plane by anisotropic etching of the (100) plane of silicon, thereby forming a photoresist mask in the same manner as the lateral variation. It can be brought to a level close to the dimensional accuracy of the pattern. In addition, by using an SOI substrate, the silicon dioxide layer serves as a stopper during anisotropic etching, so that anisotropic etching process control is easy. Thus, there is an effect that the positional accuracy of the distal end portion of the connection terminal is greatly improved. In addition, since it is formed by a thin film process, it can be manufactured with high processing accuracy and without requiring a fine assembling operation.
[0202]
Further, in the connection device according to the present invention, in which the connection terminal is brought into contact with the opposed electrode by the elastic force of the buffer layer or the cantilever structure, the variation in the distance between the contact terminal and the electrode is absorbed, and a small load is absorbed. Thus, an equal pressure can be applied to each contact terminal. Thereby, all the pins can be reliably contacted. Further, it is possible to prevent an excessive load from being applied to the inspection object.
[0203]
In addition, the silicon and silicon dioxide layers have heat resistance and can be burn-in tested (up to 200 ° C.). Also, by applying an LSI manufacturing process to a silicon single crystal substrate, which is a constituent material of a contact device, to form a capacitor or a resistor in the vicinity of a contact terminal, or to improve impedance characteristics by impedance matching. Can be. In addition, by forming an active element near the contact terminal and having an inspection function, the load on the tester for inspection can be reduced.
[Brief description of the drawings]
FIG. 1 is an end view showing a main part of the configuration of a first embodiment of a connection device of the present invention.
FIG. 2 is an end view showing a main part of the configuration of a second embodiment of the connection device of the present invention.
FIG. 3 is an end view showing a main part of the configuration of a third embodiment of the connection device of the present invention.
FIG. 4 is an end view showing a main part of the configuration of a connection device according to a fourth embodiment of the present invention.
FIGS. 5A to 5F are end views showing a first stage of a process of an embodiment of a manufacturing process for forming the connection device of the first embodiment.
FIG. 6 (g)-(i)26) shows the latter stage of the process of the manufacturing process shown in FIG. 5, and FIG. 6 (g) is an end view, and FIG.1) Is a plan view showing a contact terminal, FIGS. 6H and 6I are end views, and FIG.1) Is a plan view showing a contact terminal, and FIG.2() Is a perspective view.
FIG. 7 is an end view showing the detailed structure of the configuration of the first embodiment of the connection device of the present invention.
8 (a) to 8 (c) and 8 (d) are end views showing the first stage of the steps of another embodiment of the manufacturing process for forming the connection device of the present invention, and FIGS.1() Is a plan view of the contact terminal.
9 (e) and (e).29) is an end view showing the latter stage of the process of the other embodiment of the manufacturing process for forming the connection device of the present invention, and FIG.1() Is a plan view of the contact terminal.
FIGS. 10A to 10D are end views showing steps of another embodiment of a manufacturing process for forming a connection device according to the present invention, and FIGS.1() Is a perspective view of a main part of the connection device.
FIGS. 11A to 11D are end views showing another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIGS.1() Is a perspective view of a main part of the connection device.
12 (a)-(f).1() Is an end view showing the former stage of the process of another embodiment of the manufacturing process for forming the connection device according to the present invention.
FIGS. 13 (g) and 13 (h) are end views showing the interruption of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention, and FIGS.1) And (h)2() Is a plan view showing an example of the structure of a contact terminal formed by this method.
FIGS. 14 (i) to (l) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.
FIGS. 15A to 15D are end views showing another embodiment of the manufacturing process for forming the connection device according to the present invention.
16 (a) and 16 (b) are end views showing a former stage of a process of another embodiment of a manufacturing process for forming a connection device according to the present invention, and FIGS.1) And (b)2() Is a plan view of a contact terminal formed by this method.
FIGS. 17 (c) to 17 (f) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.
FIGS. 18 (a), (b) and (c) are end views showing steps of another embodiment of a manufacturing process for forming a connection device according to the present invention, and FIG. Formed by the methodcontactFIG. 3 is a plan view showing a configuration of a terminal.
FIGS. 19 (a) to 19 (f) are end views showing the first stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.
FIGS. 20 (g) to 20 (h) are end views showing the latter stage of the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.
FIGS. 21A to 21D are end views showing the steps of another embodiment of the manufacturing process for forming the connection device according to the present invention.
FIGS. 22 (a) to (d) are end views showing steps of another embodiment of a manufacturing process for forming a connection device according to the present invention, and FIGS.1() Is a plan view of a contact terminal formed by this method.
23 (a), (b) and (c) are end views showing steps of another embodiment of a manufacturing process for forming a connection device according to the present invention, and FIGS.1() Is a plan view of a contact terminal formed by this method.
FIGS. 24A and 24B are plan views showing an embodiment of forming a silicon dioxide mask for forming contact terminals of the connection device according to the present invention.
FIG. 25 is a configuration diagram showing an outline of a driving unit of a semiconductor device inspection device equipped with the connection device of the present invention.
FIG. 26 is a perspective view showing a main part of a semiconductor device inspection device for burn-in equipped with the connection device of the present invention.
FIG. 27 is a cross-sectional view of a semiconductor device inspection apparatus for burn-in.
FIG. 28A is a perspective view of a wafer, and FIG. 28B is a perspective view of a semiconductor element.
FIG. 29 is a cross-sectional view of a conventional inspection probe.
FIG. 30 is a plan view of a conventional inspection probe.
FIG. 31 is a perspective view showing a semiconductor element having a solder ball on an electrode.
FIG. 32 is a perspective view showing a mounted state of a semiconductor element which has been subjected to solder fusion connection.
FIG. 33 is a cross-sectional view of a main part of a conventional semiconductor device inspection apparatus using plating bumps.
FIG. 34 is a perspective view showing a bump portion formed by plating shown in FIG. 33;
FIGS. 35 (a) to (d) are end views showing an example of a connection device according to the present invention in which a plurality of protrusions are formed with holes having a size at the opening surface thereof. is there.
FIGS. 36 (a) to (d) are end views showing another example of a connection device according to the present invention, in which a plurality of protrusions are formed with holes having a size located on the opening surface thereof. FIG.
FIGS. 37 (a)-(c) are plan views showing examples of how a plurality of protrusions are arranged in the connection device according to the present invention.
FIG. 38 (i) is an end view showing the second half of the process of the manufacturing process for forming the connection device of the first embodiment, and FIG. 38 (i).1) Is a plan view showing a contact terminal, and FIG.2() Is a perspective view.
FIG. 39 (i) is an end view showing the latter stage of the manufacturing process for forming the connection device of the second embodiment, and FIG. 39 (i).1) Is a plan view showing a contact terminal, and FIG.2() Is a perspective view.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Wafer, 1a ... electrode, 2 ... Semiconductor element, 3 ... Electrode, 4 ... Probe card, 5 ... Probe, 6 ... Solder bump, 7 ... Wiring board, 8 ... Electrode, 10 ... Dielectric film, 11 ... Wiring, 12 ... via, 13 ... bump, 14 ... wiring board, 15 ... leaf spring, 20 ... terminal array, 26 ... silicon dioxide, 26a ... hole, 27 ... silicon wafer (second base material), 28 ... silicon wafer ( 1st base material), 28a: holes, 29, 30: silicon dioxide film, 31, 32: photoresist mask, 33: silicon dioxide film, 34: projection, 35: projection, 36: silicon dioxide film (insulating film) 37, a conductive coating; 37a, a base film; 38, a photoresist mask; 39, a conductive film; 39a, a chromium film; 39b, a gold film; Projection support portion, 44 plating film, 45 support member (silicon substrate), 46 buffer layer, 47 silicon dioxide, 48 silicon single crystal, 49, 50 silicon dioxide film, 51 silicon wafer, 51a hole , 52, 53: photoresist mask, 54: insulating film, 55, 56: photoresist mask, 57: silicon dioxide film, 58: photoresist mask, 59: etching hole, 60: photoresist mask, 61: silicon dioxide film, 62, 63 ... photoresist mask, 64 ... protrusion forming position, 65 ... U-shaped etching position, 66 ... U-shaped etching, 67 ... photoresist mask, 68 ... square mask, 70 ... wiring board, 70a ... internal wiring, 70b ... connection terminal, 70c ... connector terminal, 70d ... wiring, 71 ... extension wiring sheet, 71a ... Film, 72: extension wiring for drawing, 73: electrode, 74: solder, 75: contact terminal, 76: connection terminal, 76a: contact terminal, 77: wiring for drawing, 78: insulating material, 79: connection terminal, 80: Via, 100: probe system, 100a: connecting device, 120: sample support system, 122: sample stage, 124: elevating shaft, 125: elevating drive unit, 126: housing, 127: XY stage, 150: drive control System, 151 operation unit, 170 tester, 171, 172 cable, 180 individual probe system, 181 motherboard, 182 cable, 183 connector, 184 support board, 185: wafer support substrate, 185a: concave portion of wafer support substrate, 186: holding substrate, 186a: channel, 187: knock pin, 188: hole fitted with knock pin, 190: support Holder, 201 ... block.

Claims (4)

半導体素子上に配列された電極と電気的に接続して、電気信号を授受するための接続装置の製造方法であって、
絶縁層を挟んで積層されるシリコンからなる第１の基材と単結晶シリコンからなる第２の基材とにより構成されるＳＯＩ(Silicon on Insulator)基板の前記第１の基材を、前記第２の基材のある側の反対側からエッチングして前記絶縁層に達する複数の第１の穴を形成する工程と、
前記第１の穴各々の内部において、露出している前記絶縁層の一部に、前記第２の基材に達するマスク穴を設ける工程と、
前記マスク穴を介して、前記第２の基材を異方性エッチングして、複数の第２の穴を形成する工程と、
前記第１の基材の前記絶縁層のある面とは反対側の面、前記複数の第１の穴の内面、および、前記第２の穴各々の内面に、導電性被覆を形成する工程と、
前記導電性被覆の表面にマスクを形成し、エッチングすることにより、前記第２の穴各々の内面に形成された導電性被覆から引き出される配線を形成する工程と、
前記第２の基材をエッチングにより除去して、前記第２の穴各々に形成された導電性被覆による、接触端子となる複数の突起部を形成する工程と
を有することを特徴とする接続装置の製造方法。A method of manufacturing a connection device for electrically connecting to electrodes arranged on a semiconductor element and transmitting and receiving an electric signal,
The first base material of an SOI (Silicon on Insulator) substrate composed of a first base material made of silicon and a second base material made of single-crystal silicon laminated with an insulating layer interposed therebetween, Forming a plurality of first holes reaching the insulating layer by etching from a side opposite to a side of the base material of 2;
Providing a mask hole reaching the second base material in a part of the insulating layer that is exposed inside each of the first holes;
Anisotropically etching the second substrate through the mask holes to form a plurality of second holes;
Forming a conductive coating on a surface of the first base material opposite to the surface with the insulating layer, an inner surface of the plurality of first holes, and an inner surface of each of the second holes; ,
Forming a mask on the surface of the conductive coating and etching to form wiring drawn from the conductive coating formed on the inner surface of each of the second holes;
Removing the second base material by etching to form a plurality of protrusions serving as contact terminals by the conductive coating formed in each of the second holes. Manufacturing method. 半導体素子上に配列された電極と電気的に接続して、電気信号を授受するための接続装置の製造方法であって、
絶縁層を挟んで積層されるシリコンからなる第１の基材と単結晶シリコンからなる第２の基材とにより構成されるＳＯＩ(Silicon on Insulator)基板の、前記第１の基材を前記第２の基材のある側の反対側からエッチングして前記絶縁層に達する複数の第１の穴を形成する工程と、
前記第１の穴各々の内部において、露出している前記絶縁層の一部に、前記第２の基材に達するマスク穴を設ける工程と、
当該マスク穴を介して、前記第２の基材を異方性エッチングして、複数の第２の穴を形成するとともに、当該第２の穴各々を囲むようなコ字形状の第３の穴を形成する工程と、
前記第１の基材の前記絶縁層のある面とは反対側の面、前記複数の第１の穴の内面、および、前記第２の穴各々の内面に、導電性被覆を形成する工程と、
前記導電性被覆の表面にマスクを形成し、エッチングすることにより、前記第２の穴各々の内面に形成された導電性被覆から引き出される配線を形成する工程と、
前記第２の基材をエッチングにより除去して、周辺にコ字形状の穴を有し、かつ、前記第２の穴各々に形成された導電性被覆による、接触端子となる複数の突起部を形成する工程と、
を有することを特徴とする接続装置の製造方法。A method of manufacturing a connection device for electrically connecting to electrodes arranged on a semiconductor element and transmitting and receiving an electric signal,
The first substrate of an SOI (Silicon on Insulator) substrate composed of a first substrate composed of silicon and a second substrate composed of single crystal silicon laminated with an insulating layer interposed therebetween, Forming a plurality of first holes reaching the insulating layer by etching from a side opposite to a side of the second base material;
Providing a mask hole reaching the second base material in a part of the insulating layer that is exposed inside each of the first holes;
The second base material is anisotropically etched through the mask hole to form a plurality of second holes, and a third U-shaped hole surrounding each of the second holes. Forming a;
Forming a conductive coating on a surface of the first base material opposite to the surface with the insulating layer, an inner surface of the plurality of first holes, and an inner surface of each of the second holes; ,
Forming a mask on the surface of the conductive coating and etching to form wiring drawn from the conductive coating formed on the inner surface of each of the second holes;
The second base material is removed by etching to have a U-shaped hole in the periphery, and a plurality of protrusions serving as contact terminals by conductive coating formed in each of the second holes. Forming,
A method for manufacturing a connection device, comprising: 請求項１または２記載の接続装置の製造方法であって、
前記突起部は、角錐状に設けられていることを特徴とする接続装置の製造方法。It is a manufacturing method of the connection device of Claim 1 or 2, Comprising:
The method for manufacturing a connection device, wherein the protrusion is provided in a pyramid shape. 請求項１または２記載の接続装置の製造方法であって、
前記突起部は、角錐台状に設けられていることを特徴とする接続装置の製造方法。It is a manufacturing method of the connection device of Claim 1 or 2, Comprising:
The method for manufacturing a connection device, wherein the protrusion is provided in a truncated pyramid shape.
JP2001266380A 1994-06-03 2001-09-03 CONNECTION DEVICE AND ITS MANUFACTURING METHOD Expired - Fee Related JP3581677B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001266380A JP3581677B2 (en) 1994-06-03 2001-09-03 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP12286994 1994-06-03
JP6-122869 1994-06-03
JP2001266380A JP3581677B2 (en) 1994-06-03 2001-09-03 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP09552495A Division JP3502874B2 (en) 1994-06-03 1995-04-20 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Publications (2)

Publication Number Publication Date
JP2002139516A JP2002139516A (en) 2002-05-17
JP3581677B2 true JP3581677B2 (en) 2004-10-27

Family

ID=26459913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001266380A Expired - Fee Related JP3581677B2 (en) 1994-06-03 2001-09-03 CONNECTION DEVICE AND ITS MANUFACTURING METHOD

Country Status (1)

Country Link
JP (1) JP3581677B2 (en)

Also Published As

Publication number Publication date
JP2002139516A (en) 2002-05-17

Similar Documents

Publication Publication Date Title
JP3502874B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP3658029B2 (en) Connection apparatus and manufacturing method thereof
JP3553791B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD, INSPECTION DEVICE, AND SEMICONDUCTOR ELEMENT MANUFACTURING METHOD
JP4521611B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4560292B2 (en) Contact structure with silicon finger contactor
JP4465995B2 (en) Probe sheet, probe card, semiconductor inspection apparatus, and semiconductor device manufacturing method
EP0999451A2 (en) Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element
KR20010012353A (en) Connector and probing system
JP2001159642A (en) Contact structure with silicon finger contactor and total assembly structure using it
JP2001091539A (en) Contact structure formed by microfabrication
JP3677027B2 (en) Connected device
JP3502875B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP4919365B2 (en) Manufacturing method of semiconductor integrated circuit
JP3645203B2 (en) Semiconductor device manufacturing method, semiconductor device probing method and apparatus
JP2007212472A (en) Manufacturing method of semiconductor integrated circuit, and probe card
JP3658334B2 (en) Manufacturing method of semiconductor device
JP3581677B2 (en) CONNECTION DEVICE AND ITS MANUFACTURING METHOD
JP3825290B2 (en) Manufacturing method of semiconductor device
WO1995034000A1 (en) Connecting device and its manufacture
JP3563361B2 (en) Method for manufacturing semiconductor device
JP4343853B2 (en) Connection device and method of manufacturing connection device
JP3718133B2 (en) Manufacturing method of semiconductor device
JP2009098153A (en) Method for manufacturing thin film probe
JP2008185596A (en) Connection device
JP2004157127A (en) Manufacturing method for semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040512

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040713

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040723

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees