JP3580715B2 - 試験方法及び装置、並びに試験システム - Google Patents
試験方法及び装置、並びに試験システム Download PDFInfo
- Publication number
- JP3580715B2 JP3580715B2 JP33871298A JP33871298A JP3580715B2 JP 3580715 B2 JP3580715 B2 JP 3580715B2 JP 33871298 A JP33871298 A JP 33871298A JP 33871298 A JP33871298 A JP 33871298A JP 3580715 B2 JP3580715 B2 JP 3580715B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- unit signal
- valid
- invalid
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Description
【発明の属する技術分野】
本発明は、試験システムに関し、たとえばATM(Asynchronous Transfer Mode: 非同期転送モード)伝送装置などの装置内で各機能ブロックなどの動作や接続の正常性を調べたり、相互に接続されたノード(ATM伝送装置)間で他のノードの動作や接続の正常性を調べたりする場合に適用し得るものである。
【0002】
また、本発明は、かかる試験システムの構成要素として使用され得る試験装置に関するものである。
【0003】
さらに、本発明は、かかる試験システムで使用され得る試験方法に関するものである。
【0004】
【従来の技術】
ATM伝送装置における従来の試験装置10の構成を図2に示す。
【0005】
図2において、方路1から供給される入力データIC1には監視セル挿入回路11で監視セルが挿入され、方路2から供給される入力データIC2には監視セル挿入回路12で監視セルが挿入される。図3(C)に示すような監視セルの挿入タイミングMTを生成するのが監視セル挿入タイミング生成回路13である。現に機能を発揮している機能ブロックに対応する現用系、または当該現用系の機能ブロックと同一の構成を備えているが、いまは機能を発揮していない予備系のいずれかから供給される入力データIC1、IC2は、図3(A)、(B)に示すように、基本的に同一位相ではどちらか一方だけが有効セルで、他方は無効セルという排他的な関係になる。
【0006】
ただし監視セルを挿入するため、監視周期CYごとに入力データIC1およびIC2がともに無効セルとなるタイミングがあらわれる。無効セル1〜4がこのような無効セルである。
【0007】
監視セル挿入回路11で挿入された監視セルには方路1を示すための識別ビットID1が含まれており、監視セル挿入回路12で挿入された監視セルには方路2を示すための識別ビットID2が含まれている。
【0008】
有効セル検出回路14は監視セル挿入回路11,12の出力における各セルの有効、無効を判定して、監視セル挿入回路11の出力のほうが有効で監視セル挿入回路12のほうが無効な場合、ローレベル「L」を発生し、監視セル挿入回路12の出力のほうが有効で監視セル挿入回路11のほうが無効な場合、ハイレベル「H」を発生することで、図3(F)のようなセレクタ制御信号SCを生成し、セレクタ17に送出する。
【0009】
この有効セル検出回路14の判定では、前記監視セルは有効セルに分類されので、監視セルはセレクタ回路17においては有効セルとして出力されることになる。
【0010】
入力データIC1,2は監視セルの挿入を受けたのち、一時、セルバッファ回路15,16に蓄積されて、それぞれセレクタ17の2つの入力端子1,2に供給される。セレクタ17の入力端子1には図3(D)が供給され、入力端子2には同図(E)が供給される。
【0011】
図3(F)のセレクタ制御信号SCをC(制御)入力端子で受け取ったセレクタ17は、有効セル(監視セルも含む)だけを選択して出力し、無効セルは廃棄する。
【0012】
入力データIC1とIC2に対する監視セル1,2の挿入は同一のタイミング(同一の位相)で行われるのであるが、セレクタ17は同時に2つの有効セルを出力することはできない。
【0013】
一方で、セレクタ17の周辺の動作の正常性を試験するためには、監視セル1と2はともにセレクタ17から出力される必要がある。
【0014】
このためセルバッファ回路15、16のはたらきにより、監視セル1と2を、ずれたタイミングでセレクタ17に入力することでこれを実現している。
【0015】
したがって、図3(D)および(E)を入力とするセレクタ17の出力SOは、同図(G)に示すようになる。
【0016】
セレクタ17の出力側に選択されている監視回路18は、監視セル終端回路18Aと、監視セル検出回路18Bとから構成されている。
【0017】
監視セル1,2も含め、セレクタ17から出力されるすべての有効セルを受け取る監視セル終端回路18Aは、前記ID2を検出することで監視セル2を検出し、その有効、無効ビットを無効化することによって、監視セル2を無効セル化する。セレクタ17通過後に監視セル1と2で2倍になっている監視セルの帯域は、正常性確認後には終端してもとにもどす必要があるからである。
【0018】
監視セル検出回路18Bのほうは、前記ID1を検出することで監視セル1を検出する回路である。
【0019】
監視セル終端回路18Aによる監視セル1の検出と、監視セル検出回路18Bによる監視セル2の検出が行われることで、方路1および方路2についてセレクタ17の周辺の動作の正常性が確認できる。
【0020】
これによって監視回路18から出力される出力データOCは、図3(H)に示すようになる。
【0021】
なお、図3(A)〜(H)のタイミングTSは、前記現用系と予備系の系切替えのタイミングを示している。系切替えタイミングTSの左側では方路1が現用系で方路2が予備系、タイミングTSの右側では方路2が現用系で方路1が予備系となっている。
【0022】
一方、以上のような現用系、予備系の二重化構成とは別な観点から、ATM伝送装置内のスイッチ部などでは、スイッチ部入力ポートで監視セルを挿入し、スイッチ部出力ポートで当該監視セルを検出することで、スイッチ部の接続および動作の正常性を試験している。
【0023】
スイッチ部において、複数の入力ポートと複数の出力ポートとのあいだには、並列な複数の要素スイッチが存在する。各出力ポートと1対1で対応する各要素スイッチはその1つ1つがすべての入力ポートからATMセルの入力を受ける。そして、ルーティングビットが対応する出力ポートを指定しているATMセルが入力された場合だけ当該ATMセルを出力ポートへ送出し、それ以外のすべてのATMセルは廃棄する。各要素スイッチがそれぞれにこの動作を行うことでスイッチ動作が実現される。
【0024】
【発明が解決しようとする課題】
ところが前者で、上記試験装置10で精度の高い試験を行うためには、監視セル挿入回路11,12については、方路を識別するための識別ビットID1、ID2を付与するための構成を欠かすことができず、監視セル終端回路18A、監視セル検出回路18BついてはID1、ID2を検出するための構成を欠かすことができない。
【0025】
また、監視セル1と2は同一周期、同一位相で挿入されるためセルバッファ回路15,16からの監視セル1,2の読み出しタイミングはゆらぎの影響下にあり、図3(G)の例で、監視セル1、監視セル2の順番になっているところが、監視セル2、監視セル1の順番になることも起こり得る。したがってタイミングなどに基づいてこれらの監視セルを識別することは困難で、上記のような識別ビットID1、ID2の付与、および検出のための構成が不可欠となる。
【0026】
識別ビットID1、ID2の付与、および検出のための構成を備えることにより、監視セル1,2の検出、非検出に応じて、セレクタ17の周辺の動作の正常性が試験される。
【0027】
たとえばID1の監視セル1は検出されたがID2の監視セル2が検出できなければ、セレクタ17の少なくとも入力端子2の周辺の動作が正常に行われていないか、セルバッファ回路16、監視セル挿入回路12などの周辺に障害が発生していることが推定される。
【0028】
したがってID1、ID2の付与、検出のための構成を欠く場合、セレクタ17の動作の正常でないことを検出できたとしても、その障害箇所や障害の種類を特定するための有益な情報が得られないこととなり、試験の精度が低く信頼性に欠ける構成となる。
【0029】
また上述したように、セレクタ17は同時に2つの有効セルを出力することができないため、同一のタイミングで供給される入力データIC1とIC2の監視セル1,2をともに失わないためには、セルバッファ回路15,16は不可欠となる。
【0030】
さらにセレクタ17通過後に2倍になった監視セルの帯域をもとにもどすためには、監視セル終端回路18Aは監視セル2を無効セル化するための構成を内蔵しなければならない。
【0031】
結局、これらの各構成を具備するため、試験装置10の回路は複雑化し、回路規模の増大が避けられない。
【0032】
一方、後者の、前記ATM伝送装置内のスイッチ部などでは、マルチキャスト(選択同報)のためのコピートランク(CPHCV:コピーおよびヘッダ変換部)を付加する構成が考えられる。
【0033】
詳細については後述するが、このコピートランクは、マルチキャストを実現するためのヘッダ変換機能と、ルーティングビット以外のほとんどのATMセルのフィールドをそのままコピーする機能を持つ装置である。
【0034】
コピートランクを付加したことにともない、スイッチ部のすべての接続、および動作の正常性を試験するための新たな工夫が必要になる。
【0035】
【課題を解決するための手段】
(A) かかる課題を解決するために、第1の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する方法において、(1)時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、(2)この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、(3)前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする。
【0036】
また第2の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する方法において、前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする。
【0037】
(B)さらに第3の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する装置において、(1)時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、(2)この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、(3)前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする。
【0038】
また、第4の発明では、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する装置において、前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする。
【0039】
(C)第5の発明では、通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する1つの出力ポートから出力するスイッチ装置の試験方法において、(1)該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、(2)所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、(3)前記入力ポートはまた、1又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、(4)前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、(5)前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該1又は複数の要素スイッチの中から1又は複数の要素スイッチを選択するように変換することを特徴とする。
【0040】
(D)また、第6の発明では、通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する1つの出力ポートから出力するスイッチ装置の試験装置において、(1)該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、(2)所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、(3)前記入力ポートはまた、1又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、(4)前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、(5)前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該1又は複数の要素スイッチの中から1又は複数の要素スイッチを選択するように変換することを特徴とする。
【0041】
(E)さらにまた、第7の発明の試験システムでは、請求項3、4、7、又は8のいずれかの試験装置を相互に接続しておき、試験装置相互間で、他方の試験装置の少なくとも一部について正常性を試験することを特徴とする。
【0042】
【発明の実施の形態】
(A)第1の実施形態
以下、本発明に係る試験方法及び装置、並びに試験システムをATM伝送装置に適用した場合を例に、本発明の第1の実施形態について図面を参照しながら説明する。
【0043】
(A−1)第1の実施形態の構成
本実施形態にかかる試験装置20の構成を図1に示す。試験装置20はたとえばATM交換機、ATM多重化装置などのATM伝送装置のなかに内蔵されて使用される。
【0044】
図1において、方路1,2はそれぞれ論理的、物理的に異なるATM信号伝送路を示す。方路1,2それぞれに接続されている現用系、予備系の二重化構成は、ある時点では、必ず一方が現用系で他方が予備系となり、現用系、予備系の系切替えは、障害発生時に自動的に行われたり、メンテナンス時に手動で行われたりする。
【0045】
方路1から供給される入力データIC3は監視セル挿入回路21の入力端子に接続され、方路2から供給される入力データIC4は監視セル挿入回路22の入力端子に接続される。監視セル挿入回路21,22には監視セル挿入タイミング生成回路23が接続されている。
【0046】
これらの回路21〜23の接続関係は従来の試験装置10と同じであるが、その動作は後述するように相違しており、監視セル21,22はATMセルに識別ビットID1,2を付与するための構成部分を備えていないなど、構成上の相違有する。
【0047】
方路1から供給される入力データIC3は有効セルも無効セルも監視セル挿入回路21を介してセレクタ25の入力端子1に供給される。
【0048】
同様に、方路2から供給される入力データIC4は有効セルも無効セルも監視セル挿入回路22を介してセレクタ25の入力端子2に供給される。
【0049】
方路1の監視セル挿入回路21とセレクタ25の中間部、方路2の監視セル挿入回路22とセレクタ25の中間部は、ともに有効セル検出回路24に接続されている。有効セル検出回路24はその構成、動作ともに、前記有効セル検出回路14と同様な回路で、セレクタ制御信号SC1をセレクタ25のC(制御)入力端子に供給する。
【0050】
セレクタ回路25はその構成、動作ともに、前記セレクタ回路17と同様な回路である。すなわち、セレクタ制御信号SC1をC入力端子で受け取ると、有効セル(監視セルも含む)だけを選択して出力し、無効セルは廃棄する選択回路である。
【0051】
セレクタ25の出力端子に接続されている監視セル検出回路26は、前記監視回路18に相当する回路であるが、本実施形態では、前記ID1、ID2の付与、検出は行わないので、そのための構成部分は備えていない。また、本実施形態では監視セルの帯域が2倍になることもないので、監視セルを無効セル化し終端するための監視セル終端回路18Aに相当する回路は存在しない。
【0052】
以下、上記のような構成を有する第1の実施形態の動作について説明する。
(A−2)第1の実施形態の動作
いま、図4(A)〜(H)の系切替えタイミングTS1の左側である期間T1について考える。
【0053】
期間T1において、図4(A)、(B)に示すように、方路1から供給される入力データIC3が基本的に有効セルで、方路2から供給される入力データIC4は無効セルである。すなわち前記二重化構成のうち、セレクタ25前段の方路1側が現用系で、方路2側が予備系である。
【0054】
期間T1の入力データIC3は時系列に、有効セル1、有効セル2、無効セル1、有効セル3、…、有効セル4、有効セル5、無効セル2、有効セル6、…となる。
【0055】
このうち無効セル1と無効セル2は、セル構成自体は通常の無効セルと同じであるが、あとで図4(E)、(F)の監視セル1,2を挿入するため、あらかじめ、監視周期CY1で挿入されている専用無効セルである。
【0056】
系切替えタイミングTS1の右側の期間T2では、方路2が現用系、方路1が予備系に切替わる。
【0057】
そしてこの期間T2では、図4(B)に示すように、…有効セル7、有効セル8、無効セル3、有効セル9、…のなかの無効セル3が、当該専用無効セルに該当する。
【0058】
ただし、専用無効セル1〜3のうち、無効セル1と3は方路1への監視セル1,3挿入のための専用無効セルで、無効セル2は方路2への監視セル2挿入のための専用無効セルである。したがって方路1または方路2の一方の方路だけについて見ると、監視セルの挿入周期はCY2=2×CY1となる。CY2は従来の試験装置10における監視周期CYの2倍に相当する。
【0059】
このため、監視セル挿入タイミング生成回路23では、方路1と、方路2のために異なる挿入タイミングが生成されることになる。方路1の挿入タイミングMT1は、図4(C)に、方路2の挿入タイミングMT2は、図4(D)に示す。挿入タイミングMT1とMT2はともに周期CY2であるが、位相は相互にCY1だけずれている。
【0060】
従来は監視周期CYごとに方路1と2に、同時に監視セルが挿入されるため監視セルは時間的に局在していたが、本実施形態では、監視周期CY1(=CYとする)で、方路1または2に交互に1つずつ監視セルが挿入されるため、あるタイミングに2つの監視セルが集中し局在することがない。
【0061】
図4(G)のセレクタ制御信号SC1に応じて、セレクタ25が有効セルと監視セルは出力し、無効セルは廃棄する。すなわちセレクタ25は、セレクタ制御信号SC1の「L」期間には入力端子1(方路1)を選択、出力し、「H」期間には入力端子2(方路2)を選択、出力する。
【0062】
セレクタ25の出力は出力データOC1として、当該試験装置20が搭載されているATM伝送装置内の次段、または当該ATM伝送装置の外部に送出されるほか、監視セル検出回路26でも受信される。
【0063】
セレクタ25の出力データOC1はたとえば図4(H)に示すようなものである。このうち監視セル1〜3は、従来の監視セル1〜3と異なり、方路1,2を識別するためのビットを持っている必要はない。
【0064】
監視セル検出回路26はただ、監視周期CY1ごとに監視セルが検出されるかどうかだけを監視している。
【0065】
もしも監視セル1,3のタイミングで監視セルが検出されなければ、セレクタ入力端子1、監視セル挿入回路21、監視セル挿入タイミング生成回路23のタイミングMT1を生成する部分など、方路1系統の周辺に障害があることが推定される。
【0066】
一方、監視セル2のタイミングで監視セルが検出されなければ、セレクタ入力端子2、監視セル挿入回路22、監視セル挿入タイミング生成回路23のタイミングMT2を生成する部分など、方路2系統の周辺に障害があることが推定される。
【0067】
監視セルの欠落するタイミングだけからこのような推定を行うことができるのは、監視セルが時間的に集中していないからである。
【0068】
また、監視セル1〜3は、監視周期CY1だけ間隔をおいてセレクタ25に入力されるので、従来のようにセルバッファ回路15,16を設けて監視セルの損失を防止する必要がない。
【0069】
(A−3)実施形態の効果
以上のように、本実施形態によれば、従来の識別ビットID1、ID2を付与し、検出するための構成、セルバッファ回路15,16、1つの方路の監視セルを無効セル化し、終端するための構成などを省略しても、従来と同様に方路別の障害検出を行うことができるので、試験の精度や信頼性を維持しながら回路規模を縮小することが可能である。
【0070】
(B)第2の実施形態
以下、本発明に係る試験方法及び装置、並びに試験システムをATM伝送装置に適用した場合を例に、本発明の第2の実施形態について図面を参照しながら説明する。
【0071】
本実施形態はATM伝送装置内のスイッチ部にコピートランクを設けた場合でも、スイッチ部内のすべての接続(経路)および動作の正常性を調べることを目的とするもので、第1の実施形態のように二重化構成を前提としない。
【0072】
(B−1)第2の実施形態の構成
本実施形態にかかる試験装置30の構成を図5に示す。試験装置30は通常の運用状態では、たとえばATM多重化装置などのATM伝送装置のなかに内蔵される装置内スイッチ部として機能する構成部分であるが、通信用のATMセルのストリームに周期的に監視セルが挿入されると、この監視セルを処理することによってそのまま自己の機能を試験する試験装置となる。
【0073】
図5において、入力ポート(監視セル挿入部)31〜35はスイッチ部30に流入する通信用のATMセルストリームIS1〜IS5に対しては当該スイッチ部30の入力ポートして機能するが、周期的に、各セルストリームIS1〜IS5に様々なルーティングビットの監視セルを挿入する機能を持つ監視セル挿入部でもある。
【0074】
入力ポート番号I1〜I5の各入力ポート31〜35の出力端子は、信号線LSを介してすべてのBUF37〜42の入力端子に接続されている。各BUF37〜41の出力端子は対応する1つの出力ポートの入力端子に接続されている。
【0075】
出力ポート番号O1〜O5の出力ポート(監視セルモニタ部(監視セル検出部))44〜48は、スイッチ部30から流出する通信用のATMセルストリームOS1〜OS5に対しては当該スイッチ部30の出力ポートして機能するが、各セルストリームOS1〜OS5に含まれる監視セルを検出し、監視セルが検出されるはずのタイミングに検出がなければ、CPUなどに障害発生を通知する機能などを備えている監視セル検出部でもある。
【0076】
また、前記BUF37〜41のそれぞれは、ルーティングビットフィルタを内蔵した出力バッファ型のスイッチで、入力されたATMセルのルーティングビットが自身に接続されている出力ポートの出力ポート番号に対応していればそのまま出力ポートに送出するが、対応していなければ送出することなく廃棄する。
【0077】
BUF37〜41と同様に、入力端子をすべての入力ポート31〜35の出力端子に接続しているBUF42は、BUF37〜41と同様な出力バッファ型スイッチであるが、その出力端子はコピートランク(CPHCV)43の入力端子に接続されている。BUF42が持つ前記ルーティングビットフィルタのような論理的フィルタによって、マルチキャスト属性を持つマルチキャストATMセルだけが、このBUF42からコピートランク43に供給される。
【0078】
コピートランク43は、たとえば広帯域ISDNで映像分配サービスなどを行う場合などを想定して考案されたもので、従来のATM伝送装置のスイッチ部にヘッダ変換用のLSI(Large Scale Integrated Circuit)を追加するだけで、簡易なマルチキャストを実現可能とする。
【0079】
このコピートランク43は少なくとも、上述したマルチキャストを実現するためのヘッダ変換機能と、セルヘッダ以外のATMセルのフィールドをそのままコピーする機能を持つ装置である。
【0080】
マルチキャストのためのヘッダ変換機能は、コピートランク43が持つヘッダ変換テーブルによって、単純なヘッダ変換動作を繰り返すことで実現される。
【0081】
以下、上記のような構成を有する第2の実施形態の動作について説明する。
(B−2)第2の実施形態の動作
試験装置としてのスイッチ部30は、次の表1にしたがって試験を行う。
【0082】
【表1】
表1において、t1〜t10は1監視周期における各入力ポート31〜35の監視セル挿入タイミングを示している。t1とt2、t2とt3、…、t9とt10とのあいだには、通信用のATMセルがたとえば300セル程度挿入され、試験装置30はスイッチ部として機能しながら周期的に試験を行うことができる。
【0083】
また、表1中の5行10列のマトリクスを構成する各数値は、各入力ポート31〜35が挿入する監視セルのルーティングビットが指定するアドレスを示している。このアドレスは出力ポート44〜48の出力ポート番号O1〜O5に対応する。
【0084】
すなわちルーティングビット1は出力ポート番号O1に対応し、ルーティングビット2は出力ポート番号O2に対応し、ルーティングビット3は出力ポート番号O3に対応し、ルーティングビット4は出力ポート番号O4に対応し、ルーティングビット5は出力ポート番号O5に対応する。
【0085】
タイミングt1では、入力ポート31はルーティングビット1の通常の監視セルをセルストリームIS1に挿入し、入力ポート32はルーティングビット2の監視セルをセルストリームIS2に挿入し、以下同様に、入力ポート33はルーティングビット3、入力ポート34はルーティングビット4、入力ポート35はルーティングビット5の監視セルをそれぞれ挿入する。
【0086】
そして300セル程度の通信用セルが流入したあと、タイミングt2では、入力ポート31がルーティングビット2、入力ポート32がルーティングビット3、入力ポート33がルーティングビット4、入力ポート34がルーティングビット5、入力ポート35がルーティングビット1の監視セルをそれぞれセルストリームIS1〜IS5に挿入する。
【0087】
タイミングt3〜t5でも同様に、各入力ポート31〜35が挿入する通常の監視セルのルーティングビットが1つずつずれて巡回してゆくので、t1〜t5でちょうど1巡することになる。
【0088】
このようにして挿入された通常の監視セルは、タイミングt1〜t5に対応するタイミングで、出力ポート44〜48で検出されることになる。
【0089】
たとえばタイミングt1では、入力ポート31で挿入された監視セルが出力ポート番号O1の出力ポート44で検出され、入力ポート32で挿入された監視セルが出力ポート番号O2の出力ポート45で検出され、入力ポート33で挿入された監視セルが出力ポート番号O3の出力ポート46で検出され、入力ポート34で挿入された監視セルが出力ポート番号O4の出力ポート47で検出され、入力ポート35で挿入された監視セルが出力ポート番号O5の出力ポート48で検出される。
【0090】
タイミングt2〜t5では、これらの入力ポート31〜35と出力ポート44〜48の対応関係が巡回的にずれてゆく。
【0091】
次に、t1〜t5につづくt6〜t10では、入力ポート31〜36はマルチキャスト監視セルを挿入する。
【0092】
マルチキャスト属性を持つマルチキャスト監視セルはBUF37〜41ではルーティングビットフィルタを通過できず廃棄され、BUF42ではその論理的フィルタを通過する。BUF42を介してコピートランク43に供給されたマルチキャスト監視セルは、マルチキャスト属性を保持するかぎり、BUF41とコピートランク43の入出力端子をむすぶループLPを巡回する。
【0093】
そして巡回するたびにBUF37〜41のすべてに入力されると共に、そのルーティングビットがコピートランク43内のヘッダ変換テーブルで変更される。
【0094】
たとえば当該マルチキャスト監視セルが要求するマルチキャストが5つすべての出力ポート44〜48を選択する場合、マルチキャスト監視セルはループLPを4(=5−1)回巡回され、コピートランク43のヘッダ変換テーブルで5回ヘッダ変換される。そのたびに変更されるルーティングビットは1,2,3,4,5の各出力ポート番号を1回ずつ指定する(指定の順番はこれにかぎらない)。これにより要求どおりのマルチキャストが実現される。
【0095】
そして、4回目の巡回(すなわち5回目のヘッダ変換)で当該マルチキャスト監視セルのマルチキャスト属性が解除されるように、前記ヘッダ変換テーブルが構成されているので、最後に当該マルチキャスト監視セルが5つ目の出力ポートに対応するBUF37〜41のいずれかのBUFだけから送出され、BUF42も含め、ほかのBUFでは廃棄される。
【0096】
これにより当該マルチキャスト監視セルは試験装置30内から消滅する。
【0097】
マルチキャスト監視セルが要求するマルチキャストが4つの出力ポート44〜46,48を選択する場合なら、当該マルチキャスト監視セルはループLPを3回巡回し(すなわちヘッダ変換テーブルで4回ヘッダ変換され)、ルーティングビットは1,2,3,5を1回ずつ指定し、3回目の巡回でマルチキャスト属性が解除されることになる。
【0098】
表1のタイミングt6では、「M」で示したように、入力ポート31がマルチキャスト監視セルを挿入する。
【0099】
ここで、当該マルチキャスト監視セルが5つすべての出力ポート44〜48を選択するものとすると、前記ループLPの巡回回数は前記の4回となる。
【0100】
なお、タイミングt6では、入力ポート31以外の入力ポート32〜35は「M」が表示されておらず、監視セルの挿入を行わない。
【0101】
同様に、タイミングt7では入力ポート32だけが、マルチキャスト監視セルを挿入する。これも5つすべての出力ポートを選択するマルチキャストを求めるマルチキャスト監視セルである。
【0102】
つづいてタイミングt8では入力ポート33が、t9では入力ポート34が、そしてタイミングt10では入力ポート35が、それぞれ5つすべての出力ポートを選択するマルチキャスト監視セルを挿入する。
【0103】
このようにして挿入されたマルチキャスト監視セルは、前記の通常の監視セルと同様に、タイミングt6〜t10に対応するタイミングで、出力ポート44〜48によって検出されることになる。
【0104】
したがってタイミングt10で1つの監視周期が終了すると、入力ポート31〜35、BUF37〜42、コピートランク43、出力ポート44〜48間を接続する信号線、すなわち試験装置30内のすべての接続経路を通過した監視セルが、1回は、すべての出力ポート44〜48での検出を受けることとなる。
【0105】
換言するなら、t1〜t10の1監視周期で、試験装置30内のすべての接続、および動作の正常性が調べられることになる。
【0106】
たとえばタイミングt2に対応するタイミングで、出力ポート番号O5の出力ポート48で監視セルが検出できない場合、本来検出されるはずの当該監視セルを当該t2に挿入するのは、入力ポート34の役割であることから、障害発生箇所は入力ポート34自体、入力ポート34とBUF41を接続する信号線(LS)、BUF41、BUF41と出力ポート48の接続、出力ポート48自体の周辺である可能性が高いことが推定できる。
【0107】
あるいは複数の挿入タイミングにおける監視セルの検出状況を複合的に判断して、もっと信頼性の高い推定を行うことも可能である。
【0108】
なお、以上で述べた通常の監視セルについてのBUF37〜41の動作は通常の通信用セルにそのまま当てはまり、マルチキャスト監視セルについてのBUF37〜42およびコピートランク43の動作はマルチキャスト通信セルにそのまま当てはまる。
【0109】
また、表1に示したマトリクス中の1〜5のルーティングビットや、「M」の配列パターンは表示したものにかぎらない。
【0110】
ただし、同一タイミングで1つの出力ポートが複数の監視セルを検出することはできないので、マトリクスの列方向のパターンは上述した「1,2,3,4,5」、「2,3,4,5,1」などの10通りしかない。したがってt1の列方向パターンをt4の列方向パターンと置換したり、t8の列方向パターンをt2の列方向パターンと置換するなどの変更が可能となる。
【0111】
さらに、本実施形態をより一般化して示したのが図6および表2である。
【0112】
図5の試験装置30では、入力ポートおよび出力ポートは5つずつであったが、図6の試験装置50ではn個ずつとなっている。対応する各部の機能は同じである。
【0113】
すなわち、図6において、入力ポート51〜55は前記入力ポート31〜35に対応し、BUF57〜61は前記BUF37〜41に対応し、BUF62は前記BUF42に対応し、コピートランク63は前記コピートランク43に対応し、出力ポート63〜68は前記出力ポート44〜48に対応し、信号線LS1は前記信号線LSに対応する。
【0114】
入力ポート数がn個となったことにより、次の表2の挿入タイミング数もt1〜t2nの2n個となっている。
【0115】
【表2】
(B−3)第2の実施形態の効果
以上のように、本実施形態によれば、コピートランクを付加した場合でもスイッチ部のすべての接続、および動作の正常性を試験することが可能になる。
【0116】
(C)他の実施形態
上記の第1の実施形態では、二重化構成の場合を例に説明したが、本発明は、3重化以上の多重化構成においても適用可能である。入力データが排他的(同一位相で有効セルは1方路だけ)であることを前提に、基本となる前記監視周期CY1に対し3倍以上の周期CYNを設定し、各構成に対応するN(≧3)個の方路について1周期CYNに1つずつ監視セルが挿入されるようにすればよい。
【0117】
なお、第2の実施形態では、マルチキャスト監視セルはすべての出力ポートを指定するようにしたが、必ずしもそのようにしなくてもよい。たとえばマルチキャスト監視セルが1つの出力ポートだけを指定するようにした場合でも、その指定を巡回的にずらすことにより、試験装置30(または50)内の少なくともすべての信号線の接続正常性を試験することは可能である。
【0118】
さらに第2の実施形態において、入力ポートと出力ポートの数は同数であったが、必ずしも同数である必要はない。そして各BUF37〜41に接続される出力ポートは、必ずしも1つである必要はなく、2つ以上であってもよい。
【0119】
また、第2の実施形態では、装置内のスイッチ部を例に説明したが、ATM交換機などにもそのまま適用することができる。
【0120】
なお、上記の第1、第2の実施形態では、1つのATM伝送装置内で監視セルの挿入と検出を行う1装置内試験について説明したが、たとえば監視セル挿入回路と、対応する監視セル検出回路を異なるATM伝送装置内に設けるようにして、複数装置または装置間の試験を行うようにしてもよい。
【0121】
さらに、第1の実施形態と第2の実施形態は同一回路において両立不可能な関係にないので、両者を併用することが可能である。すなわち、コピートランクを備えたスイッチ部の構成を現用系、予備系の二重化構成、あるいは多重化構成とする場合などにも本発明は適用可能である。
【0122】
さらにまた、第1、第2の実施形態では、試験はそれぞれの監視周期を1まとまりとして繰り返すようにしたが、本発明はこれにかぎらない。第1の実施形態ではたとえば監視セル1だけを挿入してセレクタ入力端子1の系統(方路1)だけを試験してみたり、第2の実施形態ではたとえば挿入タイミングt6に対応する動作だけを行わせてみることなどもできる。
【0123】
なお、第1、第2の実施形態では、前記装置を介して当該装置またはネットワークに収容されている端末間にコネクションが設定され得る運用状態における試験、すなわち「監視」の場合を例に説明したが、メンテナンス時など、もっぱら試験することを目的とし、前記端末間にコネクションが設定され得ない状態で試験を実行することも可能である。
【0124】
また、上記では、53バイト固定長のATMセルを例に説明したが本発明は可変長のパケットについても適用可能である。
【0125】
さらに、以上の説明では、ハードウエア的な回路構成を用いて説明したが、同等な動作を行うソフトウエアを用いるようにしてもよい。
【0126】
すなわち、本発明は、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する方法および試験について、広く適用することができる。
【0127】
また、本発明は、有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する方法および装置についても、広く適用することができる。
【0128】
さらに本発明は、通信用の単位信号を通過させると共に監視用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に監視用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する1つの出力ポートから出力するスイッチ装置の試験方法および装置について、広く適用することができる。
【0129】
さらにまた、本発明は、このような試験装置を相互に接続しておき、試験装置相互間で、他方の試験装置の少なくとも一部について正常性を試験する試験システムについて、広く適用することが可能である。
【0130】
【発明の効果】
以上のように、本発明によれば、試験用タイミングの同一位相では有効及び無効ストリームのどちらか一方に無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したうえで、選択動作を行わせて前記試験用単位信号を検出するので、従来不可欠であったセルバッファ回路や、監視セル終端回路が不要となるなど回路規模の縮小が可能となる。
【0131】
また、周期的な試験を行う場合、付与された挿入タイミングのうち実際に試験用単位信号を挿入されるのは、有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとしたことで、試験用単位信号の間隔が十分に設定でき、従来必要であった方路を識別するためのIDを付与、検出する必要がなくなって、試験の精度を維持しながら回路規模を縮小することが可能になる。
【0132】
さらに、以上のような性質を持つ試験装置を接続して構成された試験システムは、システム全体として、試験精度を維持しながら回路規模を縮小することができる。
【図面の簡単な説明】
【図1】第1の実施形態に係る試験装置の構成を示すブロック図である。
【図2】従来の試験装置の構成を示すブロック図である。
【図3】従来の試験装置の動作を示すタイムチャートである。
【図4】第1の実施形態の動作を示すタイムチャートである。
【図5】第2の実施形態に係る試験装置の構成を示すブロック図である。
【図6】第2の実施形態に係る試験装置を一般化した構成を示すブロック図である。
10、20、30,50…試験装置、11,12,21,22…監視セル挿入回路、13,23…監視セル挿入タイミング生成回路、17、25…セレクタ回路、18A…監視セル終端回路、18B、26…監視セル検出回路、31〜35、51〜55…入力ポート、44〜48、64〜68…出力ポート、37〜42、57〜62…BUF、43、63…コピートランク(CPHCV)、44〜48、64〜68…出力ポート、LS、LS1…信号線。
Claims (9)
- 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する方法において、
時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、
この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、
前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする試験方法。 - 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する方法において、
前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、
前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする試験方法。 - 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備えた装置の正常性を試験する装置において、
時系列に伝送される複数の前記有効単位信号からなる有効ストリーム、及び時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対し、同一位相で試験用タイミングを設定し、
この試験用タイミングに合わせて、前記有効及び無効ストリームのどちらか一方に前記無効単位信号を挿入すると共に、他方には、試験用単位信号を挿入したのち、
前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を調べることを特徴とする試験装置。 - 有効な情報を伝送する有効単位信号と有効な情報を伝送しない無効単位信号とを入力して、当該有効単位信号だけを出力する選択動作を行う選択回路を備え、時系列に伝送される複数の前記有効単位信号からなる有効ストリームに対し所定周期で試験用単位信号の挿入タイミングを付与すると共に、時系列に伝送される複数の前記無効単位信号からなる無効ストリームに対しても、これと同一周期、同一位相で前記試験用単位信号の挿入タイミングを付与しておき、前記選択回路を備えた装置の正常性を周期的に試験する装置において、
前記挿入タイミングのうち、実際に前記試験用単位信号を挿入されるのは、前記有効ストリームの挿入タイミング又は無効ストリームの挿入タイミングのどちらか一方だけとし、
前記選択回路に当該有効及び無効ストリームの双方を入力して、前記選択動作を行わせ、当該選択回路の出力から前記試験用単位信号を検出することにより、当該装置の正常性を、周期的に調べることを特徴とする試験装置。 - 通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する1つの出力ポートから出力するスイッチ装置の試験方法において、
該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、
所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、
前記入力ポートはまた、1又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、
前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、
前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該1又は複数の要素スイッチの中から1又は複数の要素スイッチを選択するように変換する
ことを特徴とする試験方法。 - 請求項5の試験方法において、
前記入力ポートによる試験用の単位信号のアドレス情報の変更は、前記所定の試験周期内に、少なくとも全ての出力ポートが指定されるように行うと共に、
当該所定の試験周期内に全ての入力ポートが少なくとも1回はマルチキャスト試験用単位信号を挿入し、
なおかつ、前記アドレス変換部によるマルチキャスト試験用単位信号のアドレス情報の変換は、当該所定の試験周期内に、全ての出力ポートに対して少なくとも1回はマルチキャスト試験用単位信号が供給されるように行う
ことを特徴とする試験方法。 - 通信用の単位信号を通過させると共に試験用の単位信号を挿入する複数の入力ポートと、前記通信用の単位信号を通過させると共に試験用の単位信号を検出する複数の出力ポートとを備え、前記通信用、試験用の単位信号の持っているアドレス情報に基づき、複数の入力ポートから入力される単位信号を該当する1つの出力ポートから出力するスイッチ装置の試験装置において、
該当出力ポートだけを指定するアドレス情報を持っている単位信号を当該出力ポートに送出する複数の要素スイッチを並列に設けることで、要素スイッチと出力ポートを対応付けておき、
所定の試験周期内に、各入力ポートで複数回、挿入される前記試験用の単位信号のアドレス情報が、少なくとも複数の前記要素スイッチに対応付けられた出力ポートを指定するように、逐次変更し、
前記入力ポートはまた、1又は複数の要素スイッチに対応付けられた出力ポートを指定するアドレス情報を持つ試験用の単位信号であるマルチキャスト試験用単位信号の挿入も行い、
前記スイッチ装置はまた、このマルチキャスト試験用単位信号のアドレス情報だけを変換するアドレス変換部を備え、
前記所定の試験周期内に、当該アドレス変換部は、前記マルチキャスト試験用単位信号のアドレス情報を、当該1又は複数の要素スイッチの中から1又は複数の要素スイッチを選択するように変換する
ことを特徴とする試験装置。 - 請求項7の試験装置において、
前記入力ポートによる試験用の単位信号のアドレス情報の変更は、前記所定の試験周期内に、少なくとも全ての出力ポートが指定されるように行うと共に、
当該所定の試験周期内に全ての入力ポートが少なくとも1回はマルチキャスト試験用単位信号を挿入し、
なおかつ、前記アドレス変換部によるマルチキャスト試験用単位信号のアドレス情報の変換は、当該所定の試験周期内に、全ての出力ポートに対して少なくとも1回はマルチキャスト試験用単位信号が供給されるように行う
ことを特徴とする試験装置。 - 請求項3、4、7、又は8のいずれかの試験装置を相互に接続しておき、
試験装置相互間で、他方の試験装置の少なくとも一部について正常性を試験することを特徴とする試験システム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33871298A JP3580715B2 (ja) | 1998-11-30 | 1998-11-30 | 試験方法及び装置、並びに試験システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33871298A JP3580715B2 (ja) | 1998-11-30 | 1998-11-30 | 試験方法及び装置、並びに試験システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000165383A JP2000165383A (ja) | 2000-06-16 |
JP3580715B2 true JP3580715B2 (ja) | 2004-10-27 |
Family
ID=18320760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33871298A Expired - Fee Related JP3580715B2 (ja) | 1998-11-30 | 1998-11-30 | 試験方法及び装置、並びに試験システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3580715B2 (ja) |
-
1998
- 1998-11-30 JP JP33871298A patent/JP3580715B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000165383A (ja) | 2000-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5257311A (en) | System for monitoring ATM cross-connecting apparatus by inside-apparatus monitoring cell | |
US5422880A (en) | Broadband switching fabric in a communication controller | |
US4484326A (en) | Packet load monitoring by trunk controllers | |
US5909427A (en) | Redundant switch system and method of operation | |
CA2131080C (en) | Path changing system and method for use in atm communication apparatus | |
US4550397A (en) | Alternate paths in a self-routing packet switching network | |
JP2665037B2 (ja) | パケット伝送用相互接続構造とパケットの伝送方法 | |
JP2665038B2 (ja) | パケット伝送用交換器 | |
JPH0216628B2 (ja) | ||
JPH06318948A (ja) | 集信装置及び端末の挿入制御方法 | |
US5398235A (en) | Cell exchanging apparatus | |
US5099480A (en) | Method of testing bit errors in isdn circuits | |
US6175553B1 (en) | Method and apparatus for locating and isolating a fault within a token ring network | |
US5712854A (en) | Method of routing cells in an asynchronous time-division multiplex switching network and corresponding network input switch and application | |
US6526535B1 (en) | Synchronous data adaptor | |
KR100767858B1 (ko) | 다단 atm 노드의 분할 성능 감시 방법 및 장치 | |
JP2001007811A (ja) | Atmセル転送装置 | |
KR930009857B1 (ko) | 송신 및 수신 경로를 상호 접속하는 채널 장치 | |
US5477549A (en) | Cell switch and cell switch network using dummy cells for simplified cell switch test in communication network | |
US5309435A (en) | Multiring data transmission system | |
JP3580715B2 (ja) | 試験方法及び装置、並びに試験システム | |
CA2327461C (en) | Switch fabric testing | |
US6393019B1 (en) | Matrix switch | |
US6912202B1 (en) | Arrangement for testing network switch expansion port using external logic to emulate connected expansion port | |
JPH06268664A (ja) | 整頓装置およびそれを使用した整頓方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040720 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040720 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |