JP3579127B2 - Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device - Google Patents
Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device Download PDFInfo
- Publication number
- JP3579127B2 JP3579127B2 JP12757695A JP12757695A JP3579127B2 JP 3579127 B2 JP3579127 B2 JP 3579127B2 JP 12757695 A JP12757695 A JP 12757695A JP 12757695 A JP12757695 A JP 12757695A JP 3579127 B2 JP3579127 B2 JP 3579127B2
- Authority
- JP
- Japan
- Prior art keywords
- columnar crystal
- emission device
- field
- field emission
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【産業上の利用分野】
この発明は、例えば、真空マイクロエレクトロニクス技術を利用した電界電子放出素子、この電界電子放出素子を応用した電子放出源および平面ディスプレイ装置、および電界放出素子および平面ディスプレイ装置の製造方法に関するものである。
【0002】
【従来の技術】
従来から、真空を電荷輸送媒体とする真空素子が研究されているが、この真空素子の一つとして電界電子放出素子(真空マイクロ素子)がある。そして、代表的な電界電子放出素子には、図40に示すようにエミッタ電極1が基板2から略鉛直方向に四角錐や円錐の形状を呈しているもの(以下、スピント型と記す)と、図41(a)及び(b)に示すようにエミッタ電極3が基板2と平行な方向に三角形の飛び込み板形状、即ち楔形の形状を呈しているもの(以下、平面型と記す)とがある。なお、図40および図41において、4、5で示すのはそれぞれ上記エミッタ電極1、3から電子を引き出すためのゲ−ト電極である。
【0003】
上記スピント型の電界電子放出素子の作製は、例えば東北大学電気通信研究所の横尾邦義氏が電気学会誌 Vol.112,No.4 (1992) pp257−262に記しているように、スタンフォ−ド研究所のスピント(C.A.Spint) 氏らの開発した回転させながら斜め方向から陰極チップを蒸着する技術や、アメリカ海軍研究所のグレイ(H.F.Gray)氏らの開発したSi単結晶を選択的に異方性エッチングする技術を基本にして行われる。
【0004】
さらに、平面型等の他のエミッタ電極の作製方法は、例えば、工業技術院電子技術総合研究所の伊東順司氏及び金丸正剛氏によって、「微小冷陰極の応用−真空マイクロ素子−」(オプトロニクス誌 No.109 (1991) pp193−198)や、「微小三極真空素子の試作とその応用」(日本学術振興会荷電粒子ビ−ムの工業への応用第132 委員会第111 回研究会資料 (1990) pp7−13)で説明されている。
【0005】
【発明が解決しようとする課題】
ところで、上述した従来の電界電子放出素子には、以下に説明する解決すべき課題がある。
【0006】
すなわち、従来の電界電子放出素子のエミッタ電極1、3の形状は、前述したように円角錐や円錐、楔状であるので、電界電子放出素子の間隔がエミッタ電極1、3の底面の大きさによって制限されてしまい、電界電子放出素子の密度を高めるのが困難であった。そして、エミッタ電極1、3から放出される電子の密度(エミッション電流の大きさ)は、エミッタ電極1、3の数の影響を受けることから、単位面積当たりのエミッション電流を大きくするのも困難であった。
【0007】
また、電界電子放出素子において、より低い駆動電圧で高いエミッション電流を得るには、エミッタ電極の先端をできるかぎり尖らせて電界の集中度を向上させる必要がある。
【0008】
しかし、従来の電界電子放出素子においては、エミッタ電極の尖鋭化を、エッチングや重ね合せ露光により行っていた。このため、エミッタ電極の尖鋭化に複雑なプロセスが必要であり、尖鋭化が困難だった。また、エミッタ電極の作製プロセスが複雑なため、再現性が乏しく、多数のエミッタ電極を均質に作製することは困難だった。
【0009】
さらに、上記エミッタ電極の尖鋭度は、使用する露光装置の解像度に左右される。装置の解像度には限界があるため、上記エミッタ電極の尖鋭化には一定の限界があった。
【0010】
この発明は、このような事情に鑑みてなされたもので、エミッタ電極の尖鋭化が容易に図れ、かつこのエミッタ電極を高密度に配置して、電子放出効率の高い電界電子放出素子および、この電界電子放出素子を応用した平面ディスプレイ装置を提供することにある。
【0011】
【課題を解決するための手段】
第1の手段は、導電体の表面に設けられ電界が与えられることで電子を放出するエミッタ電極を備えた電界電子放出素子において、上記エミッタ電極は、それぞれ上記導電体の表面から略垂直方向に成長し互いに密着しているとともにそれぞれ電子を放出する先端部を有した複数の柱状結晶からなる柱状結晶集合体を備えていることを特徴とする電界電子放出素子である。
【0013】
第2の手段は、第1の手段の電界電子放出素子において、上記柱状結晶の先端部は尖鋭化されていることを特徴とするものである。
【0014】
第3の手段は、第1の手段の電界電子放出素子において、上記柱状結晶集合体は、導電体上にCVD(Chemical Vapor Deposition )の手段により、WF 6 とSiH4 を反応させ成膜されたものであることを特徴とするものである。
【0015】
第4の手段は、第1の手段の電界電子放出素子において、上記柱状結晶はβ−タングステン(β−W)を含有することを特徴とするものである。
【0016】
第5の手段は、第1の手段の電界電子放出素子において、この柱状結晶集合体に、この導電体との電位差に応じた電界を与えることで、上記柱状結晶集合体の各柱状結晶の先端部から電子を引き出すゲ−ト電極を有することを特徴とするものである。
【0017】
第6の手段は、第5の手段の電界電子放出素子において、上記ゲ−ト電極は、上記柱状結晶集合体と対向する縁部を有し、この縁部と上記柱状結晶集合体とのギャップを介して上記柱状結晶集合体に電界を与えるものであることを特徴とするものである。
【0018】
第7の手段は、第6の手段の電界電子放出素子において、上記ゲ−ト電極は、上記導電体に絶縁層を介して積層されていることを特徴とするものである。
【0019】
第8の手段は、第6の手段の電界電子放出素子において、上記ゲ−ト電極は、上記柱状結晶集合体に絶縁層を介して積層されていることを特徴とするものである。
【0020】
第9の手段は、第6の手段の電界電子放出素子において、上記ゲ−ト電極は、上記柱状結晶集合体の各柱状結晶の先端部から放出された電子を通す貫通部を有し、上記ゲ−ト電極の縁部は、前記貫通部の周部によって構成されていることを特徴とするものである。
【0021】
第10の手段は、第9の手段の電界電子放出素子において、上記ゲ−ト電極は、孔状の貫通部を有することを特徴とするものである。
【0022】
第11の手段は、第9の手段の電界電子放出素子において、上記ゲ−ト電極は、溝状の貫通部を有することを特徴とするものである。
【0023】
第12の手段は、第9手段の電界電子放出素子において、上記柱状結晶集合体は、上記導電体の表面の、上記ゲ−ト電極の貫通部に対応する部位にのみ選択的に成膜されたものであることを特徴とするものである。
【0024】
第13の手段は、第9の手段の電界電子放出素子において、上記柱状結晶集合体は、上記ゲ−ト電極の貫通部の中央部に位置する柱状結晶の先端部の高さ寸法が、周縁部に位置する柱状結晶の先端部の高さ寸法よりも大きく形成されていることを特徴とするものである。
【0025】
第14の手段は、第13の手段の電界電子放出素子において、上記ゲ−ト電極の貫通部の中央部に位置する柱状結晶の先端部が、上記ゲ−ト電極の貫通部を貫通して突出していることを特徴とするものである。
【0026】
第15の手段は、第13の手段の電界電子放出素子において、上記導電体は、上記ゲ−ト電極の貫通部の中央部に位置する部位が、その周縁部に位置する部位よりもゲ−ト電極側に突出していることを特徴とするものである。
【0027】
第16の手段は、第5の手段の電界電子放出素子において、上記柱状結晶集合体の各柱状結晶の先端部から放出された電子を受けるアノ−ド電極を有することを特徴とするものである。
【0028】
第17の手段は、第16の手段の電界電子放出素子において、上記アノ−ド電極は、上記ゲ−ト電極の貫通部に対向する蛍光体を有し、この蛍光体は、上記柱状結晶集合体から放出された電子を受けることで発光することを特徴とするものである。
【0029】
第18の手段は、第5の手段の電界電子放出素子が集積されてなることを特徴とする電子放出源である。
【0030】
第19の手段は、第18の手段の電子放出源において、上記ゲ−ト電極は、貫通部が複数設けられてなり、各貫通部を通して上記各柱状結晶集合体から電子が放出されることを特徴とするものである。
【0031】
第20の手段は、第19の手段の電子放出源において、上記ゲ−ト電極は孔状の貫通部を有することを特徴とするものである。
【0032】
第21の手段は、請求項19の電子放出源において、上記ゲ−ト電極は溝状の貫通部を有することを特徴とするものである。
【0033】
第22の手段は、第5の手段の電界電子放出素子を複数有する電子放出源と、この電子放出源から放出された電子を受けることで発光表示を行う表示部とを有することを特徴とする平面ディスプレイ装置である。
【0034】
第23の手段は、請求項21記載の平面ディスプレイ装置において、上記電子放出源と上記表示部は、上記ゲ−ト電極に積層された絶縁層を介して接合されていることを特徴とするものである。
【0035】
第24の手段は、ゲ−ト電極と、このゲ−ト電極から電界が与えられることで先端部から電子を放出するエミッタ電極とを有する電界電子放出素子の製造方法において、導電体上に、この導電体の表面からそれぞれ略垂直方向に成長した多数の柱状結晶が密接してなる柱状結晶集合体を成膜し、各柱状結晶の先端部から電子を放出できるエミッタ電極を形成する第1の工程と、縁部を有するゲ−ト電極を形成する第2の工程とを有することを特徴とするものである。
【0036】
第25の手段は、第24の手段の電界電子放出素子の製造方法において、
前記第1の工程は、導電体上に第1の絶縁膜、導電膜および第2の絶縁膜を積層する工程と、上記第1の絶縁膜、導電膜および第2の絶縁膜の所定の部位をエッチング除去し、貫通部を設ける工程と、この貫通部を通して露出した上記導電体上に柱状結晶集合体を成膜し、前記エミッタ電極を形成する工程とを含み、
前記第2の工程は、上記第1の絶縁膜を選択的にエッチングすることで、上記導電膜を上記柱状結晶集合体側に突出する縁部を有するゲ−ト電極に成形する工程を含むことを有することを特徴とするものである。
【0037】
第26の手段は、第24の手段の電界電子放出素子の製造方法において、
前記第1の工程は、導電体の表面に柱状結晶集合体を成膜し、前記エミッタ電極を形成する工程とを含み、
前記第2の工程は、上記柱状結晶集合体上に絶縁膜と導電膜とを積層する工程と、上記導電膜と上記絶縁膜の所定の部位をエッチング除去して貫通部を設け、上記導電膜を縁部を有するゲ−ト電極に形成する工程とを含むことを特徴とするものである。
【0038】
第27の手段は、第24の手段の電界電子放出素子の製造方法において、
前記第1の工程は、上記導電体を、反応器内に収容し、この反応器内にWF6 とSiH4 を導入して反応させることで、上記導電体の表面から略垂直に成長するβ−Wを含有する複数の柱状結晶を有する柱状結晶集合体を成膜する工程を含むことを特徴とするものである。
【0039】
第28の手段は、第27の手段の電界電子放出素子の製造方法において、上記柱状結晶集合体を成膜する工程は、反応器内の上記導電体周囲雰囲気の温度を120℃〜500℃、好ましくは320℃に保ち、上記WF6 とSiH4 の流量比(SiH4 /WF6 )は0.9〜2.0、好ましくは1.0に保つ工程を含むことを特徴とするものである。
【0040】
第29の手段は、第27の手段の電界電子放出素子の製造方法において、上記柱状結晶集合体を成膜する工程は、上記反応器内に、H2 を導入する工程を含むことを特徴とするものである。
【0041】
第30の手段は、基板の表面に導電体を形成する第1の工程と、この導電体の表面に、それぞれ導電体の表面から略垂直方向に成長しているとともにそれぞれ先端部が尖鋭化された複数の柱状結晶を有する柱状結晶集合体を成膜し、上記各柱状結晶の先端部から電子を放出できるエミッタ電極を形成する第2の工程と、上記柱状結晶集合体に第1の絶縁膜、導電膜、第2の絶縁膜を積層する第3の工程と、上記第1、第2の絶縁膜と導電膜の所定の部位をエッチング除去してこの導電膜に縁部を設ける第4の工程と、表面に透明導電膜と蛍光体とが積層されてなる表示部材を、真空雰囲気中で上記第2の絶縁膜の表面に接合し、上記蛍光体を上記エミッタ電極に対向させる第5の工程とを有することを特徴とする平面ディスプレイ装置の製造方法。
【0042】
第31の手段は、第30の手段の平面ディスプレイ装置の製造方法において、前記第2の工程は、上記導電体の形成された基板を反応器内に収容し、この反応器内に少なくともWF6 とSiH4 を導入して反応させることで、上記導電体の表面にから略垂直に成長するβ−Wを含有する柱状結晶を有する柱状結晶集合体を成膜する工程を含むことを特徴とするものである。
【0043】
第32の手段は、第31の手段の平面ディスプレイ装置の製造方法において、上記柱状結晶集合体を成膜する工程は、反応器内の上記導電体周囲雰囲気の温度を120℃〜500℃に保ち、この範囲にてさらに好ましくは320℃に保ち、上記WF6 とSiH4 の流量比(SiH4 /WF6 )は0.9〜2.0に保ち、さらに好ましくは1.0に保つ工程を含むことを特徴とするものである。
【0044】
第33の手段は、第32の手段の平面ディスプレイ装置の製造方法において、上記柱状結晶集合体を成膜する工程には、上記反応器内に、H2 を導入する工程を含むことを特徴とするものである。
【0045】
【作用】
第1および第2の手段によれば、高密度に設けられた各柱状結晶の尖鋭化された先端部からそれぞれ電子を放出できるので、電子放出効率が良くなる。
【0046】
また第3、第4の手段のように、CVD法を用いてβ−Wを含む柱状結晶を成膜することで上述のエミッタ電極を形成できる。すなわち、成膜工程のみで、高密度に配置されかつ先端が尖鋭化されたエミッタ電極を得ることができるので、この電界電子放出素子の製造が非常に容易になる。
【0047】
第5〜第11の手段によれば、導電膜に縁部を設け、さらには貫通孔を設けることでゲ−ト電極を得ることができ、かつ、上記エミッタ電極から引き出された電子をこの貫通孔を通して真空中に放出することができる。
【0048】
また、第12の手段のように、上記エミッタ電極を構成する柱状結晶集合体は、ゲ−ト電極の貫通孔に対応する箇所だけに成膜しても良いし、上記貫通孔よりも広い範囲に成膜しても良い。
【0049】
第13〜第15の手段によれば、貫通孔の中央部に位置する柱状結晶の先端部を高く位置させることで、この柱状結晶の先端部をゲ−ト電極に近付けることができるので、この柱状結晶に対する電界集中度が向上し、電子放出効率が向上する。
【0050】
第16の手段によれば、柱状結晶集合体により構成されたエミッタ電極を有する3極管を得ることができる。また、第17の手段によれば、3極管のアノ−ド電極に蛍光体を設けることで、放出された電子により蛍光体を発光させることができる。この際、電子放出効率が高いので、低い駆動電圧で高い輝度を得ることができる。
【0051】
第18〜第21の手段によれば、柱状結晶集合体をエミッタ電極とする電界電子放出素子を集積化した電子放出源を得られ、エミッタ電極から引き出された電子は、ゲ−ト電極に設けられた各貫通孔を通して放出される。このとき、任意の電界電子放出素子を選択して電子を放出させることも可能である。
【0052】
第22の手段によれば、柱状結晶集合体により構成されたエミッタ電極を有する電子放出素子を平面ディスプレイに適用することが可能であり、この場合、より低い動作電圧で必要な表示を行わせることができる。
【0053】
また、第23の手段によれば、絶縁層として、ゲ−ト電極上に成膜した絶縁膜を用いれば、電子放出源と表示部間に挟まれるスペーサが不要になる。なお、この絶縁層は真空層であっても良い。
【0054】
第24〜第29の手段によれば、成膜工程により導電体上に柱状結晶からなる結晶集合体を設けるのみで、先端部が尖鋭化された微細なエミッタ電極を高密度に形成することができる。そして、第27〜第29の手段に示す条件の下でCVDを行うことで、このようなエミッタ電極を容易に実現できる。
【0055】
第20〜第33の手段によれば、平面ディスプレイ装置の製造方法において、成膜工程により導電体上に柱状結晶からなる結晶集合体を設けるのみで、先端部が尖鋭化された微細なエミッタ電極を高密度に形成することができる。そして、この後、第1の絶縁膜、導電膜および第2の絶縁膜を積層して電子放出源を製造することができる。また、この第2の絶縁膜を表示部との間のスペーサとして用いることができる。
【0056】
なお、この平面ディスプレイ装置のエミッタ電極(柱状結晶集合体)は、第31〜第33の手段に示すように、前記電界電子放出素子の製造方法と同様の方法により作成することができる。
【0057】
【実施例】
以下、この発明の実施例を図1〜図39に基づいて説明する。
【0058】
まず、この発明の第1の実施例を図1〜図14を参照して説明する。
【0059】
図1は、この発明の第1の実施例を示す電界電子放出素子21の斜視図である。
【0060】
図中22で示すのは基板であり、この基板22上には薄膜状のベ−ス電極23(導電体)が成膜されている。このベ−ス電極23の表面には、絶縁膜24および導電膜25が順に積層されている。
【0061】
また、絶縁膜24及び導電膜25には、上方に開放し底部は上記ベ−ス電極23に達する円形のスル−ホ−ル(貫通孔)26が形成されている。上記導電膜25の縁部25aは上記絶縁膜24よりもスル−ホ−ル26の中心方向へ張出し、ゲ−ト電極を構成している。
【0062】
一方、上記スル−ホ−ル26の底部に露出した上記ベ−ス電極23の表面には、導電性の柱状結晶集合体27が成膜されている。この柱状結晶集合体27は、エミッタ電極として機能する多数の柱状結晶28からなるもので、上記ベ−ス電極23上に成膜されている。
【0063】
また、この柱状結晶集合体27は、上記第2の導電膜25に達しない高さ(厚さ)で垂直に形成されており、各柱状結晶28の上端28a(先端)は針状に尖っている。
【0064】
なお、図6(a)に示すのは、この柱状結晶集合体27のSEM写真である。この写真に示すように、この柱状結晶集合体27は、全体が柱状結晶28からなるものではないが、少なくとも上端部については微細な柱状結晶28の集合体となっている。
【0065】
このような形状を有する柱状結晶集合体27は、後述するように、例えば一定の条件の下でCVD(Chemical Vapor Deposition )により成膜でき、各柱状結晶28は、例えばβ−W(β態のタングステン)を含む。
【0066】
なお、この柱状結晶集合体27は、要は上記第2の導電膜25(ゲ−ト電極)に接触しないことが必要であり、接触しない構成であれば、上記第2の導電膜25よりも高く形成されていても良い。
【0067】
次に、この電界電子放出素子21の動作について説明する。
【0068】
上記柱状結晶集合体27(エミッタ電極)と上記ベ−ス電極23は電気的に導通している。
【0069】
したがって、例えば上記ベ−ス電極23に負の電圧を与え、上記導電膜25に正の電圧を与えることによって上記柱状結晶集合体27と上記導電膜25の縁部25aとの間に電位差を生じさせると、両者間のギャップを介して上記導電膜25の縁部25aから上記柱状結晶集合体27に対して電界が印加される。
【0070】
印加された電界は各柱状結晶28の針状の上端28aに集中し、図3に示すように各柱状結晶28の上端28aから電子(−e)が放出される。つまり、前述したように、柱状結晶28(柱状結晶集合体27)がエミッタ電極として、導電膜25がこのエミッタ電極から電子を引き出すゲ−ト電極として機能する。なお、上述したように多数の各柱状結晶28からそれぞれ電子が放出されるので、この電子放出素子は、面状電子ビ−ム放出源として機能することとなる。
【0071】
次に、この電子放出素子21の製造方法を図5を参照して説明する。
【0072】
まず、図5(a)に示すように、基板22の上にベ−ス電極23、絶縁膜24、導電膜25及び絶縁膜29を順に積層する。基板22は、例えばSi(シリコンウエハ)やガラス等であり、上記絶縁膜24は例えばSiO2 である。さらに、上記ベ−ス電極23および導電膜25は導電性をもつ金属であり、例えばCuやAlのような一般的な種々の金属を採用できる。また、上記最上層の導電膜29は、後述するCVDの際にマスクとして機能するものであり、例えばSiO2 等を採用できる。
【0073】
次に、同図(b)に示すように、最上層の絶縁膜29上にレジスト30を塗布し、パタ−ンニングを行う。このレジスト30のパタ−ン30aは、前述のスル−ホ−ル26に対応した円孔を有している。
【0074】
こののち、異方性エッチングとして例えばRIE(Reaction Ion Etching)を行い、同図(c)に示すように絶縁膜29、導電膜25および絶縁膜24をレジスト30の形状に合わせてエッチングする。このことで、前記スル−ホ−ル26が形成される。スル−ホ−ル26はベ−ス電極23に達し、このスル−ホ−ル26の底部にベ−ス電極23が露出する。
【0075】
次に、上記ベ−ス電極23の表面に柱状結晶集合体27を成膜する。
【0076】
この成膜は、例えばCVD(chemical vapor deposition )法を用いて行う。すなわち、減圧チャンバ内に上記基板22を保持し、チャンバ内の環境温度を120℃〜500℃、好ましくは320℃に設定する。
【0077】
ついで、このチャンバ内にWF6 (tungsten hexafluoride )とSiH4 (silane)の2種類の反応ガスを導入し反応させる。この2種類の反応ガスの流量比は好ましくは1:1に設定される。
【0078】
このことで、上記ス−ルホ−ル26内に位置するベ−ス電極23の表面にはタングステン(W)が成膜されていく。なお、上述した環境の下で生成されるタングステンの各結晶は、β−W(β態のタングステン)を含むと推測され、上記ベ−ス電極23の表面から略垂直な柱状(柱状結晶)に成長していくことが実験により確かめられている。そして、各柱状結晶28の上端28aは針状に尖る。
【0079】
図7〜図14は、上記反応ガスの流量比(モル比)および環境条件と、上記柱状結晶集合体28の形状の関係を示すSEM写真である。
【0080】
まず、図7(a)〜図9(e)に、反応ガスの流量比と柱状結晶集合体27の形状の関係を示す。この実験は環境温度320℃の下で行った。
【0081】
上記2種類の反応ガスの流量比(SiH4 /WF6 )を0.6〜2.0に変化させてみると、0.9(図8(c))以上で柱状結晶集合体が生成し初め、1.0(図8(d))で好ましい形状を得ることができることが分かる。また、2.0(図9(e))まで上昇させると、上端の尖鋭性が失われ始めている。したがって、上記反応ガスの好ましい流量比は、上記環境の下で、SiH4 /WF6 =0.9〜2.0であり、さらに好ましくはSiH4 /WF6 =1.0となる。
【0082】
次に、図10、図11に環境温度と柱状結晶集合体の形状の関係を示す。この実験は反応ガスの流量比SiH4 /WF6 =1.0の下で行った。
【0083】
柱状結晶集合体27はT=240℃(図10(a))及びT=400℃(図11(c))でも生成されているが、好ましくはT=320℃(図10(b))であることが分かる。
【0084】
さらに、CVDにおいては、チャンバ内に圧力調節用の水素ガス(H2 )を導入して行うが、この水素ガスの流量も上記柱状結晶集合体の形状に大きな影響を及ぼす。図12〜図14にその結果を示す。
【0085】
この実験は、環境温度320℃、反応ガスの流量比SiH4 /WF6 =1.0(この実験では10sccm)の下で、この反応ガスに対する水素ガスの流量日を0〜50(0〜1000sccm)に変化させて実験したものである。
【0086】
図13(c)より、25(250sccm)以上(SiH4 :WF6 :H2 =1:1:25以上)の場合で最も好ましい形状を得られることが分かる。
【0087】
また、この柱状結晶集合体27の高さは、上記CVDの時間を設定することで上記導電膜25に接しない高さに設定される。すなわち、このことで、この柱状結晶集合体27で構成されるエミッタ電極と上記導電膜25によって構成されるゲ−ト電極との間に、電界を印加するための(電子を引き出すための)所定のギャップが確保される。
【0088】
なお、上記マスクとしての絶縁膜29に覆われた部分には自由電子が存在しないので、CVDを行った場合、この部分には上記柱状結晶集合体27は成長しない。したがって、図5(d)に示すように、上記ベ−ス電極23の表面のみに、上記柱状結晶集合体27を選択的に形成することができる。
【0089】
なお、上記反応チャンバ内の圧力調整用に用いるガスとしては他にアルゴンガス(Ar)、ヘリウムガス(He)、ネオンガス(Ne)等の不活性ガスがあるが、水素ガスを導入した場合が、上記柱状結晶集合体27の形成の選択性が最も高くなるということが実験により確かめられている。
【0090】
すなわち、アルゴンガスを用いた場合でも、上記柱状結晶集合体27を作成することはできるのであるが、選択性が低くなるため、上記ベ−ス電極23の表面以外の箇所すなわち上記絶縁膜29上にも上記柱状結晶集合体27が成膜されてしまうおそれがある。
【0091】
したがって、この実施例においては圧力調整用のガスとして水素ガスを用いることがより好ましい。
【0092】
なお、上記柱状結晶28の上端部の尖鋭度や、単位面積当りの柱状結晶の数については、成膜条件の設定次第で変化させることが可能である。
【0093】
このようにして上記柱状結晶集合体27が形成されたならば、次に、HFを用いたウェットエッチング(等方性エッチング)を行う。このことで、図5(e)に示すように、上記マスクとして用いた絶縁膜29および上記スル−ホ−ル26内に露出する絶縁膜24が選択的にエッチングされる。すなわち、上記絶縁膜29が面内方向に削られると共に、下層の絶縁膜24の一部が面内方向にさらにエッチング除去されて上記導電膜25の縁部25aがスル−ホ−ル26内に突出する。このことで、図1、図2に示した電界電子放出素子21が得られる。
【0094】
以上述べた電界電子放出素子21によれば、以下に説明する効果を得ることができる。
【0095】
第1に、微細かつ尖鋭化された多数のエミッタ電極を容易に製造することができ、電子放出素子21の電子放出効率を向上させることができる効果がある。
【0096】
すなわち、従来の電界電子放出素子(図40、図41)では、成膜後、エッチングによってエミッタ電極(1、3)の尖鋭化を図る必要があるので、エミッタ電極を形成するには複雑なプロセスを経なければならなかった。また、その尖鋭度はパタ−ンニング時のステッパ等の解像度によって決定される。このため、エミッタ電極の尖鋭化には一定の限界があった。
【0097】
また、従来のスピント型の電界電子放出素子(図40)では、エミッタ電極1が角錐あるは円錐であったために、その底面の大きさによりエミッタ電極の高密度化が妨げられていた。
【0098】
これに対して、この発明は、成膜技術(CVD)により、先端28aが十分に尖鋭化された微細な柱状結晶28の集合体27が形成できることに着目し、各柱状結晶28をエミッタ電極として利用するようにしたものである。したがって、成膜技術だけで、十分に尖鋭化されたエミッタ電極を、しかも高密度に形成することができる。
【0099】
また、電子放出単位(各エミッタ電極)は微細な柱状結晶28であるから、電子放出密度の高密度化も容易である。
【0100】
したがって、微細かつ尖鋭化された高密度なエミッタ電極を容易に製造することができる。このことで、電子放出効率を向上させることが可能であり、より低い電圧で高いエミッション電流を得ることができる効果がある。
【0101】
なお、上述したようにパタ−ンニングの解像度が要求されないので、半導体製造プロセスに用いられる高解像度の装置でなくとも、既存のLCD(液晶ディスプレイ装置)の製造プロセスに用いられる比較的低解像度の装置を使用することで上述した電界電子放出素子を製造することが可能である。よって、安価な製造設備で尖鋭かつ高密度に配設されたエミッタ電極を備えた電界電子放出素子を容易に製造することができる。
【0102】
第2に、従来技術と比べ均質な電子放出特性を有する電子放出素子を得ることができる効果がある。
【0103】
すなわち、従来の電子放出素子では、上記エミッタ電極の尖鋭化のために複雑なプロセスが必要であったので、再現性が乏しく、多数の均質なエミッタ電極を得ることが困難であった。このため、電子放出素子毎に電子放出特性のばらつきが生じる恐れがあった。
【0104】
しかし、この発明の電界電子放出素子21のエミッタ電極は多数の微細な柱状結晶28の集合体であるので、個々の柱状結晶28の形状精度は電子放出特性にさほど影響を与えない。このため、より均質な電子放出特性を有する電界電子放出素子21を得ることができる。
【0105】
第3に、この電界電子放出素子21では、上記一つのゲ−ト電極(導電膜25)で、高密度に設けられた多数の微細なエミッタ電極(柱状結晶28)から電子を引き出すことができ、前述したように面状電子ビ−ム放出源として機能する。
【0106】
したがって、図40や図41に示すようなエミッタ電極1、3が一つである点状電子放出源である従来の電界電子放出素子と比較して、単純に電界放出効率及び電流密度が高い。また、面状電子ビ−ム放出源であるから、その用途も広いという効果がある。
【0107】
第4に、柱状結晶28は、CVDにより、自由電子が存在する物質(本実施例ではベ−ス電極23)の上に選択的に形成することができるので、柱状結晶集合体27を任意の領域のみに形成することが可能である。このため、エミッタ電極の配置の自由度が高く、特に、一枚の基板22上に多数の電界電子放出素子21を配置する場合等にその製造が容易になる。(第3の実施例以下参照)
なお、この第1の実施例においては、柱状結晶28をベ−ス電極23の表面に堆積させるためにCVDを行うようにしているが、本発明はこれに限定されるものではなく、CVDに代えて例えばスパッタリングを採用してもよい。
【0108】
また、柱状結晶28としてβ−Wを含む材質を採用しているが、柱状な結晶が得られれば材質は限定しない。例えば、柱状結晶28の材質としてAlを採用することも可能である。この場合も柱状結晶28を堆積させるためにCVDやスパッタリングを採用できる。
【0109】
さらに、柱状結晶集合体27の成膜条件を種々に変更することで、上記柱状結晶28の密度(緻密度)等を変更することが可能である。例えば、この実施例では反応性ガスの流量比を1:1に設定しているが、所望の柱状結晶28を得られれば、反応性ガスの流量比を任意に設定してよい。また、チャンバ内の環境温度も変更可能である。
【0110】
また、この実施例では、上記スル−ホ−ル26(貫通孔)は円形であるが、これに限定されるものではない。四角形や長円形、長方形状であっても良い。所定の長さを有する細幅の溝形状(スリット状)であっても良い。
【0111】
次に、この発明の第2の実施例について説明する。なお、上記第1の実施例と同様の構成要素には同一の符号を付してその説明は省略する。
【0112】
この第2の実施例の電界電子放出素子31は、図4に示すようなものであり、上記柱状結晶集合体27は、上記基板22´上に直接成膜されている。
【0113】
基板22´は、金属やSi等の導電体であり、自由電子が存在するので、上記第1の実施例と同様にCVDを用いて上記スル−ホ−ル26内のみに上記β−Wを含む柱状結晶集合体27を成膜することができる。
【0114】
すなわち、前記第1の実施例では、導電体としてベ−ス電極23を用いていたが、この実施例は、上記基板22´を導電体として用いるものである。
【0115】
このような構成であっても、上記基板22´と上記導電膜25(ゲ−ト電極)との間に電位差を与えることで、上記柱状結晶集合体27の各柱状結晶28の上端部から電子を放出することができ、上記第1の実施例と同様の効果を得ることができる。
【0116】
次に、この発明の第3実施例である電界電子放出素子32を図15及び図16に基づいて説明する。なお、第1実施例と同様の部分については同一符号を付し、その説明は省略する。
【0117】
図16に示すように本実施例の電界電子放出素子においては、基板22上にベ−ス電極23(導電体)、柱状結晶集合体27(エミッタ電極)、絶縁膜24、及び、導電膜25(ゲ−ト電極)が順に積層されている。
【0118】
柱状結晶集合体27は、上記基板22上に被着されたベ−ス電極23の表面の略全体に成膜されている。また、絶縁膜24は、上記第1の実施例と異なり、柱状結晶集合体27上に形成されている。さらに、導電膜25と絶縁膜24とには、スル−ホ−ル26(貫通孔)が形成されており、このスル−ホ−ル26を通して柱状結晶集合体27が露出している。
【0119】
この実施例においても、上記絶縁膜25がゲ−ト電極として、上記柱状結晶集合体27の各柱状結晶28がエミッタ電極として機能する。すなわち、上記導電膜25に負の電圧を与え、上記ベ−ス電極23に正の電圧を与えると、上記導電膜25の縁部25aから、上記スル−ホ−ル26内に位置する各柱状結晶28の上端28aに電圧が印加される。このことで、各柱状結晶28の上端28aから電子が放出される。
【0120】
次に、この第3の実施例の電界電子放出素子32の製造方法を図16(a)〜(d)を参照して説明する。
【0121】
まず、図16(a)に示すように、基板22の表面にベ−ス電極23と柱状結晶集合体27とを積層する。
【0122】
上記柱状結晶集合体27の成膜は、第1の実施例と同様にCVDによって行う。ただし、この実施例では、上記ベ−ス電極23上に絶縁膜がつけられていないので、上記柱状結晶集合体27は、この自由電子の存在するベ−ス電極23の全体に亘って形成されることとなる。
【0123】
こののち、同図(b)に示すように、柱状結晶集合体27の上に絶縁膜24及び導電膜25を積層する。ついで、同図(c)に示すように導電膜25の上にレジスト30を塗布しパタ−ンニングを行う。最後に、導電膜25と絶縁膜24とをRIE及びウエットエッチングによってエッチング除去する。このことで、スル−ホ−ル26が形成され、ゲ−ト電極(導電膜25)の縁部25aが形成され、同図(d)に示すように電界電子放出素子32が得られる。
【0124】
なお、図16(d)に示すのは、上記電界電子放出素子32をアレイ状に集積してなる電界放出源33であり、上記ベ−ス電極23と上記導電膜25とに電位差を与えると、上記導電膜25に形成された複数の各スル−ホ−ル26から電子が放出されることとなる。
【0125】
このような電界電子放出素子32および電子放出源33においても、第1の実施例と同様の効果を得ることが可能である。
【0126】
次に、第4の実施例について図17を参照して説明する。なお、上記第1の実施例と同様の構成要素には、同一の符号を付してその説明は省略する。
【0127】
この実施例の電界電子放出素子34では、上記基板22の、上記スル−ホ−ル26の中央部に対応する部位に、その周縁部より高く形成された突起部35が形成されている。このため、上記第1の実施例と同様の工程により電界電子放出素子を作成すると、図17に示すように、スル−ホ−ル26の中央部に位置する柱状結晶28が周辺の柱状結晶28よりも上方に突出した形状となる。
【0128】
すなわち、上述の第1〜第3実施例においては、すべての柱状結晶28の先端28aが導電膜25(ゲ−ト電極)よりも低く位置しているが、この第4の実施例では、スル−ホ−ル26の中央部に位置する柱状結晶28の上端28aを導電膜25(ゲ−ト電極)よりも高く位置させている。
【0129】
このことにより、中央部に位置する柱状結晶28の上端28aを上記導電膜25(ゲ−ト電極)の縁部25aに近付けることができる。したがって、中央部に位置する柱状結晶28の上端28aに対しても電界を有効に印加することができ、電界の集中度合が均一化し、全体として電子放出効率が高まる。このため、大きなエミッション電流を得ることができる効果がある。
【0130】
次に、第5の実施例について図18を参照して説明する。
【0131】
上記第4の実施例の電界電子放出素子34は、第1の実施例を変形したものであったが、この第5の実施例の電界電子放出素子37は、上記第3の実施例(図15に示す)を変形したものである。
【0132】
すなわち、上記第4の実施例と同様に突起部35が設けられてなる基板22を用い、この基板22を用いて第3の実施例と同様の工程により電界電子放出素子を作成する。このことで、図18に示す形状の電界電子放出素子37を得ることができる。
【0133】
この電界電子放出素子37は、上記第4の実施例(図17)と異なり、上記ベ−ス電極23の略全面に亘って柱状結晶集合体27が成膜され、この柱状結晶集合体27の上に絶縁膜24及び導電膜25が積層されている。そして、上記絶縁膜24及び導電膜25に跨がるスル−ホ−ル26が形成されゲ−ト電極25が突設されている。そして、突起部35の上面(スル−ホ−ル26の中央部)に形成された柱状結晶28は周囲の柱状結晶28よりも高く位置しており、上端28aをスル−ホ−ル26から上方に突出させている。
【0134】
このような構成によっても、上記第4の実施例と同様の効果を得ることができる。
【0135】
なお、第4及び第5実施例において、上記基板22に設けられていた突起部35の形状としては、例えば円柱形や直方体のように種々の形状を採用することができる。
【0136】
さらに、突起部35の作製方法としては、例えばエッチングを用いて基板22を削ったり、スパッタリングや蒸着を用いて基板22に凸部を設けるなど、一般的な種々の方法を採用できる。
【0137】
次に、第6の実施例について図19を参照して説明する。
【0138】
この第6の実施例の電界電子放出素子38は、上記第4の実施例や第5の実施例のように基板22に突起部35を設けるのではなく、柱状結晶集合体27全体を高く形成して、すべての柱状結晶集合体27の上端28aを全体的に上記スル−ホ−ル26から上方に突出させたものである。
【0139】
つまり、この実施例においては、第1の実施例の電界電子放出素子21の製造方法において、上記柱状結晶28を成長させるためのCVDの時間を長くとり、各柱状結晶28を高く成長させたものである。
【0140】
このような構成においても、上記第4、第5の実施例と略同様の効果を得ることができる。
【0141】
次に、この発明の第7の実施例を図20に基づいて説明する。
【0142】
この実施例の電界電子放出素子39においては、基板22に略四角錐形の突起部40が形成されている。この突起部40は、絶縁膜24と導電膜25とに跨がるスル−ホ−ル26の底部の略中央に位置している。
【0143】
この略四角錐形の突起部40の製造方法を図22に基づいて説明する。
【0144】
まず、図22(a)に示すように、上記Si基板上にパタ−ンニングされた絶縁膜(SiO2 )41を形成する。ついで、この絶縁膜41をマスクとして等方性エッチング(例えばウエットエッチング)を行うと、同図(b)、(c)に示すように突起部40が作成される。この際、上記絶縁膜31の形状が四角形であると上記突起部の形状は図23に示すように略四角錐となる。
【0145】
このような基板22を用いて第1の実施例の製造方法を施すと、図20に示す電界電子放出素子39を得ることができる。すなわち、上記柱状結晶28の上端28aの高さは突起部40の周囲からスル−ホ−ル26の中央へ向かって徐々高くなるように変化し、スル−ホ−ル26の中央に位置する柱状結晶28の上端28aが最も高く位置している。
【0146】
このような構成によれば、図に示すように上記導電膜25(ゲ−ト電極)の縁部25aと各柱状結晶28の上端28aとの距離を略等しくすることができる。このため、各柱状結晶28の上端28aに電界が集中しやすくなる。また、この柱状結晶集合体27を全体として見た場合、中央部が上方に向かって尖っているので、特に最も高く位置する柱状結晶28の上端28aに電界が集中しやすくなる。
【0147】
このことで、この電界電子放出素子の電子放出効率が全体として向上する効果がある。
【0148】
なお、柱状結晶28の上端28aに高低差を設けることによって、突起部40の周縁部へいくほど電子放出が生じにくくなることが考えられるが、少なくとも中央の柱状結晶28に上記各実施例よりも低い印加電圧で電界放出を行わせることが可能である。
【0149】
次に、この発明の第8の実施例について図21を参照して説明する。
【0150】
上記第7の実施例では、上記柱状結晶集合体27の最上端28aが導電膜25と略同じ高さあるいはそれよりも低く位置しているが、この第8の実施例の電界電子放出素子42では、スル−ホ−ル26の中央部に位置する柱状結晶28の上端28aが上記導電膜25よりも高く上方へ突出している。
【0151】
このような柱状結晶集合体27は、上記第7の実施例において、CVDを施す時間を長く設定することで形成することができる。
【0152】
このような構成によれば、上記第7の実施例と略同様の効果を得ることができる他、中央部に位置する柱状結晶28の上端部に対しては、さらに電界の集中度合を高めることができる効果がある。
【0153】
なお、上記第7、第8の実施例では、上記突起部40を有する基板22に対して上記第1の実施例の製造方法を適用して電界電子放出素子39、42を得たが、第3の実施例の製造方法を適用して電界電子放出素子を得ても良い。
【0154】
この場合、上記基板22の平坦面に形成された上記柱状結晶集合体27の上に上記絶縁膜24および導電膜25(ゲ−ト電極)が作成されることとなる(図18参照)。
【0155】
なお、以上述べた第1〜第8の実施例では、電界電子放出素子自体の構成について説明したが、この電界電子放出素子の用途は自由である。例えば、面発光型の平面ディスプレイ装置、SEM(走査型電子顕微鏡)、電子ビ−ム直描装置、或いは、レチクル作製用の露光装置等の電子放出源として利用することが考えられる。
【0156】
次に述べる第9、第10の実施例では、上記電界電子放出素子を平面ディスプレイ装置に適用した例を説明する。
【0157】
まず、第9の実施例の平面ディスプレイ装置を図24〜図26に基づいて説明する。
【0158】
この平面ディスプレイ装置は、図25および図26に示すようなものであり、第1の実施例の電子放出素子21を集積してなる電子放出源45と、この電子放出源45から放出された電子を受けて発光表示を行う表示部46とからなる。
【0159】
この電子放出源45は、次のようにして作成される。
【0160】
まず、上記基板22上にベ−ス電極23、絶縁膜24、導電膜25を積層する。ついで、エッチング等の手段を用いて最上層の導電膜25を図22に示すように多数の帯板状の導電膜25bに分割する。このことで、アドレスラインが形成される。
【0161】
次に、上記絶縁膜24および導電膜25bの所定の部位をエッチングし、上記スルーホ−ル26を形成する。このスル−ホ−ル26は、各帯板状の導電膜25bに沿って所定間隔で形成され、上記ベ−ス電極23上にマトリックス状に多数個形成される。
【0162】
ついで、基板22を減圧チャンバ内に保持し、上記第1の実施例と同様にCVDを施す。このことで、上記スル−ホ−ル26内に露出した上記ベ−ス電極23の表面のみに上記柱状結晶集合体27(エミッタ電極)が成膜される。なお、図6(b)に示すのは、このようにして形成された多数の柱状結晶集合体27のSEM写真である。
【0163】
最後に、上記スル−ホ−ル26内に露出する導電膜26を選択的にエッチング除去(HFによるウエットエッチング)し、上記導電膜25の縁部25aを上記スル−ホ−ル26内に突出させる。このことで、ゲ−ト電極が作成される。
【0164】
以上の工程により、多数の電界電子放出素子21をマトリックス状に集積してなる電子放出源45を得ることができる。(図24図参照)
一方、上記表示部46は、透明基板(石英ガラス等)47と、この透明基板47の上記電子放出源45側の表面に被着され、上記導電膜25bと直交する多数の帯状に分割された透明導電膜48(アノ−ド電極)と、この透明導電膜48の表面側に被着された多色発光蛍光体49とからなる。
【0165】
ここでは、上記透明導電膜48として、例えばITO(Indium Tin Oxide)膜を用いている。このITO膜は、酸化錫をド−プした酸化インジウム膜であり、導電性と透光製を有する膜である。
【0166】
また、上記多色発光蛍光体49は、低加速電子線用の蛍光体であり、例えばZnO:Znが利用される。
【0167】
なお、上記帯状の透明導電膜48は、上記電子放出源45に形成されたアドレスライン(導電膜25b)に対してデ−タラインを構成する。
【0168】
最後に、この表示部46と上記電子放出源45は、図示しない縁部で互いに接合される。この接合は、例えば真空雰囲気中で静電接合を利用して行われ、上記表示部46と電子放出源45とによって挟まれた空間は真空に保たれる。
【0169】
このように構成された平面ディスプレイ装置では、上記各電界電子放出素子21が、この平面ディスプレイ装置の1画素を構成する。そして、上記電子放出源45の導電膜25bからなるアドレスラインと上記表示部46の透明導電膜48からなるデ−タラインとに、それぞれ駆動ドライバ50、51を接続すれば、例えば、単純マトリックス方式の液晶ディスプレイ装置と同様の方法で駆動することができる。
【0170】
すなわち、上記ベ−ス電極23に対しては電圧を加えず、grand(0V)としておき、所定のアドレスライン(導電膜25b)に高い電圧を印加すれば、その電圧差によって、そのアドレスライン上に位置する任意の上記電界電子放出素子21から電子が放出されることになる。
【0171】
一方、放出された電子は、選択的電圧が印加されたデ−タライン(透明導電膜48)に引き寄せられ収束する。このことによって、所望位置の蛍光体49を発光させることができ、表示部46に必要な表示を行わせることができる。
【0172】
このような構成によれば、以下に説明する効果を得ることができる。
【0173】
第1に、低い作動電力であっても良好に作動する平面ディスプレイ装置を得ることができる。
【0174】
すなわち、この発明の電界電子放出素子21は、電子放出効率の非常に高い面状電子ビ−ム放出源である。このため、この電界電子放出素子21を高密度に集積して平面ディスプレイ装置の電子放出源45を構成すれば、低い作動電力であっても良好に作動する平面ディスプレイ装置を得ることができる。
【0175】
また、この発明では、前述したように、柱状結晶集合体28の結晶の形を利用することで尖鋭化の図られたエミッタ電極を得ているので、その形成が容易であり、欠陥も少ない。このため、平面ディスプレイ装置の製造の歩留まりを向上させることも可能である。
【0176】
第2に、平面ディスプレイ装置の各画素を非常に緻密に配置することができる効果がある。
【0177】
すなわち、この平面ディスプレイ装置では、各画素を構成する電界電子放出素子21どうしを接近させても、各電界電子放出素子21間の距離がエミッタ電極(柱状結晶集合体27の上端部)とゲ−ト電極(導電膜25b)間の距離よりも少しでも大きければ影響はない。
【0178】
このため、電界電子放出素子21どうしの間隔を非常に小さくして画素を緻密に配置し、上記電子放出源45側に狭い間隔でアドレスラインを形成するようにしてもクロスト−ク等の問題は生じない。
【0179】
第3に、このような構成によれば、上記表示部46側にデ−タラインを設けることによって、発散する電子ビ−ムを収束させることができ、発光箇所を正確に制御することができる効果がある。
【0180】
なお、この実施例では、上記アドレスライン(導電膜25b)に沿って多数の円形のスル−ホ−ル26を形成していたが、このような構成に限定されるものではない。例えば、上記多数のスル−ホ−ルをアドレスラインに沿ってすべて連結したような溝状(スリット状)のものに形成し、このようなスル−ホ−ルを通して上記柱状結晶集合体27を形成するようにしても良い。このような場合、上記柱状結晶集合体27は、上記スル−ホ−ルの形状にそって直線状に形成されることとなる。
【0181】
また、この実施例では、1つの電界電子放出素子21で1画素が構成されていたが、これに限定されるものではなく、複数の電界電子放出素子21で構成されていても良い。例えば、図35(b)に示すように8個の電界電子放出素子21で1画素が構成されていても良い。
【0182】
次に、第10の実施例の平面ディスプレイ装置について図27を参照して説明する。なお、上記第9の実施例と同一の構成要素については同一符号を付してその説明は省略する。
【0183】
この第10の実施例の平面ディスプレイ装置は、上記第9の実施例と異なり、上記電子放出源45´側に、アドレスラインとデ−タラインの双方を形成するようにしたものである。
【0184】
すなわち、上記ベ−ス電極23を上記帯状の導電膜25bと直交する帯状のベ−ス電極23aに分割し、これをアドレスラインとして用い、上記帯状の導電膜25bをデ−タラインとして用いるものである。
【0185】
なお、上記基板22上に分割されたベ−ス電極23aを形成した後、上記第9の実施例で説明した製造方法と同様の製造方法を適用することで、図23に示す形状の電子放出源45´を得ることができる。
【0186】
一方、上記表示部46´に設けられた透明導電膜48は、上記第9の実施例と異なり分割されておらず、上記透明基板47の表面の全面に亘って被着されている。そして、この透明導電膜48の表面には上記多色発光蛍光体49が成膜されている。
【0187】
このような平面ディスプレイによれば、TFTを利用したアクティブマトリックス方式の液晶ディスプレイ装置と同様の駆動方法により表示動作を行うことができる。
【0188】
すなわち、各ライン(25b、23a)に接続された駆動ドライバ50、51を作動させ、任意のアドレスライン(23a)とデ−タライン(25b)とを選択して電圧を印加することによって各ラインが交わる箇所に設けられた電界電子放出素子21から電子を放出させる。
【0189】
このとき、上記表示部46´に設けられた上記透明導電膜48に対して上記導電膜25bに与えた電圧より高い電圧を与えておくと、放出された電子は略100パ−セント上記透明導電膜48に引き寄せられ、この透明導電膜48の表面に被着された蛍光体49に衝突する。このことで、上記蛍光体49を発光させることができる。
【0190】
このような構成によれば、上記第9の実施例と略同様の効果を得ることができる。なお、この実施例では、1つの電界電子放出素子21で1画素が構成されていたが、これに限定されるものではなく、複数個の電界電子放出素子21で構成されたものであっても良い。例えば、図35(b)に示すように8個の電界電子放出素子21で1画素が構成されていても良い。
【0191】
次に、第11の実施例の平面ディスプレイ装置について、図28および図29を参照して説明する。
【0192】
この第11の実施例の平面ディスプレイ装置は、第3の実施例の電界電子放出素子32を集積してなる電子放出源52を有するものである。
【0193】
すなわち、上記基板22の表面に被着されたベ−ス電極23上には、全面に亘って柱状結晶集合体27が成膜されている。そして、この柱状結晶集合体27上には、絶縁膜24と導電膜25(25b)とが積層されている。
【0194】
上記導電膜25は、第9の実施例と同様に帯状の導電膜25bに分割され、アドレスラインを構成している。一方、上記帯状の導電膜25bと、上記絶縁膜24には、上記柱状結晶集合体27を露出させるスル−ホ−ル26が形成されている。
【0195】
なお、上記第9の実施例では、上記スル−ホ−ル26は、上記導電膜25bに沿って1列状に設けられていたが、この実施例のように、複数列あるいは千鳥状に設けられているものであっても良い。
【0196】
一方、上記表示部46は、上記第9の実施例と同じ構成を有する。すなわち、上記透明基板47には、帯状の透明導電膜48が形成され、デ−タラインとして機能するようになっている。
【0197】
この平面ディスプレイ装置は、上記第9の実施例と同様に、単純マトリックス方式の液晶ディスプレイ装置と同様の方法で駆動することができる。
【0198】
次に、この第11の実施例の平面ディスプレイ装置の製造方法を図29(a)〜(e)を参照して説明する。
【0199】
まず、図29(a)に示すように、上記基板22の表面に薄膜状のベ−ス電極23を形成し、このベ−ス電極23上に柱状結晶集合体27を成膜する。この柱状結晶集合体27の成膜は、上記第1の実施例と同様にCVDで行う。
【0200】
ついで、図29(b)に示すように、柱状結晶集合体27上に第1の絶縁膜24(導電膜24)、導電膜25および第2の絶縁膜53を積層し、上記第2の絶縁膜53の表面にレジスト54を塗布する。ついで、このレジスト54をパタ−ンニングし、図29(c)に示すように、スル−ホ−ル26を形成するためのパタ−ン孔54aを形成する。このパタ−ン孔54aは、例えば、円孔をなすように形成する。
【0201】
次に、このレジスト54をマスクとして異方性エッチングを行いスル−ホ−ル26を形成した後、HFを用いたウエットエッチングにより上記第1、第2の絶縁膜24、53を選択的にエッチングする。このことにより、図29(d)に示すように上記導電膜25の縁部25aをスル−ホ−ル26に突出させゲ−ト電極を形成する。ついで、上記レジスト54を洗浄除去することで、電子放出源52が完成する。
【0202】
次に、この電子放出源52の上面に、表示部46を固定する。この表示部46は、上記第9の実施例に説明した方法により上記デ−タラインとしての透明導電膜48が形成されたものである。
【0203】
そして、両者間の固定は、図29(e)に示すように、真空雰囲気中で上記透明導電膜48に対応する箇所の蛍光体49で上記スル−ホ−ル26を閉塞するようにして行い、上記第2の絶縁膜53の上面と上記蛍光体49の下面とを接着する。
【0204】
このことで、平面ディスプレイ装置が完成する。
【0205】
このような平面ディスプレイ装置によれば、前記第9の実施例と同様の効果を得ることができる。また、この実施例では、柱状結晶集合体27はベ−ス電極23の略全面に成膜しておき、電子の放出位置は上記導電膜25に形成されたスル−ホ−ル26の位置で制御するようにしている。したがって、電子放出位置の配置の自由度が高く、また、製造方法の自由度も高くなる
例えば、あらかじめ多数の孔(スル−ホ−ル)が設けられた導電膜を用意しておいて、この導電膜を上記柱状結晶集合体27に被せるという方法でもこの第11の実施例と同形状の電子放出源52を得ることができる。
【0206】
また、この実施例の平面ディスプレイの製造方法によれば、図29(e)に示すように、ゲ−ト電極として作用する導電膜25上に成膜された第2の絶縁膜53を、透明導電膜48と導電膜25b(ゲ−ト電極25)間のスペーサとして用いることができる。したがって、ビ−ズ等の他のスペーサが不要になり、この平面ディスプレイ装置の製造が非常に容易になる効果がある。
【0207】
次に、第12の実施例について図30〜図35を参照して説明する。なお、上記第1の実施例の電界電子放出素子と同様の構成要素については同一符号を付してその説明は省略する。
【0208】
この実施例の電界電子放出素子55は、図30および図31に示すようなものであり、基板22上にベ−ス電極23が成膜され、このベ−ス電極23上にはエミッタ電極として機能する柱状結晶集合体27が形成されている。この柱状結晶集合体27は、第1の実施例あるいはい第2の実施例と同様の方法(パタ−ンニング、露光、CVD)で、所定の範囲に亘って形成されている。
【0209】
そして、この針状結晶集合体27の上面中央部には絶縁膜24´が形成され、この絶縁膜24´上にはゲ−ト電極として機能する導電膜25´が積層されている。この導電膜25´は上記絶縁膜24´よりも外側に突出する縁部56を有する。
【0210】
この実施例においては、図31に示すように、上記柱状結晶集合体27は円形の範囲に亘って形成されており、上記導電膜25´はこの柱状結晶集合体27の範囲よりも小さい面積を有する円形に形成されている。したがって、上記柱状結晶集合体27は上記導電膜25´を囲むようにこの導電膜25´の径方向外側に広がっている。
【0211】
次に、この電界電子放出素子55の動作について説明する。
【0212】
上記ベ−ス電極23に負の電圧を与え、上記導電膜25´(ゲ−ト電極)に正の電圧を与えることによって上記柱状結晶集合体27と上記導電膜25´との間に電位差を生じさせると、この導電膜25´の縁部56から上記柱状結晶集合体27の上端に対して電圧が印加される。
【0213】
印加された電圧は、上記柱状結晶集合体27を構成する各柱状結晶28の上端28aに集中し、各柱状結晶28の上端28aから電子が放出されることとなる。なお、電子の放出量は、同図に一点鎖線で示すように推移する。すなわち、上記導電膜25´の縁部56に最も近接する柱状結晶28からの電子放出量が一番大きくなり、外側にいくにしたがってその電子放出量は小さくなる。電子放出の効率は、上記ゲ−ト電極(導電膜25´)の縁部56からの物理的距離に大きく依存するからである。
【0214】
したがって、この実施例のように上記導電膜25´の縁部56が円形に形成されている場合には電子は略円環状に放出されることとなる。図32は、この実施例に電界放出素子55により放出された電子によってアノ−ド電極57(第10の実施例の表示部46に相当)の蛍光体49が円環状に発光した状態を示すものである。
【0215】
一方、図33に示すのは、導電膜25´(ゲ−ト電極)の縁部56が直線状に形成されてなる電界電子放出素子55´である。すなわち、この実施例の電界放出素子では、上記縁部56の形状は特に限定されず、自由な形状にすることができる。
【0216】
この図33に示す電界電子放出素子55´においては、上記導電膜25´に溝状のスリットを形成することで、上記縁部56を形成している。この実施例においても、上記電子の放出効率は、この縁部56に近い箇所で最大となるから、電子の放出量は図に一点鎖線で示すように推移することとなる。
【0217】
したがって、この電界電子放出素子55´から放出された電子によりアノ−ド電極(図33には図示を省略)の蛍光体を発光させると図34に示すように、平行な直線状の発光状態を得ることができる。なお、この図では、3つの電界電子放出素子55´が並列に設けられてなり、電子放出源59を構成している。
【0218】
このような構成によれば、以下に説明する効果がある。
【0219】
上記第1〜第11の実施例では、導電膜25にスル−ホ−ル26を設けることでゲ−ト電極の縁部25aを形成していたが、この実施例では、スル−ホ−ル26を設けることなく単に縁部56を作成したものである。
【0220】
すなわち、上記第1〜第11の実施例においては、ゲ−ト電極となる導電膜25に円形のスル−ホ−ル26を形成することで、このスル−ホ−ル26の中央部に位置する柱状結晶28に対しても有効に電界を印加するようにしていたが、この実施例ではそのような効果は得られない。
【0221】
しかし、上記スル−ホ−ル26を設けた場合の欠点として、電界電子放出素子21の配置自由度がかなり制限されるということがある。すなわち、各スル−ホ−ル26間を一定の寸法だけ互いに離間させる必要があり、また、露光装置の解像度によってもこのスル−ホ−ル26の間の距離が一定値以上に制限されることになる。
【0222】
一方、この実施例によれば、縁部56を有していればその形状は特に規制されない。したがって、電界電子放出素子55、55´の配置自由度が向上するという効果を得ることができる。
【0223】
また、この実施例によれば、前記第1〜第11の実施例の電界電子放出素子と同様に、従来のスピント型の電界電子放出素子と比較して電子放出の密度を向上させることができる効果がある。この効果を図35を参照して説明する。
【0224】
図35(a)は従来のスピント型の電界放出素子アレイ(集積された電子放出素子)を示すものであり、図35(b)は第11の実施例の電界放出素子アレイ、図35(c)はこの第12の実施例の電界放出素子アレイを示すものである。
【0225】
今、図35(a)に示すように、ゲ−ト電極として機能する導電膜に形成されたスル−ホ−ルの直径をdとして、5d×5dの正方形の範囲を考える。スピント型の電界電子放出素子の場合には、1つのスル−ホ−ルにつき1つのエミッタ電極しか設けられないので(図40参照)、エミッタ電極1の数は全部8つである。したがって電子放出点の数は8となる。
【0226】
次に、第1〜第11の実施例に示した電界電子放出素子の場合(図35(b))には、上記スル−ホ−ル26内に位置する柱状結晶集合体27の略すべての柱状結晶28から電子が放出されることとなる。各柱状結晶28の上端28a(最先端)間の距離をnとすると、各スル−ホ−ル26内に位置する柱状結晶の数はπd2 /4nである。したがって、電子放出点の数は、(πd2 /4n)×8となる。
【0227】
第12の実施例の場合(図35(c))には、直線状に設けられた縁部56に沿う位置に存在する柱状結晶28から電子が放出される。各縁部56の近傍に位置する柱状結晶28の数は、5d/nとなる。したがって電子放出点の数は、(5d/n)×6となる。
【0228】
いずれにしても、d>>nであるから、この第12の実施例の電子放出源59によれば、従来のスピント型の電界電子放出素子を集積してなる電子放出源(図35(a))に比べてエミッタ電極の数が非常に多くなり、電子放出効率が向上するのが分かる。
【0229】
次に、第13の実施例を図36に基づいて説明する。
【0230】
この実施例の電界電子放出源59は、第12の実施例の図33に示した電界放出素子55´の導電膜25´(ゲ−ト電極)に、絶縁層60〜62を介して収束電極64、加速電極65、偏向電極66を設けたものである。
【0231】
すなわち、上記第1〜第11の実施例の電界放出素子ではスル−ホ−ル26は円形を有しており、このスル−ホ−ル26の中央部に向かって電界を集中させるという効果を得ることができたので、放出される電子の軌道はそれ程広がらないということがある。しかし、第12の実施例に示した電界放出素子55´では、電子の軌道を規制する手段が存在しないので、電子の軌道がかなり広がる恐れがある。
【0232】
そこで、この実施例では、上記導電膜25´(ゲ−ト電極)の上面に、この導電膜25´の縁部56と同形状の縁部を有する収束電極64、加速電極65、偏向電極66をそれぞれの間に絶縁層60〜62を介在させて設けることで、上記柱状結晶集合体27から放出される電子の軌道を収束、加速および必要に応じて偏向させるようにしたものである。
【0233】
なお、この電界放出素子の製造は、上記ベ−ス電極23上に形成された柱状結晶集合体27に、上記ゲ−ト電極25、収束電極64、加速電極65および偏向電極66となり得る絶縁体と導電体とを交互に積層し、これを所定のパタ−ンでエッチングすることで、上記各電極に縁部(56)を形成する。そして、最後に、前述したHFを用いたウエットエッチング等により、上記絶縁層のみを選択的にエッチングして面内方向に後退させることで、図36に示す電界電子放出素子を得ることができる。
【0234】
次に、第14の実施例を図37を参照して説明する。なお、前記第12の実施例と同様の構成要素には同一の符号を付してその説明は省略する。
【0235】
この実施例の電界電子放出素子60は、前記第1の実施例の電界放出素子21と同様の製造方法によって、前記第11の実施例の電界電子放出素子55(図29)と同様の作用効果を得るものである。
【0236】
すなわち、まず、上記基板22上に形成されたベ−ス電極23上に絶縁膜24´および導電膜25´を形成すると共に、この絶縁膜24´および導電膜25´を所定のパタ−ンでエッチングして上記ベ−ス電極23の表面を露出させる。
【0237】
ついで、上記ベ−ス電極23の表面のみに上記柱状結晶集合体27を選択的に成膜する。最後に、HFを用いたウエットエッチングによって上記柱状結晶集合体27の周囲に位置する絶縁膜24´を面内方向に後退させ、上記導電膜25´(ゲ−ト電極)の縁部56を上記柱状結晶集合体27側に突出させる。
【0238】
このことで、同図に示すように、上記第11の実施例と同様に、上記柱状結晶集合体27が上記導電膜25´の縁部56の外側に広がるという構成を有する電界電子放出素子60を得ることができる。
【0239】
このような構成であれば、上記第12の実施例と同様の作用効果を得ることができる。また、第13の実施例と同様に、収束電極64、加速電極65および偏向電極66を設けて、放出された電子の軌道を制御することも可能である。
【0240】
次に、第15の実施例として、図33に示した第12の実施例の電界電子放出素子55´を応用してなる平面ディスプレイ装置を図38に示す。
【0241】
この平面ディスプレイ装置は、図27に示した第10の実施例の平面ディスプレイ装置の1画素を、図33に示す第12の実施例の電界放出素子55´で構成したものである。
【0242】
この実施例においては、上記電界電子放出素子55´のゲ−ト電極(導電膜25´)の縁部56は、上記アドレスラインを構成する導電膜25´bに溝状のスリットを3列設けることで形成されている。
【0243】
また、図39に示すのは、第16の実施例の平面ディスプレイ装置である。
【0244】
この実施例は、図28に示した第12の実施例の平面ディスプレイ装置のアドレスラインを構成する導電膜25´bに、3列の溝状のスリットを設けることで、直線状の縁部56を設け、図33に示した第11の実施例の電界電子放出素子55´を構成するようにしたものである。
【0245】
なお、これら第14、第15の実施例の平面ディスプレイ装置においては、前述したように各電界電子放出素子55´から放出される電子軌道が広がりが大きいと考えられる。このために、前記第13の実施例で説明したように上記導電膜上面に、収束電極64、加速電極65および偏向電極66を設けて電子の放出軌道を制御するようにしても良い。
【0246】
なお、この発明は、上記第1〜第16の実施例に限定されるものではなく、発明の要旨を変更しない範囲で種々変形可能である。
【0247】
【発明の効果】
以上説明したように、この発明の電界電子放出素子は、エミッタ電極として柱状結晶集合体を用いたものである。
【0248】
このような構成によれば、製造が容易で電子放出効率の高い電界電子放出素子を提供することができる。したがって、この電界電子放出素子を集積して電子放出源や平面ディスプレイ装置を構成することによって、これらの装置を低い電圧であっても良好に作動させることができる。
【0249】
また、この発明の電界電子放出素子およびこの電界電子放出素子を応用した平面ディスプレイ装置の製造方法によれば、上記エミッタ電極の製造を成膜技術のみで行え、しかも同時に先端部の尖鋭化も行える。したがって上述した電子放出効率の高い電界電子放出素子およびこの電界電子放出素子を集積してなる平面ディスプレイ装置を容易に製造することができる効果がある。
【図面の簡単な説明】
【図1】この発明の第1実施例の電界電子放出素子を一部破断して示す斜視図。
【図2】同じく縦断面図。
【図3】同じく電界電子放出素子の作用を示す説明図。
【図4】第2の実施例の電界電子放出素子を示す縦断面図。
【図5】第1の実施例の電界電子放出素子の製造方法を示す工程図。
【図6】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図7】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図8】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図9】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図10】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図11】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図12】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図13】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図14】同じく、柱状結晶集合体の結晶構造をSEM(走査型トンネル顕微鏡)で拡大した写真。
【図15】第3の実施例の電界電子放出素子を示す縦断面図。
【図16】同じく、電界電子放出素子の製造方法を示す工程図。
【図17】第4の実施例の電界電子放出素子を示す縦断面図。
【図18】第5の実施例の電界電子放出素子を示す縦断面図。
【図19】第6の実施例の電界電子放出素子を示す縦断面図。
【図20】第7の実施例の電界電子放出素子を示す縦断面図。
【図21】第8の実施例の電界電子放出素子を示す縦断面図。
【図22】第7の実施例の電界電子放出素子の突起部の作製方法を示す説明図。
【図23】同じく突起部を示す平面図。
【図24】第9の実施例の平面ディスプレイ装置の要部を示す平面図。
【図25】同じく、縦断面図。
【図26】同じく、斜視図。
【図27】第10の実施例の平面ディスプレイ装置を示す斜視図。
【図28】第11の実施例の平面ディスプレイ装置を示す斜視図。
【図29】同じく、製造工程を示す工程図。
【図30】第12の実施例の電界電子放出素子を示す縦断面図。
【図31】同じく、斜視図。
【図32】同じく、電子の放出パタ−ンを示す説明図。
【図33】同じく、電界電子放出素子の別の例を示す斜視図。
【図34】同じく、電子の放出パタ−ンを示す説明図。
【図35】同じく、電子の放出密度を説明する説明図。
【図36】第13の実施例の電子放出源を示す縦断面図。
【図37】第14の実施例の電界電子放出素子を示す縦断面図。
【図38】第15の実施例の平面ディスプレイ装置を示す斜視図。
【図39】第16の実施例の平面ディスプレイ装置を示す斜視図。
【図40】従来のスピント型の電界電子放出素子を示す断面図。
【図41】従来の平面型の電界電子放出素子を示す平面図、および縦断面図。
【符号の説明】
21…電界電子放出素子、22…基板、22´…基板(導電体)、23…ベ−ス電極(導電体)、24…絶縁膜、25…導電膜(ゲ−ト電極)、25a…縁部、26…スル−ホ−ル(貫通孔)、27…柱状結晶集合体(エミッタ電極)、28…柱状結晶(エミッタ電極)、45…電子放出源、46…表示部、53…第2の絶縁膜(スペーサ)。[0001]
[Industrial applications]
The present invention relates to, for example, a field emission device using vacuum microelectronics technology, an electron emission source and a flat display device using the field emission device, and a method of manufacturing the field emission device and the flat display device.
[0002]
[Prior art]
Conventionally, vacuum devices using a vacuum as a charge transporting medium have been studied. One of these vacuum devices is a field electron emission device (vacuum micro device). A typical field-emission element includes an
[0003]
For example, Kunyoshi Yokoo of the Institute of Electrical Communication, Tohoku University, manufactured the Spindt-type field emission device, Vol. 112, No. 4 (1992) As described in pp. 257-262, a technique for depositing a cathode tip from a diagonal direction while rotating, developed by CA Spint et al. The technique is based on a technique for selectively anisotropically etching a Si single crystal developed by HF Gray et al.
[0004]
Further, for example, a method of fabricating another emitter electrode such as a planar type is described in "Application of micro cold cathode-vacuum micro device-" by Junji Ito and Masatake Kanamaru of the Electronic Technology Research Institute of the Institute of Industrial Science and Technology (Optronics). No. 109 (1991) pp. 193-198) and "Prototype Production of Micro Triode Vacuum Element and Its Application" (JSPS Charged Particle Beam Application to Industry 132nd Committee, 111th Meeting of the 111th meeting) 1990) pp. 7-13).
[0005]
[Problems to be solved by the invention]
By the way, the above-mentioned conventional field emission device has a problem to be solved as described below.
[0006]
That is, since the shape of the
[0007]
In order to obtain a high emission current at a lower driving voltage in the field emission device, it is necessary to sharpen the tip of the emitter electrode as much as possible to improve the concentration of the electric field.
[0008]
However, in the conventional field emission device, the sharpening of the emitter electrode is performed by etching or overlapping exposure. Therefore, a complicated process is required to sharpen the emitter electrode, and it has been difficult to sharpen the emitter electrode. In addition, since the process for fabricating the emitter electrode is complicated, reproducibility is poor, and it is difficult to fabricate a large number of emitter electrodes uniformly.
[0009]
Further, the sharpness of the emitter electrode depends on the resolution of the exposure apparatus used. Since the resolution of the device is limited, there is a certain limit to the sharpening of the emitter electrode.
[0010]
The present invention has been made in view of such circumstances, and it is possible to easily achieve sharpening of an emitter electrode, and arrange the emitter electrodes at a high density to provide a field emission device having a high electron emission efficiency. An object of the present invention is to provide a flat display device to which a field emission device is applied.
[0011]
[Means for Solving the Problems]
A first means is a field electron emission device including an emitter electrode provided on a surface of a conductor and emitting electrons when an electric field is applied, wherein the emitter electrode includes:A columnar crystal aggregate composed of a plurality of columnar crystals, each of which grows in a substantially vertical direction from the surface of the conductor, adheres to each other, and has a tip for emitting electrons, is provided.A field emission device characterized by the above.
[0013]
No.2The means of the first aspect is characterized in that, in the field emission device of the first means, the tip of the columnar crystal is sharpened.
[0014]
No.3In the field electron emission device according to the first aspect, the columnar crystal aggregate is formed on a conductor by CVD (Chemical Vapor Deposition).F 6And SiHFourAre reacted to form a film.
[0015]
No.4Means of the1In the field emission device according to the above means, the columnar crystal contains β-tungsten (β-W).
[0016]
No.5Means for applying the electric field according to the potential difference between the columnar crystal aggregate and the conductor to the columnar crystal aggregate in the field electron emission element according to the first means, so that the columnar crystal aggregates can be moved from the tip of each columnar crystal of the columnar crystal aggregate. It has a gate electrode for extracting electrons.
[0017]
No.6Means of the5In the field electron emission device according to the above means, the gate electrode has an edge facing the columnar crystal aggregate, and the columnar crystal aggregate is formed through a gap between the edge and the columnar crystal aggregate. And an electric field.
[0018]
No.7Means of the6In the field electron emission device of the above means, the gate electrode is laminated on the conductor via an insulating layer.
[0019]
No.8Means of the6In the field electron emission device of the above means, the gate electrode is laminated on the columnar crystal aggregate via an insulating layer.
[0020]
No.9Means of the6In the field electron emission device of the above means, the gate electrode has a penetrating portion for passing electrons emitted from the tip of each columnar crystal of the columnar crystal aggregate, and the edge of the gate electrode has , And a peripheral portion of the through portion.
[0021]
No.10Means of the9In the field emission device of the above means, the gate electrode has a hole-shaped through portion.
[0022]
No.11Means of the9In the field electron emission device of the above means, the gate electrode has a groove-shaped through portion.
[0023]
No.12Means of the9In the field emission device of the invention, the columnar crystal aggregate is selectively formed only on a portion of the surface of the conductor corresponding to the penetrating portion of the gate electrode. Is what you do.
[0024]
No.ThirteenMeans of the9In the field electron emission device according to the above means, the columnar crystal aggregate is such that the height of the tip of the columnar crystal located at the center of the penetrating portion of the gate electrode is equal to the height of the columnar crystal located at the periphery. It is characterized by being formed larger than the height dimension of the part.
[0025]
No.14Means of theThirteenThe tip of a columnar crystal located at the center of the penetrating portion of the gate electrode projects through the penetrating portion of the gate electrode. Things.
[0026]
No.FifteenMeans of theThirteenIn the above-mentioned field emission device, the conductor may have a portion located at the center of the penetrating portion of the gate electrode protruding more toward the gate electrode than a portion located at the periphery thereof. It is characterized by the following.
[0027]
No.16Means of the5The field electron emission device according to the above means, further comprising an anode electrode for receiving electrons emitted from the tip of each columnar crystal of the columnar crystal aggregate.
[0028]
No.17Means of the16In the field electron emission device of the above means, the anode electrode has a phosphor facing a penetrating portion of the gate electrode, and the phosphor receives electrons emitted from the columnar crystal aggregate. In this way, light is emitted.
[0029]
No.18Means of the5An electron emission source characterized in that the field emission device of the above means is integrated.
[0030]
No.19Means of the18In the electron emission source of the above means, the gate electrode is provided with a plurality of through portions, and electrons are emitted from each of the columnar crystal aggregates through each of the through portions.
[0031]
No.20Means of the19In the electron emission source of the above means, the gate electrode has a hole-shaped through portion.
[0032]
No.21The means of claim19In the above electron emission source, the gate electrode has a groove-like penetrating portion.
[0033]
No.22Means of the5A flat display device comprising: an electron emission source having a plurality of field emission devices according to the above means; and a display unit for performing light emission display by receiving electrons emitted from the electron emission source.
[0034]
No.23The means of claim21In the flat display device described above, the electron emission source and the display section are joined via an insulating layer laminated on the gate electrode.
[0035]
No.24Means for producing a field-emission element having a gate electrode and an emitter electrode which emits electrons from a tip portion when an electric field is applied from the gate electrode.Grown on the conductor in a substantially vertical direction from the surface of the conductor.A first step of forming a columnar crystal aggregate in which a number of columnar crystals are in close contact with each other to form an emitter electrode capable of emitting electrons from the tip of each columnar crystal; and forming a gate electrode having an edge. And a second step of performing the above.
[0036]
No.25Means of the24In the method for manufacturing a field emission device according to the means,
The first step includes a step of laminating a first insulating film, a conductive film, and a second insulating film on a conductor, and a predetermined portion of the first insulating film, the conductive film, and the second insulating film. A step of providing a through portion, forming a columnar crystal aggregate on the conductor exposed through the through portion, and forming the emitter electrode,
The second step includes a step of forming the conductive film into a gate electrode having an edge projecting toward the columnar crystal aggregate by selectively etching the first insulating film. It is characterized by having.
[0037]
No.26Means of the24In the method for manufacturing a field emission device according to the means,
The first step includes forming a columnar crystal aggregate on a surface of a conductor, and forming the emitter electrode;
The second step includes a step of laminating an insulating film and a conductive film on the columnar crystal aggregate, and a step of providing a through portion by etching and removing a predetermined portion of the conductive film and the insulating film. Forming on a gate electrode having an edge portion.
[0038]
No.27Means of the24In the method for manufacturing a field emission device according to the means,
In the first step, the conductor is accommodated in a reactor, and WF is contained in the reactor.6And SiHFourBy introducing and reacting, comprising a step of forming a columnar crystal aggregate having a plurality of columnar crystals containing β-W that grow substantially perpendicularly from the surface of the conductor. is there.
[0039]
No.28Means of the27In the method of manufacturing a field electron emission device according to the means, the step of forming the columnar crystal aggregate may include maintaining the temperature of the atmosphere around the conductor in the reactor at 120 ° C. to 500 ° C., preferably 320 ° C. WF6And SiHFourFlow rate ratio (SiHFour/ WF6) Is characterized by including a step of maintaining the temperature at 0.9 to 2.0, preferably 1.0.
[0040]
No.29Means of the27In the method of manufacturing a field electron emission device according to the above means, the step of forming a film of the columnar crystal aggregate includes the step of:TwoIs introduced.
[0041]
No.30Means comprises: a first step of forming a conductor on the surface of the substrate; andEach grows almost vertically from the surface of the conductor andTip sharpenedpluralA second step of forming a columnar crystal aggregate having columnar crystals and forming an emitter electrode capable of emitting electrons from the tip of each of the columnar crystals; a first insulating film and a conductive film on the columnar crystal aggregate; A third step of laminating a second insulating film, a fourth step of etching and removing predetermined portions of the first and second insulating films and the conductive film to form an edge in the conductive film, A fifth step of joining a display member having a transparent conductive film and a phosphor laminated on the surface thereof to the surface of the second insulating film in a vacuum atmosphere, and causing the phosphor to face the emitter electrode. A method for manufacturing a flat display device, comprising:
[0042]
No.31Means of the30In the method of manufacturing a flat display device according to the above means, the second step is such that the substrate on which the conductor is formed is accommodated in a reactor, and at least WF is contained in the reactor.6And SiHFourAnd causing a reaction to form a columnar crystal aggregate having a columnar crystal containing β-W that grows substantially perpendicularly from the surface of the conductor. .
[0043]
No.32Means of the31In the method of manufacturing a flat display device according to the means, the step of forming the columnar crystal aggregate may include maintaining the temperature of the atmosphere around the conductor in the reactor at 120 ° C. to 500 ° C., and more preferably in this range. Keep at 320 ° C,6And SiHFourFlow rate ratio (SiHFour/ WF6) Is characterized by including a step of maintaining the ratio at 0.9 to 2.0, more preferably at 1.0.
[0044]
No.33Means of the32In the method of manufacturing a flat display device according to the means, the step of forming the columnar crystal aggregate may include:TwoIs introduced.
[0045]
[Action]
FirstAnd the secondAccording to the means, electrons can be emitted from the sharpened tips of the columnar crystals provided at high density, so that the electron emission efficiency is improved.
[0046]
Also3rd, 4thAs described above, the above-mentioned emitter electrode can be formed by forming a columnar crystal containing β-W using a CVD method. That is, an emitter electrode having a high density and a sharpened tip can be obtained only by the film forming process, so that the manufacture of this field emission device becomes very easy.
[0047]
No.5th to 11thAccording to the means, a gate electrode can be obtained by providing an edge portion in the conductive film and further providing a through-hole, and electrons extracted from the emitter electrode can be evacuated to vacuum through the through-hole. Can be released.
[0048]
Also,12The columnar crystal aggregate constituting the emitter electrode may be formed only at a portion corresponding to the through hole of the gate electrode, or may be formed over a wider area than the through hole. May be.
[0049]
Thirteenth to fifteenthAccording to the means, the tip of the columnar crystal located at the center of the through hole is positioned higher, so that the tip of the columnar crystal can be closer to the gate electrode. The electron emission efficiency is improved.
[0050]
SixteenthAccording to the means, a triode having an emitter electrode composed of a columnar crystal aggregate can be obtained. Also,SeventeenthAccording to the means, by providing the phosphor on the anode electrode of the triode, the phosphor can emit light by the emitted electrons. At this time, since the electron emission efficiency is high, high luminance can be obtained with a low driving voltage.
[0051]
18th to 21stAccording to the means, an electron emission source in which a field electron emission element having a columnar crystal aggregate as an emitter electrode is integrated can be obtained, and electrons extracted from the emitter electrode can pass through each through hole provided in the gate electrode. Released through At this time, it is also possible to select an arbitrary field emission device to emit electrons.
[0052]
22ndAccording to the means, it is possible to apply an electron-emitting device having an emitter electrode composed of a columnar crystal aggregate to a flat display, and in this case, it is possible to perform necessary display with a lower operating voltage. .
[0053]
Also,23rdAccording to the means, if an insulating film formed on the gate electrode is used as the insulating layer, a spacer interposed between the electron emission source and the display unit becomes unnecessary. This insulating layer may be a vacuum layer.
[0054]
24th to 29thAccording to the means, a fine emitter electrode having a sharpened tip can be formed at a high density only by providing a crystal aggregate composed of columnar crystals on a conductor by a film forming process. And27th to 29thBy performing CVD under the conditions described in the means, such an emitter electrode can be easily realized.
[0055]
20th to 33rdAccording to the means, in a method of manufacturing a flat display device, a fine-grained emitter electrode having a sharpened tip portion is formed at a high density only by providing a crystal aggregate composed of columnar crystals on a conductor by a film forming process. can do. Then, after that, the first insulating film, the conductive film, and the second insulating film are stacked to manufacture an electron emission source. Further, the second insulating film can be used as a spacer between the second insulating film and the display portion.
[0056]
In addition, the emitter electrode (columnar crystal aggregate) of this flat display device is31st to 33rdAs described above, it can be manufactured by the same method as the method of manufacturing the above-mentioned field emission device.
[0057]
【Example】
Hereinafter, an embodiment of the present invention will be described with reference to FIGS.
[0058]
First, a first embodiment of the present invention will be described with reference to FIGS.
[0059]
FIG. 1 is a perspective view of a
[0060]
In the drawing,
[0061]
In the insulating
[0062]
On the other hand, a conductive
[0063]
The
[0064]
FIG. 6A is an SEM photograph of the
[0065]
As described later, the
[0066]
It is necessary that the
[0067]
Next, the operation of the field
[0068]
The columnar crystal aggregate 27 (emitter electrode) and the
[0069]
Therefore, for example, by applying a negative voltage to the
[0070]
The applied electric field is concentrated on the needle-like upper ends 28a of the
[0071]
Next, a method of manufacturing the electron-emitting
[0072]
First, as shown in FIG. 5A, a
[0073]
Next, as shown in FIG. 2B, a resist 30 is applied on the uppermost insulating
[0074]
Thereafter, for example, RIE (Reaction Ion Etching) is performed as anisotropic etching, and the insulating
[0075]
Next, a
[0076]
This film formation is performed by using, for example, a CVD (chemical vapor deposition) method. That is, the
[0077]
Next, WF is placed in this chamber.6(Tungsten hexafluoride) and SiH4(Silane) are introduced and reacted. The flow ratio of the two reaction gases is preferably set to 1: 1.
[0078]
As a result, tungsten (W) is deposited on the surface of the
[0079]
7 to 14 are SEM photographs showing the relationship between the flow rate ratio (molar ratio) of the reaction gas and the environmental conditions, and the shape of the
[0080]
First, FIGS. 7A to 9E show the relationship between the flow ratio of the reaction gas and the shape of the
[0081]
The flow rate ratio (SiH4/ WF6) Is changed to 0.6 to 2.0, a columnar crystal aggregate starts to be formed at 0.9 (FIG. 8 (c)) or more, and a preferable shape is formed at 1.0 (FIG. 8 (d)). It can be seen that can be obtained. Further, when it is raised to 2.0 (FIG. 9 (e)), the sharpness of the upper end has begun to be lost. Therefore, the preferred flow rate ratio of the reaction gas is such that the SiH4/ WF6= 0.9 to 2.0, more preferably SiH4/ WF6= 1.0.
[0082]
Next, FIGS. 10 and 11 show the relationship between the environmental temperature and the shape of the columnar crystal aggregate. In this experiment, the reaction gas flow ratio SiH4/ WF6= 1.0.
[0083]
The
[0084]
Furthermore, in CVD, a hydrogen gas (H2) Is introduced, and the flow rate of the hydrogen gas also has a great influence on the shape of the columnar crystal aggregate. 12 to 14 show the results.
[0085]
In this experiment, the ambient temperature was 320 ° C.4/ WF6= 1.0 (10 sccm in this experiment), and the experiment was conducted by changing the flow day of the hydrogen gas with respect to this reaction gas to 0 to 50 (0 to 1000 sccm).
[0086]
According to FIG. 13C, 25 (250 sccm) or more (SiH4: WF6: H2= 1: 1: 25 or more), the most preferable shape can be obtained.
[0087]
The height of the
[0088]
Since free electrons do not exist in the portion covered with the insulating
[0089]
In addition, other gases used for adjusting the pressure in the reaction chamber include an inert gas such as an argon gas (Ar), a helium gas (He), and a neon gas (Ne). It has been confirmed by experiments that the selectivity of the formation of the
[0090]
In other words, although the
[0091]
Therefore, in this embodiment, it is more preferable to use hydrogen gas as the pressure adjusting gas.
[0092]
The sharpness of the upper end of the
[0093]
After the
[0094]
According to the
[0095]
First, there is an effect that a large number of fine and sharp emitter electrodes can be easily manufactured, and the electron emission efficiency of the electron-emitting
[0096]
That is, in the conventional field emission device (FIGS. 40 and 41), it is necessary to sharpen the emitter electrodes (1, 3) by etching after film formation. Had to go through. The sharpness is determined by the resolution of a stepper or the like at the time of patterning. For this reason, there is a certain limit to the sharpening of the emitter electrode.
[0097]
Further, in the conventional Spindt-type field emission device (FIG. 40), the
[0098]
On the other hand, the present invention focuses on the fact that an
[0099]
Further, since the electron emission units (each emitter electrode) are the fine
[0100]
Therefore, a fine and sharpened high-density emitter electrode can be easily manufactured. As a result, the electron emission efficiency can be improved, and a higher emission current can be obtained at a lower voltage.
[0101]
Since the resolution of the patterning is not required as described above, a relatively low-resolution device used in an existing LCD (liquid crystal display device) manufacturing process may be used instead of a high-resolution device used in a semiconductor manufacturing process. It is possible to manufacture the above-described field emission device by using. Therefore, it is possible to easily manufacture a field-emission element having an emitter electrode arranged sharply and at high density with inexpensive manufacturing equipment.
[0102]
Secondly, there is an effect that an electron-emitting device having a more uniform electron-emitting characteristic than the conventional technology can be obtained.
[0103]
That is, in the conventional electron-emitting device, a complicated process was required to sharpen the emitter electrode, so that reproducibility was poor and it was difficult to obtain a large number of uniform emitter electrodes. For this reason, there is a possibility that the electron emission characteristics vary from one electron emission element to another.
[0104]
However, since the emitter electrode of the field
[0105]
Third, in the
[0106]
Therefore, the field emission efficiency and the current density are simply higher than those of a conventional field electron emission element which is a point-like electron emission source having one
[0107]
Fourth, since the
In the first embodiment, CVD is performed to deposit the
[0108]
Further, a material containing β-W is used as the
[0109]
Furthermore, the density (density) of the
[0110]
Further, in this embodiment, the through hole 26 (through hole) is circular, but is not limited to this. It may be square, oval, or rectangular. It may be a narrow groove shape (slit shape) having a predetermined length.
[0111]
Next, a second embodiment of the present invention will be described. The same components as those in the first embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0112]
The field electron-emitting
[0113]
The substrate 22 'is a conductor such as metal or Si, and has free electrons. Therefore, the β-W is deposited only in the through
[0114]
That is, in the first embodiment, the
[0115]
Even in such a configuration, by applying a potential difference between the
[0116]
Next, a
[0117]
As shown in FIG. 16, in the field emission device of this embodiment, a base electrode 23 (conductor), a columnar crystal aggregate 27 (emitter electrode), an insulating
[0118]
The
[0119]
Also in this embodiment, the insulating
[0120]
Next, a method of manufacturing the
[0121]
First, as shown in FIG. 16A, a
[0122]
The
[0123]
Thereafter, as shown in FIG. 3B, an insulating
[0124]
FIG. 16D shows a
[0125]
With such a field
[0126]
Next, a fourth embodiment will be described with reference to FIG. The same components as those in the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0127]
In the
[0128]
That is, in the above-described first to third embodiments, the
[0129]
Thus, the
[0130]
Next, a fifth embodiment will be described with reference to FIG.
[0131]
Although the field
[0132]
That is, as in the fourth embodiment, the
[0133]
Unlike the fourth embodiment (FIG. 17), the field
[0134]
With such a configuration, the same effect as in the fourth embodiment can be obtained.
[0135]
In the fourth and fifth embodiments, various shapes such as a columnar shape and a rectangular parallelepiped can be adopted as the shape of the
[0136]
Further, as a method of forming the
[0137]
Next, a sixth embodiment will be described with reference to FIG.
[0138]
The field
[0139]
In other words, in this embodiment, in the method of manufacturing the field
[0140]
Even in such a configuration, substantially the same effects as those of the fourth and fifth embodiments can be obtained.
[0141]
Next, a seventh embodiment of the present invention will be described with reference to FIG.
[0142]
In the
[0143]
A method of manufacturing the substantially quadrangular pyramid-shaped
[0144]
First, as shown in FIG. 22A, a patterned insulating film (SiO2) 41 is formed on the Si substrate. Then, when isotropic etching (for example, wet etching) is performed using the insulating
[0145]
When the manufacturing method of the first embodiment is performed using such a
[0146]
According to such a configuration, as shown in the figure, the distance between the
[0147]
This has the effect of improving the electron emission efficiency of the field emission device as a whole.
[0148]
By providing a height difference at the
[0149]
Next, an eighth embodiment of the present invention will be described with reference to FIG.
[0150]
In the seventh embodiment, the
[0151]
Such a
[0152]
According to such a configuration, substantially the same effects as in the seventh embodiment can be obtained, and the concentration of the electric field can be further increased with respect to the upper end of the
[0153]
In the seventh and eighth embodiments, the
[0154]
In this case, the insulating
[0155]
In the first to eighth embodiments described above, the configuration of the field electron emitting device itself has been described, but the field electron emitting device may be used in any application. For example, it can be considered to be used as an electron emission source of a surface-emitting type flat display device, an SEM (scanning electron microscope), an electron beam direct writing device, or an exposure device for producing a reticle.
[0156]
In the following ninth and tenth embodiments, examples in which the above-described field emission device is applied to a flat display device will be described.
[0157]
First, a flat display device according to a ninth embodiment will be described with reference to FIGS.
[0158]
This flat display device is as shown in FIGS. 25 and 26, and has an
[0159]
This
[0160]
First, a
[0161]
Next, predetermined portions of the insulating
[0162]
Next, the
[0163]
Finally, the
[0164]
Through the above steps, an
On the other hand, the
[0165]
Here, as the transparent
[0166]
The
[0167]
The strip-shaped transparent
[0168]
Finally, the
[0169]
In the thus configured flat display device, each of the
[0170]
That is, a voltage is not applied to the
[0171]
On the other hand, the emitted electrons are attracted to the data line (transparent conductive film 48) to which the selective voltage is applied and converge. As a result, the
[0172]
According to such a configuration, the effects described below can be obtained.
[0173]
First, it is possible to obtain a flat display device that operates well even with a low operating power.
[0174]
That is, the field
[0175]
Further, in the present invention, as described above, a sharpened emitter electrode is obtained by utilizing the crystal shape of the
[0176]
Second, there is an effect that each pixel of the flat display device can be arranged very precisely.
[0177]
That is, in this flat display device, even if the
[0178]
For this reason, even if the distance between the
[0179]
Third, according to such a configuration, by providing a data line on the
[0180]
In this embodiment, a large number of circular through-
[0181]
Further, in this embodiment, one pixel is constituted by one field
[0182]
Next, a flat panel display according to a tenth embodiment will be described with reference to FIG. Note that the same components as those in the ninth embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0183]
The flat display device according to the tenth embodiment differs from the ninth embodiment in that both address lines and data lines are formed on the electron emission source 45 'side.
[0184]
That is, the
[0185]
After forming the divided base electrodes 23a on the
[0186]
On the other hand, the transparent
[0187]
According to such a flat display, a display operation can be performed by a driving method similar to that of an active matrix type liquid crystal display device using a TFT.
[0188]
That is, the
[0189]
At this time, if a voltage higher than the voltage applied to the
[0190]
According to such a configuration, substantially the same effects as in the ninth embodiment can be obtained. In this embodiment, one pixel is constituted by one
[0191]
Next, a flat display device according to an eleventh embodiment will be described with reference to FIGS.
[0192]
The flat display device according to the eleventh embodiment has an
[0193]
That is, the
[0194]
The
[0195]
In the ninth embodiment, the through-
[0196]
On the other hand, the
[0197]
This flat display device can be driven in the same manner as the simple matrix type liquid crystal display device, similarly to the ninth embodiment.
[0198]
Next, a method of manufacturing the flat display device according to the eleventh embodiment will be described with reference to FIGS.
[0199]
First, as shown in FIG. 29A, a thin-
[0200]
Next, as shown in FIG. 29B, a first insulating film 24 (conductive film 24), a
[0201]
Next, after the through
[0202]
Next, the
[0203]
The fixing between the two is performed by closing the through-
[0204]
Thus, the flat display device is completed.
[0205]
According to such a flat display device, the same effect as in the ninth embodiment can be obtained. In this embodiment, the
For example, a method in which a conductive film provided with a large number of holes (sulfur holes) is prepared in advance, and the conductive film is covered on the
[0206]
Further, according to the method of manufacturing a flat display of this embodiment, as shown in FIG. 29E, the second insulating
[0207]
Next, a twelfth embodiment will be described with reference to FIGS. Note that the same components as those of the field emission device of the first embodiment are denoted by the same reference numerals, and description thereof is omitted.
[0208]
The field
[0209]
An insulating film 24 'is formed at the center of the upper surface of the needle-
[0210]
In this embodiment, as shown in FIG. 31, the
[0211]
Next, the operation of the field
[0212]
By applying a negative voltage to the
[0213]
The applied voltage is concentrated on the upper ends 28a of the
[0214]
Therefore, when the
[0215]
On the other hand, FIG. 33 shows a field
[0216]
In the field emission device 55 'shown in FIG. 33, the
[0217]
Accordingly, when the phosphors of the anode electrode (not shown in FIG. 33) emit light by the electrons emitted from the field electron emission element 55 ', as shown in FIG. 34, a parallel linear emission state is obtained. Obtainable. In this figure, three
[0218]
According to such a configuration, the following effects can be obtained.
[0219]
In the above-described first to eleventh embodiments, the
[0220]
That is, in the first to eleventh embodiments, the circular through-
[0221]
However, as a disadvantage in the case where the through-
[0222]
On the other hand, according to this embodiment, the shape is not particularly limited as long as it has the
[0223]
Further, according to this embodiment, similarly to the field electron emitting devices of the first to eleventh embodiments, the electron emission density can be improved as compared with the conventional Spindt-type field electron emitting device. effective. This effect will be described with reference to FIG.
[0224]
FIG. 35A shows a conventional Spindt-type field emission device array (integrated electron emission device), and FIG. 35B shows the field emission device array of the eleventh embodiment, and FIG. () Shows the field emission element array of the twelfth embodiment.
[0225]
Now, as shown in FIG. 35 (a), assuming that the diameter of a through hole formed in a conductive film functioning as a gate electrode is d, a 5d × 5d square range is considered. In the case of the Spindt-type field emission device, only one emitter electrode is provided for one through hole (see FIG. 40), so that the number of the
[0226]
Next, in the case of the field emission devices shown in the first to eleventh embodiments (FIG. 35B), almost all of the columnar crystal aggregates 27 located in the through-
[0227]
In the case of the twelfth embodiment (FIG. 35 (c)), electrons are emitted from the
[0228]
In any case, since d >> n, according to the
[0229]
Next, a thirteenth embodiment will be described with reference to FIG.
[0230]
The field
[0231]
That is, in the field emission devices of the first to eleventh embodiments, the through
[0232]
Therefore, in this embodiment, on the upper surface of the conductive film 25 '(gate electrode), a converging
[0233]
The field emission device is manufactured by forming an insulator which can be the
[0234]
Next, a fourteenth embodiment will be described with reference to FIG. The same components as those in the twelfth embodiment are denoted by the same reference numerals, and description thereof will be omitted.
[0235]
The
[0236]
That is, first, an insulating film 24 'and a conductive film 25' are formed on a
[0237]
Then, the
[0238]
As a result, as shown in the figure, similarly to the eleventh embodiment, the field
[0239]
With such a configuration, the same operation and effect as those of the twelfth embodiment can be obtained. Further, similarly to the thirteenth embodiment, it is also possible to provide the focusing
[0240]
Next, as a fifteenth embodiment, FIG. 38 shows a flat panel display device obtained by applying the field emission device 55 'of the twelfth embodiment shown in FIG.
[0241]
In this flat display device, one pixel of the flat display device of the tenth embodiment shown in FIG. 27 is constituted by the field emission element 55 'of the twelfth embodiment shown in FIG.
[0242]
In this embodiment, the
[0243]
FIG. 39 shows a flat panel display according to a sixteenth embodiment.
[0244]
This embodiment is different from the twelfth embodiment shown in FIG. 28 in that three rows of groove-shaped slits are provided in the conductive film 25'b forming the address lines of the flat display device of the twelfth embodiment, so that the
[0245]
In the flat display devices according to the fourteenth and fifteenth embodiments, it is considered that the electron trajectories emitted from the respective field emission elements 55 'have a large spread as described above. To this end, as described in the thirteenth embodiment, the
[0246]
The present invention is not limited to the first to sixteenth embodiments, and can be variously modified without changing the gist of the invention.
[0247]
【The invention's effect】
As described above, the field emission device of the present invention uses the columnar crystal aggregate as the emitter electrode.
[0248]
According to such a configuration, it is possible to provide a field electron emitting device that is easy to manufacture and has high electron emission efficiency. Therefore, by integrating these field emission devices to form an electron emission source or a flat display device, these devices can be operated well even at a low voltage.
[0249]
According to the field emission device of the present invention and the method of manufacturing a flat display device to which the field emission device is applied, the emitter electrode can be manufactured only by the film forming technique, and at the same time, the tip can be sharpened. . Therefore, there is an effect that the above-described field emission device having high electron emission efficiency and a flat display device in which the field emission device is integrated can be easily manufactured.
[Brief description of the drawings]
FIG. 1 is a partially cutaway perspective view showing a field emission device according to a first embodiment of the present invention.
FIG. 2 is a longitudinal sectional view of the same.
FIG. 3 is an explanatory view showing an operation of the field emission device.
FIG. 4 is a longitudinal sectional view showing a field emission device of a second embodiment.
FIG. 5 is a process chart showing a method of manufacturing the field emission device of the first embodiment.
FIG. 6 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 7 is a photograph in which the crystal structure of the columnar crystal aggregate is enlarged by SEM (scanning tunneling microscope).
FIG. 8 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 9 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 10 is a photograph in which the crystal structure of the columnar crystal aggregate is enlarged by SEM (scanning tunneling microscope).
FIG. 11 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 12 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 13 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 14 is a photograph in which the crystal structure of the columnar crystal aggregate is similarly enlarged by SEM (scanning tunneling microscope).
FIG. 15 is a longitudinal sectional view showing a field emission device of a third embodiment.
FIG. 16 is a process chart showing a method for manufacturing the field emission device.
FIG. 17 is a longitudinal sectional view showing a field emission device of a fourth embodiment.
FIG. 18 is a longitudinal sectional view showing a field emission device of a fifth embodiment.
FIG. 19 is a longitudinal sectional view showing a field emission device of a sixth embodiment.
FIG. 20 is a longitudinal sectional view showing a field emission device of a seventh embodiment.
FIG. 21 is a longitudinal sectional view showing a field emission device of an eighth embodiment.
FIG. 22 is an explanatory view showing a method for manufacturing a projection of the field emission device of the seventh embodiment.
FIG. 23 is a plan view showing a protrusion.
FIG. 24 is a plan view showing a main part of a flat display device according to a ninth embodiment.
FIG. 25 is a longitudinal sectional view of the same.
FIG. 26 is also a perspective view.
FIG. 27 is a perspective view showing a flat display device according to a tenth embodiment.
FIG. 28 is a perspective view showing a flat display device according to an eleventh embodiment.
FIG. 29 is a process view showing a manufacturing process.
FIG. 30 is a longitudinal sectional view showing a field emission device of a twelfth embodiment.
FIG. 31 is also a perspective view.
FIG. 32 is an explanatory view showing an electron emission pattern.
FIG. 33 is a perspective view showing another example of the field emission device.
FIG. 34 is an explanatory view showing an electron emission pattern.
FIG. 35 is an explanatory diagram illustrating the emission density of electrons.
FIG. 36 is a longitudinal sectional view showing an electron emission source according to a thirteenth embodiment.
FIG. 37 is a longitudinal sectional view showing a field electron emission device of a fourteenth embodiment.
FIG. 38 is a perspective view showing a flat display device according to a fifteenth embodiment.
FIG. 39 is a perspective view showing a flat panel display device according to a sixteenth embodiment.
FIG. 40 is a sectional view showing a conventional Spindt-type field emission device.
41A and 41B are a plan view and a longitudinal sectional view showing a conventional planar field emission device.
[Explanation of symbols]
Reference numeral 21: field electron emission element, 22: substrate, 22 ': substrate (conductor), 23: base electrode (conductor), 24: insulating film, 25: conductive film (gate electrode), 25a: edge Part, 26 ... through-hole (through hole), 27 ... columnar crystal aggregate (emitter electrode), 28 ... columnar crystal (emitter electrode), 45 ... electron emission source, 46 ... display part, 53 ... second Insulating film (spacer).
Claims (33)
上記エミッタ電極は、それぞれ上記導電体の表面から略垂直方向に成長し互いに密着しているとともにそれぞれ電子を放出する先端部を有した複数の柱状結晶からなる柱状結晶集合体を備えている
ことを特徴とする電界電子放出素子。In a field emission device provided with an emitter electrode that is provided on a surface of a conductor and emits electrons when an electric field is applied,
The emitter electrode includes a columnar crystal aggregate made up of a plurality of columnar crystals each of which grows in a substantially vertical direction from the surface of the conductor, adheres to each other, and has a tip for emitting electrons. A field emission device characterized by the above-mentioned.
上記柱状結晶の先端部は尖鋭化されている
ことを特徴とする電界電子放出素子。The field electron emission device according to claim 1,
A field emission device wherein the tip of the columnar crystal is sharpened.
上記柱状結晶集合体は、導電体上にCVD(Chemical Vapor Deposition )の手段により、WF 6 とSiH4 を反応させ成膜されたものである
ことを特徴とする電界電子放出素子。The field electron emission device according to claim 1,
The field-emission device according to claim 1, wherein the columnar crystal aggregate is formed by reacting WF 6 and SiH 4 on a conductor by means of CVD (Chemical Vapor Deposition).
上記柱状結晶はβ−タングステン(β−W)を含有することを特徴とする電界電子放出素子。The field electron emission device according to claim 1 ,
A field electron emission device, wherein the columnar crystal contains β-tungsten (β-W).
この柱状結晶集合体に、この導電体との電位差に応じた電界を与えることで、上記柱状結晶集合体の各柱状結晶の先端部から電子を引き出すゲ−ト電極を有する
ことを特徴とする電界電子放出素子。The field electron emission device according to claim 1,
An electric field characterized by having a gate electrode for extracting electrons from the tip of each columnar crystal of the columnar crystal aggregate by applying an electric field to the columnar crystal aggregate according to a potential difference from the conductor. Electron-emitting device.
上記ゲ−ト電極は、上記柱状結晶集合体と対向する縁部を有し、この縁部と上記柱状結晶集合体とのギャップを介して上記柱状結晶集合体に電界を与えるものである
ことを特徴とする電界電子放出素子。The field electron emission device according to claim 5 ,
The gate electrode has an edge facing the columnar crystal aggregate, and applies an electric field to the columnar crystal aggregate through a gap between the edge and the columnar crystal aggregate. Characteristic field emission device.
上記ゲ−ト電極は、上記導電体に絶縁層を介して積層されている
ことを特徴とする電界電子放出素子。The field emission device according to claim 6 ,
A field emission device according to claim 1, wherein said gate electrode is laminated on said conductor via an insulating layer.
上記ゲ−ト電極は、上記柱状結晶集合体に絶縁層を介して積層されていることを特徴とする電界電子放出素子。The field emission device according to claim 6 ,
The field electron emission element, wherein the gate electrode is laminated on the columnar crystal aggregate via an insulating layer.
上記ゲ−ト電極は、上記柱状結晶集合体の各柱状結晶の先端部から放出された電子を通す貫通部を有し、
上記ゲ−ト電極の縁部は、前記貫通部の周部によって構成されている
ことを特徴とする電界電子放出素子。The field emission device according to claim 6 ,
The gate electrode has a through portion through which electrons emitted from the tip of each columnar crystal of the columnar crystal aggregate pass,
An edge of the gate electrode is constituted by a peripheral portion of the penetrating portion.
上記ゲ−ト電極は、孔状の貫通部を有する
ことを特徴とする電界電子放出素子。The field emission device according to claim 9 ,
A field electron emission device, wherein the gate electrode has a hole-shaped through portion.
上記ゲ−ト電極は、溝状の貫通部を有する
ことを特徴とする電界電子放出素子。The field emission device according to claim 9 ,
The field electrode has a groove-shaped through portion.
上記柱状結晶集合体は、上記導電体の表面の、上記ゲ−ト電極の貫通部に対応する部位にのみ選択的に成膜されたものである
ことを特徴とする電界電子放出素子。The field emission device according to claim 9 ,
The field-emission device according to claim 1, wherein the columnar crystal aggregate is selectively formed only on a portion of the surface of the conductor corresponding to a penetrating portion of the gate electrode.
上記柱状結晶集合体は、上記ゲ−ト電極の貫通部の中央部に位置する柱状結晶の先端部の高さ寸法が、周縁部に位置する柱状結晶の先端部の高さ寸法よりも大きく形成されている
ことを特徴とする電界電子放出素子。The field emission device according to claim 9 ,
The columnar crystal aggregate is formed such that the height of the tip of the columnar crystal located at the center of the through portion of the gate electrode is larger than the height of the tip of the columnar crystal located at the periphery. A field emission device characterized in that:
上記ゲ−ト電極の貫通部の中央部に位置する柱状結晶の先端部が、上記ゲ−ト電極の貫通部を貫通して突出している
ことを特徴とする電界電子放出素子。The field emission device according to claim 13 ,
A field-emission element wherein a tip of a columnar crystal located at the center of the through portion of the gate electrode protrudes through the through portion of the gate electrode.
上記導電体は、上記ゲ−ト電極の貫通部の中央部に位置する部位が、その周縁部に位置する部位よりもゲ−ト電極側に突出している
ことを特徴とする電界電子放出素子。The field emission device according to claim 13 ,
A field-emission element according to claim 1, wherein the conductor has a portion located at the center of the through portion of the gate electrode protruding toward the gate electrode more than a portion located at the periphery thereof.
上記柱状結晶集合体の各柱状結晶の先端部から放出された電子を受けるアノ−ド電極を有する
ことを特徴とする電界電子放出素子。The field electron emission device according to claim 5 ,
A field electron emission device comprising an anode electrode for receiving electrons emitted from the tip of each columnar crystal of the columnar crystal aggregate.
上記アノ−ド電極は、上記ゲ−ト電極の貫通部に対向する蛍光体を有し、
この蛍光体は、上記柱状結晶集合体から放出された電子を受けることで発光する
ことを特徴とする電界電子放出素子。The field emission device according to claim 16 ,
The anode electrode has a phosphor facing a penetrating portion of the gate electrode,
The field emission device is characterized in that the phosphor emits light when it receives electrons emitted from the columnar crystal aggregate.
上記ゲ−ト電極は、貫通部が複数設けられてなり、
各貫通部を通して上記各柱状結晶集合体から電子が放出される
ことを特徴とする電子放出源。The electron emission source according to claim 18 ,
The gate electrode has a plurality of penetrating portions,
An electron emission source, wherein electrons are emitted from each of the columnar crystal aggregates through each through portion.
上記ゲ−ト電極は孔状の貫通部を有する
ことを特徴とする電子放出源。20. The electron emission source of claim 19 ,
An electron emission source, wherein the gate electrode has a hole-shaped through portion.
上記ゲ−ト電極は溝状の貫通部を有する
ことを特徴とする電子放出源。20. The electron emission source of claim 19 ,
An electron emission source, wherein the gate electrode has a groove-shaped through portion.
この電子放出源から放出された電子を受けることで発光表示を行う表示部とを有することを特徴とする平面ディスプレイ装置。An electron emission source having a plurality of the field emission devices according to claim 5 ,
A display unit that performs light-emitting display by receiving electrons emitted from the electron emission source.
上記電子放出源と上記表示部は、上記ゲ−ト電極に積層された絶縁層を介して接合されている
ことを特徴とする平面ディスプレイ装置。The flat display device according to claim 22 ,
The flat display device, wherein the electron emission source and the display unit are joined via an insulating layer laminated on the gate electrode.
導電体上に、この導電体の表面からそれぞれ略垂直方向に成長した多数の柱状結晶が密接してなる柱状結晶集合体を成膜し、各柱状結晶の先端部から電子を放出できるエミッタ電極を形成する第1の工程と、
縁部を有するゲ−ト電極を形成する第2の工程と、
を有することを特徴とする電界電子放出素子の製造方法。In a method for manufacturing a field emission device having a gate electrode and an emitter electrode which emits electrons from a tip portion when an electric field is applied from the gate electrode,
On a conductor, a columnar crystal aggregate formed by closely contacting a large number of columnar crystals grown in a substantially vertical direction from the surface of the conductor is formed. A first step of forming;
A second step of forming a gate electrode having an edge;
A method for manufacturing a field emission device, comprising:
前記第1の工程は、
導電体上に第1の絶縁膜、導電膜および第2の絶縁膜を積層する工程と、
上記第1の絶縁膜、導電膜および第2の絶縁膜の所定の部位をエッチング除去し、貫通部を設ける工程と、
この貫通部を通して露出した上記導電体上に柱状結晶集合体を成膜し、前記エミッタ電極を形成する工程とを含み、
前記第2の工程は、
上記第1の絶縁膜を選択的にエッチングすることで、上記導電膜を上記柱状結晶集合体側に突出する縁部を有するゲ−ト電極に成形する工程を含む
ことを有することを特徴とする電界電子放出素子の製造方法。The method for manufacturing a field emission device according to claim 24 ,
The first step includes:
Stacking a first insulating film, a conductive film, and a second insulating film on a conductor;
Etching a predetermined portion of the first insulating film, the conductive film, and the second insulating film to form a penetrating portion;
Forming a columnar crystal aggregate on the conductor exposed through the through portion, and forming the emitter electrode,
The second step includes:
Selectively etching the first insulating film to form the conductive film into a gate electrode having an edge protruding toward the columnar crystal aggregate. A method for manufacturing an electron-emitting device.
前記第2の工程は、
上記柱状結晶集合体上に絶縁膜と導電膜とを積層する工程と、
上記導電膜と上記絶縁膜の所定の部位をエッチング除去して貫通部を設け、上記導電膜を縁部を有するゲ−ト電極に形成する工程とを含む
ことを特徴とする電界電子放出素子の製造方法。The method for manufacturing a field emission device according to claim 24 ,
The second step includes:
Laminating an insulating film and a conductive film on the columnar crystal aggregate,
Forming a through-hole by etching and removing predetermined portions of the conductive film and the insulating film, and forming the conductive film on a gate electrode having an edge. Production method.
前記第1の工程は、
上記導電体を、反応器内に収容し、
この反応器内にWF6 とSiH4 を導入して反応させることで、上記導電体の表面から略垂直に成長するβ−Wを含有する複数の柱状結晶を有する柱状結晶集合体を成膜する工程を含む
ことを特徴とする電界電子放出素子の製造方法。The method for manufacturing a field emission device according to claim 24 ,
The first step includes:
The conductor is housed in a reactor,
By introducing and reacting WF 6 and SiH 4 into this reactor, a columnar crystal aggregate having a plurality of columnar crystals containing β-W that grows substantially perpendicularly from the surface of the conductor is formed. A method for manufacturing a field emission device, comprising the steps of:
上記柱状結晶集合体を成膜する工程は、
反応器内の上記導電体周囲雰囲気の温度を120℃〜500℃、好ましくは320℃に保ち、
上記WF6 とSiH4 の流量比(SiH4 /WF6 )は0.9〜2.0、好ましくは1.0に保つ工程を含む
ことを特徴とする電界電子放出素子の製造方法。The method for manufacturing a field emission device according to claim 27 ,
The step of forming a film of the columnar crystal aggregate,
Maintaining the temperature of the atmosphere around the conductor in the reactor at 120 ° C to 500 ° C, preferably at 320 ° C;
Flow ratio of the WF 6 and SiH 4 (SiH 4 / WF 6 ) is 0.9 to 2.0, preferably the method of manufacturing the field emission device, which comprises a step to keep 1.0.
上記柱状結晶集合体を成膜する工程は、
上記反応器内に、H2 を導入する工程を含む
ことを特徴とする電界電子放出素子の製造方法。The method for manufacturing a field emission device according to claim 27 ,
The step of forming a film of the columnar crystal aggregate,
A method for manufacturing a field emission device, comprising a step of introducing H 2 into the reactor.
この導電体の表面に、それぞれ上記導電体の表面から略垂直方向に成長し互いに密着しているとともにそれぞれ先端部が尖鋭化された複数の柱状結晶を有する柱状結晶集合体を成膜し、上記各柱状結晶の先端部から電子を放出できるエミッタ電極を形成する第2の工程と、
上記柱状結晶集合体に第1の絶縁膜、導電膜、第2の絶縁膜を積層する第3の工程と、
上記第1、第2の絶縁膜と導電膜の所定の部位をエッチング除去してこの導電膜に縁部を設ける第4の工程と、
表面に透明導電膜と蛍光体とが積層されてなる表示部材を、真空雰囲気中で上記第2の絶縁膜の表面に接合し、上記蛍光体を上記エミッタ電極に対向させる第5の工程と
を有することを特徴とする平面ディスプレイ装置の製造方法。A first step of forming a conductor on the surface of the substrate;
On the surface of the conductor , a columnar crystal aggregate having a plurality of columnar crystals, each of which grows in a substantially vertical direction from the surface of the conductor and is in close contact with each other and each of which has a sharpened tip, is formed. A second step of forming an emitter electrode capable of emitting electrons from the tip of each columnar crystal;
A third step of stacking a first insulating film, a conductive film, and a second insulating film on the columnar crystal aggregate;
A fourth step of etching and removing predetermined portions of the first and second insulating films and the conductive film to provide an edge to the conductive film;
A fifth step of joining a display member having a surface on which a transparent conductive film and a phosphor are laminated to the surface of the second insulating film in a vacuum atmosphere, and causing the phosphor to face the emitter electrode. A method for manufacturing a flat display device, comprising:
前記第2の工程は、
上記導電体の形成された基板を反応器内に収容し、
この反応器内に少なくともWF6 とSiH4 を導入して反応させることで、上記導電体の表面にから略垂直に成長するβ−Wを含有する柱状結晶を有する柱状結晶集合体を成膜する工程を含む
ことを特徴とする平面ディスプレイ装置の製造方法。The method for manufacturing a flat display device according to claim 30 ,
The second step includes:
The substrate formed with the conductor is accommodated in a reactor,
By introducing at least WF6 and SiH4 into the reactor and causing them to react with each other, a step of forming a columnar crystal aggregate having a columnar crystal containing β-W that grows substantially perpendicularly from the surface of the conductor is formed. A method for manufacturing a flat display device, comprising:
上記柱状結晶集合体を成膜する工程は、
反応器内の上記導電体周囲雰囲気の温度を120℃〜500℃に保ち、この範囲にてさらに好ましくは320℃に保ち、
上記WF6 とSiH4 の流量比(SiH4 /WF6 )は0.9〜2.0に保ち、さらに好ましくは1.0に保つ工程を含む
ことを特徴と平面ディスプレイ装置の製造方法。The method for manufacturing a flat display device according to claim 31 ,
The step of forming a film of the columnar crystal aggregate,
The temperature of the atmosphere around the conductor in the reactor is maintained at 120 ° C to 500 ° C, and more preferably at 320 ° C within this range,
Flow ratio of the WF 6 and SiH 4 (SiH 4 / WF 6 ) keeps the 0.9 to 2.0, more preferably the production method of the characteristics and flat display device including the step of maintaining the 1.0.
上記柱状結晶集合体を成膜する工程には、上記反応器内に、H2 を導入する工程を含む
ことを特徴とする平面ディスプレイ装置の製造方法。The method for manufacturing a flat display device according to claim 32 ,
The method of manufacturing a flat display device, wherein the step of forming the columnar crystal aggregate includes a step of introducing H 2 into the reactor.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12757695A JP3579127B2 (en) | 1994-05-18 | 1995-04-28 | Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device |
US08/443,320 US5903092A (en) | 1994-05-18 | 1995-05-17 | Device for emitting electrons |
DE69529642T DE69529642T2 (en) | 1994-05-18 | 1995-05-17 | Electron emission device |
EP95107565A EP0687018B1 (en) | 1994-05-18 | 1995-05-17 | Device for emitting electrons |
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-103881 | 1994-05-18 | ||
JP10388194 | 1994-05-18 | ||
JP6619095 | 1995-03-24 | ||
JP7-66190 | 1995-03-24 | ||
JP12757695A JP3579127B2 (en) | 1994-05-18 | 1995-04-28 | Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08329823A JPH08329823A (en) | 1996-12-13 |
JP3579127B2 true JP3579127B2 (en) | 2004-10-20 |
Family
ID=27299044
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12757695A Expired - Fee Related JP3579127B2 (en) | 1994-05-18 | 1995-04-28 | Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3579127B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100464299B1 (en) * | 1998-04-10 | 2005-06-02 | 삼성에스디아이 주식회사 | Manufacturing method of field effect electron emitting device |
US6232706B1 (en) * | 1998-11-12 | 2001-05-15 | The Board Of Trustees Of The Leland Stanford Junior University | Self-oriented bundles of carbon nanotubes and method of making same |
JP3595718B2 (en) | 1999-03-15 | 2004-12-02 | 株式会社東芝 | Display element and method of manufacturing the same |
JPWO2003085692A1 (en) * | 2002-04-11 | 2005-08-18 | 三菱電機株式会社 | Cold cathode display device and manufacturing method of cold cathode display device |
JP2004111292A (en) * | 2002-09-20 | 2004-04-08 | Hitachi Displays Ltd | Display device and its manufacturing method |
US6986693B2 (en) * | 2003-03-26 | 2006-01-17 | Lucent Technologies Inc. | Group III-nitride layers with patterned surfaces |
-
1995
- 1995-04-28 JP JP12757695A patent/JP3579127B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08329823A (en) | 1996-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4802363B2 (en) | Field emission cold cathode and flat image display device | |
US6062931A (en) | Carbon nanotube emitter with triode structure | |
US7582001B2 (en) | Method for producing electron-emitting device and electron-emitting apparatus | |
JP4648807B2 (en) | Carbon nanotube emitter, method of manufacturing the same, field emission device using the same, and method of manufacturing the same | |
US7652418B2 (en) | Electronic emission device, electron emission display device having the same, and method of manufacturing the electron emission device | |
US20080012463A1 (en) | Electron emission device, electron source, and image display having dipole layer | |
JP2000285801A (en) | Manufacture of electron emission element, electron source using electron emission element, and image formation device | |
US6116975A (en) | Field emission cathode manufacturing method | |
US5903092A (en) | Device for emitting electrons | |
JP3579127B2 (en) | Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device | |
JPH08273526A (en) | Electric field effect electron emission element and its preparation | |
US6036565A (en) | Method of fabricating a field emmision cold cathode | |
US20040145299A1 (en) | Line patterned gate structure for a field emission display | |
JP2002093307A (en) | Electron emission device and manufacturing method of the same, electron source and image forming apparatus | |
US6210246B1 (en) | Method for making an electron source with microtips, with self-aligned focusing grid | |
JP3526344B2 (en) | Field emission device, electron emission source and flat display device using the field emission device, and method of manufacturing field emission device | |
JP3474142B2 (en) | Method of manufacturing field emission type electron source array, field emission type electron source array, and apparatus for manufacturing the same | |
JP3221425B2 (en) | Method of forming fine opening and method of manufacturing field emission cold cathode | |
KR100586740B1 (en) | E-Beam Micro-Source Using CNT tip, E-Beam Microcoulum module and method thereof | |
KR20050050979A (en) | Field emission device | |
JP3184890B2 (en) | Electron emitting device and method of manufacturing the same | |
KR100286450B1 (en) | Field emission emitter and method of manufacturing the same | |
JP2002056770A (en) | Electric field emission cathode and its manufacturing method | |
KR100493696B1 (en) | the manufacturing method for FED by CNTs | |
KR100852764B1 (en) | Manufacturing method of a semiconductor vacuum tube |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040713 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |