JP3578103B2 - Integrated circuit for sound source - Google Patents

Integrated circuit for sound source Download PDF

Info

Publication number
JP3578103B2
JP3578103B2 JP2001093842A JP2001093842A JP3578103B2 JP 3578103 B2 JP3578103 B2 JP 3578103B2 JP 2001093842 A JP2001093842 A JP 2001093842A JP 2001093842 A JP2001093842 A JP 2001093842A JP 3578103 B2 JP3578103 B2 JP 3578103B2
Authority
JP
Japan
Prior art keywords
circuit
waveform data
external
output
supplied
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001093842A
Other languages
Japanese (ja)
Other versions
JP2001306076A (en
Inventor
和久 岡村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2001093842A priority Critical patent/JP3578103B2/en
Publication of JP2001306076A publication Critical patent/JP2001306076A/en
Application granted granted Critical
Publication of JP3578103B2 publication Critical patent/JP3578103B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、時分割多重で生成された複数チャネルの楽音信号に、エフェクトを付与する際に用いて好適な音源用集積回路に関する。
【０００２】
【従来の技術】
近年、複数の制御プログラムをそれぞれ実行することにより、入力されるディジタル信号に様々な数値演算処理を施すディジタル・シグナル・プロセッサ（ＤＳＰ）が、半導体製造技術の進歩に伴い容易に入手できるようになったため、様々な分野で用いられるようになってきている。
例えば、ＤＳＰは、電子楽器において用いられている。この場合のＤＳＰは、楽音に音響効果を付加するエフェクトブロックの集合体として用いられ、これらエフェクトブロックを種々組み合わせて、楽音に異なる音響効果を並列的に付加するようになっている。
【０００３】
一般に、電子楽器においては、楽音信号を生成する音源回路が時分割多重で動作して、複数チャネル分の楽音信号を同時に生成する構成となっているため、ＤＳＰによって所定の音響効果する構成は、次のようになっていた。すなわち、音源回路においては、複数チャネル（の一部）の楽音信号を１サンプリング期間（周期）毎に累算し、この累算結果をＤＳＰに供給する一方、ＤＳＰにおいては、所定のエフェクトアルゴリズムを構築して、音源回路における累算結果に所定の音響効果を並列的に付加して、これらを１サンプリング期間毎に累算する構成となっていた。そして、ＤＳＰにおいて累算された信号がＤ／Ａ変換器でアナログ信号に変換されて、発音が行なわれるようになっていた。
【０００４】
【発明が解決しようとする課題】
上述したように、従来の構成では、音源回路およびＤＳＰのそれぞれにおいて各チャネルの楽音信号を１サンプリング期間毎に累算するためのミキシング回路が必要となる。各ミキシング回路は、乗算器、累算器で構成され、回路規模が大きくなるといった問題があった。ここで、累算器を音源回路およびＤＳＰにおいて共用しようと企図しても、音源回路が時分割多重で動作しているため、簡単には共用できない点に留意すべきである。
ところで、ＤＳＰによりエフェクトを付与する場合、ＤＳＰの演算能力には限りがあるため、ＤＳＰが１個だけでは、付与するエフェクトの程度についても当然限界がある。それならば、電子楽器に、演算能力の高いＤＳＰを実装すれば、あるいは複数のＤＳＰを実装すれば良いと思われるが、そのようなハイスペックの電子楽器は一般ユーザ向けではないし、電子楽器のコストも高くつくといった問題もある。そこで、一般ユーザに対して十分な能力を有するＤＳＰを実装しておき、さらに、ハイスペックを追求するユーザでも満足できるように、ＤＳＰを追加可能にして、予め拡張性を確保しておくことが考えられる。しかし、ＤＳＰを追加するといっても、音源回路の出力および既存のＤＳＰの入出力を考慮しなければならないため、単純にＤＳＰを追加できない点にも留意すべきである。
さらに、近年では、音源回路以外の外部入力、例えば、他の電子楽器により生成した楽音信号や、マイク入力などについても、この電子楽器と同様なエフェクトを付与したいという要望もある。しかし、これらの外部入力を、時分割多重で動作している音源回路の出力と同じように扱うことは、容易ではない点にも留意すべきである。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、全体の回路規模を小さく抑え、拡張が容易であり、かつ、外部入力も容易に扱うことが可能な音源用集積回路を提供することにある。
【０００５】
【課題を解決するための手段】
上述した課題を解決するために、請求項１に記載の音源用集積回路は、供給される複数種類の波形データを出力先ごとに個別にミキシングし、このミキシングされた複数の波形データを各出力先に出力するミキシング回路と、複数チャネルの波形データを生成して前記ミキシング回路に供給する内部音源手段と、前記ミキシング回路から出力された波形データにエフェクトを付与して前記ミキシング回路に供給する内部エフェクト回路と、外部回路を接続することが可能な接続手段と、前記接続手段に接続された前記外部回路から波形データを入力して前記ミキシング回路に供給する外部入力手段と、前記ミキシング回路から出力された波形データを受け取って前記外部回路に出力する外部出力手段とを有し、前記ミキシング回路は、前記波形データに係数を乗算する単一の乗算器と、供給される複数種類の波形データを時分割で前記乗算器に供給する波形データ供給手段と、前記乗算器に供給される各波形データに対し時分割で複数の係数を供給する係数供給手段と、前記乗算器により係数が乗算された波形データを出力先ごとに個別に累算する累算器とを備えており、前記係数供給手段が供給する係数は、波形データの供給元が前記内部音源手段、前記内部エフェクト回路および前記外部入力手段の何れであるかに関わらず共通の態様で設定されていることを特徴とする。
【０００６】
請求項２に記載の音源用集積回路は、請求項１に記載の構成において、前記接続手段に接続された前記外部回路は、波形データを前記外部入力手段に出力する回路であり、前記ミキシング回路は、前記外部入力手段を介して前記外部回路から供給される波形データ、前記内部音源手段から供給される波形データ、および前記内部エフェクト回路から供給される波形データをミキシングし、このミキシングされた波形データを前記内部エフェクト回路に出力することが可能であることを特徴とする。
【０００７】
また、請求項３に記載の音源用集積回路は、請求項１に記載の構成において、前記接続手段に接続された前記外部回路は、前記外部出力手段から供給される波形データにエフェクトを付与して前記外部入力手段に出力する外部エフェクト回路であり、前記ミキシング回路は、前記内部音源手段から供給される波形データおよび前記内部エフェクト回路から供給される波形データをミキシングし、このミキシングされた波形データを前記外部出力手段を介して前記外部エフェクト回路に出力することが可能であることを特徴とする。
【０００８】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
＜１：全体構成＞
まず、本実施形態に係る音源装置を組み込んだ電子楽器について説明する。図１は、この電子楽器の全体構成を示すブロック図である。
この図において、符号１０はＣＰＵであり、バスＢを介して各部を制御する。なお、バスＢは、コントロールバス、データバスおよびアドレスバスを総称したものである。
符号１１はＲＯＭであり、ＣＰＵ１０において用いられる基本プログラムや、各種データを記憶する。符号１２はＲＡＭであり、ＣＰＵ１０の制御において発生する各種のデータ等を一時的に記憶する。符号１３はパネルスイッチであり、発生すべき楽音の音色を選択するためや、各種状態を設定するためなどのスイッチ等により構成される。そして、このパネルスイッチ１３において設定された情報はバスＢを介してＣＰＵ１０に供給されるようになっている。
符号１４は表示部であり、ＣＲＴや液晶表示パネルなどから構成され、パネルスイッチ１３により入力された情報や、現時点において設定された情報などをＣＰＵ１０の制御の下、表示する。特に、この表示部１４においては、後述するように、ミキサにおいてオーバーフローが発生した出力チャネルを表示するようになっている。
【０００９】
次に、符号１５は８８鍵からなる鍵盤である。これら各鍵には、それぞれキーセンサが設けられ（図示せず）、演奏者の鍵盤１５に対する演奏操作を検出して、押鍵された鍵の音高を示すキーコードＫＣや、押鍵・離鍵に対応して楽音の発生・消音を指示するキーオンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキタッチＫＴなどのキー情報をバスＢを介してＣＰＵ１０に供給する。符号１６は外部記憶装置であり、ＦＤＤ（フロッピィ・ディスク・ドライブユニット）や、ＨＤＤ（ハード・ディスク・ドライブユニット）などが該当し、各種のデータを記録するために用いられる。
【００１０】
さて、符号２００は音源回路であり、発音を行うためのチャネルを時分割で６４チャネル分構築して、各チャネルにおいて楽音信号を生成するとともに、所定のエフェクトアルゴリズムを構築して、エフェクトを付与する。このため、音源回路２００は、後述するように楽音信号を生成するための回路のほかに、エフェクトを付与するためのＤＳＰ（ディジタル・シグナル・プロセッサ）を内蔵している。符号２５０は波形メモリであり、基本的な波形データを音色毎に複数記憶する。
なお、符号２６０は外部回路であって、音源回路２００以外で楽音信号を供給するユニットや、外部に接続されたエフェクタなどのユニットであり、詳細については後述する。符号２７０は遅延メモリであり、内蔵されたＤＳＰにおいて用いられる。
そして、音源回路２００による楽音信号は、ＤＡ変換器１７によりアナログ信号に変換された後、アンプやスピーカ等から構成されたサウンドシステム（ＳＳ）１８により、外部に発音されるようになっている。
【００１１】
＜１−１：音源回路＞
次に、音源回路２００の構成について図２を参照して説明する。この図に示すように、制御レジスタ２０１は、バスＢを介したＣＰＵ１０により各部を制御するものである。読出回路２０２は、波形メモリ２５０に記憶された波形データのうち、指定された音色の波形データを、キーコードＫＣで指定された音高になるようにアドレスを操作して読み出すものである。音量変化制御回路２０３は、読出回路２０２により読み出された波形データを、キータッチＫＴで示された音の大きさとなるようにその振幅値を制御して、エフェクト付与前の音源出力とする。これらの読出回路２０２および音量変化制御回路２０３は、時分割６４チャネルで動作して、各チャネルにおいて異なる楽音信号を生成することが可能となっている。
ＣＰＵ１０は、押鍵等の発音指示が発生した時、該６４チャネルの１つに発音割り当てを行ない、制御レジスタ２０１の割り当てたチャネル領域に該発音指示に応じた楽音の発生を制御する楽音制御データを書き込む。書き込まれた楽音制御データに基づいて読出回路２０２、音量変化制御回路２０３は、対応する楽音の生成を行なう。
なお、音量制御回路２０３からは、生成された各チャネルの楽音が、各サンプリング周期毎に６４チャネル時分割された状態で、ミキサ２１０に対してそのまま出力される。
【００１２】
さて、ミキサ２１０は、音量変化制御回路２０３による楽音信号、内部ＤＳＰ２０５および外部回路２６０からの楽音信号を入力して、所定の処理を施した後、内部ＤＳＰ２０５および外部回路２６０に出力するものである。また、ミキサ２１０は、ＤＳＰに対する出力のうちの任意の出力チャネルの信号をラインを通じて読出回路２０２に戻す。読出回路２０２は、戻された信号を波形メモリのＲＡＭ領域に新たな波形データとして書き込むことが可能である。ミキサ２１０の詳細については後述する。なお、図２および図３において、各信号線に付した符号は、当該チャネルによって伝送される信号のチャネル数である。
ここで、内部ＤＳＰ２０５は、前述したように、楽音信号にエフェクトを付与するためのものであり、この出力の一部である４チャネル分の楽音信号が図１におけるＤＡ変換器１７に供給されて、この電子楽器の最終的な出力となる。
なお、電子楽器の出力が内部ＤＳＰ２０５の出力としている理由は、この電子楽器における出力の最終段をイコライザとしているためであって、このイコライザを、内部ＤＳＰ２０５において構築されるエフェクトブロックの１つとしているからである。
【００１３】
＜１−２：ミキサ＞
次にミキサ２１０について詳細に説明するが、説明の便宜上、ミキサ２１０の構成を説明する前に、ミキサ２１０で実行される処理内容を説明する。
【００１４】
＜１−２−１：ミキサの内部処理＞
ミキサ２１０は、図５に示すように、音源出力による６４チャネルと、内部ＤＳＰ２０５からの１６チャネルと、外部回路２６０からの１６チャネルとの計９６チャネルの楽音信号を入力して、各チャネルの楽音信号に対して設定＃１〜＃９６で定められる乗算処理を施した後、当該設定で定められるアサイン処理にしたがって、内部ＤＳＰ２０５に１６チャネルと、外部回路２６０に１６チャネルとの計３２チャネルに任意に割り当てて出力するものである。
設定＃１〜＃９６はＣＰＵ１０により、制御レジスタ２０１に書き込まれる。設定＃１〜＃６４は、音源の発音チャネル１ｃｈ〜６４ｃｈに、それぞれ対応する。設定＃６５〜＃８０は、ＤＳＰ２０５からミキサ２１０への出力の１ｃｈ〜１６ｃｈに、それぞれ対応する。設定＃８１〜＃９６は、外部入力の１ｃｈ〜１６ｃｈに、それぞれ対応する。各設定＃で定められる処理については後述する。なお、乗算器２１５における設定＃１〜＃９６に対応した係数乗算処理は、＃の番号順には行われない。図８に見られるように、＃１→＃２→＃６５→＃３→＃４→＃６６→＃５→…→＃３４→＃８１→＃３５→＃３６→＃８２→＃３７→…の順で実行される。
内部ＤＳＰ２０５および外部回路２６０の入出力チャネルのうち、奇数チャネルはステレオのＬ信号に、その奇数の次位の偶数チャネルは当該ステレオのＲ信号に、それぞれ設定される。
したがって、換言すれば、内部ＤＳＰ２０５および外部回路２６０の入出力は、それぞれステレオ８チャネル（ＣＨ）ずつということができる。
【００１５】
なお、説明の便宜上、入出力チャネルを、モノラルで示すときは「ｃｈ」と小文字で表記し、ステレオで示すときは「ＣＨ」と大文字で表記する。したがってステレオ入出力の１つのＣＨは、２つのｃｈで構成される。
ここで、入出力チャネルを「ＣＨ」としてステレオで示す場合、内部ＤＳＰ２０５から供給されるステレオチャネルを、ミキサ２１０から見て入力ＣＨ１〜ＣＨ８と表記し、外部回路２６０から入力したステレオチャネルを入力ＣＨ９〜ＣＨ１６と表記する。同様に、内部ＤＳＰ２０５に入力するステレオチャネルを、ミキサ２１０から見て出力ＣＨ１〜ＣＨ８と表記し、外部回路２６０へ出力するステレオチャネルを出力ＣＨ９〜ＣＨ１６と表記する。また、音源出力については、未だパンニング処理がなされていないので、モノラルのｃｈ１〜ｃｈ６４（発音チャネル１〜６４）と表記する。
【００１６】
＜１−２−２：設定＃（ｉ）＞
次に、設定＃１〜＃９６で定められる処理について図６を参照して説明する。この処理は、入力する９６チャネルのそれぞれについて実行されるものであり、任意の入力チャネルｉ（ただし、ｉは１〜９６の整数）に対する処理内容は、図６（ａ）に示す設定＃（ｉ）の各情報で定められる。
設定＃１〜＃６４の情報は、各発音チャネルで発音する楽音の音色に応じて設定される。つまり、上述した各発音チャネルの楽音制御データの一部に設定＃（ｉ）の情報が含まれている。
例えばピアノ音色とギター音色が選ばれ、それぞれの音色で同時に別々に演奏が行われる場合、各発音チャネルには、そのチャネルで生成しようとする音色に応じた音色制御データが設定される。つまり、そのチャネルに割り当てられた楽音の音色に応じて異なる設定＃（ｉ）が設定される。
一方、設定＃６５〜＃９６の情報は、パネルスイッチ１３の操作に応じて、ＤＳＰ２０５で実行される各エフェクト毎、あるいは接続される外部回路２６０毎に個別に設定される。
そして設定＃（ｉ）の情報は、第１に、ステレオのＬ、Ｒ信号の重み付けを示すパン情報Ｌ、Ｒと、第２に、そのＬ、Ｒ信号についてのセンドレベルを定めるレベル情報Ｓ１〜Ｓ４と、第３に、これらのパン情報Ｌ、Ｒとレベル情報Ｓ１〜Ｓ４とで定められる乗算結果を、各出力チャネルについてどのように割り当てる（アサインする）かを定めるアサイン情報Ａ１〜Ａ１６とから構成される。アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜ＣＨ１６に対応している。
【００１７】
ここで、ミキサ２１０の等価回路について図７を参照して説明する。この図に示す回路において、１つの入力チャネルについてみれば、その楽音信号をパン情報Ｌ、ＲにしたがってステレオのＬ、Ｒ信号に重み付けした後に、レベル情報Ｓ１〜Ｓ４をそれぞれ乗算したものと、その楽音信号になにも乗算係数を乗算しないで、そのままＬ、Ｒ信号に分けたものとの、計５チャネル分のステレオ信号が得られる。そして、この５チャネル分のステレオ信号のうちいずれかが、出力チャネルＣＨ１〜ＣＨ１６の各々に対し、後述するアサイン情報により択一的に選択されるようになっている。同様な処理が、入力される９６チャネルの楽音信号に対して行なわれる。
【００１８】
この際、パン情報Ｌ、Ｒおよびレベル情報Ｓ１〜Ｓ４の係数をｄＢ（デシベル）で表記すれば、入力チャネルの楽音信号に乗算すべき８個の乗算係数Ｍ１〜Ｍ８は、図６（ｂ）に示すように、パン情報Ｌ、Ｒとレベル情報Ｓ１〜Ｓ４とを加算する組み合わせにより表わすことができる。
ここで、同図（ｂ）で表わされる乗算係数Ｍ１〜Ｍ８を、後述する構成によって、入力チャネルの楽音信号に時分割で乗算すると、図７に示した８個の乗算結果を等価的に得ることができる。
【００１９】
次に、設定＃（ｉ）の情報のうち、アサイン情報Ａ１〜Ａ１６について説明する。
アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜ＣＨ１６に対応して設定されるものであり、３ビットで、係数乗算しないものおよび８個の乗算係数をしたものを、当該ステレオ出力チャネルＣＨにアサインするものである。詳細には、任意のステレオ出力チャネルｊ（ただし、ｊは１〜１６の整数）に対するアサイン情報Ａ（ｊ）の内容は、図６（ｃ）に示すとおりである。この図を用いれば、例えば、設定＃（７９）のアサイン情報Ａ（１０）が「１０１」である場合、入力ｃｈ７９の楽音信号に、乗算係数Ｍ３を乗じたものがステレオ出力ＣＨ１０のＬに、また、乗算係数Ｍ４を乗じたものがステレオ出力ＣＨ１０のＲに、それぞれアサインされることがわかる。すなわち、ステレオ入力ＣＨ８のＬ（内部ＤＳＰ２０５出力ｃｈ１５）の楽音信号に、乗算係数Ｍ３を乗じたものが外部回路２６０への外部出力ｃｈ３に、また、乗算係数Ｍ４を乗じたものが外部回路２６０への外部出力ｃｈ４に、それぞれアサインされる。
【００２０】
＜１−２−３：ミキサの構成＞
次に、上述した内部処理を実行するためのミキサの内部構成について図３を参照して説明する。
図において、タイムスロット変換器２１１には、図８の音源ｃｈタイムスロットに示す時分割の６４チャネル出力が入力され、タイムスロット変換器２１１により、音源出力６４ｃｈの各々に対応するタイムスロット幅は２／３に圧縮される。したがって、１サンプリング期間においては、１．５倍の９６個のタイムスロット数が確保される。セレクタ２１２は、変換された９６個のタイムスロットに、音源出力６４ｃｈと、ＤＳＰ出力ポート２１３を介して供給された内部ＤＳＰ２０５からの１６ｃｈと、インターフェイス２０４および外部入力ポート２１４を介して供給された外部回路２６０からの１６ｃｈとの計９６ｃｈを、それぞれ１対１に割り当てるようにチャネルｃｈの選択を行なう。
【００２１】
ここで、外部回路２６０としては、他の音源により生成された楽音信号を入力する入力手段であっても良いし、楽音信号にエフェクトを付与するための入出力手段であっても良い。本実施形態において、前者の手段としては、マイク入力などのアナログ信号を入力するためＡＤ変換器２６１や、他の音源としてＦＭ音源回路２６３を想定し、後者の手段としては、自然楽器の発音メカニズムをシミュレートした電気的モデルを動作させ、これにより自然楽器の楽音を合成する物理モデル音源２６２や、内部ＤＳＰ２０５以外によってエフェクトを付与するための外部ＤＳＰ２６４を想定している。このうち、物理モデル音源２６２は、例えば、ギターなどの弦楽器による楽音を合成する場合、弦の弾性特性をシミュレートした非線形素子と弦の振動周期に相当する遅延回路とを閉ループ接続したものから構成される。この閉ループに対し一種の励起信号として 前記６４発音チャネルのいずれかを使用して生成した楽音信号を入力（ミキサ２１０から見れば、閉ループ回路に出力）して、閉ループを循環する信号を出力（ミキサ２１０から見れば入力）として取り出すことにより、当該ギターの物理的特性を模したエフェクトが付与されることとなる。
この場合、波形メモリ２５０には、ギターのピッキングパルスを録音した励起波形データがあらかじめ記憶されており、前記発音チャネルではその励起波形データの読み出しにより前記発音信号が発生する。
また、ミキサ２１０における内部信号は、複数ビットのパラレル信号であり、外部回路２６０における内部信号はシリアル信号とされる。そのため、インターフェイス２０４には、ミキサ２１０から外部回路２６０への信号をパラレルからシリアルに変換する機能と、逆に、外部回路２６０からミキサ２１０への信号をシリアルからパラレルに変換する機能とが備わる。それにより、１チップの集積回路で構成される音源回路２００（図２参照）の端子数が低減される。
なお、外部回路２６０は音源回路２００を実装するメイン基板に載置してもよく、あるいは前記メイン基板に設けたコネクタに接続する構造としてもよい。それにより、外部回路２６０の数を変更することが可能になり、機能の多様化を図ることができる。
例えば、外部回路２６０をメイン基板に載置する場合、外部回路２６０の数に応じて電子楽器のグレードを変化させることができる。すなわち、高級機向けとして外部回路２６０の数を３以上の複数とし、中級機向けとして外部回路２６０の数を１ないし２とし、低級機向けとして外部回路２６０を省略したメイン基板を用意することにより、用途、コストに応じた電子楽器を提供することが可能になる。
また、外部回路２６０をメイン基板に設けたコネクタに接続する構造とすれば、機能が異なる外部回路２６０を有する複数のボードを用意し、各ボードを所要に応じて選択して接続することにより、電子楽器のグレードアップをすることができる。
【００２２】
さて、乗算器２１５は、変換後における１個のタイムスロットをさらに８つに分割した各タイミングにおいて、当該設定＃（ｎ）で定められる乗算係数Ｍ１〜Ｍ８をそれぞれ、そのタイムスロットでセレクタ２１２から出力されるチャネル（ｎ）の楽音信号に対して乗算される。
ラッチ回路２１６は、当該ｃｈの楽音信号に対し乗算しないものをラッチするものであり、また、ラッチ回路群２１７は、８個の乗算結果をラッチするものである。
次に、累算器２１０１〜２１０４は、それぞれ出力ＣＨ１〜ＣＨ８のＬ、Ｒおよび出力ＣＨ８〜ＣＨ１６のＬ、Ｒに対応するものである。言い換えれば、累算器２１０１は、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ１、３、５、７、９、１１、１３、１５の奇数チャネルｃｈに対応し、累算器２１０２は、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ２、４、６、８、１０、１２、１４、１６の偶数チャネルｃｈに対応し、累算器２１０３は、外部回路２６０に供給する外部出力ｃｈ１、３、５、７、９、１１、１３、１５の奇数チャネルｃｈに対応し、累算器２１０４は、外部回路２６０に供給する外部出力ｃｈ２、４、６、８、１０、１２、１４、１６の偶数チャネルｃｈに対応する。
累算器２１０１〜２１０４は、各タイムスロットで、同一チャネルの、異なる出力ＣＨに対する処理を互いに並行に行なう。
【００２３】
＜１−２−４：ミキサにおける累算器の構成＞
そこで、累算器２１０１〜２１０４の構成について累算器２１０１を例にとって図４を参照して説明する。
ラッチ回路２１６およびラッチ回路群２１７においては、上述したように１個のタイムスロットについて、その楽音信号に対し乗算しないもの、および乗算係数Ｍ１〜Ｍ８をそれぞれ乗算したものについて計９個の演算結果がラッチされている。セレクタ２１１１は、乗算器２１５による乗算タイミングと同じタイミングにて、すなわち１個のタイムスロットを８個に分割したタイミングにて、設定＃（ｎ）のアサイン情報Ａ１〜Ａ８で定められる乗算結果を、順次選択するものであり、その選択結果を、加算器２１１２の一方の入力端に供給する。
シフトレジスタ２１１３は、加算器２１１２による加算結果を、セレクタ２１１１の選択タイミングにて順次シフトするものであり、そのシフト段数は、出力チャネルＣＨ１〜ＣＨ８のＬ（ｃｈ１、３、５、７、９、１１、１３、１５）に対応して８段である。各タイミングにおいてシフトレジスタ２１１３から出力される加算結果は、ゲート回路２１１４を介して加算器２１１２の他方の入力端に供給される。
【００２４】
ここで、ゲート回路２１１４は、１つ前のサンプリング期間に対応する加算結果が加算器２１１２における他方の入力端に供給されるのを防ぐために、１サンプリング期間における９６個のタイムスロットのうち、最初のタイムスロットにおいてのみ閉じるものである。これにより、加算器２１１２は、各出力チャネルについて、１サンプリング期間における９６個のタイムスロット分、それぞれ累積することとなる。
そして、最終的な累算器２１０１の出力は、１サンプリング期間における９６個のタイムスロットのうち最後のタイムスロットであって、当該アサイン情報Ａ８で定められる演算結果がセレクタ２１１１で選択された後にシフトレジスタ２１１３の各段にセットされたデータである。これら各段にセットされたデータがＤＳＰ入力ポート２１８（図３参照）を介して内部ＤＳＰ２０５（図２参照）に、当該サンプリング期間におけるミキサ２１０の出力ＣＨ１〜ＣＨ８のＬ信号として供給される。
【００２５】
なお、この１サンプリング期間における累算において、選択された乗算結果によっては、オーバーフロー（桁溢れ）が発生する場合がある。このため、加算器２１１２は、オーバーフローが発生した場合に、ビットが「１」となるフラグを桁溢れ情報として出力する。そして、かかる桁溢れ情報が、１個のタイムスロットにおいて、どのタイミングで「１」となったかを判定することで、当該オーバーフローがどの出力チャネルにおいて発生したかを検出することができる。
また、累算器２１０２〜２１０４についても累算器２１０１と同構成である。ただし、累算器２１０３および２１０４については、出力ＣＨ９〜ＣＨ１６を対象とするから、そのセレクタ２１１１には、アサイン情報Ａ９〜Ａ１６が供給され、その出力は外部出力ポート２１９およびインターフェイス２０４（図３参照）を介して外部回路２６０に供給される。
【００２６】
＜２：動作＞
次に、上述した電子楽器の動作について説明する。図１０は、この電子楽器の主動作を示すフローチャートである。
まず、この電子楽器において電源スイッチがオンされると、ステップＳａ１においてＣＰＵ１０は、イニシャライズ（初期化）処理を行なう。この初期化処理には、例えば、ＲＡＭ１２のリセットや、前回の終了処理において外部記憶装置１６において記憶した設定状態を読み出して、今回における設定状態としてセットするなどの処理が該当する。
次に、ＣＰＵ１０は、ステップＳａ２において起動要因をチェックする。ここで、この電子楽器における起動要因とは、次の事由によって発生するものである。
すなわち、この起動要因は、
▲１▼：鍵盤１５における状態が変化した場合に発生する（ＭＩＤＩにおけるイベント発生と同義）、
▲２▼：パネルスイッチ１３における設定状態が変化した場合に発生する、
▲３▼：所定の時間毎に周期的に発生する、
▲４▼：電源スイッチのオフ操作により発生する、
▲５▼：▲１▼〜▲４▼以外の要因により発生する。
なお、▲１▼、▲２▼、▲４▼について各部の状態変化は、各部の状態をチェックして、その状態をＲＡＭ１２に記憶するとともに、前回のチェック時において記憶した各部の状態を読み出し比較して、その変化があった部分を判別することで、検出が可能である。また、▲３▼については、システムクロックにより起動可能である。 次に、ＣＰＵ１０は、ステップＳａ３において起動要因が発生していないと判別すれば、処理手順をステップＳａ２に戻して、起動要因が発生するまで待機する一方、起動要因が発生すれば、次のステップＳａ４において当該起動要因が上記▲１▼〜▲５▼のいずれかによるものであるかを判別する。
【００２７】
＜２−１：鍵盤処理＞
この判別の結果、当該起動要因が▲１▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ５において鍵盤処理を実行する。かかる鍵盤処理においては、押鍵に対応する押鍵処理と、離鍵に対応する離鍵処理との２通りがある。
前者の押鍵処理の場合、ＣＰＵ１０は、音源回路２００に対し、当該押鍵によるキーオンＫＯＮの情報を転送するとともに、当該押鍵に係る発音を行なわせるため、６４の発音チャネルの中から空きとなっている発音チャネルを１チャネル分、割り当てる。ここで、ＣＰＵ１０は、音源回路２００の発音チャネルがすべて使用中であるならば、発音が最も進行しているチャネル、あるいは、発音開始が早くかつ最も音量が小さいチャネルの楽音を消音させて、強制的に空きチャネルを作り、このチャネルを当該押鍵に係る発音用に割り当てる。そして、ＣＰＵ１０は、割り当てた発音チャネルに対応する制御レジスタ２０１の記憶領域に、指定されている音色対応し、かつ、前記キーオンの情報で示されるキーコードＫＣ、キータッチＫＴに応じた楽音制御データを書き込む。
音源回路２００では、読出回路２０２が、制御レジスタ２０１に設定された該楽音制御データに基づいて、波形メモリ２５０から、指定された音色の波形データを、当該キーオンＫＯＮに付帯するキーコードＫＣで指定された音高になるようにアドレスを操作して読み出し、これを音量変化制御回路２０３が、やはり制御レジスタ２０１に設定された該楽音制御データに基づいて、キータッチＫＴで指定された音の大きさとなるように当該波形データのエンベロープを制御する。こうして、当該押鍵操作に対応した楽音信号の発生が開始され、生成された楽音信号がミキサ２１０に供給される。なお、上述したように、発音チャネルの楽音制御データには、ミキサ２１０の設定＃１〜＃６４が含まれており、発音開始時に発音チャネルｎに対応する設定＃（ｎ）も同時に設定される。
【００２８】
一方、後者の離鍵処理の場合、ＣＰＵ１０は、音源回路２００に対し、当該離鍵によるキーオフＫＯＦＦの情報を転送する。これにより、音源回路２００では、読出回路２００が、離鍵された鍵盤に対応した楽音を生成している発音チャネルを６４の発音チャネルからサーチし、発見された場合にはその発音チャネルに対し当該キーオフＫＯＦＦの対であるキーオンＫＯＮによって行なわれている波形データの読出を停止して、楽音信号の生成を終了させる。
なお、かかる鍵盤処理の後に、ＣＰＵ１０は、再び起動要因をチェックすべく、処理手順をステップＳａ２に戻す。
【００２９】
＜２−１−１：ミキシング動作＞
ここで、楽音信号がミキサ２１０に供給された場合におけるミキシング動作について説明する。
まず、音量変化制御回路２０３（図２参照）によって、キータッチＫＴで指定された音の大きさとなるようにその振幅値が制御された６４ｃｈの楽音信号は、ミキサ２１０内部のタイムスロット変換器２１１（図３参照）に入力される。タイムスロット変換器２１１は、図８に示すように、音源出力チャネル６４ｃｈのそれぞれに対応するタイムスロット幅を、奇数スロットの始点をそのままにして、２／３に圧縮する。これにより、偶数スロットの次位にはそれぞれ１個の空きスロットが発生し、全体でみれば、計３２個の空きスロットが発生する。
セレクタ２１２は、これらの空きスロットに対し、内部ＤＳＰ２０５からの内部ＤＳＰ出力ｃｈ１〜ｃｈ１６および外部回路２６０から入力した外部入力ｃｈ１〜ｃｈ１６を選択して順次割り当てる。
こうして、６４個のタイムスロットを圧縮して得た９６個のタイムスロットに対し、音源出力６４ｃｈ、内部ＤＳＰ２０５からの出力された１６ｃｈおよび外部回路２６０から入力した１６チャネルの計９６チャネルが、それぞれ個々に割り当てられる。
【００３０】
次に、乗算器２１５（図３参照）は、図９に示すように、変換後のタイムスロット１個をさらに８つに分割した各タイミングにおいて、当該タイムスロットに割り当てられているチャネルの設定＃（ｎ）で定められる乗算係数Ｍ１〜Ｍ８を、当該タイムスロットに割り当てられたチャネルの楽音信号に、それぞれ順次乗算する。そして、ラッチ回路群２１７（図３参照）は、これら８個の乗算結果をラッチする一方、ラッチ回路２１６は、当該楽音信号に乗算しないものをラッチする。
したがって、ラッチ回路群２１７およびラッチ回路２１６においては、１個のタイムスロットにかかる入力１ｃｈ分について、その楽音信号に対し乗算係数Ｍ１〜Ｍ８を乗算したものと乗算しないものとについて計９個の演算結果がラッチされるので、入力１ｃｈについて、図７に示した等価回路における選択前の演算結果が得られることとなる。
なお、ラッチ回路群２１７およびラッチ回路２１６におけるラッチのため、当該累算処理は、次のタイムスロットに移行して実行される。
【００３１】
次のタイムスロットにおいて、累算器２１０１のセレクタ２１１１（図４参照）には、タイムスロット１個をさらに８つに分割した、乗算器２１５と同じタイミングにおいて、当該チャネルに対応する設定＃（ｎ）のアサイン情報Ａ１〜Ａ８が順次供給される。
このため、セレクタ２１１１は、第１番目のタイミングにおいて、アサイン情報Ａ１により出力チャネルＣＨ１のＬにアサインされる演算結果を選択する。この選択結果は、加算器２１１２によって、シフトレジスタ２１１３のシフト結果と加算されるが、ここで、説明の便宜上、処理にかかるタイムスロットを１サンプリング期間において最初ものとすると、ゲート回路２１１４が閉じているので、選択結果には何も加算されない。
次の第２番目のタイミングにおいて、セレクタ２１１１は、アサイン情報Ａ２よって出力チャネルＣＨ２のＬにアサインされる演算結果を選択する一方、シフトレジスタ２１１３は、格納した内容を１段だけシフトする。
以降、第８番目のタイミングまで、同様な動作を繰り返すことにより、シフトレジスタ２１１３には、出力チャネルＣＨ１〜ＣＨ８のＬにアサインされた選択結果が順次格納されることとなる。
【００３２】
次に、処理が次のタイムスロットにかかると、その第１番目のタイミングでは、シフトレジスタ２１１３から、前のタイムスロットにおける第１番目のタイミングでの選択結果がシフトされ、ゲート回路２１１４を介して加算器２１１２の他方の入力端に供給される。このため、今回のタイムスロットにおける出力チャネルＣＨ１のＬのデータに、前回のタイムスロットにおける出力チャネルＣＨ１のＬのデータが累算されることになる。第２番目〜第８番目のタイミングでも同様である。
したがって、今回のタイムスロットにおいて、シフトレジスタ２１１３には、前回のタイムスロットにおける出力チャネルＣＨ１〜ＣＨ８のＬの各データを、それぞれのチャネルにおいて累算した結果が格納されることになる。
このような動作が１サンプリング期間における９６個のタイムスロットについてそれぞれ実行される。そして、９６個のタイムスロットのすべてについて実行されると、累算器２１０１のシフトレジスタ２１１３の各段には、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＬの各累算結果が格納されることとなる。したがって、これが、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＬの各出力としてＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供給される。
【００３３】
累算器２１０２についても、累算器２１０１と同様に動作することで、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＲの各累算結果が、ＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供給される。
累算器２１０３についても、累算器２１０１、２１０２と同様に動作する。ただし、各タイムスロットにおける第１番目〜第８番目のタイミングにおいては、アサイン情報Ａ９〜Ａ１６よって出力チャネルＣＨ９〜ＣＨ１６のＬにアサインされる演算結果が選択され、それら各累算結果が、外部出力ポート２１９およびインターフェイス２０４を介し外部回路２６０に供給される。
累算器２１０４についても、累算器２１０３と同様に動作することで、当該サンプリング期間における出力チャネルＣＨ９〜ＣＨ１６のＲの各累算結果が、外部出力ポート２１９およびインターフェイス２０４を介し外部回路２６０に供給される。
【００３４】
そして、ＤＳＰ入力ポート２１８を介して内部ＤＳＰ２０５に供給されたＣＨ１〜ＣＨ８は、所定の効果が付与された後、ＤＳＰ出力ポート２１３を介して、その一部がミキサ２１０に再入力される一方、その一部がＤＡ変換器１７およびサウンドシステム１８を介して発音される。
一方、外部出力ポート２１９およびインターフェイス２０４を介して外部回路２６０に供給された出力ＣＨ９〜ＣＨ１６は、やはり所定の効果が付与された後、インターフェイス２０４および外部入力ポート２１４を介して、ミキサ２１０に再入力される。なお、Ａ／Ｄ変換器２６１や、ＦＭ音源回路２６３などから楽音信号を入力する場合、入力ＣＨ９〜ＣＨ１６の一部がその入力用に割り当てられる。また、出力ＣＨ９〜ＣＨ１６のすべてを常にミキサ２１０から外部回路２６０に出力する必要はなく、任意である。
【００３５】
このようなミキシング動作により、図７に示した回路が等価的に実行されることとなる。
【００３６】
＜２−２：パネルスイッチ処理＞
さて、動作説明を図１０に示したフローチャートに戻す。ステップＳａ４における判別の結果、起動要因が▲２▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ６においてパネルスイッチ処理を実行し、パネルスイッチ１３の設定状態を認識し、各部における状態を認識した設定状態に変更する。
パネルスイッチには、音色選択スイッチ、音色エディットスイッチ、エフェクト選択スイッチ、エフェクトエディットスイッチ、ミキサ制御スイッチ等のスイッチがあり、パネルスイッチ処理では、それらのスイッチ操作に応じて演奏音色の指定、エディット、内部ＤＳＰ２０５にて同時に実行される複数エフェクトの選択あるいは設定、さらに外部回路２６０の入出力信号のレベル設定等が行なわれる。
なお、かかるパネルスイッチ処理の後に、ＣＰＵ１０は、再び、起動要因をチェックすべく、処理手順をステップＳａ２に戻す。
【００３７】
＜２−３：フラグ処理＞
また、ステップＳａ４における判別の結果、起動要因が▲３▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ７において、図１１に示すフラグ処理を実行する。
このフラグ処理は、一定時間間隔で、詳細には、１つのタイムスロットを８つに分割したタイミング毎に実行されるものであり、当該タイミングで処理対象となっている出力チャネルにおいてオーバーフローが発生しているか否かを検出するとともに、発生した場合にはユーザにその旨を表示部１４に表示する処理である。
まず、ＣＰＵ１０は、ステップＳｂ１において、累算器２１０１〜２１０４の各加算器において出力される桁溢れ情報をそれぞれ取り込む。そして、ＣＰＵ１０は、ステップＳｂ２において、取り込んだ桁溢れ情報から、いずれかの累算器においてオーバーフローが発生しているかを判別する。
この判別結果が「Ｙｅｓ」ならば、ＣＰＵ１０はステップＳｂ３において、第１に、当該桁溢れ情報を出力した累算器と、このフラグ処理を起動したタイミングとから、オーバーフローが発生した出力チャネル（ｊ）を特定する。例えば、当該桁溢れ情報が累算器２１０３から出力され、このフラグ処理の起動タイミングがタイムスロットにおける第２番目のタイミングであるならば、オーバーフローが発生した出力チャネルは、出力ＣＨ１０のＬ（すなわち、外部回路２６０への外部出力ｃｈ３）である。第２に、ＣＰＵ１０は、表示部１４（図１参照）に対し、当該出力チャネルｃｈ（ｊ）においてオーバーフローが発生した旨を表示させ、ユーザに対し、当該出力チャネルｃｈ（ｊ）に対する入力チャネルのレベル設定を下げるように警告する。第３に、ＣＰＵ１０は、当該出力チャネルｃｈ（ｊ）に対応して設けられるレジスタＷＴ（ｊ）に初期値ｐをセットする。なお、ここで、説明の便宜上、外部回路２６０への外部出力ｃｈ１〜ｃｈ１６を、出力ｃｈ１７〜ｃｈ３２として、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ１〜ｃｈ１６の続番と考えることとする。
したがって、レジスタＷＴ（ｊ）としてＷＴ１〜ＷＴ３２がそれぞれ出力ｃｈ１〜ｃｈ３２に対応することとなる。
一方、ステップＳｂ２における判別結果が「Ｎｏ」ならば、ＣＰＵ１０はステップＳｂ３の処理を実行することなく、処理手順をステップＳｂ４にスキップさせる。
【００３８】
次にステップＳｂ４でＣＰＵ１０は、レジスタＷＴ１〜ＷＴ３２において、そこにセットされた値が「０」となっていないものを「１」だけデクリメントする。すなわち、レジスタＷＴ（ｊ）にセットされた初期値ｐは、このフラグ処理が起動される毎に「１」だけデクリメントされるようになっている。
そして、ＣＰＵ１０はステップＳｂ５において、レジスタＷＴ１〜ＷＴ３２のうち、デクリメント後において値が「０」となっていないものが存在するか否かを判別し、あればステップＳｂ６において当該レジスタＷＴ（ｊ）に対応する出力チャネルｃｈ（ｊ）のオーバーフロー表示を消去させる。
【００３９】
これにより、出力チャネルｃｈ（ｊ）においてオーバーフローが発生した旨の表示は、オーバーフローが発生しなくなった時点から初期値ｐでセットされた回数だけフラグ処理が起動されると、その表示が消去されるようになっている。逆に言えば、初期値ｐは、出力チャネルにおいてオーバーフローが発生した旨の表示をオーバーフローが発生しなくなった時点からどのくらい継続させるかについて、フラグ処理の起動回数で示したものである。
そして、ステップＳｂ５の判別結果が「Ｎｏ」であれば、あるいはステップＳｂ６の処理が終了すると、このフラグ処理をＣＰＵ１０は終了させる。
【００４０】
このようなフラグ処理により、ユーザは、オーバーフローが発生した出力チャネルを認識して、当該出力チャネルに対する入力チャネルのレベル設定を下げて、当該オーバーフローに対処することができる。
なお、この実施形態においては、オーバーフローが発生した出力チャネルを表示部１４に表示するのみとしているが、ＣＰＵ１０が当該出力チャネルにおける入力ゲインを自動設定して、当該オーバーフローに対し自動的に対処することとしても良い。
【００４１】
＜２−４：終了処理＞
さて、動作説明を図１０に示したフローチャートに戻す。ステップＳａ４における判別の結果、起動要因が▲４▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ８において、例えば、各部の設定状態を外部記憶装置１６に保存するなどの終了処理を実行した後、実際に電源を遮断させる。これにより電子楽器として動作は終了する。
【００４２】
＜２−５：その他の処理＞
また、ステップＳａ４における判別の結果、起動要因が▲５▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ９において、その起動要因に対応する処理を実行した後、処理手順を再びステップＳａ２に戻す。
【００４３】
＜３：ミキサの効果＞
さて、このような電子楽器における内部ＤＳＰ２０５は、楽音信号に対し、ある１つの音響効果を付与する効果付与手段（エフェクトブロック）の集合体である。外部回路２６０における外部ＤＳＰ２６４も同様である。ここで、内部ＤＳＰ２０５と、外部ＤＳＰ２６４とによって、例えば、図１２に示すようなエフェクトアルゴリズムを構築する場合について考えてみる。
図１２において、パネルスイッチの操作に応じて、内部ＤＳＰ２０５に、インサーションエフェクト１、ローパスフィルタ、エフェクト１およびエフェクト２、イコライザ、の５つのエフェクトが設定されおり、また、外部ＤＳＰ２６４には１つの外部ＤＳＰエフェクトが設定されている。そして、ミキサには、ＤＳＰに対する５つのステレオ出力チャネル▲１▼〜▲５▼、および外部ＤＳＰエフェクトに対する１つのステレオ出力チャネル▲６▼が設定されている。
【００４４】
図１２の構成の場合、ミキサ２１０は、図１３に示すように、内部ＤＳＰ２０５におけるエフェクトブロックへの入出力と、外部ＤＳＰ２６４へのエフェクトブロックの入出力とを同じ位置付けで扱うことができる。このことは、ユーザが所望のエフェクトアルゴリズムを構築する際に、内部ＤＳＰ２０５のエフェクトブロックと外部２６４のエフェクトブロックとを特に意識して区別する必要がないことを意味する。したがって、ユーザにとっては、エフェクトアルゴリズムを構築や、ミキシングの設定をする際の負担を減らすことができる。
【００４５】
また、内部ＤＳＰ２０５のエフェクトブロックと外部２６４のエフェクトブロックとを区別する必要がないことは、他の外部ＤＳＰを導入する場合でも、内部ＤＳＰ２０５や、外部ＤＳＰ２６４と、同じ位置付けで扱うことができることを意味する。このため、本実施形態におけるミキサ２１０は、機能拡張をユーザに意識させずにできるので、さらに複雑なエフェクトブロックも容易に構築することができる。
さらに、図１３をみても判るように、ミキサ２１０において、内部の音源出力と、Ａ／Ｄ変換器２６１を介して供給される外部出力についても、同じ位置付けで扱うことができる。この意味においてもエフェクトアルゴリズムの構築や、ミキシングの設定におけるユーザの負担を減らすことができる。
なお、図１２において、音源出力が同時に異なる音色を生成しているが、これは、鍵盤１５についてある領域ではギター音色を、他の領域ではピアノ音色を、それぞれ生成するように設定することが可能である。
【００４６】
その場合、６４発音チャネルのうち、ギター音色の押鍵に応じた発音が割り当てられたチャネルでは、制御レジスタの対応する領域にギター音色の音色制御データが設定され、ピアノ音色の押鍵に応じた発音が割り当てられたチャネルでは、ピアノ音色の音色制御データが割り当てられる。ピアノ音色を発音中複数チャネルの出力がミキサ▲４▼により混合され、内部ＤＳＰで実行されているインサーションエフェクトに供給される。ここで、ミキサ▲４▼の設定は、アサイン情報Ａ４で行われる。また、ミキサ▲４▼以外のアサイン情報Ａ（ｊ）には「０００」すなわち「出力しない」を設定する。
【００４７】
一方、ギター音色で発音中の複数チャネルは、ミキサ▲１▼（Ａ１）、ミキサ▲２▼（Ａ２）、ミキサ▲３▼（Ａ３）、ミキサ▲６▼（Ａ９）でミキシングされ、各エフェクトブロックに供給される。外部のＡ／Ｄ変換器２６１の出力は、ミキサ▲５▼を通じてローパスフィルタに供給される。また、イコライザの出力は、内部ＤＳＰからＤＡＣ１７へ出力するよう設定されている。制御レジスタ２０１の設定により、１６個のミキサ出力のうちから任意の１つを選択し、読出回路を通じて波形メモリに波形データとして書き込むことが可能である。
【００４８】
図１３に示されるように本実施形態では、Ａ／Ｄ変換器、外部音源、外部ＤＳＰ等の外部回路が、チップ内部の音源、ＤＳＰと同様に扱うことができるため、外部回路の追加により音源回路２００の機能を容易かつ自由に拡張することができる。
また、図１２、１３においてインサーションエフェクトとは、音色に固有なエフェクトブロックである。さらに、図１３に示すエフェクトブロックは、一例であり、内部ＤＳＰ２０５において構築可能なすべてのブロックを示すものではない。外部ＤＳＰ２６４についても同様である。
【００４９】
また、本実施形態におけるミキサ２１０は、内部回路２０５や外部ＤＳＰ２６４などの出力を累算する累算器を共用しているので、全体として回路規模を簡略化を図ることができる。
くわえて、ミキサ２１０によれば、ステレオ単位で楽音信号を処理するようにしたので、ユーザにとっても、装置にとっても扱いが簡略化される。例えば、ミキサ２１０においては、入力チャネル１ｃｈに対し、Ｌ、Ｒ信号について４つの乗算結果、すなわち、８つの乗算結果を求めるが、この演算に対する乗算係数は、パン情報Ｌ、Ｒおよびレベル情報Ｓ１〜Ｓ４の計６つで済んでいる。このため、各種の情報を簡略化することができる。
ミキサ２１０の入力側についてのミキシング情報は、設定＃（ｉ）という情報を用いて共通の態様で設定され、ミキサ２１０の出力側についてのミキシング情報は、アサイン情報Ａ１〜Ａ１６を用いて共通の態様で設定される。ミキサ２１０の入力側は、実施形態においては、内部音源、内部ＤＳＰ、外部入力などがあるが、外部入力は、内部音源、内部ＤＳＰからのミキサへの入力と同様に扱うことができ設定が容易である。また、ミキサ２１０の出力側は、実施形態においては内部ＤＳＰ、外部出力などがあるが、外部出力は、内部ＤＳＰへのミキサ出力と同様に扱うことができ設定が容易である。
なお、実施形態においては、内部ＤＳＰを介してＤ／Ａ変換器へミキサ出力が供給される場合を示したが、これに代えて、ミキサ出力を直接Ｄ／Ａ変換器へ出力してもよい。この場合においても、内部回路への出力と同様に扱うことができ、設定が容易である。
【００５０】
＜４：その他＞
なお、上述した本実施形態においては、設定＃（ｎ）の情報をパネルスイッチ１３で設定することとしたが、表示部１４にパネルスイッチを模した画面を表示させて、この画面を操作する、いわゆるＧＵＩ（グラフィカル・ユーザ・インターフェイス）により設定することとしても良い。
さらに上述した本実施形態では、鍵盤操作に応じて楽音の発生を制御するようになっていたが本発明はそれに限らず、ＭＩＤＩ端子から入力するノートオン、ノートオフ等のＭＩＤＩイベントに応じて制御したり、あるいは、曲データを再生して再生されたノートオン、ノートオフ等のイベントに応じて制御するようにしてもよい。
また、演奏入力は、上述した実施例の１パート、２パートの例に限らず、ＭＩＤＩの１６パート、あるいはそれ以上の演奏パートを入力があってもよい。それにより、音色が各パート毎に設定され、複数の音色によるアンサンブル演奏を行なうことが可能になる。
【００５１】
【発明の効果】
以上説明したように本発明によれば、全体の回路規模を小さく抑え、拡張が容易であり、かつ、外部入力も容易に扱うことが可能となる。
【図面の簡単な説明】
【図１】本発明を適用した実施形態にかかる電子楽器の構成を示すブロック図である。
【図２】同実施形態における音源回路の構成を示すブロック図である。
【図３】同音源回路におけるミキサの構成を示すブロック図である。
【図４】同ミキサにおける累算器の構成を示すブロック図である。
【図５】同ミキサにおける各入出力チャネルを説明するためのブロック図である。
【図６】（ａ）は、同ミキサにおける各入力チャネルを処理するための設定＃（ｎ）の情報を説明するための図であり、（ｂ）は、同設定＃（ｎ）の情報で定められる乗算係数を説明するための図であり、（ｃ）は、同設定＃（ｎ）のうち、アサイン情報Ａ（ｎ）の内容を説明するための図表である。
【図７】同ミキサにおけるミキシング処理の等価回路を示す図である。
【図８】同ミキサにおけるタイムスロット変換の動作を説明するためのタイミングチャートである。
【図９】同ミキサにおけるミキシング処理の動作を説明するためのタイミングチャートである。
【図１０】同電子楽器の全体動作を示すフローチャートである。
【図１１】同電子楽器のフラグ処理を示すフローチャートである。
【図１２】同ミキサ、内部ＤＳＰおよび外部回路によって構築されるエフェクトブロックの一例を示すブロック図である。
【図１３】同ミキサによる内部ＤＳＰと外部回路との対等関係を説明するためのブロック図である。
【符号の説明】
１００……ＣＰＵ（検出手段）、２１１……タイムスロット変換器、２１２……セレクタ、２１３……ＤＳＰ出力ポート、２１４……外部入力ポート、２１５……乗算器、２１０１〜２１０４……累算器、２１１１……セレクタ。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention is suitable for use, for example, when applying effects to a plurality of channels of tone signals generated by time division multiplexing.Integrated circuit for sound sourceAbout.
[0002]
[Prior art]
2. Description of the Related Art In recent years, digital signal processors (DSPs) for executing various numerical operations on input digital signals by executing a plurality of control programs have become easily available with advances in semiconductor manufacturing technology. Therefore, it has been used in various fields.
For example, DSPs are used in electronic musical instruments. The DSP in this case is used as an aggregate of effect blocks for adding a sound effect to a tone, and these effect blocks are variously combined to add different sound effects to the tone in parallel.
[0003]
Generally, in an electronic musical instrument, a tone generator circuit for generating a tone signal operates in a time-division multiplex manner to simultaneously generate tone signals for a plurality of channels. It was as follows. That is, the tone generator circuit accumulates the tone signals of (a part of) the plurality of channels for each sampling period (period) and supplies the accumulation result to the DSP, while the DSP executes a predetermined effect algorithm. In this case, a predetermined acoustic effect is added in parallel to the accumulation result in the tone generator circuit, and these are accumulated for each sampling period. Then, the signal accumulated in the DSP is converted into an analog signal by a D / A converter, and sound is generated.
[0004]
[Problems to be solved by the invention]
As described above, in the conventional configuration, each of the tone generator circuit and the DSP requires a mixing circuit for accumulating the tone signal of each channel for each sampling period. Each mixing circuit is composed of a multiplier and an accumulator, and has a problem that the circuit scale becomes large. Here, it should be noted that even if an attempt is made to share the accumulator in the tone generator circuit and the DSP, it cannot be easily shared because the tone generator circuit operates in time division multiplexing.
By the way, when an effect is provided by a DSP, the DSP has a limited calculation capability, so that the use of only one DSP naturally limits the degree of effect to be provided. In that case, it would be better to mount a DSP with high computing power or multiple DSPs on the electronic musical instrument, but such high-spec electronic musical instruments are not intended for general users, and the cost of electronic musical instruments is low. Is also expensive. Therefore, it is necessary to mount a DSP with sufficient capacity for general users, and to add a DSP so that users who pursue high specifications can be satisfied, and to secure expandability in advance. Conceivable. However, it should be noted that even if a DSP is added, it is not possible to simply add a DSP because the output of the tone generator circuit and the input / output of the existing DSP must be considered.
Further, in recent years, there is a demand that an effect similar to that of the electronic musical instrument be applied to an external input other than the tone generator circuit, for example, a tone signal generated by another electronic musical instrument or a microphone input. However, it should also be noted that it is not easy to treat these external inputs in the same way as the output of a tone generator circuit operating in time division multiplexing.
The present invention has been made in view of the circumstances described above, and has as its object to reduce the overall circuit scale, facilitate expansion, and easily handle external inputs.Integrated circuit for sound sourceIs to provide.
[0005]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, the present inventionThe sound source integrated circuit mixes a plurality of types of supplied waveform data individually for each output destination, and generates a mixing circuit for outputting the mixed plurality of waveform data to each output destination and waveform data of a plurality of channels. Connecting means for supplying an external sound source to the mixing circuit, an internal effect circuit for applying an effect to the waveform data output from the mixing circuit and supplying the resulting data to the mixing circuit, and connecting means for connecting an external circuit External input means for inputting waveform data from the external circuit connected to the connection means and supplying the data to the mixing circuit, and an external output for receiving the waveform data output from the mixing circuit and outputting the data to the external circuit Means, the mixing circuit comprising: a single multiplier for multiplying the waveform data by a coefficient; Waveform data supply means for supplying a plurality of types of waveform data to the multiplier in a time division manner, coefficient supply means for supplying a plurality of coefficients in a time division manner to each waveform data supplied to the multiplier, An accumulator for individually accumulating the waveform data multiplied by the coefficient for each output destination by a coefficient, wherein the coefficient supplied by the coefficient supply means is such that the supply source of the waveform data is the internal sound source means, It is set in a common mode regardless of which of the internal effect circuit and the external input means.
[0006]
The integrated circuit for a sound source according to claim 2, wherein in the configuration according to claim 1, the external circuit connected to the connection unit is a circuit that outputs waveform data to the external input unit, and the mixing circuit Mixes the waveform data supplied from the external circuit via the external input means, the waveform data supplied from the internal sound source means, and the waveform data supplied from the internal effect circuit, and obtains the mixed waveform Data can be output to the internal effect circuit.
[0007]
According to a third aspect of the present invention, in the integrated circuit for a sound source according to the first aspect, the external circuit connected to the connection means applies an effect to waveform data supplied from the external output means. An external effect circuit for outputting to the external input means, the mixing circuit mixing the waveform data supplied from the internal tone generator means and the waveform data supplied from the internal effect circuit, and mixing the mixed waveform data. Can be output to the external effect circuit via the external output means.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
<1: Overall configuration>
First, an electronic musical instrument incorporating the sound source device according to the present embodiment will be described. FIG. 1 is a block diagram showing the overall configuration of the electronic musical instrument.
In this figure, reference numeral 10 denotes a CPU, which controls each unit via a bus B. The bus B is a general term for a control bus, a data bus, and an address bus.
A ROM 11 stores a basic program used in the CPU 10 and various data. Reference numeral 12 denotes a RAM, which temporarily stores various data generated under the control of the CPU 10. Reference numeral 13 denotes a panel switch, which includes switches for selecting a tone color of a musical tone to be generated, setting various states, and the like. The information set by the panel switch 13 is supplied to the CPU 10 via the bus B.
Reference numeral 14 denotes a display unit, which includes a CRT, a liquid crystal display panel, and the like, and displays information input by the panel switch 13, information set at the present time, and the like under the control of the CPU 10. In particular, the display unit 14 displays an output channel in which an overflow has occurred in the mixer, as described later.
[0009]
Next, reference numeral 15 denotes a keyboard composed of 88 keys. Each of these keys is provided with a key sensor (not shown) to detect a player's playing operation on the keyboard 15 and to provide a key code KC indicating the pitch of the pressed key, key press / key release. The key information such as key-on KON / key-off KOFF for instructing generation and mute of a musical tone, and key touch KT corresponding to a key pressing speed is supplied to the CPU 10 via the bus B. Reference numeral 16 denotes an external storage device, such as a floppy disk drive unit (FDD) or a hard disk drive unit (HDD), which is used to record various data.
[0010]
Reference numeral 200 denotes a tone generator circuit, which constructs 64 channels for sound generation in a time-division manner, generates a tone signal in each channel, constructs a predetermined effect algorithm, and gives an effect. . For this reason, the tone generator circuit 200 incorporates a DSP (Digital Signal Processor) for applying an effect, in addition to a circuit for generating a tone signal as described later. A waveform memory 250 stores a plurality of basic waveform data for each tone color.
Reference numeral 260 denotes an external circuit, which is a unit for supplying a tone signal other than the sound source circuit 200 and a unit such as an effector connected to the outside, and will be described later in detail. Reference numeral 270 denotes a delay memory, which is used in a built-in DSP.
The tone signal generated by the tone generator 200 is converted into an analog signal by the DA converter 17 and is then externally generated by a sound system (SS) 18 including an amplifier and a speaker.
[0011]
<1-1: Sound source circuit>
Next, the configuration of the tone generator 200 will be described with reference to FIG. As shown in this figure, the control register 201 controls each unit by the CPU 10 via the bus B. The readout circuit 202 reads out the waveform data of the designated timbre from the waveform data stored in the waveform memory 250 by manipulating the address so as to have the pitch specified by the key code KC. The sound volume change control circuit 203 controls the amplitude value of the waveform data read by the read circuit 202 so as to have the sound volume indicated by the key touch KT, and sets the waveform data as the sound source output before applying the effect. The reading circuit 202 and the volume change control circuit 203 operate on 64 time-division channels, and can generate different tone signals in each channel.
When a sounding instruction such as a key press is issued, the CPU 10 assigns sounding to one of the 64 channels, and sets tone control data for controlling generation of a musical tone corresponding to the sounding instruction in a channel area assigned by the control register 201. Write. The readout circuit 202 and the volume change control circuit 203 generate a corresponding musical tone based on the written musical tone control data.
Note that the volume control circuit 203 outputs the generated musical tones of the respective channels to the mixer 210 as they are in a state of being time-divided into 64 channels in each sampling period.
[0012]
The mixer 210 receives a tone signal from the volume change control circuit 203, a tone signal from the internal DSP 205 and the external circuit 260, performs predetermined processing, and outputs the processed signal to the internal DSP 205 and the external circuit 260. . Further, the mixer 210 returns a signal of an arbitrary output channel among the outputs to the DSP to the readout circuit 202 through a line. The read circuit 202 can write the returned signal into the RAM area of the waveform memory as new waveform data. The details of the mixer 210 will be described later. Note that in FIGS. 2 and 3, the reference numeral given to each signal line is the number of channels of a signal transmitted by the channel.
Here, as described above, the internal DSP 205 is for applying an effect to the tone signal, and the tone signal for four channels, which is a part of this output, is supplied to the DA converter 17 in FIG. , The final output of this electronic musical instrument.
The reason why the output of the electronic musical instrument is the output of the internal DSP 205 is that the last stage of the output of the electronic musical instrument is an equalizer, and this equalizer is one of the effect blocks constructed in the internal DSP 205. Because.
[0013]
<1-2: Mixer>
Next, the mixer 210 will be described in detail, but for the sake of convenience, before the configuration of the mixer 210 is described, the contents of processing executed by the mixer 210 will be described.
[0014]
<1-2-1: Internal processing of mixer>
As shown in FIG. 5, the mixer 210 receives a total of 96 channels of tone signals, including 64 channels from the sound source output, 16 channels from the internal DSP 205, and 16 channels from the external circuit 260, and outputs the tone of each channel. After performing a multiplication process defined by settings # 1 to # 96 on the signal, the signal is arbitrarily set to 16 channels for the internal DSP 205 and 16 channels for the external circuit 260 according to the assignment process determined by the settings. Is output.
The settings # 1 to # 96 are written into the control register 201 by the CPU 10. The settings # 1 to # 64 correspond to the sound source channels 1ch to 64ch, respectively. The settings # 65 to # 80 correspond to the 1ch to 16ch of the output from the DSP 205 to the mixer 210, respectively. Settings # 81 to # 96 correspond to external input channels 1 to 16 respectively. The processing determined by each setting # will be described later. Note that the coefficient multiplication processing corresponding to the settings # 1 to # 96 in the multiplier 215 is not performed in the order of the number of #. As shown in FIG. 8, # 1 → # 2 → # 65 → # 3 → # 4 → # 66 → # 5 → ... → # 34 → # 81 → # 35 → # 36 → # 82 → # 37 → ... Are executed in this order.
Of the input / output channels of the internal DSP 205 and the external circuit 260, the odd channels are set to the stereo L signal, and the odd next-order even channels are set to the stereo R signal.
Therefore, in other words, the input and output of the internal DSP 205 and the external circuit 260 can be said to be eight stereo channels (CH) each.
[0015]
For convenience of description, the input / output channels are denoted by a lowercase letter “ch” when indicated by monaural, and are denoted by an uppercase letter “CH” when indicated by stereo. Therefore, one channel for stereo input / output is composed of two channels.
Here, when the input / output channel is indicated as “CH” in stereo, the stereo channels supplied from the internal DSP 205 are denoted as inputs CH1 to CH8 when viewed from the mixer 210, and the stereo channels input from the external circuit 260 are input as CH9. To CH16. Similarly, stereo channels input to the internal DSP 205 are denoted as outputs CH1 to CH8 as viewed from the mixer 210, and stereo channels output to the external circuit 260 are denoted as outputs CH9 to CH16. Since the sound source output has not yet been subjected to the panning process, it is described as monaural ch1 to ch64 (sounding channels 1 to 64).
[0016]
<1-2-2: Setting # (i)>
Next, processing determined by the settings # 1 to # 96 will be described with reference to FIG. This processing is performed for each of the 96 input channels. The processing content for an arbitrary input channel i (where i is an integer of 1 to 96) is set in a setting # (i) shown in FIG. )).
The information of the settings # 1 to # 64 is set according to the timbre of the musical tone to be sounded in each sounding channel. That is, information of the setting # (i) is included in a part of the tone control data of each sounding channel described above.
For example, when a piano timbre and a guitar timbre are selected and performances are simultaneously performed separately for each timbre, timbre control data corresponding to a timbre to be generated in that channel is set in each sounding channel. That is, different setting # (i) is set according to the tone color of the tone assigned to the channel.
On the other hand, the information of the settings # 65 to # 96 is individually set for each effect executed by the DSP 205 or for each connected external circuit 260 according to the operation of the panel switch 13.
The information of the setting # (i) includes, firstly, pan information L and R indicating weighting of stereo L and R signals, and secondly, level information S1 to S3 which determines a send level for the L and R signals. S4 and, thirdly, the assignment information A1 to A16 which determine how to assign (assign) the multiplication result determined by the pan information L and R and the level information S1 to S4 for each output channel. Be composed. The assignment information A1 to A16 correspond to the stereo output channels CH1 to CH16, respectively.
[0017]
Here, an equivalent circuit of the mixer 210 will be described with reference to FIG. In the circuit shown in this figure, for one input channel, the tone signal is weighted to the stereo L and R signals according to the pan information L and R, and then multiplied by the level information S1 to S4. Without multiplying the tone signal by any multiplication coefficient, a stereo signal for a total of five channels can be obtained by dividing the tone signal into L and R signals. Then, any one of the stereo signals for the five channels is selectively selected for each of the output channels CH1 to CH16 based on assignment information described later. Similar processing is performed on the input 96-channel tone signal.
[0018]
At this time, if the coefficients of the pan information L and R and the level information S1 to S4 are expressed in dB (decibel), the eight multiplication coefficients M1 to M8 to be multiplied by the tone signal of the input channel are as shown in FIG. As shown in (1), it can be represented by a combination in which pan information L and R and level information S1 to S4 are added.
Here, when the tone signal of the input channel is multiplied by the multiplication coefficients M1 to M8 shown in FIG. 7B in a time-division manner by the configuration described later, the eight multiplication results shown in FIG. 7 are equivalently obtained. be able to.
[0019]
Next, among the information of the setting # (i), the assignment information A1 to A16 will be described.
The assignment information A1 to A16 are set corresponding to the stereo output channels CH1 to CH16, respectively, and the three bits, the one without coefficient multiplication and the one with eight multiplication coefficients, are assigned to the stereo output channel CH. Assign. Specifically, the contents of the assignment information A (j) for an arbitrary stereo output channel j (j is an integer of 1 to 16) are as shown in FIG. Using this figure, for example, when the assignment information A (10) of the setting # (79) is “101”, a signal obtained by multiplying the tone signal of the input channel 79 by the multiplication coefficient M3 is set to L of the stereo output CH10. Further, it can be seen that the product of the multiplication coefficient M4 is assigned to R of the stereo output CH10. That is, a signal obtained by multiplying the L (tone signal of the internal DSP 205 output ch15) of the stereo input CH8 by the multiplication coefficient M3 is output to the external circuit 260 to the external circuit 260, and a signal obtained by multiplying the multiplication coefficient M4 is output to the external circuit 260 Are respectively assigned to the external output channels ch4.
[0020]
<1-2-3: Configuration of Mixer>
Next, an internal configuration of a mixer for executing the above-described internal processing will be described with reference to FIG.
8, a time-slot converter 211 receives a time-divisional 64-channel output shown in the sound source channel time slot of FIG. 8, and the time slot converter 211 sets a time slot width corresponding to each of the 64 sound source outputs to 2 times. / 3. Therefore, in one sampling period, 96 timeslots, which is 1.5 times as many, are secured. The selector 212 outputs the sound source output 64ch, the 16ch from the internal DSP 205 supplied through the DSP output port 213, and the external supply supplied through the interface 204 and the external input port 214 to the converted 96 time slots. Channel channels are selected so that a total of 96 channels, including 16 channels from the circuit 260, are assigned one-to-one.
[0021]
Here, the external circuit 260 may be input means for inputting a tone signal generated by another sound source, or input / output means for applying an effect to the tone signal. In the present embodiment, the former means is assumed to be an AD converter 261 for inputting an analog signal such as a microphone input, and the FM sound source circuit 263 is used as another sound source. The latter means is a sounding mechanism of a natural musical instrument. An electrical model that simulates the sound of the musical instrument is operated, and thereby a physical model sound source 262 that synthesizes a musical tone of a natural musical instrument, and an external DSP 264 for applying an effect by means other than the internal DSP 205 are assumed. Among them, the physical model sound source 262 is composed of a closed-loop connection of a nonlinear element simulating the elastic characteristics of a string and a delay circuit corresponding to the vibration period of the string when synthesizing a musical tone by a stringed instrument such as a guitar. Is done. A tone signal generated by using any of the 64 sounding channels as a kind of excitation signal is input to the closed loop (output from the mixer 210 to the closed loop circuit), and a signal circulating through the closed loop is output (mixer). By extracting the input as input from the viewpoint of 210, an effect imitating the physical characteristics of the guitar is added.
In this case, the waveform memory 250 previously stores excitation waveform data in which a picking pulse of a guitar is recorded, and the sounding channel generates the sounding signal by reading out the excitation waveform data.
The internal signal in the mixer 210 is a parallel signal of a plurality of bits, and the internal signal in the external circuit 260 is a serial signal. Therefore, the interface 204 has a function of converting a signal from the mixer 210 to the external circuit 260 from parallel to serial, and a function of converting a signal from the external circuit 260 to the mixer 210 from serial to parallel. Thereby, the number of terminals of the tone generator circuit 200 (see FIG. 2) formed of a one-chip integrated circuit is reduced.
The external circuit 260 may be mounted on a main board on which the tone generator circuit 200 is mounted, or may be configured to be connected to a connector provided on the main board. Thus, the number of external circuits 260 can be changed, and the functions can be diversified.
For example, when the external circuit 260 is mounted on the main board, the grade of the electronic musical instrument can be changed according to the number of the external circuits 260. That is, by preparing a main board in which the number of external circuits 260 is three or more for high-end machines, the number of external circuits 260 is one or two for medium-class machines, and the external circuit 260 is omitted for low-end machines. It is possible to provide an electronic musical instrument according to the purpose and the cost.
In addition, if the external circuit 260 is configured to be connected to a connector provided on the main board, a plurality of boards having the external circuits 260 having different functions are prepared, and each board is selected and connected as necessary. Electronic musical instruments can be upgraded.
[0022]
By the way, at each timing when one time slot after the conversion is further divided into eight, the multiplier 215 outputs the multiplication coefficients M1 to M8 determined by the setting # (n) from the selector 212 in the time slot. The output tone signal of channel (n) is multiplied.
The latch circuit 216 latches a signal that is not multiplied by the tone signal of the channel, and the latch circuit group 217 latches eight multiplication results.
Next, the accumulators 2101 to 2104 correspond to L and R of the outputs CH1 to CH8 and L and R of the outputs CH8 to CH16, respectively. In other words, the accumulator 2101 corresponds to the odd-numbered channel ch of the internal DSP input channels 1, 3, 5, 7, 9, 11, 13, 15 supplied to the internal DSP 205, and the accumulator 2102 supplies the internal DSP 205 to the internal DSP 205. The accumulator 2103 corresponds to the even-numbered channel channels of the internal DSP input channels 2, 4, 6, 8, 10, 12, 14, and 16, and the external output channels 1, 3, 5, 7, 9 to be supplied to the external circuit 260. , 11, 13, 15 correspond to the odd-numbered channel ch, and the accumulator 2104 corresponds to the even-numbered channel ch of the external output ch2, 4, 6, 8, 10, 12, 14, 16 supplied to the external circuit 260. .
The accumulators 2101 to 2104 perform processing for different output CHs of the same channel in each time slot in parallel with each other.
[0023]
<1-2-4: Configuration of Accumulator in Mixer>
Therefore, the configuration of the accumulators 2101 to 2104 will be described by taking the accumulator 2101 as an example with reference to FIG.
In the latch circuit 216 and the latch circuit group 217, as described above, a total of nine calculation results are obtained for one time slot without multiplying the tone signal and multiplying each of the multiplication coefficients M1 to M8. Latched. The selector 2111 converts the multiplication result determined by the assignment information A1 to A8 of the setting # (n) at the same timing as the multiplication timing by the multiplier 215, that is, at the timing when one time slot is divided into eight. The selection result is sequentially supplied to one input terminal of the adder 2112.
The shift register 2113 sequentially shifts the addition result by the adder 2112 at the selection timing of the selector 2111, and the number of shift stages is L (ch1, 3, 5, 7, 9, 9) of the output channels CH1 to CH8. There are eight stages corresponding to (11, 13, 15). The addition result output from the shift register 2113 at each timing is supplied to the other input terminal of the adder 2112 via the gate circuit 2114.
[0024]
Here, in order to prevent the addition result corresponding to the immediately preceding sampling period from being supplied to the other input terminal of the adder 2112, the gate circuit 2114 sets the first of the 96 time slots in one sampling period. Is closed only in the time slot of. As a result, the adder 2112 accumulates 96 time slots in one sampling period for each output channel.
The final output of the accumulator 2101 is the last time slot among the 96 time slots in one sampling period, and is shifted after the operation result determined by the assignment information A8 is selected by the selector 2111. This is data set in each stage of the register 2113. The data set in each of these stages is supplied to the internal DSP 205 (see FIG. 2) via the DSP input port 218 (see FIG. 3) as the L signals of the outputs CH1 to CH8 of the mixer 210 during the sampling period.
[0025]
In addition, in the accumulation in this one sampling period, an overflow (digit overflow) may occur depending on the selected multiplication result. Therefore, when an overflow occurs, the adder 2112 outputs a flag whose bit is “1” as overflow information. By determining at which timing the overflow information becomes “1” in one time slot, it is possible to detect in which output channel the overflow has occurred.
Further, accumulators 2102 to 2104 have the same configuration as accumulator 2101. However, since the accumulators 2103 and 2104 are intended for the outputs CH9 to CH16, the selectors 2111 are supplied with the assignment information A9 to A16, and the outputs are supplied to the external output port 219 and the interface 204 (see FIG. 3). ) Is supplied to the external circuit 260.
[0026]
<2: Operation>
Next, the operation of the above-described electronic musical instrument will be described. FIG. 10 is a flowchart showing the main operation of the electronic musical instrument.
First, when the power switch is turned on in this electronic musical instrument, the CPU 10 performs an initialization process in step Sa1. The initialization processing corresponds to, for example, processing of resetting the RAM 12, reading the setting state stored in the external storage device 16 in the previous end processing, and setting the setting state as the current setting state.
Next, the CPU 10 checks an activation factor in step Sa2. Here, the activation factor in the electronic musical instrument is generated for the following reasons.
That is, this activation factor is
{Circle around (1)} Occurs when the state of the keyboard 15 changes (synonymous with the occurrence of an event in MIDI),
{Circle around (2)} occurs when the setting state of the panel switch 13 changes.
{Circle around (3)}: periodically generated at predetermined time intervals,
(4): Generated by turning off the power switch.
(5): Generated by factors other than (1) to (4).
Regarding (1), (2), and (4), the state of each part is checked by checking the state of each part, storing the state in the RAM 12, reading the state of each part stored in the previous check, and comparing the states. Then, by detecting the portion where the change has occurred, detection is possible. Regarding (3), it can be started by the system clock. Next, if it is determined in step Sa3 that no activation factor has occurred, the CPU 10 returns the processing procedure to step Sa2, and waits until the activation factor occurs. In Sa4, it is determined whether the activation factor is one of the above (1) to (5).
[0027]
<2-1: Keyboard processing>
As a result of this determination, when it is determined that the activation factor is caused by (1), the CPU 10 executes a keyboard process in step Sa5. In such keyboard processing, there are two types of key depression processing corresponding to key depression and key release processing corresponding to key release.
In the case of the former key pressing process, the CPU 10 transmits to the tone generator circuit 200 the information of the key-on KON by the key pressing, and causes the sound source circuit 200 to make available from among the 64 sounding channels in order to perform the sounding related to the key pressing. Is assigned for one channel. Here, if all the sound channels of the tone generator circuit 200 are in use, the CPU 10 silences the tone of the channel whose sound is most advanced or the channel whose sound is started earlier and has the lowest volume, and forcibly cancels the tone. A vacant channel is created, and this channel is allocated for sound generation related to the key depression. Then, the CPU 10 stores, in the storage area of the control register 201 corresponding to the assigned tone generation channel, the tone control data corresponding to the designated timbre, the key code KC indicated by the key-on information, and the key touch KT. Write.
In the tone generator circuit 200, the readout circuit 202 specifies the waveform data of the specified timbre from the waveform memory 250 based on the tone control data set in the control register 201 by the key code KC attached to the key-on KON. The address is read out by manipulating the address so that the pitch becomes the set pitch, and this is read by the volume change control circuit 203 on the basis of the musical tone control data also set in the control register 201, with the loudness of the sound specified by the key touch KT. The envelope of the waveform data is controlled so that In this way, generation of a tone signal corresponding to the key depression operation is started, and the generated tone signal is supplied to the mixer 210. As described above, the tone control data of the tone generation channel includes the settings # 1 to # 64 of the mixer 210, and the setting # (n) corresponding to the tone generation channel n is also set at the start of the tone generation. .
[0028]
On the other hand, in the case of the latter key release processing, the CPU 10 transfers information of the key-off KOFF due to the key release to the tone generator circuit 200. Thus, in the tone generator circuit 200, the readout circuit 200 searches the sounding channel generating the musical tone corresponding to the released key from the 64 sounding channels, and if found, searches the sounding channel for the sounding channel. The reading of the waveform data performed by the key-on KON, which is a pair of the key-off KOFF, is stopped, and the generation of the tone signal is terminated.
After the keyboard processing, the CPU 10 returns the processing procedure to step Sa2 in order to check the activation factor again.
[0029]
<2-1-1: Mixing operation>
Here, a mixing operation when a tone signal is supplied to the mixer 210 will be described.
First, a tone signal of 64 ch whose amplitude value is controlled by the volume change control circuit 203 (see FIG. 2) so as to have a volume specified by the key touch KT is converted into a time slot converter 211 inside the mixer 210. (See FIG. 3). As shown in FIG. 8, the time slot converter 211 compresses the time slot width corresponding to each of the 64 sound source output channels to 2/3 while keeping the start point of the odd numbered slot. As a result, one empty slot is generated next to the even slot, and a total of 32 empty slots are generated as a whole.
The selector 212 selects and sequentially assigns the internal DSP outputs ch1 to ch16 from the internal DSP 205 and the external inputs ch1 to ch16 input from the external circuit 260 to these empty slots.
Thus, for 96 time slots obtained by compressing 64 time slots, a total of 96 channels of 64 sound source outputs, 16 channels output from the internal DSP 205, and 16 channels input from the external circuit 260 are individually provided. Assigned to.
[0030]
Next, as shown in FIG. 9, the multiplier 215 (see FIG. 3) sets the channel assigned to the time slot at each timing when one time slot after conversion is further divided into eight. The multiplication coefficients M1 to M8 determined in (n) are sequentially multiplied by the tone signal of the channel assigned to the time slot. Then, the latch circuit group 217 (see FIG. 3) latches these eight multiplication results, while the latch circuit 216 latches those that do not multiply the tone signal.
Therefore, in the latch circuit group 217 and the latch circuit 216, for one input of one time slot, a total of nine arithmetic operations are performed on the tone signal multiplied by the multiplication coefficients M1 to M8 and not multiplied. Since the result is latched, the operation result before selection in the equivalent circuit shown in FIG. 7 is obtained for one input channel.
Note that, because of the latch in the latch circuit group 217 and the latch circuit 216, the accumulation process is executed by shifting to the next time slot.
[0031]
In the next time slot, the selector 2111 (see FIG. 4) of the accumulator 2101 sets the setting # (n) corresponding to the channel at the same timing as that of the multiplier 215 by dividing one time slot into eight. ) Are sequentially supplied.
Therefore, at the first timing, the selector 2111 selects a calculation result assigned to L of the output channel CH1 by the assignment information A1. This selection result is added to the shift result of the shift register 2113 by the adder 2112. For convenience of explanation, if the time slot for processing is the first time slot in one sampling period, the gate circuit 2114 is closed. Nothing is added to the selection result.
At the next second timing, the selector 2111 selects the operation result assigned to L of the output channel CH2 based on the assignment information A2, while the shift register 2113 shifts the stored content by one stage.
Thereafter, by repeating the same operation until the eighth timing, the selection results assigned to L of the output channels CH1 to CH8 are sequentially stored in the shift register 2113.
[0032]
Next, when the processing is performed on the next time slot, at the first timing, the selection result at the first timing in the previous time slot is shifted from the shift register 2113, and is shifted through the gate circuit 2114. The other input terminal of the adder 2112 is supplied. Therefore, the L data of the output channel CH1 in the previous time slot is accumulated in the L data of the output channel CH1 in the current time slot. The same applies to the second to eighth timings.
Therefore, in the current time slot, the shift register 2113 stores the result of accumulating the respective data of L of the output channels CH1 to CH8 in the previous time slot in each channel.
Such an operation is performed for each of the 96 time slots in one sampling period. When the process is executed for all of the 96 time slots, each stage of the shift register 2113 of the accumulator 2101 stores the accumulated results of L of the output channels CH1 to CH8 in the sampling period. It becomes. Therefore, this is supplied to the internal DSP 205 via the DSP input port 218 as each L output of the output channels CH1 to CH8 during the sampling period.
[0033]
The accumulator 2102 operates in the same manner as the accumulator 2101, so that the respective accumulation results of R of the output channels CH1 to CH8 in the sampling period are supplied to the internal DSP 205 via the DSP input port 218. .
The accumulator 2103 operates similarly to the accumulators 2101 and 2102. However, at the first to eighth timings in each time slot, the operation results assigned to L of the output channels CH9 to CH16 are selected by the assignment information A9 to A16, and the respective accumulation results are output to the external output terminals. It is supplied to the external circuit 260 via the port 219 and the interface 204.
The accumulator 2104 operates in the same manner as the accumulator 2103, so that each accumulation result of R of the output channels CH9 to CH16 in the sampling period is transmitted to the external circuit 260 via the external output port 219 and the interface 204. Supplied.
[0034]
Then, CH1 to CH8 supplied to the internal DSP 205 via the DSP input port 218 are given a predetermined effect, and then a part of the CH1 to CH8 is reinput to the mixer 210 via the DSP output port 213. A part of the sound is emitted via the DA converter 17 and the sound system 18.
On the other hand, the outputs CH9 to CH16 supplied to the external circuit 260 via the external output port 219 and the interface 204 are again supplied to the mixer 210 via the interface 204 and the external input port 214 after a predetermined effect is given. Is entered. When a tone signal is input from the A / D converter 261 or the FM tone generator circuit 263, a part of the inputs CH9 to CH16 is allocated for the input. Further, it is not necessary to always output all of the outputs CH9 to CH16 from the mixer 210 to the external circuit 260, and it is optional.
[0035]
By such a mixing operation, the circuit shown in FIG. 7 is equivalently executed.
[0036]
<2-2: Panel switch processing>
Now, the description of the operation returns to the flowchart shown in FIG. If it is determined in step Sa4 that the activation factor is caused by (2), the CPU 10 executes a panel switch process in step Sa6, recognizes the setting state of the panel switch 13, and recognizes the state of each unit. Change to the set state.
Panel switches include tone select switches, tone edit switches, effect select switches, effect edit switches, mixer control switches, and other switches. In the panel switch processing, play tone designation, edit, and internal The DSP 205 selects or sets a plurality of effects to be executed simultaneously, and sets the input / output signal levels of the external circuit 260.
After the panel switch processing, the CPU 10 returns the processing procedure to step Sa2 again to check the activation factor.
[0037]
<2-3: Flag processing>
If it is determined in step Sa4 that the activation factor is caused by (3), the CPU 10 executes a flag process shown in FIG. 11 in step Sa7.
This flag processing is executed at regular time intervals, specifically, at each timing when one time slot is divided into eight, and an overflow occurs in the output channel to be processed at the timing. This is a process of detecting whether or not the error has occurred, and displaying the fact on the display unit 14 to the user when the error has occurred.
First, at step Sb1, the CPU 10 takes in overflow information output from each adder of the accumulators 2101 to 2104. Then, in step Sb2, the CPU 10 determines whether an overflow has occurred in any of the accumulators based on the captured overflow information.
If the determination result is “Yes”, the CPU 10 first determines in step Sb3 the output channel (j) in which the overflow has occurred from the accumulator that has output the overflow information and the timing at which this flag processing is activated. ). For example, if the overflow information is output from the accumulator 2103 and the activation timing of the flag processing is the second timing in the time slot, the output channel in which the overflow has occurred is L (ie, External output ch3) to the external circuit 260. Second, the CPU 10 causes the display unit 14 (see FIG. 1) to display that an overflow has occurred in the output channel ch (j), and prompts the user to set the input channel for the output channel ch (j). Warns you to lower your level setting. Third, the CPU 10 sets an initial value p in a register WT (j) provided corresponding to the output channel ch (j). Here, for convenience of explanation, the external outputs ch1 to ch16 to the external circuit 260 are considered as output ch17 to ch32, and are considered to be the serial numbers of the internal DSP inputs ch1 to ch16 supplied to the internal DSP 205.
Therefore, WT1 to WT32 correspond to the outputs ch1 to ch32 as the registers WT (j), respectively.
On the other hand, if the determination result in step Sb2 is “No”, the CPU 10 skips the processing procedure to step Sb4 without executing the processing in step Sb3.
[0038]
Next, in step Sb4, the CPU 10 decrements the registers WT1 to WT32 by “1” for those whose values set there are not “0”. That is, the initial value p set in the register WT (j) is decremented by "1" each time this flag processing is started.
Then, in step Sb5, the CPU 10 determines whether there is any of the registers WT1 to WT32 whose value has not become “0” after decrement, and if so, in step Sb6, stores the value in the register WT (j). The overflow display of the corresponding output channel ch (j) is deleted.
[0039]
As a result, the display indicating that an overflow has occurred in the output channel ch (j) is deleted when the flag processing is activated the number of times set by the initial value p from the time when the overflow does not occur. It has become. Conversely, the initial value p indicates how long the display indicating that the overflow has occurred in the output channel from the time when the overflow no longer occurs is indicated by the number of times the flag processing is started.
Then, if the decision result in the step Sb5 is "No", or when the process in the step Sb6 ends, the CPU 10 terminates this flag process.
[0040]
With such a flag process, the user can recognize the output channel in which the overflow has occurred, lower the level setting of the input channel for the output channel, and cope with the overflow.
In this embodiment, the output channel in which the overflow has occurred is only displayed on the display unit 14. However, the CPU 10 automatically sets the input gain in the output channel and automatically handles the overflow. It is good.
[0041]
<2-4: End processing>
Now, the description of the operation returns to the flowchart shown in FIG. If it is determined in step Sa4 that the activation factor is caused by (4), the CPU 10 executes an end process such as saving the setting state of each unit in the external storage device 16 in step Sa8. Later, the power is actually turned off. Thus, the operation as the electronic musical instrument ends.
[0042]
<2-5: Other processing>
Further, as a result of the determination in step Sa4, when it is determined that the activation factor is caused by (5), the CPU 10 executes the process corresponding to the activation factor in step Sa9, and then returns the processing procedure to step Sa2 again. return.
[0043]
<3: Mixer effect>
The internal DSP 205 of such an electronic musical instrument is a group of effect applying means (effect blocks) for applying a certain sound effect to a musical sound signal. The same applies to the external DSP 264 in the external circuit 260. Here, let us consider a case where, for example, an effect algorithm as shown in FIG. 12 is constructed by the internal DSP 205 and the external DSP 264.
In FIG. 12, five effects of an insertion effect 1, a low-pass filter, effects 1 and 2 and an equalizer are set in the internal DSP 205 in accordance with the operation of the panel switch, and one external effect is set in the external DSP 264. A DSP effect has been set. In the mixer, five stereo output channels (1) to (5) for the DSP and one stereo output channel (6) for the external DSP effect are set.
[0044]
In the case of the configuration of FIG. 12, the mixer 210 can handle the input and output of the effect block in the internal DSP 205 and the input and output of the effect block to the external DSP 264 in the same position as shown in FIG. This means that the user does not need to pay special attention to the effect blocks of the internal DSP 205 and the effect blocks of the external 264 when constructing a desired effect algorithm. Therefore, the burden on the user when constructing the effect algorithm or setting the mixing can be reduced.
[0045]
Further, the fact that there is no need to distinguish between the effect block of the internal DSP 205 and the effect block of the external 264 means that even when another external DSP is introduced, it can be handled in the same position as the internal DSP 205 and the external DSP 264. I do. For this reason, the mixer 210 in the present embodiment can make the function expansion transparent to the user, so that a more complicated effect block can be easily constructed.
Further, as can be seen from FIG. 13, in the mixer 210, the internal sound source output and the external output supplied via the A / D converter 261 can be handled in the same position. In this sense, the burden on the user in the construction of the effect algorithm and the setting of the mixing can be reduced.
In FIG. 12, the tone generator outputs different tone colors at the same time. However, it is possible to set the keyboard 15 to generate a guitar tone in one region and a piano tone in another region. It is.
[0046]
In that case, of the 64 sounding channels, in the channel to which sounding according to the key press of the guitar tone is assigned, the tone control data of the guitar tone is set in the corresponding area of the control register, and the key corresponding to the key press of the piano sound is set. In the channel to which the pronunciation is assigned, the tone color control data of the piano tone color is assigned. While the piano tone is being generated, the outputs of a plurality of channels are mixed by a mixer (4) and supplied to an insertion effect executed by an internal DSP. Here, the setting of the mixer {circle around (4)} is performed by the assignment information A4. Also, "000", that is, "do not output" is set to the assignment information A (j) other than the mixer {circle around (4)}.
[0047]
On the other hand, a plurality of channels sounding in the guitar tone are mixed by the mixer 1 (A1), the mixer 2 (A2), the mixer 3 (A3), and the mixer 6 (A9), and each effect block is mixed. Supplied to The output of the external A / D converter 261 is supplied to the low-pass filter through the mixer (5). The output of the equalizer is set to be output from the internal DSP to the DAC 17. By setting the control register 201, any one of the 16 mixer outputs can be selected and written as waveform data to the waveform memory through the readout circuit.
[0048]
As shown in FIG. 13, in the present embodiment, since external circuits such as an A / D converter, an external sound source, and an external DSP can be handled in the same manner as the sound source and the DSP inside the chip, the sound source is added by adding an external circuit. The function of the circuit 200 can be easily and freely extended.
In FIGS. 12 and 13, an insertion effect is an effect block unique to a tone color. Further, the effect blocks shown in FIG. 13 are examples, and do not show all blocks that can be constructed in the internal DSP 205. The same applies to the external DSP 264.
[0049]
Further, the mixer 210 in the present embodiment shares the accumulator for accumulating the output of the internal circuit 205, the external DSP 264, and the like, so that the circuit scale can be simplified as a whole.
In addition, according to the mixer 210, the tone signal is processed in stereo units, so that the handling is simplified for both the user and the device. For example, in the mixer 210, four multiplication results, that is, eight multiplication results are obtained for the L and R signals for the input channel 1ch. The multiplication coefficients for this operation are pan information L and R and level information S1 to S1. A total of six in S4 is enough. For this reason, various information can be simplified.
Mixing information on the input side of the mixer 210 is set in a common manner using information of setting # (i), and mixing information on the output side of the mixer 210 is commonly used using the assignment information A1 to A16. Is set by In the embodiment, the input side of the mixer 210 has an internal sound source, an internal DSP, an external input, and the like. It is. The output side of the mixer 210 includes an internal DSP and an external output in the embodiment. However, the external output can be handled in the same manner as the mixer output to the internal DSP and can be easily set.
In the embodiment, the case where the mixer output is supplied to the D / A converter via the internal DSP has been described. Alternatively, the mixer output may be directly output to the D / A converter. . Even in this case, it can be handled in the same manner as output to the internal circuit, and setting is easy.
[0050]
<4: Others>
In the above-described embodiment, the information of the setting # (n) is set by the panel switch 13. However, a screen imitating the panel switch is displayed on the display unit 14, and this screen is operated. The setting may be made by a so-called GUI (graphical user interface).
Further, in the above-described embodiment, the generation of a musical tone is controlled according to a keyboard operation. However, the present invention is not limited to this, and the control is performed according to a MIDI event such as a note-on or a note-off input from a MIDI terminal. Alternatively, control may be performed in accordance with an event such as note-on and note-off played by playing back the music data.
Further, the performance input is not limited to the example of one part and two parts in the above-described embodiment, and there may be input of 16 or more performance parts of MIDI. Thereby, the timbre is set for each part, and it is possible to perform an ensemble performance with a plurality of timbres.
[0051]
【The invention's effect】
As described above, according to the present invention, the overall circuit scale can be reduced, the expansion can be easily performed, and the external input can be easily handled.
[Brief description of the drawings]
FIG. 1 is a block diagram illustrating a configuration of an electronic musical instrument according to an embodiment to which the present invention has been applied.
FIG. 2 is a block diagram illustrating a configuration of a sound source circuit according to the first embodiment.
FIG. 3 is a block diagram showing a configuration of a mixer in the sound source circuit.
FIG. 4 is a block diagram showing a configuration of an accumulator in the mixer.
FIG. 5 is a block diagram for explaining each input / output channel in the mixer.
FIG. 6A is a diagram for explaining information of setting # (n) for processing each input channel in the mixer, and FIG. 6B is information of the setting # (n). It is a figure for demonstrating the determined multiplication coefficient, (c) is a chart for demonstrating the content of the assignment information A (n) among the setting # (n).
FIG. 7 is a diagram showing an equivalent circuit of a mixing process in the mixer.
FIG. 8 is a timing chart for explaining an operation of time slot conversion in the mixer.
FIG. 9 is a timing chart for explaining an operation of a mixing process in the mixer.
FIG. 10 is a flowchart showing an overall operation of the electronic musical instrument.
FIG. 11 is a flowchart showing flag processing of the electronic musical instrument.
FIG. 12 is a block diagram showing an example of an effect block constructed by the mixer, an internal DSP, and an external circuit.
FIG. 13 is a block diagram for explaining an equal relationship between an internal DSP and an external circuit by the mixer.
[Explanation of symbols]
100: CPU (detection means), 211: Time slot converter, 212: Selector, 213: DSP output port, 214: External input port, 215: Multiplier, 2101-2104: Accumulator , 2111 ... selector.

Claims (3)

供給される複数種類の波形データを出力先ごとに個別にミキシングし、このミキシングされた複数の波形データを各出力先に出力するミキシング回路と、A mixing circuit for individually mixing a plurality of types of supplied waveform data for each output destination and outputting the plurality of mixed waveform data to each output destination;
複数チャネルの波形データを生成して前記ミキシング回路に供給する内部音源手段と、Internal sound source means for generating waveform data of a plurality of channels and supplying the data to the mixing circuit;
前記ミキシング回路から出力された波形データにエフェクトを付与して前記ミキシング回路に供給する内部エフェクト回路と、An internal effect circuit that applies an effect to the waveform data output from the mixing circuit and supplies the waveform data to the mixing circuit;
外部回路を接続することが可能な接続手段と、Connection means capable of connecting an external circuit;
前記接続手段に接続された前記外部回路から波形データを入力して前記ミキシング回路に供給する外部入力手段と、External input means for inputting waveform data from the external circuit connected to the connection means and supplying the waveform data to the mixing circuit;
前記ミキシング回路から出力された波形データを受け取って前記外部回路に出力する外部出力手段とExternal output means for receiving the waveform data output from the mixing circuit and outputting to the external circuit
を有し、Has,
前記ミキシング回路は、前記波形データに係数を乗算する単一の乗算器と、供給される複数種類の波形データを時分割で前記乗算器に供給する波形データ供給手段と、前記乗算器に供給される各波形データに対し時分割で複数の係数を供給する係数供給手段と、前記乗算器により係数が乗算された波形データを出力先ごとに個別に累算する累算器とを備えており、The mixing circuit is provided with a single multiplier for multiplying the waveform data by a coefficient, waveform data supply means for supplying a plurality of types of supplied waveform data to the multiplier in a time-division manner, and supplied to the multiplier. Coefficient supplying means for supplying a plurality of coefficients in a time-division manner to each waveform data, and an accumulator for individually accumulating the waveform data multiplied by the coefficient by the multiplier for each output destination,
前記係数供給手段が供給する係数は、波形データの供給元が前記内部音源手段、前記内部エフェクト回路および前記外部入力手段の何れであるかに関わらず共通の態様で設定されているThe coefficients supplied by the coefficient supply unit are set in a common manner regardless of whether the supply source of the waveform data is the internal sound source unit, the internal effect circuit, or the external input unit.
ことを特徴とする音源用集積回路。An integrated circuit for a sound source. 前記接続手段に接続された前記外部回路は、波形データを前記外部入力手段に出力する回路であり、The external circuit connected to the connection unit is a circuit that outputs waveform data to the external input unit,
前記ミキシング回路は、前記外部入力手段を介して前記外部回路から供給される波形データ、前記内部音源手段から供給される波形データ、および前記内部エフェクト回路から供給される波形データをミキシングし、このミキシングされた波形データを前記内部エフェクト回路に出力することが可能であるThe mixing circuit mixes the waveform data supplied from the external circuit via the external input means, the waveform data supplied from the internal tone generator, and the waveform data supplied from the internal effect circuit. It is possible to output the obtained waveform data to the internal effect circuit
ことを特徴とする請求項１に記載の音源用集積回路。The integrated circuit for a sound source according to claim 1, wherein: 前記接続手段に接続された前記外部回路は、前記外部出力手段から供給される波形データにエフェクトを付与して前記外部入力手段に出力する外部エフェクト回路であり、The external circuit connected to the connection unit is an external effect circuit that applies an effect to waveform data supplied from the external output unit and outputs the waveform data to the external input unit,
前記ミキシング回路は、前記内部音源手段から供給される波形データおよび前記内部エフェクト回路から供給される波形データをミキシングし、このミキシングされた波形データを前記外部出力手段を介して前記外部エフェクト回路に出力することが可能であるThe mixing circuit mixes the waveform data supplied from the internal tone generator and the waveform data supplied from the internal effect circuit, and outputs the mixed waveform data to the external effect circuit via the external output means. It is possible to
ことを特徴とする請求項１に記載の音源用集積回路。The integrated circuit for a sound source according to claim 1, wherein:
JP2001093842A 1997-07-14 2001-03-28 Integrated circuit for sound source Expired - Fee Related JP3578103B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001093842A JP3578103B2 (en) 1997-07-14 2001-03-28 Integrated circuit for sound source

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP18876997 1997-07-14
JP9-188769 1997-07-14
JP2001093842A JP3578103B2 (en) 1997-07-14 2001-03-28 Integrated circuit for sound source

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP19920998A Division JP3721789B2 (en) 1997-07-14 1998-07-14 Mixing equipment

Publications (2)

Publication Number Publication Date
JP2001306076A JP2001306076A (en) 2001-11-02
JP3578103B2 true JP3578103B2 (en) 2004-10-20

Family

ID=26505136

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001093842A Expired - Fee Related JP3578103B2 (en) 1997-07-14 2001-03-28 Integrated circuit for sound source

Country Status (1)

Country Link
JP (1) JP3578103B2 (en)

Also Published As

Publication number Publication date
JP2001306076A (en) 2001-11-02

Similar Documents

Publication Publication Date Title
JP2765426B2 (en) Effect imparting device and electronic musical instrument
JPH0547839B2 (en)
US5371315A (en) Waveform signal generating apparatus and method for waveform editing system
US5123322A (en) Musical tone generating apparatus for electronic musical instrument
US5602358A (en) Effect imparting device and electronic musical instrument incorporating same
JP3707300B2 (en) Expansion board for musical sound generator
JP3721789B2 (en) Mixing equipment
US6351475B1 (en) Mixing apparatus with compatible multiplexing of internal and external voice signals
JPWO2007015321A1 (en) Music output switching device, musical output switching method, computer program for switching musical output
JP3578103B2 (en) Integrated circuit for sound source
JP3246911B2 (en) Electronic musical instrument
US6316711B2 (en) Musical sound signal generation apparatus
JP3312939B2 (en) Electronic musical instrument
JP3087631B2 (en) Effect giving device
JP2900082B2 (en) Music generator
JP3659143B2 (en) Music generator
US5424487A (en) Sound effect-creating device
JP2817521B2 (en) Electronic musical instrument
JP3257400B2 (en) Effect device
JP2576734B2 (en) Electronic musical instrument
JP3210582B2 (en) Automatic performance device and electronic musical instrument equipped with the automatic performance device
JPH10198369A (en) Electronic musical instrument
JP2694788B2 (en) Electronic musical instrument
JP3644362B2 (en) Music generator
JPH0764553A (en) Electronic musical instrument

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040705

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110723

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130723

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees