JP3576414B2

JP3576414B2 - OFDM receiver

Info

Publication number: JP3576414B2
Application number: JP36542698A
Authority: JP
Inventors: 浩章須藤; 公彦石川; 充上杉
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1998-12-22
Filing date: 1998-12-22
Publication date: 2004-10-13
Anticipated expiration: 2018-12-22
Also published as: JP2000188581A

Description

【０００１】
【発明の属する技術分野】
本発明は、ＯＦＤＭ方式の移動体通信に用いられる受信装置に関する。
【０００２】
【従来の技術】
従来のＯＦＤＭ方式の移動体通信に用いられる受信装置（以下、単にＯＦＤＭ受信装置という）について図１７〜図１９を用いて説明する。図１７は、従来のＯＦＤＭ受信装置の概略構成を示す要部ブロック図であり、図１８は、ＯＦＤＭ方式の無線通信におけるフレームフォーマットの模式図である。
【０００３】
まず、図１７を用いて従来装置の構成を説明する。直交検波器２６０１は、入力された受信信号に対して直交検波処理を行う。アナログ・ローパス・フィルタ（ＬＰＦ）２６０２、２６０３は、不要周波数成分を除去する。Ａ／Ｄ変換器２６０４、２６０５は、入力されたアナログ信号をディジタル信号に変換する。
【０００４】
フーリエ変換（ｆａｓｔＦｏｕｒｉｅｒｔｒａｎｓｆｏｒｍ；以下、ＦＦＴという）回路２６０６は、後述する判定器２６１４の出力信号をトリガとして、入力信号に対してＦＦＴ処理を行い、遅延検波器２６０７は、入力された信号に対して遅延検波処理を行う。判定器２６０８は、遅延検波信号の判定を行う。
【０００５】
遅延器２６０９、２６１０は、入力された信号を遅延させて出力する。複素乗算器２６１１は、複素乗算を行う。この複素乗算については後述する。積算器２６１２は、複素乗算器２６１１の出力を積算する。減算器２６１３は、積算器２６１２の出力としきい値との減算処理を行い、判定器２６１４が大小判定を行う。この判定結果はＦＦＴ回路２６０６へ出力される。
【０００６】
次いで、従来装置の動作について説明する。直交検波器２６０１は、受信信号に対して直交検波処理を行い、アナログ信号であるベースバンド信号を得る。このベースバンド信号は、ＬＰＦ２６０２、２６０３によって不要周波数成分を除去され、Ａ／Ｄ変換器２６０４、２６０５によってディジタル信号に変換され、ディジタルベースバンド信号となる。
【０００７】
ディジタルベースバンド信号は、ＦＦＴ回路２６０６によってＦＦＴ処理が行われ、各サブキャリアに割り当てられた信号が得られる。更に、遅延検波器２６０７によって遅延検波処理が行われ、判定器２６０８によって判定が行われ、復調信号が得られる。
【０００８】
ところで、ＯＦＤＭ方式の移動体通信において受信装置は、送信側である基地局装置とシンボル同期を合わせてＦＦＴを開始するようにタイミングを取る必要がある。以下、シンボル同期確立について説明する。
【０００９】
ＯＦＤＭ方式の移動体通信においては一般に、図１８に示すように、各シンボルの先頭に各シンボルの最後部と同一の波形をガード区間として挿入している。一般には、この既知シンボルであるガード区間を用いて、シンボル同期を確立する。
【００１０】
まず、ＦＦＴ処理前の信号と、ＦＦＴ処理前の信号を遅延器２６０９、２６１０によって１シンボルだけ遅延させた信号と、に対して、複素乗算器２６１１が次式に表わされる複素乗算を行う。
【数１】

ここで、Ｒ（ｎＴ）は位相情報を表わし、以下同様に、Ｄ（ｎＴ）は受信信号を、Ｔｓはシンボル長を、Ｔｇはガード区間長を、Ｔはサンプリング周期を、それぞれ表わす。ｎは１、２・・・を採る。
【００１１】
次いで、複素乗算器２６１１の出力は積算器２６１２によって積算される。ここで、ガード区間の波形は、各シンボルの最後部と同一の波形であるため、積算結果は、図１９に示すように各有効シンボルの開始タイミングでピークが生じる。よって、積算結果がしきい値を超えるタイミングを検出することによって、各有効シンボルの先頭を検出することができるため、シンボル同期を確立することができる。
【００１２】
従って、積算器２６１２の出力である積算結果を減算器２６１３によってしきい値と減算処理し、判定器２６１４によって大小判定が行うことによって、ＦＦＴ回路２６０６のＦＦＴ処理開始タイミングを制御することができる。
【００１３】
なお、シンボル同期の検出は、ガード区間を用いずに、例えば、遅延検波に必要な位相基準シンボルと同一のシンボルを各バーストの先頭に挿入し、位相基準シンボルと同一のシンボルとの複素乗算結果より検出してもよい。
【００１４】
このように、従来のＯＦＤＭ受信装置は、シンボル同期を確立しＦＦＴ開始タイミングを取ることができる。
【００１５】
【発明が解決しようとする課題】
しかしながら、従来の装置においては、ＦＦＴ処理開始タイミングの検出精度が悪い。
【００１６】
本発明は、ＦＦＴ処理開始タイミングの検出精度を高めることができるＯＦＤＭ受信装置を提供することを目的とする。
【００１７】
【課題を解決するための手段】
本発明の骨子は、受信信号の位相情報と１シンボル前の位相情報との減算を行うことによってシンボル同期を獲得し、このように獲得されたシンボル同期を用いてＦＦＴ処理開始タイミングを取ることである。
【００１８】
【発明の実施の形態】
本発明の第１の態様に係るＯＦＤＭ受信装置は、ＯＦＤＭ方式の受信信号の位相と、この位相を所定シンボル分遅延させた位相とを減算処理して位相差を検出する位相差検出手段と、検出された位相差の絶対値を積算する絶対値積算手段と、この絶対値積算手段の出力が任意のしきい値を下回るタイミングを検出し、このタイミングを前記受信信号に対する高速フーリエ変換処理開始のタイミングに設定するタイミング制御手段と、を具備する構成を採る。
【００１９】
この構成によれば、高速フーリエ変換処理開始のタイミングを検出する際に位相差の絶対値を積算するため、積算結果が０に収束することがなく、検出精度を高めることができる。
【００２０】
本発明の第２の態様に係るＯＦＤＭ受信装置は、第１の態様おいて、前記絶対値積算手段は、任意のしきい値以下の前記位相差の絶対値のみを積算する構成を採る。
【００２１】
この構成によれば、検出した位相が任意のしきい値を上回る受信信号は誤差を含むと判断し積算処理に用いないようにするため、高速フーリエ変換処理開始タイミングの検出精度を高めることができる。
【００２２】
本発明の第３の態様に係るＯＦＤＭ受信装置は、第２の態様において、前記絶対値積算手段は、前記しきい値を受信信号の受信レベルに応じて変える構成を採る。
【００２３】
この構成によれば、積算処理に用いないようにする受信信号を検出するための位相に関するしきい値を受信信号の受信レベルに応じて変えるため、誤差の低減された位相差の絶対値の積算処理が行え、高速フーリエ変換処理開始タイミングの検出精度を高めることができる。
【００２４】
本発明の第４の態様に係るＯＦＤＭ受信装置は、第１の態様において、前記位相検出手段は、不要周波数成分除去後の受信信号の同相成分及び直交成分のサンプリング数を減らす間引部を有する構成を採る。
【００２５】
この構成によれば、サンプリング周波数を低減させるため、信号処理を高速化できる。
【００２６】
本発明の第５の態様に係るＯＦＤＭ受信装置は、第１の態様において、前記タイミング制御手段は、前記絶対値積算手段が算出した位相差の絶対値と任意のしきい値との大小判定する比較部と、この比較部における大小判定結果において前記位相差の絶対値の方が小さくなる回数を数えるカウンタ部と、を有し、前記カウンタ部が数えた前記回数が任意のしきい値を上回った時のみ高速フーリエ変換処理開始のタイミングを設定する構成を採る。
【００２７】
この構成によれば、現時刻の位相情報と１シンボル前の位相情報との差の絶対値がしきい値を下回る回数が一定回数を上回った場合のみ高速フーリエ変換処理開始のタイミングを設定するため、信号が送信されていない区間で誤ってシンボル同期が確立されてしまうことを防ぐ精度を高めることができる。
【００２８】
本発明の第６の態様に係るＯＦＤＭ受信装置は、第５の態様において、前記タイミング制御手段は、任意に定められた異なる値を持つ２つのしきい値を有し、前記カウンタ部が出力した回数が前記２つのしきい値の間の値を取る時のみ高速フーリエ変換処理開始のタイミングを設定する構成を採る。
【００２９】
この構成によれば、現時刻の位相情報と１シンボル前の位相情報の差がしきい値を下回る回数について上限・下限を設け、適切な回数の範囲に収まっている時のみ高速フーリエ変換処理開始のタイミングを設定するため、信号が送信されていない区間で誤ってシンボル同期が確立されてしまうことを防ぐ精度を高めることができる。
【００３０】
本発明の第７の態様に係るＯＦＤＭ受信装置は、第１の態様において、前記絶対値積算手段は、前記位相差検出手段の出力である位相差を積算する位相差積算部と、前記位相差検出手段の出力である位相差の絶対値を算出し積算した値から前記位相差積算部の出力を減算する減算部と、を有する構成を採る。
【００３１】
この構成によれば、位相差の絶対値を積算した結果から周波数オフセットずれによる誤差を除去することができるため、高速フーリエ変換処理開始のタイミングの検出精度を高めることができる。
【００３２】
本発明の第８の態様に係るタイミング設定方法は、ＯＦＤＭ方式の受信装置における高速フーリエ変換処理の開始タイミングの設定方法であって、ＯＦＤＭ方式の受信信号の位相差の絶対値を積算し、積算した結果が任意のしきい値を下回るタイミングを前記受信信号に対する高速フーリエ変換処理の開始タイミングに設定するようにした。
【００３３】
この方法によれば、高速フーリエ変換処理開始のタイミングを検出する際に位相差の絶対値を積算するため、積算結果が０に収束することがなく、検出精度を高めることができる。
【００３４】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００３５】
（実施の形態１）
本発明の実施の形態１について図１、図２を用いて説明する。図１は、本発明の実施の形態１に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。
【００３６】
まず、図１を用いて本実施の形態に係るＯＦＤＭ受信装置の構成について説明する。直交検波器１０１は、入力された受信信号に対して直交検波処理を行う。ＬＰＦ１０２、１０３は、不要周波数成分を除去する。Ａ／Ｄ変換器１０４、１０５は、入力されたアナログ信号をディジタル信号に変換する。
【００３７】
ＦＦＴ回路１０６は、入力信号に対してＦＦＴ処理を行い、遅延検波器１０７は、入力された信号に対して遅延検波処理を行う。判定器１０８は、遅延検波信号の判定を行う。
【００３８】
位相情報生成器１０９は、入力された信号の位相情報を生成する。減算器１１０は、入力された二つの信号の減算処理を行い、遅延器１１１は、入力された信号を１シンボル遅らせる。
【００３９】
絶対値検出器１１２は、入力された信号の絶対値を取り出力し、積算器１１３は、入力された信号を積算する。減算器１１４は、入力された信号としきい値とを減算処理する。判定器１１５は、入力された信号の正負を判別する。
【００４０】
次いで、本実施の形態に係るＯＦＤＭ受信装置の動作について説明する。まずは復調に関する動作について述べる。直交検波器１０１は、受信信号に対して直交検波処理を行い、アナログ信号であるベースバンド信号を得る。このベースバンド信号は、ＬＰＦ１０２、１０３によって不要周波数成分を除去され、Ａ／Ｄ変換器１０４、１０５によってディジタル信号に変換され、ディジタルベースバンド信号となる。
【００４１】
ディジタルベースバンド信号は、ＦＦＴ回路１０６によってＦＦＴ処理が行われ、各サブキャリアに割り当てられた信号が得られる。更に、遅延検波器１０７によって遅延検波処理が行われ、判定器１０８によって判定が行われ、復調信号が得られる。
【００４２】
次いで、シンボル同期確立のための位相差検出及びＦＦＴ処理開始タイミング制御に関する動作について述べる。位相情報生成器１０９は、ＦＦＴ処理前の受信信号の同相成分（以下、Ｉ成分という）と直交成分（以下、Ｑ成分という）とから受信信号の位相情報を生成する。
【００４３】
減算器１１０は、位相情報生成器１０９の出力である位相情報と、遅延器１１１によって１シンボル遅らされた位相情報と、を減算処理し、位相回転を算出する。絶対値検出器１１２は、減算器１１０の出力の絶対値のみを抽出し、積算器１１３がこれを積算する。
【００４４】
減算器１１４は、積算器１１３によって積算された位相回転の絶対値としきい値との差分を求め、判定器１１５が大小判定する。
【００４５】
ここで、図１８に示したようなガード区間を用いると、ＦＦＴ処理前の信号とＦＦＴ処理前の信号を１シンボル遅延させた信号との位相差の絶対値を積算した結果、すなわち積算器１１３の出力は、図２に示すように有効シンボルの開始タイミングで最小となる。よって、予め設定されたしきい値との差を求めることにより、位相差の絶対値の積算結果が最小となるタイミングを検出することができる。
【００４６】
このようにして、有効シンボルの先頭を検出することができる、すなわちシンボル同期を検出することができるため、判定器１１５の出力である有効シンボル先頭タイミングを開始トリガとして、ＦＦＴ回路１０６におけるＦＦＴ処理を行うことによって、適切な復調処理を行うことができる。
【００４７】
なお、絶対値検出器１１２を設けずに、減算器１１０の出力である位相差をそのまま積算器１１３で積算すると、正しいシンボル同期タイミングでない時刻における位相差の積算は無相関な信号の積算であるので積算結果は０に収束してしまうため、正しいシンボル同期タイミングでない時刻で位相差が最小となる可能性が高まる。したがって、位相差の絶対値を積算することによって、シンボル同期タイミング誤差が大きくなることを防ぐことができる。
【００４８】
（実施の形態２）
本発明の実施の形態２に係るＯＦＤＭ受信装置は、実施の形態１に係るＯＦＤＭ受信装置と同様の構成を有し、但し回線品質に応じて用いるしきい値を変えるものである。
【００４９】
以下、図３を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図３は、本発明の実施の形態２に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態１と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００５０】
信号対雑音電力比が低い場合、熱雑音等の影響が大きくなり、振幅誤差、位相誤差が大きくなるため、復調信号の判定誤差を用いて回線品質を推定し、回線品質に応じてしきい値を変えるようにする。
【００５１】
減算器９０１は、判定器１０８の入力信号と出力信号を減算処理し、判定器９０２が大小判定する。この判定器結果は復調信号の判定誤差である。スイッチ９０３は、判定器９０２の出力である判定誤差によって制御され、しきい値Ａとしきい値Ｂとを選択的に出力する。ここでは、しきい値Ａ＞しきい値Ｂとし、判定誤差が一定値を超える場合は大きい方の値であるしきい値Ａを減算器１１４へ出力し、一定値以下の場合は小さい方の値であるしきい値Ｂを出力する。
【００５２】
このように、本実施の形態によれば、回線品質に応じてしきい値を可変とすることにより、実施の形態１よりもシンボル同期獲得の精度を高めることができる。
【００５３】
（実施の形態３）
本発明の実施の形態３に係るＯＦＤＭ受信装置は、実施の形態２に係るＯＦＤＭ受信装置と同様の構成を有し、但ししきい値を上回る位相情報は積算処理に用いないものである。
【００５４】
以下、図４を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図４は、本発明の実施の形態３に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態２と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００５５】
ある一定値を超える位相情報は、誤差が含まれていると考えられるため、本実施の形態では、予め設定したしきい値を超える位相情報は積算処理に用いないようにする。
【００５６】
減算器１１０１は、位相情報生成器１０９の出力をしきい値と減算処理し、判定器１１０２が大小判定を行う。この判定結果はスイッチ１００３を制御し、しきい値以下の場合のみ絶対値検出器１１２の出力が積算器１１３へ入力されるようにする。
【００５７】
このように、本実施の形態によれば、しきい値を上回る位相情報は積算処理に用いないことにより、よりシンボル同期獲得の精度を高めることができる。
【００５８】
（実施の形態４）
本発明の実施の形態４に係るＯＦＤＭ受信装置は、実施の形態３に係るＯＦＤＭ受信装置と同様の構成を有し、但し回線品質に応じてしきい値を変えるものである。
【００５９】
以下、図５を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図５は、本発明の実施の形態５に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態２及び３と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００６０】
信号対雑音電力比が低い場合、熱雑音等の影響が大きくなり、振幅誤差、位相誤差が大きくなるため、復調信号の判定誤差を用いて回線品質を推定し、回線品質に応じてしきい値を変えるようにする。
【００６１】
スイッチ１２０１は、判定器９０２の出力である判定誤差によって制御され、しきい値Ｃとしきい値Ｄとを選択的に出力する。ここでは、しきい値Ｃ＞しきい値Ｄとし、判定誤差が一定値を超える場合は大きい方の値であるしきい値Ｃを減算器１１０１へ出力し、一定値以下の場合は小さい方の値であるしきい値Ｄを出力する。
【００６２】
このように、本実施の形態によれば、回線品質に応じてしきい値を可変とすることにより、よりシンボル同期獲得の精度を高めることができる。
【００６３】
（実施の形態５）
本発明の実施の形態５に係るＯＦＤＭ受信装置は、実施の形態１に係るＯＦＤＭ受信装置と同様の構成を有し、但しＡ／Ｄ変換後の受信信号をＬＰＦを通してから位相情報生成器に入力するものである。
【００６４】
以下、図６を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図６は、本発明の実施の形態５に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態１と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００６５】
ＬＰＦ１３０１、１３０２は、Ａ／Ｄ変換器１０４、１０５の出力信号の不要周波数成分を除去し、位相情報生成器１０９へ出力する。
【００６６】
特に、ＬＰＦのカットオフ周波数を低くすると、不要周波数成分の除去効果が大きくなり、信号対雑音電力比を改善できる。なお、周波数オフセットは、多重信号であるＦＦＴ前の信号を用いて検出するため、ＬＰＦのカットオフ周波数を低くしても、周波数オフセットの検出精度は低下しない。
【００６７】
このように、本実施の形態によれば、受信信号を、ＬＰＦにより不要周波数成分を除去してから、位相情報生成器に入力するため、さらに周波数オフセットの検出精度を高めることができる。
【００６８】
（実施の形態６）
本発明の実施の形態６に係るＯＦＤＭ受信装置は、実施の形態５に係るＯＦＤＭ受信装置と同様の構成を有し、但しサンプリング周波数を低減することにより信号伝送速度の高速化を図るものである。
【００６９】
以下、図７を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図７は、本発明の実施の形態６に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態５と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００７０】
間引き回路１４０１、１４０２は、ＬＰＦ１３０１、１３０２通過後の受信信号を間引くことでサンプリング周波数を低減する。なお、ＬＰＦ通過後の信号は、雑音帯域幅が減少しているため、サンプリング周波数を低減することができる。
【００７１】
このように、本実施の形態によれば、サンプリング周波数を低減することにより信号伝送速度の高速化を図ることができる。
【００７２】
（実施の形態７）
本発明の実施の形態７に係るＯＦＤＭ受信装置は、実施の形態５に係るＯＦＤＭ受信装置と同様の構成を有し、但しアナログＬＰＦを通してから位相情報生成器に入力するものである。
【００７３】
以下、図８を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図８は、本発明の実施の形態７に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態５と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００７４】
ＬＰＦ１５０１、１５０２は、アナログフィルタであり、不要周波数成分を除去する。ＬＰＦ１５０１、１５０２の出力は、Ａ／Ｄ変換器１５０３、１５０４でディジタル信号に変換され、位相情報生成器１０９に入力される。
【００７５】
このように、本実施の形態によれば、位相情報生成器に入力する前の信号を通すＬＰＦをアナログフィルタにすることにより、さらにＡ／Ｄ変換器の動作速度を低減することができるため、信号伝送速度の高速化を図ることができる。
【００７６】
（実施の形態８）
本発明の実施の形態８に係るＯＦＤＭ受信装置は、実施の形態７に係るＯＦＤＭ受信装置と同様の構成を有し、但し回線品質に応じて用いるしきい値を変えるものである。
【００７７】
以下、図９を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図９は、本発明の実施の形態８に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図である。なお、図中、実施の形態２と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００７８】
信号対雑音電力比が低い場合、熱雑音等の影響が大きくなり、振幅誤差、位相誤差が大きくなるため、復調信号の判定誤差を用いて回線品質を推定し、回線品質に応じてしきい値を変えるようにする。
【００７９】
スイッチ１７０１は、判定器９０２の出力である判定誤差によって制御され、しきい値Ｅとしきい値Ｆとを選択的に出力する。ここでは、しきい値Ｅ＞しきい値Ｆとし、判定誤差が一定値を超える場合は大きい方の値であるしきい値Ｅを減算器１６０１へ出力し、一定値以下の場合は小さい方の値であるしきい値Ｆを出力する。
【００８０】
このように、本実施の形態によれば、回線品質に応じてしきい値を可変とすることにより、信号が送信されていない区間でシンボル同期が確立されることを防ぐことをより精度良く行うことができる。
【００８１】
（実施の形態９）
本発明の実施の形態９に係るＯＦＤＭ受信装置は、実施の形態２に係るＯＦＤＭ受信装置と同様の構成を有し、但し現時刻の位相情報と１シンボル前の位相情報との差の絶対値が、予め定められたしきい値を下回る回数が一定回数を上回ることをシンボル同期獲得の条件に加えるものである。
【００８２】
以下、図１０及び図１１を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図１０は、本発明の実施の形態９に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図であり、図１１は、本発明の実施の形態９に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図である。なお、図中、実施の形態２と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００８３】
図１０において、制御回路１８０１は、現時刻の位相情報と１シンボル前の位相情報との差が、予め定められたしきい値を下回る回数が一定回数を上回るか否かを判定し、この判定結果を制御信号として論理積回路１８０２に出力する。論理積回路１８０２は、制御回路１８０１の出力に応じて、判定器１１５の検出した有効シンボルの先頭タイミングをＦＦＴ回路１０６に伝えてＦＦＴ開始トリガとするか否かを選択的に切り替える。
【００８４】
図１１において、減算器１９０１は、絶対値検出器１１２の出力である現時刻の位相情報と１シンボル前の位相情報との差の絶対値を、しきい値Ｇと減算処理し、判定器１９０２が大小判定を行う。
【００８５】
カウンタ１９０３は、判定器１９０２の判定結果の内、位相差の絶対値がしきい値を下回った回数を数え、出力する。減算器１９０４は、カウンタ１９０３の出力をしきい値Ｈと減算処理し、判定器１９０５が大小判定を行う。このように、判定器１９０５の出力は、現時刻の位相情報と１シンボル前の位相情報との差が、予め定められたしきい値を下回る回数が一定回数を上回った否かを示す制御信号となり、論理積回路１８０２へ出力される。
【００８６】
このように、本実施の形態によれば、現時刻の位相情報と１シンボル前の位相情報との差の絶対値が、予め定められたしきい値を下回る回数が一定回数を上回った場合のみ、有効シンボルの先頭タイミングをＦＦＴ開始トリガとすることによって、信号が送信されていない区間でシンボル同期が確立されることを防ぐことをより精度良く行うことができる。
【００８７】
（実施の形態１０）
本発明の実施の形態１０に係るＯＦＤＭ受信装置は、実施の形態９に係るＯＦＤＭ受信装置と同様の構成を有し、但し制御回路内のカウンタはしきい値を下回る位相差の絶対値の数としきい値を上回る位相差との回数の差を数えるものである。
【００８８】
以下、図１２を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図１２は、本発明の実施の形態１０に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図である。なお、図中、実施の形態９と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００８９】
図１２のカウンタ２００１は、図１１のカウンタ１９０３と異なり、判定器１９０２の出力である判定結果が位相差の絶対値がしきい値Ｇを下回った回数を数えるだけでなく、判定結果が位相差の絶対値がしきい値Ｇを上回った時に、数えている下回った回数を１回減らすようにする。
【００９０】
例えば、判定器１９０２の出力である判定結果が位相差の絶対値がしきい値Ｇを下回った場合が３回続き、その後、判定器１９０２の出力である判定結果が位相差の絶対値がしきい値Ｇを上回った場合、カウンタの出力する位相差がしきい値を下回った回数は２回となる。
【００９１】
このように、本実施の形態によれば、現時刻の位相情報と１シンボル前の位相情報との差の絶対値が予め定められたしきい値を下回る回数と、しきい値を上回る回数との差が一定回数を上回った場合のみ、有効シンボルの先頭タイミングをＦＦＴ開始トリガとすることによって、信号が送信されていない区間でシンボル同期が確立されることを防ぐことをより精度良く行うことができる。
【００９２】
（実施の形態１１）
本発明の実施の形態１１に係るＯＦＤＭ受信措置は、実施の形態９に係るＯＦＤＭ受信装置と同様の構成を有し、但し現時刻の位相情報と１シンボル前の位相情報の差がしきい値を下回る回数が一定の範囲内に収まっていることをシンボル同期獲得の条件に加えるものである。
【００９３】
以下、図１３を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図１３は、本発明の実施の形態１１に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図である。なお、図中、実施の形態９と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００９４】
減算器２１０１は、カウンタ１９０３の出力をしきい値と減算処理し、大小判定器２１０２が大小判定する。この判定結果は制御信号として論理積回路２１０３に出力される。論理積回路２１０３は、判定器１９０５の出力と判定器２１０２の出力との論理積を取り、制御信号を論理積回路１８０２に出力する。
【００９５】
ここで、減算器２１０１に入力されるしきい値は、減算器１９０４に入力されるしきい値よりも大きい値を持つものである。すなわち、カウンタ１９０３の出力が、減算器１９０４に入力されるしきい値よりも大きく、減算器２１０１に入力されるしきい値よりも小さいか否か、すなわち両しきい値の間の値を取るか否か、が判別される。
【００９６】
このように、本実施の形態によれば、現時刻の位相情報と１シンボル前の位相情報の差がしきい値を下回る回数が、一定の範囲内に収まっていることをシンボル同期獲得の条件に加えることにより、信号が送信されていない区間でシンボル同期が確立されることを防ぐことをより精度良く行うことができる。
【００９７】
（実施の形態１２）
本発明の実施の形態１２に係るＯＦＤＭ受信装置は、実施の形態１１に係るＯＦＤＭ受信装置と同様の構成を有し、但し回線品質に応じて位相差の絶対値と比較するしきい値を変えるものである。
【００９８】
以下、図１４及び図１５を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図１４は、本発明の実施の形態１２に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図であり、図１５は、本発明の実施の形態１２に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図である。なお、図中、実施の形態２及び１１と同様の構成には同じ符号を付し、詳しい説明は省略する。
【００９９】
信号対雑音電力比が低い場合、熱雑音等の影響が大きくなり、振幅誤差、位相誤差が大きくなるため、復調信号の判定誤差を用いて回線品質を推定し、回線品質に応じてしきい値を変えるようにする。
【０１００】
図１４において、制御回路２２０１は、絶対値検出器１１２の出力と判定器９０２の出力と、を入力する。
【０１０１】
図１５において、スイッチ２３０１は、判定器９０２の出力である回線品質情報によって制御され、しきい値Ｉとしきい値Ｊとを選択的に出力する。ここでは、しきい値Ｉ＞しきい値Ｊとし、判定誤差が一定値を超える場合は大きい方の値であるしきい値Ｉを減算器１９０１へ出力し、一定値以下の場合は小さい方の値であるしきい値Ｊを出力する。
【０１０２】
このように、本実施の形態によれば、回線品質に応じてしきい値を可変とすることにより、信号が送信されていない区間でシンボル同期が確立されることを防ぐことをより精度良く行うことができる。
【０１０３】
（実施の形態１３）
本発明の実施の形態１３に係るＯＦＤＭ受信装置は、実施の形態１に係るＯＦＤＭ受信装置と同様の構成を有し、但し積算された位相回転の絶対値から周波数オフセットずれによる誤差を除去するものである。
【０１０４】
以下、図１６を用いて、本実施の形態に係るＯＦＤＭ受信装置について説明する。図１６は、本発明の実施の形態１３に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図である。なお、図中、実施の形態１と同様の構成には同じ符号を付し、詳しい説明は省略する。
【０１０５】
周波数オフセットが大きく、例えば４５度程度、ずれている場合、位相回転の絶対値を積算したものには周波数オフセットずれによる誤差が含まれている。そこで、本実施の形態では、これを除去する。
【０１０６】
積算器２５０１は、減算器１１０の出力である位相回転量を積算する。これによって、周波数オフセットずれによる１シンボル当たりの位相回転量が求められる。よって、減算器２５０２において、積算器１１３の出力である積算された位相回転の絶対値から積算器２５０１の出力を減算することによって、周波数オフセットによる位相回転量を除去した位相回転量の絶対値を算出することができる。
【０１０７】
このように、本実施の形態によれば、有効シンボルの先頭を検出する際の位相回転量算出の精度を高めることができるため、シンボル同期の精度を向上させることができる作用を有する。
【発明の効果】
以上説明したように、本発明によれば、高速フーリエ変換処理の開始タイミングの検出精度を高めることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図２】上記実施の形態に係るＯＦＤＭ受信装置におけるガード区間の積算結果を示すグラフ
【図３】本発明の実施の形態２に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図４】本発明の実施の形態３に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図５】本発明の実施の形態４に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図６】本発明の実施の形態５に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図７】本発明の実施の形態６に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図８】本発明の実施の形態７に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図９】本発明の実施の形態８に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図１０】本発明の実施の形態９に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図１１】上記実施の形態に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図
【図１２】本発明の実施の形態１０に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図
【図１３】本発明の実施の形態１１に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図
【図１４】本発明の実施の形態１２に係るＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図１５】上記実施の形態に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図
【図１６】本発明の実施の形態１３に係るＯＦＤＭ受信装置の制御回路の概略構成を示す要部ブロック図
【図１７】従来のＯＦＤＭ受信装置の概略構成を示す要部ブロック図
【図１８】ＯＦＤＭ方式の無線通信におけるフレームフォーマットの模式図
【図１９】従来のＯＦＤＭ受信装置におけるガード区間の積算結果を示すグラフ
【符号の説明】
１０１直交検波器
１０６ＦＦＴ回路
１０７遅延検波器
１０８判定器
１０９位相情報生成器
１１２絶対値検出器
１８０１制御回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a receiving device used for OFDM mobile communication.
[0002]
[Prior art]
Reception device used for conventional OFDM mobile communication (hereinafter simply referred to as OFDM reception device)17 to 19This will be described with reference to FIG.FIG.Is a main block diagram showing a schematic configuration of a conventional OFDM receiving apparatus;FIG.FIG. 1 is a schematic diagram of a frame format in OFDM wireless communication.
[0003]
First,FIG.The configuration of the conventional apparatus will be described with reference to FIG. The quadrature detector 2601 performs quadrature detection processing on the input received signal. Analog low-pass filters (LPFs) 2602 and 2603 remove unnecessary frequency components. The A /

D converters

2604 and 2605 convert the input analog signal into a digital signal.
[0004]
A Fourier transform (fast Fourier transform; hereinafter, referred to as FFT) circuit 2606 performs an FFT process on an input signal by using an output signal of a later-described determiner 2614 as a trigger, and a delay detector 2607 performs a process on the input signal. To perform delay detection processing. The determinator 2608 determines a differential detection signal.
[0005]
The

delay units

2609 and 2610 delay the input signal and output it. The complex multiplier 2611 performs complex multiplication. This complex multiplication will be described later. The integrator 2612 integrates the output of the complex multiplier 2611. The subtractor 2613 performs a subtraction process between the output of the integrator 2612 and the threshold, and the determiner 2614 makes a magnitude determination. This determination result is output to FFT circuit 2606.
[0006]
Next, the operation of the conventional device will be described. The quadrature detector 2601 performs quadrature detection processing on the received signal to obtain a baseband signal that is an analog signal. This baseband signal is filtered by

LPFs

2602 and 2603 to remove unnecessary frequency components, and is converted into a digital signal by A /

D converters

2604 and 2605 to become a digital baseband signal.
[0007]
The digital baseband signal is subjected to FFT processing by the FFT circuit 2606, and a signal assigned to each subcarrier is obtained. Further, the delay detection processing is performed by the delay detector 2607, the determination is performed by the determiner 2608, and a demodulated signal is obtained.
[0008]
By the way, in the mobile communication of the OFDM system, it is necessary for the receiving apparatus to take timing so as to start the FFT in synchronization with the base station apparatus on the transmitting side in symbol synchronization. Hereinafter, establishment of symbol synchronization will be described.
[0009]
Generally, in OFDM mobile communication,FIG.As shown in the figure, the same waveform as the last part of each symbol is inserted at the beginning of each symbol as a guard interval. In general, symbol synchronization is established using the guard interval which is a known symbol.
[0010]
First, a complex multiplier 2611 performs complex multiplication expressed by the following equation on a signal before FFT processing and a signal obtained by delaying the signal before FFT processing by one symbol by

delay units

2609 and 2610.
(Equation 1)

Here, R (nT) represents phase information, D (nT) represents a received signal, Ts represents a symbol length, Tg represents a guard section length, and T represents a sampling period. n takes 1, 2,....
[0011]
Next, the output of the complex multiplier 2611 is integrated by the integrator 2612. Here, since the waveform in the guard section is the same as the last part of each symbol, the integration result isFIG.As shown in (1), a peak occurs at the start timing of each effective symbol. Therefore, by detecting the timing when the integration result exceeds the threshold value, the head of each effective symbol can be detected, and thus symbol synchronization can be established.
[0012]
Therefore, the subtraction unit 2613 performs subtraction processing of the integration result, which is the output of the integrator 2612, with the threshold value, and the determination unit 2614 makes a magnitude determination, thereby controlling the FFT processing start timing of the FFT circuit 2606.
[0013]
The detection of symbol synchronization is performed without using a guard interval, for example, by inserting the same symbol as the phase reference symbol required for differential detection at the beginning of each burst, and performing a complex multiplication with the same symbol as the phase reference symbol. It may be detected more.
[0014]
As described above, the conventional OFDM receiving apparatus can establish the symbol synchronization and take the FFT start timing.
[0015]
[Problems to be solved by the invention]
However, in conventional devices,Poor detection accuracy of FFT processing start timing.
[0016]
ADVANTAGE OF THE INVENTION This invention can improve the detection accuracy of FFT process start timing.An object of the present invention is to provide an OFDM receiver.
[0017]
[Means for Solving the Problems]
The gist of the present invention is to acquire symbol synchronization by subtracting the phase information of the received signal from the phase information of one symbol before, and to take the FFT processing start timing using the acquired symbol synchronization. is there.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
An OFDM receiving apparatus according to a first aspect of the present invention includes:The phase of the OFDM received signal and this phasePhase difference detection means for subtracting the phase delayed by a predetermined symbol to detect a phase difference,Integrate absolute valueAbsolute value integrating means, and timing control means for detecting a timing at which the output of the absolute value integrating means falls below an arbitrary threshold value, and setting this timing as a timing for starting a fast Fourier transform process on the received signal. The configuration provided is adopted.
[0019]
According to this configuration, the absolute value of the phase difference is integrated when detecting the timing of the start of the fast Fourier transform process.The integration result does not converge to 0, and the detection accuracy can be improved.
[0020]
Of the present inventionSecondOFDM receiving apparatus according to the aspect ofIn a first aspect,The absolute value integrating means,Below any thresholdA configuration is employed in which only the absolute value of the phase difference is integrated.
[0021]
According to this configuration, a received signal whose detected phase exceeds an arbitrary threshold value is determined to include an error and is not used in the integration process, so that the detection accuracy of the fast Fourier transform process start timing can be improved. .
[0022]
Of the present inventionThirdOFDM receiving apparatus according to the aspect ofSecondIn the aspect, the absolute value accumulating means changes the threshold value according to the reception level of a reception signal.
[0023]
According to this configuration, since the threshold value related to the phase for detecting the reception signal to be not used in the integration processing is changed according to the reception level of the reception signal, the integration of the absolute value of the phase difference with reduced error is performed. The processing can be performed, and the detection accuracy of the fast Fourier transform processing start timing can be improved.
[0024]
Of the present invention4thOFDM receiving apparatus according to the aspect ofIn a first aspect,The phase detecting means employs a configuration having a thinning unit that reduces the number of samplings of the in-phase component and the quadrature component of the received signal after removing unnecessary frequency components.
[0025]
According to this configuration, the signal processing can be sped up in order to reduce the sampling frequency.
[0026]
Of the present inventionFifthOFDM receiving apparatus according to the aspect ofIn a first aspect,The timing control means includes a comparing unit that determines the magnitude of the absolute value of the phase difference calculated by the absolute value integrating means and an arbitrary threshold value, and the absolute value of the phase difference in the magnitude determination result of the comparing unit.ButA counter unit for counting the number of times the number of times the number of times the number becomes smaller is increased, and the timing for starting the fast Fourier transform process is set only when the number counted by the counter unit exceeds an arbitrary threshold value.
[0027]
According to this configuration, the timing of starting the fast Fourier transform process is set only when the number of times the absolute value of the difference between the phase information at the current time and the phase information one symbol before falls below the threshold exceeds a certain number. In addition, it is possible to increase the accuracy of preventing symbol synchronization from being erroneously established in a section where no signal is transmitted.
[0028]
Of the present inventionSixthOFDM receiving apparatus according to the aspect ofFifthIn the aspect, the timing control means has two thresholds having arbitrarily determined different values, and only when the number of times output by the counter unit takes a value between the two thresholds. A configuration for setting the timing of the start of the fast Fourier transform processing is adopted.
[0029]
According to this configuration, the upper limit and the lower limit are set for the number of times the difference between the phase information at the current time and the phase information one symbol before falls below the threshold value, and the fast Fourier transform process is started only when the difference falls within the appropriate number range. , It is possible to improve the accuracy of preventing symbol synchronization from being erroneously established in a section where no signal is transmitted.
[0030]
Of the present inventionSeventhOFDM receiving apparatus according to the aspect ofIn a first aspect,The absolute value integrating means includes a phase difference integrating unit that integrates a phase difference output from the phase difference detecting means, and calculates an absolute value of a phase difference output from the phase difference detecting means and calculates the absolute value from the integrated value. And a subtraction unit for subtracting the output of the phase difference integration unit.
[0031]
According to this configuration, the error due to the frequency offset deviation can be removed from the result of integrating the absolute value of the phase difference, so that the detection accuracy of the timing of starting the fast Fourier transform processing can be improved.
[0032]
Of the present invention8thAccording to the aspect ofThe timing setting method is a method of setting the start timing of the fast Fourier transform processing in the OFDM receiving apparatus, and integrates the absolute value of the phase difference of the received signal of the OFDM system, and the integrated result indicates an arbitrary threshold value. The timing below is set as the start timing of the fast Fourier transform processing for the received signal.I did it.
[0033]
According to this method,Since the absolute value of the phase difference is integrated when detecting the timing of the start of the fast Fourier transform process, the integration result does not converge to 0, and the detection accuracy can be improved.
[0034]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0035]
(Embodiment 1)
Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a main block diagram showing a schematic configuration of the OFDM receiving apparatus according to Embodiment 1 of the present invention.
[0036]
First, the configuration of the OFDM receiving apparatus according to the present embodiment will be described using FIG. The quadrature detector 101 performs a quadrature detection process on the input received signal. The

LPFs

102 and 103 remove unnecessary frequency components. The A /

D converters

104 and 105 convert the input analog signal into a digital signal.
[0037]
The FFT circuit 106 performs an FFT process on the input signal, and the delay detector 107 performs a delay detection process on the input signal. The determiner 108 determines a differential detection signal.
[0038]
The phase information generator 109 generates phase information of the input signal. The subtractor 110 performs a subtraction process on the two input signals, and the delay unit 111 delays the input signal by one symbol.
[0039]
The absolute value detector 112 takes and outputs the absolute value of the input signal, and the integrator 113 integrates the input signal. The subtractor 114 performs a subtraction process on the input signal and the threshold. The determiner 115 determines whether the input signal is positive or negative.
[0040]
Next, the operation of the OFDM receiving apparatus according to the present embodiment will be described. First, the operation related to demodulation will be described. The quadrature detector 101 performs quadrature detection processing on a received signal to obtain a baseband signal that is an analog signal. This baseband signal is subjected to removal of unnecessary frequency components by

LPFs

102 and 103, and is converted into a digital signal by A /

D converters

104 and 105 to become a digital baseband signal.
[0041]
The digital baseband signal is subjected to FFT processing by the FFT circuit 106, and a signal assigned to each subcarrier is obtained. Further, the delay detection process is performed by the delay detector 107, the determination is performed by the determiner 108, and a demodulated signal is obtained.
[0042]
Next, operations related to phase difference detection and FFT process start timing control for establishing symbol synchronization will be described. The phase information generator 109 generates phase information of the received signal from an in-phase component (hereinafter, referred to as an I component) and a quadrature component (hereinafter, referred to as a Q component) of the received signal before the FFT processing.
[0043]
The subtractor 110 performs a subtraction process on the phase information output from the phase information generator 109 and the phase information delayed by one symbol by the delay unit 111 to calculate a phase rotation. The absolute value detector 112 extracts only the absolute value of the output of the subtractor 110, and the integrator 113 integrates this.
[0044]
The subtractor 114 calculates the difference between the absolute value of the phase rotation integrated by the integrator 113 and the threshold, and the determiner 115 determines the magnitude.
[0045]
here,FIG.Is used, the result of integrating the absolute value of the phase difference between the signal before FFT processing and the signal obtained by delaying the signal before FFT processing by one symbol, that is, the output of the integrator 113 is as shown in FIG. As shown in FIG. 2, it becomes minimum at the start timing of the effective symbol. Therefore, the timing at which the integration result of the absolute value of the phase difference becomes minimum can be detected by calculating the difference from the preset threshold value.
[0046]
In this way, the head of the effective symbol can be detected, that is, symbol synchronization can be detected. Therefore, the FFT processing in the FFT circuit 106 is performed using the effective symbol head timing output from the determiner 115 as a start trigger. By doing so, appropriate demodulation processing can be performed.
[0047]
If the phase difference output from the subtractor 110 is integrated by the integrator 113 without providing the absolute value detector 112, the integration of the phase difference at a time that is not the correct symbol synchronization timing is the integration of an uncorrelated signal. Therefore, since the integration result converges to 0, the possibility that the phase difference is minimized at a time that is not the correct symbol synchronization timing increases. Therefore, it is possible to prevent the symbol synchronization timing error from increasing by integrating the absolute values of the phase differences.
[0048]
(Embodiment2)
Embodiment of the present invention2Has the same configuration as that of the OFDM receiving apparatus according to the first embodiment, except that the threshold used is changed according to the channel quality.
[0049]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.21 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the figure, the same components as those of the first embodiment are denoted by the same reference numerals, and the detailed description is omitted.
[0050]
When the signal-to-noise power ratio is low, the effects of thermal noise and the like become large, and the amplitude error and phase error become large. To change.
[0051]
The subtracter 901 performs a subtraction process on the input signal and the output signal of the determiner 108, and the determiner 902 determines the magnitude. The result of this decision unit is a decision error of the demodulated signal. The switch 903 is controlled by a determination error output from the determiner 902, and selectively outputs a threshold A and a threshold B. Here, the threshold value A is larger than the threshold value B, and the determination error is a constant value.If it exceedsThe threshold value A, which is the larger value, is output to the subtractor 114, and the threshold value B, which is the smaller value, is output when the value is equal to or smaller than a certain value.
[0052]
As described above, according to the present embodiment, by making the threshold variable according to the channel quality, it is possible to improve the accuracy of symbol synchronization acquisition as compared with the first embodiment.
[0053]
(Embodiment3)
Embodiment of the present invention3OFDM receiving apparatus according to the embodiment2, Except that the phase information exceeding the threshold is not used in the integration processing.
[0054]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.31 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the drawings, the embodiment2The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0055]
Phase information exceeding a certain value contains errorsWhenFor this reason, in the present embodiment, phase information exceeding a preset threshold is not used in the integration processing.
[0056]
The subtractor 1101 subtracts the output of the phase information generator 109 from the threshold value, and the determiner 1102 makes a magnitude determination. This determination result controls the switch 1003 so that the output of the absolute value detector 112 is input to the integrator 113 only when the value is equal to or smaller than the threshold value.
[0057]
As described above, according to the present embodiment, the phase information exceeding the threshold is not used for the integration process,ThanThe accuracy of acquiring symbol synchronization can be improved.
[0058]
(Embodiment4)
Embodiment of the present invention4OFDM receiving apparatus according to the embodiment3Has the same configuration as that of the OFDM receiver according to the first embodiment, except that the threshold is changed according to the line quality.
[0059]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.51 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the drawings, the embodiment2as well as3The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0060]
When the signal-to-noise power ratio is low, the effects of thermal noise and the like become large, and the amplitude error and phase error become large. To change.
[0061]
The switch 1201 is controlled by a determination error output from the determiner 902, and selectively outputs a threshold C and a threshold D. Here, threshold value C> threshold value D, and the determination error is a constant value.If it exceedsThe threshold value C, which is the larger value, is output to the subtractor 1101, and the threshold value D, which is the smaller value, is output if the value is equal to or smaller than a certain value.
[0062]
Thus, according to the present embodiment, by making the threshold variable according to the line quality,ThanThe accuracy of acquiring symbol synchronization can be improved.
[0063]
(Embodiment5)
Embodiment of the present invention5Has the same configuration as the OFDM receiving apparatus according to the first embodiment, except that the received signal after A / D conversion is input to the phase information generator after passing through the LPF.
[0064]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.51 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the figure, the same components as those of the first embodiment are denoted by the same reference numerals, and the detailed description is omitted.
[0065]

LPFs

1301 and 1302 remove unnecessary frequency components from the output signals of A /

D converters

104 and 105 and output the signals to phase information generator 109.
[0066]
In particular, when the cutoff frequency of the LPF is lowered, the effect of removing unnecessary frequency components increases, and the signal-to-noise power ratio can be improved. Since the frequency offset is detected using a signal before FFT which is a multiplex signal, even if the cutoff frequency of the LPF is lowered, the detection accuracy of the frequency offset does not decrease.
[0067]
As described above, according to the present embodiment, the received signal is input to the phase information generator after removing unnecessary frequency components by the LPF.furtherThe detection accuracy of the frequency offset can be improved.
[0068]
(Embodiment6)
Embodiment of the present invention6OFDM receiving apparatus according to the embodiment5Has the same configuration as that of the OFDM receiver according to the first embodiment, except that the sampling frequency is reduced to increase the signal transmission speed.
[0069]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.61 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the drawings, the embodiment5The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0070]
The decimating circuits 1401 and 1402 reduce the sampling frequency by decimating the received signal after passing through the

LPFs

1301 and 1302. Since the noise bandwidth of the signal after passing through the LPF is reduced, the sampling frequency can be reduced.
[0071]
As described above, according to the present embodiment, it is possible to increase the signal transmission speed by reducing the sampling frequency.
[0072]
(Embodiment7)
Embodiment of the present invention7OFDM receiving apparatus according to the embodiment5Has the same configuration as that of the OFDM receiver according to the first embodiment, except that the signal is input to a phase information generator after passing through an analog LPF.
[0073]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.71 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the drawings, the embodiment5The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0074]
LPFs 1501 and 1502 are analog filters and remove unnecessary frequency components. Outputs of the LPFs 1501 and 1502 are converted into digital signals by A / D converters 1503 and 1504 and input to the phase information generator 109.
[0075]
As described above, according to the present embodiment, the LPF that passes a signal before being input to the phase information generator is an analog filter,furtherSince the operation speed of the A / D converter can be reduced, the signal transmission speed can be increased.
[0076]
(Embodiment8)
Embodiment of the present invention8OFDM receiving apparatus according to the embodiment7Has the same configuration as that of the OFDM receiver according to the first embodiment, except that the threshold used is changed according to the line quality.
[0077]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.81 is a main block diagram showing a schematic configuration of an OFDM receiving apparatus according to the first embodiment. In the figure,Embodiment 2 andThe same components are denoted by the same reference numerals, and detailed description will be omitted.
[0078]
When the signal-to-noise power ratio is low, the influence of thermal noise and the like becomes large, and the amplitude error and phase error become large. To change.
[0079]
The switch 1701 is controlled by a determination error output from the determiner 902, and selectively outputs a threshold value E and a threshold value F. Here, the threshold value E is larger than the threshold value F, and the determination error is a constant value.If it exceedsThe threshold value E, which is the larger value, is output to the subtractor 1601, and if it is equal to or smaller than the predetermined value, the threshold value F, which is the smaller value, is output.
[0080]
As described above, according to the present embodiment, by making the threshold variable according to the channel quality, it is possible to prevent symbol synchronization from being established in a section where no signal is transmitted.ThanIt can be performed with high accuracy.
[0081]
(Embodiment9)
Embodiment of the present invention9OFDM receiving apparatus according to the embodiment2, Except that the number of times that the absolute value of the difference between the phase information at the current time and the phase information one symbol before falls below a predetermined threshold exceeds a certain number of times. Is added to the condition for acquiring symbol synchronization.
[0082]
Less than,FIG.as well asFIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.91 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to a first embodiment;FIG.Is an embodiment of the present invention.9FIG. 2 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiver according to the first embodiment. In the drawings, the embodiment2The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0083]
FIG.In, the control circuit 1801 determines whether or not the number of times that the difference between the phase information at the current time and the phase information one symbol before falls below a predetermined threshold exceeds a certain number of times. Output to the AND circuit 1802 as a control signal. The AND circuit 1802 transmits the head timing of the effective symbol detected by the determiner 115 to the FFT circuit 106 and selectively switches whether to use the FFT start trigger according to the output of the control circuit 1801.
[0084]
FIG., The subtractor 1901 subtracts the absolute value of the difference between the phase information at the current time, which is the output of the absolute value detector 112, and the phase information one symbol before, from the threshold G, and the decision unit 1902 determines Make a decision.
[0085]
The counter 1903 counts and outputs the number of times the absolute value of the phase difference falls below the threshold value among the determination results of the determiner 1902. The subtractor 1904 subtracts the output of the counter 1903 from the threshold value H, and the determiner 1905 makes a magnitude determination. As described above, the output of the determiner 1905 is a control signal indicating whether or not the number of times that the difference between the phase information at the current time and the phase information one symbol before falls below a predetermined threshold exceeds a certain number. And output to the AND circuit 1802.
[0086]
As described above, according to the present embodiment, only when the number of times the absolute value of the difference between the phase information at the current time and the phase information one symbol before falls below a predetermined threshold exceeds a certain number of times. By using the start timing of an effective symbol as an FFT start trigger, it is possible to prevent symbol synchronization from being established in a section where no signal is transmitted.ThanIt can be performed with high accuracy.
[0087]
(Embodiment10)
Embodiment of the present invention10OFDM receiving apparatus according to the embodiment9, Except that the counter in the control circuit counts the difference between the number of absolute values of the phase difference below the threshold value and the number of phase differences exceeding the threshold value.
[0088]
Less than, FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.10FIG. 2 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiver according to the first embodiment. In the drawings, the embodiment9The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0089]
FIG.Counter 2001FIG.Unlike the counter 1903, the judgment result output from the judging device 1902 not only counts the number of times the absolute value of the phase difference falls below the threshold value G, but also judges that the absolute value of the phase difference When it exceeds, reduce the number of times it counts down by one.
[0090]
For example, the case where the absolute value of the phase difference is less than the threshold value G in the determination result, which is the output of the determiner 1902, continues three times, and thereafter, the determination result, which is the output of the determiner 1902, indicates the absolute value of the phase difference. When the threshold value G is exceeded, the number of times the phase difference output from the counter falls below the threshold value is two.
[0091]
As described above, according to the present embodiment, the number of times that the absolute value of the difference between the phase information at the current time and the phase information one symbol earlier is below a predetermined threshold value, and the number of times that the absolute value is above the threshold value Only when the difference exceeds a certain number of times, the start timing of an effective symbol is used as an FFT start trigger to prevent symbol synchronization from being established in a section where no signal is transmitted.ThanIt can be performed with high accuracy.
[0092]
(Embodiment11)
Embodiment of the present invention11OFDM receiving measures according to the embodiment9Has the same configuration as that of the OFDM receiver according to the above, except that the number of times that the difference between the phase information at the current time and the phase information one symbol before falls below the threshold falls within a certain range. In addition to the conditions.
[0093]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.11FIG. 2 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiver according to the first embodiment. In the drawings, the embodiment9The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0094]
The subtractor 2101 subtracts the output of the counter 1903 from the threshold value, and the magnitude determiner 2102 determines the magnitude. This determination result is output to the AND circuit 2103 as a control signal. The logical product circuit 2103 calculates the logical product of the output of the determiner 1905 and the output of the determiner 2102, and outputs a control signal to the logical product circuit 1802.
[0095]
Here, the threshold value input to the subtractor 2101 has a larger value than the threshold value input to the subtractor 1904. That is, whether the output of the counter 1903 is larger than the threshold value input to the subtractor 1904 and smaller than the threshold value input to the subtractor 2101, that is, a value between the two threshold values is obtained. Is determined.
[0096]
As described above, according to the present embodiment, the number of times that the difference between the phase information at the current time and the phase information one symbol before falls below the threshold value is within a certain range, and the condition for obtaining the symbol synchronization is set. To prevent symbol synchronization from being established during periods when signals are not being transmitted.ThanIt can be performed with high accuracy.
[0097]
(Embodiment12)
Embodiment of the present invention12OFDM receiving apparatus according to the embodiment11Has the same configuration as that of the OFDM receiver according to the above, except that the threshold value to be compared with the absolute value of the phase difference is changed according to the channel quality.
[0098]
Less than,FIG.as well asFIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.121 is a main block diagram illustrating a schematic configuration of an OFDM receiving apparatus according to a first embodiment;FIG.Is an embodiment of the present invention.12FIG. 2 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiver according to the first embodiment. In the drawings, the embodiment2as well as11The same components as those described above are denoted by the same reference numerals, and detailed description thereof will be omitted.
[0099]
When the signal-to-noise power ratio is low, the effects of thermal noise and the like become large, and the amplitude error and phase error become large. To change.
[0100]
FIG.In, the control circuit 2201 inputs the output of the absolute value detector 112 and the output of the determiner 902.
[0101]
FIG., The switch 2301 is controlled by the line quality information output from the determiner 902, and selectively outputs the threshold I and the threshold J. Here, the threshold value I is larger than the threshold value J, and the determination error is a constant value.If it exceedsThe threshold value I, which is the larger value, is output to the subtractor 1901. If the threshold value I is smaller than a certain value, the threshold value J, which is the smaller value, is output.
[0102]
As described above, according to the present embodiment, by making the threshold variable according to the channel quality, it is possible to prevent symbol synchronization from being established in a section where no signal is transmitted.ThanIt can be performed with high accuracy.
[0103]
(EmbodimentThirteen)
Embodiment of the present inventionThirteenHas the same configuration as that of the OFDM receiver according to the first embodiment, except that an error due to a frequency offset shift is removed from the integrated absolute value of the phase rotation.
[0104]
Less than,FIG.The OFDM receiving apparatus according to the present embodiment will be described using FIG.FIG.Is an embodiment of the present invention.ThirteenFIG. 2 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiver according to the first embodiment. In the figure, the same components as those of the first embodiment are denoted by the same reference numerals, and the detailed description is omitted.
[0105]
When the frequency offset is large and is shifted by, for example, about 45 degrees, the sum of the absolute values of the phase rotations includes an error due to the frequency offset shift. Therefore, in the present embodiment, this is removed.
[0106]
The integrator 2501 integrates the phase rotation amount output from the subtractor 110. As a result, the amount of phase rotation per symbol due to the frequency offset shift is obtained. Accordingly, the subtractor 2502 subtracts the output of the integrator 2501 from the integrated absolute value of the phase rotation, which is the output of the integrator 113, to obtain the absolute value of the phase rotation amount from which the phase rotation amount due to the frequency offset has been removed. Can be calculated.
[0107]
As described above, according to the present embodiment, it is possible to increase the accuracy of calculating the amount of phase rotation when detecting the head of an effective symbol, and thus it is possible to improve the accuracy of symbol synchronization.
【The invention's effect】
As described above, according to the present invention,The detection accuracy of the start timing of the fast Fourier transform processing can be improved.
[Brief description of the drawings]
FIG. 1 is a main block diagram showing a schematic configuration of an OFDM receiving apparatus according to Embodiment 1 of the present invention.
FIG. 2 is a graph showing an integration result of a guard section in the OFDM receiving apparatus according to the embodiment.
FIG. 3 is an embodiment of the present invention.2Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 4 is an embodiment of the present invention.3Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 5 is an embodiment of the present invention.4Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 6 is an embodiment of the present invention.5Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 7 is an embodiment of the present invention.6Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 8 is an embodiment of the present invention.7Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 9 is an embodiment of the present invention.8Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 10 is an embodiment of the present invention.9Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 11 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiving apparatus according to the above-described embodiment.
FIG. 12 is an embodiment of the present invention.10Block diagram showing a schematic configuration of a control circuit of an OFDM receiver according to the present invention.
FIG. 13 is an embodiment of the present invention.11Block diagram showing a schematic configuration of a control circuit of an OFDM receiver according to the present invention.
FIG. 14 is an embodiment of the present invention.12Block diagram showing a schematic configuration of an OFDM receiver according to the present invention.
FIG. 15 is a main block diagram showing a schematic configuration of a control circuit of the OFDM receiving apparatus according to the embodiment.
FIG. 16 is an embodiment of the present invention.ThirteenBlock diagram showing a schematic configuration of a control circuit of an OFDM receiver according to the present invention.
FIG. 17 is a main block diagram showing a schematic configuration of a conventional OFDM receiver.
FIG. 18 is a schematic view of a frame format in OFDM wireless communication;
FIG. 19 is a graph showing a result of integrating guard intervals in a conventional OFDM receiver.
[Explanation of symbols]
101 Quadrature detector
106 FFT circuit
107 delay detector
108 Judge
109 Phase information generator
112 Absolute value detector
1801 control circuit

Claims

ＯＦＤＭ方式の受信信号の位相と、この位相を所定シンボル分遅延させた位相とを減算処理して位相差を検出する位相差検出手段と、
検出された位相差の絶対値を積算する絶対値積算手段と、
この絶対値積算手段の出力が任意のしきい値を下回るタイミングを検出し、このタイミングを前記受信信号に対する高速フーリエ変換処理開始のタイミングに設定するタイミング制御手段と、
を具備することを特徴とするＯＦＤＭ受信装置。Phase difference detecting means for detecting a phase difference by subtracting a phase of a received signal of the OFDM system from a phase obtained by delaying the phase by a predetermined symbol;
An absolute value integrating means for integrating the absolute value of the detected phase difference;
Timing control means for detecting a timing at which the output of the absolute value integrating means falls below an arbitrary threshold value, and setting this timing as a timing for starting a fast Fourier transform process on the received signal;
An OFDM receiver comprising:

前記絶対値積算手段は、任意のしきい値以下の前記位相差の絶対値のみを積算することを特徴とする請求項１記載のＯＦＤＭ受信装置。2. The OFDM receiving apparatus according to claim 1, wherein said absolute value integrating means integrates only absolute values of said phase difference equal to or less than an arbitrary threshold value.

前記絶対値積算手段は、前記しきい値を受信信号の受信レベルに応じて変えることを特徴とする請求項２記載のＯＦＤＭ受信装置。 3. The OFDM receiving apparatus according to claim 2 , wherein said absolute value integrating means changes said threshold value according to a reception level of a reception signal.

前記位相検出手段は、不要周波数成分除去後の受信信号の同相成分及び直交成分のサンプリング数を減らす間引部を有することを特徴とする請求項１記載のＯＦＤＭ受信装置。2. The OFDM receiving apparatus according to claim 1 , wherein said phase detecting means includes a thinning section for reducing the number of sampling of the in-phase component and the quadrature component of the received signal after removing unnecessary frequency components.

前記タイミング制御手段は、前記絶対値積算手段が算出した位相差の絶対値と任意のしきい値との大小判定する比較部と、この比較部における大小判定結果において前記位相差の絶対値の方が小さくなる回数を数えるカウンタ部と、を有し、前記カウンタ部が数えた前記回数が任意のしきい値を上回った時のみ高速フーリエ変換処理開始のタイミングを設定することを特徴とする請求項１記載のＯＦＤＭ受信装置。The timing control means includes: a comparing unit that determines the magnitude of the absolute value of the phase difference calculated by the absolute value integrating means and an arbitrary threshold value; claims but has a counter for counting the smaller number, wherein the number of times the counter has counted to and sets the timing of look fast Fourier transform processing start when exceeded any threshold 2. The OFDM receiver according to 1 .

前記タイミング制御手段は、任意に定められた異なる値を持つ２つのしきい値を有し、前記カウンタ部が出力した回数が前記２つのしきい値の間の値を取る時のみ高速フーリエ変換処理開始のタイミングを設定することを特徴とする請求項５記載のＯＦＤＭ受信装置。The timing control means has two thresholds having arbitrarily determined different values, and performs fast Fourier transform processing only when the number of times output by the counter section takes a value between the two thresholds. 6. The OFDM receiver according to claim 5 , wherein a start timing is set.

前記絶対値積算手段は、前記位相差検出手段の出力である位相差を積算する位相差積算部と、前記位相差検出手段の出力である位相差の絶対値を算出し積算した値から前記位相差積算部の出力を減算する減算部と、を有することを特徴とする請求項１記載のＯＦＤＭ受信装置。The absolute value integrating means includes a phase difference integrating unit that integrates a phase difference output from the phase difference detecting means, and an absolute value of the phase difference output from the phase difference detecting means. The OFDM receiving apparatus according to claim 1 , further comprising: a subtraction unit that subtracts an output of the phase difference integration unit.

ＯＦＤＭ方式の受信装置における高速フーリエ変換処理の開始タイミングの設定方法であって、
ＯＦＤＭ方式の受信信号の位相差の絶対値を積算し、
積算した結果が任意のしきい値を下回るタイミングを前記受信信号に対する高速フーリエ変換処理の開始タイミングに設定する、
ことを特徴とするタイミング設定方法。 A method for setting a start timing of a fast Fourier transform process in an OFDM receiving apparatus,
Integrating the absolute value of the phase difference of the received signal of the OFDM method,
Setting the timing at which the result of the integration is below an arbitrary threshold value as the start timing of the fast Fourier transform process for the received signal ;
A timing setting method characterized in that :