JP3576071B2 - Plasma display panel and method of manufacturing the same - Google Patents
Plasma display panel and method of manufacturing the same Download PDFInfo
- Publication number
- JP3576071B2 JP3576071B2 JP2000178928A JP2000178928A JP3576071B2 JP 3576071 B2 JP3576071 B2 JP 3576071B2 JP 2000178928 A JP2000178928 A JP 2000178928A JP 2000178928 A JP2000178928 A JP 2000178928A JP 3576071 B2 JP3576071 B2 JP 3576071B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- panel
- discharge
- plasma display
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)
- Gas-Filled Discharge Tubes (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、表示デバイスなどに用いるプラズマディスプレイパネルに関し、特に、放電遅れを解消するためのパネル構造に関する。
【0002】
【従来の技術】
従来のプラズマディスプレイパネルは、図5に示すような構成のものが一般的である。
このプラズマディスプレイパネルは、前面パネル100と背面パネル200とからなる。前面パネル100は、前面ガラス基板101上に走査電極102a、維持電極102bが交互にストライプ状に形成され、さらにそれが誘電体ガラス層103及び酸化マグネシウム(MgO)からなる保護層104により覆われて形成されたものである。
【0003】
背面パネル200は、背面ガラス基板201上に、ストライプ状にアドレス電極202が形成され、これを覆うように電極保護層203が形成され、更にアドレス電極202を挟むように電極保護層203上にストライプ状に隔壁204が形成され、更に隔壁204間に蛍光体層205が設けられて形成されたものである。そして、このような前面パネル100と背面パネル200とが貼り合わせられ、隔壁204で仕切られた空間210に放電ガスを封入することで放電空間が形成される。前記蛍光体層はカラー表示のために通常、赤、緑、青の3色の蛍光体層が順に配置されている。
【0004】
そして、放電空間210内には例えばネオン及びキセノンを混合してなる放電ガスが通常、0.67×105Pa程度の圧力で封入されている。
次に、前記プラズマディスプレイパネルの駆動方式について説明する。
図6は、前記プラズマディスプレイパネルの駆動回路の構成を示したブロック図である。
【0005】
当該駆動回路は、アドレス電極駆動部220と、走査電極駆動部230と、維持電極駆動部240とから構成されている。
プラズマディスプレイパネルのアドレス電極202にアドレス電極駆動部220が接続され、走査電極102aに走査電極駆動部230が接続され、維持電極102bに維持電極駆動部240が接続されている。
【0006】
一般に交流型のプラズマディスプレイパネルでは1フレームの映像を複数のサブフィールド(S.F.)に分割することによって階調表現をする方式が用いられている。そして、この方式ではセル中の気体の放電を制御するために1S.F.を更に4つの期間に分割する。この4つの期間について図7を使用して説明する。図7は、1S.F.中の駆動波形である。
【0007】
この図7においてセットアップ期間250では放電が生じやすくするためにPDP内の全セルに均一的に壁電荷を蓄積させる。アドレス期間260では点灯させるセルの書き込み放電を行う。サステイン期間270では前記アドレス期間260で書き込まれたセルを点灯させその点灯を維持させる。イレース期間280では壁電荷を消去させることによってセルの点灯を停止させる。
【0008】
セットアップ期間250では走査電極102aにアドレス電極202および維持電極102bに比べ高い電圧を印加しセル内の気体を放電させる。それによって発生した電荷はアドレス電極202,走査電極102aおよび維持電極102b間の電位差を打ち消すようにセルの壁面に蓄積されるので、走査電極102a付近の保護膜表面には負の電荷が壁電荷として蓄積され、またアドレス電極付近の蛍光体層表面および維持電極付近の保護膜表面には正の電荷が壁電荷として蓄積される。この壁電荷により走査電極−アドレス電極間、走査電極−維持電極間には所定の値の壁電位が生じる。
【0009】
アドレス期間260ではセルを点灯させる場合には走査電極102aにアドレス電極202および維持電極102bに比べ低い電圧を印加させることにより、つまり走査電極−アドレス電極間には前記壁電位と同方向に電圧を印加させるとともに走査電極−維持電極間に壁電位と同方向に電圧を印加させることにより書き込み放電を生じさせる。これにより蛍光体層表面、保護層表面には負の電荷が蓄積され走査側電極付近の保護層表面には正の電荷が壁電荷として蓄積される。これにより維持−走査電極間には所定の値の壁電位が生じる。
【0010】
サステイン期間270では走査電極102aに維持電極102bに比べ高い電圧を印加させることにより、つまり維持電極−走査電極間に前記壁電位と同方向に電圧を印加させることにより維持放電を生じさせる。これによりセル点灯を開始させることができる。そして、維持電極−走査電極交互に極性が入れ替わるようにパルスを印加することにより断続的にパルス発光させることができる。
【0011】
イレース期間280では、幅の狭い消去パルスを維持電極102bに印加することによって不完全な放電が発生し壁電荷が消滅するため消去が行われる。
【0012】
【発明が解決しようとする課題】
ところで、セル構造の高精細化に伴って走査線数が増加するためにテレビ映像を表示する場合には1フィールド=1/60[s]内で全てのシーケンスを終了させる必要がある。これに応えるには、書き込み期間に印加するアドレスパルスのパルス幅を狭くして高速駆動を行なう必要があるが、パルスの立ち上がりからかなり遅れて放電が行われるという「放電遅れ」が存在するために、印加されたパルス幅内で放電が終了する確率が低くなり、本来点灯すべきセルに書き込み等が出来ずに点灯不良が生じてしまう。
【0013】
本発明は上記問題点に鑑みてなされた発明であって、「放電遅れ」を防止するのに効果的な構造を備えたプラズマディスプレイパネル並びにその製造方法を提供することを目的としてなされたものである。
【0014】
【課題を解決するための手段】
まず、放電遅れは、放電が開始される際にトリガーとなる初期電子が基板表面から放電空間中に放出されにくいことが主要な要因として考えられている。
従って、この初期電子が放出されやすい状況を作り出すことができれば、放電遅れを効果的に防止することができると考えられる。
【0015】
このための方法として、アドレス時・放電維持時の駆動パルス電圧を上昇させるか、或いは電極間距離を短縮する方法が考えられる。しかし、パルス電圧の増加は、駆動回路のスイッチング素子の耐圧とスルーレートとが相反する関係にあるため、高耐圧素子ではパルスの立ち上がりが鈍り、放電遅れ時間の抑制には限界がある。また、電極間距離を短縮することは、同時に隔壁の高さを低下させることになるが、このように隔壁の高さを低下させれば放電空間そのものが縮小し、プラズマを取り囲む単位体積あたりの放電空間を囲う壁の面積が増加するため、プラズマが壁面に衝突した際に消滅してしまうといういわゆる壁面損失によって効率が低下することとなる。
【0016】
従って、発明者らは、このように駆動回路の構成や、電極間の距離には変更を加えず従来のものを踏襲したとしても、放電遅れを防止することができるパネル構造を模索した結果、本発明に想到した。
つまり、上記目的を達成するために本発明は、ストライプ状に配された第一の電極と第二の電極との電極対が複数対並設され、更に当該複数対の電極対が誘電体層で被覆されてなる第一の基板と、第三の電極がストライプ状に配された第二の基板とが、隔壁を介在させて対向された状態で配置してなるプラズマディスプレイパネルであって、前記誘電体層の表面層は、第二の基板側に向けて突出するように針状結晶が形成された誘電体保護膜であることを特徴とする。
【0017】
これにより、誘電体層の表面層において、放電空間に向けて電子が放出される表面積を大きくとることができる。その結果、アドレス放電や維持放電のためのトリガー電子が放出され易くなるので、アドレス放電や維持放電の際の放電遅れを抑えることができ、電圧印加に対する放電の発生の応答性を改善して、良好な画像を表示することが可能となる。
【0018】
ここで前記針状結晶は、MgOの単結晶であり、MgO膜表面において針状結晶が成長している部分が面積比率で25%以上存在するものとすることが望ましい。
ここで、前記針状結晶は、長さ50nm以上、かつ、径が300nm以上とすることが望ましい。
【0019】
ここで、前記針状結晶は、第一の電極と第二の電極との間の放電ギャップに対応する部分以外の誘電体表面層に形成されているものとすることができる。
また、上記目的を達成するために本発明は、予め形成された誘電体保護層表面をスパッタする第一の工程と、第一の工程の後、誘電体保護層表面にスパッタして飛散した誘電体保護層の構成材料を堆積させる第二の工程とを含むことを特徴とするプラズマディスプレイパネルの製造方法を提供する。
【0020】
ここで、更に、パネルの発光特性及び放電特性を安定化させるためにエージング処理を施す第三の工程を備え、当該第三の工程は前記第一の工程及び第二の工程を伴うものとすることが、針状結晶を形成するための作業工程とエージング処理を施す作業工程とを共通の工程とすることができ、作業工程数を減らすことができるため望ましい。
【0021】
ここで、前記第三の工程は、断続的に点灯を行うものであって、前記第一の工程は、点灯期間に行ない、前記第二の工程は非点灯期間に行うことができる。
ここで、前記第三の工程は、パネルの表示領域をスキャンすることにより行うことができる。
これにより、駆動回路への負担等を軽減させることができる。更に、発熱を抑えエージング処理中におけるパネルの熱割れも減少させられる。
【0022】
以下に本発明に係る実施の形態のAC型プラズマディスプレイパネルについて図面を参照としながら具体的に説明する。
図1は、本発明の一実施の形態に係る交流面放電型プラズマディスプレイパネル1(以下、単にPDP1という。)の部分斜視図である。
【0023】
このPDP1は、各電極にパルス状の電圧を印加することで放電を放電空間30内で生じさせ、放電に伴って背面パネルPA2側で発生した各色の可視光を前面パネルPA1の主表面から透過させる交流面放電型のPDPである。
前面パネルPA1は、走査電極12aと維持電極12bとがストライプ状に複数対配(図では便宜上1対を記載してある)された前面ガラス基板11上に、表面11aを覆うように誘電体ガラス層13が形成されており、更に、この誘電体ガラス層13を覆うようにMgOからなる保護層14が形成されたものである。
【0024】
背面パネルPA2は、アドレス電極17が前記走査電極12aと維持電極12bと直交するようにストライプ状に配された背面ガラス基板16上に、当該アドレス電極17を覆うようにアドレス電極を保護するとともに可視光を前面パネル側に反射する作用を担う電極保護層18が形成されており、この電極保護層18上にアドレス電極17と同じ方向に向けて伸び、アドレス電極17を挟むように隔壁19が立設され、更に、当該隔壁19間に蛍光体層20が配されたものである。
【0025】
上記構成のPDPの駆動は上記した図6に示す駆動回路を用いて、図7に示す駆動波形に基づいて駆動される。なお、アドレス駆動部220には、アドレス電極17が接続され、走査電極駆動部230には、走査電極12aが、維持電極駆動部240には、維持電極12bが接続される。
<細部の構造>
図2(a)は、図1におけるA−A’線を含む垂直断面図であり、図2(b)は、図1におけるB−B’線を含む垂直断面図であり、図2(c)は、図2(b)における丸枠31で囲んだ要素部分の拡大図である。
【0026】
図2に示すように、上記PDPにおいては保護層14の構成が特徴的である。即ち、保護層14は、非針状結晶部14aと針状結晶部14bとからなる。
非針状結晶部14aは、走査電極12aと維持電極12bとの間に形成された放電ギャップ12c及び隔壁19に接する部分12dに形成された薄膜部分である。この部分には、複数のMgO単結晶の柱状体が緻密に配列して形成されている。
【0027】
針状結晶部14bは、放電ギャップ12c及び隔壁19に接する部分12d以外の部分に形成されており、複数の針状単結晶体14b1が、放電空間30に臨むように互いに同方向に同じ姿勢で密集している。
<作用効果>
上記のように、保護層14において、針状単結晶体14b1が放電空間に臨むことによって、放電空間30に向けて電子が放出される表面積を大きくとることができる。その結果、アドレス放電や維持放電のためのトリガー電子が放出され易くなるので、アドレス放電や維持放電の際の放電遅れを抑えることができ、電圧印加に対する放電の発生の応答性を改善して、良好な画像を表示することが可能となる。
【0028】
針状単結晶体14b1と針状単結晶体14b1とが接する境界部(粒界)14b2付近に形成された酸素欠損部位(不図示)にトラップされた電子は、放電空間30に露出側であれば、放電空間30に放出され易いが、基板側にトラップされた電子は放出され難い。従って、針状単結晶体14b1は、ある程度の密度存在することが必要ではあるが、放電空間30側には境界部14b2があまり存在しないようにすることが望ましい。つまり、図2(c)に示すように、針状単結晶体14b1は放電空間30に孤立して突出して露出した突出露出部14b3が多数存在することが望ましい。これにより、放電空間30に向けて電子が放出され易くなる。なお、電子は突出露出部14b3の表面部分に形成された酸素欠損部位にトラップされそこから放電空間30に放出される。
【0029】
このような観点から、針状単結晶体14b1の大きさや一定の面積に占める密度を規定することは重要である。具体的には、針状単結晶体14b1の長さを50nm以上、かつ、径を300nm以上であることがより望ましい。また、この針状結晶部14bにおける針状単結晶体14b1は、MgO膜表面において成長している部分が面積比率で25%以上存在するようにすることが望ましい。このように規定することによって、アドレス放電や維持放電の際の放電遅れを更に効果的に抑えることができる。
【0030】
<PDPの製造方法>
次に、PDPの製造方法について説明する。
・PDPの組立;
前面パネルPA1の作製:
まず、前面ガラス基板11上に走査電極12a、維持電極12bが交互に配列するように形成する。
【0031】
走査電極12a、維持電極12bは、金属電極であって、白金を電子ビーム蒸着法によって成膜した後、リフトオフ法によってパターニングすることによって形成される。なお、ITOなどの透明電極と金属電極の対により各走査電極12a及び維持電極12bとを形成しても構わない。
次に、前記走査電極12a及び維持電極12bを覆うように、誘電体ガラス層をスクリーン印刷法などの公知の印刷法によって印刷後焼成することによって形成する。
【0032】
次に、誘電体ガラス層13表面にMgO膜(ここでは、針状結晶部14bが形成される前のもの)を形成する。具体的には、誘電体ガラス層13の表面にMgO薄膜を電子ビーム蒸着法を用いて析出させることにより形成する。
背面パネルPA2の作製:
背面パネルPA2は、背面ガラス基板16上にアドレス電極17を形成し、その上を電極保護層18で覆い、この電極保護層18の表面に隔壁19を形成し、その後、蛍光体層20を形成することによって作製する。
【0033】
アドレス電極17は、背面ガラス基板16上に前記走査電極12a、維持電極12bと同様の方法にて作製する。
電極保護層18は、アドレス電極17の上にスクリーン印刷法などの印刷法を用いて印刷後、焼成することによって形成されたもので、前記誘電体ガラス層13と同じようなガラスの組成物に、酸化チタン(TiO2)粒子を含有させた薄膜である。
【0034】
隔壁19は、スクリーン印刷法、リフトオフ法、或いはサンドブラスト法等の方法で隔壁形成原料を塗布した後、これを焼成し、その後隔壁頂部に加工処理を施すことによって形成されたものである。
蛍光体層20は、スクリーン印刷法、ノズル噴霧法などの方法によって形成されたものである。なお、蛍光体には、赤色、緑色、青色の3色を用いる。そして、例えば、以下のものを用いることができる。
【0035】
赤色蛍光体 : Y2O3:Eu3+
緑色蛍光体 : Zn2SiO4:Mn
青色蛍光体 : BaMgAl10O17:Eu2+
パネル張り合わせ:
次に、前面パネルPA1と背面パネルPA2とを走査電極12a、維持電極12bとアドレス電極17とが直交する状態に位置合わせして両パネルを張り合わせる。その後、隔壁19に仕切られた放電空間30内に放電ガス(例えば、He−Xe系、Ne−Xe系の不活性ガス)を所定の圧力で封入する。
【0036】
以上のようにして作製したPDPに図3に示すようにアドレス駆動部220、走査電極駆動部230、維持電極駆動部240を接続して、アドレス電極17を接地(GND)し、走査電極12b、維持電極12bに所定の周期で交互に電圧を印加することにより、エージング処理を施す。このエージング処理では、パネルの発光特性及び放電特性を安定化させる共に、MgO膜に針状結晶部14bが形成されるものである。
【0037】
・エージング処理;
上記のようにして作成したPDPを最後にエージング処理を施すことによって、保護層14の表面にMgOの針状結晶を析出させる。
図4は、前記エージング処理における駆動波形を示すタイムチャートである。エージング処理は、画像表示領域全面において、パネル点灯期間40、パネル非点灯期間41とが交互に繰り返されるように電圧を所定の周期で印加することによって行われる。ここで、印加する電圧は、通常のエージング処理で印加する電圧よりも高い電圧を印加する。これは、MgO膜の表面を効率良くスパッタするためである。また、走査電極12及び維持電極12bに電圧の大きさを交互に反転させるように電圧を印加する。これは、このように印加することで、パネルの実駆動方式に近い状態でエージング処理を施すことができるからである。
【0038】
パネル点灯期間40において、予め前面パネル側に形成されたMgO膜表面がスパッタされる。パネル非点灯期間41において、スパッタされ、放電空間中に飛散したMgOがMgO膜上に堆積する。そして、このようなパネル点灯期間40及びパネル非点灯期間41を複数回繰り返すことによって、MgO膜上にMgOが針状に成長され、針状結晶部14bが形成される。なお、このようにMgO膜スパッタ・MgO堆積という処理を施すためには、前面パネルを重力方向に位置させた状態で処理することは言うまでもない。
【0039】
パネル点灯期間40とパネル非点灯期間41との比率については、前者よりも後者の方を長くとることが望ましい。これは、一回のスパッタにより放電空間中に飛散したMgOを十分に堆積させるためである。具体的には、パネル非点灯期間41に対して、25〜33%の時間にパネル点灯期間40を設定することが望ましい。なお、パネル点灯期間40の実時間は、1.0〜1.5秒とすることが望ましい。
【0040】
以上のようなエージング処理を施すことにより、従来のエージング処理で目的とされるパネルの発光特性及び放電特性を安定化させることに加えて、MgO膜に前記針状結晶部14bを形成することができる。
針状結晶部14bは上記のように、放電ギャップ12c及び隔壁19に接する部分12d以外の部分に形成されるが、これは、走査電極12a及び維持電極12bを覆う部分のMgO膜表面で、前記スパッタが主に行われ、その部分にMgOが主に堆積するためである。
【0041】
なお、前記パネル点灯期間及びパネル非点灯期間の繰返しを、パネル表示領域全面で同時に行うのではなく、走査電極12a或いは維持電極12bの何れかの電極配線を各電極毎に独立して行い、電圧印加のタイミングを各電極毎にずらし、表示領域を時間毎に変化させれば(画像表示領域をスキャンすること)、回路への負担等を軽減させることができる。更に、発熱を抑えエージング処理中におけるパネルの熱割れも減少させられる。
【0042】
また、保護層14の放電空間30に臨む表面積を拡大して、保護層表面からの電子を放出させやすい構造とする手法として、MgO薄膜を電子ビーム蒸着法を用いて析出させることにより形成した後、液相エッチング或いは気相エッチング等を施すことによりMgO膜表面に凹凸を形成する方法も考えられる。しかし、この場合には、放電空間に臨む表面積を拡大することはできても、柱状のMgO単結晶体同士が接する境界部分が多数存在するので、放電空間30内に上記針状結晶体14b1により保護層の表面積を拡大する場合に比べて、放電空間30に電子は放出され難くあまり効果が得られない。
【0043】
更に、上記説明では、エージング処理に伴って針状結晶部を形成したが、これに限らず、前面パネルと背面パネルとを張り合わせる前に、前面パネルのMgO膜に対して、上記したようなMgO膜スパッタ・MgO堆積の処理を施すことでも同様に針状結晶部を形成することは可能である。但し、エージング処理に伴って針状結晶部を形成する方法の方が、放電空間30という狭い空間領域にスパッタされたMgO膜材料を飛散させるため、当該材料が拡散せず効率良く針状結晶体を形成することができる。
【0044】
【発明の効果】
以上説明したように、本発明は、ストライプ状に配された第一の電極と第二の電極との電極対が複数対並設され、更に当該複数対の電極対が誘電体層で被覆されてなる第一の基板と、第三の電極がストライプ状に配された第二の基板とが、隔壁を介在させて対向された状態で配置してなるプラズマディスプレイパネルであって、前記誘電体層の表面層は、第二の基板側に向けて突出するように針状結晶が形成された誘電体保護膜であることを特徴とする。
【0045】
これにより、誘電体層の表面層において、放電空間に向けて電子が放出される表面積を大きくとることができる。その結果、アドレス放電や維持放電のためのトリガー電子が放出され易くなるので、アドレス放電や維持放電の際の放電遅れを抑えることができ、電圧印加に対する放電の発生の応答性を改善して、良好な画像を表示することを可能とする。
【図面の簡単な説明】
【図1】実施の形態のプラズマディスプレイパネルを示す部分斜視図である。
【図2】(a) 図1におけるA−A’線を含む垂直断面図である。
(b) 図1におけるB−B’線を含む垂直断面図である。
(c)(b)図における丸枠31で示す要素部分の拡大図である。
【図3】エージング処理時のプラズマディスプレイパネルと駆動回路との接続状態を示すブロック図である。
【図4】エージング処理における駆動波形を示すタイムチャートである。
【図5】従来のプラズマディスプレイパネルを示す部分斜視図である。
【図6】プラズマディスプレイパネルと駆動回路との従来及び本発明に共通な接続状態を示すブロック図である。
【図7】従来及び本発明に共通なプラズマディスプレイパネルの駆動波形を示すタイムチャートである。
【符号の説明】
PA1 前面パネル
PA2 背面パネル
1 交流面放電型プラズマディスプレイパネル(PDP)
11 前面ガラス基板
11a 表面
12a 走査電極
12b 維持電極
12c 放電ギャップ
13 誘電体ガラス層
14 MgO保護層
14a 非針状結晶部
14b 針状結晶部
14b1 針状単結晶体
14b2 境界部
14b3 突出露出部
16 背面ガラス基板
17 アドレス電極
18 電極保護層
19 隔壁
20 蛍光体層
30 放電空間
31 図2(c)に示した拡大部分を示す丸枠
40 パネル点灯期間
41 パネル非点灯期間
220 アドレス駆動部
230 走査電極駆動部
240 維持電極駆動部[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a plasma display panel used for a display device or the like, and more particularly, to a panel structure for eliminating a discharge delay.
[0002]
[Prior art]
A conventional plasma display panel generally has a configuration as shown in FIG.
The plasma display panel includes a
[0003]
In the
[0004]
The
Next, a driving method of the plasma display panel will be described.
FIG. 6 is a block diagram showing a configuration of a driving circuit of the plasma display panel.
[0005]
The drive circuit includes an address
The
[0006]
In general, in an AC type plasma display panel, a method of expressing a gradation by dividing one frame of video into a plurality of subfields (SF) is used. In this method, 1S. Is applied to control the discharge of gas in the cell. F. Is further divided into four periods. The four periods will be described with reference to FIG. FIG. F. It is a middle drive waveform.
[0007]
In FIG. 7, in the setup period 250, wall charges are uniformly accumulated in all the cells in the PDP in order to easily generate a discharge. In the address period 260, writing discharge of a cell to be lit is performed. In the sustain period 270, the cells written in the address period 260 are turned on and the lighting is maintained. In the erase period 280, the lighting of the cell is stopped by erasing the wall charges.
[0008]
In the setup period 250, a higher voltage is applied to the
[0009]
In the address period 260, when a cell is turned on, a voltage lower than that of the
[0010]
In the sustain period 270, a sustain discharge is generated by applying a higher voltage to the
[0011]
In the erase period 280, an incomplete discharge is generated by applying a narrow erase pulse to the
[0012]
[Problems to be solved by the invention]
By the way, when a television image is displayed because the number of scanning lines increases as the definition of the cell structure increases, it is necessary to end all the sequences within 1 field = 1/60 [s]. In order to respond to this, it is necessary to perform high-speed driving by narrowing the pulse width of the address pulse applied during the writing period.However, there is a "discharge delay" that discharge occurs considerably after the rise of the pulse. In addition, the probability that the discharge ends within the applied pulse width is reduced, so that writing or the like cannot be performed in a cell that should be lit, and a lighting failure occurs.
[0013]
The present invention has been made in view of the above problems, and has been made in order to provide a plasma display panel having a structure effective for preventing “discharge delay” and a method for manufacturing the same. is there.
[0014]
[Means for Solving the Problems]
First, it is considered that the main cause of the discharge delay is that initial electrons serving as a trigger when the discharge is started are hardly released from the substrate surface into the discharge space.
Therefore, if it is possible to create a situation in which the initial electrons are easily emitted, it is considered that a discharge delay can be effectively prevented.
[0015]
As a method for this, a method of increasing the drive pulse voltage at the time of addressing / sustaining discharge or reducing the distance between the electrodes can be considered. However, the increase in the pulse voltage is such that the withstand voltage of the switching element of the drive circuit and the slew rate are in a contradictory relationship. Therefore, in a high withstand voltage element, the rise of the pulse is slowed, and there is a limit in suppressing the discharge delay time. Reducing the distance between the electrodes also reduces the height of the partition walls at the same time, but if the height of the partition walls is reduced in this way, the discharge space itself is reduced, and the volume per unit volume surrounding the plasma is reduced. Since the area of the wall surrounding the discharge space increases, the efficiency is reduced due to the so-called wall loss that the plasma disappears when the plasma collides with the wall.
[0016]
Accordingly, the present inventors have sought a panel structure that can prevent a discharge delay even if the configuration of the drive circuit and the distance between the electrodes follow the conventional one without any change. The present invention has been made.
That is, in order to achieve the above object, the present invention provides a method in which a plurality of electrode pairs of a first electrode and a second electrode arranged in a stripe are arranged in parallel, and the plurality of electrode pairs are further formed of a dielectric layer. A first substrate coated with, and a second substrate in which a third electrode is arranged in a stripe shape, a plasma display panel arranged in a state where they face each other with a partition wall interposed therebetween, The surface layer of the dielectric layer is a dielectric protective film on which needle-like crystals are formed so as to protrude toward the second substrate.
[0017]
Thus, the surface area of the surface layer of the dielectric layer from which electrons are emitted toward the discharge space can be increased. As a result, trigger electrons for the address discharge and the sustain discharge are easily released, so that the discharge delay at the time of the address discharge and the sustain discharge can be suppressed, and the responsiveness of the discharge to the voltage application can be improved. A good image can be displayed.
[0018]
Here, the needle-like crystal is a single crystal of MgO, and it is desirable that a portion where the needle-like crystal grows on the surface of the MgO film has an area ratio of 25% or more.
Here, it is desirable that the needle-like crystal has a length of 50 nm or more and a diameter of 300 nm or more.
[0019]
Here, the needle-like crystal may be formed on a dielectric surface layer other than a portion corresponding to a discharge gap between the first electrode and the second electrode.
In order to achieve the above object, the present invention provides a first step of sputtering a surface of a dielectric protection layer formed in advance, and after the first step, a dielectric layer sputtered on the surface of the dielectric protection layer and scattered. And a second step of depositing a constituent material of the body protective layer.
[0020]
Here, the method further includes a third step of performing an aging process to stabilize the light emission characteristics and the discharge characteristics of the panel, and the third step involves the first step and the second step. This is desirable because the work process for forming the needle-like crystals and the work process for performing the aging process can be a common process, and the number of work processes can be reduced.
[0021]
Here, the third step performs intermittent lighting, and the first step can be performed during a lighting period, and the second step can be performed during a non-lighting period.
Here, the third step can be performed by scanning a display area of the panel.
As a result, the load on the drive circuit can be reduced. Further, heat generation is suppressed, and thermal cracking of the panel during the aging process is reduced.
[0022]
Hereinafter, an AC type plasma display panel according to an embodiment of the present invention will be specifically described with reference to the drawings.
FIG. 1 is a partial perspective view of an AC surface discharge type plasma display panel 1 (hereinafter, simply referred to as PDP1) according to an embodiment of the present invention.
[0023]
The PDP 1 generates a discharge in the
The front panel PA1 includes a dielectric glass covering a front surface 11a on a
[0024]
The rear panel PA2 protects the address electrodes on a
[0025]
Driving of the PDP having the above configuration is performed based on the driving waveform shown in FIG. 7 using the driving circuit shown in FIG. The
<Detailed structure>
FIG. 2A is a vertical cross-sectional view including the line AA ′ in FIG. 1, and FIG. 2B is a vertical cross-sectional view including the line BB ′ in FIG. 2) is an enlarged view of an element portion surrounded by a
[0026]
As shown in FIG. 2, the configuration of the
The non-needle-shaped
[0027]
The needle-
<Effects>
As described above, in the
[0028]
Electrons trapped in an oxygen-deficient site (not shown) formed near a boundary (grain boundary) 14b2 where the needle-shaped single crystal bodies 14b1 and 14b1 are in contact with each other are exposed to the
[0029]
From such a viewpoint, it is important to define the size of the acicular single crystal body 14b1 and the density occupying a certain area. Specifically, it is more desirable that the length of the acicular single crystal body 14b1 is 50 nm or more and the diameter is 300 nm or more. The needle-like single crystal 14b1 in the needle-
[0030]
<PDP manufacturing method>
Next, a method of manufacturing a PDP will be described.
・ PDP assembly;
Preparation of front panel PA1:
First, the
[0031]
The
Next, a dielectric glass layer is formed by printing and baking by a known printing method such as a screen printing method so as to cover the
[0032]
Next, an MgO film (here, the one before the needle-
Production of rear panel PA2:
In the rear panel PA2, an
[0033]
The
The
[0034]
The
The
[0035]
Red phosphor: Y 2 O 3 : Eu 3+
Green phosphor: Zn 2 SiO 4 : Mn
Blue phosphor: BaMgAl 10 O 17 : Eu 2+
Panel bonding:
Next, the front panel PA1 and the rear panel PA2 are positioned such that the
[0036]
The
[0037]
Aging treatment;
By subjecting the PDP prepared as described above to an aging treatment at the end, needle-like crystals of MgO are deposited on the surface of the
FIG. 4 is a time chart showing a driving waveform in the aging process. The aging process is performed by applying a voltage at a predetermined cycle so that the
[0038]
In the
[0039]
It is desirable that the ratio of the
[0040]
By performing the aging process as described above, in addition to stabilizing the light emission characteristics and the discharge characteristics of the panel targeted by the conventional aging process, it is possible to form the
As described above, the needle-shaped
[0041]
The repetition of the panel lighting period and the panel non-lighting period is not performed simultaneously over the entire panel display area, but the electrode wiring of either the
[0042]
In addition, as a method of increasing the surface area of the
[0043]
Further, in the above description, the needle-like crystal part was formed along with the aging process. However, the present invention is not limited to this, and before the front panel and the back panel are bonded, the MgO film of the front panel may be formed as described above. It is also possible to form a needle-like crystal part similarly by performing a MgO film sputtering / MgO deposition process. However, the method of forming the needle-shaped crystal parts with the aging process scatters the sputtered MgO film material in the narrow space area of the
[0044]
【The invention's effect】
As described above, in the present invention, a plurality of electrode pairs of a first electrode and a second electrode arranged in a stripe are arranged in parallel, and the plurality of electrode pairs are covered with a dielectric layer. A plasma display panel, comprising: a first substrate comprising: a first substrate; and a second substrate on which third electrodes are arranged in a stripe shape. The surface layer of the layer is a dielectric protective film on which needle-like crystals are formed so as to protrude toward the second substrate side.
[0045]
Thus, the surface area of the surface layer of the dielectric layer from which electrons are emitted toward the discharge space can be increased. As a result, trigger electrons for the address discharge and the sustain discharge are easily released, so that the discharge delay at the time of the address discharge and the sustain discharge can be suppressed, and the responsiveness of the discharge to the voltage application can be improved. It is possible to display a good image.
[Brief description of the drawings]
FIG. 1 is a partial perspective view showing a plasma display panel according to an embodiment.
FIG. 2A is a vertical sectional view including line AA ′ in FIG. 1;
FIG. 2B is a vertical sectional view including the line BB ′ in FIG. 1.
It is an enlarged view of the element part shown by the
FIG. 3 is a block diagram showing a connection state between a plasma display panel and a driving circuit during an aging process.
FIG. 4 is a time chart showing a driving waveform in an aging process.
FIG. 5 is a partial perspective view showing a conventional plasma display panel.
FIG. 6 is a block diagram showing a common connection state between a plasma display panel and a driving circuit in the related art and the present invention.
FIG. 7 is a time chart showing driving waveforms of a plasma display panel common to the conventional and the present invention.
[Explanation of symbols]
PA1 Front panel PA2 Back panel 1 AC surface discharge type plasma display panel (PDP)
11 Front glass
Claims (4)
予め形成された誘電体保護層表面をスパッタする第一の工程と、 A first step of sputtering the surface of the previously formed dielectric protective layer,
第一の工程の後、スパッタして飛散した誘電体保護層の構成材料を誘電体保護層表面に堆積させることにより、前記誘電体保護層の表面層に第二の基板側に向けて突出する針状結晶が形成された誘電体保護膜を形成する第二の工程とを含む After the first step, the constituent material of the dielectric protection layer sputtered and scattered is deposited on the surface of the dielectric protection layer, so that the material protrudes toward the second substrate side on the surface layer of the dielectric protection layer. Forming a dielectric protective film on which needle-like crystals are formed.
ことを特徴とするプラズマディスプレイパネルの製造方法。 A method for manufacturing a plasma display panel, comprising:
ことを特徴とする請求項1に記載のプラズマディスプレイパネルの製造方法。The plasma display panel according to claim 1 , wherein the first step and the second step are performed while performing an aging process for stabilizing a light emission characteristic and a discharge characteristic of the panel. Production method.
ことを特徴とする請求項2のプラズマディスプレイパネルの製造方法。 3. The plasma display according to claim 2 , wherein the aging process performs intermittent lighting, wherein the first step is performed during a lighting period, and the second step is performed during a non-lighting period. Panel manufacturing method.
ことを特徴とする請求項3のプラズマディスプレイパネルの製造方法。4. The method according to claim 3 , wherein the aging process is performed by scanning a display area of the panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178928A JP3576071B2 (en) | 2000-06-14 | 2000-06-14 | Plasma display panel and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000178928A JP3576071B2 (en) | 2000-06-14 | 2000-06-14 | Plasma display panel and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001357787A JP2001357787A (en) | 2001-12-26 |
JP3576071B2 true JP3576071B2 (en) | 2004-10-13 |
Family
ID=18680274
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000178928A Expired - Fee Related JP3576071B2 (en) | 2000-06-14 | 2000-06-14 | Plasma display panel and method of manufacturing the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3576071B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100429736C (en) | 2003-02-19 | 2008-10-29 | 松下电器产业株式会社 | Plasma display panel and its aging method |
KR100708519B1 (en) * | 2003-02-19 | 2007-04-16 | 마츠시타 덴끼 산교 가부시키가이샤 | Method for aging plasma display panel |
JP4399344B2 (en) | 2004-11-22 | 2010-01-13 | パナソニック株式会社 | Plasma display panel and manufacturing method thereof |
JP2007103054A (en) * | 2005-09-30 | 2007-04-19 | Matsushita Electric Ind Co Ltd | Plasma display panel |
-
2000
- 2000-06-14 JP JP2000178928A patent/JP3576071B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001357787A (en) | 2001-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100762265B1 (en) | Plasma display device and method of driving plasma display panel | |
KR100676878B1 (en) | Plasma display device and method for driving thereof | |
JP3608903B2 (en) | Driving method of surface discharge type plasma display panel | |
US7633465B2 (en) | Plasma display apparatus and driving method of a plasma display panel | |
JP2003114640A (en) | Plasma display panel and its driving method | |
JP3156659B2 (en) | Plasma display panel and driving method thereof | |
JP2000011899A (en) | Plasma display panel and its manufacture | |
JP3626342B2 (en) | Surface discharge type plasma display panel | |
JPWO2002033690A1 (en) | Plasma display panel device and driving method thereof | |
JP4385568B2 (en) | Driving method of plasma display device | |
JPH08162026A (en) | Plasma display panel and method for driving it | |
US7724213B2 (en) | Plasma display device | |
JP3576071B2 (en) | Plasma display panel and method of manufacturing the same | |
JP3832310B2 (en) | Plasma display panel | |
JP4754205B2 (en) | Plasma display apparatus and plasma display panel driving method | |
KR100625496B1 (en) | Plasma Display Panel | |
JPH09129139A (en) | Ac type plasma display panel and driving method thereof | |
JP2002352730A (en) | Plasma display panel and manufacturing method therefor | |
JPH11144626A (en) | Surface discharge plasma display panel and its driving method | |
JP3182280B2 (en) | AC surface discharge type plasma display panel and driving method thereof | |
JP4441368B2 (en) | Plasma display panel driving method and plasma display apparatus | |
JP2003157042A (en) | Method of driving ac-type plasma display panel | |
JP3872551B2 (en) | Plasma display panel and driving method thereof | |
JP2004079524A (en) | Plasma display panel | |
JPH10133622A (en) | Driving method for plasma display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040629 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20040706 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070716 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080716 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090716 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20090716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20100716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20110716 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120716 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |