JP3575863B2 - 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 - Google Patents
量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 Download PDFInfo
- Publication number
- JP3575863B2 JP3575863B2 JP06459495A JP6459495A JP3575863B2 JP 3575863 B2 JP3575863 B2 JP 3575863B2 JP 06459495 A JP06459495 A JP 06459495A JP 6459495 A JP6459495 A JP 6459495A JP 3575863 B2 JP3575863 B2 JP 3575863B2
- Authority
- JP
- Japan
- Prior art keywords
- quantum confinement
- confinement device
- walls
- recess
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 44
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 239000013078 crystal Substances 0.000 claims description 16
- 230000007423 decrease Effects 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 238000007373 indentation Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 13
- 238000000151 deposition Methods 0.000 description 9
- 230000008021 deposition Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000002096 quantum dot Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000171 gas-source molecular beam epitaxy Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000004094 surface-active agent Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 235000016795 Cola Nutrition 0.000 description 1
- 241001634499 Cola Species 0.000 description 1
- 235000011824 Cola pachycarpa Nutrition 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000609 electron-beam lithography Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001983 poloxamer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000000603 solid-source molecular beam epitaxy Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/125—Quantum wire structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/122—Single quantum well structures
- H01L29/127—Quantum box structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66469—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with one- or zero-dimensional channel, e.g. quantum wire field-effect transistors, in-plane gate transistors [IPG], single electron transistors [SET], Coulomb blockade transistors, striped channel transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/962—Quantum dots and lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Lasers (AREA)
- Recrystallisation Techniques (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子デバイスの製造方法に関する。
【０００２】
【従来の技術】
本明細書では、その中にある構造が設けられた層あるいはその上にある構造が形成されている層を「基板」と呼び、基板はある構造の最下部の層に限定されるものではない。
【０００３】
例えば、「Ｑｕａｎｔｕｍ ｗｉｒｅ ｌａｓｅｒｓ（量子細線レーザ）」，Ｅｌｉ Ｋａｐｏｎ，Ｐｒｏｃ ＩＥＥＥ ８０ ｐ３９８−４１０，（１９９２）などから、電荷キャリアが（約２０ｎｍ以下の）、極度に薄い活性層内に一次元に量子閉じ込めされている半導体デバイスを製造するのが望ましいことが知られている。これは、そのようなデバイスが、ヘテロ構造のデバイスと比べてより優れた性能を示すためである。閉じ込めは量子細線と呼ばれる実質的に一次元の構造を形成するように設計され得る。量子閉じ込めが三次元に存在する構造、つまり、空間的三次元の全てにおいて非常に小さい構造は、一般に量子ドットまたは量子箱として知られる、疑似ゼロ次元構造を発生させる。
【０００４】
【発明が解決しようとする課題】
量子細線構造は、「ＡｌＧａＩｎＰ ｍｕｌｔｉｐｌｅ−ｑｕａｎｔｕｍ−ｗｉｒｅ ｌａｓｅｒｓ ｇｒｏｗｎ ｂｙ ｇａｓ ｓｏｕｒｃｅ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ（ガスソース分子線エピタキシによって成長されるＡｌＧａＩｎＰ多重量子細線レーザ）」，Ｅ．Ｍ Ｓｔｅｌｌｉｎｉ，Ｋ．Ｙ．Ｃｈｅｕｎｇ，Ｐ．Ｊ．Ｐｅａｒａｈ，Ａ．Ｃ．Ｃｈｅｎ，Ａ．Ｍ．Ｍｏｙ，ａｎｄ Ｋ．Ｃ．Ｈｓｉｅｈ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ ６２ ｐ４５８−６００（１９９３）および「Ｖｅｒｔｉｃａｌｌｙ ｓｔａｃｋｅｄ ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｉｒｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｓｅｒｓ（垂直積層多重量子細線半導体レーザ）」，Ｓ．Ｓｉｍｈｏｎｙ，Ｅ．Ｋａｐｏｎ，Ｅ．Ｃｏｌａｓ，Ｄ．Ｍ．Ｈｗａｎｇ，Ｎ．Ｇ．Ｓｔｏｆｆｅｌ ａｎｄ Ｐ．Ｗｏｒｌａｎｄ，Ａｐｐｌ．Ｐｈｙｓ．ｌｅｔｔ ５９，ｐ２２２５−２２２７（１９９１）に報告されたように製造されている。しかし、これらの論文は、そのような量子細線構造を製造するための十分な方法を記載していない。
【０００５】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、高度な量子閉じ込めを有する量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスを、信頼性良く製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の量子閉じ込めデバイスの製造方法は基板の表面に、該表面から該基板内に延びる複数の壁を有する窪みを形成する工程と、該窪みの底部領域に、該窪みより横方向の寸法が短い小窪みを画定するように該壁の各々に段差を形成することにより該壁を改変する工程とを包含しており、そのことにより上記目的が達成される。
【０００７】
好適な実施態様において、開口部を規定する第１マスクが前記基板の前記表面に形成され、前記窪みが該開口部を通して該基板に異方性エッチングを施すことによって形成される。
【０００８】
好適な実施態様において、前記窪みの底部領域にマスクされない領域を画定するための第２のマスクが前記壁の一部に堆積される。
【０００９】
好適な実施態様において、前記開口部を規定する前記第１マスクの縁部によって、前記窪みの底部領域の該壁に衝突するのを防ぐように、該開口部に対して複数の角度で該開口部を通して分子ビームを放射することにより前記第２マスクが該壁の一部に堆積される。
【００１０】
好適な実施態様において、前記底部領域において、前記壁の前記第２マスクによって保護される第１部分が該壁の第２部分より高くなるように、前記窪みがエッチングされる。
【００１１】
好適な実施態様において、前記窪みが立方格子を有する基板に形成され、該基板の表面が｛１００｝結晶方位面と平行であり、また、＜１１１＞方面に沿って遅くエッチングする異方性エッチング液を用いて該窪みがエッチングされる。
【００１２】
好適な実施態様において、前記小窪み内にウェル層が堆積される。
【００１３】
好適な実施態様において、前記ウェル層が第１および第２バリヤ層間に堆積される。
【００１４】
好適な実施態様において、前記第１および第２バリヤ層の少なくとも一方に不純物がドープされ、そのドープ濃度は前記ウェル層との界面に向かって減少する。
【００１５】
好適な実施態様において、前記窪みが溝を備え、前記複数の壁が第１および第２の壁を備えている。
【００１６】
好適な実施態様において、前記窪みが立方格子を有する基板に形成され、該基板の表面が｛１００｝結晶方位面と平行であり、また、＜１１１＞方面に沿って遅くエッチングする異方性エッチング液を用いて該窪みがエッチングされ、前記溝が＜１１０＞結晶方向に沿った長軸を有する。
【００１７】
好適な実施態様において、前記窪みが、四面体ピットを備え、前記複数の壁が第１、第２および第３の壁を備えている。
【００１８】
好適な実施態様において前記窪みが、ピラミッド型ピットを備え、前記複数の壁が第１、第２、第３および第４の壁を備えている。
【００１９】
また本発明の量子閉じ込めデバイスは表面から該表面を有する基板内に延びる複数の壁を備えた窪みが該表面に設けられた該基板を有し、該壁の各々が、該窪みの底部領域に該窪みより横方向の寸法が小さい小窪みを画定する段差を有しており、そのことにより、上記目的が達成される。
【００２０】
好適な実施態様において、前記段差が、前記壁に形成される***部によって画定される。
【００２１】
好適な実施態様において、前記段差の高さがほぼ２０ナノメーターである。
【００２２】
好適な実施態様において、前記小窪み内にウェル層が堆積される。
【００２３】
好適な実施態様において、前記ウェル層が、第１および第２バリヤ層間に挟まれる。
【００２４】
好適な実施態様において、前記ウェル層の厚さがほぼ５ナノメーターである。
【００２５】
好適な実施態様において、前記ウェル層が、第１および第２バリヤ層間に挟まれており、該ウェル層が該第１バリヤ層を覆い、また該第１バリヤ層の厚さのほぼ半分である。
【００２６】
好適な実施態様において、前記第１および第２バリヤ層の少なくとも一方に不純物がドープされる。
【００２７】
好適な実施態様において、前記ドープされたバリヤ層のドーピング濃度が、前記ウェル層との界面に向かって減少する。
【００２８】
好適な実施態様において、前記窪みが溝を備え、前記複数の壁が第１および第２の壁を備えている。
【００２９】
好適な実施態様において、前記窪みが四面体ピットを備え、前記複数の壁が第１、第２および第３の壁を備えている。
【００３０】
好適な実施態様において、前記窪みが、ピラミッド型ピットを備え、前記複数の壁が第１、第２、第３および第４の壁を備えている。
【００３１】
また本発明の光検出器は上記いずれかの量子閉じ込めデバイスを備えており、そのことにより上記目的が達成される。
【００３２】
また本発明のレーザは上記いずれかの量子閉じ込めデバイスを備えており、そのことにより上記目的が達成される。
【００３３】
【作用】
本発明の第１の局面によれば、基板の表面に、この表面から基板内に延びる複数の壁を有する窪みを形成する工程と、窪みの底部領域に、この窪みより横方向の寸法が短い小窪みを画定するように各壁に段差を形成することにより壁を改変する工程とを包含する、量子閉じ込めデバイス製造方法が提供される。
【００３４】
このように、従来のエッチング工程により形成される溝またはピットなどの窪みを改変し、比較的短い横方向の寸法を有する領域をそこに形成することが可能である。そのような短い寸法により、実質的に一次元即ち量子細線、またはゼロ次元、即ち量子ドットの構造をそこに形成することを可能にするに十分な次元の閉じ込めが有効に達成される。
【００３５】
窪みは、その｛１００｝表面から始まる半導体をエッチングすることによって形成される。半導体は、エッチングプロセスにおいて形成された溝の壁が｛１１１｝表面によって画定されるような＜１１０＞結晶方位方向に平行に延びる溝を画定するようにしてマスクされ得る。この結果、｛１１１｝表面がゆっくりエッチングされるので、溝により画定されたウエルが形成される。もしくは、｛３１１｝表面または｛５１１｝表面など、より指数の高い表面を露出させるように、このエッチングを調整する。
【００３６】
窪み状のピットの場合は、溝を塞ぐようにして溝の第１および第２の表面に交差する第３および第４の表面によって形成される端面はまた、｛１１１｝結晶方位面にも存在する。
【００３７】
エッチングから実質的に保護されるべき領域を画定するために、第１および第２の壁にマスクが施される。このマスクは、蒸着によって表面に施される。マスクは一酸化ケイ素であってもよい。溝の壁の上端が、好適に協同してスリットを画定する、張り出しおよび／もしくは上方に延びるマスク領域の各々を有する。このスリットは、第１および第２の壁に施されたマスクの幅を限定するのに使用され得る。
【００３８】
堆積マスクは、張り出したマスク領域が壁の一部に影を投じ、それによって影になった領域に堆積されている堆積マスクが堆積されるのを防ぐような、原子または蒸気の実質的な単方向性ストリームを用いて堆積される。第１の壁に対する堆積マスクは、第２の壁に対する堆積マスクとは別個の処理工程によって好適に堆積される。
【００３９】
マスクされた第１および第２の壁は、化学エッチング液を用いた異方性エッチングを施される。壁の濡れ性を促進するために、エッチング混合液に界面活性剤を混有させる。
【００４０】
ピットの場合は、溝を塞ぐ第３および第４の壁にもマスクを施す。ピットのリムの上端での張り出しマスクが開口部を画定し、張り出しマスクは、堆積マスクが堆積される間に第１〜第４の壁の各々に影を投じるために好適に使用される。第３および第４の壁はまた、量子ドットを形成するのに使用され得るピットを画定するように、異方性エッチングを施される。
【００４１】
エッチング工程に続いてマスクが除去される。シリコン酸化物からなるマスクはフッ過水素酸を用いて溶解する。
【００４２】
本発明の第２の局面によれば、窪みを表面に設けた基板を有するデバイスであって、複数の壁が表面から基板に延び、各壁が、窪みの底部領域に窪みよりも横方向の寸法が短い小窪みを画定する***部を備えた、量子閉じ込めデバイスが提供される。
【００４３】
***部が、各段差を壁に形成し、第１および第２の***部は互いに離れている。それにより、***部は、それらの間に幅の狭い溝またはピットを画定する。
【００４４】
***部の存在により、壁上で連続的ではない半導体層を窪み内部に形成することが可能になる。この半導体層内部の非連続性によって、一次元的量子デバイス構造、または、ピットの場合には、ゼロ次元的量子デバイス構造の形成が可能になる。
【００４５】
【実施例】
本発明を実施例について図面を参照しながら説明する。
【００４６】
ガリウムヒ素などの基板１は、｛１００｝結晶方位面に上面２を有するように設計される。この基板１は、図１（ａ）に示される基板の図が結晶方位＜１１０＞の方向に沿うように方向付けされる。マスク層４は、図１（ｂ）に示されるように、表面２上に堆積される。このマスク層４は、プラズマ堆積法で形成される、二酸化珪素の層またはこれに類似した層であり得る。次に、図１（ｃ）に示されるように、レジスト６の層がマスク層４の上に堆積される。エッチングパターンがレジスト６に露光され、次に、図１（ｄ）および図１（ｅ）に示されるように、パターンをそこに固定させるようにレジストが現像される。このパターンは、従来の光学または電子ビームリソグラフィー工程で規定され得る。レジストは、使用される手法に基づいて選択すればよい。
【００４７】
レジストの現像に続いて、表面２の部分８を露出するために、マスク層４のレジスト６によって保護されない領域が、図１（ｆ）に示されるように選択的にエッチングされ、これによって第１のマスクが規定される。次に、２４で示される溝の第１の壁２０および第２の壁２２を形成するように、基板１は、エッチング液に浸漬される（図１（ｇ））。｛１００｝面のガリウムヒ素をエッチングするのに適したエッチング液は、アンモニアおよび過酸化水素の水溶液である。このエッチング液は、基板を異方的にエッチングする。このようなエッチングは、「結晶方位エッチング」として知られる。このエッチングは＜１１１＞方向にゆっくりと進行する。従って、このエッチングは、｛１１１｝結晶方位面に沿った壁の形成に好都合である。このように、壁２０および２２は、結晶方位面｛１１１｝に平行に存在し、溝２４の長軸は、＜１１０＞方向に従う。
【００４８】
レジスト６はマスク層４から取り除かれ、それによって、図１（ｈ）に示されるような構造が得られる。
【００４９】
溝２４はさらに、一次元量子構造のための小溝を形成するために改変される。エッチングされなかったマスク層４の領域２５は、それらの間にスリット２６を画定する。エッチングプロセスの間、エッチング液によって、マスク層４の下方領域が徐々に削り取られ得る。従って、領域２５が溝２４の上に張り出し、図２（ａ）に示されるように、スリット２６の幅が表面２における溝２４の幅よりも短くなる。
【００５０】
さらに他のマスクがある角度で壁２０および２２に蒸着される第２のマスキング工程が行われる。各壁は、各壁の適切な部分に他のマスクの一部を形成するために個別にマスクされる。一酸化珪素分子のビームは、スリット２６の方向に、壁２２に対して実質的に垂直、すなわち、図２（ｂ）の矢印Ａの方向に沿うように向けられる。第１のマスクの領域２５は、壁２２の一部に影を投じ、その内のある部分を分子ビームから保護する。従って、マスク２８は、壁２２の影にならない部分にのみ堆積される。スリット２６の幅および分子ビームのスリットに対する角度を調節することにより、マスク２８の位置および幅が調節され得る。このプロセスは繰り返され、原子のビームがスリット２６を通るように向けられ、壁２０に対して垂直、つまり、矢印Ｂの方向に沿うときに、マスク３０が壁２０の影にならない部分に形成される。マスク２８および３０は、約１０ｎｍの厚さに堆積され、協同して他のマスクを画定する。他のマスクの一部は、マスク層４の領域２５にも形成される。このように、溝２４の頂点６０に近い領域３１は、マスクされないまま残される。
【００５１】
次に、この構造に、第二の結晶方位エッチングが施される。エッチング液によって、壁２０および２２がさらにエッチングされ、それによって、溝２４を広げる。エッチング液によってマスクの縁部の基板が僅かに徐々に削られることもあり得るが、マスク２８および３０の下方に位置する基板１は、実質的にエッチングから保護される。これにより、図２（ｃ）に示されるように、｛１１１｝結晶方位面により規定された、さらに他の壁３６、３８、４０および４２が露出される。第２のエッチングは、約２０ｎｍの既存の壁２０および２２に垂直なエッチング深さを生じるように調節される。このようにして、***部４３および４４が壁２０および２２上に形成され、それらの間に、溝２４よりも横方向の寸法が小さい小窪み４６が画定される。溝の壁を湿らせることができるように、エッチング溶液に界面活性剤を加えると有効である。適切な界面活性剤は、インペリアル・ケミカル・インダストリーズ（ＩＣＩ ＰＬＣ）から、ＳＹＮＰＥＲＯＮＩＣ
Ｎ（登録商標）として商業的に入手可能である。
【００５２】
マスク４、２８および３０の層は、図２ｄに示されるようなデバイスを得るために基板から除去される。これらのマスクは、公知のエッチングレートでシリコン酸化物をエッチングする緩衝フッ酸液を用いて除去される。
【００５３】
改変された溝２４は、デバイス構造を形成するのに使用される半導体層のエピタキシャル成長によってそこに形成された量子デバイスを有し得る。この半導体層は、壁２０および２２に形成された段差３６および３８が原因で不連続になっている。これにより、溝の頂点６０の領域で、量子細線が直接成長するのが可能になる。溝の頂点は、バリヤ材、つまり基板１に境界を接する。従って、量子細線内のキャリアは、従来の製造プロセスで可能な閉じ込めに比べてより高度に閉じ込められる。適切なエピタキシャル成長方法は、固体ソース分子線エピタキシ（ＭＢＥ）、ガスソース分子線エピタキシ（ＧＳＭＢＥ）などである。
【００５４】
電子デバイスは、比較的広いバンドギャップを有するＡｌＧａＡｓなどを材料の第１の層を、下部バリヤ層５０（図３）を形成するように、溝２４の表面上に堆積することによって形成され得る。ウェル層５２は、下部バリヤ層５０上に堆積される。このウェル層５２は、閉じ込められたキャリアを含むような層であって、ＧａＡｓ層であり得る。上部バリヤ部５４を、ウェル層５２を覆うようにして成長させる。上部バリヤ層はＧａＡｌＡｓ層である。バリヤ層５０および５４は、厚さ約１０ｎｍである。一方、ウェル層５２は厚さ約５ｎｍであって、典型的には幅が１０ｎｍから５０ｎｍである。
【００５５】
ウェル層５２は、デバイス（基板）をエピタキシ源（図示せず）に垂直にして成長させ、一方、バリア層５０および５４は、試料（基板）をエピタキシ源に対して所定の傾斜角で回転させ、これにより、バリア層の材料がウェル層の材料より横方向に長い距離にわたって広がるようにして形成され得る。ウェル層５２はアンドープである。バリア層は、下部バリア層５０ではｎ型のおよび上部バリア層５４ではｐ型の段階的ドーピングプロファイルによりドープされ、これにより、キャリアがウェル層５２に注入され得る。段階的ドーピングは、バリヤ層５０および５４のウェル層５２に隣接する部分が実質的にドープされないように設計される。
【００５６】
上部バリヤ層５４の成長工程中デバイスをほぼ４５°に傾けることによって、デバイスの電気的効率が向上し得、これにより、上部バリヤ層は改変された溝の頂点に向かって相対的に薄くなる。上部バリヤ層５４を覆うように別の半導体層を形成してもよい。
【００５７】
頂点６０の近くにあり上記構造を画定する段差３６および３８により、良好に範囲の画定された量子デバイスを製造することが可能となる。段差４０および４２（図２（ｃ））は量子デバイスの画定には関与しない。
【００５８】
このようにして、量子閉じ込め構造、この場合には量子細線は溝の頂点６０の領域に形成される。
【００５９】
上記のプロセスはまた、ピットのような切頭形の溝においても用いられ得、量子ドットを形成し得る。溝の代わりに、逆ピラミッド型の窪みを先ず形成する。あるいは、四面体の窪みを先ず形成し得る。
【００６０】
改変された溝を用いて形成された複数の量子細線または量子ドットを、例えばレーザまたは光検出器などの半導体デバイスの活性領域に組み込むことができる。図４は、複数の溝内に複数の量子細線を含む活性領域６２が第１および第２ミラー６４および６６間に挟まれた構造のレーザを示す。第２ミラー６６は基板６８の上に形成されている。このようなデバイスの製造において、ミラー６４と上部スペーサ６５とを溝の上に堆積する前に、例えば、金属有機気相エピタキシ（ＭＯＶＰＥ）などのエピタキシャル成長方法を用いて、活性領域６２の溝を平面化する。
【００６１】
本発明の範囲内で様々な改変が行われ得る。例えば、基板は、適切な結晶構造を有しまた異方性エッチングを行い得る他の材料により形成され得る。基板は半導体材料により形成することにより、例えば量子細線または量子ドットへの電気的注入を可能とするのが有利ではあるが、サファイヤなどの非半導体基板を使用し得る応用例もある。また、基板自体を下部バリヤ層として用いてもよい。
【００６２】
窪みを形成するためのエッチングは、｛１００｝表面以外の表面から始めてもよい。例えば、水酸化ナトリウムと過酸化水素との水溶液を用いて、｛１１１｝、｛３１１｝および｛５１１｝のガリウム砒素基板の表面に三角形のエッチングピットを形成してもよい。
【００６３】
【発明の効果】
本発明によれば、高度な閉じ込めを有する良好に制御された量子デバイス、光検出器及びレーザを、信頼性良く製造し得る構造を作製することが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）は、半導体に溝を形成するための公知の処理工程。
【図２】（ａ）〜（ｄ）は、本発明の一実施例を構成する改変溝を形成するためのさらに別の処理工程。
【図３】本発明の一実施例を構成する量子細線デバイスの断面図。
【図４】本発明の一実施例を構成する、複数の量子閉じ込め領域から構成される活性領域を有する電気光学的デバイスの模式図。
【符号の説明】
１ 基板
２ 表面
２０、２２ 壁
２４ 溝
３６、３８ 段差
４３、４４ ***部
４６ 小窪み
５０、５４ バリヤ層
５２ ウェル層
【産業上の利用分野】
本発明は、量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子デバイスの製造方法に関する。
【０００２】
【従来の技術】
本明細書では、その中にある構造が設けられた層あるいはその上にある構造が形成されている層を「基板」と呼び、基板はある構造の最下部の層に限定されるものではない。
【０００３】
例えば、「Ｑｕａｎｔｕｍ ｗｉｒｅ ｌａｓｅｒｓ（量子細線レーザ）」，Ｅｌｉ Ｋａｐｏｎ，Ｐｒｏｃ ＩＥＥＥ ８０ ｐ３９８−４１０，（１９９２）などから、電荷キャリアが（約２０ｎｍ以下の）、極度に薄い活性層内に一次元に量子閉じ込めされている半導体デバイスを製造するのが望ましいことが知られている。これは、そのようなデバイスが、ヘテロ構造のデバイスと比べてより優れた性能を示すためである。閉じ込めは量子細線と呼ばれる実質的に一次元の構造を形成するように設計され得る。量子閉じ込めが三次元に存在する構造、つまり、空間的三次元の全てにおいて非常に小さい構造は、一般に量子ドットまたは量子箱として知られる、疑似ゼロ次元構造を発生させる。
【０００４】
【発明が解決しようとする課題】
量子細線構造は、「ＡｌＧａＩｎＰ ｍｕｌｔｉｐｌｅ−ｑｕａｎｔｕｍ−ｗｉｒｅ ｌａｓｅｒｓ ｇｒｏｗｎ ｂｙ ｇａｓ ｓｏｕｒｃｅ ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｙ（ガスソース分子線エピタキシによって成長されるＡｌＧａＩｎＰ多重量子細線レーザ）」，Ｅ．Ｍ Ｓｔｅｌｌｉｎｉ，Ｋ．Ｙ．Ｃｈｅｕｎｇ，Ｐ．Ｊ．Ｐｅａｒａｈ，Ａ．Ｃ．Ｃｈｅｎ，Ａ．Ｍ．Ｍｏｙ，ａｎｄ Ｋ．Ｃ．Ｈｓｉｅｈ，Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ ６２ ｐ４５８−６００（１９９３）および「Ｖｅｒｔｉｃａｌｌｙ ｓｔａｃｋｅｄ ｍｕｌｔｉｐｌｅ ｑｕａｎｔｕｍ ｗｉｒｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｓｅｒｓ（垂直積層多重量子細線半導体レーザ）」，Ｓ．Ｓｉｍｈｏｎｙ，Ｅ．Ｋａｐｏｎ，Ｅ．Ｃｏｌａｓ，Ｄ．Ｍ．Ｈｗａｎｇ，Ｎ．Ｇ．Ｓｔｏｆｆｅｌ ａｎｄ Ｐ．Ｗｏｒｌａｎｄ，Ａｐｐｌ．Ｐｈｙｓ．ｌｅｔｔ ５９，ｐ２２２５−２２２７（１９９１）に報告されたように製造されている。しかし、これらの論文は、そのような量子細線構造を製造するための十分な方法を記載していない。
【０００５】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、高度な量子閉じ込めを有する量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスを、信頼性良く製造する方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明の量子閉じ込めデバイスの製造方法は基板の表面に、該表面から該基板内に延びる複数の壁を有する窪みを形成する工程と、該窪みの底部領域に、該窪みより横方向の寸法が短い小窪みを画定するように該壁の各々に段差を形成することにより該壁を改変する工程とを包含しており、そのことにより上記目的が達成される。
【０００７】
好適な実施態様において、開口部を規定する第１マスクが前記基板の前記表面に形成され、前記窪みが該開口部を通して該基板に異方性エッチングを施すことによって形成される。
【０００８】
好適な実施態様において、前記窪みの底部領域にマスクされない領域を画定するための第２のマスクが前記壁の一部に堆積される。
【０００９】
好適な実施態様において、前記開口部を規定する前記第１マスクの縁部によって、前記窪みの底部領域の該壁に衝突するのを防ぐように、該開口部に対して複数の角度で該開口部を通して分子ビームを放射することにより前記第２マスクが該壁の一部に堆積される。
【００１０】
好適な実施態様において、前記底部領域において、前記壁の前記第２マスクによって保護される第１部分が該壁の第２部分より高くなるように、前記窪みがエッチングされる。
【００１１】
好適な実施態様において、前記窪みが立方格子を有する基板に形成され、該基板の表面が｛１００｝結晶方位面と平行であり、また、＜１１１＞方面に沿って遅くエッチングする異方性エッチング液を用いて該窪みがエッチングされる。
【００１２】
好適な実施態様において、前記小窪み内にウェル層が堆積される。
【００１３】
好適な実施態様において、前記ウェル層が第１および第２バリヤ層間に堆積される。
【００１４】
好適な実施態様において、前記第１および第２バリヤ層の少なくとも一方に不純物がドープされ、そのドープ濃度は前記ウェル層との界面に向かって減少する。
【００１５】
好適な実施態様において、前記窪みが溝を備え、前記複数の壁が第１および第２の壁を備えている。
【００１６】
好適な実施態様において、前記窪みが立方格子を有する基板に形成され、該基板の表面が｛１００｝結晶方位面と平行であり、また、＜１１１＞方面に沿って遅くエッチングする異方性エッチング液を用いて該窪みがエッチングされ、前記溝が＜１１０＞結晶方向に沿った長軸を有する。
【００１７】
好適な実施態様において、前記窪みが、四面体ピットを備え、前記複数の壁が第１、第２および第３の壁を備えている。
【００１８】
好適な実施態様において前記窪みが、ピラミッド型ピットを備え、前記複数の壁が第１、第２、第３および第４の壁を備えている。
【００１９】
また本発明の量子閉じ込めデバイスは表面から該表面を有する基板内に延びる複数の壁を備えた窪みが該表面に設けられた該基板を有し、該壁の各々が、該窪みの底部領域に該窪みより横方向の寸法が小さい小窪みを画定する段差を有しており、そのことにより、上記目的が達成される。
【００２０】
好適な実施態様において、前記段差が、前記壁に形成される***部によって画定される。
【００２１】
好適な実施態様において、前記段差の高さがほぼ２０ナノメーターである。
【００２２】
好適な実施態様において、前記小窪み内にウェル層が堆積される。
【００２３】
好適な実施態様において、前記ウェル層が、第１および第２バリヤ層間に挟まれる。
【００２４】
好適な実施態様において、前記ウェル層の厚さがほぼ５ナノメーターである。
【００２５】
好適な実施態様において、前記ウェル層が、第１および第２バリヤ層間に挟まれており、該ウェル層が該第１バリヤ層を覆い、また該第１バリヤ層の厚さのほぼ半分である。
【００２６】
好適な実施態様において、前記第１および第２バリヤ層の少なくとも一方に不純物がドープされる。
【００２７】
好適な実施態様において、前記ドープされたバリヤ層のドーピング濃度が、前記ウェル層との界面に向かって減少する。
【００２８】
好適な実施態様において、前記窪みが溝を備え、前記複数の壁が第１および第２の壁を備えている。
【００２９】
好適な実施態様において、前記窪みが四面体ピットを備え、前記複数の壁が第１、第２および第３の壁を備えている。
【００３０】
好適な実施態様において、前記窪みが、ピラミッド型ピットを備え、前記複数の壁が第１、第２、第３および第４の壁を備えている。
【００３１】
また本発明の光検出器は上記いずれかの量子閉じ込めデバイスを備えており、そのことにより上記目的が達成される。
【００３２】
また本発明のレーザは上記いずれかの量子閉じ込めデバイスを備えており、そのことにより上記目的が達成される。
【００３３】
【作用】
本発明の第１の局面によれば、基板の表面に、この表面から基板内に延びる複数の壁を有する窪みを形成する工程と、窪みの底部領域に、この窪みより横方向の寸法が短い小窪みを画定するように各壁に段差を形成することにより壁を改変する工程とを包含する、量子閉じ込めデバイス製造方法が提供される。
【００３４】
このように、従来のエッチング工程により形成される溝またはピットなどの窪みを改変し、比較的短い横方向の寸法を有する領域をそこに形成することが可能である。そのような短い寸法により、実質的に一次元即ち量子細線、またはゼロ次元、即ち量子ドットの構造をそこに形成することを可能にするに十分な次元の閉じ込めが有効に達成される。
【００３５】
窪みは、その｛１００｝表面から始まる半導体をエッチングすることによって形成される。半導体は、エッチングプロセスにおいて形成された溝の壁が｛１１１｝表面によって画定されるような＜１１０＞結晶方位方向に平行に延びる溝を画定するようにしてマスクされ得る。この結果、｛１１１｝表面がゆっくりエッチングされるので、溝により画定されたウエルが形成される。もしくは、｛３１１｝表面または｛５１１｝表面など、より指数の高い表面を露出させるように、このエッチングを調整する。
【００３６】
窪み状のピットの場合は、溝を塞ぐようにして溝の第１および第２の表面に交差する第３および第４の表面によって形成される端面はまた、｛１１１｝結晶方位面にも存在する。
【００３７】
エッチングから実質的に保護されるべき領域を画定するために、第１および第２の壁にマスクが施される。このマスクは、蒸着によって表面に施される。マスクは一酸化ケイ素であってもよい。溝の壁の上端が、好適に協同してスリットを画定する、張り出しおよび／もしくは上方に延びるマスク領域の各々を有する。このスリットは、第１および第２の壁に施されたマスクの幅を限定するのに使用され得る。
【００３８】
堆積マスクは、張り出したマスク領域が壁の一部に影を投じ、それによって影になった領域に堆積されている堆積マスクが堆積されるのを防ぐような、原子または蒸気の実質的な単方向性ストリームを用いて堆積される。第１の壁に対する堆積マスクは、第２の壁に対する堆積マスクとは別個の処理工程によって好適に堆積される。
【００３９】
マスクされた第１および第２の壁は、化学エッチング液を用いた異方性エッチングを施される。壁の濡れ性を促進するために、エッチング混合液に界面活性剤を混有させる。
【００４０】
ピットの場合は、溝を塞ぐ第３および第４の壁にもマスクを施す。ピットのリムの上端での張り出しマスクが開口部を画定し、張り出しマスクは、堆積マスクが堆積される間に第１〜第４の壁の各々に影を投じるために好適に使用される。第３および第４の壁はまた、量子ドットを形成するのに使用され得るピットを画定するように、異方性エッチングを施される。
【００４１】
エッチング工程に続いてマスクが除去される。シリコン酸化物からなるマスクはフッ過水素酸を用いて溶解する。
【００４２】
本発明の第２の局面によれば、窪みを表面に設けた基板を有するデバイスであって、複数の壁が表面から基板に延び、各壁が、窪みの底部領域に窪みよりも横方向の寸法が短い小窪みを画定する***部を備えた、量子閉じ込めデバイスが提供される。
【００４３】
***部が、各段差を壁に形成し、第１および第２の***部は互いに離れている。それにより、***部は、それらの間に幅の狭い溝またはピットを画定する。
【００４４】
***部の存在により、壁上で連続的ではない半導体層を窪み内部に形成することが可能になる。この半導体層内部の非連続性によって、一次元的量子デバイス構造、または、ピットの場合には、ゼロ次元的量子デバイス構造の形成が可能になる。
【００４５】
【実施例】
本発明を実施例について図面を参照しながら説明する。
【００４６】
ガリウムヒ素などの基板１は、｛１００｝結晶方位面に上面２を有するように設計される。この基板１は、図１（ａ）に示される基板の図が結晶方位＜１１０＞の方向に沿うように方向付けされる。マスク層４は、図１（ｂ）に示されるように、表面２上に堆積される。このマスク層４は、プラズマ堆積法で形成される、二酸化珪素の層またはこれに類似した層であり得る。次に、図１（ｃ）に示されるように、レジスト６の層がマスク層４の上に堆積される。エッチングパターンがレジスト６に露光され、次に、図１（ｄ）および図１（ｅ）に示されるように、パターンをそこに固定させるようにレジストが現像される。このパターンは、従来の光学または電子ビームリソグラフィー工程で規定され得る。レジストは、使用される手法に基づいて選択すればよい。
【００４７】
レジストの現像に続いて、表面２の部分８を露出するために、マスク層４のレジスト６によって保護されない領域が、図１（ｆ）に示されるように選択的にエッチングされ、これによって第１のマスクが規定される。次に、２４で示される溝の第１の壁２０および第２の壁２２を形成するように、基板１は、エッチング液に浸漬される（図１（ｇ））。｛１００｝面のガリウムヒ素をエッチングするのに適したエッチング液は、アンモニアおよび過酸化水素の水溶液である。このエッチング液は、基板を異方的にエッチングする。このようなエッチングは、「結晶方位エッチング」として知られる。このエッチングは＜１１１＞方向にゆっくりと進行する。従って、このエッチングは、｛１１１｝結晶方位面に沿った壁の形成に好都合である。このように、壁２０および２２は、結晶方位面｛１１１｝に平行に存在し、溝２４の長軸は、＜１１０＞方向に従う。
【００４８】
レジスト６はマスク層４から取り除かれ、それによって、図１（ｈ）に示されるような構造が得られる。
【００４９】
溝２４はさらに、一次元量子構造のための小溝を形成するために改変される。エッチングされなかったマスク層４の領域２５は、それらの間にスリット２６を画定する。エッチングプロセスの間、エッチング液によって、マスク層４の下方領域が徐々に削り取られ得る。従って、領域２５が溝２４の上に張り出し、図２（ａ）に示されるように、スリット２６の幅が表面２における溝２４の幅よりも短くなる。
【００５０】
さらに他のマスクがある角度で壁２０および２２に蒸着される第２のマスキング工程が行われる。各壁は、各壁の適切な部分に他のマスクの一部を形成するために個別にマスクされる。一酸化珪素分子のビームは、スリット２６の方向に、壁２２に対して実質的に垂直、すなわち、図２（ｂ）の矢印Ａの方向に沿うように向けられる。第１のマスクの領域２５は、壁２２の一部に影を投じ、その内のある部分を分子ビームから保護する。従って、マスク２８は、壁２２の影にならない部分にのみ堆積される。スリット２６の幅および分子ビームのスリットに対する角度を調節することにより、マスク２８の位置および幅が調節され得る。このプロセスは繰り返され、原子のビームがスリット２６を通るように向けられ、壁２０に対して垂直、つまり、矢印Ｂの方向に沿うときに、マスク３０が壁２０の影にならない部分に形成される。マスク２８および３０は、約１０ｎｍの厚さに堆積され、協同して他のマスクを画定する。他のマスクの一部は、マスク層４の領域２５にも形成される。このように、溝２４の頂点６０に近い領域３１は、マスクされないまま残される。
【００５１】
次に、この構造に、第二の結晶方位エッチングが施される。エッチング液によって、壁２０および２２がさらにエッチングされ、それによって、溝２４を広げる。エッチング液によってマスクの縁部の基板が僅かに徐々に削られることもあり得るが、マスク２８および３０の下方に位置する基板１は、実質的にエッチングから保護される。これにより、図２（ｃ）に示されるように、｛１１１｝結晶方位面により規定された、さらに他の壁３６、３８、４０および４２が露出される。第２のエッチングは、約２０ｎｍの既存の壁２０および２２に垂直なエッチング深さを生じるように調節される。このようにして、***部４３および４４が壁２０および２２上に形成され、それらの間に、溝２４よりも横方向の寸法が小さい小窪み４６が画定される。溝の壁を湿らせることができるように、エッチング溶液に界面活性剤を加えると有効である。適切な界面活性剤は、インペリアル・ケミカル・インダストリーズ（ＩＣＩ ＰＬＣ）から、ＳＹＮＰＥＲＯＮＩＣ
Ｎ（登録商標）として商業的に入手可能である。
【００５２】
マスク４、２８および３０の層は、図２ｄに示されるようなデバイスを得るために基板から除去される。これらのマスクは、公知のエッチングレートでシリコン酸化物をエッチングする緩衝フッ酸液を用いて除去される。
【００５３】
改変された溝２４は、デバイス構造を形成するのに使用される半導体層のエピタキシャル成長によってそこに形成された量子デバイスを有し得る。この半導体層は、壁２０および２２に形成された段差３６および３８が原因で不連続になっている。これにより、溝の頂点６０の領域で、量子細線が直接成長するのが可能になる。溝の頂点は、バリヤ材、つまり基板１に境界を接する。従って、量子細線内のキャリアは、従来の製造プロセスで可能な閉じ込めに比べてより高度に閉じ込められる。適切なエピタキシャル成長方法は、固体ソース分子線エピタキシ（ＭＢＥ）、ガスソース分子線エピタキシ（ＧＳＭＢＥ）などである。
【００５４】
電子デバイスは、比較的広いバンドギャップを有するＡｌＧａＡｓなどを材料の第１の層を、下部バリヤ層５０（図３）を形成するように、溝２４の表面上に堆積することによって形成され得る。ウェル層５２は、下部バリヤ層５０上に堆積される。このウェル層５２は、閉じ込められたキャリアを含むような層であって、ＧａＡｓ層であり得る。上部バリヤ部５４を、ウェル層５２を覆うようにして成長させる。上部バリヤ層はＧａＡｌＡｓ層である。バリヤ層５０および５４は、厚さ約１０ｎｍである。一方、ウェル層５２は厚さ約５ｎｍであって、典型的には幅が１０ｎｍから５０ｎｍである。
【００５５】
ウェル層５２は、デバイス（基板）をエピタキシ源（図示せず）に垂直にして成長させ、一方、バリア層５０および５４は、試料（基板）をエピタキシ源に対して所定の傾斜角で回転させ、これにより、バリア層の材料がウェル層の材料より横方向に長い距離にわたって広がるようにして形成され得る。ウェル層５２はアンドープである。バリア層は、下部バリア層５０ではｎ型のおよび上部バリア層５４ではｐ型の段階的ドーピングプロファイルによりドープされ、これにより、キャリアがウェル層５２に注入され得る。段階的ドーピングは、バリヤ層５０および５４のウェル層５２に隣接する部分が実質的にドープされないように設計される。
【００５６】
上部バリヤ層５４の成長工程中デバイスをほぼ４５°に傾けることによって、デバイスの電気的効率が向上し得、これにより、上部バリヤ層は改変された溝の頂点に向かって相対的に薄くなる。上部バリヤ層５４を覆うように別の半導体層を形成してもよい。
【００５７】
頂点６０の近くにあり上記構造を画定する段差３６および３８により、良好に範囲の画定された量子デバイスを製造することが可能となる。段差４０および４２（図２（ｃ））は量子デバイスの画定には関与しない。
【００５８】
このようにして、量子閉じ込め構造、この場合には量子細線は溝の頂点６０の領域に形成される。
【００５９】
上記のプロセスはまた、ピットのような切頭形の溝においても用いられ得、量子ドットを形成し得る。溝の代わりに、逆ピラミッド型の窪みを先ず形成する。あるいは、四面体の窪みを先ず形成し得る。
【００６０】
改変された溝を用いて形成された複数の量子細線または量子ドットを、例えばレーザまたは光検出器などの半導体デバイスの活性領域に組み込むことができる。図４は、複数の溝内に複数の量子細線を含む活性領域６２が第１および第２ミラー６４および６６間に挟まれた構造のレーザを示す。第２ミラー６６は基板６８の上に形成されている。このようなデバイスの製造において、ミラー６４と上部スペーサ６５とを溝の上に堆積する前に、例えば、金属有機気相エピタキシ（ＭＯＶＰＥ）などのエピタキシャル成長方法を用いて、活性領域６２の溝を平面化する。
【００６１】
本発明の範囲内で様々な改変が行われ得る。例えば、基板は、適切な結晶構造を有しまた異方性エッチングを行い得る他の材料により形成され得る。基板は半導体材料により形成することにより、例えば量子細線または量子ドットへの電気的注入を可能とするのが有利ではあるが、サファイヤなどの非半導体基板を使用し得る応用例もある。また、基板自体を下部バリヤ層として用いてもよい。
【００６２】
窪みを形成するためのエッチングは、｛１００｝表面以外の表面から始めてもよい。例えば、水酸化ナトリウムと過酸化水素との水溶液を用いて、｛１１１｝、｛３１１｝および｛５１１｝のガリウム砒素基板の表面に三角形のエッチングピットを形成してもよい。
【００６３】
【発明の効果】
本発明によれば、高度な閉じ込めを有する良好に制御された量子デバイス、光検出器及びレーザを、信頼性良く製造し得る構造を作製することが可能となる。
【図面の簡単な説明】
【図１】（ａ）〜（ｈ）は、半導体に溝を形成するための公知の処理工程。
【図２】（ａ）〜（ｄ）は、本発明の一実施例を構成する改変溝を形成するためのさらに別の処理工程。
【図３】本発明の一実施例を構成する量子細線デバイスの断面図。
【図４】本発明の一実施例を構成する、複数の量子閉じ込め領域から構成される活性領域を有する電気光学的デバイスの模式図。
【符号の説明】
１ 基板
２ 表面
２０、２２ 壁
２４ 溝
３６、３８ 段差
４３、４４ ***部
４６ 小窪み
５０、５４ バリヤ層
５２ ウェル層
Claims (27)
- 基板の表面に、該表面から該基板内に延びる複数の壁を有する窪みを形成する工程と、
該窪みの底部領域に、該窪みより横方向の寸法が短い小窪みを画定するように該壁の各々に段差を形成することにより該壁を改変する工程とを包含する、量子閉じ込めデバイスの製造方法。 - 開口部を規定する第１マスクが前記基板の前記表面に形成され、前記窪みが該開口部を通して該基板に異方性エッチングを施すことによって形成される、請求項１に記載の量子閉じ込めデバイスの製造方法。
- 前記窪みの底部領域にマスクされない領域を画定するための第２マスクが前記壁の一部に堆積される、請求項２に記載の方法。
- 前記開口部を規定する前記第１マスクの縁部によって、前記窪みの底部領域の該壁に衝突するのを防ぐように、該開口部に対して複数の角度で該開口部を通して分子ビームを放射することにより前記第２マスクが該壁の一部に堆積される、請求項３に記載の量子閉じ込めデバイスの製造方法。
- 前記底部領域において、前記壁の前記第２マスクによって保護される第１部分が該壁の第２部分より高くなるように、前記窪みがエッチングされる、請求項３または４に記載の量子閉じ込めデバイスの製造方法。
- 前記窪みが立方格子を有する基板に形成され、該基板の表面が｛１００｝結晶方位面と平行であり、また、＜１１１＞方面に沿って遅くエッチングする異方性エッチング液を用いて該窪みがエッチングされる、請求項１から５のいずれかに記載の量子閉じ込めデバイスの製造方法。
- 前記小窪み内にウェル層が堆積される、請求項１から６のいずれかに記載の量子閉じ込めデバイスの製造方法。
- 前記ウェル層が第１および第２バリヤ層間に堆積される、請求項７に記載の量子閉じ込めデバイスの製造方法。
- 前記第１および第２バリヤ層の少なくとも一方に不純物がドープされ、そのドープ濃度は前記ウェル層との界面に向かって減少する、請求項８に記載の量子閉じ込めデバイスの製造方法。
- 前記窪みが溝を備え、前記複数の壁が第１および第２の壁を備えている、請求項１から９のいずれかに記載の量子閉じ込めデバイスの製造方法。
- 前記窪みが立方格子を有する基板に形成され、該基板の表面が｛１００｝結晶方位面と平行であり、また、＜１１１＞方面に沿って遅くエッチングする異方性エッチング液を用いて該窪みがエッチングされ、前記溝が＜１１０＞結晶方向に沿った長軸を有する、請求項１０に記載の量子閉じ込めデバイスの製造方法。
- 前記窪みが、四面体ピットを備え、前記複数の壁が第１、第２および第３の壁を備えている、請求項１から９のいずれかに記載の量子閉じ込めデバイスの製造方法。
- 前記窪みが、ピラミッド型ピットを備え、前記複数の壁が第１、第２、第３および第４の壁を備えている、請求項１から９のいずれかに記載の量子閉じ込めデバイスの製造方法。
- 表面から該表面を有する基板内に延びる複数の壁を備えた窪みが該表面に設けられた該基板を有し、該壁の各々が、該窪みの底部領域に該窪みより横方向の寸法が小さい小窪みを画定する段差を有している量子閉じ込めデバイス。
- 前記段差が、前記壁に形成される***部によって画定される、請求項１４に記載の量子閉じ込めデバイス。
- 前記段差の高さがほぼ２０ナノメーターである、請求項１４または１５に記載の量子閉じ込めデバイス。
- 前記小窪み内にウェル層が堆積される、請求項１４から１６のいずれかに記載の量子閉じ込めデバイス。
- 前記ウェル層が、第１および第２バリヤ層間に挟まれる、請求項１７に記載の量子閉じ込めデバイス。
- 前記ウェル層の厚さがほぼ５ナノメーターである、請求項１７または１８に記載の量子閉じ込めデバイス。
- 前記ウェル層が、第１および第２バリヤ層間に挟まれており、該ウェル層が該第１バリヤ層を覆い、また該第１バリヤ層の厚さのほぼ半分である、請求項１８または１９に記載の量子閉じ込めデバイス。
- 前記第１および第２バリヤ層の少なくとも一方に不純物がドープされる、請求項１８から２０のいずれかに記載の量子閉じ込めデバイス。
- 前記ドープされたバリヤ層のドーピング濃度が、前記ウェル層との界面に向かって減少する、請求項２１に記載の量子閉じ込めデバイス。
- 前記窪みが溝を備え、前記複数の壁が第１および第２の壁を備えている、請求項１４から２２のいずれかに記載の量子閉じ込めデバイス。
- 前記窪みが四面体ピットを備え、前記複数の壁が第１、第２および第３の壁を備えている、請求項１４から２２のいずれかに記載の量子閉じ込めデバイス。
- 前記窪みが、ピラミッド型ピットを備え、前記複数の壁が第１、第２、第３および第４の壁を備えている、請求項１４から２２のいずれかに記載の量子閉じ込めデバイス。
- 請求項１４から２５のいずれかに記載のデバイスを備えた光検出器。
- 請求項１４から２５のいずれかに記載のデバイスを備えたレーザ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9406488A GB2288274A (en) | 1994-03-31 | 1994-03-31 | Quantum device and method of making such a device |
| GB9406488.8 | 1994-03-31 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07321420A JPH07321420A (ja) | 1995-12-08 |
| JP3575863B2 true JP3575863B2 (ja) | 2004-10-13 |
Family
ID=10752881
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06459495A Expired - Fee Related JP3575863B2 (ja) | 1994-03-31 | 1995-03-23 | 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5571376A (ja) |
| EP (1) | EP0678946B1 (ja) |
| JP (1) | JP3575863B2 (ja) |
| DE (1) | DE69500375T2 (ja) |
| GB (1) | GB2288274A (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ES2119697B1 (es) * | 1996-09-13 | 1999-04-16 | Infrarrojo Y Microelectronica | Fotosensor vectorial. |
| JP2958442B2 (ja) * | 1996-09-18 | 1999-10-06 | 科学技術庁金属材料技術研究所長 | 半導体量子箱の形成方法 |
| KR100234001B1 (ko) * | 1996-10-30 | 1999-12-15 | 박호군 | 양자세선 레이저 다이오드 제작방법 |
| KR100238452B1 (ko) * | 1997-08-05 | 2000-01-15 | 정선종 | 초미세 구조 일괄 성장방법 |
| GB2338592A (en) * | 1998-06-19 | 1999-12-22 | Secr Defence | Single electron transistor |
| US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
| US6258286B1 (en) * | 1999-03-02 | 2001-07-10 | Eastman Kodak Company | Making ink jet nozzle plates using bore liners |
| DE19958905C1 (de) * | 1999-12-07 | 2001-04-12 | Infineon Technologies Ag | Verfahren zur Herstellung einer Struktur in einem Substrat mittels einer Hartmaske |
| US6653653B2 (en) * | 2001-07-13 | 2003-11-25 | Quantum Logic Devices, Inc. | Single-electron transistors and fabrication methods in which a projecting feature defines spacing between electrodes |
| US20060009038A1 (en) | 2004-07-12 | 2006-01-12 | International Business Machines Corporation | Processing for overcoming extreme topography |
| US20090242941A1 (en) * | 2008-03-25 | 2009-10-01 | International Business Machines Corporation | Structure and method for manufacturing device with a v-shape channel nmosfet |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02238674A (ja) * | 1989-03-10 | 1990-09-20 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| FR2675634A1 (fr) * | 1991-04-16 | 1992-10-23 | France Telecom | Dispositif optoelectronique a tres faible capacite parasite. |
| US5277755A (en) * | 1991-12-09 | 1994-01-11 | Xerox Corporation | Fabrication of three dimensional silicon devices by single side, two-step etching process |
-
1994
- 1994-03-31 GB GB9406488A patent/GB2288274A/en not_active Withdrawn
-
1995
- 1995-03-15 US US08/404,508 patent/US5571376A/en not_active Expired - Fee Related
- 1995-03-16 EP EP95301771A patent/EP0678946B1/en not_active Expired - Lifetime
- 1995-03-16 DE DE69500375T patent/DE69500375T2/de not_active Expired - Fee Related
- 1995-03-23 JP JP06459495A patent/JP3575863B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| GB2288274A (en) | 1995-10-11 |
| EP0678946B1 (en) | 1997-06-25 |
| GB9406488D0 (en) | 1994-05-25 |
| DE69500375T2 (de) | 1998-01-22 |
| US5571376A (en) | 1996-11-05 |
| JPH07321420A (ja) | 1995-12-08 |
| DE69500375D1 (de) | 1997-07-31 |
| EP0678946A1 (en) | 1995-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3575863B2 (ja) | 量子閉じ込めデバイス、量子閉じ込めデバイスを備えた光検出器、量子閉じ込めデバイスを備えたレーザ、および量子閉じ込めデバイスの製造方法 | |
| JPH07221392A (ja) | 量子細線の作製方法、量子細線、量子細線レーザ、及び量子細線レーザの作製方法、回折格子の作製方法、及び分布帰還型半導体レーザ | |
| US20030180580A1 (en) | GaN substrate formed under controlled growth condition over GaN layer having discretely formed pits | |
| JPH04262528A (ja) | 半導体基板をエッチングする方法 | |
| US5922621A (en) | Quantum semiconductor device and a fabrication process thereof | |
| Dzurko et al. | Temperature engineered growth of low‐threshold quantum well lasers by metalorganic chemical vapor deposition | |
| US5040032A (en) | Semiconductor superlattice heterostructures on non-planar substrates | |
| US4974036A (en) | Semiconductor superlattice heterostructures on nonplanar substrates | |
| KR0185498B1 (ko) | 고출력 양자세선 어레이 레이저 다이오드 구조 제작방법 | |
| JP3042645B2 (ja) | 半導体量子箱構造の製造方法 | |
| US5833870A (en) | Method for forming a high density quantum wire | |
| JP3382309B2 (ja) | 半導体装置 | |
| KR100267261B1 (ko) | 양자구조 형성방법 | |
| JPH08181301A (ja) | 量子ドット構造及びその製造方法 | |
| JPH08306906A (ja) | 量子半導体装置およびその製造方法 | |
| JP2643771B2 (ja) | 半導体埋め込み構造とその製造方法 | |
| JP3341757B2 (ja) | 半導体装置及びその製造方法 | |
| JP3642659B2 (ja) | 半導体量子構造の製造方法及び半導体量子構造 | |
| JP2004281954A (ja) | 量子ドットの作製方法 | |
| JP2000124441A (ja) | 半導体量子ドット素子の作製方法 | |
| Grodzinski et al. | Growth of InP related compounds on structured substrates for the fibrication of narrow stripe lasers | |
| JPH07302757A (ja) | 半導体装置及びその製造方法 | |
| JPH04356963A (ja) | 半導体量子細線の製造方法 | |
| CN118073963A (zh) | GaN基激光器及提高GaN基激光器光束质量的方法 | |
| JPH10242582A (ja) | Ｉｉｉ−ｖ族化合物半導体の加工方法及びｉｉｉ−ｖ族化合物半導体レーザの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040617 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040706 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040706 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |