JP3572882B2

JP3572882B2 - Progressive scan conversion circuit

Info

Publication number: JP3572882B2
Application number: JP22922897A
Authority: JP
Inventors: 直司奥村; 克美寺井; 寛仁尾; 和人田中
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 1997-08-26
Filing date: 1997-08-26
Publication date: 2004-10-06
Anticipated expiration: 2017-08-26
Also published as: JPH1169313A

Description

【０００１】
【発明の属する技術分野】
本発明は，インターレース走査された映像信号を動き検出により順次走査に変換を行う順次走査変換回路に関するものである。
【０００２】
【従来の技術】
近年、ハイビジョンテレビの普及に伴い、現行放送（ＮＴＳＣ）の高画質化の要求が高く、インターレース走査の映像信号を順次走査に変換する必要がある。
【０００３】
従来の順次走査変換回路を図面を参照しながら説明する。図１１は順次走査変換を行うテレビ受像機のブロック図、図１２は従来の順次走査変換回路（輝度信号）のブロック図である。図１１において１１０１は入力映像信号を輝度信号（Ｙ１）と色信号（Ｃ）に分離するＹ／Ｃ分離回路、１１０２は色復調を行い色差信号（Ｕ１、Ｖ１）を出力する色復調回路、１１０３はインタレース走査信号を順次走査信号に変換する順次走査変換回路、１１０４は画質補正を行う画質補正回路である。図１２において１０１は映像信号を２６３ライン遅延するメモリ、１０２は映像信号を２６２ライン遅延するメモリ、１０３は映像の動きを検出する動き検出回路、１０４は映像信号を１ライン遅延するラインメモリ、１０５は上下の映像信号を加算し平均する加算回路、１０６、１０７、１０８は動き検出信号で２つの信号を加重平均するゲイン回路と加算回路、１１０は時間軸変換回路、１２０１は垂直輪郭補正回路、１２０２は水平輪郭補正回路である。
【０００４】
以上のように構成された順次走査変換回路について、その動作について説明する。図１１で入力された映像信号はＹ／Ｃ分離回路１１０１において輝度信号（Ｙ１）、色信号（Ｃ）に分離される。その分離された色信号は色復調回路１１０２において復調され色差信号（Ｕ１、Ｖ１）として出力される。次に順次走査変換回路１１０３および画質補正回路１１０４でインターレース走査信号から順次走査信号に変換され画質補正後出力される。
【０００５】
さらに図１２〜図２３を参照しながら順次走査変換回路について詳細に説明する。ここでは輝度信号の順次走査変換回路について説明するが、色差信号も同様なので説明を省略する。入力された映像信号（ｂ１２）はメモリ１０１によって２６３ライン遅延される（ａ１２）。さらにメモリ１０２によって２６２ライン遅延する。したがってメモリ１０２の出力信号は入力映像信号に対し、５２５ライン（１フレーム）遅延していることになる。
【０００６】
つぎに動き検出回路１０３において入力映像信号（ｂ１２）とメモリ１０２の出力信号（５２５ライン）の差を利用した動き検出を行い、その出力として動き検出信号（ｆ１）を出力する。この動き検出信号（ｆ１）は例えば静止画のとき０、動画のとき１を出力し、静止画と動画の間を何段階か出力するもである。また入力映像信号（ｂ１２）はラインメモリ（１０４）で１ライン遅延され出力される（ｃ１２）。この信号（ｃ１２）は現ラインの信号として時間軸変換回路に入力される。さらに、加算回路１０５において入力映像信号（ｂ１２）とラインメモリ１０４の出力信号（ｃ１２）が平均加算され出力される。この信号は完全動画のとき補間ラインの信号となる信号である。完全静止画の時は補間ラインとして１フィールド前の信号（ａ１２）を使用する。
【０００７】
そしてゲイン回路１０６、１０７及び加算回路１０８を用いて動き検出信号（ｆ１）で加重平均を行い補間ライン（ｄ１２）として時間軸変換回路に入力する。図１３はこの現ラインと補間ラインの位置関係を示すものである。次に時間軸変換回路１１０について図１４、図１５を用いて説明する。現ライン信号（ｃ１２）、補間ライン信号（ｄ１２）は各々ラインメモリ１４０１、１４０２に書き込まれる。このとき書き込みのクロック（ＷＣＫ）は例えば１４．３ＭＨｚを用いる。またラインメモリに書き込まれる現ライン（ｃ１２）と補間ライン（ｄ１２）の情報は、図１５に示すように現ラインｎと補間ラインｎ＋１というように走査時の順序としては現ラインが先になるようになっている。
【０００８】
そして読み出しは図１５のＲＲＡ（現ライン）、ＲＲＢ（補間ライン）を基準に行われ、ラインメモリ１４０１、１４０２の出力には各々ｃ１４、ｂ１４のように出力される。このとき読み出しのクロック（ＲＣＫ）は書き込みのクロック（ＷＣＫ）の２倍の周波数（２８．６ＭＨｚ）のものを用いるため、１／２に圧縮されて出力される。次に切り換え回路１４０３においてラインメモリ１４０１、１４０２を切換信号（ａ１４）によって切り換えることで順次走査変換された信号（ｅ１２）を得ることができる。
【０００９】
次に垂直輪郭補正回路１２０１での動作を図１６から図２０を用いて説明する。まず入力映像信号（ｅ１２）はラインメモリ１６０１で１ライン遅延され（ａ１６）、さらにラインメモリ１６０２で１ライン遅延する（ｂ１６）。次に入力映像信号（ｅ１２）、ラインメモリ１６０１の出力信号（ａ１６）、ラインメモリ１６０２の出力信号（ｂ１６）は各々ゲイン回路１６０３、１６０４、１６０５で−１／４、１／２、−１／４のゲインが掛けられて加算回路１６０６で加算され、垂直の輪郭信号（ｃ１６）が得られる。そしてリミッタ回路１６０７においてリミッタレベルでリミッタがかけかれ（特性は図１７）（ｄ１６）、大振幅の輪郭信号はリミッタレベルで抑えられる。
【００１０】
次にコアリング回路１６０８において設定されるコアリング量までの小振幅のノイズを除去される。（特性は図１８）最後にコアリング回路１６０８の出力信号（ｅ１６）をゲインコントロール回路１６０９でその効果をコントロールし（ｆ１６）、加算回路１６１０でラインメモリ１６０１の出力信号（ａ１６）に加算し、垂直輪郭補正を行う。図１９は静止画のときの垂直輪郭補正の波形図、図２０は動画の垂直輪郭補正の波形図でエッジ部分が強調された信号が得られる。
【００１１】
次に水平輪郭補正回路１２０２での動作を図２１〜図２３を用いて説明する。まず入力映像信号（ｆ１２）は遅延回路２１０１で遅延され（ａ２１）、さらに遅延回路２１０２で遅延する（ｂ２１）。この遅延回路の遅延時間は水平の輪郭補正の効果をだす周波数により決定される。次に入力映像信号（ｆ１２）、遅延回路２１０１の出力信号（ａ２１）、遅延回路２１０２の出力信号（ｂ２１）は各々ゲイン回路２１０３、２１０４、２１０５で−１／４、１／２、−１／４のゲインが掛けられて加算回路２１０６で加算され、水平の輪郭信号（ｃ２１）が得られる。
【００１２】
そしてリミッタ回路２１０７においてリミッタレベルでリミッタがかけかれ（特性は図２２）（ｄ２１）、大振幅の輪郭信号はリミッタレベルで抑えられる。次にコアリング回路２１０８において設定されるコアリング量までの小振幅のノイズを除去される。（特性は図２３）最後にコアリング回路２１０８の出力信号（ｅ２１）をゲインコントロール回路２１０９でその効果をコントロールし（ｆ２１）、加算回路２１１０で遅延回路２１０２の出力信号（ａ２１）に加算し、水平輪郭補正が行われる。
【００１３】
【発明が解決しようとする課題】
しかしながら上記の様な構成では垂直輪郭補正が静止画と動画でその効果が大きく違い、図１９、図２０のように静止画で効果が大きく出過ぎるという課題があった。また、水平輪郭補正では動画のときの現ラインと補間ラインでその効果が大きく違い、その結果として静止画に対し動画で効果が現れにくいという課題があった。
【００１４】
【課題を解決するための手段】
上記課題を解決するために、本発明の順次走査変換回路は、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路の動き検出信号により現信号から補間信号を生成した後、前記動き検出信号により現信号と補間信号に施す垂直輪郭補正の効果を変える垂直輪郭補正回路または前記動き検出信号により補間信号に施す水平輪郭補正の効果を変える水平輪郭補正回路と、前記動き検出信号により補間信号に施す水平輪郭補正の効果を変える水平輪郭補正回路とその出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路を備え、高画質にインターレース信号から順次走査信号に変換できる順次走査変換回路を提供するものである。
【００１５】
【発明の実施の形態】
前記問題点を解決するために、動き検出信号によって入力映像が静止画のときは垂直輪郭補正の効果を小さくし、入力映像が動画のときは垂直輪郭補正の効果を大きくすることを特徴としたものであり、垂直輪郭補正が静止画と動画でその効果を同じようにできる。
【００１７】
請求項１記載の発明は、インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路から出力される動き検出信号により現ライン信号から補間ライン信号を生成した後、前記動き検出信号により静止画部と動画部で現ラインと補間ラインに施す垂直輪郭補正の効果を変える垂直輪郭補正回路と、前記垂直輪郭補正回路の出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路とを備え、前記垂直輪郭補正回路は、補間ライン信号を１ライン遅延する第１のラインメモリと、前記第１のラインメモリの出力と入力される現ライン信号から垂直輪郭信号を生成する第１のフィルタと、入力される現ライン信号と前記入力補間ライン信号から垂直輪郭信号を生成する第２のフィルタと、前記第１のフィルタ出力信号を設定されたレベルにリミットする第１のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第１のコアリング回路と、前記第２のフィルタ出力信号を設定されたレベルにリミットする第２のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第２のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第１のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第１のゲインコントロール回路と、前記第２のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第２のゲインコントロール回路と、前記第１のゲインコントロール回路の出力信号を前記第１のラインメモリの出力に加算し出力する第１の加算回路と、前記第２のゲインコントロール回路の出力信号を前記入力現ライン信号に加算し出力する第２の加算回路と、前記第２の加算回路の出力信号を１ライン遅延する第２のラインメモリを備えたことを特徴とし、垂直輪郭補正が静止画と動画でその効果を同じようにできる。
【００１８】
請求項２記載の発明は、請求項１記載の第１のフィルタが前記入力現ライン信号を１ライン遅延させる第３のラインメモリと、前記第１のラインメモリの出力信号を−１／４にする第１のゲイン回路と、前記現ライン信号を１／２にする第２のゲイン回路と、前記第３のラインメモリの出力信号を−１／４にする第３のゲイン回路と、前記第１のゲイン回路の出力信号と前記第２のゲイン回路の出力信号と前記第３のゲイン回路の出力信号とを加算する第３の加算回路により構成され、前記第２のフィルタが前記入力補間ライン信号を１ライン遅延させる第４のラインメモリと、前記第４のラインメモリの出力信号を−１／４にする第４のゲイン回路と、前記補間ライン信号を１／２にする第５のゲイン回路と、前記入力現ライン信号を−１／４にする第６のゲイン回路と、前記第４のゲイン回路の出力信号と前記第５のゲイン回路の出力信号と前記第６のゲイン回路の出力信号とを加算する第４の加算回路により構成され、垂直輪郭補正が静止画と動画でその効果を同じようにできる。。
【００２２】
請求項３記載の発明は、インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路の出力の動き検出信号により現信号から補間信号を生成した後、前記動き検出信号により補間ライン信号にのみ水平輪郭補正の効果を変える水平輪郭補正回路と、その出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路を備え、前記水平輪郭補正回路は、入力される補間ライン信号を遅延する第１の遅延回路と、前記第１の遅延回路の出力信号を遅延する第２の遅延回路と、前記入力補間ライン信号を−１／４にする第７のゲイン回路と、前記第１の遅延回路の出力信号を１／２にする第８のゲイン回路と、前記第２の遅延回路の出力信号を−１／４にする第９のゲイン回路と、前記第７のゲイン回路の出力信号と前記第８のゲイン回路の出力信号と前記第９のゲイン回路の出力信号を加算する第５の加算回路と、前記第５の加算回路の出力信号を設定されたレベルにリミットする第３のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第３のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第３のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第３のゲインコントロール回路と、前記第３のゲインコントール回路の出力信号と前記第１の遅延回路の出力信号を加算し出力する第６の加算回路とを備えたことを特徴とし、静止画と動画で同じような水平輪郭補正の効果を得ることができる。
【００２５】
請求項４記載の発明は、請求項３記載の水平輪郭補正回路が現ラインから生成した第１の水平輪郭補正信号と補間ラインから生成した第２の水平輪郭補正信号を前記動き検出信号により加重平均し、補間ラインのみに動作することを特徴とし、静止画と動画で同じような水平輪郭補正の効果を得ることができる。
【００２７】
（実施の形態１）
以下、本発明の第１の実施の形態について図１〜図５を用いて説明する。
【００２８】
図１において、１０９は垂直輪郭補正回路である。また１０１、１０２のメモリ、１０３の動き検出回路、１０４のラインメモリ、１０５の加算回路、１０６、１０７のゲイン回路、１０８の加算回路、１１０の時間軸変換回路は従来と同じ構成である。
【００２９】
以上のように構成された順次走査変換回路について、以下その動作を説明する。入力映像信号から現ライン信号（ｂ１）及び補間ライン信号（ａ１）を得るところまでは従来と同じであるため説明を省略する。現ライン信号（ｂ１）と補間ライン信号（ａ１）は垂直輪郭補正回路１０９に入力され、動き検出回路１０３の動き検出信号（ｆ１）により動画部は静止画部より垂直輪郭補正の効果の効果を大きく補正が行われ補正現ライン信号（ｄ１）、補正補間ライン信号（ｃ１）として出力される。そして従来と同じ時間軸変換回路１１０で現ラインと補間ラインが合成され順次走査信号に変換され出力される（ｅ１）。
【００３０】
次に図２、図３を用いて垂直輪郭補正回路１０９の詳細の説明を行う。図２は垂直輪郭補正のブロック図、図３はその動作を説明するためのタイミング図である。図２において２０１、２０２、２０３はラインメモリ、２０４、２０５、２０６、２０７、２０８、２０９はゲイン回路、２１０、２１１は加算回路、２１２、２１６はリミッタ回路、２１３、２１７はコアリング回路、２１４、２１８はゲインコントロール回路、２１５、２１９は加算回路、２２０はラインメモリ、２２１はゲイン変換回路である。
【００３１】
まず入力された補間ライン信号（ａ１）はラインメモリ２０１及びラインメモリ２０３で１ライン遅延し各々（ａ２）、（ｇ２）として出力される。このラインメモリは１つのラインメモリでも実現できるがここでは説明を簡単にするため２つに分けた状態で説明する。また入力された現ライン信号（ｂ１）はラインメモリ２０２で１ライン遅延され出力される（ｂ２）。次にラインメモリ２０１の出力信号（ａ２）、入力現ライン信号（ｂ１）、ラインメモリ２０２の出力信号（ｂ２）は各々ゲイン回路２０４、２０５、２０６で−１／４、１／２、−１／４のゲインが掛けられ加算回路２１０で加算され出力される（ｆ２）。このことで補間ラインに補正する垂直輪郭信号が生成される。ここでは実施例として３タップのバンドパスフィルタでの構成を説明しているがそれ以外のフィルタでも良い。同様に現ラインに補正する垂直輪郭信号を生成するのに、ラインメモリ２０３の出力信号（ｇ２）、入力補間ライン信号（ａ１）、入力現ライン信号（ｂ１）に各々ゲイン回路２０７、２０８、２０９で−１／４、１／２、−１／４のゲインが掛けられ加算回路２１１で加算され出力される（ｋ２）。次に加算回路２１０、２１１の出力信号（ｆ２、ｋ２）は各々リミッタ回路２１２、２１６でリミッタレベルでリッミトされ大振幅の輪郭補正信号を抑え、さらにコアリング回路２１３、２１７で設定されるコアリング量までのノイズを除去され出力される。（ｍ２、ｏ２）また、入力される動き検出信号（ｆ１）はゲイン変換回路２２１で垂直輪郭補正の効果を設定する値に変換され出力される（ｐ２）。そしてゲインコントロール回路２１４、２１８においてその効果がコントロールされ出力される（ｑ２、ｓ２）。このときの効果は動画部では垂直輪郭補正の効果が大きくなるように設定されている。最後にラインメモリ２０１の出力信号（ａ２）にゲインコントロール回路の出力信号（ｑ２）を加算回路２１５で加算し補正補間ライン信号（ｃ１）を、入力現ライン信号（ｂ１）にゲインコントロール回路２１８の出力信号（ｓ２）を加算回路２１９で加算し、さらにラインメモリ２２０で１ライン遅延し補正現ライン信号（ｄ１）を得る。ラインメモリ２２０は補正現ライン信号（ｄ１）と補正補間ライン信号（ｃ１）のタイミングを合わせるのに必要であるが、その後処理される時間軸回路でのタイミングを変えることで削除もできる。図４、図５に本発明での垂直輪郭補正回路の補正後の波形図を示す。図４は静止画部、図５は動画部の波形図で、この説明では動画部の効果を静止画部の効果の２倍に設定している。
【００３２】
（実施の形態２）
つぎに、本発明の第２の実施の形態について図６、図７を用いて説明する。
【００３３】
図６において、６０１は水平輪郭補正回路である。また１０１、１０２のメモリ、１０３の動き検出回路、１０４のラインメモリ、１０５の加算回路、１０６、１０７のゲイン回路、１０８の加算回路、１１０の時間軸変換回路は従来と同じ構成である。
【００３４】
以上のように構成された順次走査変換回路について、以下その動作を説明する。入力映像信号から現ライン信号（ｂ１）及び補間ライン信号（ａ１）を得るところまでは従来と同じであるため説明を省略する。現ライン信号（ｂ１）と補間ライン信号（ａ１）は水平輪郭補正回路６０１に入力され、動き検出回路１０３の動き検出信号（ｆ１）により補間ラインの動画部は静止画部より水平輪郭補正の効果の効果を大きく補正が行われ補正現ライン信号（ｂ６）、補正補間ライン信号（ａ６）として出力される。そして従来と同じ時間軸変換回路１１０で現ラインと補間ラインが合成され順次走査信号に変換され出力される（ｃ１）。
【００３５】
次に図７を用いて水平輪郭補正回路６０１の詳細の説明を行う。図７は水平輪郭補正のブロック図である。図７において７０１、７０２は遅延回路、７０３、７０４、７０５はゲイン回路、７０６は加算回路、７０７はリミッタ回路、７０８はコアリング回路、７１０はゲインコントロール回路、７１１は加算回路、７０９はゲイン変換回路である。
【００３６】
まず入力補間ライン信号（ａ１）は遅延回路７０１で遅延し出力する（ａ７）。さらに遅延回路７０２で遅延し出力する（ｂ７）。この遅延時間は水平輪郭補正の効果を得る周波数により決定される。入力補間ライン信号（ａ１）、遅延回路７０１の出力信号（ａ７）、遅延回路７０２の出力信号（ｂ７）は各々ゲイン回路７０３、７０４、７０５で−１／４、１／２、−１／４のゲインが掛けられ加算回路７０６で加算され出力される（ｃ７）。次にリミッタ回路７０７でリミッタレベルでリッミトされ大振幅の輪郭補正信号を抑え、さらにコアリング回路７０８で設定されるコアリング量までのノイズを除去され出力される。また、入力される動き検出信号（ｆ１）はゲイン変換回路７０９で水平輪郭補正の効果を設定する値に変換され出力される（ｅ７）。そしてゲインコントロール回路７１０においてその効果がコントロールされ出力される。このときの効果は動画部では水平輪郭補正の効果が大きくなるように設定されている。最後に遅延回路７０１の出力信号（ａ７）にゲインコントロール回路７１０の出力信号が加算され補正補間ライン信号（ａ６）として出力される。
【００３７】
（実施の形態３）
つぎに、本発明の第３の実施の形態について図８、図１０を用いて説明する。
【００３８】
図８において、８０１、８０２は遅延回路、８０３、８０４、８０５はゲイン回路、８０６は加算回路、８０７はリミッタ回路、８０８はコアリング回路、８０７は遅延回路である。また７０９のゲインコントロール回路、７１１の加算回路、７０９のゲイン変換回路は実施の形態２と同一のものである。
【００３９】
この構成によって現ラインの水平輪郭信号を生成し、動き検出信号（ｆ１）でその効果をコントロールした後、補間ラインの補正を行う。図１０はその波形図で、水平にある速度で動いている動画部では上下のラインを平均加算するため、入力映像信号（ｂ１２）と１ライン遅延した信号（ｂ１）を平均加算し（ａ１）のように細部の信号がなくなることがある。しかしながら入力現ライン信号（ｂ１２）から水平輪郭信号（ｂ８）を生成し、補間ラインに補正を行うことで細部の補正を行うことができる。
【００４０】
（実施の形態４）
つぎに、本発明の第４の実施の形態について図９を用いて説明する。
【００４１】
図９において、９０１はミックス回路である。また、７０１、７０２の遅延回路、７０３、７０４、７０５のゲイン回路、７０６の加算回路、７０７のリミッタ回路、７０８のコアリング回路、７１０のゲインコントロール回路、７１１の加算回路、７０９のゲイン変換回路は実施の形態２と同一であり、８０１、８０２の遅延回路、８０３、８０４、８０５のゲイン回路、８０６の加算回路は実施の形態３と同一である。
【００４２】
この構成によって、現ラインから生成された水平輪郭補正信号（ｂ８）と補間ラインから生成された水平輪郭補正信号（ｃ７）をミックス回路９０１で入力される動き検出信号（ｆ１）で加重平均され補間ラインに補正が行われる。これにより動画部では現ラインから生成される水平輪郭補正信号（ｃ７）を用い、静止画部では補間ラインから生成される水平輪郭補正信号（ｃ７）を用いることで細部の補正を行うことができる。
【００４３】
【発明の効果】
以上の実施の形態からも明らかなように、本発明によれば動き検出回路の出力信号である動き検出信号を用いて、垂直輪郭補正では入力映像が静止画のときは垂直輪郭補正の効果を小さくし、入力映像が動画のときは垂直輪郭補正の効果を大きくすることにより静止画と動画でその効果を同じようにでき、水平輪郭補正では入力映像が静止画のときは水平輪郭補正の効果を小さくし、入力映像が動画のときは水平輪郭補正の効果を大きくすることにより。、静止画と動画で同じような水平輪郭補正の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の順次走査変換回路のブロック図
【図２】本発明の第１の実施の形態の垂直輪郭補正回路のブロック図
【図３】本発明の第１の実施の形態の垂直輪郭補正回路のタイミング図
【図４】本発明の第１の実施の形態の垂直輪郭補正回路の静止画の波形図
【図５】本発明の第１の実施の形態の垂直輪郭補正回路の動画の波形図
【図６】本発明の第２の実施の形態の順次走査変換回路のブロック図
【図７】本発明の第２の実施の形態の水平輪郭補正回路のブロック図
【図８】本発明の第３の実施の形態の水平輪郭補正回路のブロック図
【図９】本発明の第４の実施の形態の水平輪郭補正回路のブロック図
【図１０】本発明の第３の実施の形態の水平輪郭補正回路の波形図
【図１１】従来の順次走査変換を行うテレビ受像機のブロック図
【図１２】従来の順次走査変換回路のブロック図
【図１３】従来の順次走査の波形図
【図１４】従来の時間軸変換回路のブロック図
【図１５】従来の時間軸変換回路のタイミング図
【図１６】従来の垂直輪郭補正回路のブロック図
【図１７】従来のリミッタ回路の特性図
【図１８】従来のコアリング回路の特性図
【図１９】従来の垂直輪郭補正回路の静止画の波形図
【図２０】従来の垂直輪郭補正回路の動画の波形図
【図２１】従来の水平輪郭補正回路のブロック図
【図２２】従来のリミッタ回路の特性図
【図２３】従来のコアリング回路の特性図
【符号の説明】
１０１メモリ
１０２メモリ
１０３動き検出回路
１０４ラインメモリ
１０５加算回路
１０６，１０７ゲイン回路
１０８加算回路
１０９垂直輪郭補正回路
１１０時間軸変換回路
２０１，２０２，２０３ラインメモリ
２０４，２０５，２０６，２０７，２０８，２０９ゲイン回路
２１０，２１１加算回路
２１２，２１６リミッタ回路
２１３，２１７コアリング回路
２１４，２１８ゲインコントロール回路
２１５，２１９加算回路
２２０ラインメモリ
２２１ゲイン変換回路
６０１水平輪郭補正回路
７０１，７０２遅延回路
７０３，７０４，７０５ゲイン回路
７０６加算回路
７０７リミッタ回路
７０８コアリング回路
７０９ゲイン変換回路
７１０ゲインコントロール回路
７１１加算回路
８０１，８０２，８０７遅延回路
８０３，８０４，８０５ゲイン回路
９０１ミックス回路
１１０１Ｙ／Ｃ分離回路
１１０２色復調回路
１１０３順次走査変換回路
１１０４画質補正回路
１２０１垂直輪郭補正回路
１２０２水平輪郭補正回路
１４０１，１４０２ラインメモリ
１４０３切換回路
１６０１，１６０２ラインメモリ
１６０３，１６０４，１６０５ゲイン回路
１６０６加算回路
１６０７リミッタ回路
１６０８コアリング回路
１６０９ゲインコントロール回路
１６１０加算回路
２１０１，２１０２遅延回路
２１０３，２１０４，２１０５ゲイン回路
２１０６加算回路
２１０７リミッタ回路
２１０８コアリング回路
２１０９ゲインコントロール回路
２１１０加算回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a progressive scan conversion circuit for converting an interlaced video signal into progressive scan by motion detection.
[0002]
[Prior art]
2. Description of the Related Art In recent years, with the spread of high-definition television, there is a high demand for higher image quality of current broadcasting (NTSC), and it is necessary to convert interlaced scanning video signals into progressive scanning.
[0003]
A conventional progressive scan conversion circuit will be described with reference to the drawings. FIG. 11 is a block diagram of a television receiver that performs progressive scan conversion, and FIG. 12 is a block diagram of a conventional progressive scan conversion circuit (luminance signal). In FIG. 11, reference numeral 1101 denotes a Y / C separation circuit that separates an input video signal into a luminance signal (Y1) and a chrominance signal (C); 1102, a color demodulation circuit that performs color demodulation and outputs color difference signals (U1, V1); Is a progressive scan conversion circuit that converts an interlaced scan signal into a progressive scan signal, and 1104 is an image quality correction circuit that performs image quality correction. 12, reference numeral 101 denotes a memory for delaying a video signal by 263 lines; 102, a memory for delaying a video signal by 262 lines; 103, a motion detection circuit for detecting video motion; 104, a line memory for delaying the video signal by one line; Is an addition circuit for adding and averaging the upper and lower video signals, 106, 107, and 108 are gain circuits and an addition circuit for weighted averaging of two signals by a motion detection signal, 110 is a time axis conversion circuit, 1201 is a vertical contour correction circuit, Reference numeral 1202 denotes a horizontal contour correction circuit.
[0004]
The operation of the progressive scan conversion circuit configured as described above will be described. The video signal input in FIG. 11 is separated by a Y / C separation circuit 1101 into a luminance signal (Y1) and a chrominance signal (C). The separated color signals are demodulated in a color demodulation circuit 1102 and output as color difference signals (U1, V1). Next, the interlaced scanning signal is converted into a sequential scanning signal by the progressive scan conversion circuit 1103 and the image quality correction circuit 1104 and output after the image quality correction.
[0005]
Further, the progressive scan conversion circuit will be described in detail with reference to FIGS. Here, a description will be given of the luminance signal progressive scan conversion circuit, but the description is omitted because the same applies to the color difference signal. The input video signal (b12) is delayed by 263 lines by the memory 101 (a12). Further, 262 lines are delayed by the memory 102. Therefore, the output signal of the memory 102 is delayed by 525 lines (one frame) with respect to the input video signal.
[0006]
Next, the motion detection circuit 103 performs motion detection using the difference between the input video signal (b12) and the output signal (525 lines) of the memory 102, and outputs a motion detection signal (f1) as its output. The motion detection signal (f1) outputs, for example, 0 for a still image and 1 for a moving image, and outputs several stages between a still image and a moving image. The input video signal (b12) is delayed by one line in the line memory (104) and output (c12). This signal (c12) is input to the time axis conversion circuit as a signal of the current line. Further, in the addition circuit 105, the input video signal (b12) and the output signal (c12) of the line memory 104 are averagely added and output. This signal is a signal that becomes a signal of an interpolation line in the case of a complete moving image. In the case of a complete still image, the signal (a12) one field before is used as an interpolation line.
[0007]
Then, weighted averaging is performed on the motion detection signal (f1) using the gain circuits 106 and 107 and the addition circuit 108, and the result is input to the time axis conversion circuit as an interpolation line (d12). FIG. 13 shows the positional relationship between the current line and the interpolation line. Next, the time axis conversion circuit 110 will be described with reference to FIGS. The current line signal (c12) and the interpolation line signal (d12) are written in the line memories 1401 and 1402, respectively. At this time, a write clock (WCK) uses, for example, 14.3 MHz. The information of the current line (c12) and the interpolation line (d12) written in the line memory is such that the current line comes first as the current line n and the interpolation line n + 1 as shown in FIG. It has become.
[0008]
Reading is performed based on RRA (current line) and RRB (interpolated line) in FIG. 15, and the outputs of the line memories 1401 and 1402 are output as c14 and b14, respectively. At this time, the read clock (RCK) has a frequency (28.6 MHz) that is twice as high as that of the write clock (WCK), and is thus compressed and output to 出力. Next, the switching circuit 1403 switches the line memories 1401 and 1402 by the switching signal (a14) to obtain the signal (e12) which is sequentially scanned and converted.
[0009]
Next, the operation of the vertical contour correction circuit 1201 will be described with reference to FIGS. First, the input video signal (e12) is delayed by one line in the line memory 1601 (a16), and further delayed by one line in the line memory 1602 (b16). Next, the input video signal (e12), the output signal (a16) of the line memory 1601 and the output signal (b16) of the line memory 1602 are -1.4, 1/2, -1 /, respectively, by the gain circuits 1603, 1604, 1605. The result is multiplied by a gain of 4 and added by the addition circuit 1606 to obtain a vertical contour signal (c16). In the limiter circuit 1607, a limiter is applied at the limiter level (the characteristic is shown in FIG. 17) (d16), and the contour signal having a large amplitude is suppressed at the limiter level.
[0010]
Next, noise of a small amplitude up to the coring amount set in the coring circuit 1608 is removed. Finally, the effect of the output signal (e16) of the coring circuit 1608 is controlled by the gain control circuit 1609 (f16), and added to the output signal (a16) of the line memory 1601 by the adder circuit 1610. Perform vertical contour correction. FIG. 19 is a waveform diagram of vertical contour correction for a still image, and FIG. 20 is a waveform diagram of vertical contour correction for a moving image, in which a signal whose edge portion is emphasized is obtained.
[0011]
Next, the operation of the horizontal contour correction circuit 1202 will be described with reference to FIGS. First, the input video signal (f12) is delayed by the delay circuit 2101 (a21), and further delayed by the delay circuit 2102 (b21). The delay time of this delay circuit is determined by the frequency at which the effect of horizontal contour correction is obtained. Next, the input video signal (f12), the output signal (a21) of the delay circuit 2101, and the output signal (b21) of the delay circuit 2102 are respectively -1/4, 1/2, -1 / The gain is multiplied by 4 and added by the addition circuit 2106 to obtain a horizontal contour signal (c21).
[0012]
In the limiter circuit 2107, a limiter is applied at the limiter level (the characteristic is shown in FIG. 22) (d21), and the contour signal having a large amplitude is suppressed at the limiter level. Next, noise of a small amplitude up to the coring amount set in the coring circuit 2108 is removed. Finally, the effect of the output signal (e21) of the coring circuit 2108 is controlled by the gain control circuit 2109 (f21), and the output signal (a21) of the delay circuit 2102 is added by the adder 2110, Horizontal contour correction is performed.
[0013]
[Problems to be solved by the invention]
However, in the above configuration, there is a problem that the effect of the vertical contour correction is significantly different between a still image and a moving image, and the effect is too large for a still image as shown in FIGS. Further, in the horizontal contour correction, the effect is greatly different between the current line and the interpolation line in the case of a moving image, and as a result, there is a problem that the effect is hard to appear in a moving image with respect to a still image.
[0014]
[Means for Solving the Problems]
In order to solve the above problems, a progressive scan conversion circuit according to the present invention includes a motion detection circuit for detecting a motion of an input video signal, and a method for generating an interpolation signal from a current signal based on a motion detection signal of the motion detection circuit. A vertical contour correction circuit for changing the effect of vertical contour correction applied to the current signal and the interpolation signal based on the motion detection signal, or a horizontal contour correction circuit for changing the effect of horizontal contour correction applied to the interpolation signal based on the motion detection signal; Equipped with a horizontal contour correction circuit that changes the effect of horizontal contour correction applied to the interpolation signal by a signal and a time axis conversion circuit that converts the output on a time axis and converts it into a progressive scanning signal. It is intended to provide a progressive scan conversion circuit that can be used.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
To solve the above problems , Dynamic When the input video is a still image, the effect of the vertical contour correction is reduced when the input video is a still image, and when the input video is a moving image, the effect of the vertical contour correction is increased. The effect can be the same for pictures and videos.
[0017]
Claim 1 The described invention, A progressive scan conversion circuit for receiving an interlaced scanned video signal, synthesizing an interpolated line signal from a current line signal according to the motion of the video, and obtaining a progressively scanned video signal having double scanning lines; A motion detection circuit for detecting the motion of the video signal, and an interpolation line signal generated from a current line signal based on a motion detection signal output from the motion detection circuit. A vertical contour correction circuit that changes the effect of vertical contour correction applied to the current line and the interpolation line; and a time axis conversion circuit that performs time axis conversion on the output of the vertical contour correction circuit and sequentially converts the output into a scanning signal. A first line memory for delaying the interpolation line signal by one line; a first filter for generating a vertical contour signal from an output of the first line memory and a current line signal input thereto; A second filter for generating a vertical contour signal from the input current line signal and the input interpolation line signal, a first limiter circuit for limiting the first filter output signal to a set level, and the limiter circuit A first coring circuit that performs coring set to the output signal of the second filter, a second limiter circuit that limits the second filter output signal to a set level, and an output signal of the limiter circuit. A second coring circuit for performing coring, a gain conversion circuit for converting an input motion detection signal into an effect of contour correction, and a first coring circuit. A first gain control circuit that controls the gain of the output signal of the circuit by the output of the gain conversion circuit; and a second gain that controls the gain of the output signal of the second coring circuit by the output of the gain conversion circuit. A control circuit, a first addition circuit for adding an output signal of the first gain control circuit to an output of the first line memory and outputting the same, and an output signal of the second gain control circuit to the input current line. A second addition circuit for adding the signal to the signal and outputting the signal, and a second line memory for delaying the output signal of the second addition circuit by one line. The effect can be the same.
[0018]
The invention according to claim 2 is the invention according to claim 1. A first filter for delaying the input current line signal by one line by a first filter, a first gain circuit for reducing the output signal of the first line memory to − ／, A second gain circuit that reduces the output signal of the third line memory to −１, a second gain circuit that reduces the output signal of the third line memory to − ／, an output signal of the first gain circuit, and the second gain A fourth line memory configured by a third addition circuit that adds an output signal of a circuit and an output signal of the third gain circuit, wherein the second filter delays the input interpolation line signal by one line; A fourth gain circuit for reducing the output signal of the fourth line memory to ／, a fifth gain circuit for reducing the interpolated line signal to １／, and reducing the input current line signal to ／. A sixth gain circuit, And a fourth addition circuit for adding the output signal of the gain circuit, the output signal of the fifth gain circuit, and the output signal of the sixth gain circuit. Can be done in the same way. .
[0022]
The invention according to claim 3 is A progressive scan conversion circuit for receiving an interlaced scanned video signal, synthesizing an interpolated line signal from a current line signal according to the motion of the video, and obtaining a progressively scanned video signal having double scanning lines; A motion detection circuit for detecting the motion of the output video signal, an interpolation signal generated from a current signal based on a motion detection signal output from the motion detection circuit, and an effect of horizontal contour correction only on the interpolation line signal based on the motion detection signal. A horizontal contour correction circuit that changes the time, and a time axis conversion circuit that performs time axis conversion of the output and sequentially converts the output into a scanning signal. The horizontal contour correction circuit includes: a first delay circuit for delaying an input interpolation line signal; a second delay circuit for delaying an output signal of the first delay circuit; / 7, an eighth gain circuit that reduces the output signal of the first delay circuit to １／, and a seventh gain circuit that reduces the output signal of the second delay circuit to − ／. Ninth gain circuit, a fifth addition circuit for adding the output signal of the seventh gain circuit, the output signal of the eighth gain circuit, and the output signal of the ninth gain circuit, and the fifth addition. A third limiter circuit for limiting an output signal of the circuit to a set level, a third coring circuit for performing coring set on the output signal of the limiter circuit, and contour correction from an input motion detection signal A gain conversion circuit that converts the A third gain control circuit for controlling a gain of an output signal of the third coring circuit by an output of the gain conversion circuit; an output signal of the third gain control circuit; and an output signal of the first delay circuit And a sixth adder circuit for adding and outputting the same, whereby the same effect of horizontal contour correction can be obtained for still images and moving images.
[0025]
According to a fourth aspect of the present invention, the first horizontal contour correction signal generated from the current line and the second horizontal contour correction signal generated from the interpolation line are weighted by the motion detection signal. On average, the operation is performed only on the interpolation line, and the same effect of horizontal contour correction can be obtained in a still image and a moving image.
[0027]
(Embodiment 1)
Hereinafter, the present invention The first of An embodiment will be described with reference to FIGS.
[0028]
In FIG. 1, reference numeral 109 denotes a vertical contour correction circuit. The memories 101 and 102, the motion detection circuit 103, the line memory 104, the addition circuit 105, the gain circuits 106 and 107, the addition circuit 108, and the time axis conversion circuit 110 have the same configuration as the conventional one.
[0029]
The operation of the progressive scan conversion circuit configured as described above will be described below. The process up to obtaining the current line signal (b1) and the interpolated line signal (a1) from the input video signal is the same as in the related art, and a description thereof will be omitted. The current line signal (b1) and the interpolated line signal (a1) are input to the vertical contour correction circuit 109, and the motion detection signal (f1) of the motion detection circuit 103 makes the moving picture part more effective in vertical contour correction than the still picture part. A large correction is performed, and the corrected current line signal (d1) and the corrected interpolation line signal (c1) are output. Then, the current line and the interpolated line are synthesized by the same time axis conversion circuit 110 as the conventional one, and are sequentially converted into scanning signals and output (e1).
[0030]
Next, the vertical contour correction circuit 109 will be described in detail with reference to FIGS. FIG. 2 is a block diagram of the vertical contour correction, and FIG. 3 is a timing chart for explaining the operation. In FIG. 2, 201, 202, and 203 are line memories, 204, 205, 206, 207, 208, and 209 are gain circuits, 210 and 211 are addition circuits, 212 and 216 are limiter circuits, 213 and 217 are coring circuits, and 214. Reference numeral 218 denotes a gain control circuit, reference numerals 215 and 219 denote addition circuits, reference numeral 220 denotes a line memory, and reference numeral 221 denotes a gain conversion circuit.
[0031]
First, the input interpolation line signal (a1) is delayed by one line in the line memory 201 and the line memory 203 and output as (a2) and (g2), respectively. This line memory can be realized by one line memory, but here, for the sake of simplicity, the description will be made in a state divided into two. The input current line signal (b1) is delayed by one line in the line memory 202 and output (b2). Next, the output signal (a2) of the line memory 201, the input current line signal (b1), and the output signal (b2) of the line memory 202 are -1.4, 1/2, -1 at the gain circuits 204, 205, and 206, respectively. The gain is multiplied by / 4, added by the adding circuit 210, and output (f2). As a result, a vertical contour signal to be corrected to the interpolation line is generated. Here, a configuration using a 3-tap bandpass filter is described as an example, but other filters may be used. Similarly, in order to generate a vertical contour signal to be corrected to the current line, gain circuits 207, 208, and 209 are applied to the output signal (g2), the input interpolation line signal (a1), and the input current line signal (b1) of the line memory 203, respectively. Are multiplied by gains of −−１, 、 and −−１, added by the addition circuit 211 and output (k2). Next, the output signals (f2, k2) of the adder circuits 210, 211 are limited at the limiter level by limiter circuits 212, 216, respectively, to suppress a large amplitude contour correction signal, and further, coring set by coring circuits 213, 217. The noise up to the amount is removed and output. (M2, o2) The input motion detection signal (f1) is converted by the gain conversion circuit 221 into a value for setting the effect of the vertical contour correction and output (p2). Then, the effect is controlled and output by the gain control circuits 214 and 218 (q2, s2). The effect at this time is set so that the effect of the vertical contour correction is increased in the moving image portion. Lastly, the output signal (q2) of the gain control circuit is added to the output signal (a2) of the line memory 201 by the addition circuit 215, and the corrected interpolation line signal (c1) is added to the input current line signal (b1) of the gain control circuit 218. The output signal (s2) is added by the adder circuit 219, and further delayed by one line in the line memory 220 to obtain the corrected current line signal (d1). The line memory 220 is necessary for adjusting the timing of the corrected current line signal (d1) and the corrected interpolation line signal (c1). However, the line memory 220 can be deleted by changing the timing in the time axis circuit to be processed thereafter. 4 and 5 show waveform diagrams after correction by the vertical contour correction circuit according to the present invention. FIG. 4 is a waveform diagram of the still image portion, and FIG. 5 is a waveform diagram of the moving image portion. In this description, the effect of the moving image portion is set to twice the effect of the still image portion.
[0032]
(Embodiment 2)
Next, The second of the present invention An embodiment will be described with reference to FIGS.
[0033]
In FIG. 6, reference numeral 601 denotes a horizontal contour correction circuit. The memories 101 and 102, the motion detection circuit 103, the line memory 104, the addition circuit 105, the gain circuits 106 and 107, the addition circuit 108, and the time axis conversion circuit 110 have the same configuration as the conventional one.
[0034]
The operation of the progressive scan conversion circuit configured as described above will be described below. The process up to obtaining the current line signal (b1) and the interpolated line signal (a1) from the input video signal is the same as in the related art, and a description thereof will be omitted. The current line signal (b1) and the interpolated line signal (a1) are input to a horizontal contour correction circuit 601. The motion detection signal (f1) of the motion detection circuit 103 causes the moving image portion of the interpolation line to be more effective than the still image portion in horizontal contour correction. Is greatly corrected, and is output as a corrected current line signal (b6) and a corrected interpolation line signal (a6). Then, the current line and the interpolated line are synthesized by the same time axis conversion circuit 110 as the conventional one, and are sequentially converted into scanning signals and output (c1).
[0035]
Next, the details of the horizontal contour correction circuit 601 will be described with reference to FIG. FIG. 7 is a block diagram of the horizontal contour correction. 7, 701 and 702 are delay circuits, 703, 704, and 705 are gain circuits, 706 is an addition circuit, 707 is a limiter circuit, 707 is a coring circuit, 708 is a gain control circuit, 710 is a gain control circuit, 711 is an addition circuit, and 709 is gain conversion. Circuit.
[0036]
First, the input interpolation line signal (a1) is delayed by the delay circuit 701 and output (a7). The output is further delayed by the delay circuit 702 (b7). This delay time is determined by the frequency at which the effect of horizontal contour correction is obtained. The input interpolation line signal (a1), the output signal (a7) of the delay circuit 701, and the output signal (b7) of the delay circuit 702 are −１, １／, and ／ in the gain circuits 703, 704, and 705, respectively. Are multiplied and added by the addition circuit 706 and output (c7). Next, a limiter circuit 707 suppresses a large-amplitude contour correction signal which is limited at a limiter level, and further removes noise up to a coring amount set by a coring circuit 708 and outputs the signal. The input motion detection signal (f1) is converted by the gain conversion circuit 709 into a value for setting the effect of the horizontal contour correction and output (e7). The effect is controlled and output by the gain control circuit 710. The effect at this time is set so that the effect of the horizontal contour correction is increased in the moving image portion. Finally, the output signal of the gain control circuit 710 is added to the output signal (a7) of the delay circuit 701 and output as a corrected interpolation line signal (a6).
[0037]
(Embodiment 3)
Next, The third of the present invention Embodiments will be described with reference to FIGS.
[0038]
8, reference numerals 801 and 802 denote delay circuits, 803, 804, and 805 denote gain circuits, 806 denotes an adder circuit, 807 denotes a limiter circuit, 807 denotes a coring circuit, and 807 denotes a delay circuit. The gain control circuit 709, the addition circuit 711, and the gain conversion circuit 709 are the same as those in the second embodiment.
[0039]
With this configuration, a horizontal contour signal of the current line is generated, and its effect is controlled by the motion detection signal (f1), and then the interpolation line is corrected. FIG. 10 is a waveform diagram thereof. In a moving image portion moving horizontally at a certain speed, the upper and lower lines are averagely added, so that the input video signal (b12) and the signal (b1) delayed by one line are averagely added (a1). The signal of details may be lost as in However, it is possible to correct the details by generating the horizontal contour signal (b8) from the input current line signal (b12) and correcting the interpolation line.
[0040]
(Embodiment 4)
Next, The fourth of the present invention An embodiment will be described with reference to FIG.
[0041]
In FIG. 9, reference numeral 901 denotes a mix circuit. Further, delay circuits 701 and 702, gain circuits 703, 704 and 705, an addition circuit 706, a limiter circuit 707, a coring circuit 708, a gain control circuit 710, an addition circuit 711, and a gain conversion circuit 709 Are the same as those in the second embodiment. The delay circuits 801 and 802, the gain circuits 803, 804, and 805, and the addition circuit 806 are the same as those in the third embodiment.
[0042]
With this configuration, the horizontal contour correction signal (b8) generated from the current line and the horizontal contour correction signal (c7) generated from the interpolation line are weighted and averaged by the motion detection signal (f1) input by the mix circuit 901, and interpolation is performed. The line is corrected. Thus, the moving image portion can use the horizontal contour correction signal (c7) generated from the current line, and the still image portion can use the horizontal contour correction signal (c7) generated from the interpolation line to correct details. .
[0043]
【The invention's effect】
As is clear from the above embodiments, according to the present invention, the effect of the vertical contour correction is used when the input image is a still image by using the motion detection signal which is the output signal of the motion detection circuit. If the input image is a moving image, the effect of vertical contour correction can be made the same for still images and moving images by increasing the effect of vertical contour correction. By reducing the effect of horizontal contour correction when the input image is a moving image. The same effect of horizontal contour correction can be obtained for still images and moving images.
[Brief description of the drawings]
FIG. 1 is a block diagram of a progressive scan conversion circuit according to a first embodiment of the present invention;
FIG. 2 is a block diagram of a vertical contour correction circuit according to the first embodiment of the present invention;
FIG. 3 is a timing chart of the vertical contour correction circuit according to the first embodiment of the present invention;
FIG. 4 is a waveform diagram of a still image of the vertical contour correction circuit according to the first embodiment of the present invention.
FIG. 5 is a waveform diagram of a moving image of the vertical contour correction circuit according to the first embodiment of the present invention.
FIG. 6 is a block diagram of a progressive scan conversion circuit according to a second embodiment of the present invention;
FIG. 7 is a block diagram of a horizontal contour correction circuit according to a second embodiment of the present invention;
FIG. 8 is a block diagram of a horizontal contour correction circuit according to a third embodiment of the present invention.
FIG. 9 is a block diagram of a horizontal contour correction circuit according to a fourth embodiment of the present invention.
FIG. 10 is a waveform chart of the horizontal contour correction circuit according to the third embodiment of the present invention.
FIG. 11 is a block diagram of a conventional television receiver that performs progressive scan conversion.
FIG. 12 is a block diagram of a conventional progressive scan conversion circuit.
FIG. 13 is a waveform diagram of a conventional progressive scan.
FIG. 14 is a block diagram of a conventional time axis conversion circuit.
FIG. 15 is a timing chart of a conventional time base conversion circuit.
FIG. 16 is a block diagram of a conventional vertical contour correction circuit.
FIG. 17 is a characteristic diagram of a conventional limiter circuit.
FIG. 18 is a characteristic diagram of a conventional coring circuit.
FIG. 19 is a waveform diagram of a still image of a conventional vertical contour correction circuit.
FIG. 20 is a waveform diagram of a moving image of the conventional vertical contour correction circuit.
FIG. 21 is a block diagram of a conventional horizontal contour correction circuit.
FIG. 22 is a characteristic diagram of a conventional limiter circuit.
FIG. 23 is a characteristic diagram of a conventional coring circuit.
[Explanation of symbols]
101 memory
102 memory
103 Motion detection circuit
104 line memory
105 addition circuit
106,107 gain circuit
108 addition circuit
109 Vertical contour correction circuit
110 Time axis conversion circuit
201, 202, 203 line memory
204, 205, 206, 207, 208, 209 Gain circuit
210, 211 adder circuit
212,216 limiter circuit
213,217 Coring circuit
214, 218 gain control circuit
215,219 Addition circuit
220 line memory
221 gain conversion circuit
601 Horizontal contour correction circuit
701, 702 delay circuit
703, 704, 705 gain circuit
706 Addition circuit
707 Limiter circuit
708 Coring circuit
709 gain conversion circuit
710 Gain control circuit
711 Addition circuit
801,802,807 delay circuit
803, 804, 805 gain circuit
901 mix circuit
1101 Y / C separation circuit
1102 color demodulation circuit
1103 progressive scan conversion circuit
1104 Image quality correction circuit
1201 Vertical contour correction circuit
1202 Horizontal contour correction circuit
1401, 1402 line memory
1403 Switching circuit
1601, 1602 line memory
1603, 1604, 1605 Gain circuit
1606 Addition circuit
1607 Limiter circuit
1608 Coring circuit
1609 Gain control circuit
1610 Addition circuit
2101,102 delay circuit
2103, 2104, 2105 Gain circuit
2106 Addition circuit
2107 Limiter circuit
2108 Coring circuit
2109 Gain control circuit
2110 Adder circuit

Claims

インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路から出力される動き検出信号により現ライン信号から補間ライン信号を生成した後、前記動き検出信号により静止画部と動画部で現ラインと補間ラインに施す垂直輪郭補正の効果を変える垂直輪郭補正回路と、前記垂直輪郭補正回路の出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路とを備え、前記垂直輪郭補正回路は、補間ライン信号を１ライン遅延する第１のラインメモリと、前記第１のラインメモリの出力と入力される現ライン信号から垂直輪郭信号を生成する第１のフィルタと、入力される現ライン信号と前記入力補間ライン信号から垂直輪郭信号を生成する第２のフィルタと、前記第１のフィルタ出力信号を設定されたレベルにリミットする第１のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第１のコアリング回路と、前記第２のフィルタ出力信号を設定されたレベルにリミットする第２のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第２のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第１のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第１のゲインコントロール回路と、前記第２のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第２のゲインコントロール回路と、前記第１のゲインコントロール回路の出力信号を前記第１のラインメモリの出力に加算し出力する第１の加算回路と、前記第２のゲインコントロール回路の出力信号を前記入力現ライン信号に加算し出力する第２の加算回路と、前記第２の加算回路の出力信号を１ライン遅延する第２のラインメモリを備えたことを特徴とする順次走査変換回路。A progressive scan conversion circuit for receiving an interlaced scanned video signal, synthesizing an interpolated line signal from a current line signal according to the motion of the video, and obtaining a progressively scanned video signal having double scanning lines; A motion detection circuit for detecting the motion of the video signal, and an interpolation line signal generated from a current line signal based on a motion detection signal output from the motion detection circuit. A vertical contour correction circuit that changes the effect of vertical contour correction applied to the current line and the interpolation line; and a time axis conversion circuit that performs time axis conversion on the output of the vertical contour correction circuit and sequentially converts the output into a scanning signal. The correction circuit generates a vertical contour signal from a first line memory for delaying the interpolation line signal by one line, and an output of the first line memory and an input current line signal. A first filter for generating a vertical contour signal from the input current line signal and the input interpolation line signal, and a first filter for limiting the first filter output signal to a set level. A limiter circuit, a first coring circuit for performing coring set to an output signal of the limiter circuit, a second limiter circuit for limiting the second filter output signal to a set level, and the limiter A second coring circuit that performs coring set to an output signal of the circuit; a gain conversion circuit that converts an input motion detection signal into an effect of contour correction; A first gain control circuit for controlling a gain by an output of the gain conversion circuit, and a gain of an output signal of the second coring circuit, A second gain control circuit that controls the output of the gain conversion circuit, a first addition circuit that adds an output signal of the first gain control circuit to an output of the first line memory, and outputs the added signal; A second adder circuit for adding the output signal of the gain control circuit to the input current line signal and outputting the same, and a second line memory for delaying the output signal of the second adder circuit by one line. Scanning conversion circuit.

第１のフィルタは、前記入力現ライン信号を１ライン遅延させる第３のラインメモリと、前記第１のラインメモリの出力信号を−１／４にする第１のゲイン回路と、前記現ライン信号を１／２にする第２のゲイン回路と、前記第３のラインメモリの出力信号を−１／４にする第３のゲイン回路と、前記第１のゲイン回路の出力信号と前記第２のゲイン回路の出力信号と前記第３のゲイン回路の出力信号とを加算する第３の加算回路により構成され、第２のフィルタは、前記入力補間ライン信号を１ライン遅延させる第４のラインメモリと、前記第４のラインメモリの出力信号を−１／４にする第４のゲイン回路と、前記補間ライン信号を１／２にする第５のゲイン回路と、前記入力現ライン信号を−１／４にする第６のゲイン回路と、前記第４のゲイン回路の出力信号と前記第５のゲイン回路の出力信号と前記第６のゲイン回路の出力信号とを加算する第４の加算回路により構成されることを特徴とする請求項１記載の順次走査変換回路。A first filter configured to delay the input current line signal by one line, a first gain circuit configured to set an output signal of the first line memory to − ／, and a current line signal; A second gain circuit that reduces the output signal of the third line memory to −１, a third gain circuit that reduces the output signal of the third line memory to − ／, an output signal of the first gain circuit, and the second A third addition circuit configured to add the output signal of the gain circuit and the output signal of the third gain circuit, wherein the second filter includes a fourth line memory that delays the input interpolation line signal by one line; A fourth gain circuit for reducing the output signal of the fourth line memory to-／, a fifth gain circuit for reducing the interpolated line signal to １／, and -1 /／ for the input current line signal. A sixth gain circuit to make the fourth gain signal; 2. The sequence according to claim 1, further comprising a fourth adding circuit for adding the output signal of the gain circuit, the output signal of the fifth gain circuit, and the output signal of the sixth gain circuit. Scan conversion circuit.

インターレース走査された映像信号を入力し、映像の動きに応じて現ライン信号から補間ライン信号を合成し、倍の走査線を有する順次走査された映像信号を得る順次走査変換回路であって、入力された映像信号の動きを検出する動き検出回路と、前記動き検出回路の出力の動き検出信号により現信号から補間信号を生成した後、前記動き検出信号により補間ライン信号にのみ水平輪郭補正の効果を変える水平輪郭補正回路と、その出力を時間軸変換を行い順次走査信号に変換する時間軸変換回路を備え、前記水平輪郭補正回路は、入力される補間ライン信号を遅延する第１の遅延回路と、前記第１の遅延回路の出力信号を遅延する第２の遅延回路と、前記入力補間ライン信号を−１／４にする第７のゲイン回路と、前記第１の遅延回路の出力信号を１／２にする第８のゲイン回路と、前記第２の遅延回路の出力信号を−１／４にする第９のゲイン回路と、前記第７のゲイン回路の出力信号と前記第８のゲイン回路の出力信号と前記第９のゲイン回路の出力信号を加算する第５の加算回路と、前記第５の加算回路の出力信号を設定されたレベルにリミットする第３のリミッタ回路と、前記リミッタ回路の出力信号に設定されたコアリングを行う第３のコアリング回路と、入力される動き検出信号から輪郭補正の効果に変換するゲイン変換回路と、前記第３のコアリング回路の出力信号のゲインを前記ゲイン変換回路の出力によりコントロールする第３のゲインコントロール回路と、前記第３のゲインコントール回路の出力信号と前記第１の遅延回路の出力信号を加算し出力する第６の加算回路とを備えたことを特徴とする順次走査変換回路。A progressive scan conversion circuit for receiving an interlaced scanned video signal, synthesizing an interpolated line signal from a current line signal according to the motion of the video, and obtaining a progressively scanned video signal having double scanning lines; A motion detection circuit for detecting the motion of the output video signal, an interpolation signal generated from a current signal based on a motion detection signal output from the motion detection circuit, and an effect of horizontal contour correction only on the interpolation line signal based on the motion detection signal. And a time axis conversion circuit for converting the output of the horizontal axis into a scanning signal by performing time axis conversion, wherein the horizontal outline correction circuit is a first delay circuit for delaying an input interpolation line signal. A second delay circuit for delaying the output signal of the first delay circuit, a seventh gain circuit for reducing the input interpolation line signal to − ／, and an output of the first delay circuit. An eighth gain circuit for reducing the signal to と, a ninth gain circuit for decreasing the output signal of the second delay circuit to − ／, an output signal of the seventh gain circuit and the eighth gain circuit, A fifth addition circuit that adds the output signal of the gain circuit to the output signal of the ninth gain circuit, a third limiter circuit that limits the output signal of the fifth addition circuit to a set level, A third coring circuit for performing coring set to an output signal of the limiter circuit, a gain conversion circuit for converting an input motion detection signal into an effect of contour correction, and an output of the third coring circuit A third gain control circuit for controlling the gain of the signal by the output of the gain conversion circuit, and a sixth control circuit for adding and outputting the output signal of the third gain control circuit and the output signal of the first delay circuit. Sequential scanning conversion circuit, characterized in that an adding circuit.

前記水平輪郭補正回路が現ライン信号から生成した第１の水平輪郭補正信号と補間ライン信号から生成した第２の水平輪郭補正信号を前記動き検出信号により加重平均し、補間ライン信号のみに動作することを特徴とした請求項３記載の順次走査変換回路。The horizontal contour correction circuit performs a weighted average of the first horizontal contour correction signal generated from the current line signal and the second horizontal contour correction signal generated from the interpolation line signal by the motion detection signal, and operates only on the interpolation line signal. 4. The progressive scan conversion circuit according to claim 3, wherein: