JP3571920B2 - Fm変調回路 - Google Patents
Fm変調回路 Download PDFInfo
- Publication number
- JP3571920B2 JP3571920B2 JP17298298A JP17298298A JP3571920B2 JP 3571920 B2 JP3571920 B2 JP 3571920B2 JP 17298298 A JP17298298 A JP 17298298A JP 17298298 A JP17298298 A JP 17298298A JP 3571920 B2 JP3571920 B2 JP 3571920B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- modulation
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、FM変調回路(周波数変調回路)に係り、特に被変調波搬送信号発生用のVCO(電圧制御発振回路)に対して変調信号入力を供給してFM変調を行うFM変調回路に関するもので、例えばVTR(ビデオテープレコーダ)用UHF帯RF(高周波)モジュレータのPLL(位相同期ループ)制御式FM変調回路に使用されるものである。
【0002】
【従来の技術】
例えばVTRに内蔵されるRFモジュレータは、VTRテープから再生された音声信号および映像信号をTV(テレビジョン)受像機のチューナ入力用のTV信号に変換する。
【0003】
このRFモジュレータは、TV信号の音声サブキャリア信号を発生させ、音声信号により上記音声サブキャリア信号をFM変調した後に所定のRF信号に変換する。同時に、映像信号により映像キャリア信号をAM変調し、このAM変調された映像信号と前記FM変調された音声信号を含むRF信号を合成して前記TV信号を生成して出力する。
【0004】
ここで、例えばPAL方式のTV信号に対応するUHF帯RFモジュレータにおいては、前記音声サブキャリア信号は5.5MHz、映像キャリア信号の周波数は591.25MHz、前記FM変調された音声信号を含むRF信号の中心周波数は596.75MHzである。
【0005】
上記したように音声サブキャリア信号をFM変調するために、音声サブキャリア信号発生用のVCOをループ内に含むPLL制御式FM変調回路が用いられている。
【0006】
図8は、従来のVTR用UHF帯RFモジュレータで用いられているPLL制御式FM変調回路を示しており、集積回路化されている。
図8において、80は被変調波搬送信号である音声サブキャリア信号を発生してFM変調を行うためのVCO、91は上記VCO80の出力信号を分周する分周回路、92は上記分周回路91の出力信号と基準周波数信号(基準信号)との位相を比較し、位相差に対応した出力を生成する位相比較回路、93は上記位相比較回路92の比較出力に応じて電圧を生成するためのチャージポンプ回路、 94は上記チャージポンプ回路93の出力電圧の低域成分を抽出して前記VCO80の制御電圧を出力するためのループフィルタである。
【0007】
図9は、図8中のループフィルタ94の周波数とループゲインとの関係の一例を示している。
ここで、自然周波数は、通常は10Hzであり、音声信号の周波数帯域(20Hz〜)に対して十分に低い。
【0008】
そして、図8のPLL制御式FM変調回路においては、VCO80の発振回路部81に非安定マルチバイブレータ回路を用いており、この発振回路部81の発振周波数の中心は、その充放電用キャパシタの充放電動作の極性反転電圧値を決定するための基準電圧入力Vosc と、上記充放電用キャパシタの充放電電流の大きさ(充放電速度、発振周期)を決定するためのループフィルタ94の出力電圧Vpll により固定される。
【0009】
この場合、VCO内部では、音声信号入力電圧Vinを可変利得増幅回路82で増幅した後に、ループフィルタ94の出力電圧Vpll を電圧加算回路83で加算し、この加算電圧を電圧電流変換回路84で電流Iosc に変換し、この変換電流Iosc により発振回路部81の充放電用キャパシタの充放電電流の大きさを制御することによってVCO出力信号のFM変調を行っている。
【0010】
この場合、発振回路部81の発振周波数Fは、変換電流Iosc 、充放電用キャパシタの容量値Cosc 、基準電圧入力Vosc の3要素に依存して決まるものであり、比例定数をkで表わすと、
F=k・Iosc /(Cosc ・Vosc ) …(1)
である。ここで、可変利得増幅回路82の利得をb、電圧電流変換回路84の変換利得をaで表わすと、電流加算出力Iosc は
Iosc =a・(Vpll +b・Vin) …(2)
である。
【0011】
また、音声信号入力電圧Vinと発振周波数Fとの変換感度である変調感度βは、前式(1)から充放電用キャパシタの容量値Cosc に依存することが分かる。
β=dF/dVin=k・a・b/(Cosc ・Vosc ) …(3)
ところで、一般に、集積回路内部の充放電用キャパシタの容量値Cosc は、製造上のばらつき幅が大きく、一定値にはできない。そこで、前記変調感度βを一定にするために、音声信号入力経路に変調感度補正回路として前記可変利得増幅回路82およびその利得を充放電用キャパシタの容量値Cosc のばらつきに応じた利得bに制御するための利得調整回路85を付加しておき、充放電用キャパシタの容量値Cosc のばらつきをループフィルタ94の出力電圧Vpll などにより検出して上記利得調整回路85の利得bが次式を満たすように調整している。
【0012】
b=Vosc ・β/(k・a) …(4)
しかし、前記可変利得増幅回路82は、固定利得型の増幅回路と比べて構成が複雑であり、内部トランジスタから発生する雑音(いわゆる1/f雑音)の量が大きくなり、この大きな雑音が音声信号入力電圧Vinに重畳し、変調出力の信号対雑音比(S/N)が低下するなどの変調特性上の不利が生じる。
【0013】
【発明が解決しようとする課題】
上記したように従来のPLL制御式FM変調回路は、VCOの発振周波数を決定する充放電用キャパシタの容量値のばらつきにより変動する変調感度を一定に保つために構成が複雑な変調感度補正回路を必要とし、しかも、変調感度補正回路から発生する雑音量が大きいので、S/Nが低下するという問題があった。
【0014】
本発明は上記の問題点を解決すべくなされたもので、発振回路部の発振周波数を決定する充放電用キャパシタの容量値のばらつきが存在しても変調感度が影響を受けなくなり、構成が簡単で雑音発生量が小さなFM変調回路を提供することを目的とする。
【0015】
【課題を解決するための手段】
本発明のFM変調回路は、制御信号入力ノードと、変調信号入力ノードと、充放電用キャパシタを内蔵し、前記制御信号入力ノードから入力する発振中心周波数を一定にするための制御信号により前記充放電用キャパシタの充放電電流の大きさが制御され、前記変調信号入力ノードから入力する変調信号により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御される発振回路部とを具備することを特徴とする。
【0016】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1は、本発明の第1の実施の形態に係るVTR用UHF帯RFモジュレータで用いられる集積回路化されたPLL制御式FM変調回路のブロック構成を示している。
【0017】
図1のPLL制御式FM変調回路において、10は音声サブキャリア信号発生・FM変調用のVCO、11は上記VCO11の出力信号と基準周波数の基準信号との位相差に対応した制御電圧を生成するための制御電圧生成回路である。
【0018】
上記制御電圧生成回路11は、前記VCO10の出力信号を分周する分周回路12と、上記分周回路12の出力信号と基準周波数の基準信号との位相を比較し、位相差に対応した出力を生成する位相比較回路13と、上記位相比較回路13の比較出力に応じて電圧を生成するためのチャージポンプ回路14と、上記チャージポンプ回路14の出力電圧の低域成分を抽出して前記VCO10の制御電圧を出力するためのループフィルタ15を有する。このループフィルタ15のループゲイン特性は、例えば図9を参照して前述した従来例と同様の特性である。
【0019】
前記VCO10は、発振回路部16として例えばエミッタ結合非安定マルチバイブレータ回路を用いており、その充放電用キャパシタの充放電動作の極性反転電圧値を決定するための電圧入力Vosc と、上記充放電用キャパシタの充放電電流の大きさ(充放電速度、発振周期)を決定するためのループフィルタ15の出力電圧Vpll により発振周波数Fの中心foが固定される。
【0020】
この場合、VCO内部では、ループフィルタ15の出力電圧Vpll を電圧電流変換回路17で電流Iosc に変換し、この変換電流Iosc により充放電用キャパシタの充放電電流の大きさを決定する。
【0021】
また、音声信号入力電圧Vinを固定利得型の増幅回路18で増幅し、電圧加算回路19で基準電圧入力Voと加算し、この加算電圧出力Vosc により前記充放電用キャパシタの充放電動作の極性反転電圧値を制御することによってVCO出力信号のFM変調を行っている。
【0022】
この場合、発振回路部16の発振周波数Fは、ループフィルタ出力の変換電流Iosc 、充放電用キャパシタの容量値Cosc 、音声信号入力電圧Vinを含む電圧Vosc の3要素に依存して決まるものであり、比例定数をkで表わすと、
F=k・Iosc /(Cosc ・Vosc ) …(5)
である。ここで、電圧電流変換回路17の変換利得をaで表わすと、ループフィルタ出力変換電流Iosc は
Iosc =a・Vpll …(6)
である。また、固定利得型の増幅回路18の利得をbで表わすと、
Vosc =Vo+b・Vin …(7)
である。
【0023】
F=(k・a・Vpll )/{(Vin+Vo/b)/Cosc ・b} …(8)
したがって、音声信号入力電圧Vinと発振周波数Fとの変換感度である変調感度βは、
である。
【0024】
ここで、Vin《(Vo/b)であり、発振周波数Fが中心周波数foになるPLLループの同期安定点では、Vpll =fo・Cosc ・Vo/(k・a)
であるので、ほぼ
β=−b・fo/Vo
の関係が成立し、常に一定値になる。 …(10)
<第1実施例>
図2は、図1中の音声サブキャリア信号発生・FM変調用のVCO10の第1実施例を示しており、集積回路化されている。
【0025】
図2において、10aは制御信号入力ノード、10bは変調信号入力ノード、20はエミッタ結合非安定マルチバイブレータ回路が用いられた発振回路部である。
【0026】
21は前記制御信号入力ノード10aから入力する前記ループフィルタ(図1中の15)の出力電圧Vpll (発振回路部の発振中心周波数を一定にするための制御信号)を電流Ipll に変換する第1の電圧電流変換回路である。
【0027】
22は前記変調信号入力ノード10bから入力する音声信号入力電圧Vinを一定の利得で増幅し、電流Is に変換する第2の電圧電流変換回路である。
23は基準電流I2 を生成する基準電流生成回路であり、本例では、前記基準電流I2 と前記第2の電圧電流変換回路22の変換電流Is とを加算する電流加算回路を含む。
【0028】
前記エミッタ結合非安定マルチバイブレータ回路20は、前記第1の電圧電流変換回路21の変換電流Ipll により前記充放電用のキャパシタC1 の充放電電流値(充放電速度、発振周期)が制御され、前記基準電流生成回路23に含まれる電流加算回路による加算電流Iv =(Io+Is )により充放電用のキャパシタC1 の充放電動作の極性反転電圧値が制御される。
【0029】
つまり、制御信号入力ノード10aから入力する電圧Vpll によって非安定マルチバイブレータ回路20の発振中心周波数foを一定にするための制御が行われ、音声信号入力電圧Vinによって非安定マルチバイブレータ回路20の発振周波数のFM変調が行われる。
【0030】
前記非安定マルチバイブレータ回路20の構成は、前記変換電流Ipll が入力する第1のノード20aと、前記第1のノード20aから変換電流Ipll がコレクタに入力し、コレクタ・ベース同士が接続され、エミッタが接地ノードに接続されたNPNトランジスタQ18およびこれにカレントミラー接続された2個のNPNトランジスタQ15、Q17(それぞれ前記変換電流Ipll と同等の大きさの電流Iosc が流れる)からなる第1のカレントミラー回路CM1 と、前記加算電流Iv を流出する第2のノード20bと、前記第2のノード20bにエミッタ共通接続ノードが接続された差動対をなす2個のNPNトランジスタQ10、Q11と、電源電位(VCC)ノードと前記差動対トランジスタQ10、Q11の各コレクタとの間にそれぞれ接続された2個の電流電圧変換抵抗R6 、R7 と、前記差動対トランジスタQ10、Q11の各コレクタにそれぞれ対応して各ベースが接続された充放電スイッチ用の2個のNPNトランジスタQ14、Q16と、前記充放電スイッチ用の2個のNPNトランジスタQ14、Q16の各エミッタ間に接続された充放電用のキャパシタC1 と、前記充放電スイッチ用の2個のNPNトランジスタQ14、 Q16の各コレクタとVCCノードとの間にそれぞれ接続された2個の負荷抵抗R10、R11と、前記充放電スイッチ用の2個のNPNトランジスタQ14、Q16の各コレクタの信号がそれぞれ対応して入力し、それぞれの出力信号が対応して前記差動対トランジスタQ10、Q11の各ベースに入力する2個のエミッタホロワ回路 EF1 、EF2 とを有する。
【0031】
前記第1の電圧電流変換回路21の構成は、前記制御信号入力ノード10aの入力電圧Vpll がベースに入力し、コレクタがVCCノードに接続されたNPNトランジスタQ19と、このNPNトランジスタQ19のエミッタと前記非安定マルチバイブレータ回路20の第1のノード20aとの間に接続された抵抗R12とを有する。
【0032】
前記第2の電圧電流変換回路22の構成は、エミッタがVCCノードに接続され、ベース・コレクタ同士が接続され、電流2・I1 が流れる第1のPNPトランジスタQ1 およびこれにカレントミラー接続された第2のPNPトランジスタ Q2 、第3のPNPトランジスタQ3 からなる第2のカレントミラー回路CM2 と、前記第1のPNPトランジスタQ1 のコレクタと接地ノードとの間に接続された負荷抵抗R1 と、前記第2PNPトランジスタQ2 のコレクタと接地ノードとの間に接続された負荷抵抗R2 と、前記第3のPNトPランジスタQ3 のコレクタに一端側が接続された抵抗R3 と、この抵抗R3 の他端側と接地ノードとの間にエミッタ・コレクタ間が接続され、ベースが前記第2PNPトランジスタ Q2 のコレクタに接続された第4のPNPトランジスタQ4 と、前記第3のPNPトランジスタQ3 のコレクタに一端側が接続された抵抗R4 と、この抵抗R4 の他端側にエミッタが接続され、ベースに前記音声信号入力電圧Vinが入力する第5のPNPトランジスタQ5 と、この第5のPNPトランジスタQ5 のコレクタにコレクタ・ベース同士が接続され、エミッタが接地ノードに接続された入力側NPNトランジスタQ6 およびこれにカレントミラー接続された出力側NPNトランジスタQ7 からなる第3のカレントミラー回路CM3 とを有する。
【0033】
前記基準電流生成回路23の構成は、VCCノードに一端側が接続された抵抗 R5 と、この抵抗R5 の他端側にコレクタ・ベース同士が接続され、エミッタが接地ノードに接続された入力側NPNトランジスタQ8 およびこれにカレントミラー接続された出力側NPNトランジスタQ9 からなる第4のカレントミラー回路CM4 とを有する。そして、前記第3のカレントミラー回路CM3 の出力側NPNトランジスタのコレクタQ7 と前記第4のカレントミラー回路CM4 の出力側NPNトランジスタQ9 のコレクタとが共通に接続されてなり、この共通接続ノードが前記非安定マルチバイブレータ回路20の第2のノード20bに接続されている。
【0034】
次に、図2の回路の動作を説明する。なお、説明を簡易化するため、トランジスタは、電流増幅率が無限大、ベース電流が零の理想素子とする。
第2の電圧電流変換回路22において、トランジスタQ1 および抵抗R1 により生成される基準電流を2・I1 、電源電圧をVcc、ダイオード(ベース・コレクタが短絡されたトランジスタ)の順方向電圧をVf で表わすと、
2・I1 =(Vcc−Vf )/R1 …(11)
となる。
【0035】
トランジスタQ1 、Q2 、Q3 からなる第2のカレントミラー回路CM2 により、入力電流と出力電流が1:1で折り返され、トランジスタQ2 のコレクタ電流Ic2、Q3 のコレクタ電流Ic3はそれぞれ前記基準電流2・I1 と同じ値になる。
【0036】
そして、トランジスタQ4 、Q5 および抵抗R3 、R4 からなる差動増幅回路は、トランジスタQ4 のベース電圧Vb4とトランジスタQ5 のベース電圧Vb5との差電圧をトランジスタQ4 、Q5 の各エミッタ電流の増減に変換し、トランジスタQ5 のコレクタ電流Ic5は、
Ic5=(Ic3/2)+(Vb4−Vb5)/(R3 +R4 ) …(12)
として出力する。ここで、トランジスタQ4 、Q5 のエミッタ等価抵抗は抵抗R3 、R4 の値よりも小さいので、無視している。
【0037】
前記トランジスタQ4 のベースには、固定の比較参照電圧Vref
Vref =R2 ×Ic2 …(13)
が印加されており、前記トランジスタQ5 のベースには、音声信号入力電圧Vinが印加されている。
【0038】
ここで、音声信号入力電圧Vinは、信号入力時にはVref の値を中心に上下に変化する信号であり、平均値がVref となるように入力される。したがって、
Ic5=(Ic3/2)+(Vref −Vin)/(R3 +R4 ) …(14)
となる。
【0039】
Vin−Vref =ΔVin で表わすと、
となる。
【0040】
トランジスタQ6 、Q7 からなる第3のカレントミラー回路CM3 は、前記トランジスタQ5 のコレクタ電流Ic5が入力し、入力電流Ic5(=トランジスタQ6 のコレクタ電流Ic6)と出力電流(=トランジスタQ7 のコレクタ電流Ic7)を1:1で折り返えすので、
となる。
【0041】
即ち、上式(16)から、音声信号入力電圧Vinの変化につれてトランジスタQ7 のコレクタ電流Ic7(第2の電圧電流変換回路22の出力電流Is )が増減することか分かる。
【0042】
一方、基準電流生成回路23において、抵抗R5 およびトランジスタQ8 、Q9 からなる第4のカレントミラー回路CM4 により、トランジスタQ9 のコレクタ電流Ic9として生成される基準電流I2 は、
I2 =(Vcc−Vf )/R5 …(20)
となる。
【0043】
さらに、前記第2の電圧電流変換回路22の出力電流Is と基準電流生成回路23で生成された基準電流I2 が加算されて加算電流Iv =(I2 +Is )となる。この場合、I2 の値(変動値)とIs の値(固定値)との比率が発振回路部20における音声サブキャリア信号のFM変調に必要な変動幅となるように各素子定数が適切に設定されている。
【0044】
一方、前記第1の電圧電流変換回路21において、発振回路部20の発振中心周波数foを一定にするための制御信号電圧である入力電圧Vpll は、トランジスタQ19および抵抗R12によってトランジスタのQ19のコレクタ電流Ipll は、
Ipll =(Vpll −2・Vf )/R12 …(21)
に変換される。
【0045】
図3および図4は、図2の音声サブキャリア信号発生・FM変調用の発振回路部20における発振出力信号VC1の電圧波形および充放電用キャパシタC1 の両端の電圧VE1、VE2の周期的に変化する波形(充放電波形)をシミュレーションした結果を示している。
【0046】
即ち、発振回路部20において、電流加算回路24による加算電流Iv =(I2 +Is )が抵抗R6 およびR7 で電圧変換された充放電極性反転電圧Vosc により、非安定マルチバイブレータ回路の充放電用キャパシタC1 の充放電動作の極性反転電圧値が制御される。この場合、前記抵抗R6 およびR7 がそれぞれ等しい値Rc であると、
Vosc =Rc ×Iv …(22)
である。
【0047】
また、第1の電圧電流変換回路21のトランジスタのQ19のコレクタ電流Ic19 が充放電用キャパシタC1 の充放電電流値(充放電速度、発振周期)を制御するための制御電流Ipll として入力する。
【0048】
したがって、充放電用キャパシタC1 の両端の電圧VE1、VE2が急激に変化するタイミングで充放電極性反転電圧Vosc の値だけ変化するとともに、差動対トランジスタQ14、Q16のスイッチング動作により充放電の方向が反転する。充放電中は、充放電用キャパシタC1 の一端の電圧は一定に保持され、キャパシタC1 の他端の電圧は(Iosc /Cosc )の傾きで変化する。
【0049】
これにより、非安定マルチバイブレータ回路20は、充放電用キャパシタC1 の充放電により発振動作し、発振出力信号VC1は方形波で取り出される。この場合、発振周波数Fは、制御電流Ipll (=Iosc )の値に比例し、充放電極性反転電圧Vosc および充放電用キャパシタC1 の容量値Cosc に反比例して変化し、
F=Iosc /(4・Vosc ・Cosc ) …(23)
となる。ここで、例えばIosc =100μA、Vosc =0.7V、Cosc = 6.5pFの場合には、F=5.5MHzである。
【0050】
上式(23)のうち、変数はIosc およびVosc のみである。
ここで、第1の電圧電流変換回路21の変換利得をaで表わすと、
Iosc =a・Vpll …(6)
である。また、第2の電圧電流変換回路22の利得をbで表わすと、
Vosc =Vo+b・Vin …(7)
である。
【0051】
Iosc は前式(6)に示したようにVpll のみにより変化を受け、Vosc は前式(7)に示したようにVinのみにより変化を受ける。
したがって、Iosc 、Vpll はそれぞれ一次の関数となり、オフセット量と比例定数a、bを用いて、
Iosc =Io+a・Vpll …(24)
Vosc =Vo+b・ΔVin …(25)
k=1/4
とおくと、前式(23)は簡略化でき、
となる。
【0052】
ここで、
Io=2・Vf /R12 …(27)
a=1/R12 …(28)
Vo=Rc ・(I1 +I2 ) …(29)
b=−Rc /(R3 +R4 ) …(30)
である。
【0053】
次に、発振周波数Fが所望の値Foである時の変調信号入力電圧Vinの変化ΔVinに対する発振周波数Fの変化率(つまり、変調感度β)を求める。
この変調感度βは、発振周波数FをΔVinで微分すればよく、
となる。このとき、発振周波数Fが所望の値foになっているので、
fo=k・(Io+a・Vpll )/{Cosc ・(Vo+b・ΔVin)}
より、Vpll は
Vpll =[{fo・Cosc ・(Vo+b・ΔVin)/k}−Io]/a
であるので、
β=−fo・b/(Vo+b・ΔVin) …(32)
となる。ここで、Vo》b・ΔVinであるので、
β=−fo・b/Vo …(33)
となる。
【0054】
上式(33)のうち、foはシステムで設定された発振周波数Fの中心周波数であって固定値であり、bは集積回路内の抵抗相対比のみで決まる一定値である。
【0055】
したがって、
となり、やはり、集積回路内の抵抗相対比と定数の積であり、一定値である。
【0056】
したがって、前式(33)のβは、式中のfoは固定値、bやVoは一定値であるので、常に一定値である。
<第2実施例>
図5は、図1中の音声サブキャリア信号発生・FM変調用のVCO10の第2実施例を示しており、集積回路化されている。
【0057】
図5に示す回路は、図2に示した第1実施例の回路と比べて、基準電流I2 と第2の電圧電流変換回路22の変換電流Is とを加算して電圧に変換する電流加算・電圧変換回路51と、非安定マルチバイブレータ回路50の一部(前記電流加算・電圧変換回路51に接続され、充放電用のキャパシタC1 の充放電動作の極性反転電圧値を生成する回路部分)が異なり、その他は同一であるので図2中と同一符号を付してその説明を省略する。
【0058】
図5中の電流加算・電圧変換回路51は、図2中に示した基準電流生成回路23の第4のカレントミラー回路CM4 の出力側NPNトランジスタQ9 のコレクタとVCCノードとの間に変調入力電圧生成用抵抗R13およびローパスフィルタ用のキャパシタC2 が並列に接続されており、前記第2の電圧電流変換回路22の第3のカレントミラー回路CM3 の出力側NPNトランジスタQ7 のコレクタと上記変調入力電圧生成用抵抗R13の一端との間に基準電圧生成用抵抗R14が接続されてなる。
【0059】
図5中の基準電流生成回路52は、図2中に示した基準電流生成回路23と比べて、第2の電圧電流変換回路22の第3のカレントミラー回路CM3 の出力側NPNトランジスタQ8 のコレクタと基準電流生成回路23の第4のカレントミラー回路CM4 の出力側NPNトランジスタQ9 のコレクタとが分離されている点が異なる。
【0060】
また、図5中の非安定マルチバイブレータ回路50は、図2中に示した非安定マルチバイブレータ回路20と比べて、VCCノードと前記差動対トランジスタQ10、Q11の各コレクタにそれぞれ一端が接続された2個の電流電圧変換抵抗R15、R16の各他端との間にNPNトランジスタQ21のコレクタ・エミッタ間が挿入接続され、このNPNトランジスタQ21のコレクタ・ベースが接続されている点、前記差動対トランジスタQ10、Q11のエミッタ共通接続ノードと接地ノードとの間に、NPNトランジスタQ23およびQ24の各コレクタ・エミッタ間が並列に挿入接続され、この2個のNPNトランジスタQ23およびQ24の各ベースが基準電流生成回路52の第4のカレントミラー回路CM4 の各トランジスタのベースに共通接続されている点、前記2個の電流電圧変換抵抗R15、R16の各両端間にそれぞれ対応してNPNトランジスタQ20およびQ22のコレクタ・エミッタ間が並列に追加接続され、この2個のNPNトランジスタQ20およびQ22の各ベースが電流加算・電圧変換回路51における変調入力電圧生成用抵抗R13・基準電圧生成用抵抗R14の相互接続ノードに接続されている点が異なる。
【0061】
図6および図7は、図5の音声サブキャリア信号発生・FM変調用のVCOにおける発振出力信号VC1の電圧波形および充放電用のキャパシタCosc の両端の電圧VE1、VE2の周期的に変化する波形(充放電波形)をシミュレーションした結果を示している。
【0062】
図5中のエミッタ結合非安定マルチバイブレータ回路50の動作は、図2中に示したエミッタ結合非安定マルチバイブレータ回路20の動作と比べて、前記電流加算・電圧変換回路51で発生した変調入力電圧生成用抵抗R13の電圧VR13 と基準電圧生成用抵抗R14の電圧VR14 とが加算(合成)された電圧Vosc (変調信号入力電圧Vinにより微小に変化する)により、前記差動対トランジスタ Q10、Q11の各コレクタに接続された2個の電流電圧変換抵抗R15、R16の両端間にそれぞれ対応して並列接続されているトランジスタQ20およびQ22のコレクタ電流が増減制御され、結果として、前記差動対トランジスタQ10、Q11の各コレクタ電圧が増減制御される点が異なり、その他は同じであるのでその詳細な説明は省略する。
【0063】
この場合、充放電スイッチ用の2個のNPNトランジスタQ14、Q16の各ベース電圧は、高レベル電圧の時と低レベル電圧の時との電圧差が前記Vosc に相当する。即ち、高レベル電圧時のベース電圧VH は、
VH =Vcc−Vf …(34)
であり、低レベル電圧時には前記トランジスタQ20およびQ22のいずれか一方がオン状態になり、このオン状態のトランジスタのベース電圧VL は、
VL =Vcc−R13・(Ic7+Ic9)−R14・Ic7−Vf …(35)
である。したがって、
である。
【0064】
ここで、Ic7、Ic9は、図2の回路と同様に、
Ic7=I1 −ΔVin/(R3+R4)
Ic9=(Vcc−Vf )/R5
であるので、
となる。
【0065】
上式は、
(R13+R14)・I1 +R14・(Vcc−Vf )/R5 =Vo
−(R13+R14)/(R3+R4)=b
とおくと、
Vosc =Vo+b・ΔVin …(38)
と簡略化でき、発振周波数Fは、第1実施例と同様に、
F=k・(Io+a・Vpll +b・ΔVin)/(Cosc ・Vo)…(39)
となり、変調感度βに関する考察も第1実施例と同様である。
【0066】
上記第2実施例において、前記キャパシタC2 はそれに並列接続されている抵抗R13とともにローパスフィルタを形成しており、このローパスフィルタの遮断周波数fcは、
fc=1/(2π・R13・C2 ) …(40)
であり、Vosc に含まれるノイズ成分のうちでfcより高い周波数帯域の成分を低減する作用を有する。
【0067】
したがって、第2実施例によれば、第1実施例よりもS/N特性の改善が可能になる。
なお、第2実施例において、音声サブキャリア信号発生・FM変調用のVCO10において、前記ローパスフィルタ用のキャパシタC2 の接続位置を変更してもよい。
【0068】
また、前記ローパスフィルタの遮断周波数fcが変調信号の周波数帯域よりも低い場合には、変調信号の周波数帯でキャパシタC2 のインピーダンスを零とみなせるので、変調感度βは、前記実施例中の値のR14/(R13+R14)倍になる。この場合でも、Vosc を表わす式中の係数bが一定値倍となるだけであり、特性上の性質は同じである。
【0069】
また、前記各実施例の音声サブキャリア信号発生用のVCOは、基準電流生成回路23により基準電流I2 を生成して利用しているが、この基準電流I2 およびそれを生成するための基準電流生成回路23は必ずしも必要ではない。
【0070】
また、本発明において、前記各実施例の発振回路部20、50は、エミッタ結合非安定マルチバイブレータ回路に限らず、電流入力あるいは電圧入力に比例した発振周波数を発生し得る回路であればよい。
【0071】
【発明の効果】
上述したように本発明によれば、発振回路部の発振周波数を決定する充放電用キャパシタの容量値のばらつきが存在しても変調感度が影響を受けなくなり、構成が簡単で雑音発生量が小さなFM変調回路を提供することができる。
【0072】
従って、本発明のFM変調回路は、RFモジューレータに限らず、RFモジュール、RF機器、VTR機器、放送機器、通信機器など多様な分野に適用可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係るPLL制御式FM変調回路を示すブロック図。
【図2】図1中の音声サブキャリア信号発生・FM変調用のVCOの第1実施例を示す回路図。
【図3】図2の音声サブキャリア信号発生・FM変調用のVCOにおける発振出力信号VC1の電圧波形をシミュレーションした結果を示す図。
【図4】図2の音声サブキャリア信号発生・FM変調用のVCOにおける充放電用のキャパシタCosc の両端の電圧VE1、VE2の周期的に変化する波形(充放電波形)をシミュレーションした結果を示す図。
【図5】図1中の音声サブキャリア信号発生・FM変調用のVCOの第2実施例を示す回路図。
【図6】図5の音声サブキャリア信号発生・FM変調用のVCOにおける発振出力信号VC1の電圧波形をシミュレーションした結果を示す図。
【図7】図5の音声サブキャリア信号発生・FM変調用のVCOにおける充放電用のキャパシタCosc の両端の電圧VE1、VE2の周期的に変化する波形(充放電波形)をシミュレーションした結果を示す図。
【図8】従来のPLL制御式FM変調回路を示すブロック図。
【図9】図8中のループフィルタの周波数とループゲインとの関係の一例を示す特性図。
【符号の説明】
10a…制御信号入力ノード、
10b…変調信号入力ノード、
20…発振回路部(エミッタ結合非安定マルチバイブレータ回路)、
21…第1の電圧電流変換回路、
22…第2の電圧電流変換回路、
23…基準電流生成回路、
Cosc …充放電用キャパシタ、
Vpll …ループフィルタの出力電圧。
Claims (6)
- 制御信号入力ノードと、
変調信号入力ノードと、
充放電用キャパシタを内蔵し、前記制御信号入力ノードから入力する発振中心周波数を一定にするための制御信号により前記充放電用キャパシタの充放電電流の大きさが制御され、前記変調信号入力ノードから入力する変調信号により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御される発振回路部
とを具備することを特徴とするFM変調回路。 - 請求項1記載のFM変調回路において、前記変調信号入力は音声信号入力であることを特徴とするFM変調回路。
- 請求項1または2記載のFM変調回路において、前記発振回路部は、電圧制御発振回路を含む位相同期ループを有し、前記発振中心周波数を一定にするための制御信号は、前記位相同期ループで生成された電圧制御発振回路制御電圧であることを特徴とするFM変調回路。
- 請求項1乃至3のいずれか1項に記載のFM変調回路において、前記充放電用キャパシタの充放電動作の極性反転電圧値を制御する回路部分に雑音成分除去用のキャパシタが付加接続されていることを特徴とするFM変調回路。
- 被変調搬送波信号発生・FM変調用の電圧制御発振回路と、
前記電圧制御発振回路の出力信号と基準周波数の基準信号との位相差に対応した制御電圧を生成するための制御電圧生成回路と、
前記制御電圧を発振中心周波数制御電流に変換する第1の電圧電流変換回路と、
音声信号入力電圧を固定利得で増幅して変調電流に変換する第2の電圧電流変換回路とを具備し、
前記電圧制御発振回路は、充放電用キャパシタを内蔵し、前記発振中心周波数制御電流により前記充放電用キャパシタの充放電電流の大きさが制御されて発振中心周波数が決定され、前記変調電流により前記充放電用キャパシタの充放電動作の極性反転電圧値が制御されてFM変調が行われるエミッタ結合非安定マルチバイブレータ回路であることを特徴とするFM変調回路。 - 請求項5記載のFM変調回路において、さらに、基準電流入力を生成する基準電流生成回路を具備し、前記変調電流と前記基準電流入力を加算し、この電流加算出力より前記非安定マルチバイブレータ回路の充放電用キャパシタの充放電動作の極性反転電圧値を制御することを特徴とするFM変調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17298298A JP3571920B2 (ja) | 1998-06-19 | 1998-06-19 | Fm変調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17298298A JP3571920B2 (ja) | 1998-06-19 | 1998-06-19 | Fm変調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000013145A JP2000013145A (ja) | 2000-01-14 |
JP3571920B2 true JP3571920B2 (ja) | 2004-09-29 |
Family
ID=15951983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17298298A Expired - Fee Related JP3571920B2 (ja) | 1998-06-19 | 1998-06-19 | Fm変調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3571920B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6909331B2 (en) * | 2002-08-28 | 2005-06-21 | Qualcomm Incorporated | Phase locked loop having a forward gain adaptation module |
JP6871055B2 (ja) * | 2017-05-18 | 2021-05-12 | 新日本無線株式会社 | 周波数変調装置 |
-
1998
- 1998-06-19 JP JP17298298A patent/JP3571920B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000013145A (ja) | 2000-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0146287B1 (ko) | 단안정 멀티 바이브레이터 | |
JPH0320090B2 (ja) | ||
JP3571920B2 (ja) | Fm変調回路 | |
JP2588823B2 (ja) | 可変周波数発振回路 | |
US4881042A (en) | Automatically tunable phase locked loop FM detection system | |
JPH07176996A (ja) | 電流制御発振器 | |
JP2706088B2 (ja) | 周波数発生装置 | |
JP4441983B2 (ja) | 復調回路 | |
US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
JPH0563523A (ja) | 波形発生装置 | |
JPH09307414A (ja) | 90゜移相器 | |
JPH1041750A (ja) | 利得制御周波数変換回路 | |
EP0859460B1 (en) | Mixer circuit with wide dynamic range | |
JP3184322B2 (ja) | Pll復調回路 | |
US6133782A (en) | Integrator-filter circuit | |
JP3880129B2 (ja) | インダクタ回路及びフィルタ | |
JPS62231507A (ja) | 積分回路 | |
JP2881770B2 (ja) | Agc回路 | |
JPH09331482A (ja) | 積分回路 | |
JP2751294B2 (ja) | 水晶電圧制御発振器 | |
JPH0936665A (ja) | Fm変調器 | |
JPH0681336B2 (ja) | 水晶電圧制御発振器 | |
JP3490651B2 (ja) | 移相器及びそれを用いた復調器 | |
JPS639176Y2 (ja) | ||
JPH0767048B2 (ja) | Fm変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040528 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040622 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040625 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100702 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110702 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120702 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |