JP3570173B2 - 交流から直流を生成する装置に設けられる制御回路 - Google Patents

交流から直流を生成する装置に設けられる制御回路 Download PDF

Info

Publication number
JP3570173B2
JP3570173B2 JP25388297A JP25388297A JP3570173B2 JP 3570173 B2 JP3570173 B2 JP 3570173B2 JP 25388297 A JP25388297 A JP 25388297A JP 25388297 A JP25388297 A JP 25388297A JP 3570173 B2 JP3570173 B2 JP 3570173B2
Authority
JP
Japan
Prior art keywords
output
current
averaging
control circuit
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25388297A
Other languages
English (en)
Other versions
JPH1198820A (ja
Inventor
隆英 飯田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Industries Corp
Original Assignee
Toyota Industries Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Industries Corp filed Critical Toyota Industries Corp
Priority to JP25388297A priority Critical patent/JP3570173B2/ja
Publication of JPH1198820A publication Critical patent/JPH1198820A/ja
Application granted granted Critical
Publication of JP3570173B2 publication Critical patent/JP3570173B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • Y02P80/112

Landscapes

  • Dc-Dc Converters (AREA)
  • Power Conversion In General (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Rectifiers (AREA)

Description

【0001】
【発明の属する技術分野】
交流から直流を生成する装置に設けられる制御回路に係わり、特にその装置の力率を改善する回路に係わる。
【0002】
【従来の技術】
近年、産業用機器、家電機器、OA機器等の様々な分野においてパワーエレクトロニクス技術が広く利用されている。これらの機器は、商用の交流電源を直流電圧に変換してその直流電圧を用いて内部回路を動作させたり、その直流電圧を用いてバッテリを充電したりすることが多い。一例として、商用の交流電源を用いてバッテリを充電する充電器を採り上げてその構成を説明する。
【0003】
図7は、既存の充電器の一例の構成図である。ここでは、電圧昇圧型のコンバータ機能を持った充電器を採り上げている。
この充電器は、整流器21を用いて商用の交流を整流(全波整流)し、制御回路10がスイッチング素子22をPWM方式でスイッチングすることにより供給電流を調整しながらバッテリを充電する。制御回路10は、出力エラーアンプ11、乗算器12、電流エラーアンプ13、及びコンパレータ14を備え、電流を調整するための制御信号を生成する。
【0004】
出力エラーアンプ11は、出力電圧と目標電圧値との誤差を増幅する。目標電圧値は、たとえば、この充電器により充電されるバッテリの規格や状態に応じて与えられるものとする。乗算器12は、整流器21により整流された入力電圧と出力エラーアンプ11の出力とを乗算する。電流エラーアンプ13は、電流センサ23により検出された電流と乗算器12の出力との誤差を増幅する。コンパレータ14は、三角波生成回路24が生成する三角波のレベルと電流エラーアンプ13の出力レベルとを比較し、その比較結果により決まるデューティを持ったパルス信号を出力する。
【0005】
上記構成の充電器では、乗算器12の出力と電流センサ23により検出される電流とを互いに一致させるための制御信号が制御回路10により生成され、その制御信号を利用したフィードバック制御により電流が調整される。このように、このフィードバック制御により、電流センサ23により検出される電流は、乗算器12の出力に一致するように制御されるので、乗算器12の出力は、この充電器の「目標電流」として役割を果たしている。
【0006】
【発明が解決しようとする課題】
ところが、上述のような構成において使用する上での理想的な特性を持った乗算器は存在しない。すなわち、通常の乗算器は、図8(a) に示すように、特に入力電圧が小さいときには、そのリニア特性が悪い。このため、図7に示す構成において、乗算器12により入力電圧と出力エラーアンプ11の出力とを乗算すると、その入力電圧から得られる出力波形は歪んでしまう。その様子を図8(b) に示す。
【0007】
図8(b) は、乗算器12の出力波形を示す図である。上記充電器において、入力電圧はサインカーブを描く波形なので、その入力電圧に出力エラーアンプ11の出力を乗算した波形も、理想的には、サインカーブであるべきである。ところが、実際には、乗算器12のリニア特性が悪いので、乗算器12から出力される波形は、その一部が歪んでしまう。
【0008】
ここで、乗算器12の出力は、上述したように、上記充電器の「目標電流」である。このため、入力電流の波形は、この乗算器12の出力に一致するように調整され、乗算器12の出力波形と同様に歪んでしまう。このように入力電流の波形が歪むと、僅かではあるが、入力電流の位相と入力電圧の位相との間にずれが生じ、力率が悪化してしまう。力率が悪化すると、同一電力を出力する場合の入力電流の実効値が大きくなってしまう。
【0009】
また、図8(b) に示すように、波形が歪んで時間軸に対する傾きが大きい状態が発生すると、当業者によく知られているように、電流の高調波成分(高調波電流)が増加する。高調波電流は、他の電子機器の誤動作の原因になると言われており、規制の対象とすることが考えられている。したがって、高調波電流は、出来るだけ小さく抑えることが望ましい。なお、力率と高調波電流とは密接な関係があり、一般に、力率が悪化すると高調波電流が増加する。
【0010】
本発明の課題は、交流から直流を生成する際の力率を改善し、且つ高調波電流を抑える回路を提供することである。
【0011】
【課題を解決するための手段】
本発明の制御回路は、スイッチを用いて交流から直流を生成する装置に設けられ、以下の各手段を有する。パルス生成手段は、上記交流の周波数よりも高い周波数であり、且つある指定された値と上記装置の出力との誤差に対応するデューティを持ったパルス信号を生成する。チョッパ手段は、上記交流の電圧波形信号を上記パルス生成手段により生成されたパルス信号を用いてチョッピングする。平均化手段は、そのチョッパ手段の出力を平均化する。制御信号生成手段は、その平均化手段の出力と上記装置を介して流れる電流との誤差に基づいて上記スイッチを制御するための制御信号を出力する。
【0012】
上記構成において、チョッパ手段は、上記パルス信号に従ってオン/オフ制御されるが、そのオン状態では、電圧波形信号を忠実に出力する。そして、このチョッパ手段の出力は、平均化手段により平滑化される。したがって、平均化手段の出力は、入力電圧波形の振幅を上記パルス信号のデューティに従って変化させた波形となる。この結果、入力電圧と入力電流の位相が完全に一致し、力率が改善される。また、入力電流は、制御信号生成手段により上記平均化手段の出力に一致するように調整されるので、滑らかに変化することになり、高調波電流は抑制される。
【0013】
【発明の実施の形態】
本発明の実施形態について図面を参照しながら説明する。以下では、一例として、商用の交流電源を用いてバッテリを充電する充電器を採り上げて、力率を改善し、高調波電流を抑制する制御回路の構成および動作を説明する。
【0014】
図1は、本実施形態の制御回路を設けた充電器の構成図である。図1において使用する符号のうち、図7で使用したものは同じものを指し示す。すなわち、本実施形態の制御回路は、基本的には、従来の制御回路10の出力エラーアンプ11および乗算器12を、CPU31、チョッパ回路32、および平均化回路33に置き換えた構成である。以下、本実施形態の制御回路の構成および動作を説明する。
【0015】
この充電器は、整流器21を用いて商用の交流を整流(全波整流)し、制御回路30がスイッチング素子22をPWM方式でスイッチングすることにより供給電流を調整しながらバッテリを充電する。制御回路30は、CPU31、チョッパ回路32、平均化回路33、電流エラーアンプ13、及びコンパレータ14を備え、電流を調整するための制御信号を生成する。
【0016】
CPU31は、この充電器の出力電圧(バッテリ電圧)、この充電器の出力電流(バッテリに供給される電流)、及びバッテリユニット40から通知される指示に基づいて決まるデューティを持ったパルス信号を生成する。このパルス信号の周波数は、入力される交流の周波数(50/60Hz)と比べて十分に高く、たとえば、20kHz程度である。なお、出力電圧は、CPU31が処理できるレベルに分圧されている。また、出力電流は、出力電流センサ25により検出される。
【0017】
図2を参照しながら、CPU31が上記パルス信号を生成する処理の一例を示す。ここでは、バッテリユニット40が、現在の充電状態などに基づいて、バッテリを充電する際の電力値を充電器に指示するものとする。この指示は、たとえば、充電時のワット数であってもよいし、あるいは、バッテリユニット40の能力に対する充電時のワット数の割合(パーセント値)であってもよいが、ここでは、電力値が指示されるものとする。また、CPU31は、不図示のデューティ値保持メモリを備え、そこの保持されているデューティを持ったパルス信号を生成するものとする。
【0018】
ステップS1では、バッテリユニット40から通知された指示を認識する。この実施例では、電力値Wを認識する。ステップS2では、充電器の出力電圧(バッテリ電圧)Vを検出する。ステップS3では、出力電流センサ25により検出された出力電流Iを認識する。ステップS4では、ステップS1で認識した電力値W、およびステップS2で検出した電圧VからW/Vを算出する。この値は、バッテリユニット40に供給すべき電流の目標値である。そして、その算出した値とステップS3で認識した出力電流Iとを比較する。
【0019】
W/V>Iであれば、現在の出力電流が目標値よりも小さいと判断し、ステップS5において、デューティ値保持メモリから現在のデューティ値を取り出してその値を所定量だけ大きくする。そして、ステップS6では、ステップS5における補正に従ってデューティ値保持メモリを更新する。一方、W/V<Iであれば、現在の出力電流が目標値よりも大きいと判断し、ステップS7において、上記デューティ値保持メモリから現在のデューティ値を取り出してその値を所定量だけ小さくする。そして、ステップS8では、ステップS7における補正に従ってデューティ値保持メモリを更新する。W/V=Iであれば、現在の出力電流が目標値に一致しているとみなし、上記デューティ値保持メモリは更新しない。なお、CPU31の出力パルスのデューティを大きくすると、それに従ってこの充電器の出力電流も大きくなる。ステップS9では、上記デューティ保持メモリに保持されているデューティ値を持ったパルス信号を生成して出力する。
【0020】
上記処理は、例えば、タイマ割込などにより、所定時間ごとに繰り返し実行される。また、デューティの補正方法は、フローチャートの例のように単純な方法でもよいが、例えば、PID演算などを利用して補正してもよい。
【0021】
このように、CPU31は、バッテリユニット40からの指示が示す電力でバッテリを充電するためのパルス信号を生成して出力する。このパルス信号は、チョッパ回路32に供給される。
【0022】
チョッパ回路32は、トランジスタQ1およびQ2から構成される。トランジスタQ1およびQ2は、それぞれnpnトランジスタおよびpnpトランジスタであり、互いに直列に接続されている。トランジスタQ1のコレクタには、整流器21によって整流(たとえば、全波整流)された電圧を分圧した信号(以下、この信号を「電圧波形信号」と呼ぶ)が印加されている。また、トランジスタQ1およびQ2の各制御端子(ベース)には、CPU31の出力が供給される。そして、CPU31が出力するパルス信号が「H」レベルのときは、トランジスタQ1がオン状態になると共にトランジスタQ2がオフ状態となり、一方、そのパルス信号が「L」レベルのときは、トランジスタQ1がオフ状態になると共にトランジスタQ2がオン状態となる。
【0023】
図3を参照しながらチョッパ回路32の入力波形および出力波形を説明する。チョッパ回路32には、図3の上段に示すように、全波整流された電圧波形信号が印加されている。この状態で、トランジスタQ1およびQ2の制御端子に図3の中段に示すCPU31からのパルス信号が供給されると、チョッパ回路32の出力電圧は、図3の下段に示すようになる。すなわち、CPU31から出力されたパルス信号が「H」レベルにときは、トランジスタQ1がオン状態、トランジスタQ2がオフ状態となるので、チョッパ回路32の出力電位は電圧波形信号と同じレベルになる。一方、CPU31から出力されたパルス信号が「L」レベルにときは、トランジスタQ1がオフ状態、トランジスタQ2がオン状態となるので、チョッパ回路32の出力電位は、接地レベルとなる。
【0024】
このように、電圧波形信号は、チョッパ回路32においてCPU31が生成するパルス信号に従ってチョッピングされる。ここで、トランジスタQ1およびQ2のスイッチング速度は、入力される交流の周波数およびCPU31が生成するパルス信号と比較して十分に高速である。このため、トランジスタQ1がオン状態のときは、チョッパ回路32は、整流器21により整流された電圧波形信号を忠実に出力することができる。
【0025】
平均化回路33は、一般的なRC回路であり、抵抗RおよびコンデンサCから構成される。平均化回路33による処理例を図4に示す。平均化回路33は、チョッパ回路32の出力を平均化(平滑化)するが、このチョッパ回路32の出力は、CPU31によって生成されるパルス信号のデューティに従って変化する。従って、平均化回路33の出力は、CPU31によって生成されるパルス信号のデューティに従って調整されることになる。CPU31によって生成されるパルス信号のデューティが30パーセント、80パーセントであった場合の平均化回路33の出力電圧をそれぞれ図4(a) および図4(b) に示す。
【0026】
図4(a) および図4(b) では、平均化の概念を説明するためにパルス信号の周波数を実際よりも低速に描いているが、本実施形態では、パルス信号の周波数は入力電圧の交流周波数と比べて蝪かに大きく、チョッパ回路32の出力は、平均化回路33によって滑らかに平均化される。すなわち、平均化回路33は、いわば、平滑化回路として作用する。逆に言えば、CPU31が生成するパルス信号の周波数は、平均化回路33にRCにより滑らかに平均化される程度の周波数とする。また、上述したように、トランジスタQ1およびQ2のスイッチング速度は十分に高速であり、トランジスタQ1がオン状態のときは、チョッパ回路32はその入力電圧(電圧波形信号)を忠実に出力する。従って、平均化回路33の出力は、図5(a) に示すように、電圧波形信号に比例する。この比例係数は、CPU31により生成されるパルス信号のデューティにより決まる。そして、平均化回路33の出力波形は、図5(b) に示すように、電圧波形信号と振幅が異なる同位相のサインカーブとなる。
【0027】
平均化回路33の出力は、電流エラーアンプ13に供給される。電流エラーアンプ13は、平均化回路33の出力と電流センサ23との誤差を増幅する。コンパレータ14は、図7に示した既存の構成と同様に、三角波生成回路24が生成する三角波のレベルと電流エラーアンプ13の出力レベルとを比較し、その比較結果により決まるデューティを持ったパルス信号を出力する。
【0028】
図1に示す本実施形態の充電器では、電流センサ23により検出される電流を平均化回路33の出力に一致させるための制御信号が制御回路30により生成され、その制御信号を利用したフィードバック制御によりその電流が調整される。すなわち、この充電器では、平均化回路33の出力が「目標電流:入力電流の目標値」として役割を果たしている。
【0029】
次に、力率および高調波電流について検討する。力率は、入力電圧と入力電流との位相差が小さいほど高くなる。ここで、入力電流は、この充電器の目標電流である平均化回路33の出力に一致するように調整されるが、この平均化回路33の出力は、上述したように、入力電圧を分圧した信号である電圧波形信号に比例するので、この平均化回路33の出力波形は入力電圧と同位相であり且つ歪みのないサインカーブとなっている。したがって、入力電圧の位相と入力電流の位相とがほぼ完全に一致し、高い力率が得られる。
【0030】
高調波電流は、電流の急激な変化、すなわち、電流波形の急峻な立上りがあると、そのことに起因して大きくなる。ところが、本実施形態では、乗算器と比べて応答速度が極めて高速なチョッパ回路、およびその出力を平滑化する平均化回路を用いて目標入力電流を生成している。このため、その目標入力電流は、入力電圧波形に追随して滑らかに変化する。この結果、上記目標入力電流に一致させられる実際の電流波形にも歪みが発生せずに滑らかに変化するので、高調波電流が抑制される。
【0031】
上記実施形態において、CPU31は、出力誤差をその出力誤差に対応するデューティを持ったパルス信号に変換する役割を担っているが、この役割を他の構成で提供するようにしてもよい。たとえば、図6(a) に示すように、誤差アンプ51およびコンパレータ52を設けた構成で実現してもよい。この場合、誤差アンプ51は、外部から指定された目標電圧とこの充電器の実際の出力電圧との誤差を検出して出力するか、あるいは、外部から指定された目標電流と電流センサ25により検出される実際の出力電流との誤差を検出して出力する。また、コンパレータ52は、誤差アンプ51の出力レベルと三角波のレベルとを比較し、その比較結果により得られるデューティを持ったパルス信号を出力する。この三角波の周波数は、入力される交流の周波数と比べて十分に高速であるものとする。そして、このコンパレータ52の出力をチョッパ回路32に供給する。
【0032】
また、上記実施形態では、チョッパ回路32の一例として、2つのスイッチング素子(トランジスタQ1およびQ2)を備える構成としたが、他の構成であってもよい。他の構成としては、例えば、図6(b) に示すように、1つのスイッチング素子(トランジスタQ3)および抵抗体を備える回路が考えられる。この場合、トランジスタQ3に電圧波形信号を供給しながら、その制御端子(ベース)にCPU31により生成されるパルス信号を供給する。
【0033】
さらに、平均化回路33は、上記実施形態では、抵抗およびコンデンサから構成されているが、他の形態であってもよい。
なお、上記実施形態では、本発明の制御回路を適用する対象の装置として充電器を採り上げているが、本発明は、これに限定されるものではなく、交流から直流を生成する処理を制御する回路として広く使用することができる。
【0034】
【発明の効果】
本発明によれば、力率が改善されるので、同一の出力電力を得る場合の入力電流の実効値が減少する。また、このとき、交流電流波形が歪まないので、高調波電流が抑えられる。
【図面の簡単な説明】
【図1】本実施形態の制御回路を設けた充電器の構成図である。
【図2】CPUがパルス信号を生成する処理を説明するフローチャートである。
【図3】チョッパ回路の入出力を説明する図である。
【図4】平均化回路の入出力を説明する図である。
【図5】(a) は、入力電圧と平均化回路の出力との関係を説明する図であり、(b) は、電圧と電流の関係を説明する図である。
【図6】(a) は、出力誤差に対応するデューティを持ったパルス信号を生成する手段の他の形態の回路図であり、(b) は、チョッパ回路の他の形態の回路図である。
【図7】既存の充電器の一例の構成図である。
【図8】(a) は、乗算器の特性を示す図であり、(b) は、乗算器の出力波形を示す図である。
【符号の説明】
13 電流エラーアンプ
14 コンパレータ
21 整流器
22 スイッチング素子
23 電流センサ
24 三角波発生回路
25 出力電流センサ
31 CPU
32 チョッパ回路
33 平均化回路
40 バッテリユニット
51 誤差アンプ
52 コンパレータ

Claims (4)

  1. スイッチを用いて交流から直流を生成する装置に設けられる制御回路であって、
    上記交流の周波数よりも高い周波数であり、且つある指定された値と上記装置の出力との誤差に対応するデューティを持ったパルス信号を生成するパルス生成手段と、
    上記交流の電圧波形信号を上記パルス生成手段により生成されたパルス信号を用いてチョッピングするチョッパ手段と、
    そのチョッパ手段の出力を平均化する平均化手段と、
    その平均化手段の出力と上記装置を介して流れる電流との誤差に基づいて上記スイッチを制御するための制御信号を出力する制御信号生成手段と、
    を有する制御回路。
  2. 上記チョッパ手段は、少なくとも1つのスイッチング素子を備え、そのスイッチング素子に上記交流の電圧波形信号が供給された状態で上記パルス生成手段により生成されたパルス信号によりそのスイッチング素子がオン/オフ制御される構成である請求項1に記載の制御回路。
  3. 上記平均化手段は、抵抗体とコンデンサを含む構成であり、上記パルス生成手段により生成されるパルス信号の周波数は、上記チョッパ手段の出力が上記平均化手段により十分滑らかに平滑化される周波数である請求項1の記載の制御回路。
  4. 交流電源から得る電力を用いてバッテリを充電する充電器であって、
    バッテリに電力を供給するか否かを決めるスイッチと、
    上記交流電源から得られる交流を整流する整流器と、
    上記交流電源の交流周波数よりも高い周波数であり、且つある指定された値と上記バッテリへの出力との誤差に対応するデューティを持ったパルス信号を生成するパルス生成手段と、
    上記整流器の出力である電圧波形信号を上記パルス生成手段により生成されたパルス信号を用いてチョッピングするチョッパ手段と、
    そのチョッパ手段の出力を平均化する平均化手段と、
    その平均化手段の出力と上記交流電源からの入力電流との誤差に基づいて上記スイッチを制御するための制御信号を出力する制御信号生成手段と、
    を有する充電器。
JP25388297A 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路 Expired - Fee Related JP3570173B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25388297A JP3570173B2 (ja) 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25388297A JP3570173B2 (ja) 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路

Publications (2)

Publication Number Publication Date
JPH1198820A JPH1198820A (ja) 1999-04-09
JP3570173B2 true JP3570173B2 (ja) 2004-09-29

Family

ID=17257445

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25388297A Expired - Fee Related JP3570173B2 (ja) 1997-09-18 1997-09-18 交流から直流を生成する装置に設けられる制御回路

Country Status (1)

Country Link
JP (1) JP3570173B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010041891A (ja) * 2008-08-08 2010-02-18 Yamaha Motor Electronics Co Ltd 充電器
JP5097289B1 (ja) * 2011-05-27 2012-12-12 シャープ株式会社 電気自動車充電用の充電器及び充電装置

Also Published As

Publication number Publication date
JPH1198820A (ja) 1999-04-09

Similar Documents

Publication Publication Date Title
US6215287B1 (en) Power supply apparatus
US5602463A (en) DC power supply with enhanced input power factor using a buck and boost converter
EP1500178B1 (en) A power supply system and apparatus
JP4774987B2 (ja) スイッチング電源装置
US8503205B2 (en) AC/DC converter with a PFC and a DC/DC converter
US20070133233A1 (en) Power factor correction using current sensing on an output
WO2009025517A2 (en) Power factor correction circuit
JP2006094697A (ja) 力率補正回路
JP2010041891A (ja) 充電器
JP3570173B2 (ja) 交流から直流を生成する装置に設けられる制御回路
US7230219B2 (en) Inverter power source control for high frequency heater
JP4250892B2 (ja) スイッチング電源装置
TW494611B (en) Power circuit with smoothing choke coil inductance varying circuit
JP2000350462A (ja) 直流電源装置
KR100434283B1 (ko) 3상 정류 제어장치
JP4692704B2 (ja) 力率改善電源回路
KR100377413B1 (ko) 전기 기기의 전원 공급 장치
JPH10127046A (ja) 昇圧形コンバータの制御回路
JPH0715965A (ja) スイッチングモード整流回路
JPH033670A (ja) 誘導加熱用インバータ装置の制御方法
JP2001086737A (ja) 電源装置
JPH06327149A (ja) 電源回路
JP2004015897A (ja) Pwm整流器の出力制御方法およびその出力制御装置
JP4672218B2 (ja) モータ制御装置
JPH1075570A (ja) 電源装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040311

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100702

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110702

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120702

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees