JP3566687B2 - Data array conversion device, image processing system, and image input device - Google Patents
Data array conversion device, image processing system, and image input device Download PDFInfo
- Publication number
- JP3566687B2 JP3566687B2 JP2001335353A JP2001335353A JP3566687B2 JP 3566687 B2 JP3566687 B2 JP 3566687B2 JP 2001335353 A JP2001335353 A JP 2001335353A JP 2001335353 A JP2001335353 A JP 2001335353A JP 3566687 B2 JP3566687 B2 JP 3566687B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- block
- array
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color Television Systems (AREA)
- Facsimile Scanning Arrangements (AREA)
- Studio Devices (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、書画等の撮影対象物を撮像してその撮影像を外部表示装置に表示可能とする画像入力装置等に好適なデータ配列変換装置に関するものである。
【0002】
【従来の技術】
書画等の撮影対象物を撮像し、プロジェクタ等を用いてその撮影像を外部モニタやスクリーンに表示させる画像入力装置においては、撮像データにホワイトバランス、色補正等の画像処理を施した後、撮像データを輝度(Y)信号および色差(UV)信号に分離する。
【0003】
そして、分離されたY信号およびUV信号のそれぞれについて、1水平(H)期間内にodd,evenの2水平ライン分の画素データが交互に点順次に配列されたデータを、解像度変換手段などの外部接続された表示装置の画角に適合させる手段に受け渡すために、YUV422に代表されるデータ配列形式に変換する装置が用いられている。
【0004】
また、被写体を1枚の鏡で反射させてからCCD等の撮像素子に取り込む画像入力装置においては、一度鏡で左右反転した画像を、左右線対称のデータに変換して表示装置に送信する必要がある。
【0005】
このため、上記データ配列変換装置から読み出す1水平ライン分の出力データを、データ入力保存時とは逆から読み出すことによって、左右線対称のデータを得る方法が提案されている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来例において、1枚の鏡により左右反転した像を撮像して得られた画素データであって、さらにodd,evenの2水平ライン分の画素データが点順次等、規則的に配列されているものをodd,evenを分離し、さらに1ラインごとに左右対称の配列変換を行うには、従来、4ライン分以上のメモリ容量を必要としている。
【0007】
このため、メモリ一体型のASIC(application spesified IC)化を図る場合など、ICサイズが内蔵メモリの容量に大きく左右されてしまい、コスト的、サイズ的に有利といわれている省サイズASICを実現することが難しい。
【0008】
そこで、本発明は、データ配列変換に用いるメモリ容量を削減することが可能なデータ配列変換装置を提供することを目的としている。
【0009】
【課題を解決するための手段】
上記目的を達成するために本発明のデータ配列変換装置では、1水平期間内にodd(奇数)およびeven(偶数)の2水平ライン分の画素データが規則的に配列されたデータが入力される入力ポートと、この入力ポートに入力されたデータを保存するメモリ部とを設け、メモリ部を、それぞれ1水平ライン分の入力データの保存容量を持つ第1、第2および第3のブロックで構成し、第1のブロックにodd画素データおよびeven画素データのうちの一方の入力データを1水平ライン分ごとに保存し、第2および第3のブロックに、他方の入力データを1水平ライン分ごとに交互に保存するとともに、第1、第2および第3のブロックから保存データを読み出してデータ配列を変換する配列変換手段を設けている。
そして、配列変換手段は、第1のブロックに対し、1水平期間ごとの第n期間における上記一方の入力データを正方向から書き込んだ後、このデータを逆方向から読み出し、かつ第n期間に続く第n+1期間における上記一方のデータを逆方向から書き込んだ後、このデータを正方向から読み出し、第2のブロックに対し、第n期間における上記他方の入力データを正方向に書き込んだ後、このデータを逆方向に読み出し、第3のブロックに対し、第n+1期間における上記他方の入力データを正方向に書き込んだ後、このデータを逆方向に読み出す。
【0010】
これにより、1水平期間内にoddおよびevenの2水平ライン分の画素データが規則的に配列されたデータの1水平ラインごとの左右対称配列変換を3水平ライン分のメモリ容量を用いて行うことが可能となる。このため、メモリ一体型のICの小型化に有効である。
【0011】
なお、輝度信号のデータと色差信号のデータとを処理する画像処理システムには、上記データ配列変換装置を2つ設けてこれらを同時に動作させ、一方のデータ配列変換装置により輝度信号の配列変換を行い、他方のデータ配列変換装置により色差信号の配列変換を行うようにするとよい。
【0012】
そして、反射部材によって左右反転された像を撮像する画像入力装置に上記データ配列変換装置を用いることにより、左右が正しく補正された表示画像を得ることが可能となる。
【0013】
【発明の実施の形態】
(第1実施形態)
図1には、本発明の実施形態である画像入力装置としての書画カメラを示している。また、図2には、上記書画カメラに備えられた画像入力システムの構成を示している。
【0014】
図1において、1は書画カメラであり、2は原稿台である。この原稿台2上には、書類100等の撮影対象物が載置される。
【0015】
5は原稿台2の上方に配置された鏡(反射部材)であり、3は撮像部である。この撮像部3には、図示しない撮影光学ユニットおよびCCD等の撮像素子が収納されている。また、撮像部3は、撮影光学ユニットのAE、AF制御等を行う撮影制御部を有する。
【0016】
4は原稿台2の左右上方に配置された照明部であり、原稿台2に載置された撮影対象物を照明する。20は各種操作スイッチが設けられた操作部である。
【0017】
このように構成された書画カメラ1においては、撮影対象物からの光束が鏡5によって左右反転されて撮像部3に入射する。撮像部3に入射した光束は撮像素子上に結像し、左右が反転した撮影対象物の像が撮像される。
【0018】
図10において、10は画像処理部であり、撮像部3によって撮像(光電変換)された画像信号を取り込み、その画像信号の振幅、ホワイトバランス、周波数特性に関する処理を行い、デジタル化した画像信号Aとして出力する。
【0019】
15は配列変換部であり、上記画像信号Aはこの配列変換部15で後述するデータ配列変換処理を受け、メモリ(RAM)14に一時保管される。なお、配列変換部15は、図には1つのみ記載しているが、実際には、輝度信号用と色差信号用の2つが設けられている。
【0020】
12はROM13に格納されたプログラムに基づいて各処理を実行するCPUである。CPU12は、システムバス21に接続された各デバイスを統括的に制御する。
【0021】
11はRAMであり、CPU12の主メモリ、ワークエリア等として機能する。22は照明制御部であり、CPU12からの制御命令を受けて照明部4のON、OFF制御を行う。
【0022】
また、16は入力された予め規定されたサイズおよび予め規定された速さ(例えば15フレーム/秒)の画像を、図示しないモニターやプロジェクタ等の出力装置に入力可能なサイズおよび速さ(例えば60フレーム/秒)で出力を可能にする、解像度、速度変換IC等のスキャンコンバータに代表される解像度変換部である。
【0023】
19は解像度変換部16から出力されたデータをモニタやプロジェクタ等の画像表示装置に出力する出力部インターフェースである。
【0024】
さらに、17は操作部20に設けられたスイッチ等からの信号に応じてシステムバス21に接続された各デバイスに信号を送る操作部コントローラである。
【0025】
次に、配列変換部15(メモリ14を含む)のより詳細な構成について、図5を用いて説明する。図5は輝度(Y)信号用の配列変換部15とメモリ14の構成を示すブロック図であり、図示しないが、色差(UV:Cr、Cb)信号用の配列変換部15も同じ構成となっている。
【0026】
図5において、30はメモリコントローラであり、メモリ14内のブロックとしてのデュアルポートメモリA(31)、デュアルポートメモリB(32)およびデュアルポートメモリC(33)のアドレス、チップセレクト等の制御信号をコントロールして、各メモリ31〜33へのデータの入出力コントロールを行う。
【0027】
34はセレクタであり、各メモリ31〜33からのデータの読み出しを、図6に示すデータ出力タイミングに適合するように選択的に行わせる。
【0028】
図3には、配列変換部15に対する画像処理部10からの入力データの配列をタイミングチャートとして示している。また、図4には、配列変換部15から出力されるデータの配列(ここでは、YUV422フォーマットの配列)をタイミングチャートとして示している。なお、図3および図4中の「Y1odd,Y1even,Y2odd,Y2even…」,「Cr12odd,Cr12even,Cb12odd,Cb12even…」はそれぞれ、1画素分の輝度データおよび色差データを示している。
【0029】
次に、配列変換部15のデータ配列変換動作について図6および図7を用いて説明する。図6は輝度(Y)信号用の配列変換部15でのデータ書き込みと読み出し動作を表すタイミングチャートであり、図示しないが、色差(UV)信号用の配列変換部15も同じ動作を行う。なお、図6中の「Y1odd,Y1even,Y2odd,Y2even…」はそれぞれ、1水平ライン分の画素(輝度)データを示し、以下これらをnライン目のYodd画素データ,Yeven画素データと称する(nは1水平期間の順番に対応する)。また、図7はデータ配列変換動作のうちメモリA〜C(31〜33)へのデータ書き込みシーケンスを示すフローチャートであり、図8はメモリA〜C(31〜33)からのデータ読み出しシーケンスを示すフローチャートである。なお、色差(UV)信号用の配列変換部15でも同じ動作が、輝度(Y)信号用の配列変換部15の動作と同時に行われる。
【0030】
まず、図7に示したメモリA〜C(31〜33)へのデータ書き込みシーケンスを説明する。
【0031】
図7のステップ(図ではSと略す)0で書き込みシーケンスをスタートすると、ステップ1で垂直同期信号を検知する。
【0032】
次に、ステップ2で水平同期信号を検知するのを待ち、検知したときはステップ3に進む。
【0033】
ステップ3,4では、データ書き込みタイミングまでの時間をカウントし、ステップ4でカウンタ値Cが規定値LastKに達したときはステップ5に進む。
【0034】
ステップS5では、上記カウンタの値Cをリセットするとともに、メモリ書き込みアドレスの初期値を設定する。
【0035】
そして、ステップ6では、図6に示すように、Yodd画素のデータをメモリA(31)に書き込む。また、これと同時にステップ7では、Yeven画素のデータをメモリB(32)に書き込む。このとき、両データはそれぞれ、メモリA(31),B(32)に正方向(アドレスのカウント値ADが増加していく方向)に書き込まれる。
【0036】
ステップ8では、ステップ6,7を実行するごとにメモリ書き込みアドレスのカウント値ADをアップする。
【0037】
そして、ステップ9でメモリ書き込みアドレスが最終画素のアドレスLastADに達したか否かを判定し、最終画素のアドレスに達していないときはステップ6に戻り、最終画素のアドレスに達するとステップ10に進む。図6においては、スタートからここまででメモリA(31),B(32)への1ライン目のYodd,Yeven画素データ(Y1odd,Y1even)の書き込みが終了する。
【0038】
ステップ10では、所定のブランキング期間をカウントするためのカウンタ値Bを初期値(0)に設定する。
【0039】
次に、ステップ11では、ブランキング期間カウント用のカウンタ値Bをアップする。そして、ステップ12で、ブランキング期間カウンタ値Bが規定値LastBに達したか否かを判定し、達していないときはステップ11に戻ってカウントを続行し、達したときはステップ13に進む。
【0040】
ステップ13では、メモリ書き込みアドレスの初期値設定と規定値LastADの設定を行う。そして、S14では、次のラインのYodd画素データをメモリA(31)に最終アドレス側から(すなわち、逆方向から)順に書き込む。これは、画像データを左右反転させるために、後述する読み出しシーケンスにおいてメモリA(31)に書き込まれたデータを最終アドレス側から読み出して空きアドレスとするからである。
【0041】
ステップ15では、メモリA(31)の書き込みアドレスのカウント値AD_Aをダウンする。
【0042】
また、ステップ13と同時に、ステップ16では、次のラインのYeven画素データをメモリC(33)に正方向に書き込む。そして、ステップ17では、メモリC(33)の書き込みアドレスのカウント値ADをアップする。
【0043】
そして、ステップ18では、メモリC(33)の書き込みアドレスが最終画素のアドレスLastADに達した(メモリAの書き込みアドレスが最初の画素のアドレスに達した)か否かを判定し、達していないときはステップ14に戻り、達したときはステップ19に進む。図6においては、最初のブランキング期間後からここまででメモリA(31),C(33)への2ライン目のYodd,Yeven画素データ(Y2odd,Y2even)の書き込みが終了する。
【0044】
次に、ステップ19で、ブランキング期間のカウント値Bを初期値設定し、ステップ20でブランキング期間のカウント値Bをアップする。
【0045】
次に、ステップ21では、垂直同期信号を検知したか否かを判定し、検知していないときはステップ22に進んで、ブランキング期間のカウンタ値Bが規定値LastBに達したか(ブランキング期間が終了したか)否かを判定する。終了しなければステップ20に戻り、終了していればステップ2に戻って、次の2ライン分のデータ書き込みを行う。
【0046】
以上の書き込みシーケンスを繰り返すことにより、撮像素子の全水平ラインの画素データのメモリA〜C(31〜33)への書き込みが順次行われる。
【0047】
次に、図8に示したメモリA〜C(31〜33)からのデータ読み出しシーケンスを説明する。
【0048】
図8のステップ100で読み出しシーケンスをスタートすると、ステップ101で垂直同期信号を検知する。
【0049】
次に、ステップ102で、メモリA(31)への1ライン分のデータ書き込みが終了したことを検知するまで待ってステップ103に進む。
【0050】
ステップ103では、メモリ読み出しアドレスのカウンタ値ADを初期設定するとともに、規定値LastADを設定する。
【0051】
次に、ステップ104では、メモリA(31)から、最終アドレス側から(逆方向に)データを読み出す。このように書き込みシーケンスで正方向に書き込まれたデータを、逆方向から読み出すことにより、左右反転した画像データが得られることになる。図6においては、1ライン目のYodd画素データ(Y1odd)がメモリA(31)に書き込まれた後、この1ライン目のYodd画素データが逆方向に読み出される。
【0052】
そして、ステップ105では、メモリA(31)の読み出しアドレスのカウント値ADをダウンし、次のステップ106では、カウンタ値が最初画素のアドレスに達したか否かを判定して、達していないときはステップ104に戻り、達したときはステップ107に進む。図6においては、メモリA(31)からの1ライン目のYodd画素データの読み出し開始後、ここまでで同画素データの読み出しが終了する。
【0053】
ステップ107では、ブランキング期間をカウントするためのカウンタ値BLの初期値設定を行い、次のステップ108ではカウンタ値BLをアップする。
【0054】
そして、ステップ109では、カウンタ値BLが規定値LastBLに達したか否かを判定し、達していなければステップ108に戻り、達していればステップ110に進む。
【0055】
ステップ110では、メモリ読み出しアドレスのカウンタ値ADを初期設定するとともに、規定値LastADを設定する。
【0056】
次に、ステップ111では、メモリB(32)から、最終アドレス側から(逆方向に)データを読み出す。図6においては、1ライン目のYodd画素データ(Y1odd)の読み出し終了後、ブランキング期間を経て、1ライン目のYeven画素データ(Y1even)がメモリB(32)から逆方向に読み出される。
【0057】
そして、ステップ112では、メモリB(32)の読み出しアドレスのカウント値ADをダウンし、次のステップ113では、カウンタ値が最初の画素のアドレスに達したか否かを判定して、達していないときはステップ111に戻り、達したときはステップ114に進む。図6においては、メモリB(32)からの1ライン目のYeven画素データの読み出し開始後、ここまでで同画素データの読み出しが終了する。
【0058】
ステップ114では、ブランキング期間をカウントするためのカウンタ値BLの初期値設定を行い、次のステップ115ではカウンタ値BLをアップする。
【0059】
そして、ステップ116では、カウンタ値BLが規定値LastBLに達したか否かを判定し、達していなければステップ115に戻り、達していればステップ117に進む。
【0060】
ステップ117では、メモリ読み出しアドレスのカウンタ値ADを初期設定するとともに、規定値LastADを設定する。
【0061】
次に、ステップ118では、メモリA(31)から、最初のアドレス側から(正方向に)データを読み出す。これは、上述した書き込みシーケンスのステップ14において、逆方向に書き込まれたデータを、正方向から読み出すためである。図6においては、2ライン目のYodd画素データ(Y2odd)がメモリA(31)に書き込まれた後(1ライン目のYeven画素データ(Y1even)がメモリB(32)から読み出された後)、この2ライン目のYodd画素データが正方向に読み出される。
【0062】
そして、ステップ119では、メモリA(31)の読み出しアドレスのカウント値ADをアップし、次のステップ120では、カウンタ値が最終画素のアドレスLastADに達したか否かを判定して、達していないときはステップ118に戻り、達したときはステップ121に進む。図6においては、メモリA(31)からの2ライン目のYodd画素データの読み出し開始後、ここまでで同画素データの読み出しが終了する。
【0063】
ステップ121では、ブランキング期間をカウントするためのカウンタ値BLの初期値設定を行い、次のステップ122ではカウンタ値BLをアップする。
【0064】
そして、ステップ123では、カウンタ値BLが規定値LastBLに達したか否かを判定し、達していなければステップ122に戻り、達していればステップ124に進む。
【0065】
ステップ124では、メモリ読み出しアドレスのカウンタ値ADを初期設定するとともに、規定値LastADを設定する。
【0066】
次に、ステップ125では、メモリC(33)から、最終アドレス側から(逆方向に)データを読み出す。図6においては、2ライン目のYodd画素データ(Y2odd)の読み出し終了後、ブランキング期間を経て、2ライン目のYeven画素データ(Y2even)がメモリC(33)から逆方向に読み出される。
【0067】
そして、ステップ126では、メモリC(33)の読み出しアドレスのカウント値ADをダウンし、次のステップ127では、カウンタ値が最初の画素のアドレスに達したか否かを判定して、達していないときはステップ125に戻り、達したときはステップ102に戻る。図6においては、メモリC(33)からの2ライン目のYeven画素データの読み出し開始後、ここまでで同画素データの読み出しが終了する。
【0068】
以上の読み出しシーケンスを繰り返すことにより、撮像素子の全水平ラインの画素データのメモリA〜C(31〜33)からの読み出しが順次行われる。
【0069】
こうしてodd、even、odd、even…の順で1水平ライン分ごとに読み出された画素データは、3つのメモリへのデータ書き込みと読み出しをメモリコントローラ30で前述のように行うことによって図4に示すように配列される。
【0070】
【発明の効果】
以上説明したように、本発明によれば、1水平期間内にoddおよびevenの2水平ライン分の画素データが規則的に配列されたデータの1水平ラインごとの左右対称配列変換を3水平ライン分のメモリ容量を用いて行うことができる。このため、メモリ一体型のICの小型化に有効である。
【0071】
そして、反射部材によって左右反転された像を撮像する画像入力装置に本発明のデータ配列変換装置を用いれば、左右が正しく補正された表示画像を得ることができる。
【図面の簡単な説明】
【図1】本発明の実施形態である書画カメラ(画像入力装置)を示す外観図。
【図2】上記画像入力装置の電気的構成を示すブロック図。
【図3】上記配列変換部における入力データの配列を示したタイミングチャート。
【図4】上記配列変換部における出力データの配列を示したタイミングチャート。
【図5】上記配列変換部の構成を示すブロック図である。
【図6】上記配列変換部におけるデータの書き込み・読み出し動作を表すタイミングチャート。
【図7】上記配列変換部におけるデータの書き込み動作を表すフローチャート。
【図8】上記配列変換部におけるデータの読み出し動作を表すフローチャート。
【符号の説明】
1 書画カメラ
2 原稿台
3 撮像部
4 照明部
5 鏡
10 画像処理部
11 RAM
12 CPU
13 ROM
14 メモリ
15 配列変換部
16 解像度変換部
17 操作部コントローラ
19 出力部I/F
20 操作部
22 照明制御部
100 書類[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a data array conversion device suitable for an image input device or the like which captures an object to be captured such as a document and displays the captured image on an external display device.
[0002]
[Prior art]
2. Description of the Related Art In an image input device that captures an image of an object to be captured such as a document, and displays the captured image on an external monitor or a screen using a projector or the like, the image data is subjected to image processing such as white balance and color correction, and then captured. The data is separated into a luminance (Y) signal and a color difference (UV) signal.
[0003]
Then, for each of the separated Y signal and UV signal, data in which pixel data of two horizontal lines of odd and even are alternately arranged in a point-sequential manner within one horizontal (H) period is converted into resolution conversion means or the like. In order to transfer the data to a means adapted to the angle of view of an externally connected display device, a device that converts the data into a data array format represented by YUV422 is used.
[0004]
Also, in an image input device in which an object is reflected by a single mirror and taken into an image pickup device such as a CCD, it is necessary to convert an image, which has been once inverted left and right by a mirror, into data which is symmetrical to the left and right and transmit the data to a display device. There is.
[0005]
For this reason, a method has been proposed in which output data for one horizontal line read from the data array conversion device is read from the reverse of the data input and saved, thereby obtaining left-right symmetrical data.
[0006]
[Problems to be solved by the invention]
However, in the above-described conventional example, pixel data obtained by capturing a left-right inverted image with one mirror, and pixel data for two horizontal lines of odd and even are regularly arranged in a dot-sequential manner. Conventionally, a memory capacity of four lines or more is required to separate odds and evens from each other and to perform symmetric arrangement conversion for each line.
[0007]
For this reason, the size of the IC is greatly influenced by the capacity of the built-in memory, for example, when a memory-integrated ASIC (application specific IC) is to be realized, and a small-sized ASIC that is said to be advantageous in terms of cost and size is realized. It is difficult.
[0008]
Therefore, an object of the present invention is to provide a data array conversion device capable of reducing a memory capacity used for data array conversion.
[0009]
[Means for Solving the Problems]
In order to achieve the above object, in the data array conversion device of the present invention, data in which pixel data of two horizontal lines of odd (odd number) and even (even number) are regularly arranged within one horizontal period is input. An input port and a memory unit for storing data input to the input port are provided, and the memory unit includes first, second, and third blocks each having a storage capacity for input data for one horizontal line. and, the first block to save the one input data of the odd pixel data and even pixel data for each horizontal line, the second and third block, the other input data per one horizontal line And array conversion means for reading stored data from the first, second and third blocks and converting the data array.
Then, the array conversion unit writes the one input data in the n-th period of each one horizontal period from the positive direction to the first block, reads the data in the reverse direction, and continues the n-th period. After writing the one data in the (n + 1) th period in the reverse direction, read this data in the positive direction, and after writing the other input data in the nth period in the positive direction to the second block, Is written in the reverse direction, the other input data in the (n + 1) th period is written in the positive direction to the third block, and then this data is read in the reverse direction.
[0010]
This ensures performed using 3 horizontal line memory capacity of a symmetrical array conversion per horizontal line of the second data that horizontal line of pixel data are regularly arranged in the odd and even within one horizontal period It becomes possible. For this reason, it is effective for miniaturization of a memory integrated type IC.
[0011]
In the image processing system for processing the data of the luminance signal and the data of the chrominance signal, two data arrangement converters are provided to operate them simultaneously, and one of the data arrangement converters converts the arrangement of the luminance signal. It is preferable that the other data array conversion device performs array conversion of color difference signals.
[0012]
Then, by using the data array conversion device as an image input device that captures an image that is inverted left and right by the reflection member, it is possible to obtain a display image in which the left and right are correctly corrected.
[0013]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
FIG. 1 shows a document camera as an image input device according to an embodiment of the present invention. FIG. 2 shows the configuration of an image input system provided in the document camera.
[0014]
In FIG. 1,
[0015]
Reference numeral 5 denotes a mirror (reflection member) disposed above the document table 2, and
[0016]
[0017]
In the
[0018]
In FIG. 10,
[0019]
[0020]
[0021]
[0022]
[0023]
An
[0024]
[0025]
Next, a more detailed configuration of the array converter 15 (including the memory 14) will be described with reference to FIG. FIG. 5 is a block diagram showing the arrangement of the
[0026]
In FIG. 5, reference numeral 30 denotes a memory controller, which is a control signal such as an address of a dual port memory A (31), a dual port memory B (32), and a dual port memory C (33) as blocks in the
[0027]
[0028]
FIG. 3 shows, as a timing chart, an arrangement of input data from the
[0029]
Next, the data array conversion operation of the
[0030]
First, a data write sequence to the memories A to C (31 to 33) shown in FIG. 7 will be described.
[0031]
When the write sequence is started in step (abbreviated as S in FIG. 7) 0 in FIG. 7, a vertical synchronization signal is detected in
[0032]
Next, it waits for detection of a horizontal synchronizing signal in
[0033]
In
[0034]
In step S5, the value C of the counter is reset and the initial value of the memory write address is set.
[0035]
Then, in step 6, as shown in FIG. 6, the data of the Yod pixel is written into the memory A (31). At the same time, in
[0036]
In
[0037]
Then, in
[0038]
In
[0039]
Next, at
[0040]
In
[0041]
In
[0042]
At the same time as
[0043]
In
[0044]
Next, in
[0045]
Next, in
[0046]
By repeating the above-described writing sequence, writing of pixel data of all horizontal lines of the image sensor to the memories A to C (31 to 33) is sequentially performed.
[0047]
Next, a data read sequence from the memories A to C (31 to 33) shown in FIG. 8 will be described.
[0048]
When the reading sequence is started in step 100 of FIG. 8, a vertical synchronizing signal is detected in
[0049]
Next, in
[0050]
In
[0051]
Next, in step 104, data is read from the memory A (31) from the last address side (in the reverse direction). By reading the data written in the forward direction in the write sequence in the reverse direction, image data that is horizontally inverted is obtained. In FIG. 6, after the Yod pixel data (Y1odd) on the first line is written to the memory A (31), the Yod pixel data on the first line is read in the reverse direction.
[0052]
Then, in
[0053]
In
[0054]
Then, in
[0055]
In
[0056]
Next, in step 111, data is read from the memory B (32) from the last address side (in the reverse direction). In FIG. 6, after reading of the first line of Ydd pixel data (Y1odd) is completed, after a blanking period, the first line of Yeven pixel data (Y1even) is read from the memory B (32) in the reverse direction.
[0057]
Then, in step 112, the count value AD of the read address of the memory B (32) is reduced, and in the next step 113, it is determined whether or not the counter value has reached the address of the first pixel. Returns to step 111, and when reached, proceeds to step 114. In FIG. 6, after the reading of the first line of Even pixel data from the memory B (32) starts, the reading of the same pixel data ends here.
[0058]
In
[0059]
Then, in step 116, it is determined whether or not the counter value BL has reached the specified value LastBL. If not, the process returns to step 115, and if so, the process proceeds to step 117.
[0060]
In step 117, the counter value AD of the memory read address is initialized, and the specified value LastAD is set.
[0061]
Next, in
[0062]
Then, in step 119, the count value AD of the read address of the memory A (31) is increased, and in the next step 120, it is determined whether or not the counter value has reached the address LastAD of the last pixel. Returns to step 118, and when reached, proceeds to step 121. In FIG. 6, after the reading of the Yod pixel data of the second line from the memory A (31) starts, the reading of the same pixel data ends here.
[0063]
In
[0064]
Then, in step 123, it is determined whether or not the counter value BL has reached the specified value LastBL. If not, the process returns to step 122, and if so, the process proceeds to step 124.
[0065]
In
[0066]
Next, in
[0067]
Then, in
[0068]
By repeating the above read sequence, the pixel data of all the horizontal lines of the image sensor are sequentially read from the memories A to C (31 to 33).
[0069]
Thus odd, even, odd, even ... the pixel data read out for each horizontal line in the order of FIG. 4 by performing as described above the data writing and reading from the three memories in the memory controller 30 Are arranged as shown in FIG.
[0070]
【The invention's effect】
As described above, according to the present invention, the left-right symmetric arrangement conversion for each horizontal line of data in which pixel data of two horizontal lines of odd and even are regularly arranged within one horizontal period is performed for three horizontal lines. It can be performed using a memory capacity of one minute. For this reason, it is effective for miniaturization of a memory integrated type IC.
[0071]
If the data array conversion device of the present invention is used for an image input device that captures an image that has been inverted left and right by the reflection member, a display image in which the left and right sides have been correctly corrected can be obtained.
[Brief description of the drawings]
FIG. 1 is an external view showing a document camera (image input device) according to an embodiment of the present invention.
FIG. 2 is a block diagram showing an electrical configuration of the image input device.
FIG. 3 is a timing chart showing an array of input data in the array converter.
FIG. 4 is a timing chart showing an array of output data in the array converter.
FIG. 5 is a block diagram illustrating a configuration of the array conversion unit.
FIG. 6 is a timing chart showing a data write / read operation in the array conversion unit.
FIG. 7 is a flowchart showing a data write operation in the array conversion unit.
FIG. 8 is a flowchart showing a data read operation in the array conversion unit.
[Explanation of symbols]
REFERENCE SIGNS
12 CPU
13 ROM
14
20
Claims (5)
前記メモリ部は、それぞれ1水平ライン分の入力データの保存容量を持つ第1、第2および第3のブロックで構成されており、
前記第1のブロックにodd画素データおよびeven画素データのうちの一方の入力データを1水平ライン分ごとに保存し、前記第2および第3のブロックに、他方の入力データを1水平ライン分ごとに交互に保存するとともに、前記第1、第2および第3のブロックから保存データを読み出してデータ配列を変換する配列変換手段を有し、
前記配列変換手段は、前記第1のブロックに対し、前記1水平期間ごとの第n期間における前記一方の入力データを正方向から書き込んだ後、このデータを逆方向から読み出し、かつ前記第n期間に続く第n+1期間における前記一方のデータを逆方向から書き込んだ後、このデータを正方向から読み出し、
前記第2のブロックに対し、前記第n期間における前記他方の入力データを正方向に書き込んだ後、このデータを逆方向に読み出し、
前記第3のブロックに対し、前記第n+1期間における前記他方の入力データを正方向に書き込んだ後、このデータを逆方向に読み出すことを特徴とするデータ配列変換装置。An input port to which data in which pixel data of two horizontal lines of odd and even are regularly arranged within one horizontal period is input, and a memory unit for storing the data input to the input port,
The memory unit includes first, second, and third blocks each having a storage capacity for input data for one horizontal line,
Save the one input data of the odd pixel data and even pixel data in the first block for every one horizontal line, the second and third block, the other input data per one horizontal line to thereby store alternately, have a sequence conversion means for converting said first data array reads stored data from the second and third blocks,
The array conversion means writes the one input data in the n-th period of each one horizontal period from the positive direction to the first block, reads the data in the reverse direction, and reads the data in the n-th period. After writing the one data in the (n + 1) th period following the reverse direction, read the data from the forward direction,
After writing the other input data in the n-th period in the positive direction to the second block, read the data in the reverse direction,
A data array conversion device , wherein after writing the other input data in the (n + 1) th period in the positive direction in the third block, the data is read in the reverse direction .
一方のデータ配列変換装置により、入力された画像データのうち輝度信号の配列変換を行い、他方のデータ配列変換装置により色差信号の配列変換を行うことを特徴とする画像処理システム。Claims 1 or 2, comprising two data array converters and simultaneously operating these data array converters,
An image processing system, wherein one data array conversion device performs an array conversion of a luminance signal in input image data, and the other data array conversion device performs an array conversion of a color difference signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001335353A JP3566687B2 (en) | 2001-10-31 | 2001-10-31 | Data array conversion device, image processing system, and image input device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001335353A JP3566687B2 (en) | 2001-10-31 | 2001-10-31 | Data array conversion device, image processing system, and image input device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003140637A JP2003140637A (en) | 2003-05-16 |
JP3566687B2 true JP3566687B2 (en) | 2004-09-15 |
Family
ID=19150348
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001335353A Expired - Fee Related JP3566687B2 (en) | 2001-10-31 | 2001-10-31 | Data array conversion device, image processing system, and image input device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3566687B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2018142625A1 (en) * | 2017-02-06 | 2018-08-09 | 株式会社Pfu | Image reading assist device and image reading device |
-
2001
- 2001-10-31 JP JP2001335353A patent/JP3566687B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003140637A (en) | 2003-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH10210367A (en) | Electronic image-pickup device | |
JPH1118097A (en) | Device and method for picking up image and recording medium recording the same method | |
JPH05130399A (en) | Original reader | |
JP2007124295A (en) | Imaging means driving apparatus, imaging means driving method and signal processing apparatus | |
JP5262047B2 (en) | Solid-state imaging device and imaging device | |
JP2000224604A (en) | Image processor | |
US20090103146A1 (en) | Image reading apparatus and image reading method | |
JP3902525B2 (en) | Image signal processing device | |
JP3566687B2 (en) | Data array conversion device, image processing system, and image input device | |
JP7004851B2 (en) | Image pickup device, image data processing method of image pickup device, and program | |
JP4531294B2 (en) | Symbol information reader | |
JP2000341592A (en) | Image input device | |
US20090102750A1 (en) | Image display control apparatus, method for controlling the same, and program | |
JP3304685B2 (en) | Digital camera | |
JPH1042244A (en) | Picture processor | |
JPH07193690A (en) | Image reader | |
JPH11308560A (en) | Electronic camera | |
JP4250511B2 (en) | Imaging device | |
JP4211572B2 (en) | Imaging device | |
JP4310177B2 (en) | Imaging apparatus and imaging method | |
JP4677581B2 (en) | Data transfer control device and data transfer method | |
JP4016473B2 (en) | Imaging method and imaging apparatus | |
JP2004153710A (en) | Control method of imaging apparatus, and imaging apparatus | |
JPH07184102A (en) | Image pickup device | |
JPH11285015A (en) | Image pickup device, image processing method, and storage medium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040608 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040610 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |