JP3566047B2 - ネットワークシステム及び通信装置 - Google Patents
ネットワークシステム及び通信装置 Download PDFInfo
- Publication number
- JP3566047B2 JP3566047B2 JP28583897A JP28583897A JP3566047B2 JP 3566047 B2 JP3566047 B2 JP 3566047B2 JP 28583897 A JP28583897 A JP 28583897A JP 28583897 A JP28583897 A JP 28583897A JP 3566047 B2 JP3566047 B2 JP 3566047B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- network
- communication device
- unit
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L12/5602—Bandwidth control in ATM Networks, e.g. leaky bucket
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5617—Virtual LANs; Emulation of LANs
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5629—Admission control
- H04L2012/5631—Resource management and allocation
- H04L2012/5632—Bandwidth allocation
- H04L2012/5635—Backpressure, e.g. for ABR
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5678—Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
- H04L2012/5679—Arbitration or scheduling
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Description
【発明の属する技術分野】
本発明は、LAN(Local Area Network:構内通信網)インターフェイスとATM(Asynchronous Transfer Mode:非同期転送モード)インターフェイスとを有する通信装置,及びこの通信装置を備えたネットワークシステムに関する。
【0002】
【従来の技術】
従来、LANにて生じる送信情報の衝突を回避するための代表的なアクセス制御方式として、CSMA/CD(Carrier Sence Multiple Access with Collision Detection:衝突検出形搬送波検知多重アクセス)方式がある。CSMA/CD方式とは、LANにて送信情報の衝突が検出されると、ランダムな待ち時間が経過した後にその送信情報を再送する回線争奪方式である。
【0003】
このCSMA/CD方式を採用したLAN(例えば、10/BASE−5,10BASE−T,100BASE−TX,Ethernet等。以下、「Ethernet等」と称する)のインターフェイス(LANインターフェイス),及びATMインターフェイスを有し、Ethernet等のフレームとATMセルデータとの相互通信を実現する装置,即ち、Ethernet等のLANとATM網とを接続する装置(以下、「ATM装置」という)が提案されている。
【0004】
図19は、上述したATM装置の例を示す説明図である。図19において、ATM装置1は、CSMA/CDインターフェイス部2と、CSMA/CDインターフェイス部2に接続された上りセルバッファ3と、上りセルバッファ3に接続されたATM−SW部4と、ATM−SW部4に接続された下りセルバッファ5と、下りセルバッファ5に接続されたCSMA/CDインターフェイス6とを備えている。そして、CSMA/CDインターフェイス2には、Ethernetインターフェイス(LANインターフェイス)を介してLAN7が接続され、CSMA/CDインターフェイス6には、Ethernetインターフェイスを介してLAN8が接続されている。これによって、いわゆるATM−LANネットワークが構成されている。但し、図19には、LAN7を上り側とし、LAN8を下り側とし、LAN7から受け取ったデータをLAN8へ伝送する際のATM装置1が示されている。
【0005】
図19に示したATM−LANネットワークでは、LAN7から複数のEthernetフレーム(以下、「フレーム」という)が、ATM装置1に送信されると、CSMA/CDインターフェイス部2のフレーム受信部2aが各フレームを受信する。フレーム受信部2aによって受信された各フレームは、バッファ2bに蓄積される。バッファ2bに蓄積されたフレームは、ATMセル送信部2cによって読み出される。ATMセル送信部2cは、バッファ2bから読み出したフレームからデータを取り出し、データをATMセル(以下、「セル」という)に格納する。そして、ATMセル送信部2cは、所定のセル送出量に従って、ATM−SW部4に向けてセルを送出する。ATMセル送信部2cから送出された各セルは、上りセルバッファ3に蓄積される。
【0006】
ATM−SW部4は、上りセルバッファ3からセルを受け取り、そのセルの交換を行う。これによって、当該セルがCSMA/CDインターフェイス部6へ向けて送出される。ATM−SW部4から送出されたセルは、下りセルバッファ5に蓄積される。CSMA/CDインターフェイス部6におけるATMセル受信部6aは、所定の読み出し量に従って、下りセルバッファ5からセルを読み出す。続いて、ATMセル受信部6aは、受け取ったセルからデータを取り出し、そのデータをフレームに格納する。その後、ATMセル受信部6aは、データを格納したフレームをバッファ6bに蓄積する。フレーム送信部6cは、バッファ6bからフレームを読み出し、LAN8へ送信する。このようにして、LAN7とLAN8との間でデータ通信がなされる。
【0007】
ここで、図19に示すように、LAN7におけるデータ伝送速度が例えば100Mbpsであり、LAN8におけるデータ伝送速度が例えば10Mbpsであった場合には、ATM装置1は、LAN7から受け取ったデータをLAN7のデータ伝送速度でLAN8へ送出することができない。このため、ATM装置1は、フレームを少量ずつLAN8へ向けて送出することとなる。このとき、ATM装置1は、下りセルバッファ5にてLAN7から受信したデータ(セル)を蓄積することで、LAN7から送信されたデータの損失を防いでいる。ところが、例えばLAN7から継続して大量のデータ(フレーム)を受信する場合には、下りセルバッファ5がセルを蓄積しきれなくなり、下りセルバッファ5にいわゆるバッファあふれ(オーバーフロー)が生じ、データが損失してしまう場合があった。
【0008】
この問題に鑑み、ATM装置1では、ATM−SW部4を構成する図示せぬ制御装置が、下りセルバッファ5のデータ蓄積量を監視する。そして、下りセルバッファ5のデータ蓄積量が所定の閾値を上回った場合には、図示せぬ制御装置がATMセル送信部2cに帯域制御信号を与える(図20参照)。ATMセル送信部2cは、帯域制御信号を受け取ると、セルの送出量を低減させることによって、上りセルバッファ3へのセル送信量を絞り込む。これによって、ATM−SW部4から下りセルバッファ5へ向けて送出されるセルの量が減り、下りセルバッファ5におけるバッファあふれが回避される。
【0009】
【発明が解決しようとする課題】
しかしながら、上述したATM装置1には以下の問題があった。例えば、図21に示すように、上述したATM装置1と同一の構成を有するATM装置1a,1bの夫々にLAN8又はLAN8aが接続され、これらのATM装置1a,1bがATM網9に接続されてなるATM−LANネットワークがあるとする。このようなネットワークでは、各ATM装置1a,1bによるバッファ制御可能な範囲は、自身が保有するバッファのみである。即ち、ATM装置1aはATM装置1bのバッファ制御を行うことはできず、また、ATM装置1bはATM装置1aのバッファ制御を行うことができない。
【0010】
従って、図21に示すようにLAN8aからLAN8へ大量のデータが伝送された場合には、ATM装置1aの下りバッファがあふれるおそれがあるが、ATM装置1aはATM装置1bからATM網9を介して伝送されてくるセルを止めることができず、下りバッファからフレームがあふれてしまう可能性があった。
【0011】
また、従来におけるATM装置1では、図22に示すように、CSMA/CDインターフェイス部2のATM送信部2cに帯域制御信号が入力され、これによりATMセル送信部2cの送出帯域(送出レート)が下がることで、下りバッファがあふれるのが防止されている。ところが、ATMセル送信部2cの送出レートを絞ることで上りバッファ2bのフレームレートが上昇し、ついには上りバッファ2bからフレームがあふれる可能性があった。
【0012】
この上りバッファ2bからあふれたフレームは廃棄されるが、上りバッファ2bからあふれたフレームが廃棄されたことはLAN7には分からない。このため、フレーム廃棄は、LAN7の通信相手となる他のLANにて上位レイヤにおけるエラーが検出されることで初めて分かることになる。
【0013】
従って、データ通信を正常な状態に戻すには、LAN間において上位レイヤでの再送手順を行うしかなかった。ところが、フレーム廃棄が検出され再送手順が終了するまでには時間がかかるので、データ通信のスループットを低下させてしまうことがあった。
【0014】
また、ATM装置1に接続されるLAN(Ethernet)の特性(半二重回線,CSMA/CD方式等)を考慮したバッファあふれの制御を行わないと、LAN間でのデータ送出量が不必要に絞られることによるスループットの低下を招いてしまうおそれがあった。
【0015】
本発明は上記問題に鑑みなされたものであり、従来のATM装置に比べて適正にバッファを制御してスループットの低下を防ぎ、これによってLAN間におけるデータ通信を円滑化できるネットワークシステム及び通信装置を提供することを課題とする。
【0016】
【課題を解決するための手段】
本発明は、上述した課題を解決するために以下の構成を採用する。すなわち、本発明の第1の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、ATM網には前記第1構内通信網又は前記第2構内通信網との間でデータ通信を行う構内通信網が接続された複数の通信装置が接続され、前記第1通信装置の送信手段は前記第1構内通信網が前記第2構内通信網及び前記複数の通信装置のうち少なくとも一つとの間でデータ通信を行っている場合には前記制御情報を少なくとも第2通信装置及び当該通信装置に対して同報送信するネットワークシステムである。
【0017】
本発明によると、第1構内通信網と第2構内通信網との間でデータ通信が行われ、第2通信装置から第1通信装置へデータが伝送される場合には、ATM網から受け取ったデー
タはデータ保持手段に格納される。判定手段は、データ保持手段からデータがあふれるか否かを判定し、データがあふれると判定された場合には、制御情報が生成され、ATM網を介して第2通信装置へ伝送される。
【0018】
第2通信装置では、制御手段が制御情報に基づいて第1通信装置へ伝送されるデータ量を減少させる。これによって、第1通信装置のデータ保持手段からデータがあふれるのを防止できる。このため、従来ではできなかった他の通信装置の制御を行うことができる。さらに、本発明によれば、データ通信の相手先が2以上ある場合,即ち、データ伝送路が2以上ある場合には、各データ伝送路を用いて制御情報を伝送するよりも制御情報を同報送信することで、早く制御情報を伝送することが可能となる。
【0019】
ここに、第1通信装置,第2通信装置には、例えばATM装置,即ち、ATM−HUB,ATMルータ,ATMハンドラ,ATM交換機等が挙げられる。また、第1構内通信網,第2構内通信網は、LAN(Ethernet)である。データ保持手段は、例えばバッファメモリである。
【0020】
本発明は、請求項1の第1通信装置から前記第2通信装置へ伝送されるデータと前記制御情報とが同一のデータ伝送路を通じて伝送されるようにしても良い。
【0021】
このようにすれば、データと制御情報とを同一のデータ伝送路を用いることで、新たに制御情報の伝送路を設定する時間を省略できるので、制御情報を早く伝送することができる。
【0024】
本発明の第2の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、第1通信装置が、前記制御情報が格納された制御セルを生成する制御セル生成手段と、この制御セル生成手段によって生成された制御セルを前記ATM網を介して前記第2通信装置へ送信する送信手段とをさらに備えるネットワークシステムである。
【0025】
第2の態様は、制御セル生成手段は、制御セルであることを示すペイロード判別子と前記制御情報とをセルのペイロードに格納することで前記制御セルを生成するように構成することができる。
【0026】
第2の態様は、セルがAAL Type5セルであり、前記制御セル生成手段は、この
AAL Type5セルのペイロードにおける第1オクテットに前記制御情報を格納する
とともに第3オクテットに前記ペイロード判別子を格納するように構成することができる。
【0027】
本発明の第3の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網
を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、前記制御手段が、前記制御情報に基づいて前記第2構内通信網からのデータ受信を停止するネットワークシステムである。第3の態様によれば、データ受信を停止することで、第1通信装置にはデータが受信されない状態となるので、データ保持手段からデータがあふれる可能性をより抑えることができる。
【0028】
第3の態様は、制御手段が、前記第2構内通信網からのデータ受信を停止する際に前記第2構内通信網から受け取ったデータを前記ATM網へ伝送することを停止するように構成することができる。
【0029】
このようにすれば、第2通信装置に受信されたデータの伝送をも停止することで、第1通信装置のデータ保持手段からデータがあふれるのをより適正に防止可能となる。
【0030】
本発明の第4の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、第2通信装置は、前記第2構内通信網から受け取ったデータを保持する第2データ保持手段とこの第2データ保持手段からデータがあふれるか否かを判定する第2判定手段とをさらに備え、前記制御手段は前記第2判定手段によって前記第2データ保持手段からデータがあふれると判定した場合に前記第2構内通信網からのデータ受信を停止するネットワークシステムである。
【0031】
第4の態様によれば、第1通信装置へのデータ送出量を減少させることで、第2通信装置が保有する第2データ保持手段からデータがあふれる可能性が生じるが、第2構内通信網からのデータ受信を停止することでその可能性を抑えることが可能となる。
【0032】
本発明の第5の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、第1通信装置が、前記データ保持手段からデータがあふれた場合に第2制御情報を生成する第2制御情報生成手段をさらに備え、前記制御手段は前記第2制御情報を受け取った場合に前記第2構内通信網からのデータ受信を停止するネットワークシステムである。
【0033】
第5の態様によれば、データ保持手段からデータがあふれた場合には、第2構内通信網からのデータ受信を停止することで第2構内通信網と第1構内通信網との間で再送手順がなされるので、従来よりも早く再送手順を行わせることができ、スループット低下を防止することができる。
【0034】
第3〜5の態様は、第2構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第2構内通信網に対してジャム信号を送信するように構成することができる。
【0035】
このようにすれば、制御手段が第2構内通信網へジャム信号を送信するため、第2構内交換網で衝突が発生する。従って、第2構内交換網から第2通信装置へのデータ送信が停止するので、データ保持手段からデータがあふれることを防止できる。
【0036】
第3〜5の態様は、第2構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第2構内通信網に対してキャリア信号を送信するように構成することができる。
【0037】
このようにすれば、制御手段が第2構内通信網へキャリア信号を送信するため、第2構内通信網は第2通信装置がデータを送信中であると判定する。従って、第2構内交換網から第2通信装置へデータが送信されない。これによって、データ保持手段からデータがあふれることを防止できる。
【0038】
第5の態様は、第1通信装置が、前記ATM網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄するように構成することができる。
【0039】
このようにすれば、新しく受け取ったデータから順に廃棄するので、再送手順の際に途中のデータを先頭として再送手順を行わせることができる。このため、再送手順の短縮が図られ、スループットの低下が防止される。
【0040】
本発明の第6の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第2通信装置から前記第1通信装置へ伝送されるデータ量を元に戻すネットワークシステムである。
【0041】
第3の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第2構内通信網からのデータ受信停止を解除するように構成することができる。
【0042】
本発明の第7の態様は、第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段,を備えた第1通信装置と、第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた第2通信装置とを備え、第1通信装置が、前記第1構内通信網と前記第2構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定するネットワークシステムである。
【0044】
本発明の第8の態様は、第1構内通信網及びデータの伝送経路を切り替えるスイッチに着脱自在に接続され前記スイッチから受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記スイッチから受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置に前記スイッチを介して接続された第2通信装置をなす通信装置であって、第2構内通信網が接続され、前記第2構内通信網から受け取ったデータを前記スイッチへ送出する伝送手段,前記制御情報を前記第1通信装置から前記スイッチを介して受信する受信手段,及び前記制御情報に基づいて前記スイッチを介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた通信装置である。
【0045】
第8の態様は、伝送手段,前記受信手段,及び前記制御手段がカード型の筐体に収容されているように構成することができる。
【0046】
本発明の第9の態様は、第2構内通信網及びデータの伝送経路を切り替えるスイッチに接続され前記第2構内通信網から受け取ったデータを前記スイッチへ伝送する伝送手段,制御情報を受信する受信手段,及び前記制御情報に基づいて前記スイッチへ伝送されるデータ量を減少させる制御手段を備えた第2通信装置に前記スイッチを介して接続された第1通信装置をなす通信装置であって、第1構内通信網が接続され前記スイッチから受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記スイッチから受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,前記データ保持手段からデータがあふれると判定された場合に前記制御情報を生成する制御情報生成手段,及び前記制御情報を前記第2通信装置に対して送信する送信手段を備えた通信装置である。
【0047】
第9の態様は、伝送手段,前記データ保持手段,前記判定手段,前記制御情報生成手段,及び送信手段がカード型の筐体に収容されているように構成することができる。
【0048】
第9の態様は、通信装置が、制御情報が格納された制御セルを生成する制御セル生成手段をさらに備え、前記送信手段は生成された制御セルを前記ATM網を介して前記第2通信装置へ送信するように構成するように構成することができる。
【0049】
第8の態様は、制御手段が、前記制御情報に基づいて前記第2構内通信網からのデータ受信を停止するように構成することができる。
【0050】
この場合、制御手段は、前記第2構内通信網からのデータ受信を停止する際に前記第2構内通信網から受け取ったデータを前記ATM網へ伝送することを停止するように構成することができる。
【0051】
第8の態様は、第2通信装置が前記第2構内通信網から受け取ったデータを保持する第2データ保持手段とこの第2データ保持手段からデータがあふれるか否かを判定する第2判定手段とをさらに備え、前記制御手段は前記第2判定手段によって前記第2データ保持手段からデータがあふれると判定した場合に前記第2構内通信網からのデータ受信を停止するように構成することができる。
【0052】
第9の態様は、第1通信装置が、前記データ保持手段からデータがあふれた場合に第2制御情報を生成する第2制御情報生成手段をさらに備え、前記制御手段は前記第2制御情報を受け取った場合に前記第2構内通信網からのデータ受信を停止するように構成することができる。
【0053】
第9の態様は、第1通信装置が、前記ATM網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄するように構成することができる。
【0054】
第8の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第2通信装置から前記第1通信装置へ伝送されるデータ量を元に戻すように構成することができる。
【0055】
第9の態様は、制御手段が、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第2構内通信網からのデータ受信停止を解除するように構成することができる。
【0056】
第9の態様は、第1構内通信網と前記第2構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定するように構成することができる。
【0059】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
〔ネットワークシステムの全体構成〕
図1は、本発明の実施形態によるネットワークシステムの全体構成図である。図1には、ATM網60とLAN120,130とを接続するATM装置10が示されるとともに、ATM網60とLAN140,150とを接続するATM装置70が示されている。
【0060】
具体的には、LAN120及びLAN130の夫々は、LANインターフェイス(Ethernetインターフェイス)を介してATM装置10に接続されている。ATM装置10は、ATM網60に接続されている。ATM網60には、ATM装置70が接続されている。そして、ATM装置70には、LANインターフェイスを介してLAN140及びLAN150が接続されている。
【0061】
LAN120,LAN130,LAN140,及びLAN150の夫々は、アクセス制御方式にCSMA/CD方式を採用したLAN,即ち、Ethernet等(例えば、10/BASE−5,10BASE−T,100BASE−TX等)であり、1以上の端末装置,ブリッジ,リピータ,HUB,ルータ等を通信ケーブルで接続することによって構成されている。但し、LAN120,130,140,150の夫々は、Ethernet等である限りその構成を問わない。
【0062】
LAN120,LAN130,LAN140,及びLAN150の夫々は、他のLANとの間でデータ通信を行う場合には、データが格納されたフレームをATM装置10又はATM装置70へ向けて送出する。一方、LAN120,LAN130,LAN140,及びLAN150の夫々は、ATM装置10又はATM装置70からデータが格納されたフレームを受け取る。
【0063】
ATM装置10,ATM装置70の夫々は、自身が接続されたLANから受け取ったフレームをセルに変換し、セルをATM網60へ伝送する。一方、ATM装置10,ATM装置70の夫々は、ATM網から受け取ったセルをフレームに変換し、そのフレームを送信先に該当するLANへ向けて送出する。
【0064】
ATM網60は、複数のノード(例えば、ATM−SW,ATM交換機,ATMルータ,ATM−HUB,ATMハンドラ,CLAD等)を通信ケーブルで接続することによって構成されている。但し、ATM網60は、単一のノードで構成されていても良い。
〔ATM装置の構成〕
次に、図1に示したATM装置10及びATM装置70の構成を説明する。但し、ATM装置10とATM装置70とは同一の構成を有しているので、例としてATM装置10について説明する。
【0065】
ATM装置10は、LAN120にLANインターフェイスを介して接続されたCSMA/CDインターフェイスカード(以下、「カード」という)20と、LAN130にLANインターフェイスを介して接続されたカード30と、各カード20,30の夫々が、図示せぬスイッチ−カードインターフェイスを介して接続されたスイッチ部(SW部)40と、スイッチ部40に接続されたNNI(Network Node Interface)50(UNI(User Network Interface)50)とを備えている。
【0066】
カード20とカード30とは同一の構成を有しているので、例としてカード20について説明する。カード20は、ATM装置10本体から着脱自在なカード型の筐体を有するICカードである。カード20内部には、バスBを介して相互に接続されたLANコントローラ(LANC)21と、CPU(Central Processing Unit)22と、下りバッファ(メモリ)23と、上りバッファ(メモリ)24と、SARC(Segmentaion And Reassembly Controller:セル分解・組立コントローラ(セル化/フレーム化コントローラ))25とが、格納されている。
【0067】
図1には、カード20をATM装置10本体に装着した状態が図示されており、これによって、SARC25が図示せぬスイッチ−カードインターフェイスを介してスイッチ部40に接続されている。また、カード20のLANC21は、LANインターフェイスを介してLAN120に接続されている。
【0068】
ここに、LANC21は、LSI(集積回路)で構成されている。LANC21は、LAN120(Ethernet)を終端し、LAN120との間でパケット(フレーム)の送受信を行う。また、LANC21は、CPU22からの指示に従って、後述するバッファあふれ制御の起動/停止を行う。
【0069】
下りバッファ23及び上りバッファは、例えばSRAMを用いて構成されている。下りバッファ23は、SARC25から送出された下り方向(ここでは、SW部からLAN120へ向かう方向)のフレームを蓄積する。一方、上りバッファ24は、LANC21から送出された上り方向(ここでは、LAN120からスイッチ部40へ向かう方向)のフレームを蓄積する。
【0070】
SARC25は、LSIで構成されている。SARC25は、上りバッファ23からフレームを読み出し、そのフレームをLANE Ver1.0/RFC1483フォーマットに従ったAAL(ATM Adaptation Layer) Type5のセル(図2参照)に変換し、変換したセルをスイッチ部40へ向けて送出する。一方、SARC25は、SW40から受け取ったAAL Type5のセルをフレームに変換し、下りバッファ23に向けて送出する。このように、SARC25によって、CLAD(Cell Assembly and Disassembly:セル分解・組立)機能が実現される。
【0071】
また、SARC25は、後述するバッファあふれ制御セル(以下、「バッファ制御セル」という)の送受信を行う。即ち、SARC25は、CPU22からの指示に従ってバッファ制御セルを生成し、スイッチ部40へ向けて送出する。一方、SARC25は、スイッチ部40からバッファ制御セルを受信する。さらに、SARC25は、CPU22からの指示に従って、送信帯域の調整(スイッチ部40へ送出するセルの送出量の調整)を行う。
【0072】
CPU22は、図示せぬメモリに記録されたプログラムを実行することによって、LANC21,下りバッファ23,上りバッファ24,及びSARC25の動作制御を行う。例えば、CPU22は、SARC25によって受信されたバッファ制御セルを検出し、SARC25及びLANC21に対してバッファあふれ制御を行う。また、CPU22は、下りバッファ23及び上りバッファ24のデータ蓄積量の監視を行い、各バッファ23,24からデータがオーバーフローするか否かの予測(バッファあふれ予測)を行う。そして、CPU22は、バッファあふれ予測の結果に基づき、LANC21及びSARC25に対してバッファあふれ制御を行う。
【0073】
スイッチ部40は、ATMスイッチ(ATM−SW),及びATM−SWを制御するCC(Channel Controler)等からなる。スイッチ部40は、LAN120と他のLANとの間でデータ通信を行う際に、データ(セル)の伝送路をなすVCC(Virtual Channel Connection:仮想チャネルコネクション)の設定を行う。
【0074】
また、スイッチ部40は、自身にセルが入力されると、そのセルヘッダに格納されたセルの送信先情報をなすVPI(Virtual Pass Identifier:仮想パス識別子)やVCI(Virtual Channel Identifier:仮想チャネル識別子)に基づいて、当該セルをカード20,カード30,及びNNI50の何れかへ向けて送出する。
【0075】
NNI50(UNI50)は、スイッチ部40から受け取ったセルを所定のディジタル・ハイアラーキに従ってATM網60へ送出する。一方、NNI50は、ATM網60から受け取ったセルをスイッチ部40へ向けて送出する。
〔カード内における処理〕
次に、上述したATM装置10の各カード20,30(ATM装置70の各カード80,90)内での処理(バッファあふれ制御)を説明する。但し、各カード20,30,80,90内での夫々の処理はほぼ同様であるので、カード20内での処理を例として説明する。
【0076】
カード20内のCPU22は、LAN120と他のLANとの間でデータ通信が行われている際には、下りバッファ23及び上りバッファ24のデータ蓄積量を監視し、この監視結果に基づくバッファあふれ制御を行う。これによって、CPU22は、下りバッファ23又は上りバッファ24からのデータのオーバーフローを防止する装置として機能する。
《バッファ制御セル》
バッファあふれ制御は、バッファあふれ予測の結果に基づいてバッファ制御セルを生成しスイッチ部40へ送出する処理(バッファ制御セル送信処理)と、SARC25が受信したバッファ制御セルの内容に基づく処理(バッファ制御セル受信処理)とに大別される。さらに、バッファ制御セル受信処理は、セル送出停止処理,フレーム受信停止処理,及びコリジョン(衝突)発生処理に分けられる。ここで、バッファ制御セル送信処理とバッファ制御セル受信処理とを説明する前提として、バッファ制御セルについて説明する。
【0077】
図2は、LANE Ver1.0/RFC1483に従ったAAL Type5のセルのフォーマット説明図である。図2に示すように、セルは、その送信元情報や送信先情報等が格納されたセルヘッダCHと、ユーザ情報等が格納されるペイロード部CPとからなる。
【0078】
セルのペイロード部CPにおける第3オクテットPO3には、セルの種別を示すペイロード判別子が格納される。この第3オクテットPO3には、セルがLANからのフレームデータを伝送するために使用される場合には、LANE Ver1.0の勧告によれば、“00”,“01”,或いは“FF”を示すビットが格納される。また、RFC1483の勧告によれば、第3オクテットPO3には、“03”を示すビットが格納される。
【0079】
これに対し、セルがバッファ制御セルとして使用される場合には、第3オクテットPO3には、“AA”を示すビットが格納される。これによって、CPU22は、SARC25が受信したセルの第3オクテットPO3をチェックすることで、当該セルがフレームデータを伝送するためのセル(通常セル)であるか、或いはバッファ制御セルであるかを判別できる。
【0080】
また、セルがバッファ制御セルとして使用される場合には、ペイロード部CPの第1オクテットPO1には、バッファあふれ制御の制御情報が格納される。図3は、セルのペイロード部CPにおける第1オクテットPO1の説明図である。図3に示すように、第1オクテットには、MSB(最上位ビット)からLSB(最下位ビット)までの間における第1〜第3ビットの夫々にバッファあふれ制御のための制御ビットが格納される。
【0081】
具体的には、第1オクテットPO1の第3ビットには、TSR(Transfer Stop Request−bit:送出量低下要求ビット)が格納される。TSRは、SARC25に対してスイッチ部へのセルの送出停止を要求する旨を示すビットである。なお、TSRが“1”のときは、セルの送出停止を要求することを示し、TSRが“0”の時は、セルの送出停止を要求しないことを示す。
【0082】
また、第1オクテットPO1の第2ビットには、ESR(Ethernet interface Stop Request−bit:Ethernetインターフェイス受信停止要求ビット)が格納される。ESRは、LANC21に対してLAN120からのフレーム受信停止を要求する旨を示すビットである。なお、ESRが“1”のときは、フレームの受信停止を要求することを示し、ESRが“0”の時は、フレームの受信停止を要求しないことを示す。
【0083】
更に、第1オクテットPO1の第1ビットには、CR(Collision Request−bit:コリジョン要求ビット)が格納される。CRは、LAN120にてコリジョン(衝突)を発生させる旨を示すビットである。なお、CRが“1”のときは、コリジョン発生を要求することを示し、CRが“0”の時は、コリジョン発生を要求しないことを示す。
【0084】
以上より、セルのペイロード部CPの第3オクテットPO3に“AA”を示すビットが格納され、第1オクテットPO1の第1〜第3ビットのTSR,ESR,及びCRを夫々示すビットが格納されたセルが、上述したバッファ制御セルとなる。そして、CPU22は、バッファ制御セルを検出すると、上述したTSR,ESR,及びCRの夫々の内容をチェックし、そのチェック結果に応じて、セル送出量低下処理,フレーム受信停止処理,及びコリジョン発生処理の何れかを行う。
《バッファ制御セル送信処理》
次に、バッファあふれ制御として実行されるバッファ制御セル送信処理について説明する。図4〜図7は、バッファ制御セル送信処理を示すフローチャートである。このバッファ制御セル送信処理は、例えば、LAN120と他のLANとの間においてデータ通信のためのVCCが設定され、データ通信が開始された際にスタートする。
【0085】
図4に示されるように、バッファ制御セル送信処理がスタートすると、カード20内のCPU22は、LAN120と他のLANとの間におけるデータ通信のために設定されたVCCの数を取得する(ステップS01)。
【0086】
続いて、CPU22は、下りバッファ23及び上りバッファ24の夫々につき、以下の(式1)によってフレームレートを求める(ステップS02)。
単位時間あたりのフレーム増加量(フレームレート)=フレーム増加数/単位時間 ・・・・・(式1)
このとき、CPU22は、下りバッファ23及び上りバッファ24の夫々について、バッファ残量を取得する。
【0087】
続いて、CPU22は、自身が保有する時間データAと時間データBとを読み出す(ステップS03)。ここに、時間データAは、SARC25から送出量低下要求セルを送出するに必要な時間のデータであり、時間データBは、カード30,80,90の夫々が送出量低下要求セルを受信してからセル送出量低下処理を完了するまでの時間のデータである。
【0088】
続いて、CPU22は、下りバッファ23について、バッファあふれが生じるとの予測(バッファあふれ予測)が発生するか否かを判定する(ステップS04)。即ち、下りバッファ23のバッファ残量をデータCとし、上述したフレームレート,時間データA,及び時間データBが以下の(式2)の条件を満たすか否かを判定する。
【0089】
データC/フレーム増加量=時間データA+時間データB ・・・・(式2)
このとき、(式2)の条件が満たされる場合(ステップS04;YES)には、CPU22は、下りバッファ23にバッファあふれ予測が発生したものとして、処理をステップS05へ進める。これに対し、(式2)の条件が満たされない場合には、バッファあふれ予測が生じていないものとして、処理をステップS01へ戻す。なお、ステップS04の処理は上りバッファ24についても行われる。
【0090】
CPU22は、処理をステップS05へ進めた場合には、現時点においてLAN120と他のLANとの間で設定されているVCCが1か否かを判定する。このとき、CPU22は、VCCの数が1と判定した場合(ステップS05;YES)には、処理をステップS06へ進める。これに対し、CPU22は、VCCの数が1でない(複数)と判定した場合(ステップS05;NO)には、処理をステップS07へ進める。
【0091】
CPU22は、処理をステップS06へ進めた場合には、送出量低下要求セルを生成してスイッチ部40へ送出させる。即ち、CPU22は、LAN120と他のLANとの間でデータ通信のために設定されたVCCを特定し、このVCC特定情報とバッファ制御セルを生成する旨の指示をSARC25に与える。
【0092】
すると、SARC25は、図2に示したセルのペイロード部CPの第3オクテットPO3に“AA”を示すビットが格納され、且つ第1オクテットPO1においてTSRのみが“1”に設定されたバッファ制御セル(以下、「送出量低下要求セル」という)を生成する。そして、SARC25は、送出量低下要求セルをスイッチ部40に対して送出する。この後、CPU22は、処理をステップS08へ進める。
【0093】
このステップS06の処理によって、送出量低下要求セルは、スイッチ部40によって、LAN120と他のLANとの間でのデータ通信のために設定されたVCCを通じて伝送される(図9参照)。例えば、VCCがLAN120とLAN140との間で設定されている場合には、送出量低下要求セルは、スイッチ部40及びNNI50を経てATM装置10から送出される。そして、送出量低下要求停止セルは、ATM網60を介してATM装置70のカード80に受信される。これによって、カード80内では、セル送出量低下処理が行われる。
【0094】
CPU22は、処理をステップS07へ進めた場合には、マルチキャスト用の送出量低下要求セルを生成してスイッチ部40へ送出させる。即ち、CPU22は、複数の送出量低下要求セルをマルチキャストする旨の指示をSARC25に与える。
【0095】
すると、SARC25は、上述した送出量低下要求セルを複数個生成する。続いて、SARC25は、各送出量低下要求セルにその送信先情報としてマルチキャストの指定を格納する。そして、SARC25は、各送出量低下要求セルをスイッチ部40に対して送出する。スイッチ部40は、複数個の送出量低下要求セルを受け取ると、これらの送出量低下要求セルをいわゆるポイント−マルチポイント接続機能を用いてマルチキャストする(図10の原理図参照:但し、図10は本実施形態のネットワーク構成とは異なる)。
【0096】
このように、ステップS07の処理によって複数個の送出量低下要求セルがマルチキャストされる。このため、スイッチ部40が複数のVCCの夫々に逐一送出量低下要求セルを送出する場合に比べ、送出量低下要求セルが他のATM装置(カード)に早く届く。従って、他のATM装置(カード)にてセル送出量低下処理(バッファあふれ制御)がなされる迄の時間を短縮でき、下りバッファ23からデータがあふれる可能性を低減できる。
【0097】
続いて、CPU22は、図5に示すように、自身が保有する図示せぬタイマによる計時をスタートする(ステップS08)。続いて、CPU22は、タイマが所定の時刻を計時したか否か(タイムアップしたか否か)を判定し(ステップS09)。タイマが所定の時刻を計時した場合には、CPU22は処理をステップS10へ進める。
【0098】
CPU22は、処理をステップS10へ進めた場合には、バッファあふれ予測状態確認処理を行う。即ち、CPU22は、下りバッファ23について、(式1)によってフレームレートを求める。続いて、ステップS10にて得たフレームレートから下りバッファ23にてバッファあふれ(データのオーバーフロー)が発生するか否かを判定する。
【0099】
このとき、CPU22は、バッファあふれが発生すると判定した場合(ステップS11;YES)には、処理を図6に示すステップS16へ進める。これに対し、CPU22は、バッファあふれが発生しないと判定した場合(ステップS11;NO)には、処理をステップS12へ進める。
【0100】
CPU22は、処理をステップS12へ進めた場合には、フレームレートの確認を行う。即ち、CPU22は、ステップS02にて求めたフレームレートとステップS10にて求めたフレームレートとを対比する。このとき、フレームレートが変化していない場合には、CPU22は、処理をステップS09へ戻す。また、フレームレートが下降している場合には、CPU22は、図7に示すステップS23へ処理を進める。また、フレームレートが上昇している場合には、CPU22は、処理をステップS13へ進める。
【0101】
CPU22は、処理をステップS13へ進めた場合には、現時点にてLAN120と他のLANとの間で設定されているVCCが1か否かを判定し、VCCの数が1と判定した場合(ステップS13;YES)には、処理をステップS14へ進める。これに対し、CPU22は、VCCの数が1でない(複数)と判定した場合(ステップS13;NO)には、処理をステップS15へ進める。
【0102】
CPU22は、処理をステップS14へ進めた場合には、LAN120と他のLANとの間で設定されたVCCを特定し、このVCC特定情報とバッファ制御セルを生成する旨の指示をSARC25に与える。すると、SARC25は、セルのペイロード部CPの第3オクテットPO3(図2参照)に“AA”を示すビットが格納され、且つ第1オクテットPO1にてESRのみが“1”に設定されたバッファ制御セル(以下、「受信停止要求セル」という)を生成する。そして、SARC25は、受信停止要求セルをスイッチ部40に対して送出する。
【0103】
ステップS14の処理によって、受信停止要求セルは、LAN120と他のLANとの間でのデータ通信のために設定されたVCCを通じて伝送される(図9参照)。例えば、VCCがLAN120とLAN140との間におけるデータ通信のために設定されている場合には、受信停止要求セルは、ATM網60を介してATM装置70のカード80に受信される。これによって、カード80内では、フレーム受信停止処理が行われる。この後、CPU22は、処理をステップS09へ戻す。
【0104】
CPU22は、処理をステップS15へ進めた場合には、ステップS07と同様の手法によって複数個の受信停止要求セルをスイッチ部40からマルチキャストさせる。その後、CPU22は、処理をステップS09へ戻す。
【0105】
ところで、CPU22は、図7に示すステップS23へ処理を進めた場合には、受信停止要求セルを送信済みか否かを判定する。このとき、CPU22は、受信停止要求セルを送信済みと判定した場合(ステップS23;YES)には、処理をステップS24へ進める。これに対し、CPU22は、受信停止要求セルを送信済みでないと判定した場合(ステップS23;NO)には、処理をステップS27へ進める。
【0106】
CPU22は、ステップS24へ処理を進めた場合には、現時点にてLAN120と他のLANとの間で設定されているVCCが1か否かを判定し、VCCの数が1と判定した場合(ステップS24;YES)には、処理をステップS25へ進め、VCCの数が1でない(複数)と判定した場合(ステップS24;NO)には、処理をステップS26へ進める。
【0107】
CPU22は、処理をステップS25へ進めた場合には、LAN120と他のLANとの間で設定されたVCCを特定し、このVCC特定情報とバッファ制御セルを生成する旨の指示をSARC25に与える。すると、SARC25は、セルのペイロード部CPの第3オクテットPO3に“AA”を示すビットが格納され、且つ第1オクテットPO1にフレーム受信停止処理を解除する旨の情報が格納されたセル(以下、「受信停止解除セル」という)を生成し、スイッチ部40に対して送出する。
【0108】
このステップS25の処理によって、受信停止解除セルは、LAN120と他のLANとの間でのデータ通信のために設定されたVCCを通じて伝送される(図9参照)。そして、受信停止解除セルは、図1に示すATM網60を介してATM装置70のカード80に受信される。これによって、カード80内にて実行されていたフレーム受信停止処理が解除される。この後、CPU22は、処理をステップS09へ戻す。
【0109】
CPU22は、処理をステップS27へ進めた場合には、複数の受信停止解除セルをマルチキャストする旨の指示をSARC25に与える。すると、SARC25は、ステップS07と同様の手法によって複数個の受信停止解除セルを生成し、スイッチ部40に対して送出する。そして、スイッチ部40は、ポイント−マルチポイント接続機能を用いて複数個の受信停止解除セルをマルチキャストする。これによって、LAN120とデータ通信を行っている他のLANに接続されたカードの全てに受信停止解除セルが受信され、夫々のカード内にて行われていたフレーム受信停止処理が解除される。但し、このフレーム受信停止処理によっては、セル送出量低下処理は解除されない。
【0110】
CPU22は、処理をステップS27へ進めた場合には、LAN120と他のLANとの間で設定されたVCCを特定し、このVCC特定情報とバッファ制御セルを生成する旨の指示をSARC25に与える。すると、SARC25は、セルのペイロード部CPの第3オクテットPO3に“AA”を示すビットが格納され、且つ第1オクテットPO1にセル送出量低下処理を解除する旨の情報が格納されたセル(以下、「送出量低下解除セル」という)を生成し、スイッチ部40に対して送出する。
【0111】
このステップS28の処理によって、送出量低下解除セルは、LAN120と他のLANとの間でのデータ通信のために設定されたVCCを通じて伝送される。そして、送出量低下解除セルは、ATM網60を介してATM装置70のカード80に受信される。これによって、カード80内で行われていたセル送出量低下処理が解除される。この後、CPU22は、処理をステップS09へ戻す。
【0112】
CPU22は、処理をステップS27へ進めた場合には、複数の送出量低下解除セルをマルチキャストする旨の指示をSARC25に与える。すると、SARC25は、ステップS07と同様の手法によって複数個の送出量低下解除セルを生成し、スイッチ部40に対して送出する。スイッチ部40は、ポイント−マルチポイント接続機能を用いて複数個の送出量低下解除セルをマルチキャストする。これによって、LAN120とデータ通信を行っている他のLANに接続されたカードの全てに送出量低下解除セルが受信され、夫々のカード内で実行されていたセル送出量低下処理が解除される。その後、CPU22は、処理をステップS01へ戻す。
【0113】
このように、バッファ制御セル送信処理によって、下りバッファ23のデータ蓄積量が所定量を超えると、バッファあふれ予測が発生し、送信元となるLANに接続されたカードに対して送出量低下要求セルが送出される。これによって、SARC25が受信するセルの量が減少する。その後も下りバッファ23のフレームレートが上昇を続ける場合には、受信停止要求セルが送出され、SARC25がセルを受信しないようにする。
【0114】
そして、下りバッファ23のフレームレートが下がった場合には、フレーム受信停止処理,セル送出量低下処理の順でバッファあふれ制御を解除する。このように、フレーム(セル)の伝送が段階を追って制御されることで、LAN120と他のLANとの間におけるデータ通信のスループットが不必要に下がってしまうことが防止される。
【0115】
ところで、CPU22は、図6に示すステップS16へ処理を進めた場合には、下りバッファ23からオーバーフローすることとなるフレームを新しいもの(遅く受信したもの)から廃棄する(図12参照)。例えば、5つのフレームが受信された場合において、3番目のフレームをバッファに格納した時点でオーバーフローが生じた場合には、4番目と5番目のフレームを廃棄する。
【0116】
このフレーム廃棄により、LAN120と他のLANとの間では、フレーム欠落による再送手順がなされる。もっとも、ステップS16の処理によって、送信元となる他のLANより比較的遅く送信されたフレームを先頭としてフレーム再送がなされるので、当該他のLANが再送すべきフレーム数が減少する。従って、LAN120と他のLANとの間でフレームの再送を最初からやり直す場合よりも再送手順が早く済む。このため、データ通信のスループットの低下を防止することができる。
【0117】
続いて、CPU22は、データ通信に使用されているVCC数が1か否かを判定し(ステップS17)、VCC数が1の場合には、処理をステップS18へ進め、そうでない場合には、処理をステップS19へ進める。
【0118】
CPU22は、処理をステップS18へ進めた場合には、SARC25に対し、セルのペイロード部CPの第3オクテットPO3に“AA”を示すビットが格納され、且つ第1オクテットPO1においてCRのみが“1”に設定されたバッファ制御セル(以下、「コリジョン要求セル」という)を生成させ、スイッチ部40に対して送出させる。
【0119】
この後、コリジョン要求セルは、スイッチ部40によって、LAN120と他のLANとの間でのデータ通信のために設定されたVCCを通じて伝送される。例えば、VCCがLAN120とLAN140との間で設定されている場合には、コリジョン要求セルは、ATM網60を介してATM装置70のカード80に受信される。これによって、カード80内にてコリジョン発生処理が行われる。
【0120】
このコリジョン発生処理により、LAN140内はコリジョンが生じた場合と同じ状態となるので、LAN140からのフレーム送信が停止し、所定時間経過の後、LAN140にて再送手順がなされる。この後、CPU22は、処理をステップS20へ進める。
【0121】
CPU22は、処理をステップS19へ進めた場合には、ステップS07と同様の手法によって、スイッチ部40からマルチキャスト用のコリジョン要求セルをマルチキャストさせる。これによって、データ送信元となる他のLANに接続されたカードの全てにコリジョン要求セルが受信され、各カード内にてコリジョン発生処理が行われる。その後、CPU22は、処理をステップS20へ進める。
【0122】
CPU22は、処理をステップS20へ進めると、下りバッファ23内のフレームをLANC21に与え、LAN120に送信させる。このとき、データの送信元となる他のLANは、コリジョン発生状態となっているのでATM装置に対するフレーム送信を停止している。このため、SARC25によるセルの受信が停止する。従って、下りバッファ23内のフレームレートが低下し、下りバッファ23からデータがあふれる状態が解消される。
【0123】
そして、CPU22は、SARC25に再送セル(他のLANから送信された再送フレーム)が受信されるのを待ち(ステップS21)、再送セルがSARC25に受信されたと判定すると、処理をステップS01に戻す。
【0124】
このように、下りバッファ23にバッファあふれが生じた場合には、コリジョン要求セルが送出されることで、送信元のLANがコリジョン発生状態となり、送信元のLANからのフレーム送信が停止される。これによって、下りバッファ23のデータ蓄積量を下げることができる。
《バッファ制御セル受信処理》
次に、バッファあふれ制御としてカード20,30,80,90の夫々において行われるバッファセル受信処理について説明する。但し、ここでは、例としてカード20によるバッファ制御セル受信処理について説明する。
【0125】
カード20のCPU22は、LAN間におけるデータ通信に使用されている際には、SARC25がスイッチ部40からバッファ制御セルを受信するのを待つ状態(アイドル状態)となっている。そして、CPU22は、SARC25にバッファ制御セルである送出量低下要求セル,受信停止要求セル,コリジョン要求セルの何れかが受信されると、バッファ制御セル受信処理を実行する。
〈セル送出量低下処理〉
最初に、セル送出量低下処理について説明する。図13はセル送出量低下処理を示すフローチャートである。このセル送出低下処理は、カード20のSARC25が、送出量低下要求セルを受信することによってスタートする。
【0126】
最初に、CPU22は、SARC25に受信されたバッファ制御セルを検出し、このバッファ制御セルが送出量低下要求セルであることを確認する(ステップS001)。すると、CPU22は、SARC25に制御信号を与える。SARC25は、制御信号を受け取ると、スイッチ部40に対するセルの送出帯域(送出レート)をデフォルト値(初期設定値)の半分に設定する(ステップS002)。これによって、SARC25からスイッチ部40へ向けて送出されるセルの送出量が半分になる。従って、スイッチ部40の下り側に存するカード内における下りバッファのフレームレート上昇が抑えられる。
【0127】
続いて、CPU22は、上りバッファ24についてバッファあふれ予測が生じたか否かを判定する(ステップS003:ステップS10参照)。このとき、CPU22は、バッファあふれ予測が生じた場合(ステップS003;YES)には、処理をステップS004へ進める。これに対し、バッファあふれ予測が生じなかった場合(ステップS003;NO)には、CPU22は、このセル送出量低下処理を終了し、アイドル状態に戻る。
【0128】
CPU22は、処理をステップS004へ進めた場合には、SARC25に制御信号を与える。すると、SARC25が、スイッチ部40に対するセル送出を停止する。これによって、スイッチ部40の下り側に存するカードの下りバッファがオーバーフローを起こす可能性をさらに低減できる。
【0129】
続いて、CPU22は、LANC21がLAN120からフレームを受信中か否かを判定し(ステップS005)、受信中の場合には処理をステップS006へ進め、受信中でない場合(送信中の場合)には処理をステップS007へ進める。
【0130】
CPU22は、処理をステップS006へ進めた場合には、LANC21に制御信号を与える。すると、LANC21がLAN120へ向けてジャム信号を送出する(ステップS006)。これによって、LAN120に対してLANインターフェイス上でコリジョンが生じたように見せ、LAN120内にてFCS(Flame Check Sequence)エラーを発生させる。カード20に対するフレーム送出を停止する。その後、CPU22は、処理をステップS008へ進める。
【0131】
一方、CPU22は、処理をステップS007へ進めた場合には、ステップS005の時点にて送信中だったフレームがLANインターフェイス(Ethernetインターフェイス)へ送信完了されたか否かを判定する。このとき、フレームが送信完了している場合には、CPU22は処理をステップS008へ進める。これに対し、フレームが送信完了していない場合には、このステップS007にてYESの判定がなされるまでステップS007の処理が行われる。
【0132】
CPU22は、処理をステップS008へ進めた場合には、LANC21からLAN120に対してキャリア信号をダミー信号として連続して送出させる。これによって、LAN120は、LANC21がフレーム送信に使用されていると判定し、LAN120からLANC21へ向けてフレームが送信されない。
【0133】
従って、カード20(スイッチ部40)の下り側にあるカードにはフレーム(セル)が送信されないので、当該カードの下りバッファのフレームレートを下げることができる。その後、CPU22は、セル送出量低下処理を終了し、アドレス状態に戻る。
【0134】
このセル送出量低下処理によって半分となったSARC25からのセルの送出量は、カード20が送出量低下解除セルを受信することで元に戻る。即ち、SARC25がスイッチ部40から送出量低下解除セルを受信すると、CPU22がこの送出量低下解除セルを検出し、SARC25からのセルの送出レートをデフォルト値に設定する。
〈フレーム受信停止処理〉
次に、フレーム受信停止処理について説明する。図14はフレーム受信停止処理を示すフローチャートである。このフレーム受信停止処理は、カード20のSARC25が、送出量低下要求セルを受信することによってスタートする。
【0135】
最初に、CPU22は、SARC25によるバッファ制御セルの受信を検出し、このバッファ制御セルがフレーム受信停止要求セルであることを確認し(ステップS101)、処理をステップS102へ進める。このステップS102〜ステップS106の処理は、図13に示したステップS004〜ステップS008の処理と同じ処理であるため説明を省略する。そして、ステップS008が終了すると、CPU22は、フレーム受信停止処理を終了し、アドレス状態に戻る。
【0136】
このフレーム受信停止処理は、フレーム受信停止解除処理によって解除される。図15は、フレーム受信停止解除処理を示すフローチャートである。この処理は、SARC25が受信停止解除セルを受信することによってスタートする。処理がスタートすると、CPU22は、SARC25にて受信された受信停止解除セルを検出する(ステップS201)。
【0137】
続いて、CPU22は、送出停止要求が解除されたか否か,即ち、SARC25からのセルの送出レートがデフォルト値に戻っているか否かを判定する。このとき、CPU22は、送出停止要求が解除されたと判定した場合(ステップS203;YES)には、処理をステップS203へ進める。これに対し、CPU22は、送出停止要求が解除されていないと判定した場合(ステップS203;NO)には、処理をステップS204へ進める。
【0138】
CPU22は、ステップS203へ処理を進めた場合には、LANC21からLAN120へ向けてジャム信号を送出させた後、処理をステップS206へ進める。
【0139】
一方、CPU22は、ステップS204へ処理を進めた場合には、SARC25からのセルの送出レートをデフォルト値の半分に設定する。これによって、SARC25からセルがデフォルト値の半分の送出量で送出される。
【0140】
続いて、CPU22は、上りバッファ24のフレームレートを求めることによって、上りバッファ24についてのバッファあふれ予測が解除されたか否かを判定し(ステップS205)、バッファあふれ予測が解除されると、LAN120へのキャリア信号の送出を停止する(ステップS206)。これによって、カード20がLAN120からのフレームを受信可能な状態に戻る。
【0141】
その後、CPU22は、ステップS207へ処理を進めると、下りバッファ23にフレームが格納されているかを判定する。このとき、下りバッファ23にフレームが蓄積されている場合(ステップS207;YES)には、そのフレームがLANC21からLAN120へ送信された後、CPU22がアイドル状態に戻る。これに対し、下りバッファ23にフレームが蓄積されていない場合には、CPU22がアイドル状態に戻る。CPU22がアイドル状態に戻ることによって、フレーム受信停止処理が終了する。
〈コリジョン要求処理〉
次に、コリジョン要求処理について説明する。コリジョン要求処理は、カード20のSARC25が、コリジョン要求セルを受信することによってスタートする。CPU22は、SARC25に受信されたバッファ制御セルを検出し、このバッファ制御セルがコリジョン要求セルであることを確認すると、LANC21からジャム信号を所定時間LAN120へ向けて送出する。これによって、LAN120内では、コリジョン発生状態となり、LAN120からカード20へのフレーム送信が停止する。そして、ジャム信号の送出が終了すると、コリジョン要求処理が終了する。
〔ネットワークシステムの動作例〕
次に、本実施形態によるネットワークシステムの動作例を説明する。例えば、図1に示すネットワークシステムにおいて、LAN120とLAN130との間でデータ通信が行われ、且つLAN130とLAN140との間でデータ通信が行われている際におけるネットワークシステムの動作例を説明する。
【0142】
但し、データ通信のためのVCCは、LAN120とLAN130との間,及びLAN130とLAN140との間で、夫々1本ずつ設定されているものとする。また、LAN130が下り側となり、LAN120及びLAN140の夫々からフレームを受信する場合における場合の動作を説明する。
【0143】
LAN120から送出されたフレームは、カード20のLANC21を経て上りバッファ24に蓄積され、SARC25からセルとして順次送出される。SARC25から送出されたセルは、スイッチ部40を経てカード30のSARC35に受信され、下りバッファ33にフレームとして蓄積される。そして、下りバッファ23に蓄積されたフレームは、LAN130へ向けて送出される。
同様にして、LAN140から送出されたフレームは、カード80,スイッチ部100,NNI110,ATM網60,NNI50,スイッチ部40を経てカード30の下りバッファ33に蓄積された後、LAN130へ向けて送出される。これによって、LAN130がLAN120及びLAN140の双方からフレームを受信する。
【0144】
このとき、カード30のCPU32は、下りバッファ33及び上りバッファ34の夫々を監視し、下りバッファ33又は上りバッファ34にバッファあふれ予測が発生したか否かを判定する(ステップS04:図4参照)。ここで、LAN120及びLAN140の夫々が100BASE−TXであり、LAN130が10BASE−5であるとすると、LAN130のフレーム伝送速度は、LAN120及びLAN140のフレーム伝送速度の10分の1であるので、カード30の下りバッファには、多量のフレームが蓄積される。
【0145】
そして、カード30の下りバッファ33についてバッファあふれ予測が発生すると(ステップS04;YES)、SARC35にてマルチキャスト用の送出量低下要求セルが生成され、スイッチ40から各カード20,80,90の夫々へ向けて送出される(ステップS07)。
【0146】
カード20のCPU22は、SARC25に送出量低下要求セルが受信されると、カード20内でセル送出量低下処理(図13参照)が行われる。これによって、SARC25のセル送出量をデフォルト値の半分とする(ステップS002)。同様にして、カード80内でセル送出量低下処理が行われ、CPU82が、SARC85のセル送出量をデフォルト値の半分とする(ステップS002)。
【0147】
このように、カード30は、自身と離れた位置にあるカード80を制御することができる(図16の原理図参照)。これによって、SARC35のセルの受信数が減少するので、下りバッファ33のオーバーフローを防止できる。
【0148】
ところが、SARC35から送出量低下要求セルを送信した後も、下りバッファ33のフレームレートが上昇したとする(ステップS13)。すると、カード30にてマルチキャスト用の受信停止要求セルが生成され、スイッチ部100から受信停止要求セルがカード20,80,90の夫々へ向けて送出される(ステップS15)。
【0149】
受信停止要求セルがカード20に受信されると、カード20内ではフレーム受信停止処理(図14参照)が行われる。これによって、CPU22がSARC25からのセル送出を停止する(ステップS102)。同様にして、カード80内ではフレーム受信停止処理が行われ、CPU82がSARC85からのセル送出を停止する(ステップS102)。これによって、カード20のSARC25にはセルが受信されない状態となるので、下りバッファ23のオーパーフローをより防止できる。
【0150】
ここで、カード20及びカード80の夫々では、スイッチ部40又はスイッチ部100へのセル送出を停止したため、上りバッファ24及び上りバッファ84のデータ蓄積量が上昇し、これらのオーバーフローが生じる可能性がある。これに鑑み、CPU22及びCPU82の夫々は、LAN120及びLAN140の夫々へ向けてジャム信号を送出させる(ステップS104)。
【0151】
これによって、LAN120及びLAN140の夫々は、コリジョン発生状態となるので、LAN120からカード20へのフレーム送信,及びLAN140からカード80へのフレーム送信が停止される。その後、LAN120及びLAN140の夫々に対してキャリア信号が送出される(ステップS106)。
【0152】
ここで、LAN120及びLAN140はEthernet等であるため半二重通信線方式を採用している。このため、カード20及びカード80の夫々は、キャリア信号が送出されている間、LAN120又はLAN140からフレームを受信しない。従って、各上りバッファ24,84のオーバーフローが防止される。
【0153】
カード20のSARC25及びカード80のSARC85の夫々からのセル送出が停止している間には、カード30のSARC35にはセルが受信されない。このため、LANC31からLAN130へ向けてフレームが送出されることにより、下りバッファ33のフレームレートが下降する(ステップS12)。これによって、マルチキャスト用の受信停止解除セルが生成され、スイッチ部100によってマルチキャストされる(ステップS26)。従って、受信停止解除セルが、カード20,80,90の夫々に受信される。
【0154】
受信停止解除セルがカード20及びカード80に受信されると、カード20及びカード80の夫々の内部では、フレーム受信停止解除処理(図15参照)が行われる。すると、CPU22及びCPU82は、SARC25又はSARC85からのセル送出量をデフォルト値の半分とする(ステップS204)。これによって、再びカード20のSARC25がセルを受信する状態となる。
【0155】
その後、カード20の上りバッファ24及びカード80の上りバッファ84の夫々のフレームレートが下降し、これらについてのバッファあふれ予測が解除されると(ステップS205;YES)、LAN120及びLAN140の夫々に対するキャリア信号の送出が停止される(ステップS206)。従って、カード20及びカード80の夫々が、LAN120又はLAN140から送出されたフレームを受信する状態となる。これより、LAN120とLAN130との間,及びLAN130とLAN140との間におけるデータ通信が再開される。
【0156】
この後、カード30の下りバッファ33のフレームレートがさらに下がった場合には、スイッチ部100から送出量低下解除セルがマルチキャストされる(ステップS29)。この送出量低下解除セルがカード20及びカード80の夫々に受信されると、SARC25及びSARC85のセルの送出レートがデフォルト値に設定される。これによって、データ通信が完全に正常な状態に戻る。
【0157】
なお、本実施形態では、ネットワークシステムは図1に示す構成としたが、例えば、図17に示す構成となっていても良い。
また、本実施形態では、カードのCPUがバッファあふれ予測が発生したと判定した際に送出量低下要求セルが送出される構成としたが、図4に示す処理は、図18に示すように構成されていても良い。即ち、ステップ01にて取得したVCC数に基づいて、下りバッファ23及び上りバッファ24のバッファあふれを予測する閾値を設定し(ステップ02)、下りバッファ23又は上りバッファ24のデータ蓄積量を監視し(ステップ03)、データ蓄積量が閾値以上となった場合(ステップ04;YES)に送出量低下要求セルが送出される構成となっていても良い。
【0158】
例えば、VCCの数が1つの場合には、SARC25が短時間に多数のセルを集中して受け取る可能性は低いので、下りバッファ23(上りバッファ24)の全データ容量よりやや低い値で閾値を設定する。これに対し、VCCの数が多い程SARC25が短時間に多数のセルを受け取る可能性が高くなるので、VCCの数が多い程閾値を低く設定する(図8の原理図参照)。
【0159】
【発明の効果】
本発明によるネットワークシステム及び通信装置によれば、複数のLANをATM網で接続したネットワークにおける通信装置にて生じるバッファのオーバーフローを回避できる。このオーバーフローの回避は、可能な限りフレームの再送手順を踏まないようにされているので、データ通信のスループットの低下を防止することができる。
【図面の簡単な説明】
【図1】本発明の実施形態によるネットワークシステムの全体構成図
【図2】セルのフォーマット説明図
【図3】セルのフォーマット説明図
【図4】バッファ制御セル送信処理のフローチャート
【図5】バッファ制御セル送信処理のフローチャート
【図6】バッファ制御セル送信処理のフローチャート
【図7】バッファ制御セル送信処理のフローチャート
【図8】実施形態の変形例の原理説明図
【図9】実施形態の原理説明図
【図10】実施形態の原理説明図
【図11】実施形態の原理説明図
【図12】実施形態の原理説明図
【図13】セル送出量低下処理を示すフローチャート
【図14】フレーム受信停止処理を示すフローチャート
【図15】フレーム受信停止解除処理を示すフローチャート
【図16】実施形態の原理説明図
【図17】実施形態の変形例の原理説明図
【図18】実施形態の変形例を示すフローチャート
【図19】従来技術の説明図
【図20】従来技術の説明図
【図21】従来技術の説明図
【図22】従来技術の説明図
【符号の説明】
CH セルヘッダ
CP ペイロード部(ペイロード)
PO1 第1オクテット
PO3 第3オクテット
10,70 ATM装置(通信装置,通信手段)
40,100 スイッチ部(スイッチ)
60 ATM網(非同期転送モード網)
20,30,80,90 CSMA/CDインターフェイスカード(通信装置)
21,31,81,91 LANコントローラ
22,32,82,92 CPU
23,33,83,93 下りバッファ(データ保持手段)
24,34,84,94 上りバッファ(第2データ保持手段)
25,35,85,95 SARコントローラ
120,130,140,150 LAN(構内通信網)
Claims (27)
- 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記ATM網には前記第1構内通信網又は前記第2構内通信網との間でデータ通信を行う構内通信網が接続された複数の通信装置が接続され、前記第1通信装置の送信手段は前記第1構内通信網が前記第2構内通信網及び前記複数の通信装置のうち少なくとも一つとの間でデータ通信を行っている場合には前記制御情報を少なくとも第2通信装置及び当該通信装置に対して同報送信するネットワークシステム。 - 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第1通信装置は、前記制御情報が格納された制御セルを生成する制御セル生成手段と、この制御セル生成手段によって生成された制御セルを前記ATM網を介して前記第2通信装置へ送信する送信手段とをさらに備えるネットワークシステム。 - 前記制御セル生成手段は、制御セルであることを示すペイロード判別子と前記制御情報とをセルのペイロードに格納することで前記制御セルを生成する請求項2記載のネットワークシステム。
- 前記セルがAAL Type5セルであり、前記制御セル生成手段は、このAAL Type5セルのペイロードにおける第1オクテットに前記制御情報を格納するとともに第3オクテットに前記ペイロード判別子を格納する請求項3記載のネットワークシステム。
- 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記制御手段は、前記制御情報に基づいて前記第2構内通信網からのデータ受信を停止するネットワークシステム。 - 前記制御手段は前記第2構内通信網からのデータ受信を停止する際に前記第2構内通信網から受け取ったデータを前記ATM網へ伝送することを停止する請求項5記載のネットワークシステム。
- 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第2通信装置は前記第2構内通信網から受け取ったデータを保持する第2データ保持手段とこの第2データ保持手段からデータがあふれるか否かを判定する第2判定手段とをさらに備え、
前記制御手段は前記第2判定手段によって前記第2データ保持手段からデータがあふれると判定した場合に前記第2構内通信網からのデータ受信を停止するネットワークシステム。 - 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御
情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第1通信装置は前記データ保持手段からデータがあふれた場合に第2制御情報を生成する第2制御情報生成手段をさらに備え、前記制御手段は前記第2制御情報を受け取った場合に前記第2構内通信網からのデータ受信を停止するネットワークシステム。 - 前記第2構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第2構内通信網に対してジャム信号を送信する請求項5〜8の何れかに記載のネットワークシステム。
- 前記第2構内通信網が衝突検出形搬送波検知多重アクセス制御を行う構内通信網であり、前記制御手段はこの第2構内通信網に対してキャリア信号を送信する請求項5〜9の何れかに記載のネットワークシステム。
- 前記第1通信装置は、前記ATM網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄する請求項8記載のネットワークシステム。
- 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第2通信装置から前記第1通信装置へ伝送されるデータ量を元に戻すネットワークシステム。 - 前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第2構内通信網からのデータ受信停止を解除する請求項5記載のネットワークシステム。
- 第1構内通信網及びATM網に接続され、前記ATM網から受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記ATM網から受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置と、
第2構内通信網に接続されるとともに前記ATM網を介して前記第1通信装置に接続され、前記第2構内通信網から受け取ったデータを前記ATM網へ伝送する伝送手段,前記制御情報を前記第1通信装置から受信する受信手段,及びこの受信手段に受信された制御情報に基づいて前記ATM網を介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備え、
前記第1通信装置は前記第1構内通信網と前記第2構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、
前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記デ
ータ保持手段からデータがあふれると判定するネットワークシステム。 - 第1構内通信網及びデータの伝送経路を切り替えるスイッチに着脱自在に接続され前記スイッチから受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記スイッチから受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,及び前記データ保持手段からデータがあふれると判定された場合に制御情報を生成する制御情報生成手段を備えた第1通信装置に前記スイッチを介して接続された第2通信装置をなす通信装置であって、
第2構内通信網が接続され、前記第2構内通信網から受け取ったデータを前記スイッチへ送出する伝送手段,前記制御情報を前記第1通信装置から前記スイッチを介して受信する受信手段,及び前記制御情報に基づいて前記スイッチを介して前記第1通信装置へ伝送されるデータ量を減少させる制御手段を備えた通信装置。 - 前記伝送手段,前記受信手段,及び前記制御手段がカード型の筐体に収容されている請求項15記載の通信装置。
- 第2構内通信網及びデータの伝送経路を切り替えるスイッチに接続され前記第2構内通信網から受け取ったデータを前記スイッチへ伝送する伝送手段,制御情報を受信する受信手段,及び前記制御情報に基づいて前記スイッチへ伝送されるデータ量を減少させる制御手段を備えた第2通信装置に前記スイッチを介して接続された第1通信装置をなす通信装置であって、
第1構内通信網が接続され前記スイッチから受け取ったデータを前記第1構内通信網へ伝送する伝送手段,前記スイッチから受け取ったデータを保持するデータ保持手段,このデータ保持手段からデータがあふれるか否かを判定する判定手段,前記データ保持手段からデータがあふれると判定された場合に前記制御情報を生成する制御情報生成手段,及び前記制御情報を前記第2通信装置に対して送信する送信手段を備えた通信装置。 - 前記伝送手段,前記データ保持手段,前記判定手段,前記制御情報生成手段,及び送信手段がカード型の筐体に収容されている請求項17記載の通信装置。
- 前記制御情報が格納された制御セルを生成する制御セル生成手段をさらに備え、
前記送信手段は生成された制御セルを前記ATM網を介して前記第2通信装置へ送信する請求項17又は18記載の通信装置。 - 前記制御手段は、前記制御情報に基づいて前記第2構内通信網からのデータ受信を停止する請求項15又は16記載の通信装置。
- 前記制御手段は前記第2構内通信網からのデータ受信を停止する際に前記第2構内通信網から受け取ったデータを前記ATM網へ伝送することを停止する請求項20記載の通信装置。
- 前記第2通信装置は前記第2構内通信網から受け取ったデータを保持する第2データ保持手段とこの第2データ保持手段からデータがあふれるか否かを判定する第2判定手段とをさらに備え、
前記制御手段は前記第2判定手段によって前記第2データ保持手段からデータがあふれると判定した場合に前記第2構内通信網からのデータ受信を停止する請求項15又は16記載の通信装置。 - 前記第1通信装置は前記データ保持手段からデータがあふれた場合に第2制御情報を生成する第2制御情報生成手段をさらに備え、
前記制御手段は前記第2制御情報を受け取った場合に前記第2構内通信網からのデータ受信を停止する請求項17又は18記載の通信装置。 - 前記第1通信装置は、前記ATM網から受け取ったデータが前記データ保持手段からあふれる場合には、新しく受け取ったものから順にデータを廃棄する請求項17又は18記載の通信装置。
- 前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて減少した前記第2通信装置から前記第1通信装置へ伝送されるデータ量を元に戻す請求項15又は16記載の通信装置。
- 前記制御手段は、前記制御情報生成手段によって生成された制御解除情報に基づいて前記第2構内通信網からのデータ受信停止を解除する請求項17又は18記載の通信装置。
- 前記第1構内通信網と前記第2構内通信網との間で設定された伝送路の数に応じて前記判定手段による判定のための閾値を設定する閾値設定手段をさらに備え、
前記判定手段は前記データ保持手段のデータ保持量が前記閾値を上回った場合に前記データ保持手段からデータがあふれると判定する請求項17又は18記載の通信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28583897A JP3566047B2 (ja) | 1997-10-17 | 1997-10-17 | ネットワークシステム及び通信装置 |
US09/039,001 US6038215A (en) | 1997-10-17 | 1998-03-13 | Network system and communication device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28583897A JP3566047B2 (ja) | 1997-10-17 | 1997-10-17 | ネットワークシステム及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11122305A JPH11122305A (ja) | 1999-04-30 |
JP3566047B2 true JP3566047B2 (ja) | 2004-09-15 |
Family
ID=17696745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28583897A Expired - Fee Related JP3566047B2 (ja) | 1997-10-17 | 1997-10-17 | ネットワークシステム及び通信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6038215A (ja) |
JP (1) | JP3566047B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040208158A1 (en) | 1998-08-19 | 2004-10-21 | Fellman Ronald D. | Methods and apparatus for providing quality-of-service guarantees in computer networks |
JP2000216819A (ja) * | 1999-01-22 | 2000-08-04 | Nec Corp | 帯域制御装置及びそのバッファ漏れ抑制方法並びにバッファ漏れ抑制制御プログラムを格納した記憶媒体 |
DE19902436A1 (de) * | 1999-01-22 | 2000-07-27 | Nokia Networks Oy | Verfahren zum Konfigurieren bzw. Überwachen von Register aufweisenden Einrichtungen sowie Steuereinheit und ATM-Zelle |
US7031330B1 (en) * | 1999-04-15 | 2006-04-18 | Marconi Intellectual Property (Ringfence), Inc. | Very wide memory TDM switching system |
US7370110B2 (en) * | 2000-04-18 | 2008-05-06 | Hoshiko Llc | Method and system for operating a network server to discourage inappropriate use |
AU2000247495A1 (en) * | 2000-04-19 | 2001-11-12 | Nokia Corporation | Method and system for connection set-up in a communication system comprising several switching units and several processing units |
EP1297664B1 (en) * | 2000-07-06 | 2012-08-15 | BRITISH TELECOMMUNICATIONS public limited company | Packet routing |
US7009933B2 (en) * | 2001-01-30 | 2006-03-07 | Broadcom Corporation | Traffic policing of packet transfer in a dual speed hub |
US7342942B1 (en) * | 2001-02-07 | 2008-03-11 | Cortina Systems, Inc. | Multi-service segmentation and reassembly device that maintains only one reassembly context per active output port |
DE602004011344T2 (de) * | 2003-07-04 | 2008-12-24 | British Telecommunications Plc | Ad-hoc kommunikationssystem |
GB0321096D0 (en) * | 2003-09-09 | 2003-10-08 | British Telecomm | Hierarchical routing in ad-hoc networks |
US20070217759A1 (en) * | 2006-03-10 | 2007-09-20 | Microsoft Corporation | Reverse Playback of Video Data |
EP2140627B1 (en) * | 2007-03-30 | 2012-02-29 | BRITISH TELECOMMUNICATIONS public limited company | Ad hoc communication system |
US9547533B2 (en) * | 2012-10-15 | 2017-01-17 | Optum Soft, Inc. | Efficient reliable distributed flow-controlled event propagation |
CN104168131A (zh) * | 2014-06-05 | 2014-11-26 | 国家电网公司 | 一种基于组播通信的电力调度交换网的流量生成方法 |
US10061629B2 (en) | 2015-07-22 | 2018-08-28 | Optumsoft, Inc. | Compact binary event log generation |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3853506T2 (de) * | 1987-09-09 | 1995-08-10 | Toshiba Kawasaki Kk | Datenübertragungsverfahren in einem optischen Sternnetzwerk und optisches Sternnetzwerk für seine Realisierung. |
GB9107031D0 (en) * | 1991-04-04 | 1991-05-22 | Bicc Plc | Repeaters for digital data networks |
MX9306994A (es) * | 1992-12-15 | 1994-06-30 | Ericsson Telefon Ab L M | Sistema de control de flujo para interruptores de paquete. |
AU675302B2 (en) * | 1993-05-20 | 1997-01-30 | Nec Corporation | Output-buffer switch for asynchronous transfer mode |
JP3187230B2 (ja) * | 1993-09-06 | 2001-07-11 | 株式会社東芝 | ふくそう制御方法及びふくそう制御装置 |
EP0737392B1 (en) * | 1993-12-31 | 2000-04-12 | International Business Machines Corporation | Switching apparatus and method for multiple traffic classes |
JP3606941B2 (ja) * | 1995-03-23 | 2005-01-05 | 株式会社東芝 | フロー制御装置及びフロー制御方法 |
JPH08288965A (ja) * | 1995-04-18 | 1996-11-01 | Hitachi Ltd | スイッチングシステム |
US5898669A (en) * | 1996-03-22 | 1999-04-27 | Shimony; Ilan | ATM traffic management device |
-
1997
- 1997-10-17 JP JP28583897A patent/JP3566047B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-13 US US09/039,001 patent/US6038215A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6038215A (en) | 2000-03-14 |
JPH11122305A (ja) | 1999-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3566047B2 (ja) | ネットワークシステム及び通信装置 | |
US6208653B1 (en) | Method and apparatus for controlling a flow between terminals in an ATM network | |
JP4436981B2 (ja) | ハイブリッドip−atmネットワーク内で混雑状態を管理するためのecnベースの方法 | |
US6167027A (en) | Flow control technique for X.25 traffic in a high speed packet switching network | |
JP3525656B2 (ja) | パケット交換機、および輻輳通知方式 | |
US5511076A (en) | Method and apparatus to efficiently reuse virtual connections by means of chaser packets | |
JPH0662042A (ja) | データ伝送システムに関する改良 | |
US6205152B1 (en) | Frame relay-to-ATM interface circuit and method of operation | |
JP3499670B2 (ja) | 無線通信方法、無線基地局装置及び無線端末装置 | |
JP3608939B2 (ja) | Mbeaを利用したatmネットワークのユーザトラフィック制御装置 | |
US6744733B2 (en) | Network system | |
JP3808736B2 (ja) | 多重伝送装置及び多重伝送方法 | |
EP0884923B1 (en) | Packet switching network, packet switching equipment, and network management equipment | |
Hasegawa et al. | Performance evaluation and parameter tuning of TCP over ABR service in ATM networks | |
KR100204059B1 (ko) | 링 구조에서 폭주제어를 위한 광대역 단말장치 및 그 방법 | |
JP2000031967A (ja) | Atmノ―ドにおける混雑制御 | |
JP3087949B2 (ja) | Atm通信網 | |
WO2006047959A1 (fr) | Procede de transmission de messages entre une station de base et un rnc et procede de maintenance de station de base | |
JP2000244524A (ja) | ネットワークシステム、信号送受信装置及びネットワーク資源予約方法 | |
KR100263392B1 (ko) | 프레임 릴레이 망과 atm 망 연동시의 트래픽 관리장치 및 관리방법 | |
JPH11127163A (ja) | ウィンドウ制御方法 | |
JP3546814B2 (ja) | Atm装置およびatm通信網 | |
US7509410B1 (en) | Bulk status enquiry in a network | |
Tokura et al. | Congestion avoidance networks: CEFLAR. Congestion estimation feedback by limited acceleration-rate/-ratio | |
JP3012591B2 (ja) | Atm通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040609 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140618 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |