JP3564976B2 - Oscillation detection circuit - Google Patents
Oscillation detection circuit Download PDFInfo
- Publication number
- JP3564976B2 JP3564976B2 JP31301897A JP31301897A JP3564976B2 JP 3564976 B2 JP3564976 B2 JP 3564976B2 JP 31301897 A JP31301897 A JP 31301897A JP 31301897 A JP31301897 A JP 31301897A JP 3564976 B2 JP3564976 B2 JP 3564976B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- oscillation
- differential amplifier
- inverter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
【0001】
【発明の技術分野】
本発明は、発振検出回路に関するものである。
【0002】
【従来の技術】
従来、発振回路の発振出力を検出するものとしては、特開平7−193428号公報に開示されているものがある。これは発振部の出力を入力するCMOSインバータの反転電位(しきい値)を発振の検出レベルとして用いるものである。
【0003】
その動作を図5に基づいて簡単に説明する。
【0004】
インバータ101に端子Xを介して発振信号が入力する際、発振開始時等でその発振信号の電圧レベルがインバータ101の反転電位よりも小さい場合、インバータ101の出力は“1”となり、PチャネルMOSトランジスタ102はオフする。よって、コンデンサ103は充電されず、インバータ104は非検出信号である“1”を出力する。
【0005】
発振信号の電圧レベルがインバータ101の反転電位を越えると、インバータ101の出力は“0”となり、トランジスタ102がオンし、コンデンサ103が充電される。
【0006】
発振が継続していくうちに発振信号の電圧レベルがインバータ101の反転電位を繰り返し越えると、コンデンサ103は徐々に充電されインバータ104の出力が反転し検出信号“0”が発生する。
【0007】
【発明が解決しようとする課題】
端子Xから入力する発振信号が大振幅である場合、インバータ101に貫通電流が流れる時間は短い。
【0008】
しかしながら、端子Xから入力する発振信号が小振幅である場合、インバータ101に貫通電流が流れる時間が長くなり、設計上低消費電流化が求められる場合に問題となる。
【0009】
また、一般にインバータ101のしきい値はそれを構成するトランジスタの大きさにより決まるので、しきい値を変更する場合、トランジスタの大きさを変更して対応しなければならなかった。
【0010】
【課題を解決するための手段】
本発明では、差動増幅器の第1の入力端子に基準電圧を、第2の入力端子に発振信号を入力し、その出力に応じて容量素子の電位を変化させ、その電位に基づいて発振信号の発振状態を検出しているので、第1の入力端子への基準電圧を変えることにより容易に発振検出レベルを変更できる。
【0011】
また、電流制限手段により差動増幅器に流れる電流を制限するので、発振信号の振幅が小さい場合でも消費電流を小さくできる。
【0012】
【発明の実施の形態】
本発明では、基準電圧を入力する第1の入力端子と発振信号を入力する第2の入力端子とを有した差動増幅器と、上記差動増幅器に流れる電流を制限する電流制限手段と、上記差動増幅器の出力に応じて容量素子の充電または放電を制御する制御回路と、上記容量素子の電位に基づいて、上記第2の入力端子に入力する発振信号の所望の発振状態を検出する検出回路とを備えている。
【0013】
【実施例】
以下、本発明を図面に示す実施例に基づいて具体的に説明する。
【0014】
図1において、1は差動増幅器で、PチャネルMOSトランジスタ2、3、NチャネルMOSトランジスタ4、5からなる。トランジスタ4のゲートは第1の入力端子を構成し、電圧源6が発生する基準電圧を入力する。トランジスタ5のゲートは第2の入力端子を構成し、図示しない発振器からの発振信号を端子Xを介して入力する。7は電流制限手段を構成するNチャネルMOSトランジスタである。8は制御回路で、電源間に接続されたPチャネルMOSトランジスタ9とNチャネルMOSトランジスタ10とからなる。11はコンデンサ、12、13はインバータ、14はNチャネルMOSトランジスタ、15はPチャネルMOSトランジスタである。なお、インバータ12は検出回路を構成する。
【0015】
なお、本例は端子Aに入力される信号により、差動増幅器1に流れる電流を制御してこの差動増幅器1のオンオフを制御するとともに、コンデンサ11に充電されている電荷の放電も制御するものである。
【0016】
次に、動作を説明する。
【0017】
スタンバイ時には端子Aに信号“1”が入力し、これにより電圧源6内のPチャネルMOSトランジスタ6aがオフするとともに、トランジスタ14がオンし、コンデンサ11に充電されている電荷を放電してコンデンサ11を初期化する。したがって、このとき、すなわちスタンバイ時、インバータ12の入力が“0”になるので、その出力側の端子Yは“1”を出力する。なお、このとき、インバータ13からの反転出力“0”によりトランジスタ7がオフし、差動増幅器1に電流が流れなくなる。よって、スタンバイ時、差動増幅器1に無駄な電流が流れなくなり低消費電流化が図れる。また、インバータ13からの反転出力“0”によりトランジスタ15がオンし、これに伴いトランジスタ9がオフする。また、電圧源6がオフしているのでトランジスタ10もオフとなる。よって、コンデンサ11への充電動作は停止する。したがって、スタンバイ時にコンデンサ11を無駄に充電してしまう不都合が解消でき、低消費電流化が図れる。
【0018】
作動状態になり端子Aに信号“0”が入力すると、トランジスタ14がオフし、コンデンサ11の初期化が停止し、また電圧源6がオンしてトランジスタ4のゲートに基準電圧を出力するとともにトランジスタ10をオンする。インバータ13からの反転出力“1”によりトランジスタ7が動作し、トランジスタ15がオフするので、差動増幅器1が動作可能な状態となる。
【0019】
この状態で端子Xから発振信号が入力し、発振信号の電圧レベルが基準電圧により設定されるしきい値を越えると、トランジスタ9がオンし、コンデンサ11を充電する。
【0020】
したがって、発振が始まってから所定時間が経過し、発振の振幅が大きくなり、発振信号の電圧レベルが基準電圧により設定されるしきい値を繰り返し越えるとコンデンサ11は徐々に充電されインバータ12の出力が反転し検出出力“0”が発生する。逆に、端子Xを介して入力する発振出力の電圧レベルがそのしきい値を越えない場合、トランジスタ9はオフとなり、コンデンサ11は充電されず、インバータ12は検出出力“0”を出力しない。
【0021】
このように、差動増幅回路を採用した場合、トランジスタ4のゲートに入力する基準電圧を変えることにより、簡単にしきい値を変更できる。さらに基準電圧はICの他の回路ブロックからの信号により調整することも可能であるし、IC外部から直接電圧を与えて電圧を調整するようにしてもよい。例えば、図2に示したように電源間に複数の抵抗16〜16を直列に接続し、その抵抗16同士の接続点の中の1つ端子を図1に示したトランジスタ4のゲートに接続するようにし、他の接続点はそれぞれトランジスタ17〜17を介して電源と接続し、トランジスタ17のゲートをIC内の他の回路ブロックからの2値信号またはIC外部からの2値信号で制御することによりデジタル的に調整するようにしてもよい。また、図3に示すように電源間に抵抗18とトランジスタ19とを接続し、その接続点を図1に示したトランジスタ4のゲートに接続するようにし、トランジスタ19のゲートをIC内の他の回路ブロックからのアナログ信号またはIC外部からのアナログ信号で制御することにより、アナログ的に比較基準電圧を調整するようにしてもよい。
【0022】
なお、上記で差動増幅器はこれに限るものではない。例えば図4(a)(b)(c)に示したようなものを用いてもよい。なお、同図において、20は能動負荷、21、22は抵抗、23、24はPチャネルMOSトランジスタ、25、26はNチャネルMOSトランジスタであり、前図と同一番号のものは、同一のものとする。
【0023】
【発明の効果】
本発明によれば、第1の入力端子への基準電圧を変えることにより容易に発振検出レベルを変更でき、また電流制限手段により差動増幅器に流れる電流を制限するので、発振信号の振幅が小さい場合でも消費電流を小さくできる。
【図面の簡単な説明】
【図1】本発明の実施例を示した回路図。
【図2】図1の電圧源の他の例を示した回路図。
【図3】図1の電圧源の他の例を示した回路図。
【図4】図1の検出回路の要部を示した回路図。
【図5】従来の発振検出回路を示した回路図。
【符号の説明】
1 差動増幅器
7 電流制限手段
8 制御回路
12 検出回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an oscillation detection circuit.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an apparatus for detecting an oscillation output of an oscillation circuit is disclosed in Japanese Patent Application Laid-Open No. 7-193428. This uses the inverted potential (threshold) of a CMOS inverter to which the output of the oscillating unit is input as a detection level of oscillation.
[0003]
The operation will be briefly described with reference to FIG.
[0004]
When an oscillation signal is input to the inverter 101 via the terminal X and the voltage level of the oscillation signal is smaller than the inverted potential of the inverter 101 at the start of oscillation or the like, the output of the inverter 101 becomes "1" and the P-channel MOS The
[0005]
When the voltage level of the oscillation signal exceeds the inverted potential of the inverter 101, the output of the inverter 101 becomes "0", the
[0006]
If the voltage level of the oscillation signal repeatedly exceeds the inverted potential of the inverter 101 while the oscillation continues, the
[0007]
[Problems to be solved by the invention]
When the oscillation signal input from the terminal X has a large amplitude, the time during which a through current flows through the inverter 101 is short.
[0008]
However, when the oscillation signal input from the terminal X has a small amplitude, the time required for the through current to flow through the inverter 101 becomes long, which causes a problem when low current consumption is required in design.
[0009]
In addition, since the threshold value of the inverter 101 is generally determined by the size of the transistor that forms the inverter 101, when changing the threshold value, the size of the transistor must be changed.
[0010]
[Means for Solving the Problems]
According to the present invention, a reference voltage is input to a first input terminal of a differential amplifier, an oscillation signal is input to a second input terminal, and the potential of a capacitive element is changed according to the output. , The oscillation detection level can be easily changed by changing the reference voltage to the first input terminal.
[0011]
Further, since the current flowing through the differential amplifier is limited by the current limiting means, the current consumption can be reduced even when the amplitude of the oscillation signal is small.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, a differential amplifier having a first input terminal for inputting a reference voltage and a second input terminal for inputting an oscillation signal, current limiting means for limiting a current flowing through the differential amplifier, A control circuit for controlling charging or discharging of the capacitive element according to the output of the differential amplifier; and a detecting circuit for detecting a desired oscillation state of the oscillation signal input to the second input terminal based on the potential of the capacitive element. And a circuit.
[0013]
【Example】
Hereinafter, the present invention will be specifically described based on embodiments shown in the drawings.
[0014]
In FIG. 1,
[0015]
In this example, the signal input to the terminal A controls the current flowing through the
[0016]
Next, the operation will be described.
[0017]
At the time of standby, a signal "1" is input to the terminal A, whereby the P-channel MOS transistor 6a in the
[0018]
When a signal "0" is input to the terminal A and the transistor A is turned on, the transistor 14 is turned off, the initialization of the capacitor 11 is stopped, and the
[0019]
In this state, when an oscillation signal is input from the terminal X and the voltage level of the oscillation signal exceeds a threshold set by the reference voltage, the transistor 9 is turned on and the capacitor 11 is charged.
[0020]
Therefore, when a predetermined time elapses from the start of oscillation and the amplitude of the oscillation increases, and the voltage level of the oscillation signal repeatedly exceeds the threshold value set by the reference voltage, the capacitor 11 is gradually charged and the output of the inverter 12 is Are inverted to generate a detection output “0”. Conversely, when the voltage level of the oscillation output input via terminal X does not exceed the threshold value, transistor 9 is turned off, capacitor 11 is not charged, and inverter 12 does not output detection output "0".
[0021]
As described above, when the differential amplifier circuit is employed, the threshold value can be easily changed by changing the reference voltage input to the gate of the transistor 4. Further, the reference voltage can be adjusted by a signal from another circuit block of the IC, or the voltage may be adjusted by directly applying a voltage from outside the IC. For example, as shown in FIG. 2, a plurality of
[0022]
The differential amplifier is not limited to the above. For example, those shown in FIGS. 4A, 4B, and 4C may be used. In the figure,
[0023]
【The invention's effect】
According to the present invention, the oscillation detection level can be easily changed by changing the reference voltage to the first input terminal, and the current flowing through the differential amplifier is limited by the current limiting means, so that the amplitude of the oscillation signal is small. Even in this case, the current consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram showing another example of the voltage source of FIG.
FIG. 3 is a circuit diagram showing another example of the voltage source of FIG. 1;
FIG. 4 is a circuit diagram showing a main part of the detection circuit of FIG. 1;
FIG. 5 is a circuit diagram showing a conventional oscillation detection circuit.
[Explanation of symbols]
DESCRIPTION OF
Claims (1)
上記差動増幅器に流れる電流を制限する電流制限手段と、
上記差動増幅器の出力に応じて容量素子の充電または放電を制御する制御回路と、
上記容量素子の電位に基づいて、上記第2の入力端子に入力する発振信号の所望の発振状態を検出する検出回路と
を備えたことを特徴とする発振検出回路。A differential amplifier having a first input terminal for inputting a reference voltage and a second input terminal for inputting an oscillation signal;
Current limiting means for limiting the current flowing through the differential amplifier;
A control circuit that controls charging or discharging of the capacitive element according to the output of the differential amplifier,
A detection circuit for detecting a desired oscillation state of an oscillation signal input to the second input terminal based on a potential of the capacitive element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31301897A JP3564976B2 (en) | 1997-11-14 | 1997-11-14 | Oscillation detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31301897A JP3564976B2 (en) | 1997-11-14 | 1997-11-14 | Oscillation detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11150445A JPH11150445A (en) | 1999-06-02 |
JP3564976B2 true JP3564976B2 (en) | 2004-09-15 |
Family
ID=18036242
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31301897A Expired - Fee Related JP3564976B2 (en) | 1997-11-14 | 1997-11-14 | Oscillation detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3564976B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100598088B1 (en) * | 1999-06-03 | 2006-07-07 | 삼성전자주식회사 | A circuit for detecting oscillation of semiconductor device |
-
1997
- 1997-11-14 JP JP31301897A patent/JP3564976B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11150445A (en) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3284341B2 (en) | Oscillator circuit | |
EP0515182A1 (en) | Low-power crystal circuit | |
US6191661B1 (en) | Oscillator circuit with reduced capacity for AC coupling capacitor | |
US6329884B1 (en) | Oscillator circuit with current limiting devices | |
JP3564976B2 (en) | Oscillation detection circuit | |
US6650152B2 (en) | Intermediate voltage control circuit having reduced power consumption | |
JP3284340B2 (en) | Oscillator circuit | |
JPH0767066B2 (en) | Voltage controlled oscillator | |
JP4274520B2 (en) | Oscillation amplitude detection circuit, oscillation circuit, and integrated circuit for oscillation | |
JP3613095B2 (en) | Power control device | |
JP3925788B2 (en) | OSCILLATOR CIRCUIT, SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MEMORY DEVICE HAVING THE OSCILLATOR CIRCUIT, AND METHOD FOR CONTROLLING THE OSCILLATOR CIRCUIT | |
JP3843720B2 (en) | Constant voltage output device | |
JP4422287B2 (en) | Potential control circuit | |
JP2004040487A (en) | Clock oscillation circuit | |
JPH04167806A (en) | Crystal oscillation circuit | |
JPH08307154A (en) | Oscillation circuit | |
JP3760744B2 (en) | Constant voltage output device | |
KR0137425Y1 (en) | Power saving microphone | |
KR0136434B1 (en) | Oscillation circuit | |
JP2010218360A (en) | Power supply device | |
JPH05152925A (en) | Intermediate potential generating circuit | |
JPH0259806A (en) | Converting circuit for power supply voltage | |
JPH088650A (en) | Crystal oscillation circuit | |
JPH10322898A (en) | Equipment using battery | |
JP2001134331A (en) | Semiconductor integrated circuit and device using the integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |