JP3564976B2

JP3564976B2 - Oscillation detection circuit

Info

Publication number: JP3564976B2
Application number: JP31301897A
Authority: JP
Inventors: 和久大山; 邦彦塚越; 悟宮部
Original assignee: 日本プレシジョン・サーキッツ株式会社
Priority date: 1997-11-14
Filing date: 1997-11-14
Publication date: 2004-09-15
Anticipated expiration: 2017-11-14
Also published as: JPH11150445A

Description

【０００１】
【発明の技術分野】
本発明は、発振検出回路に関するものである。
【０００２】
【従来の技術】
従来、発振回路の発振出力を検出するものとしては、特開平７−１９３４２８号公報に開示されているものがある。これは発振部の出力を入力するＣＭＯＳインバータの反転電位（しきい値）を発振の検出レベルとして用いるものである。
【０００３】
その動作を図５に基づいて簡単に説明する。
【０００４】
インバータ１０１に端子Ｘを介して発振信号が入力する際、発振開始時等でその発振信号の電圧レベルがインバータ１０１の反転電位よりも小さい場合、インバータ１０１の出力は“１”となり、ＰチャネルＭＯＳトランジスタ１０２はオフする。よって、コンデンサ１０３は充電されず、インバータ１０４は非検出信号である“１”を出力する。
【０００５】
発振信号の電圧レベルがインバータ１０１の反転電位を越えると、インバータ１０１の出力は“０”となり、トランジスタ１０２がオンし、コンデンサ１０３が充電される。
【０００６】
発振が継続していくうちに発振信号の電圧レベルがインバータ１０１の反転電位を繰り返し越えると、コンデンサ１０３は徐々に充電されインバータ１０４の出力が反転し検出信号“０”が発生する。
【０００７】
【発明が解決しようとする課題】
端子Ｘから入力する発振信号が大振幅である場合、インバータ１０１に貫通電流が流れる時間は短い。
【０００８】
しかしながら、端子Ｘから入力する発振信号が小振幅である場合、インバータ１０１に貫通電流が流れる時間が長くなり、設計上低消費電流化が求められる場合に問題となる。
【０００９】
また、一般にインバータ１０１のしきい値はそれを構成するトランジスタの大きさにより決まるので、しきい値を変更する場合、トランジスタの大きさを変更して対応しなければならなかった。
【００１０】
【課題を解決するための手段】
本発明では、差動増幅器の第１の入力端子に基準電圧を、第２の入力端子に発振信号を入力し、その出力に応じて容量素子の電位を変化させ、その電位に基づいて発振信号の発振状態を検出しているので、第１の入力端子への基準電圧を変えることにより容易に発振検出レベルを変更できる。
【００１１】
また、電流制限手段により差動増幅器に流れる電流を制限するので、発振信号の振幅が小さい場合でも消費電流を小さくできる。
【００１２】
【発明の実施の形態】
本発明では、基準電圧を入力する第１の入力端子と発振信号を入力する第２の入力端子とを有した差動増幅器と、上記差動増幅器に流れる電流を制限する電流制限手段と、上記差動増幅器の出力に応じて容量素子の充電または放電を制御する制御回路と、上記容量素子の電位に基づいて、上記第２の入力端子に入力する発振信号の所望の発振状態を検出する検出回路とを備えている。
【００１３】
【実施例】
以下、本発明を図面に示す実施例に基づいて具体的に説明する。
【００１４】
図１において、１は差動増幅器で、ＰチャネルＭＯＳトランジスタ２、３、ＮチャネルＭＯＳトランジスタ４、５からなる。トランジスタ４のゲートは第１の入力端子を構成し、電圧源６が発生する基準電圧を入力する。トランジスタ５のゲートは第２の入力端子を構成し、図示しない発振器からの発振信号を端子Ｘを介して入力する。７は電流制限手段を構成するＮチャネルＭＯＳトランジスタである。８は制御回路で、電源間に接続されたＰチャネルＭＯＳトランジスタ９とＮチャネルＭＯＳトランジスタ１０とからなる。１１はコンデンサ、１２、１３はインバータ、１４はＮチャネルＭＯＳトランジスタ、１５はＰチャネルＭＯＳトランジスタである。なお、インバータ１２は検出回路を構成する。
【００１５】
なお、本例は端子Ａに入力される信号により、差動増幅器１に流れる電流を制御してこの差動増幅器１のオンオフを制御するとともに、コンデンサ１１に充電されている電荷の放電も制御するものである。
【００１６】
次に、動作を説明する。
【００１７】
スタンバイ時には端子Ａに信号“１”が入力し、これにより電圧源６内のＰチャネルＭＯＳトランジスタ６ａがオフするとともに、トランジスタ１４がオンし、コンデンサ１１に充電されている電荷を放電してコンデンサ１１を初期化する。したがって、このとき、すなわちスタンバイ時、インバータ１２の入力が“０”になるので、その出力側の端子Ｙは“１”を出力する。なお、このとき、インバータ１３からの反転出力“０”によりトランジスタ７がオフし、差動増幅器１に電流が流れなくなる。よって、スタンバイ時、差動増幅器１に無駄な電流が流れなくなり低消費電流化が図れる。また、インバータ１３からの反転出力“０”によりトランジスタ１５がオンし、これに伴いトランジスタ９がオフする。また、電圧源６がオフしているのでトランジスタ１０もオフとなる。よって、コンデンサ１１への充電動作は停止する。したがって、スタンバイ時にコンデンサ１１を無駄に充電してしまう不都合が解消でき、低消費電流化が図れる。
【００１８】
作動状態になり端子Ａに信号“０”が入力すると、トランジスタ１４がオフし、コンデンサ１１の初期化が停止し、また電圧源６がオンしてトランジスタ４のゲートに基準電圧を出力するとともにトランジスタ１０をオンする。インバータ１３からの反転出力“１”によりトランジスタ７が動作し、トランジスタ１５がオフするので、差動増幅器１が動作可能な状態となる。
【００１９】
この状態で端子Ｘから発振信号が入力し、発振信号の電圧レベルが基準電圧により設定されるしきい値を越えると、トランジスタ９がオンし、コンデンサ１１を充電する。
【００２０】
したがって、発振が始まってから所定時間が経過し、発振の振幅が大きくなり、発振信号の電圧レベルが基準電圧により設定されるしきい値を繰り返し越えるとコンデンサ１１は徐々に充電されインバータ１２の出力が反転し検出出力“０”が発生する。逆に、端子Ｘを介して入力する発振出力の電圧レベルがそのしきい値を越えない場合、トランジスタ９はオフとなり、コンデンサ１１は充電されず、インバータ１２は検出出力“０”を出力しない。
【００２１】
このように、差動増幅回路を採用した場合、トランジスタ４のゲートに入力する基準電圧を変えることにより、簡単にしきい値を変更できる。さらに基準電圧はＩＣの他の回路ブロックからの信号により調整することも可能であるし、ＩＣ外部から直接電圧を与えて電圧を調整するようにしてもよい。例えば、図２に示したように電源間に複数の抵抗１６〜１６を直列に接続し、その抵抗１６同士の接続点の中の１つ端子を図１に示したトランジスタ４のゲートに接続するようにし、他の接続点はそれぞれトランジスタ１７〜１７を介して電源と接続し、トランジスタ１７のゲートをＩＣ内の他の回路ブロックからの２値信号またはＩＣ外部からの２値信号で制御することによりデジタル的に調整するようにしてもよい。また、図３に示すように電源間に抵抗１８とトランジスタ１９とを接続し、その接続点を図１に示したトランジスタ４のゲートに接続するようにし、トランジスタ１９のゲートをＩＣ内の他の回路ブロックからのアナログ信号またはＩＣ外部からのアナログ信号で制御することにより、アナログ的に比較基準電圧を調整するようにしてもよい。
【００２２】
なお、上記で差動増幅器はこれに限るものではない。例えば図４（ａ）（ｂ）（ｃ）に示したようなものを用いてもよい。なお、同図において、２０は能動負荷、２１、２２は抵抗、２３、２４はＰチャネルＭＯＳトランジスタ、２５、２６はＮチャネルＭＯＳトランジスタであり、前図と同一番号のものは、同一のものとする。
【００２３】
【発明の効果】
本発明によれば、第１の入力端子への基準電圧を変えることにより容易に発振検出レベルを変更でき、また電流制限手段により差動増幅器に流れる電流を制限するので、発振信号の振幅が小さい場合でも消費電流を小さくできる。
【図面の簡単な説明】
【図１】本発明の実施例を示した回路図。
【図２】図１の電圧源の他の例を示した回路図。
【図３】図１の電圧源の他の例を示した回路図。
【図４】図１の検出回路の要部を示した回路図。
【図５】従来の発振検出回路を示した回路図。
【符号の説明】
１差動増幅器
７電流制限手段
８制御回路
１２検出回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an oscillation detection circuit.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, an apparatus for detecting an oscillation output of an oscillation circuit is disclosed in Japanese Patent Application Laid-Open No. 7-193428. This uses the inverted potential (threshold) of a CMOS inverter to which the output of the oscillating unit is input as a detection level of oscillation.
[0003]
The operation will be briefly described with reference to FIG.
[0004]
When an oscillation signal is input to the inverter 101 via the terminal X and the voltage level of the oscillation signal is smaller than the inverted potential of the inverter 101 at the start of oscillation or the like, the output of the inverter 101 becomes "1" and the P-channel MOS The transistor 102 turns off. Therefore, the capacitor 103 is not charged, and the inverter 104 outputs “1” which is a non-detection signal.
[0005]
When the voltage level of the oscillation signal exceeds the inverted potential of the inverter 101, the output of the inverter 101 becomes "0", the transistor 102 is turned on, and the capacitor 103 is charged.
[0006]
If the voltage level of the oscillation signal repeatedly exceeds the inverted potential of the inverter 101 while the oscillation continues, the capacitor 103 is gradually charged, the output of the inverter 104 is inverted, and the detection signal “0” is generated.
[0007]
[Problems to be solved by the invention]
When the oscillation signal input from the terminal X has a large amplitude, the time during which a through current flows through the inverter 101 is short.
[0008]
However, when the oscillation signal input from the terminal X has a small amplitude, the time required for the through current to flow through the inverter 101 becomes long, which causes a problem when low current consumption is required in design.
[0009]
In addition, since the threshold value of the inverter 101 is generally determined by the size of the transistor that forms the inverter 101, when changing the threshold value, the size of the transistor must be changed.
[0010]
[Means for Solving the Problems]
According to the present invention, a reference voltage is input to a first input terminal of a differential amplifier, an oscillation signal is input to a second input terminal, and the potential of a capacitive element is changed according to the output. , The oscillation detection level can be easily changed by changing the reference voltage to the first input terminal.
[0011]
Further, since the current flowing through the differential amplifier is limited by the current limiting means, the current consumption can be reduced even when the amplitude of the oscillation signal is small.
[0012]
BEST MODE FOR CARRYING OUT THE INVENTION
According to the present invention, a differential amplifier having a first input terminal for inputting a reference voltage and a second input terminal for inputting an oscillation signal, current limiting means for limiting a current flowing through the differential amplifier, A control circuit for controlling charging or discharging of the capacitive element according to the output of the differential amplifier; and a detecting circuit for detecting a desired oscillation state of the oscillation signal input to the second input terminal based on the potential of the capacitive element. And a circuit.
[0013]
【Example】
Hereinafter, the present invention will be specifically described based on embodiments shown in the drawings.
[0014]
In FIG. 1, reference numeral 1 denotes a differential amplifier, which includes P-channel MOS transistors 2 and 3 and N-channel MOS transistors 4 and 5. The gate of the transistor 4 constitutes a first input terminal, and receives a reference voltage generated by the voltage source 6. The gate of the transistor 5 forms a second input terminal, and receives an oscillation signal from an oscillator (not shown) through a terminal X. Reference numeral 7 denotes an N-channel MOS transistor constituting a current limiting means. Reference numeral 8 denotes a control circuit comprising a P-channel MOS transistor 9 and an N-channel MOS transistor 10 connected between power supplies. 11 is a capacitor, 12 and 13 are inverters, 14 is an N-channel MOS transistor, and 15 is a P-channel MOS transistor. The inverter 12 forms a detection circuit.
[0015]
In this example, the signal input to the terminal A controls the current flowing through the differential amplifier 1 to control the ON / OFF of the differential amplifier 1 and also controls the discharge of the charge charged in the capacitor 11. Things.
[0016]
Next, the operation will be described.
[0017]
At the time of standby, a signal "1" is input to the terminal A, whereby the P-channel MOS transistor 6a in the voltage source 6 is turned off, the transistor 14 is turned on, and the electric charge stored in the capacitor 11 is discharged to discharge the capacitor 11. Is initialized. Therefore, at this time, that is, at the time of standby, the input of the inverter 12 becomes “0”, so that the output terminal Y outputs “1”. At this time, the transistor 7 is turned off by the inverted output “0” from the inverter 13, and no current flows to the differential amplifier 1. Therefore, at the time of standby, useless current does not flow through the differential amplifier 1 and low current consumption can be achieved. Further, the transistor 15 is turned on by the inverted output “0” from the inverter 13, and accordingly, the transistor 9 is turned off. Further, since the voltage source 6 is off, the transistor 10 is also off. Therefore, the operation of charging the capacitor 11 stops. Therefore, the disadvantage that the capacitor 11 is unnecessarily charged at the time of standby can be solved, and current consumption can be reduced.
[0018]
When a signal "0" is input to the terminal A and the transistor A is turned on, the transistor 14 is turned off, the initialization of the capacitor 11 is stopped, and the voltage source 6 is turned on to output the reference voltage to the gate of the transistor 4, and Turn 10 on. The transistor 7 is operated by the inverted output “1” from the inverter 13 and the transistor 15 is turned off, so that the differential amplifier 1 becomes operable.
[0019]
In this state, when an oscillation signal is input from the terminal X and the voltage level of the oscillation signal exceeds a threshold set by the reference voltage, the transistor 9 is turned on and the capacitor 11 is charged.
[0020]
Therefore, when a predetermined time elapses from the start of oscillation and the amplitude of the oscillation increases, and the voltage level of the oscillation signal repeatedly exceeds the threshold value set by the reference voltage, the capacitor 11 is gradually charged and the output of the inverter 12 is Are inverted to generate a detection output “0”. Conversely, when the voltage level of the oscillation output input via terminal X does not exceed the threshold value, transistor 9 is turned off, capacitor 11 is not charged, and inverter 12 does not output detection output "0".
[0021]
As described above, when the differential amplifier circuit is employed, the threshold value can be easily changed by changing the reference voltage input to the gate of the transistor 4. Further, the reference voltage can be adjusted by a signal from another circuit block of the IC, or the voltage may be adjusted by directly applying a voltage from outside the IC. For example, as shown in FIG. 2, a plurality of resistors 16 to 16 are connected in series between the power supplies, and one of the connection points of the resistors 16 is connected to the gate of the transistor 4 shown in FIG. In this way, the other connection points are connected to the power supply via the transistors 17 to 17, respectively, and the gate of the transistor 17 is controlled by a binary signal from another circuit block in the IC or a binary signal from outside the IC. May be adjusted digitally. Also, as shown in FIG. 3, a resistor 18 and a transistor 19 are connected between the power supplies, and the connection point is connected to the gate of the transistor 4 shown in FIG. 1, and the gate of the transistor 19 is connected to another gate in the IC. The comparison reference voltage may be adjusted in an analog manner by controlling with an analog signal from a circuit block or an analog signal from outside the IC.
[0022]
The differential amplifier is not limited to the above. For example, those shown in FIGS. 4A, 4B, and 4C may be used. In the figure, reference numeral 20 denotes an active load, reference numerals 21 and 22 denote resistors, reference numerals 23 and 24 denote P-channel MOS transistors, reference numerals 25 and 26 denote N-channel MOS transistors. I do.
[0023]
【The invention's effect】
According to the present invention, the oscillation detection level can be easily changed by changing the reference voltage to the first input terminal, and the current flowing through the differential amplifier is limited by the current limiting means, so that the amplitude of the oscillation signal is small. Even in this case, the current consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing an embodiment of the present invention.
FIG. 2 is a circuit diagram showing another example of the voltage source of FIG.
FIG. 3 is a circuit diagram showing another example of the voltage source of FIG. 1;
FIG. 4 is a circuit diagram showing a main part of the detection circuit of FIG. 1;
FIG. 5 is a circuit diagram showing a conventional oscillation detection circuit.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 Differential amplifier 7 Current limiting means 8 Control circuit 12 Detection circuit

Claims

基準電圧を入力する第１の入力端子と発振信号を入力する第２の入力端子とを有した差動増幅器と、
上記差動増幅器に流れる電流を制限する電流制限手段と、
上記差動増幅器の出力に応じて容量素子の充電または放電を制御する制御回路と、
上記容量素子の電位に基づいて、上記第２の入力端子に入力する発振信号の所望の発振状態を検出する検出回路と
を備えたことを特徴とする発振検出回路。A differential amplifier having a first input terminal for inputting a reference voltage and a second input terminal for inputting an oscillation signal;
Current limiting means for limiting the current flowing through the differential amplifier;
A control circuit that controls charging or discharging of the capacitive element according to the output of the differential amplifier,
A detection circuit for detecting a desired oscillation state of an oscillation signal input to the second input terminal based on a potential of the capacitive element.