JP3564944B2 - チップの実装方法 - Google Patents
チップの実装方法 Download PDFInfo
- Publication number
- JP3564944B2 JP3564944B2 JP13207997A JP13207997A JP3564944B2 JP 3564944 B2 JP3564944 B2 JP 3564944B2 JP 13207997 A JP13207997 A JP 13207997A JP 13207997 A JP13207997 A JP 13207997A JP 3564944 B2 JP3564944 B2 JP 3564944B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- chip
- solder
- copper
- gold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、チップのアルミ電極上にバンプを形成するチップの実装方法に関する。
【０００２】
【従来の技術】
フリップチップなどのチップを基板に接合するために、チップの電極上にバンプを形成する方法が知られている。そしてチップを基板に実装する際には、このバンプは基板の電極に半田付けされる。従来、チップの電極としてはアルミ電極が多用されており、またバンプとしては金バンプが多用されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、アルミ電極上に金バンプを形成し、この金バンプを半田付けする場合には、以下に述べるような接合強度の劣化が生じやすい。すなわち、金バンプを半田付けすると半田中の錫等の成分は金バンプ中に拡散する。そして時間の経過とともにこれらの成分はアルミ電極と金バンプの界面まで到達し、そこで錫はアルミとの合金を形成する。ところがこの錫とアルミの合金は脆いため、アルミ電極と金バンプの界面に沿ってこの合金層が形成されると、接合強度を劣化させることになる。そして、チップが使用される環境によっては基板とチップとの熱膨張率の差に起因する熱応力が繰り返し作用し、いわゆるヒートサイクルによってこの接合強度が劣化した部分が破断する場合があるという問題点があった。
【０００４】
そこで従来は、金バンプを形成する以前の半導体ウェハ工程において、チップの表面に半田ぬれ性がよい銅などの金属層をバリヤ層として形成し、この金属層のうち、アルミ電極以外の部分をエッチングで取り除いて電極を形成させることが行われていた。しかしながらこのような方法では、チップの表面に金属層を形成したり、また金属層をエッチングにより除去して電極を形成させる工程が新たに必要であるため、工程が面倒であって生産性が上がらず、またコストアップにもなるという問題点があった。
【０００５】
ところで、フリップチップなどバンプ付きのワークを基板に半田付けする場合、バンプの高さはより高いことが望まれる。これは、高いバンプの方が半田付け後に基板とチップの熱膨張の差によって生じる熱変形をより吸収しやすいこと、また基板のうねりなどによる高低差をより吸収できることによる。
【０００６】
そこで本発明は、半田付け後に接合強度の劣化を生じることがなく、しかも高さの高いバンプを形成することができるチップの実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のチップの実装方法は、チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、次にこの銅バンプを上面から押圧することにより銅バンプにフラット面を形成した後、このフラット面上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにした。
【０００８】
【発明の実施の形態】
上記構成の本発明によれば、チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、この銅バンプ上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにしたので、半田中の錫は銅バンプによって拡散が抑制されアルミ電極には到達せず、したがって強度劣化の原因となる錫とアルミの合金層が形成されることがない。また銅バンプと金バンプの高さが加え合わされるため全体として高さの高いバンプが形成できる。
【０００９】
次に、本発明の実施の形態を図面を参照して説明する。図１（ａ）、（ｂ）、（ｃ）は本発明の一実施の形態のチップの部分断面図、図２（ａ）、（ｂ）は、同チップおよび基板の部分断面図である。まず、バンプの形成方法について、図１を参照して説明する。図１（ａ）〜（ｃ）は、バンプの形成工程を工程順に示したものである。図１（ａ）において、チップ１の上面にはアルミ電極２が形成されており、電極２の周辺には絶縁膜３が形成されている。まず電極２上にワイヤボンディングにより銅バンプ４が形成される。５は、ワイヤボンディング時に生じるワイヤのテールである。
【００１０】
次に、図１（ｂ）に示すように、フラットニングツールにより銅バンプ４を上面から押圧して銅バンプ４の上面にフラット面ａを形成する。次いで、図１（ｃ）に示すように、銅バンプ４のフラット面ａ上にワイヤボンディングにより金バンプ７を形成する。このようにして形成されたバンプ９の高さＨは、銅バンプ４の高さに金バンプ７の高さを加え合わせたものとなるため、かなり高いものとなる。
【００１１】
なお、銅バンプ４の表面にフラット面ａを形成せずに金バンプ７を直接形成しても問題ないが、フラット面ａを形成して金バンプ７を形成した方が高さのばらつきを小さくすることができる。
【００１２】
次に、上記方法により形成されたバンプ９を有するチップ１の基板への実装について図２を参照して説明する。図２（ａ）において、基板１１の電極１２上には半田１３がプリコートされている。この半田１３はメッキ法やレベラ法などにより形成されている。この半田１３上にチップ１のバンプ９が搭載されるが、半田１３は金より柔らかいため、金バンプ７のテール８が半田１３にめり込んだ形となる。この後、チップ１を搭載した基板１１はリフロー炉に送られて加熱され、半田１３が溶融する。金バンプ７は半田ぬれ性が良好なため、図２（ｂ）に示すように、溶融状態の半田１３は表面張力により金バンプ７の表面に沿ってはい上がり、溶融状態の半田１３の上端部は銅バンプ４まで到達する。
【００１３】
しかし銅バンプ４はワイヤボンディングにより形成された後に大気中にさらされているため、銅バンプ４の表面には酸化膜４ａが生じており、半田ぬれ性は悪い。このため溶融状態の半田１３は銅バンプ４の表面に沿って更にはい上がることはなく、冷却固化した後の半田１３はアルミの電極２には接触しない。したがって、チップ１のアルミニウムの電極２が半田によって腐食されることがない。
【００１４】
また、半田付け後に金バンプ７中に拡散する錫等の半田１３中の成分は、銅バンプ４によって拡散が抑制されるため、チップ１のアルミ電極２までは到達しない。したがって、接合強度の劣化の原因となる錫とアルミの合金が形成されることがない。
【００１５】
また、上記方法で形成されたバンプを有するチップをプリコート半田が形成された電極に半田付けする場合には、半田付けされる部分は金バンプであるため表面に酸化膜を生じることがなく、したがってフラックスを必要とせずに電極に半田付けを行うことができる。このため、フラックスによる基板の回路電極の腐食が発生しない。
【００１６】
【発明の効果】
本発明は、チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、この銅バンプ上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにしたので、このバンプを基板に半田付けした場合に金バンプ中に拡散する半田中の錫は銅バンプによって拡散が抑制されてアルミの電極まで到達せず、したがって強度劣化の原因となる錫とアルミとの合金層が形成されることがなく、半田付け後の接合強度の劣化が発生しない。また銅バンプの表面は酸化膜により半田ぬれ性が悪いため、半田はチップのアルミ電極まで到達せず、アルミが半田により腐食されることがない。さらにワイヤボンディングにより銅バンプ上に金バンプを形成するようにしているので、銅バンプと金バンプの高さが加え合わされることとなり、エッチング設備などの複雑高価な設備を必要とせずに高さの高いバンプを形成することができる。このようにして形成されたバンプを基板に半田付けするに際してフラックスを使用する必要がないので、フラックスによる基板の回路電極の腐食を防止することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態のチップの部分断面図
（ｂ）本発明の一実施の形態のチップの部分断面図
（ｃ）本発明の一実施の形態のチップの部分断面図
【図２】（ａ）本発明の一実施の形態のチップおよび基板の部分断面図
（ｂ）本発明の一実施の形態のチップおよび基板の部分断面図
【符号の説明】
１ チップ
２ 電極
３ 絶縁膜
４ 銅バンプ
５ テール
６ フラットニングツール
７ 金バンプ
８ テール
１１ 基板
１２ 電極
１３ 半田
【発明の属する技術分野】
本発明は、チップのアルミ電極上にバンプを形成するチップの実装方法に関する。
【０００２】
【従来の技術】
フリップチップなどのチップを基板に接合するために、チップの電極上にバンプを形成する方法が知られている。そしてチップを基板に実装する際には、このバンプは基板の電極に半田付けされる。従来、チップの電極としてはアルミ電極が多用されており、またバンプとしては金バンプが多用されている。
【０００３】
【発明が解決しようとする課題】
しかしながら、アルミ電極上に金バンプを形成し、この金バンプを半田付けする場合には、以下に述べるような接合強度の劣化が生じやすい。すなわち、金バンプを半田付けすると半田中の錫等の成分は金バンプ中に拡散する。そして時間の経過とともにこれらの成分はアルミ電極と金バンプの界面まで到達し、そこで錫はアルミとの合金を形成する。ところがこの錫とアルミの合金は脆いため、アルミ電極と金バンプの界面に沿ってこの合金層が形成されると、接合強度を劣化させることになる。そして、チップが使用される環境によっては基板とチップとの熱膨張率の差に起因する熱応力が繰り返し作用し、いわゆるヒートサイクルによってこの接合強度が劣化した部分が破断する場合があるという問題点があった。
【０００４】
そこで従来は、金バンプを形成する以前の半導体ウェハ工程において、チップの表面に半田ぬれ性がよい銅などの金属層をバリヤ層として形成し、この金属層のうち、アルミ電極以外の部分をエッチングで取り除いて電極を形成させることが行われていた。しかしながらこのような方法では、チップの表面に金属層を形成したり、また金属層をエッチングにより除去して電極を形成させる工程が新たに必要であるため、工程が面倒であって生産性が上がらず、またコストアップにもなるという問題点があった。
【０００５】
ところで、フリップチップなどバンプ付きのワークを基板に半田付けする場合、バンプの高さはより高いことが望まれる。これは、高いバンプの方が半田付け後に基板とチップの熱膨張の差によって生じる熱変形をより吸収しやすいこと、また基板のうねりなどによる高低差をより吸収できることによる。
【０００６】
そこで本発明は、半田付け後に接合強度の劣化を生じることがなく、しかも高さの高いバンプを形成することができるチップの実装方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明のチップの実装方法は、チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、次にこの銅バンプを上面から押圧することにより銅バンプにフラット面を形成した後、このフラット面上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにした。
【０００８】
【発明の実施の形態】
上記構成の本発明によれば、チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、この銅バンプ上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにしたので、半田中の錫は銅バンプによって拡散が抑制されアルミ電極には到達せず、したがって強度劣化の原因となる錫とアルミの合金層が形成されることがない。また銅バンプと金バンプの高さが加え合わされるため全体として高さの高いバンプが形成できる。
【０００９】
次に、本発明の実施の形態を図面を参照して説明する。図１（ａ）、（ｂ）、（ｃ）は本発明の一実施の形態のチップの部分断面図、図２（ａ）、（ｂ）は、同チップおよび基板の部分断面図である。まず、バンプの形成方法について、図１を参照して説明する。図１（ａ）〜（ｃ）は、バンプの形成工程を工程順に示したものである。図１（ａ）において、チップ１の上面にはアルミ電極２が形成されており、電極２の周辺には絶縁膜３が形成されている。まず電極２上にワイヤボンディングにより銅バンプ４が形成される。５は、ワイヤボンディング時に生じるワイヤのテールである。
【００１０】
次に、図１（ｂ）に示すように、フラットニングツールにより銅バンプ４を上面から押圧して銅バンプ４の上面にフラット面ａを形成する。次いで、図１（ｃ）に示すように、銅バンプ４のフラット面ａ上にワイヤボンディングにより金バンプ７を形成する。このようにして形成されたバンプ９の高さＨは、銅バンプ４の高さに金バンプ７の高さを加え合わせたものとなるため、かなり高いものとなる。
【００１１】
なお、銅バンプ４の表面にフラット面ａを形成せずに金バンプ７を直接形成しても問題ないが、フラット面ａを形成して金バンプ７を形成した方が高さのばらつきを小さくすることができる。
【００１２】
次に、上記方法により形成されたバンプ９を有するチップ１の基板への実装について図２を参照して説明する。図２（ａ）において、基板１１の電極１２上には半田１３がプリコートされている。この半田１３はメッキ法やレベラ法などにより形成されている。この半田１３上にチップ１のバンプ９が搭載されるが、半田１３は金より柔らかいため、金バンプ７のテール８が半田１３にめり込んだ形となる。この後、チップ１を搭載した基板１１はリフロー炉に送られて加熱され、半田１３が溶融する。金バンプ７は半田ぬれ性が良好なため、図２（ｂ）に示すように、溶融状態の半田１３は表面張力により金バンプ７の表面に沿ってはい上がり、溶融状態の半田１３の上端部は銅バンプ４まで到達する。
【００１３】
しかし銅バンプ４はワイヤボンディングにより形成された後に大気中にさらされているため、銅バンプ４の表面には酸化膜４ａが生じており、半田ぬれ性は悪い。このため溶融状態の半田１３は銅バンプ４の表面に沿って更にはい上がることはなく、冷却固化した後の半田１３はアルミの電極２には接触しない。したがって、チップ１のアルミニウムの電極２が半田によって腐食されることがない。
【００１４】
また、半田付け後に金バンプ７中に拡散する錫等の半田１３中の成分は、銅バンプ４によって拡散が抑制されるため、チップ１のアルミ電極２までは到達しない。したがって、接合強度の劣化の原因となる錫とアルミの合金が形成されることがない。
【００１５】
また、上記方法で形成されたバンプを有するチップをプリコート半田が形成された電極に半田付けする場合には、半田付けされる部分は金バンプであるため表面に酸化膜を生じることがなく、したがってフラックスを必要とせずに電極に半田付けを行うことができる。このため、フラックスによる基板の回路電極の腐食が発生しない。
【００１６】
【発明の効果】
本発明は、チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、この銅バンプ上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにしたので、このバンプを基板に半田付けした場合に金バンプ中に拡散する半田中の錫は銅バンプによって拡散が抑制されてアルミの電極まで到達せず、したがって強度劣化の原因となる錫とアルミとの合金層が形成されることがなく、半田付け後の接合強度の劣化が発生しない。また銅バンプの表面は酸化膜により半田ぬれ性が悪いため、半田はチップのアルミ電極まで到達せず、アルミが半田により腐食されることがない。さらにワイヤボンディングにより銅バンプ上に金バンプを形成するようにしているので、銅バンプと金バンプの高さが加え合わされることとなり、エッチング設備などの複雑高価な設備を必要とせずに高さの高いバンプを形成することができる。このようにして形成されたバンプを基板に半田付けするに際してフラックスを使用する必要がないので、フラックスによる基板の回路電極の腐食を防止することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の一実施の形態のチップの部分断面図
（ｂ）本発明の一実施の形態のチップの部分断面図
（ｃ）本発明の一実施の形態のチップの部分断面図
【図２】（ａ）本発明の一実施の形態のチップおよび基板の部分断面図
（ｂ）本発明の一実施の形態のチップおよび基板の部分断面図
【符号の説明】
１ チップ
２ 電極
３ 絶縁膜
４ 銅バンプ
５ テール
６ フラットニングツール
７ 金バンプ
８ テール
１１ 基板
１２ 電極
１３ 半田
Claims (1)
- チップのアルミ電極上にワイヤボンディングによって銅バンプを形成し、次にこの銅バンプ上にワイヤボンディングにより金バンプを形成し、この金バンプを基板に半田付けするチップの実装方法であって、溶融した半田のはい上がりを前記銅バンプの表面の酸化膜によって防止することにより前記アルミ電極に溶融した半田を接触させないようにしたことを特徴とするチップの実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207997A JP3564944B2 (ja) | 1997-05-22 | 1997-05-22 | チップの実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13207997A JP3564944B2 (ja) | 1997-05-22 | 1997-05-22 | チップの実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10321633A JPH10321633A (ja) | 1998-12-04 |
| JP3564944B2 true JP3564944B2 (ja) | 2004-09-15 |
Family
ID=15073026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13207997A Expired - Lifetime JP3564944B2 (ja) | 1997-05-22 | 1997-05-22 | チップの実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3564944B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026147A1 (fr) * | 1999-10-04 | 2001-04-12 | Seiko Epson Corporation | Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique |
| US6940178B2 (en) | 2001-02-27 | 2005-09-06 | Chippac, Inc. | Self-coplanarity bumping shape for flip chip |
| US6495397B2 (en) * | 2001-03-28 | 2002-12-17 | Intel Corporation | Fluxless flip chip interconnection |
| JP6587107B2 (ja) | 2016-05-12 | 2019-10-09 | パナソニックＩｐマネジメント株式会社 | 回路部材の接続方法 |
-
1997
- 1997-05-22 JP JP13207997A patent/JP3564944B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10321633A (ja) | 1998-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4920074A (en) | Surface mount plastic package semiconductor integrated circuit, manufacturing method thereof, as well as mounting method and mounted structure thereof | |
| EP0473929B1 (en) | Method of forming a thin film electronic device | |
| JP2007268613A (ja) | 拡散はんだ付け方法 | |
| JP5578326B2 (ja) | リード部品及びその製造方法、並びに半導体パッケージ | |
| JP2000031204A (ja) | 半導体パッケージの製造方法 | |
| JPH1050708A (ja) | 金属バンプ、金属バンプの製造方法、接続構造体 | |
| JP5427394B2 (ja) | 半導体装置の製造方法 | |
| US5115964A (en) | Method for bonding thin film electronic device | |
| JP2008109059A (ja) | 電子部品の基板への搭載方法及びはんだ面の形成方法 | |
| JP2007059485A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
| JP7215206B2 (ja) | 半導体装置の製造方法 | |
| US5023697A (en) | Semiconductor device with copper wire ball bonding | |
| JP3564944B2 (ja) | チップの実装方法 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP4547252B2 (ja) | 集積回路パッケージにおける半田接合信頼性を改善するシステム及び方法 | |
| JPH07288255A (ja) | はんだバンプの形成方法 | |
| JP3631230B2 (ja) | 予備ハンダの形成方法 | |
| JP3307262B2 (ja) | 半田バンプの形成方法 | |
| JPH1123656A (ja) | フリップチップｉｃの検査方法及び検査用基板 | |
| JPH05315517A (ja) | 半導体装置 | |
| JPH09275106A (ja) | バンプの構造と形成方法 | |
| JPH10215064A (ja) | 弱耐熱性電子部品の実装方法 | |
| JPH11145363A (ja) | 半導体装置 | |
| JP3301352B2 (ja) | フリップチップ実装方法 | |
| Hlina et al. | Alternative interconnection methods for bare die electronic components |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040416 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040518 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080618 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090618 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100618 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110618 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120618 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |