JP3562964B2 - スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 - Google Patents
スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 Download PDFInfo
- Publication number
- JP3562964B2 JP3562964B2 JP18304698A JP18304698A JP3562964B2 JP 3562964 B2 JP3562964 B2 JP 3562964B2 JP 18304698 A JP18304698 A JP 18304698A JP 18304698 A JP18304698 A JP 18304698A JP 3562964 B2 JP3562964 B2 JP 3562964B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- time difference
- time
- phase difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Pulse Circuits (AREA)
Description
【発明の属する技術分野】
本発明は半導体集積回路、特にデータ送受信回路に関する。
【0002】
【従来の技術】
半導体チップ間のデータ転送レートの増大にともない、クロック信号とデータ信号の間のスキューが問題となっている。ここで、スキューとは、並列に読み取られるべきビットの間の非同期をいう。クロック・データ間のスキューが存在すると、通常はデータ・データ間のスキューも存在することとなる。したがって、スキューが存在すると正確なデータ転送をすることができない。
【0003】
一般に、高速なデータ転送が要求される場合には、複数の信号間の位相差によるスキュー(以下、「第1のスキュー」とする。)を抑制するために、DLL(Delay Lock Loop)、PLL(Phase Lock Loop)等を用いて、信号の出力タイミング調整が行われている。この出力タイミング調整により、複数のデータ信号およびクロック信号の位相が一致し、第1のスキューが抑制される。
【0004】
【発明が解決しようとする課題】
しかし、データ転送速度がさらに高速になると、1つの信号の立ち上がり時間と他の1つの信号の立ち下がり時間との時間差によるスキュー(以下、「第2のスキュー」とする。)が問題となる。一般に、同一の半導体チップから出力される信号であっても、トランジスタの製造プロセスのばらつきや、チップの使用温度条件等により、信号の立ち上がり時間と立ち下がり時間の違いが存在する。信号の周波数が、500MHzレベルに達すると、信号の確定期間の最大値は、立ち上がり時間と立ち下がり時間を含め1nsとなる。そのため、信号の立ち上がり時間と立ち下がり時間との差は、信号の確定期間のうちの数%を占めるようになり、その期間は、信号の不確定期間となる。
【0005】
図9は、チップ間のデータ転送をする場合に、信号の立ち上がり時間と立ち下がり時間との時間差による第2のスキューが発生する様子を示す。図9を参照して、1つの信号がLレベルからHレベルに立ち上がり、別の1つの信号がHレベルからLレベルに立ち下がる場合を考える。デジタル信号の値は、所定の参照電圧を超えるか否かによって、HレベルであるかLレベルであるかが判断される。そのため、ドライバのオン、オフのタイミング調整のような出力タイミング調整により、2つの信号の立ち上がりと立ち下がりが同時に開始されても、2つの信号のHレベルとLレベルの間における変化が同時に生じたことにはならない。すなわち、信号の立ち上がり時間と立ち下がり時間の時間差(Tdrf)による第2のスキューが発生する。上述の出力タイミング調整によって、複数の信号間の位相差による第1のスキューを抑制できるが、複数の信号の立ち上がり時間と立ち下がり時間の時間差による第2のスキューを抑制することはできない。
【0006】
本発明は、システムを構築した後に、上記第1のスキューを抑制した上で、上記第2のスキューをも抑制することを目的とする。
【0007】
【課題を解決するための手段】
本発明による信号伝送システムは、第1の信号と、該第1の信号と同一の位相の同一信号である第2の信号とを送信する信号送信回路と、前記信号送信回路により送信された前記第1の信号と前記第2の信号とを受信する信号受信回路と、前記信号受信回路により受信された前記第1の信号と前記第2の信号の位相差を検知する位相差検知回路と、前記位相差を補正する位相差補正回路と、前記位相差補正回路によって位相差が補正された前記第1の信号と第2の信号とが、相互に位相を反転させた状態で前記信号送信回路から送信されて前記信号受信回路にて受信された第1の信号の立ち上がり時間と、該第1の信号と位相が反転した状態で前記信号受信回路にて受信された第2の信号の立ち下がり時間との時間差を検知する時間差検知回路と、前記時間差を補正する時間差補正回路とを備え、これにより上記目的が達成される。
【0008】
前記信号送信回路は前記信号を駆動する、駆動能力の異なる複数のドライバ回路を備え、前記位相差と前記時間差を補正する期間には、前記位相差と前記時間差を補正しない期間に使用する前記ドライバ回路の駆動能力に比べて駆動能力の小さい前記ドライバ回路を使用してもよい。
【0009】
前記信号受信回路は参照電圧に基づいて前記信号の状態を判別し、前記時間差補正回路は、前記参照電圧を調整することにより前記時間差を補正してもよい。
【0010】
前記信号送信回路は信号を駆動するドライバ回路を備え、前記時間差補正回路は、前記ドライバ回路の駆動能力を調整することにより前記時間差を補正してもよい。
【0011】
前記信号送信回路は信号を駆動するドライバ回路を備え、前記時間差補正回路は、前記ドライバ回路の基板電圧を調整することにより前記時間差を補正してもよい。
【0012】
また、本発明による信号伝送方法は、第1の信号と、該第1の信号と同一の位相の同一信号である第2の信号とを送信するステップと、送信された前記第1の信号と前記第2の信号とを受信するステップと、受信された前記第1の信号と前記第2の信号の位相差を調整するステップと、位相差が補正された前記第1の信号と第2の信号とを、相互に位相を反転させた状態で送信するステップと、相互に位相が反転した状態で送信される前記第1の信号と第2の信号とを受信する第2の受信ステップと、その後に、その第2の受信ステップにおいて受信された第1の信号の立ち上がり時間と、その第2の受信ステップにおいて受信された第2の信号の立ち下がり時間との時間差を調整するステップとを包含し、これにより上記目的が達成される。
【0013】
前記位相差を調整するステップは、前記位相差を検知するステップと、検知された前記位相差を補正するステップとを包含し、前記時間差を調整するステップは、前記時間差を検知するステップと、検知された前記時間差を補正するステップとを包含してもよい。
【0014】
【発明の実施の形態】
はじめに、本発明の原理を説明する。本発明による信号伝送システムにおける第1および第2のスキューの抑制は、以下の手順により行われる。
【0015】
まず、信号送信回路が参照信号とテスト信号を送信する。ここで、参照信号とテスト信号は同一内容の信号であり、信号送信回路においては同位相である。信号受信回路は、送信された参照信号とテスト信号を受信する。受信された参照信号とテスト信号の間には、伝搬経路の違いによる位相差が生じている。位相差検知回路は参照信号とテスト信号の間の位相差を検知し、位相差補正回路は検知された位相差を補正する。これにより、信号間の位相差による第1のスキューが抑制される。
【0016】
位相差の補正が終了すると、信号送信回路は送信中のテスト信号を反転させる。これにより、信号送信回路は参照信号と参照信号を反転させたテスト信号とを送信することになる。信号受信回路は、送信された参照信号とテスト信号を受信する。受信された参照信号およびテスト信号には、立ち上がり時間と立ち下がり時間との時間差が存在する。時間差検知回路は一方の信号の立ち上がり時間と他方の信号の立ち下がり時間との時間差を検知し、時間差補正回路は検知された時間差を補正する。これにより、信号の立ち上がり時間と立ち下がり時間との時間差による第2のスキューが抑制される。
【0017】
以下、図面を参照して本発明の実施の形態を説明する。
【0018】
(実施形態1)
図1は、本発明の実施形態1の信号伝送システム100の構成を示す。信号伝送システム100は、信号の立ち上がり時間と立ち下がり時間の時間差により発生するスキューを抑制するための調整機能を備えている。信号伝送システム100は、信号送信ブロック1と、信号受信ブロック2とを備える。
【0019】
信号送信ブロック1は、信号発生回路4と、ドライバ回路5とを備える。信号送信ブロック1は、信号発生回路4が発生した参照信号およびテスト信号をドライバ5を用いて送信する。信号発生回路4は、参照信号DRefSおよびテスト信号TDSを発生する。ドライバ5は、参照信号DRefSとテスト信号TDSの出力タイミングを調整し、参照信号DRefとテスト信号TDを出力する。参照信号DRefは参照信号DRefSの出力タイミングを調整したものであり、テスト信号TDはテスト信号TDSの出力タイミングを調整したものである。
【0020】
信号受信ブロック2は、レシーバ6と、スキュー抑制回路3とを備える。信号受信ブロック2は、信号送信ブロック1から送信された参照信号およびテスト信号をレシーバ6により受信し、スキュー抑制回路3により参照信号とテスト信号との間のスキューを抑制する。レシーバ6は、信号送信ブロック1が出力した参照信号DRefとテスト信号TDを受信し、デジタル信号としての波形を整形した参照信号DRef1とテスト信号TD1を出力する。参照信号DRef1は参照信号DRefの波形を整形したものであり、テスト信号TD1はテスト信号TDの波形を整形したものである。レシーバ6における波形の整形は、対象となる受信した信号の電圧が参照電圧Vrefを超えるか否かにより行われる。レシーバ6は、例えば、一方の入力を参照電圧Vrefとし他方の入力を受信信号とした差動増幅器により構成される。
【0021】
スキュー抑制回路3は、遅延調整回路7と、位相比較器8と、位相比較器9と、オフセット調整回路10とを備える。スキュー抑制回路3は、2つの位相比較器8、9により参照信号とテスト信号とを比較し、比較の結果に基づいて遅延調整回路7とオフセット調整回路10によりスキュー抑制のための調整を行う。遅延調整回路7は、レシーバ6が出力する参照信号DRef1をそのまま参照信号DRef1Dとして出力し、テスト信号TD1に所定の遅延を施してテスト信号TD1Dとして出力する。遅延調整回路7におけるテスト信号の遅延時間は、位相比較器8が出力するフィードバック信号PDOUT1により規定される。位相比較器8は、遅延調整回路7が出力する参照信号DRef1Dとテスト信号TD1Dとの位相を信号の立ち上がりエッジについて比較し、比較の結果に基づいてフィードバック信号PDOUT1を出力する。位相比較器9は、参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエッジの時間差を検知し、検知の結果に基づいて検知信号PDOUT2を出力する。オフセット調整回路10は、位相比較器9が出力する検知信号PDOUT2に基づいて、参照電圧Vrefの値を変化させる。
【0022】
信号伝送システム100においては、上述のように第1のスキュー抑制のための調整が行われた後、第2のスキュー抑制のための調整が行われる。具体的には、最初に同一内容の参照信号DRefとテスト信号TDを送信し、2つの信号の立ち上がりエッジの位相差をなくすようにテスト信号TD1を遅延させることにより、第1のスキューを抑制する。次に、互いに反転した内容の参照信号DRefとテスト信号TDを送信し、参照信号DRef1の立ち上がりエッジとテスト信号TD1の立ち下がりエッジを揃えるように参照電圧Vrefを調整することにより、第2のスキューを抑制する。第1のスキュー抑制のための調整は遅延調整回路7および位相比較器8により行われ、第2のスキュー抑制のための調整は位相比較器9およびオフセット調整回路10により行われる。以下、それぞれの調整手順について詳細に説明する。
【0023】
図2は、信号伝送システム100において、第1のスキュー抑制のために遅延調整回路7によりテスト信号TD1Dの位相が調整されるまでの各信号のタイミングチャートである。図2に示されるように、信号送信ブロック1の信号発生回路4は、同位相の参照信号DRefSおよびテスト信号TDSを発生する。ドライバ5は、信号発生回路4が発生した信号の出力タイミングを調整した信号である参照信号DRefおよびテスト信号TDを出力する。信号送信ブロック1から信号受信ブロック2に信号が送信される際に、参照信号DRefとテスト信号TDの伝搬経路の違いにより、参照信号DRefとテスト信号TDの信号の間に図2に示されるような遅延時間差DL1が生じる。その結果、信号受信ブロック2のレシーバ6が出力する参照信号DRef1とテスト信号TD1の間には、遅延時間差DL1だけ位相差が生じる。
【0024】
初期状態において遅延調整回路7はテスト信号TD1を遅延させないため、参照信号DRef1がそのまま参照信号DRef1Dとして出力され、テスト信号TDがそのままテスト信号TD1Dとして出力される。位相比較器8は、入力された参照信号DRef1Dとテスト信号TD1Dの立ち上がりエッジの位相差を検知し、検知結果をフィードバック信号PDOUT1として出力する。遅延調整回路7は、フィードバック信号PDOUT1としてパルスが入力されると、テスト信号TD1Dの立ち上がりエッジが参照信号DRef1の立ち上がりエッジと一致するまでテスト信号TD1Dを遅延させる。このように、遅延調整回路7がテスト信号TD1に遅延時間差DL1を付加することにより、参照信号DRef1Dとテスト信号TD1Dの立ち上がりエッジの位相整合が行われる。その結果、参照信号DRef1Dとテスト信号TD1Dの位相差による第1のスキューが抑制される。
【0025】
ここで、遅延調整回路7、位相比較器8は、DLL、PLL等に用いられる回路により、容易に実現できる。また、高速データ転送を行う送受信システムにおいては、各信号線は特性がほぼ等しくなるように設計されている。そのため、テスト信号TDと参照信号DRefはほぼ同条件で送受信でき、上記の参照信号DRef1Dとテスト信号TD1Dの立ち上がりエッジの位相整合は容易に行われる。なお、参照信号DRef1がテスト信号TD1に対して遅延している場合には、参照信号DRef1に遅延時間差DL1を付加すればよい。また、位相比較器8は、参照信号DRef1とテスト信号TD1の立ち上がりエッジ同士の位相差でなく、立ち下がりエッジ同士の位相差を検知してもよい。
【0026】
図3は、信号伝送システム100において、第2のスキュー抑制のために、参照信号DRef1の立ち上がりエッジとテスト信号TD1の立ち下がりエッジが一致するように、オフセット調整回路10により参照電圧Vrefが調整されるまでの各信号のタイミングチャートである。図3に示されるように、信号送信ブロック1の信号発生回路4は、参照信号DRefSおよび参照信号DRefSを反転させたテスト信号TDSを発生する。ドライバ5は、信号発生回路4が発生した信号の出力タイミングを調整した信号である参照信号DRefおよびテスト信号TDを出力する。上述したように、信号送信ブロック1から信号受信ブロック2に信号が送信される際に生じる遅延時間差により、信号受信ブロック2のレシーバ6が出力する参照信号DRefとテスト信号TDの間には遅延時間差DL1の位相差が生じている。また、上述した信号の立ち上がり時間と信号の立ち下がり時間の時間差により、参照信号DRefの立ち上がりエッジとテスト信号TDの立ち下がりエッジとの間にはさらに時間差DL2が生じている。すなわち、参照信号DRefの立ち上がりエッジとテスト信号TDの立ち下がりエッジとの間には、DL1+DL2の時間差が存在している。このDL1+DL2の時間差は、レシーバ6から出力される参照信号DRef1とテスト信号TD1の間にも現れる。しかし、遅延調整回路7がテスト信号TD1をDL1だけ遅延させているため、参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエッジとの間には時間差DL2のみが現れる。
【0027】
オフセット調整回路10は、この時間差DL2を補正するように参照電圧Vref1を調整する。遅延調整回路7が出力する参照信号DRef1Dとテスト信号TD1Dは、位相比較器9にも入力される。位相比較器9は、参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエッジとの間の時間差の存在を検知すると、検知信号PDOUT2としてパルスを出力する。オフセット調整回路10は、検知信号PDOUT2としてパルスが入力されると、レシーバ6の参照電圧Vrefにオフセットを与えて調整する。
【0028】
図4は、オフセット調整回路10によるレシーバ6のオフセット調整の原理を示す。通常の場合、参照電圧Vrefは図4の点線で示される信号振幅の中央に設定されている。そのため、図4の場合、レシーバ6が信号の立ち上がりエッジと信号の立ち下がりエッジを受信するとき、信号電圧が参照電圧Vrefに達するまでの時間にTpdの時間差が生じる。信号電圧が参照電圧Vrefに達するまでの時間は参照電圧Vrefを変化させることにより変化するから、参照電圧Vrefを調整することにより、時間差Tpdを補正することが可能である。すなわち、参照電圧Vrefにオフセットを与えて調整することにより、レシーバ6が出力する参照信号DRef1の立ち上がりエッジとテスト信号TD1の立ち下がりエッジの時間差を補正することができる。
【0029】
図5は、オフセット調整回路10の一例を示す。シフトレジスタの値はある値にセットされ、シフトレジスタは入力される検知信号PDOUT2のパルスごとにセットされた値をシフトする。シフトレジスタからの出力により3つのスイッチのうちの1つがONになり、用意された電位(V1、V2、V3)のうちのいずれかが参照電圧Vrefとして出力される。すなわち、検知信号PDOUT2に従って参照電圧Vrefの電位を順々に切り換えることにより、参照電圧Vrefの調整を実現する。なお、オフセット調整回路10は図5の回路例に限られず、チャージポンプ等によっても実現可能である。
【0030】
以上の手順により、信号の立ち上がり時間と立ち下がり時間との時間差を補正して、参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエッジを一致させることができる。これにより、信号の立ち上がり時間と立ち下がり時間との時間差による第2のスキューを抑制することが可能となる。
【0031】
なお、データ信号線におけるスキュー抑制のための調整をする場合に、参照信号DRefを送信する信号線としてテスト信号TDを送信するデータ信号線と別のデータ信号線を用いると、調整時の参照信号用の信号線を設けることなくスキュー抑制のための調整をすることが可能となる。さらに、調整時にドライバ5として駆動能力の低いものを用いることにより、信号の立ち上がり時間と立ち下がり時間との時間差を拡大することができる。例えば、ドライバ5がCMOS回路である場合には、PMOSトランジスタとNMOSトランジスタのサイズ比を同じにしながら、絶対値を小さくする。信号の立ち上がり時間と立ち下がり時間との時間差を拡大することにより、信号間の位相差の検知と調整を容易にすることが可能である。調整時にドライバ5として駆動能力の低いものを用いた場合は、実動作時には本来用いるべき駆動能力の高いドライバを用いる。
【0032】
(実施形態2)
図6は、本発明の実施形態2の信号伝送システム600の構成を示す。信号伝送システム600は、上述した信号伝送システム100と同様に、第1のスキューと第2のスキューの抑制のための調整機能を備えている。信号伝送システム600の構成は、信号送信ブロック1がオフセット調整回路10を備えず、信号受信ブロック2がドライバ制御回路11を備えていること以外は、信号伝送システム100の構成と同様である。ドライバ制御回路11は、入力された検知信号PDOUT2に基づいてドライバ5の駆動能力を調整する。
【0033】
信号伝送システム600がテスト信号TD1Dを遅延させて、第1のスキューを抑制する手順は実施形態1と同様である。本実施形態においては、ドライバ制御回路11がドライバ5の駆動能力を調整することにより、信号の立ち上がり時間と立ち下がり時間との時間差の補正を行う点で実施形態1と異なる。
【0034】
図7は、信号伝送システム600において、参照信号DRefの立ち上がり時間とテスト信号TDの立ち下がり時間が一致するように、ドライバ制御回路11がドライバ5の駆動能力を調整するまでの各信号のタイミングチャートである。位相比較器9は、図7に示される参照信号DRef1Dの立ち上がりエッジとTD1Dの立ち下がりエッジの時間差を検知すると、検知信号PDOUT2としてパルスを出力する。検知信号PDOUT2としてパルスが出力されると、ドライバ制御回路11はドライバ5に含まれるテスト信号TDを送信するためのドライバの駆動能力を調整する。ドライバ制御回路11がドライバ5の駆動能力の調整をすることにより、テスト信号TDの傾きを調整し、参照信号DRefの立ち上がり時間とテスト信号TDの立ち下がり時間を一致させることができる。これにより、参照信号DRef1Dの立ち上がりエッジとテスト信号TD1Dの立ち下がりエッジを一致させ、信号の立ち上がり時間と立ち下がり時間の時間差による第2のスキューを抑制することが可能となる。
【0035】
図8は、ドライバ制御回路11の回路例を示す。図8において、ドライバ制御回路11は、シフトレジスタ111とデコーダ112を備えている。シフトレジスタ111の値はある値にセットされ、シフトレジスタ111は入力される検知信号PDOUT2のパルスごとにセットされた値をシフトする。デコーダ112は、シフトレジスタ111の保持する値に応じて、ドライバ5のトランジスタサイズを変更する。具体的には、デコーダ112はその出力により、ドライバ5のONとなるトランジスタの数を制御する。ONとなるトランジスタの数が多いほど、ドライバ5の駆動能力は大きくなる。なお、ドライバ5の駆動能力の制御はトランジスタサイズの調整に限られず、ドライバ5の基板電位の調整によっても実現することが可能である。
【0036】
【発明の効果】
本発明の信号伝送システムおよび信号伝送方法によれば、信号間の位相差を補正することにより第1のスキューを抑制し、信号の立ち上がり時間と立ち下がり時間との時間差を補正することにより第2のスキューを抑制することができる。その結果、高速なデータ転送をする場合であってもクロック信号とデータ信号との間のスキューを抑制し、正確なデータ転送をすることが可能となる。
【図面の簡単な説明】
【図1】本発明の実施形態1の信号伝送システムの構成を示す図である。
【図2】本発明の実施形態1の信号伝送システムにおいて、遅延調整回路によりテスト信号の位相が調整されるまでの各信号のタイミングチャートである。
【図3】本発明の実施形態1の信号伝送システムにおいて、オフセット調整回路により参照電圧が調整されるまでの各信号のタイミングチャートである。
【図4】本発明の実施形態1の信号伝送システムにおける、オフセット調整回路によるレシーバのオフセット調整の原理を示す図である。
【図5】本発明の実施形態1の信号伝送システムが備えるオフセット調整回路の一例を示す図である。
【図6】本発明の実施形態2の信号伝送システムの構成を示す図である。
【図7】本発明の実施形態2の信号伝送システムにおいて、ドライバ制御回路がドライバの駆動能力を調整するまでの各信号のタイミングチャートである。
【図8】本発明の実施形態2の信号伝送システムが備えるドライバ制御回路の一例を示す図である。
【図9】チップ間のデータ転送をする場合に、信号の立ち上がり時間と立ち下がり時間の時間差によるスキューが発生する様子を示す図である。
【符号の説明】
1 信号送信ブロック
2 信号受信ブロック
3 スキュー抑制回路
4 信号発生回路
5 ドライバ
6 レシーバ
7 遅延調整回路
8、9 位相比較器
10 オフセット調整回路
11 ドライバ制御回路
100、600 信号伝送システム
111 シフトレジスタ
112 デコーダ
Claims (7)
- 第1の信号と、該第1の信号と同一の位相の同一信号である第2の信号とを送信する信号送信回路と、
前記信号送信回路により送信された前記第1の信号と前記第2の信号とを受信する信号受信回路と、
前記信号受信回路により受信された前記第1の信号と前記第2の信号の位相差を検知する位相差検知回路と、
前記位相差を補正する位相差補正回路と、
前記位相差補正回路によって位相差が補正された前記第1の信号と第2の信号とが、相互に位相を反転させた状態で前記信号送信回路から送信されて前記信号受信回路にて受信された第1の信号の立ち上がり時間と、該第1の信号と位相が反転した状態で前記信号受信回路にて受信された第2の信号の立ち下がり時間との時間差を検知する時間差検知回路と、
前記時間差を補正する時間差補正回路と、
を備えた信号伝送システム。 - 前記信号送信回路は前記信号を駆動する、駆動能力の異なる複数のドライバ回路を備え、前記位相差と前記時間差を補正する期間には、前記位相差と前記時間差を補正しない期間に使用する前記ドライバ回路の駆動能力に比べて駆動能力の小さい前記ドライバ回路を使用する、請求項1に記載の信号伝送システム。
- 前記信号受信回路は参照電圧に基づいて前記信号の状態を判別し、
前記時間差補正回路は、前記参照電圧を調整することにより前記時間差を補正する、請求項1に記載の信号伝送システム。 - 前記信号送信回路は信号を駆動するドライバ回路を備え、
前記時間差補正回路は、前記ドライバ回路の駆動能力を調整することにより前記時間差を補正する、請求項1に記載の信号伝送システム。 - 前記信号送信回路は信号を駆動するドライバ回路を備え、
前記時間差補正回路は、前記ドライバ回路の基板電圧を調整することにより前記時間差を補正する、請求項1に記載の信号伝送システム。 - 第1の信号と、該第1の信号と同一の位相の同一信号である第2の信号とを送信するステップと、
送信された前記第1の信号と前記第2の信号とを受信するステップと、
受信された前記第1の信号と前記第2の信号の位相差を調整するステップと、
位相差が補正された前記第1の信号と第2の信号とを、相互に位相を反転させた状態で送信するステップと、
相互に位相が反転した状態で送信される前記第1の信号と第2の信号とを受信する第2の受信ステップと、
その後に、その第2の受信ステップにおいて受信された第1の信号の立ち上がり時間と、その第2の受信ステップにおいて受信された第2の信号の立ち下がり時間との時間差を調整するステップと、
を包含する信号伝送方法。 - 前記位相差を調整するステップは、
前記位相差を検知するステップと、
検知された前記位相差を補正するステップと、
を包含し、
前記時間差を調整するステップは、
前記時間差を検知するステップと、
検知された前記時間差を補正するステップと、
を包含する、請求項6に記載の信号伝送方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18304698A JP3562964B2 (ja) | 1998-06-29 | 1998-06-29 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18304698A JP3562964B2 (ja) | 1998-06-29 | 1998-06-29 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000022677A JP2000022677A (ja) | 2000-01-21 |
JP3562964B2 true JP3562964B2 (ja) | 2004-09-08 |
Family
ID=16128805
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18304698A Expired - Fee Related JP3562964B2 (ja) | 1998-06-29 | 1998-06-29 | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3562964B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19918512C1 (de) * | 1999-04-23 | 2000-11-16 | Daimler Chrysler Ag | Schaltungsanordnung mit einer Reduktionsschaltung zur Reduktion von Störlängsspannungen auf einer Zweidrahtleitung |
WO2002072317A1 (fr) | 2001-03-09 | 2002-09-19 | Japan Science And Technology Corporation | Systeme de robot audiovisuel |
KR100486261B1 (ko) * | 2002-09-16 | 2005-05-03 | 삼성전자주식회사 | 스큐가 없는 듀얼 레일 버스 드라이버 |
JP5699548B2 (ja) * | 2010-11-08 | 2015-04-15 | 富士ゼロックス株式会社 | 信号伝送回路、スキュー補正方法及び画像読取装置 |
JP6394130B2 (ja) | 2014-07-09 | 2018-09-26 | 株式会社ソシオネクスト | 出力回路 |
-
1998
- 1998-06-29 JP JP18304698A patent/JP3562964B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000022677A (ja) | 2000-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100486256B1 (ko) | 듀티사이클 보정회로를 구비하는 반도체 메모리 장치 및상기 반도체 메모리 장치에서 클럭신호를 보간하는 회로 | |
US6525581B1 (en) | Duty correction circuit and a method of correcting a duty | |
US6642760B1 (en) | Apparatus and method for a digital delay locked loop | |
US7633324B2 (en) | Data output strobe signal generating circuit and semiconductor memory apparatus having the same | |
US6900681B2 (en) | Phase interpolator and receiver for adjusting clock phases into data phases | |
US7249290B2 (en) | Deskew circuit and disk array control device using the deskew circuit, and deskew method | |
US6466071B2 (en) | Methods and circuits for correcting a duty-cycle of a signal | |
US7368966B2 (en) | Clock generator and clock duty cycle correction method | |
US7733143B2 (en) | Duty cycle correction circuit for high-speed clock signals | |
US7535270B2 (en) | Semiconductor memory device | |
US10686435B2 (en) | Asymmetric pulse width comparator circuit and clock phase correction circuit including the same | |
TW201007424A (en) | Apparatus and method for multi-phase clock generation | |
US7633329B2 (en) | Single signal-to-differential signal converter and converting method | |
US6680635B2 (en) | Apparatus and method for generating output clock signal having controlled timing | |
US11658645B2 (en) | Duty correction device and method, and semiconductor apparatus using the same | |
US11256285B2 (en) | Clock generation circuit and semiconductor apparatus using the clock generation circuit | |
JP3562964B2 (ja) | スキュー抑制のための調整機能を備えた信号伝送システムおよび方法 | |
US9859884B2 (en) | Semiconductor apparatus | |
US7656207B2 (en) | Delay locked loop circuit having coarse lock time adaptive to frequency band and semiconductor memory device having the delay locked loop circuit | |
US10615785B1 (en) | Fully compensated complementary duty cycle correction circuits | |
US20190268005A1 (en) | Data receiver circuit | |
US11423963B2 (en) | Integrated circuit and memory | |
JP7169781B2 (ja) | 信号処理装置および方法 | |
US8019033B2 (en) | Data transmission system, controller, and its method | |
US7656203B2 (en) | Receiving circuit and method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040601 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080611 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |