JP3561653B2

JP3561653B2 - ゲート駆動回路及びそれを内蔵するスイッチング電源回路

Info

Publication number: JP3561653B2
Application number: JP06686899A
Authority: JP
Inventors: 康成野口; 円西川; 憲史池田
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-03-12
Filing date: 1999-03-12
Publication date: 2004-09-02
Anticipated expiration: 2019-03-12
Also published as: JP2000270538A

Description

【０００１】
【発明が属する技術分野】
本発明は、トランスの１次側に流れる電流をスイッチングするスイッチング素子のゲート駆動回路に関し、更に、このゲート駆動回路を内蔵したスイッチング電源回路に関する。
【０００２】
【従来の技術】
テレビやビデオテープレコーダ等の電子機器の電源に使用される電源回路には、スイッチング電源回路が使用される。このようなスイッチング電源回路には、３端子から５端子程度の集積回路が使用され、トランスの１次側をスイッチングするスイッチングトランジスタとこのスイッチングトランジスタを駆動する駆動回路が集積される。
【０００３】
図２は、このようなスイッチング電源回路を示すブロック図であるが、点線で示された矢印の部分は従来は設けられていない。交流電源は、ブリッジ整流回路１によって直流に整流され、トランス２の１次側巻き線の一端に供給される。１次側巻き線の他端は、スイッチング駆動用ＩＣ３に接続される。トランス２の２次側巻き線２ａの出力は、ダイオード４によって整流され、電子機器の主電源Ｖ１として内部回路に供給されるとともに、電子機器を制御するためのマイコン５にもスイッチ６を介して供給される。また、２次側巻き線２ｂの出力は、ダイオード７によって整流され、フォトトランジスタ８を介してＩＣ３の電源として供給される。このフォトトランジスタ８は、主電源Ｖ１の安定化の制御のための帰還信号入力として用いられ、主電源Ｖ１に接続されたフォトダイオード９と光学的に結合される。トランス２の２次側巻き線２ｃは、ダイオード１０によって整流され、電子機器のスタンバイ状態におけるマイコン５の電源Ｖ３としてスイッチ６を介してマイコン５に印加される。
【０００４】
ＩＣ３は、最初の電源投入時にＩＣ３を駆動するためにＩＣ３の各部に電圧を供給するためのスタート回路１１と、フォトトランジスタ８によってＩＣ３の電源に帰還された信号を検出するエラー検出回路１２と、スタンバイ状態においてスイッチング動作を間欠的に行うための間欠帰還を決定するタイマー回路１３と、トランス２の１次側巻き線をスイッチングするＭＯＳトランジスタ１４と、マイコン５からの信号によって開閉が制御されるスイッチ１５によって発振周波数が切り替えられる発振回路１６と、発振回路１６の発振出力をエラー検出回路１２の出力に基づいてパルス幅変調するＰＷＭ回路１７と、パルス幅変調された信号をタイマー回路１３の出力状態に従ってゲート駆動回路１９に印加するロジック回路１８から構成される。
【０００５】
図２の動作を説明する。電源が投入されていない状態では、トランスの２次側巻き線２ｂには電圧が発生していないため、ＩＣ３には電源電圧が供給されていないので、ＩＣ３は動作していない。最初に電源が投入されるとブリッジ整流回路１によって整流された電圧が、トランス２の１次側巻き線からスタート回路１１を介してＩＣ３に供給される。これにより、ＩＣ３の動作が開始され、発振回路１６の発振が開始する。このときの発振回路１６の発振周波数は、１００ＫＨｚである。電源投入時のエラー検出回路１２は、デューティ比が徐々に大きくなるような出力を発生するため、発振出力はＰＷＭ回路１７によって初期状態のパルス幅変調を行う。ＰＷＭ回路１７の出力はロジック回路１８を介してＭＯＳトランジスタ１４に印加され、ＭＯＳトランジスタ１４は、パルス幅変調された信号に従って１次側巻き線のスイッチング動作を行う。これにより、トランス２の各２次側巻き線に電圧が発生する。これによりマイコン５も動作し、マイコン５は、その出力信号によって発行ダイオード９を動作させる。従って、フォトトランジスタ８がオンして、２次側巻き線２ｂの電圧がＩＣ３に供給される。ＩＣ３に電圧が供給されると、スタート回路１１は、動作を停止し、１次側巻き線からＩＣ３の内部に電源供給することを止める。これにより通常の動作状態が持続される。
【０００６】
次に、スタンバイ状態、即ち、電子機器の内部が電源を必要とせずマイコン５だけが動作状態になる状態では、マイコン５は、その出力によってスイッチ６を制御してマイコン５自身の電源を電流容量の少ない２次巻き線２ｃからの電源に切り替えるとともに、発光ダイオード９の動作を停止させる。これにより、フォトトランジスタ８がオフするため２次巻き線２ｂからＩＣ３への電源供給が停止されるので、ＩＣ３の電源はスタート回路１１から供給される。このとき、ＩＣ３の電源に接続されたコンデンサ１９には、充電電流が流れ、ＩＣ３の電源電圧は上昇する。タイマー回路１３は、電源電圧が所定のレベル、例えば、５．６Ｖに達するとスタート回路１１からの電源供給を停止する。するとコンデンサ１９からは放電電流が流れることになり、電源電圧が低下をする。タイマー回路１３は、電源電圧の電圧が所定電圧、例えば、４．７Ｖに低下すると再びスタート回路１１からの電源供給を開始させる。このような動作により、ＩＣ３の電源電圧ラインには、４．７Ｖと５．６Ｖの振幅の三角波が繰り返し発生する。そして、タイマー回路１３は、この三角波の周期を計数して、例えば、８周期ごとにロジック回路１８を制御して、ＰＷＭ回路１７の出力をＭＯＳトランジスタ１４に印加する。尚、ＭＯＳトランジスタ１４を制御する期間は、コンデンサ１９の放電期間、即ち、三角波の下降期間である。更に、スタンバイ状態でマイコン５は、スイッチ６をオンして発振回路１６の発振周波数を２０ＫＨｚに切り替える。従って、ＭＯＳトランジスタ１４は２０ＫＨｚの周波数で所定間隔で所定時間駆動されることになる。これにより、スタンバイ状態での消費電力が削減されることになる。
【０００７】
図３は、図２に示されたゲート駆動回路１９の具体的回路図である。通常動作状態は、電子機器が動作している状態である。そのため、スイッチング素子１４のスイッチングノイズが発生し、電子機器に悪影響を与える虞がある。そこで、図３のゲート駆動回路が使用されている。
【０００８】
図において、スイッチング素子１４を駆動するＣ−ＭＯＳインバータ２０のＰ−ＭＯＳと電源Ｖｃの間に電流制限用のＰ−ＭＯＳ２１が直列接続されている。このＰ−ＭＯＳ２１とＰ−ＭＯＳ２２がミラー接続され、Ｐ−ＭＯＳ２１は更にＮ−ＭＯＳ２３と接続される。Ｎ−ＭＯＳ２３はＮ−ＭＯＳ２４とミラー接続され、Ｎ−ＭＯＳ２４はＰ−ＭＯＳ２５に接続される。Ｐ−ＭＯＳ２５のゲートには、スイッチング素子１４を駆動する周波数に応じたバイアス電圧Ｖｆが印加される。このバイアス電圧Ｖｆによって、Ｐ−ＭＯＳ２１の電流が決定されるので、Ｃ−ＭＯＳインバータ２０のＰ−ＭＯＳを介してスイッチング素子１４のゲートに供給される電流が制限され、信号の立ち上がりが遅くなり、スイッチングノイズが防止できる。
【０００９】
【発明が解決しようとする課題】
図３に示されたゲート駆動回路が内蔵された図２のスイッチング電源回路において、スタンバイ状態になると、フォトトランジスタ８がオフするため、スイッチング素子１４は間欠駆動される。更に、マイコンからの制御信号によって発振回路１６は２０ＫＨｚに切り替えられる。このとき、２次側の負荷が非常に軽いと発振回路１６の発振出力のパルス幅変調は、最小になる。この最小値は、スイッチング素子１４のゲート信号をロジック回路１８に帰還し、ゲート信号の立ち上がり時間によって決定されるように構成されている。従って、図３に示されたゲート駆動回路では、スタンバイ状態での最小パルス幅が大きくなり、余分な電流がスイッチング素子１４に流れ、消費電力の低下に限界があった。
【００１０】
【課題を解決するための手段】
本発明は、上述の点に鑑みなされたもので、Ｐ−ＭＯＳトランジスタとＮ−ＭＯＳトランジスタが直列接続されてなるＣ−ＭＯＳからなり、前記Ｃ−ＭＯＳの出力によってゲート容量の大きなＭＯＳトランジスタを駆動するゲート駆動回路において、前記Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタと直列に接続された第１の電流制限用ＭＯＳトランジスタと、該第１の電流制限用ＭＯＳトランジスタと並列に接続され制御信号によって制御される第２の電流制限用ＭＯＳトランジスタと、前記第１及び第２の電流制限用ＭＯＳトランジスタと電流ミラー関係に接続される第３の電流制限用ＭＯＳトランジスタとを備え、前記Ｃ−ＭＯＳの出力信号の立ち上がり速度を可変としたことを特徴とする。
【００１１】
又、本発明は、上述の点に鑑みなされたもので、トランスの１次側に流れる電流をスイッチングするスイッチング素子と、該スイッチング素子のスイッチング周波数信号を発生する発振回路と、前記発振回路の出力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力に応じて前記スイッチング素子を駆動するゲート駆動回路とを備えたスイッチング電源回路において、前記ゲート駆動回路は、前記パルス幅変調回路の出力が印加され前記スイッチング素子を駆動するＣ−ＭＯＳと、該Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタと直列に接続された第１の電流制限用ＭＯＳトランジスタと、該第１の電流制限用ＭＯＳトランジスタと並列に接続され制御信号によって制御される第２の電流制限用ＭＯＳトランジスタを備え、前記スイッチング素子の出力信号の立ち上がり速度を可変としたことを特徴とする。
【００１２】
更に、通常動作状態では、前記第１の電流制限用ＭＯＳトランジスタを動作して、前記スイッチング素子の出力電圧の立ち上がりを遅くし、スタンバイ状態では前記第１及び第２の電流制限用ＭＯＳを並列に動作させて、立ち上がりを早くしたものである。
【００１３】
更に、前記発振回路は、発振周波数を切り替えるための制御信号が印加される端子を有し、スタンバイ状態に前記端子に印加された制御信号によって発振回路の周波数を低下させるとともに、前記端子に印加された制御信号によって前記第２の電流制限用ＭＯＳが動作して、前記スイッチング素子の出力電圧の立ち上がりを早くしたものである。
【００１４】
【発明の実施の形態】
図１は、本発明の第１の実施形態を示す回路図であり、図３と同一部分については同一図番を付して説明を略す。
【００１５】
電源ＶｃとＣ−ＭＯＳ２０のＰ−ＭＯＳの間に第２の電流制限用Ｐ−ＭＯＳ２６を接続する。即ち、第１の電流制限用Ｐ−ＭＯＳ２１と並列接続されることになる。また、Ｐ−ＭＯＳ２６のゲートと電源Ｖｃの間にＰ−ＭＯＳ２８が接続され、更に、Ｐ−ＭＯＳ２１及び２２のゲートとＰ−ＭＯＳ２６のゲート間にＰ−ＭＯＳ２８が接続される。このＰ−ＭＯＳ２７のゲートはインバータ２９の出力に接続され、Ｐ−ＭＯＳ２８のゲートはインバータ３０の出力に接続される。
【００１６】
インバータ２９と３０は、従属接続され、インバータ２９の入力には、図２に示された発振回路１６の発振周波数を切り替えるためのスイッチ１５が接続される周波数切替端子ＦＣが接続される。
【００１７】
次に、動作を説明する。インバータ２９の入力信号、即ち、制御信号が「Ｈ」レベルの時、Ｐ−ＭＯＳ２７のゲートには「Ｌ」レベルが印加されるので、Ｐ−ＭＯＳはオンとなり、インバータ３０の出力２８「Ｈ」がゲートに印加されるＰ−ＭＯＳ２８は、オフとなる。従って、Ｐ−ＭＯＳ２６のゲートには、Ｐ−ＭＯＳ２７を介して電源電圧Ｖｃが印加されるため、Ｐ−ＭＯＳ２６は、オフとなる。これにより、Ｃ−ＭＯＳ２０に接続された電流制限用のＰ−ＭＯＳ２１からだけ電流が供給されることになる。
【００１８】
また、Ｃ−ＭＯＳ２０に印加される周波数に応じた電圧Ｖｆが印加されたＰ−ＭＯＳ２５からＮ−ＭＯＳ２４に所定の電流が流れ、ミラー接続されたＮ−ＭＯＳ２３とＰ−ＭＯＳ２２にも同一の電流が流れる。従って、Ｃ−ＭＯＳ２０のＰ−ＭＯＳには制限された電流が供給されることになり、Ｃ−ＭＯＳ２０の出力は、ゆっくりと立ち上がることになる。
【００１９】
一方、インバータ２９に印加された制御信号が「Ｌ」になると、Ｐ−ＭＯＳ２７のゲートには「Ｈ」レベルが印加されてオフとなり、インバータ３０の出力「Ｌ」レベルが印加されたＰ−ＭＯＳ２６は、オンとなる。従って、Ｐ−ＭＯＳ２６のゲートはＰ−ＭＯＳ２８を介してＰ−ＭＯＳ２１及び２２のゲートに接続される。即ち、Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６は並列に接続され、且つ、Ｐ−ＭＯＳ２２にミラー接続されることになる。よって、Ｃ−ＭＯＳ２０には、Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６から電流が供給される。ここで、Ｐ−ＭＯＳ２１とＰ−ＭＯＳ２６は、１：２のトランジスタサイズ、または、Ｐ−ＭＯＳ２６が２個並列接続された構成となっているため、Ｃ−ＭＯＳ２０に供給される電流は、Ｐ−ＭＯＳ２１単独の場合の３倍の電流値となる。従って、Ｃ−ＭＯＳ２０の出力電圧の立ち上がりは、３倍の早さで立ち上がることになる。
【００２０】
このように制御信号によって、Ｃ−ＭＯＳ２０が駆動するスイッチング素子のゲート電圧の立ち上がりの早さが切り換えられるのである。
【００２１】
図１に示されたゲート駆動回路が図２のスイッチング電源回路に使用された場合には、点線で示された矢印の構成となり、インバータ２９に印加される制御信号は、発振回路１６の発振周波数を切り換えるための端子ＦＣから供給される。このようなスイッチング電源回路において、通常動作状態の場合、マイコン５はスイッチ１５を開いた状態とする。周波数切換端子ＦＣは、「Ｈ」レベルにプルアップされ、発振回路１６は１００ＫＨｚの発振を行う。一方、インバータ２９の入力が「Ｈ」となるため、前述した如く、Ｐ−ＭＯＳ２６がオフするため、Ｃ−ＭＯＳ２０にはＰ−ＭＯＳ２１からのみ電流が供給されるので、スイッチング素子１４のゲート電圧は、ゆっくりと立ち上がる。従って、通常動作状態では、スイッチングノイズが発生することはなくなる。
【００２２】
一方、スタンバイ状態になってマイコン５の出力によりスイッチ１５が閉じられると、周波数切換端子ＦＣは「Ｌ」レベルとなり、発振回路１６は、２０ＫＨｚの発振を行う。更に、インバータ２９には「Ｌ」レベルが印加されるため、Ｐ−ＭＯＳ２６がオンとなり、３倍の電流がＣ−ＭＯＳ２０に供給されるので、スイッチング素子１４のゲート電圧は、３倍の早さで立ち上がる。このゲート電圧の立ち上がりがロジック回路１８に帰還され、パルス幅変調の最小値が短くなる。従って、スイッチング素子１４に流れる電流時間が短くなり、さらなる消費電流の減少が図れるのである。尚、スタンバイ状態では、ゲート電圧の立ち上がりが早くなることによりスイッチングノイズの発生の可能性があるが、スタンバイ状態では、電子機器は、動作していないので、ノイズの影響は、全く問題ない。
【００２３】
【発明の効果】
上述の如く、本発明によれば、スイッチング素子のゲート電圧の立ち上がりの早さが制御信号によって切り換えられるゲート駆動回路が得られるので、スタンバイ状態における間欠動作と駆動周波数の低下とともに、パルス幅変調の最小値を、２％のデューティ比に押されることができ、さらなる低消費電力化が図れる利点を有する。
【００２４】
更に、立ち上がり時間を制御する信号の端子を特別に設けなくとも、発振回路の周波数切替端子に印加される信号を立ち上がり時間の切換に利用できるので、端子数を増加することなく機能を向上することができるものである。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】スイッチング電源回路を示すブロック図である。
【図３】従来のゲート駆動回路を示す回路図である。
【符号の説明】
１ブリッジ整流回路
２トランス
３ＩＣ
４、７、１０ダイオード
５マイコン
６、１５スイッチ
８フォトトランジスタ
９発光ダイオード
１１スタート回路
１２エラー検出回路
１３タイマー回路
１４スイッチングトランジスタ
１６発振回路
１７パルス幅変調回路
１８ロジック回路
１９ゲート駆動回路
２０Ｃ−ＭＯＳ

Claims

Ｐ−ＭＯＳトランジスタとＮ−ＭＯＳトランジスタが直列接続されてなるＣ−ＭＯＳからなり、前記Ｃ−ＭＯＳの出力によってゲート容量の大きなＭＯＳトランジスタを駆動するゲート駆動回路において、前記Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタと直列に接続された第１の電流制限用ＭＯＳトランジスタと、該第１の電流制限用ＭＯＳトランジスタと並列に接続され制御信号によって制御される第２の電流制限用ＭＯＳトランジスタと、前記第１及び第２の電流制限用ＭＯＳトランジスタと電流ミラー関係に接続される第３の電流制限用ＭＯＳトランジスタとを備え、前記Ｃ−ＭＯＳの出力信号の立ち上がり速度を可変としたことを特徴とするゲート駆動回路。
トランスの１次側に流れる電流をスイッチングするスイッチング素子と、該スイッチング素子のスイッチング周波数信号を発生する発振回路と、前記発振回路の出力をパルス幅変調するパルス幅変調回路と、該パルス幅変調回路の出力に応じて前記スイッチング素子を駆動するゲート駆動回路とを備えたスイッチング電源回路において、前記ゲート駆動回路は、前記パルス幅変調回路の出力が印加され前記スイッチング素子を駆動するＣ−ＭＯＳと、該Ｃ−ＭＯＳのＰ−ＭＯＳトランジスタと直列に接続された第１の電流制限用ＭＯＳトランジスタと、該第１の電流制限用ＭＯＳトランジスタと並列に接続され制御信号によって制御される第２の電流制限用ＭＯＳトランジスタを備え、前記スイッチング素子の出力信号の立ち上がり速度を可変としたことを特徴とするスイッチング電源回路。
通常動作状態では、前記第１の電流制限用ＭＯＳトランジスタを動作して、前記スイッチング素子の出力電圧の立ち上がりを遅くし、スタンバイ状態では前記第１及び第２の電流制限用ＭＯＳを並列に動作させて、前記立ち上がりを早くすることを特徴とする請求項２記載のスイッチング電源回路。
前記発振回路は、発振周波数を切り替えるための制御信号が印加される端子を有し、スタンバイ状態に前記端子に印加された制御信号によって発振回路の周波数を低下させるとともに、前記端子に印加された制御信号によって前記第２の電流制限用ＭＯＳが動作して、前記スイッチング素子の出力電圧の立ち上がりを早くすることを特徴とする請求項３記載のスイッチング電源回路。