JP3561556B2 - マスクの製造方法 - Google Patents
マスクの製造方法 Download PDFInfo
- Publication number
- JP3561556B2 JP3561556B2 JP16326695A JP16326695A JP3561556B2 JP 3561556 B2 JP3561556 B2 JP 3561556B2 JP 16326695 A JP16326695 A JP 16326695A JP 16326695 A JP16326695 A JP 16326695A JP 3561556 B2 JP3561556 B2 JP 3561556B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- substrate
- distortion
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【産業上の利用分野】
本発明は、半導体素子、超伝導体素子、磁性体素子、光集積回路素子、等の各種固体素子における微細パタン形成に用いられる露光用マスクの製造技術に関するものである。
【0002】
【従来の技術】
従来、大規模半導体集積回路等の固体素子における微細パタンの形成には、主に光リソグラフィ法の一つである縮小投影露光法が用いられてきた。本方法は、マスクあるいはレチクル(以下、マスクと総称する)上に形成されたマスクパタンを結像光学系を用いて基板上に縮小転写する方法である。
【0003】
上記縮小投影露光法を用いて転写される基板上最小パタン寸法は、例えば64メガビットダイナミックランダムアクセスメモリー(64[M bit]DRAM)では0.3〜0.4[μm]程度、256[M bit]DRAMでは0.3[μm]以下にまで微細化してきている。半導体等の固体素子を製造するには、複数のパタンを高精度に重ね合わせて形成することが必要である。このときの重ね合わせ誤差は、一般に最小加工寸法の3分の1から4分の1以下であることが必要とされている。従って、高集積化のためには最小加工寸法の微細化とともに重ね合わせ精度の高精度化も必要である。
【0004】
光リソグラフィ法において重ね合せ精度に影響を与える主要因としては、露光装置精度、マスク精度、ウエハプロセス(ウエハ歪み、位置合わせ露光用マーク形状劣化、レジスト塗布むら等)がある。
【0005】
これらのうちウエハプロセスに関しては、例えば熱処理時の歪みや熱膨張率の異なる材料の重ね合わせによるウエハ歪み等がある。
【0006】
また、露光装置精度に関しては、例えば最近では重ね合わせずれ量の平均+3σ(σは重ね合わせずれ値分布の標準偏差)で60[nm]以下の性能が得られるような露光装置も発表されている。
【0007】
しかし、上記値は各露光装置単体で重ね合せ露光した場合の性能であり、複数の投影露光装置間での重ね合せ露光精度は装置間差のためにこれよりも劣化してしまう。このときの重ね合わせ精度劣化の大きな原因として、製造誤差による結像光学系の誤差があげられる。
【0008】
重ね合せ精度に大きく影響を与える結像光学系の誤差として、ディストーション誤差(倍率誤差及び投影光学像の歪曲収差を含む結像特性)がある。これは、結像光学系を介して基板上に投影された投影光学像の位置が本来転写されるべきマスクパタンどおりの位置に対して変位した位置に転写されてしまう誤差としてあらわれる。
【0009】
各投影露光装置において、ディストーション誤差値が極力小さくなり、理想位置からのずれ量がこの装置を用いて転写する最小パタン寸法よりも十分に小さくなるように、例えばずれ量が50[nm]以下になるように結像光学系が調整されている。しかし、誤差をゼロにすることは不可能であるため、ディストーション誤差は各露光装置毎に異なった固有の値を有することになる。また、ウエハプロセスにより生じる歪みも、伸縮方向等にある一定の傾向を持つ。
【0010】
ここで、ある2つの投影露光装置間での重ね合わせ誤差を見積もると、各露光装置のディストーション誤差が50[nm]以下であったとしても、2つの露光装置間の重ね合わせ誤差としては誤差の2倍の100[nm]になる恐れがある。さらに、ウエハプロセスによるウエハ歪みもウエハサイズの拡大に伴い大きくなり、数10[nm]以上の重ね合わせ誤差が生じる恐れもある。従って、ディストーション誤差による重ね合わせ誤差が上述の重ね合わせ精度に対して非常に大きな値となることがわかる。
【0011】
このような投影露光装置間のディストーション誤差によるアライメントエラーを抑えるために、従来は各ロット毎にある特定の投影露光装置のみを使用するという方法が用いられてきた。また、別の方法として、ディストーション誤差による重ね合わせ誤差が許容範囲内に収まるような投影露光装置の組み合わせをあらかじめ求めておき、この組み合わせの中の投影露光装置のみを用いてあるロットの処理を行なうという方法もある。
【0012】
また、ウエハプロセスによるウエハ歪みの補正方法としては、ウエハプロセスにより生じるウエハ歪み、具体的にはチップ配列の伸縮とチップサイズの伸縮を予め測定するか、あるいは重ね合わせ露光時に露光装置を用いてこれら歪みを測定して、重ね合わせ露光時にこれら誤差を補正してパタン転写するという方法がある。
【0013】
【発明が解決しようとする課題】
重ね合わせ精度の高精度化のためには結像光学系のディストーション誤差とウエハプロセスによるウエハ歪みを極力小さくすることが望ましい。しかし、製造誤差等のためにこれらをゼロにすることは不可能である。通常、露光フィールド内全面でのディストーション誤差がある許容値範囲内に収まるように結像光学系は調整されている。このときの許容値範囲は、この結像光学系を用いて転写する最小パタン寸法や固体素子製造工程での許容重ね合わせ誤差よりも小さな値、例えば100[nm]以下、あるいは50[nm]以下といった微小な値であることが求められている。
【0014】
上述のディストーション誤差は各投影露光装置毎に固有の値を持っている。このため、複数の投影露光装置間の露光チップ内の重ね合わせ誤差は、各装置間のディストーション誤差の差の分だけ劣化してしまう恐れがある。
【0015】
例えば、露光チップ内のある位置でのディストーション誤差があるひとつの露光装置では露光チップ中心方向へ30[nm]、別の露光装置では露光チップ中心方向と反対の向きへ50[nm]あったとする。ふたつの露光装置間の重ね合わせ誤差は、露光チップ内の他の位置での重ね合わせ誤差が0[nm]であったとしても、この位置では誤差が80[nm]生じてしまう。このように、ディストーション誤差が重ね合わせ精度劣化の大きな要因となる恐れがあることがわかる。従って、重ね合わせ精度向上のためには、ディストーション誤差の装置間差を小さくすることが重要である。
【0016】
しかし、結像光学系のディストーション誤差のみを任意に調整することは一般に困難である。そこで、ある一つのロットの処理ではある特定の露光装置のみを用いる方法、あるいは、ディストーション誤差の差による重ね合わせ誤差がより小さくなるような露光装置の組み合わせを求め、ある一つのロットの処理では求めた組み合わせ内の露光装置のみを用いる方法がある。
【0017】
これらの方法を用いることにより、重ね合わせ誤差をより小さく抑えることが可能である。しかし、実際の装置使用状況を考慮すると組み合わせ内の露光装置数が不十分であったり、あるいは適当な組み合わせがないことも考えられる。このような場合、素子製造工程の遅延を生じたり、必要な重ね合わせ精度が得られなくなってしまうという問題があった。また、ロット毎に使用する投影露光装置が決められているために、露光装置のトラブルにより露光作業が停止したような場合や、製造工程によって複数のロットを同時に処理しなければならなくなってロット処理が遅延した場合等に、素子製造に要する時間が増加し、結果的に製造コストが上昇してしまうという問題もあった。また、例えば投影露光装置と電子線描画装置とを組み合わせて使用した場合に、投影露光装置のディストーション誤差のために重ね合わせ精度が劣化してしまうという問題もあった。
【0018】
さらに、ウエハ歪みについては、チップ配列の伸縮はウエハステージの移動量を制御することによりX、Y方向それぞれ異なった補正値を用いて補正することが可能であるが、チップサイズの伸縮の補正はチップ全体の倍率誤差しか補正できないので、例えば被重ね合わせパタンに依存して非線型なウエハ歪みが生じていた場合の補正ができないという問題もあった。
【0019】
本発明の目的は、ディストーション誤差による重ね合わせ精度劣化を抑え、高重ね合わせ精度でパタンを転写することが可能な技術を提供することにある。
【0020】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【0021】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【0022】
上記問題は、マスク上に形成されたマスクパタンを、結像光学系を介して基板上に投影露光することにより該マスクパタンを基板上に転写するマスクパタン転写方法において用いる結像光学系のディストーション誤差を測定する工程と、該測定により得たディストーション誤差を補正するようにマスクパタン位置を調整したマスクを製造する工程とを含むマスク製造方法により、さらに上記ディストーションを補正する方法としてディストーション誤差測定結果を補間して得た値を用いて、例えばスプライン関数を用いて補間して求めた値を用いてマスクパタン位置を補正するマスク製造方法により解決される。
【0023】
【作用】
前述のように、パタンを転写する基板の歪みやディストーション誤差が重ね合わせ精度劣化の大きな要因となりうる。そこで、精度向上のためにはこれら誤差の影響を小さくすることが重要である。ディストーション誤差による転写パタン位置のずれを抑えるには、転写パタン位置のずれが小さくなるようにあらかじめマスクパタン位置を補正してやればよい。また、パタンを重ね合わせ転写する基板の非線型歪み量をあらかじめ、もしくは重ね合わせ露光直前に測定しておくか、あるいは計算により基板の歪み量を予測し、これらの結果に基づいてマスクパタン位置をさらに補正してやればよい。これらにより、基板上の被転写パタン位置とマスクパタン投影光学像との位置ずれ量をより小さく抑えることが可能となるので、結果として重ね合わせ誤差をより小さく抑えることができる。
【0024】
マスクパタン位置を補正したマスクを製造する工程の一例を図1を用いて説明する。まず、対象とする露光装置の露光チップ内のディストーション誤差を測定する工程1を行なう。ディストーション誤差の測定方法としては公知の様々な方法を用いることができる。
【0025】
例えば、レーザ干渉計等の位置計測手段を有する精密な基板ステージ上に感光性樹脂を塗布した基板を乗せ、結像光学系の光軸に対応する露光フィールド中心に投影された計測用基準パタン像を、その基板ステージをステッピング駆動することで上記基板上の多数の計測位置に露光する。次に、その露光フィールド中の各計測位置の計測基準パタンに近接するように多数の計測用参照パタン像を一括露光し、現像処理後に露光フィールド内の各計測位置の計測用基準パタン位置に対する計測用参照パタンの相対位置を求め、この相対位置に差をディストーション誤差とする方法がある。あるいは、特開平6−176999号公報において述べられているような測定方法を用いることもできる。
【0026】
次に、上記測定により得られたディストーション誤差測定値を用いて、ディストーション誤差により生じた転写パタン位置の変位を補償するようにマスクパタン位置を補正したマスクを製造する工程2を行なう。ここで、ディストーション誤差を露光チップ内のすべての位置に対して測定することは不可能である。そこで、ディストーション誤差測定点以外の部分でのマスクパタン位置の補正には、周辺のディストーション誤差測定値から求めた値を用いればよい。
【0027】
例えば、ディストーション誤差測定点間の位置では測定値を補間して求めた値を補正するようにマスクパタン位置を補正すれば良い。補間方法としてはさまざまな方法があるが、例えば3次元空間でx、y軸を基板面上のx、y軸と一致させ、z軸をディストーションのx方向誤差あるいはy方向誤差と考えて、測定値である3次元空間の離散点を通過する曲面あるいは多面体面を求め、これを用いて任意のx、y値に対する誤差値zを求めれば良い。上記曲面あるいは多面体面を表す方法としては、例えば図2に示したような多面体面で表す方法がある。図において、21−1から21−9はディストーション誤差測定点、22−1から22−9は各測定点でのディストーション誤差測定値のx成分を3次元表示したものである。位置23に対する多面体面上の点24のz座標値をこの位置の誤差値として用い、この誤差を補正するようにマスクパタン位置を調整すればよい。
【0028】
ここで、位置補正の対象とするマスクパタンは、マスクパタンの中心位置あるいは重心位置に対する誤差値を用いる方法、図14に模式的に示したようにマスクパタン41をある決められた単位図形42以下の大きさの図形42および図形42−1〜42−5に分割し、各図形の中心位置43、43−1〜43−5、もしくは重心位置に対する誤差値を用いる方法、多面体面から求めた誤差値を用いて誤差値を等高線表示し、等高線で分けられた領域内では領域の境界となる誤差値の平均値をこの領域の誤差値として用いる方法等がある。
【0029】
あるいは、例えば図13に模式的に示したようにx、y座標に対してz軸方向を誤差値とし、スプライン関数を用いたスプライン曲面を用いて誤差値を3次元的に表し、これを用いて誤差値を補正する方法もある。図13において、21−1から21−9はディストーション誤差測定点、22−1から22−9は各測定点でのディストーション誤差測定値のx成分を3次元表示したものである。位置23に対する曲面上の点25のz座標値をこの位置の誤差値として用い、この誤差を補正するようにマスクパタン位置を調整すればよい。
【0030】
一般的には、3次のスプライン関数を用いて測定データを補間することにより、露光フィールド面内の任意の位置におけるディストーション誤差測定結果を実用的に十分な精度で表すことができる。また、スプライン関数を用いることによりディストーション誤差の測定誤差を平滑化した曲面あるいは多面体面を得ることができるので、より滑らかに誤差を補正することも可能である。
【0031】
ここで、スプライン関数を用いた測定結果の補正方法の一例について簡単に説明する。以下ではディストーション誤差(Dx,Dy)のx成分:Dxの補正方法について説明するが、y成分:Dyについても同様である。ディストーション誤差のx成分Dx(i,j)は露光チップ内領域の格子点(xi,yi)(i=0,1,2,...,I;j=0,1,2,...,J)の上で与えられているとする。また、露光チップ領域はa=x0≦x≦xI=b,c=y0≦y≦yJ=dで定義されているとする。このとき、測定値を通る(m−1)次のスプライン関数S(x,y)を求める。実用的には3次のスプライン関数により測定値を十分に補間して表すことができるので、ここでは3次のスプライン関数を求めることにする。x方向の内部節点を、
【0032】
【数1】
【0033】
y方向の内部節点を、
【0034】
【数2】
【0035】
とする。このとき、x方向について、
【0036】
【数3】
【0037】
y方向について、
【0038】
【数4】
【0039】
が成り立つと仮定する。スプライン関数S(x,y)は一組の基底関数を用いて表すことができる。この基底関数は1次元の基底関数のテンソル積でつくることができる。必要な基底関数をつくるために、x方向に2m個の付加節点
【0040】
【数5】
【0041】
を、y方向にも同様に2m個の付加節点
【0042】
【数6】
【0043】
を、それぞれ導入する。これにより、スプライン関数S(x,y)は、
【0044】
【数7】
【0045】
と表せる。ここで、Nmi(x)、Nmj(y)は、
【0046】
【数8】
【0047】
を満たし、それぞれ正規化されたm階((m−1)次)のB−スプライン(あるいは、fundamental spline)である。B−スプラインの値は次の漸化式によって計算できる。
【0048】
【数9】
【0049】
【数10】
【0050】
(数7)式が与えられた測定値の補間関数となるためには、
【0051】
【数11】
【0052】
となればよい。(数11)式はCijを未知数とする連立1次方程式であり、(数3)式、(数4)式、(数5)式の条件により一意的な解を有する。(数11)を解くことによりS(x,y)を求めることができる。
【0053】
ある位置(Xs,Ys)における補間値Dxsの計算は、以下のようにすればよい。まず、(Xs,Ys)が入る小領域R、
【0054】
【数12】
【0055】
を見つける。すると、B−スプラインの局所性から、
【0056】
【数13】
【0057】
により、補間値Dxs=S(Xs,Ys)が求まる。この値を用いてマスクパタン位置を補正すればよい。
【0058】
あるいは、ディストーション誤差測定結果を用いてある一定の誤差値変化毎に領域を分類し、各領域毎に補正量を定めても良い。例えば、図3に模式的に示したように、誤差値0[nm]を中心にディストーション誤差10[nm]毎にマスクパタン領域を分類し、例えば誤差が15[nm]から25[nm]となる領域内のマスクパタンに対してはマスクパタン位置を−10[nm]補正するようにすれば良い。図3では、一例として20[nm]角チップ内においてディストーション誤差−5[nm]以上+5[nm]未満の第1の領域61、誤差+5[nm]以上+15[nm]未満の第2の領域62、以下、第3の領域63は誤差+15[nm]以上+25[nm]未満、第4の領域64は誤差+25[nm]以上+35[nm]未満、第5の領域65は−15[nm]以上−5[nm]未満、第6の領域66は誤差−25[nm]以上−15[nm]、第7の領域67は誤差−35[nm]以上−25[nm]未満の領域を表している。各領域内の誤差値は、第1の領域61では0[nm]、第2の領域62、第3の領域63、第4の領域64、第5の領域65、第6の領域66、第7の領域67ではそれぞれ+10[nm]、+20[nm]、+30[nm]、−10[nm]、−20[nm]、−30[nm]を用いる。マスクパタン位置はこの値を用いて補正すればよい。この方法を誤差のx、y両成分に対して行なえばよい。
【0059】
また、より簡略な補正方法としては、図4に模式的に示したように測定点33の周辺にある第1の補正領域31を設定し、この領域内での補正値はこの測定点での測定値を用いてこれを補償するようにマスクパタン位置を補正してもよい。この場合、第1の補正領域31と第2の補正領域32との境界でマスクパタン位置補正値が不連続に変化する恐れがあるために、マスクパタン位置補正後のマスクにおいてマスクパタンが不連続になる恐れがある。しかし、通常上記ずれ量は数10[nm]以下でマスク製造時にマスクパタンを描画する電子線描画装置等のパタン描画装置の解像限界以下の微小量であるので、連続したマスクパタンを形成することが可能である。
【0060】
ところで、縮小投影露光法は基板上にマスクパタンを縮小して転写する方法である。このときのマスクパタン縮小比は現在は5:1が主流であるが、この他にも4:1あるいは2.5:1も用いられている。マスク上の寸法はマスクパタン縮小比の逆数倍になるので、例えば縮小比5:1の場合、基板上に0.4[μm]パタンを転写するためのマスクパタンの寸法は2.0[μm]となる。マスクパタン位置も同様に、ウエハ上の転写パタン位置を30[nm]移動させるにはマスク上でマスクパタン位置を150[nm]移動させればよい。すなわち、ウエハ上寸法の縮小比の逆数倍の精度でマスクパタン位置を補正することが可能である。
【0061】
さらに、マスクパタンを重ね合わせ転写する基板上にあらかじめ形成されたパタンが熱処理工程等のウエハ処理プロセスによりパタン位置歪みを生じている場合、歪み量を予め測定するか、あるいは計算により歪み量を予測する。得られた結果を用いて上記パタン位置歪みに応じてマスクパタン位置をさらに補正する工程3(図1)を行なう。
【0062】
以上で述べたようにしてマスクパタン位置を補正してマスクを製造する工程4(図1)を行なう。さらに、製造したマスクと前記露光装置とを組み合わせて用いてマスクパタンを転写する工程5(図1)を行なうことにより、露光装置に依存した転写パタン位置の変位やウエハ歪みによる被転写パタン位置のずれを補正したパタン転写が可能となる。この結果、重ね合わせ誤差を小さく抑えることができる。
【0063】
以上で述べた方法を用いて、各露光装置毎にマスクを製造してパタン転写に用いることが好ましい。しかし、同じパタンを転写するためのマスクを各露光装置毎に製造することは、コストの点からは好ましくない。そこで、ディストーション誤差の差が重ね合わせ許容誤差と比較して十分に小さい露光装置の組合せがある場合、一つのマスクをこれら露光装置間で共有することも可能である。このためには、図5に示したように、あらかじめディストーション誤差の差が許容範囲内におさまるような露光装置の組み合わせを求める工程51、上記工程51により求まった露光装置のディストーション誤差の平均値を求める工程52、工程52で求まったディストーション誤差平均値を用いてマスクパタン位置を補正したマスクを製造する工程53、を処理すれば良い。このようにして製造したマスクを上記露光装置の組み合わせ内で用いてパタンを転写する工程54を行なうことにより、重ね合わせ精度を許容値に抑えることが可能である。
【0064】
重ね合わせ精度をさらに向上するためには、熱処理等のウエハプロセスにより生じたウエハ歪によるパタン歪も補正することが必要である。ウエハプロセスによりウエハ歪が生じていた場合、この歪量をあらかじめ測定しておくか、あるいは計算によりウエハ歪みをあらかじめ予測しておき、マスク製造時に得られた歪量に応じてマスクパタン位置を補正してやればよい。
【0065】
ところで、光リソグラフィ法以外の実用化されているリソグラフィー法として、電子線直接描画法がある。電子線描画法の場合は、基板を搭載した基板ステージの移動と電子線の偏向により、パタンを描画あるいは転写する。下地パタン上に重ね合わせ描画する場合、例えば、描画チップの4すみに重ね合わせ描画用の位置マークパタンを配置しておき、これらの位置を検出して描画位置を補正してパタンを描画する。従って、下地の被重ね合わせパタンが投影露光装置で転写されていて、ディストーション誤差のために4すみのマークパタン位置が変位していたとすると、マークパタン位置誤差のために描画パタン位置も誤差を生じてしまう。
【0066】
電子線描画装置側でこの誤差の補正を行なうことも可能であるが、各露光装置それぞれの誤差特性やウエハロット毎の補正値を電子線描画装置に入力しなければならない。これに対して、上記方法はマスクと露光装置との組み合わせを決めれば良いので、工程がより簡便である。
【0067】
【実施例】
以下、本発明の実施例について説明する。
【0068】
(実 施 例 1)
本実施例は、最小設計寸法0.25[μm]、チップサイズ20[mm]×20[mm]の256メガビットDRAM(ダイナミックランダムアクセスメモリ)級の半導体大規模集積回路の回路パタン加工工程について説明する。
【0069】
本実施例では、NA=0.55のKrFエキシマレーザステッパ(投影露光装置)〔縮小比5:1、露光波長248[nm]〕を用いてパタン転写した。
【0070】
本実施例で用いた第1のKrFエキシマレーザステッパの20[nm]角露光チップ内でのディストーション誤差の測定結果を図6に模式的に示す。本実施例では、20[nm]角チップ内の5行5列(5mmピッチ)の格子点でのディストーション誤差を測定した。図では、ベクトルの向き及び長さで各格子点位置でのディストーション誤差測定値を模式的に示している。図7は各格子点位置でのディストーション誤差測定結果を示したものである。行及び列の番号は、各格子点位置をチップの左上側から数えた番号を示している。測定の結果、ウエハ面上2次元xy座標系において、露光フィールド内の位置21(1行1列目の位置)においてx方向に−10[nm]、y方向に+44[nm]のディストーション誤差が測定された。
【0071】
上記ディストーション誤差測定結果を用いてマスクパタン位置を補正した。例えば、位置21に対応するマスク上の位置21’に配置されたマスクパタン位置をx方向に+50[nm]、y方向に−220[nm]シフトさせた。ディストーション誤差の測定点間位置では、隣接測定点のディストーション誤差測定値をスプライン関数を用いて補間して求めた誤差値を補正するようにマスクパタン位置を補正した。他の位置についても同様にマスクパタン位置を補正して、第1のマスクを製造した。
【0072】
以上のようにして製造したマスクを用いて、第1の回路パタンを所定の工程を処理した基板上に転写した。所定の回路パタン加工工程を処理した後、第2のステッパを用いて第2の回路パタンを転写した。
【0073】
本実施例で用いた第2のKrFエキシマレーザステッパの20[mm]角露光チップ内でのディストーション誤差の測定結果を図8に模式的に示す。本実施例では、20[mm]角チップ内の5行5列(5[mm]ピッチ)の格子点でのディストーション誤差を測定した。図では、ベクトルの向き及び長さで各格子点位置でのディストーション誤差値を模式的に示している。
【0074】
図9は各格子点位置でのディストーション誤差測定結果を示したものである。行及び列の番号は各格子点位置をチップの左上側から数えた番号を示している。
【0075】
測定の結果、ウエハ面上2次元xy座標系において、露光フィールド内の位置31(3行1列目の位置)においてx方向に−34[nm]、y方向に−22[nm]のディストーション誤差が測定された。
【0076】
以上の測定結果を用いてマスクパタン位置を補正した。例えば位置31に対応するマスク上の位置31’に配置されたマスクパタン位置をx方向に+170[nm]、y方向に−110[nm]シフトさせた。また、他のマスクパタン位置についても第1のマスクと同様に補正して、第2のマスクを製造した。
【0077】
以上のようにして製造したマスクを用いて第2の回路パタンを第1の回路パタン上に重ね合わせて転写した。転写したパタンを走査型電子顕微鏡を用いて検査した結果、第1の回路パタンと第2の回路パタンの重ね合わせ誤差は所望の重ね合わせ誤差許容範囲100[nm]以下であり、良好な重ね合わせ精度で第2の回路パタンを転写することができた。
【0078】
本実施例で製造した大規模集積回路の一部分である、MOSトランジスタ部の一部分の断面構造を図16に模式的に示す。本実施例で転写した第1のマスクは素子分離パタン71を形成する工程で用い、また、第2のマスクはゲート配線パタン72を形成する工程で用いた。
【0079】
以上のようにしてパタン転写することにより、ディストーション誤差によるパタン配置誤差を抑えることができる。これにより、重ね合わせ誤差をより小さく抑えることが可能である。従って、固体素子の製造工程歩留まりを向上させることができる。
【0080】
さらに、重ね合わせ誤差を小さくできることから、重ね合わせずれに起因した素子特性のばらつきも抑えることができるので、製造工程歩留まりを向上させるとともに高性能な固体素子の製造も可能である。
【0081】
なお、図16において、70は基板、73は絶縁膜、74はソース領域、75はドレイン領域である。
【0082】
(実 施 例 2)
本実施例は、最小設計寸法0.25[μm]、チップサイズ20[mm]×20[mm]の256メガビットDRAM(ダイナミックランダムアクセスメモリ)級の大規模集積回路の回路パタン加工工程について説明する。
【0083】
本実施例では、NA=0.55のkrFエキシマレーザステッパ(投影露光装置)〔縮小比5:1、露光波長248[nm]〕を用いて実施例1と同じ第1の回路パタンを所定の工程を処理した基板上に転写した。
【0084】
本実施例で用いたKrFエキシマレーザステッパの20[mm]角露光チップ内でのディストーション誤差を測定した。本実施例では、第1の実施例と同様に20[mm]角チップ内の5行5列(5[mm]ピッチ)の格子点でのディストーション誤差を測定した。
【0085】
上記測定結果と、実施例1で用いたKrFエキシマレーザステッパのディストーション誤差測定結果との差を図10に示す。測定結果から、本実施例で用いたステッパと第1の実施例で用いた第1のステッパとのディストーション誤差の差は±30[nm]以内で、許容重ね合わせ誤差100[nm]の3分の1以下であった。そこで、本実施例では第1の実施例で製造した第1のマスクを用いて第1の回路パタンを転写した。
【0086】
転写したパタンを走査型電子顕微鏡を用いて検査した結果、第1の回路パタンとそれ以前の工程で形成されていた下地パタンとの重ね合わせ誤差は所望の重ね合わせ誤差許容範囲100[nm]以下であり、良好な重ね合わせ精度で第1の回路パタンを転写することができた。
【0087】
(実 施 例 3)
本実施例は、最小設計寸法0.25[μm]、チップサイズ20[mm]×20[mm]の256メガビットDRAM(ダイナミックランダムアクセスメモリ)級の大規模集積回路の回路パタン加工工程について説明する。
【0088】
本実施例では、実施例1と同様にしてNA=0.55のKrFエキシマレーザステッパ(投影露光装置)〔縮小比5:1、露光波長248[nm]〕で用いる第1の回路パタン転写用のマスクを製造した。製造したマスクおよび上記ステッパを用いて、第1の回路パタンを所定の工程を処理した基板上に転写した。所定の回路パタン加工工程を処理した後、第2のステッパを用いて第2の回路パタンを転写した。
【0089】
本実施例では、実施例1と同じ第2のKrFエキシマレーザステッパを用いて第2の回路パタンを転写した。図9は各格子点位置でのディストーション誤差測定結果を示したものである。行及び列の番号は、各格子点位置をチップの左上側から数えた番号を示している。
【0090】
測定の結果、ウエハ面上2次元xy座標系において、露光フィールド内の位置31(3行1列目の位置)においてx方向に−34[nm]、y方向に−22[nm]のディストーション誤差が測定された。
【0091】
以上の測定結果を用いてマスクパタン位置を補正した。例えば、位置31に対応するマスク上の位置31’に配置されたマスクパタン位置をx方向に+170[nm]、y方向に−110[nm]シフトさせた。また、他のマスクパタン位置についても第1のマスクと同様に補正して、第2のマスクを製造した。
【0092】
以上のようにして製造したマスクを用いて第2の回路パタンを第1の回路パタン上に重ね合わせて転写した。転写したパタンを走査型電子顕微鏡を用いて検査した結果、基板が歪んでいたために図15に示したような重ね合わせ誤差が生じていることがわかった。図の横軸はチップ中心を原点としたxy座標系のx軸上の位置を、縦軸は重ね合わせずれ量を表し、基板上のある一つの転写チップの測定結果を示している。また、図中の点線はこのチップ内の重ね合わせずれ量測定値の平均値を表している。図示した以外のチップでは、重ね合わせずれ量の平均値は−70[nm]から+43[nm]の範囲でばらついていた。測定結果から、所望の重ね合わせ許容範囲±80[nm]以下の重ね合わせずれ値が得られていないことがわかり、また、図15に示されたように基板歪による重ね合わせずれ量は20[nm]程度と重ね合わせずれ許容範囲と比較して大きかったので、重ね合わせ誤差測定結果を用いて第2のマスクのマスクパタン位置をさらに補正することとした。すなわち、図15に示した重ね合わせ誤差を補正するように、ディストーション誤差測定結果を用いて補正したマスクパタン位置をさらに補正した。以上のようにしてパタン位置を補正したマスクパタンデータを用いて第2の回路パタン転写用の第2のマスクを再度製造した。
【0093】
以上のようにして製造したマスクを用いて第2の回路パタンを第1の回路パタン上に重ね合わせ転写した。転写したパタンを走査型電子顕微鏡を用いて検査した結果、第1の回路パタンと第2の回路パタンの重ね合わせ誤差は所望の重ね合わせ誤差許容範囲±80[nm]以下であり、良好な重ね合わせ精度で第2の回路パタンを転写することができた。
【0094】
以上のようにしてパタン転写することにより、ディストーション誤差と基板歪によるパタン配置誤差を抑えることができる。これにより、重ね合わせ誤差をより小さく抑えることが可能である。従って、固体素子の製造工程歩留まりを向上させることができる。
【0095】
さらに、重ね合わせ誤差を小さくできることから、重ね合わせずれに起因した素子特性のばらつきも抑えることができるので、製造工程歩留まりを向上させるとともに高性能な固体素子の製造も可能である。
【0096】
(実 施 例 4)
本実施例は、最小設計寸法0.3[μm]、チップサイズ20[mm]×20[mm]の64メガビットDRAM(ダイナミックランダムアクセスメモリ)級の大規模集積回路の回路パタン加工工程について説明する。
【0097】
本実施例では、NA=0.63のi線ステッパ(投影露光装置)〔縮小比5:1、露光波長365[nm]〕を用いて第1の回路パタンを所定の工程を処理した基板上に転写した。
【0098】
本実施例で用いたi線露光装置の20[mm]角露光チップ内でのディストーション誤差の測定結果を図11に示す。本実施例では、20mm角チップ内の5行5列(5[mm]ピッチ)の格子点でのディストーション誤差を測定した。
【0099】
以上の測定結果を用いてマスクパタン位置を補正してマスクを製造した。製造したマスクを用いて第1の回路パタンを転写した。
【0100】
所定の回路パタン加工工程を処理した後、今度は電子線直接描画装置を用いて第2の回路パタンを転写した。重ね合わせ描画した際に用いた位置マークパタンの配置位置を図12に模式的に示す。重ね合わせ描画用のマークパタン11をチップ10の4隅に配置した。このマークパタンは上記第1の回路パタン加工時に同時に形成されたものである。
【0101】
上記位置マークパタンを検出してパタン描画位置を補正しながら第2の回路パタンを描画、転写した。パタン転写後、第1の回路パタンと第2の回路パタンとの重ね合わせ誤差を走査型電子線顕微鏡を用いて測定したところ、重ね合わせ誤差が100[nm]より大きくなっている部分は見られなかった。すなわち、2つのパタンの重ね合わせ誤差は、重ね合わせ誤差許容範囲の100[nm]以下であり、所望の重ね合わせ精度が達成された。
【0102】
以上で述べたようにして大規模集積回路素子を製造することにより、所望の重ね合わせ精度で所定のパタンを加工することができるため、高い歩留まりで素子を製造することが可能である。
【0103】
(実 施 例 5)
本実施例は、実施例1と同様にしてディストーション誤差を測定し、測定結果からスプライン関数を用いてスプライン曲面によりパタン転写領域内の任意の位置でのxおよびy方向のディストーション誤差を求めた。これにより求めた値を誤差値10[nm]毎の領域に分割し、各領域を誤差量を補正するようにマスクパタン位置を補正した。なお、領域を分割する際の誤差値の変化量は10[nm]に限るものではないが、マスクパタン位置の補正精度を考慮すると、少なくとも固体素子製造工程での必要重ね合わせ精度以下としなければならない。
【0104】
本実施例におけるマスクパタン位置の補正方法を図3を用いて説明する。図3ではディストーション誤差値のx成分を表したが、y成分についても同様に表すことができる。図3において、マスク上の領域61はディストーション誤差値が−5[nm]以上5[nm]未満の領域、領域62はディストーション誤差値が5以上15[nm]未満の領域、以下領域63、領域64はそれぞれ15以上25[nm]未満、25以上35[nm]未満の領域を表している。同様に、領域65は−15以上−5[nm]未満、領域66は−25以上−15[nm]未満、領域67は−35以上−25[nm]未満の領域を表している。なお、本実施例で用いた露光装置では、露光領域内でのディストーション誤差のx成分は±35[nm]未満であった。
【0105】
そこで、マスク製造時に領域61内をマスクパタン描画する際、x方向成分に対してマスクパタン位置の補正は行なわなかった。また、領域62内を描画する場合、x方向成分に対して−10[nm]描画位置を補正した。他の領域についても同様に、各領域のディストーション誤差範囲の中間値を補正するようにマスクパタン描画位置を補正した。なお、y方向成分に対しても同様に補正した。
【0106】
以上のようにして製造したマスクを用いて、第1の回路パタンを所定の工程を処理した基板上に転写した。所定の回路パタン加工工程を処理した後、今度は電子線直接描画装置を用いて第2の回路パタンを転写した。重ね合わせ描画した際に用いた位置マークパタンの配置位置は実施例3と同様に図12に模式的に示した位置とした。また、重ね合わせ描画用のマークパタン11をチップ10の4隅に配置した。このマークパタン11は上記第1の回路パタン加工時に同時に形成されたものである。
【0107】
上記位置マークパタンを検出してパタン描画位置を補正しながら第2の回路パタンを描画、転写した。パタン転写後、第1の回路パタンと第2の回路パタンとの重ね合わせ誤差を走査型電子線顕微鏡を用いて測定したところ、重ね合わせ誤差が100[nm]より大きくなっている部分は見られなかった。すなわち、2つのパタンの重ね合わせ誤差は、重ね合わせ誤差許容範囲の100[nm]以下であり、所望の重ね合わせ精度が達成された。
【0108】
以上で述べたようにして大規模集積回路素子を製造することにより、所望の重ね合わせ精度で所定のパタンを加工することができるため、高い歩留まりで素子を製造することが可能である。
【0109】
(実 施 例 6)
本実施例は、最小設計寸法0.25[μm]、チップサイズ20[mm]×20[mm]の256メガビットDRAM(ダイナミックランダムアクセスメモリ)級の大規模集積回路の回路パタン加工工程について説明する。
【0110】
本実施例では、NA=0.55のKrFエキシマレーザステッパ(投影露光装置)〔縮小比5:1、露光波長248[nm]〕を用いて第1の回路パタンを所定の工程を処理した基板上に転写した。所定の回路パタン加工工程を処理した後に、第2のステッパを用いて第2の回路パタンを転写した。
【0111】
本実施例では、実施例1と同じ第2のKrFエキシマレーザステッパを用いて第2の回路パタンを転写した。図9は各格子点位置でのディストーション誤差測定結果を示したものである。行及列の番号は、各格子点位置をチップの左上側から数えた番号を示している。測定の結果、ウエハ面上2次元xy座標系において、例えば露光フィールド内の位置31(31行1列目の位置)においてx方向に−34[nm]、y方向に−22[nm]のディストーション誤差が測定された。
【0112】
一方、基板上に形成された回路パタンの位置が素子製造工程により、図17に示したようにチップ内で複雑に歪むことが事前の検討からわかった。ここで、図17のグラフの横軸はチップ中心を原点とし、チップの各辺に平行な方向に2次元xy座標系をとったときのy軸上の位置を表わしている。また、縦軸は回路パタンを加工するために転写したレジストパタン位置からの、素子製造工程によるこの回路パタン位置のずれ量を表わしている。図は20[mm]角のチップ81内の15[mm]角領域82内にウエハ歪みを生じさせる材料を加工した回路パタンが配置されている場合を表わしている。
【0113】
図18は、領域82の中心位置をチップ81の中心位置と一致させて配置し、領域82の寸法を0[mm]角から20[mm]角まで変化させたときの、20[mm]角チップ81のチップ寸法の伸縮率(チップ倍率変更率)を表わしたものである。図の横軸は、領域82の寸法を表わしている。ここで、領域82内の上記回路パタンはx方向に対して周期的なラインアンドスペースパタンと同様の回路パタンであった。図18に示されるように、x方向とy方向とでチップ81の伸縮率の差が最大0.5[ppm]程度生じていることもわかった。
【0114】
本実施例では、領域82のサイズは15[mm]角であったので、x方向のチップ倍率誤差が−0.6[ppm]、y方向のチップ倍率誤差が−0.9[ppm]生じるとして、マスクパタンのチップ寸法を補正した。なお、伸縮率−0.6[ppm]はチップ上寸法18[mm]に対して約11[nm]の縮みに対応する。。さらに図17に示したように、パタン位置がチップ内で変化するので、この位置ずれを補正するようにマスク上の回路パタン位置を補正した。さらに、上述のディストーション誤差を補正するように、実施例1と同様にしてマスクパタンデータをさにら補正した。
【0115】
以上のようにして補正したマスクパタンデータを用いて第2の回路パタン転写用の第2のマスクを製造した。
【0116】
製造したマスクを用いて第2の回路パタンを第1の回路パタン上に重ね合わせ転写した。転写したパタンを走査型電子顕微鏡を用いて検査した結果、第1の回路パタンと第2の回路パタンの重ね合わせ誤差は所望の重ね合わせ誤差許容範囲±80[nm]以下であり、良好な重ね合わせ精度で第2の回路パタンを転写することができた。
【0117】
以上のようにしてパタン転写することにより、ディストーション誤差と基板歪みによるパタン配置誤差を抑えることができる。これにより、重ね合わせ誤差をより小さく抑えることが可能である。従って、固体素子の製造工程歩留まりを向上させることができる。
【0118】
さらに、重ね合わせ誤差を小さくできることから、重ね合わせずれに起因した素子特性のばらつきも抑えることができるので、製造工程歩留まりを向上させると共に高性能な固体素子の製造も可能である。
【0119】
なお、本発明の実施例で使用されるステッパ(投影露光装置)の構成の例を図19に示す。
【0120】
図19に示すように、光源131から発する光は、フライアイレンズ132、コンデンサレンズ133、ミラー134及びコンデンサレンズ133を介してマスク136を照明する。マスク136上には異物付着によるパターン転写不良を防止するためのペリクル137が設けられている。マスク136上に描かれたマスクパタンは、投影レンズ138を介して試料基板であるウエハ139上に投影される。なお、マスク136はマスク位置制御手段147で制御されたマスクステージ148上に載置され、その中心と投影レンズ138の光軸とは正確に位置合わせがなされている。ウエハ139は、試料台140上に真空吸着されている。試料台140は、投影レンズ138の光軸方向すなわちZ方向(縦方向)に移動可能なZステージ141上に載置され、さらにXYステージ142上に搭載されている。Zステージ141及びXYステージ142は、主制御系149からの制御命令に応じてそれぞれの駆動手段113、114によって駆動されるので、所望の露光位置に移動可能である。その位置はZステージ141に固定されたミラー146の位置として、レーザ測長機145で正確にモニターされている。また、ウエハ139の表面位置は、通常の露光装置が有する焦点位置検出手段で計測される。計測結果に応じてZステージ141を駆動させることにより、ウエハ139の表面は常に投影レンズ138の結像面と一致させることができる。
【0121】
以上、本発明者によってなされた発明を、上記実施例に基づき具体的に説明したが、本発明は、上記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【0122】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【0123】
以上本発明によれば、ディストーション誤差による重ね合わせ精度劣化を抑え、高重ね合わせ精度でパタンを転写することができる。
【図面の簡単な説明】
【図1】本発明によるマスク製造工程を示す工程図である。
【図2】本発明によるマスクパタン補正方法を示す模式図である。
【図3】本発明によるマスクパタン補正方法を示す模式図である。
【図4】本発明によるマスクパタン補正方法を示す模式図である。
【図5】本発明によるマスク製造工程を示す工程図である。
【図6】本発明の実施例1における第1のステッパのディストーション誤差測定結果を示す模式図。
【図7】本発明の実施例1における第1のステッパのディストーション誤差測定結果を示す図である。
【図8】実施例1における第2のステッパのディストーション誤差測定結果を示す模式図である。
【図9】本発明の実施例1における第2のステッパのディストーション誤差測定結果を示す図である。
【図10】本発明の実施例2における2台のステッパのディストーション誤差の差の測定結果を示す図である。
【図11】本発明の実施例3におけるステッパのディストーション誤差測定結果を示す図である。
【図12】本発明の実施例3における位置マークパタンの配置を示す模式図である。
【図13】本発明によるマスクパタン補正方法を示す模式図である。
【図14】本発明によるマスクパタン補正方法を示す模式図である。
【図15】本発明の実施例3において測定した重ね合わせ誤差測定結果を示す図である。
【図16】大規模集積回路に塔載されるMOSトランジスタ部の一部分の断面構造を示す模式図である。
【図17】基板上に形成された回路パタンのパタン位置ずれ量を示す模式図である。
【図18】基板上に形成されたチップの2次元方向の伸縮変化率を示す模式図である。
【図19】本発明の実施例で使用されるステッパの構成の例を示す概略構成図である。
【符号の説明】
1…ディストーション誤差を測定する工程、2…上記結果を用いてマスクパタン位置を補正する工程、3…基板上のパタン位置歪に応じてマスクパタン位置を補正する工程、4…マスクを製造する工程、5…マスクパタンを転写する工程、
10…チップ、11…位置マーク、
21−1,21−2,21−3,21−4,21−5,21−6,21−7,21−8,21−9,22−1,22−2,22−3,22−4,22−5,22−6,22−7,22−8,22−9…測定値、23…パタン位置、24,25…誤差値、
31…第1の補正領域、32…第2の補正領域、33…測定点、41…マスクパタン、
42…図形、2−1,42−2,42−3,42−4,42−5…図形、43…図形の中心位置、43−1,43−2,43−3,43−4,43−5:図形の中心位置、
51…露光装置の組み合せを求める工程、52…上記露光装置群のディストーション誤差の平均を求める工程、53…マスクパタン位置を補正したマスクを製造する工程、54…製造したマスクを用いてパタン転写する工程、
60…チップ、61…第1の領域、62…第2の領域、63…第3の領域、64…第4の領域、65…第5の領域、66…第6の領域、67…第7の領域、
70…基板、71…素子分離パタン、72…ゲート配線パタン、73…絶縁膜、74…ソース領域、75…ドレイン領域である。
Claims (9)
- マスク上に形成されたマスクパタンを結像光学系を介して基板上に投影露光することにより、前記基板上に形成されたパタンに該マスクパタンを重ね合わせ転写するパタン転写方法で用いるマスクの製造方法において、
前記結像光学系を介して前記基板上に投影されたマスクパタン投影像の結像位置と前記基板上に形成されたパタンとの重ね合わせ誤差を小さくするように、マスクパタン位置に対する露光チップ内のマスクパタン投影像結像位置のずれと、前記基板上に形成されたパタンのウエハ処理プロセスにより生じる露光チップ内のパタン位置歪みを、被重ね合わせパタンを基板に露光・処理し、それを測定することによって求めて補正するように前記マスクパタンのマスク上の位置を調整する工程を含み、
前記マスクパタン位置に対する露光チップ内のマスクパタン投影像結像位置のずれの補正、および前記基板上に形成されたパタンのウエハ処理プロセスにより生じる露光チップ内のパタン位置歪み補正は、前記露光チップ内に想定した行列の格子点位置でのディストーションの測定結果を用いることを特徴とするマスクの製造方法。 - マスク上に形成されたマスクパタンを結像光学系を介して基板上に投影露光することにより、前記基板上に形成されたパタンに該マスクパタンを重ね合わせ転写するパタン転写方法で用いるマスクの製造方法において、
前記結像光学系を介して前記基板上に投影されたマスクパタン投影像の結像位置と前記基板上に形成されたパタンとの重ね合わせ誤差を小さくするように、前記結像光学系のディストーション誤差により生じる露光チップ内のマスクパタン投影像の結像位置歪みと、前記基板上に形成されたパタンのウエハ処理プロセスにより生じる露光チップ内のパタン位置歪みを、被重ね合わせパタンを基板に露光・処理し、それを測定することによって求めて補正するように前記マスクパタンのマスク上の位置を調整する工程を含み、
前記結像光学系のディストーション誤差により生じる露光チップ内のマスクパタン投影像の結像位置歪みの補正、および前記基板上に形成されたパタンのウエハ処理プロセスにより生じる露光チップ内のパタン位置歪み補正は、前記露光チップ内に想定した行列の格子点位置でのディストーションの測定結果を用いることを特徴とするマスクの製造方法。 - 請求項1又は2に記載のマスクの製造方法において、前記結像光学系のディストーション誤差の測定結果を補間して求めた値を用いてマスクパターン位置を調整することを特徴とするマスクの製造方法。
- 請求項3に記載のマスクの製造方法において、前記結像光学系のディストーション誤差の測定結果をスプライン関数を用いて補間することを特徴とするマスクの製造方法。
- 熱処理を含む処理工程と、投影露光装置を用いてパタン形成を行う工程とを有する固体素子の製造方法において、
前記熱処理を含む処理工程に起因して生じる基板上に形成されたパタンの露光チップ内のパタン位置歪みを、被重ね合わせパタンを基板に露光・処理し、それを測定することによって求めた非線型歪み量、及び前記投影露光装置の結像光学系に起因する露光チップ内のパタン結像位置のずれをあらかじめ考慮してパタン位置が補正されたマスクを準備する工程と、
前記熱処理を含む処理工程に起因して生じる基板上に形成されたパタンの露光チップ内の非線型歪み量の補正、および前記熱処理を含む処理工程を経た基板上に前記投影露光装置により前記マスクのパタンを転写する工程とを有し、
前記投影露光装置の結像光学系に起因する露光チップ内のパタン結像位置のずれの補正は、前記露光チップ内に想定した行列の格子点位置でのディストーションの測定結果を用いることを特徴とする固体素子の製造方法。 - 請求項5に記載の固体素子の製造方法において、前記マスクのパタンは、ゲート配線パタンであることを特徴とする固体素子の製造方法。
- 第1の投影露光装置及び第2の投影露光装置を用いてパタン形成を行う固体素子の製造方法であって、
第1の基板を準備する工程と、
前記第1の投影露光装置の結像光学系に起因する露光チップ内のパタン投影結像位置のずれを予め考慮してパタン位置が補正された第1のマスクを準備する工程と、
前記第1のマスクを用いて第2の基板に第1の回路パタンを形成し、前記第2の基板に所定のプロセス処理を行ない、前記第2の投影露光装置の結像光学系に起因する露光チップ内のパタン投影結像位置のずれを予め考慮してパタン位置が補正された第2のマスクを用いて前記第1の回路パタンが形成された前記第2の基板に第2の回路パタンを形成し、前記第1の回路パタンと前記第2の回路パタンとの重ね合わせ誤差を検査して前記第2の基板の露光チップ内の歪量を求め、前記第2のマスクに更に前記歪量を考慮してパタン位置を補正して製造された第3のマスクを準備する工程と、
前記第1の投影露光装置を用い、前記第1のマスクの第1の回路パタンを前記第1の基板に転写する工程と、
前記第1の基板を所定のプロセス処理する工程と、
前記第2の投影露光装置を用い、前記第3のマスクの第2の回路パタンを前記第1の基板に転写する工程とを有することを特徴とする固体素子の製造方法。 - 前記所定のプロセスは熱処理であることを特徴とする請求項7に記載の固体素子の製造方法。
- 前記第1の投影露光装置と前記第2の投影露光装置とは異なることを特徴とする請求項7又は8に記載の固体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16326695A JP3561556B2 (ja) | 1995-06-29 | 1995-06-29 | マスクの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16326695A JP3561556B2 (ja) | 1995-06-29 | 1995-06-29 | マスクの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0915834A JPH0915834A (ja) | 1997-01-17 |
JP3561556B2 true JP3561556B2 (ja) | 2004-09-02 |
Family
ID=15770546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16326695A Expired - Fee Related JP3561556B2 (ja) | 1995-06-29 | 1995-06-29 | マスクの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3561556B2 (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003280587A1 (en) * | 2002-10-30 | 2004-05-25 | Nikon Corporation | Mask, mask producing method and exposure method |
JP4203307B2 (ja) * | 2002-12-03 | 2008-12-24 | 独立行政法人科学技術振興機構 | パターン転写方法及び露光装置 |
KR101124179B1 (ko) | 2003-04-09 | 2012-03-27 | 가부시키가이샤 니콘 | 노광 방법 및 장치, 그리고 디바이스 제조 방법 |
TWI234195B (en) * | 2003-04-16 | 2005-06-11 | Nikon Corp | Pattern determining method and system, method of manufacturing mask, adjusting method of imaging performance, exposure method and apparatus, information recording medium |
TWI457712B (zh) | 2003-10-28 | 2014-10-21 | 尼康股份有限公司 | 照明光學裝置、投影曝光裝置、曝光方法以及元件製造方法 |
TWI512335B (zh) | 2003-11-20 | 2015-12-11 | 尼康股份有限公司 | 光束變換元件、光學照明裝置、曝光裝置、以及曝光方法 |
TWI360837B (en) | 2004-02-06 | 2012-03-21 | Nikon Corp | Polarization changing device, optical illumination |
EP1881521B1 (en) | 2005-05-12 | 2014-07-23 | Nikon Corporation | Projection optical system, exposure apparatus and exposure method |
JP5267029B2 (ja) | 2007-10-12 | 2013-08-21 | 株式会社ニコン | 照明光学装置、露光装置及びデバイスの製造方法 |
US8379187B2 (en) | 2007-10-24 | 2013-02-19 | Nikon Corporation | Optical unit, illumination optical apparatus, exposure apparatus, and device manufacturing method |
US9116346B2 (en) | 2007-11-06 | 2015-08-25 | Nikon Corporation | Illumination apparatus, illumination method, exposure apparatus, and device manufacturing method |
TWI502623B (zh) * | 2010-01-07 | 2015-10-01 | Hoya Corp | 光罩之製造方法、光罩、及顯示裝置之製造方法 |
DE102011078927B4 (de) * | 2010-07-12 | 2019-01-31 | Carl Zeiss Sms Ltd. | Verfahren zum Korrigieren von Fehlern einer photolithographischen Maske |
JP5496041B2 (ja) * | 2010-09-30 | 2014-05-21 | 大日本スクリーン製造株式会社 | 変位算出方法、描画データの補正方法、描画方法および描画装置 |
JP5810735B2 (ja) * | 2011-08-15 | 2015-11-11 | 大日本印刷株式会社 | パターン位相差フィルムの製造方法及び光学フィルムの製造方法 |
JP6825204B2 (ja) * | 2015-12-14 | 2021-02-03 | 株式会社ニコン | デバイス製造方法および露光方法 |
WO2018141450A1 (en) * | 2017-01-31 | 2018-08-09 | Asml Netherlands B.V. | Method and system for increasing accuracy of pattern positioning |
-
1995
- 1995-06-29 JP JP16326695A patent/JP3561556B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0915834A (ja) | 1997-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3561556B2 (ja) | マスクの製造方法 | |
US11493851B2 (en) | Lithographic method and lithographic apparatus | |
US8440376B2 (en) | Exposure determining method, method of manufacturing semiconductor device, and computer program product | |
KR101890815B1 (ko) | 리소그래피 장치, 디바이스 제조 방법 및 연계된 데이터 처리 장치 및 컴퓨터 프로그램 제품 | |
US6859260B2 (en) | Method and system for improving focus accuracy in a lithography system | |
KR20120102002A (ko) | 기판의 모델 파라미터들을 계산하는 방법, 리소그래피 장치, 및 리소그래피 장치에 의한 리소그래피 프로세싱을 제어하는 장치 | |
KR102326191B1 (ko) | 디바이스 제조 프로세스 | |
US6741732B2 (en) | Exposure method and device manufacturing method using this exposure method | |
EP3396457A1 (en) | Device manufacturing method | |
EP0459737B1 (en) | Reticle for a reduced projection exposure apparatus | |
CN117289543A (zh) | 基于深度学习的光刻模型生成方法以及掩模制造方法 | |
KR102396647B1 (ko) | 포토마스크의 레이아웃 설계 방법 및 포토마스크의 제조 방법 | |
KR20200057776A (ko) | 리소그래피 클러스터, 리소그래피 장치, 및 디바이스 제조 방법 | |
JP2019532342A (ja) | 基板にわたってパラメータ変動を修正する処理装置及び方法 | |
JP2018031980A (ja) | 計測方法、計測装置、露光装置及び物品の製造方法 | |
JP2000292906A (ja) | マスクおよびパタン転写方法 | |
TWI751628B (zh) | 器件製造方法 | |
TWI238288B (en) | Method for producing a mask adapted to an exposure apparatus | |
US20230281779A1 (en) | Measurement of stitching error using split targets | |
Kyoh et al. | New photomask pattern generation method based on i-line stepper | |
EP3783437A1 (en) | Device manufacturing method | |
WO2022179739A1 (en) | Novel interface definition for lithographic apparatus | |
KR20230107575A (ko) | 기판 영역에 걸친 측정 데이터를 모델링하기 위한 방법 및 연관된 장치 | |
CN116868127A (zh) | 针对光刻设备的新型接口定义 | |
KR20230020647A (ko) | 주광선 입사각을 이용한 광학 근접 보상 방법과 이를 포함하는 노광 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040127 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040525 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040531 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080604 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090604 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100604 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110604 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120604 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140604 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |