JP3557335B2 - インターフェイス回路 - Google Patents
インターフェイス回路 Download PDFInfo
- Publication number
- JP3557335B2 JP3557335B2 JP32437097A JP32437097A JP3557335B2 JP 3557335 B2 JP3557335 B2 JP 3557335B2 JP 32437097 A JP32437097 A JP 32437097A JP 32437097 A JP32437097 A JP 32437097A JP 3557335 B2 JP3557335 B2 JP 3557335B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- switching
- signal
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4063—Device-to-bus coupling
- G06F13/4068—Electrical coupling
- G06F13/4072—Drivers or receivers
- G06F13/4077—Precharging or discharging
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
- Information Transfer Systems (AREA)
Description
【発明の属する技術分野】
本発明は、接点入力やロジック等の入力信号を取り込む機能を備えたインターフェイス回路に関する。
【0002】
【従来の技術】
マイコン等から構成された制御装置の入力端子に入力信号を入力する方式として、シンク入力とソース入力の2つの方式がある。そして、制御装置を製造するメーカーとしては、シンク入力用の制御装置及びソース入力用の制御装置をそれぞれ製造し、ユーザーの要求に応じて出荷していた。これに対して、メーカーでは、近年、製造機種数を削減しようとしており、そのため、上記2つの入力方式のいずれにも使用(共用)可能に構成した制御装置を製造しようとしている。
【0003】
上記2つの入力方式に共用可能な構成の制御装置の一例を、図11に示す。この図11は、制御装置の入力回路部分を示す電気回路図である。この図11に示すように、入力端子1には、4個のダイオード2、3、4、5、抵抗6及びフォトカプラ7の発光ダイオード7aが接続されている。上記フォトカプラ7の受光素子7bは、例えば5Vの直流電圧端子Vp5とアースとの間に接続されており、更に受光素子7bと直流電圧端子Vp5との接続点がマイコン8の入力端子8aに接続されている。
【0004】
そして、ダイオード2、3、4、5のうちのダイオード2のアノードと例えば24Vの直流電圧端子Vpとの間に、ジャンパ9により閉路可能な接点10a、10bを設けている。また、ダイオード2、3、4、5のうちのダイオード5のカソードとアースとの間に、ジャンパ11により閉路可能な接点12a、12bを設けている。
【0005】
上記構成において、入力端子1にシンク入力を入力させる場合には、ジャンパ9を半田付けして接点10a、10b間を閉路しておき、入力端子1と共通アース端子13との間にシンク入力用の接点SAを接続する。一方、入力端子1にソース入力を入力させる場合には、ジャンパ11を半田付けして接点12a、12b間を閉路しておき、例えば24Vの直流電圧端子Viと入力端子1との間にソース入力用の接点SBを接続する。これにより、上記した入力回路は、2つの入力方式に共用可能な構成となっている。
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の構成では、1個の入力端子1に対して、4個のダイオード2〜5とフォトカプラ7を新たに付加しなければならず、製造コストが高くなるという欠点があった。特に、制御装置には、通常、10〜100個ぐらいの入力端子が設けられていることが多く、このような場合には、ダイオード2〜5及びフォトカプラ7からなる回路構成を入力端子の個数分だけ設けなければならず、かなり製造コストが高くなるおそれがあった。
【0007】
そこで、本発明の目的は、シンク入力とソース入力のいずれにも対応可能な構成でありながら、製造コストを安くすることができるインターフェイス回路を提供するにある。
【0008】
【課題を解決するための手段】
本発明のインターフェイス回路は、接点入力やロジック等の入力信号を取り込む入力端子を備えた回路において、前記入力端子にプルアップ抵抗を接続する接続状態とプルダウン抵抗を接続する接続状態とを切替える切替手段と、この切替手段の切替接続状態を判別してシンク入力であるかソース入力であるかを判別する判別手段と、この判別手段の判別結果に基づいて、前記入力信号を反転させた信号を出力する信号出力状態と前記入力信号をそのまま出力する信号出力状態とを切替える信号切替手段と、前記判別手段により前回の運転時に判別された判別結果を記憶する記憶手段と、この記憶手段に記憶されている判別結果と前記判別手段により今回の運転時に判別された判別結果とを比較する比較手段と、前回運転時の判別結果と今回運転時の判別結果が相違することが判定されたときにその相違を報知する報知手段とを備えたところに特徴を有する。
【0009】
上記構成において、入力端子にシンク入力を入力させる場合には、切替手段により入力端子にプルアップ抵抗を接続する接続状態とし、一方、入力端子にソース入力を入力させる場合には、切替手段により入力端子にプルダウン抵抗を接続する接続状態とする。そして、この構成の場合、判別手段により上記切替手段の切替接続状態が判別されてシンク入力またはソース入力であることが判別されると共に、信号切替手段により上記判別結果に基づいて入力信号を反転させた信号を出力する信号出力状態と入力信号をそのまま出力する信号出力状態とが切替えられる。
【0010】
これにより、シンク入力とソース入力のいずれにも対応可能な構成となる。しかも、上記構成の場合、切替手段は切替スイッチ等の安価な構成で実現でき、また、判断手段は端子の電圧レベルがハイレベルであるかロウレベルであるかを検出する回路等の安価な構成で実現でき、更に、信号切替手段も論理回路及び切替スイッチからなる簡単なハードウエア回路やマイコンの制御機能(ソフトウエア)等で実現できるから、全体として製造コストを安くし得る。また、記憶している前回の運転時の判別結果と、今回の運転時の判別結果とを比較し、相違すると判定したときには、その相違を報知するように構成したので、上記相違の報知により、ユーザーは前回の運転と今回の運転とで入力方式を変えたことを明確に認識できるから、入力方式の設定を万一誤ったような場合には、そのことを容易に認識することができ、誤操作の発生を極力防止することができる。
【0011】
また、上記構成の場合、前記切替手段の切替接続状態に対応するレベルの電圧を検出する電圧検出回路を備え、前記判別手段は、前記電圧検出回路による検出電圧に基づいて前記切替回路の切替接続状態を判別するように構成されていることが好ましい。更に、前記切替手段を、手動式のスイッチにより構成することが良い。更にまた、前記切替手段を、複数のピン端子を有する端子台と、前記ピン端子に装着されるものであって所定のピン端子間を短絡するコネクタとから構成することも好ましい。また、前記切替手段を、プリント配線基板に設けられた複数のランドと、前記ランドに半田付けされるものであって所定のランド間を短絡するジャンパとから構成しても良い。
【0012】
一方、前記切替手段を、リレーやトランジスタ等からなるスイッチング素子と、外部からの指令に基づいて前記スイッチング素子をスイッチング制御する切替制御手段とから構成することもより一層好ましい構成である。また、前記判別手段の判別結果に基づいて出力信号をシンク出力で出力する出力方式とソース出力で出力する出力方式とを切替える出力方式切替手段を備えるように構成することも好ましい構成である。
【0013】
更に、前記判別手段により前回の運転時に判別された判別結果を記憶する記憶手段と、この記憶手段に記憶されている判別結果と前記判別手段により今回の運転時に判別された判別結果とを比較する比較手段とを備えるように構成することが良い。この構成の場合、前記比較手段により前回運転時の判別結果と今回運転時の判別結果が相違することが判定されたときにその相違を報知する報知手段を備えることがより一層好ましい構成である。
【0014】
また、上記構成の場合、前記入力端子がオープンの状態で、前記スイッチング素子をオンオフさせると共に、前記入力端子から与えられる信号が反転するか否かを判定することにより、インターフェイス回路の動作を自己診断する自己診断手段を備えることも良い構成である。
【0015】
更に、本発明の他のインターフェイス回路は、接点入力やロジック等の入力信号を取り込む入力端子を備えた回路において、前記入力端子にプルアップ抵抗を接続する接続状態とプルダウン抵抗を接続する接続状態とを切替える切替回路と、この切替回路の切替接続状態に対応するレベルの電圧を検出する電圧検出回路と、この電圧検出回路による検出電圧に基づいて前記切替回路の切替接続状態を判別してシンク入力であるかソース入力であるかを判別する判別回路と、この判別回路の判別結果に基づいて、前記入力信号を反転させた信号を出力する信号出力状態と前記入力信号をそのまま出力する信号出力状態とを切替える信号切替回路とを備えたものである。
【0016】
【発明の実施の形態】
以下、本発明をインバータ装置の制御装置に適用した第1の実施例について図1ないし図5を参照しながら説明する。まず、図1は制御装置21の入力回路周辺を示す電気回路図である。この図1に示すように、入力端子22は、プルアップまたはプルダウン用の抵抗23を介して切替スイッチ24の共通接点cに接続されていると共に、電圧レベル変換回路25を介してマイクロコンピュータ(以下、マイコンと称す)26の入力端子26aに接続されている。
【0017】
上記切替スイッチ24の一方の接点aは例えば24Vの直流電圧端子Vpに接続され、他方の接点bはアース(0V)されている。この切替スイッチ24は、本発明の切替手段を構成するものであり、本実施例では手動式のスイッチ(例えばディップスイッチ等)により構成されている。そして、切替スイッチ24の共通接点cは、電圧レベル変換回路27を介してマイコン26の入力端子26bに接続されている。
【0018】
この場合、電圧レベル変換回路27は、切替スイッチ24の共通接点cの電圧レベルをマイコン26が入力可能な電圧レベルに変換する回路であり、具体的には、切替スイッチ24の接点(c−a)間オンのとき、共通接点cに印加される24Vの電圧を例えば5Vの電圧に変換する回路である。上記電圧レベル変換回路27は、図2に示すように、例えば抵抗28とツェナーダイオード29とから構成されており、上記ツェナーダイオード29のカソードが5Vの直流電圧端子Vp5に接続されている。そして、ツェナーダイオード29のアノード(抵抗28の図2中右方の端子)がマイコン26の入力端子26bに接続されている。
【0019】
また、マイコン26は、切替スイッチ24の共通接点cの電圧レベルを検出することにより、切替スイッチ24の切替接続状態を判別することが可能に構成されている。具体的には、マイコン26は、入力端子26bに入力する電圧が5Vのとき切替スイッチ24の接点(c−a)間がオンであると判別し、入力端子26bに入力する電圧が0Vのとき切替スイッチ24の接点(c−b)間がオンであると判別するように構成されている。この場合、マイコン26は本発明の判別手段としての機能を有している。
【0020】
そして、上記切替スイッチ24の接点(c−a)間がオンになるように切替スイッチ24が手動操作されると、抵抗23がプルアップ抵抗として入力端子22に接続された接続状態となり、入力端子22に対してシンク入力方式で入力が可能となる。ここで、シンク入力用の接点SAは、図1にて破線で示すように、入力端子22と共通アース端子30との間に接続する。上記接点SAがオンオフされたときに、入力端子22に入力される入力信号Siは、図4(a)に示すような信号となる。
【0021】
一方、切替スイッチ24の接点(c−b)間がオンになるように切替スイッチ24が手動操作されると、抵抗23がプルダウン抵抗として入力端子22に接続された接続状態となり、入力端子22にソース入力方式で入力が可能となる。ここで、ソース入力用の接点SBは、図1にて破線で示すように、例えば24Vの直流電圧端子Viと入力端子22との間に接続する。上記接点SBがオンオフされたときに、入力端子22に入力される入力信号Siは、図4(b)に示すような信号となる。ここで、ソース入力の入力信号Siは、上記シンク入力の入力信号Si(図4(a)参照)の反転信号となっていることがわかる。
【0022】
さて、前記電圧レベル変換回路25は、入力端子22に入力される入力信号Siの電圧レベルをマイコン26が入力可能な電圧レベルに変換する回路であり、具体的には、入力信号Siがハイレベルのとき、入力端子22に印加される24Vの電圧Viを例えば5Vの電圧に変換する回路である。上記電圧レベル変換回路25は、図3に示すように、例えば抵抗31,32,33とNPN形のトランジスタ34とから構成されており、上記トランジスタ34のコレクタに接続された抵抗32が5Vの直流電圧端子Vp5に接続されている。そして、トランジスタ34のコレクタがマイコン26の入力端子26aに接続されている。
【0023】
ここで、マイコン26は、前述したようにして判別した切替スイッチ24の切替接続状態に応じて、入力端子26aに与えられた入力信号(即ち、入力信号Si)を反転させた信号を、または、そのまま出力した信号を、ロジック信号Saとしてマイコン26の内部の信号処理に使用するように構成されている。具体的には、マイコン26は、切替スイッチ24の接点(c−a)間がオンであると判別したときには、入力端子26aに与えられた入力信号(即ち、入力信号Si)を反転させた信号をロジック信号Saとし、切替スイッチ24の接点(c−b)間がオンであると判別したときには、入力端子26aに与えられた入力信号(即ち、入力信号Si)をそのまま出力させた信号をロジック信号Saとするように構成されている。
【0024】
これにより、マイコン26内で使用する入力信号としてのロジック信号Saは、図4(c)に示すような信号となり、入力端子22に入力される信号がシンク入力であっても、ソース入力であっても同じ信号となる。即ち、上記した入力回路は、2つの入力方式に共用可能な構成となっているのである。この場合、マイコン26が本発明の信号切替手段としての機能を有している。
【0025】
また、上記マイコン26には、記憶手段として例えば不揮発性メモリ35が接続されている。そして、マイコン26は、上述したようにして判別した結果、即ち、シンク入力であるかソース入力であるかを上記不揮発性メモリ35に記憶するように構成されている。更に、マイコン26は、不揮発性メモリ35に記憶している前回の運転時に判別した判別結果を読出すと共に、今回の運転時に上述したようにして判別した判別結果とを比較するように構成されている。この場合、マイコン26は本発明の比較手段としての機能を有している。
【0026】
そして、マイコン26は、上記比較処理により前回運転時の判別結果と今回運転時の判別結果が相違することを判定したときには、その相違を報知するように、例えば操作パネルに設けられた表示装置(図示しない)に表示するように構成されている。この構成の場合、マイコン26及び表示装置から本発明の報知手段が構成されている。そして、上記した相違の表示により、ユーザーは前回の運転と今回の運転とで入力方式を変えたことを明確に認識できるから、入力方式の設定を万一誤ったような場合には、そのことを容易に認識することができ、誤操作の発生を極力防止することができる。
【0027】
このような構成の本実施例によれば、入力端子22にシンク入力を入力させる場合には、切替スイッチ24を手動操作してその接点(c−a)間をオンにし、入力端子22にプルアップ抵抗24を接続する接続状態としておいてから、シンク入力を行うようにする。一方、入力端子22にソース入力を入力させる場合には、切替スイッチ24を手動操作してその接点(c−b)間をオンにし、入力端子22にプルダウン抵抗23を接続する接続状態としておいてから、ソース入力を行うようにすれば良い。
【0028】
そして、本実施例の場合、マイコン26により上記切替スイッチ24の切替接続状態を判別して、シンク入力またはソース入力であることを判別すると共に、マイコン26により上記判別結果に基づいて入力信号Siを反転させた信号をロジック信号Saとして出力する信号出力状態と、入力信号Siをそのままロジック信号Saとして出力する信号出力状態とを切替えるように構成した。これにより、上記実施例の入力回路は、シンク入力とソース入力のいずれにも対応可能な構成となる。
【0029】
しかも、上記実施例の場合、切替手段としての切替スイッチ24は安価な構成である。また、判断手段は、端子(具体的には、切替スイッチ24の共通接点c)の電圧レベルがハイレベルであるかロウレベルであるかを検出する回路であり、上記実施例では、簡単な構成の電圧レベル変換回路27とマイコン26の制御機能(ソフトウエア)で実現している。即ち、判断手段は安価な構成で実現できる。更に、信号切替手段は、マイコン26の制御機能(ソフトウエア)で実現しているから、安価な構成である。従って、上記実施例の入力回路は、従来構成(図11参照)に比べて、製造コストを安くすることができる。
【0030】
特に、上記実施例の構成では、入力端子22を複数設けるように構成した場合に、従来構成に比べて製造コストを大幅に安くすることができる。具体的に説明すると、3個の入力端子22を設けた構成を図5に示す。この図5に示すように、入力端子22が3個に増えても、切替スイッチ24及び電圧レベル変換回路27は各1個設けるだけで済む。また、信号切替手段は、入力端子の個数分必要であるが、マイコン26の制御機能(ソフトウエア)で実現しているから、安価な構成で実現できる。尚、プルアップまたはプルダウン用の抵抗23及び電圧レベル変換回路25はそれぞれ入力端子の個数(3個)に等しくなるように増加しているが、これらの部品は、シンク入力専用の入力回路やソース入力専用の入力回路においても、入力端子を複数設ける場合に必ず増加させる必要がある部品である。従って、本実施例によれば、入力端子を複数設ける場合であっても、製造コストを安くすることができる。
【0031】
これに対して、従来構成(図11参照)において、入力端子を複数にすると、4個のダイオード及びフォトカプラから構成された回路を、入力端子の個数分だけ設けなければならない。従って、従来構成では、入力端子を複数にすると、製造コストが大幅に高くなってしまう。そして、入力端子の個数が多くなるほど、上記実施例と従来構成との製造コストの差は大きくなるのである。
【0032】
尚、上記実施例では、電圧レベル変換回路27を図2に示すような回路として構成したが、これに限られるものではなく、電圧レベルを変換できる回路であれば他の回路構成でも良い。また、電圧レベル変換回路25を図3に示すような回路として構成したが、これに限られるものではなく、電圧レベルを変換できる回路であれば他の回路構成(トランジスタに代えて例えばフォトカプラを使用した構成の回路)でも良い。
【0033】
更に、マイコン26の入力端子26a、26bが24V程度の電圧を直接入力可能に構成されておれば、電圧レベル変換回路25、27を不要にすることができる。更にまた、上記実施例では、記憶手段として不揮発性メモリ35を設けたが、これに限られるものではなく、例えばバッテリバックアップ機能を備えたメモリ(RAM)を設けるように構成しても良い。
【0034】
また、上記実施例では、信号切替手段をマイコン26の制御機能で構成したが、これに代えて、論理回路及び切替スイッチからなる簡単なハードウエア回路で構成しても良い。具体的には、図6に示す第2の実施例のように、信号切替手段36をインバータ素子37と切替スイッチ38とから構成することが好ましい。この構成の場合、切替スイッチ38をマイコン26により切替駆動するように構成すると共に、切替スイッチ38の共通接点cをマイコン36の入力端子26aに接続している。上記切替スイッチ38は、例えばトランジスタ等のスイッチング素子(半導体スイッチ)で構成することができる。そして、電圧レベル変換回路25の出力端子をインバータ素子37及び切替スイッチ38の一方の端子bに接続し、更に、インバータ素子37を切替スイッチ38の他方の端子aに接続している。
【0035】
上記構成の場合、マイコン26は、切替スイッチ24の共通接点cの電圧レベルに基づいて、切替スイッチ24の接点(c−a)間がオンであると、即ち、シンク入力であると判別した場合、上記切替スイッチ38をその接点(c−a)間がオンとなるように動作させる構成となっている。一方、マイコン26は、切替スイッチ24の接点(c−b)間がオンであると、即ち、ソース入力であると判別した場合、上記切替スイッチ38をその接点(c−b)間がオンとなるように動作させる構成となっている。
【0036】
尚、上述した以外の第2の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第2の実施例においても、第1の実施例と同じ作用効果を得ることができる。
【0037】
図7は本発明の第3の実施例を示すものであり、第1の実施例と異なるところを説明する。尚、第1の実施例と同一部分には同一符号を付している。上記第3の実施例においては、切替手段を、複数のピン端子を有する端子台と、ピン端子に装着されるものであって所定のピン端子間を短絡するコネクタとから構成している。
【0038】
具体的には、図7に示すように、直流電圧端子Vpに接続した端子39と、アースに接続した端子40と、抵抗23及び電圧レベル変換回路27に接続した端子41とを、インバータ装置(の制御装置)の端子台(図示しない)にピン端子として設けている。そして、これらピン端子に装着されるコネクタ42、43を備えている。
【0039】
この構成において、シンク入力を行う場合には、コネクタ42を端子39及び41に装着することにより、該コネクタ42により端子39と端子41との間を短絡するように構成されている。一方、ソース入力を行う場合には、コネクタ43を端子40及び41に装着することにより、該コネクタ43により端子40と端子41との間を短絡するように構成されている。
【0040】
そして、マイコン26は、電圧レベル変換回路27を介して端子41の電圧レベルを検出することにより、端子39と端子41との間が短絡されているか(即ち、シンク入力であるか)、それとも、端子40と端子41との間が短絡されているか(即ち、ソース入力であるか)を判別するように構成されている。尚、上述した以外の第3の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第3の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。
【0041】
また、上記第3の実施例では、切替手段を複数のピン端子とコネクタにより構成したが、これに代えて、プリント配線基板に設けられた複数のランドと、これらランドに形成された端子挿入孔に挿入されて半田付けされるものであって所定のランド間を短絡するジャンパとから構成するようにしても良い。このように構成した場合も、第3の実施例とほぼ同じ作用効果を得ることができる。
【0042】
図8は本発明の第4の実施例を示すものであり、第1の実施例と異なるところを説明する。尚、第1の実施例と同一部分には同一符号を付している。上記第4の実施例においては、切替手段を、リレーやトランジスタ等からなるスイッチング素子で構成すると共に、外部からの指令に基づいて上記スイッチング素子をスイッチング制御する切替制御手段を備えるように構成している。
【0043】
具体的には、図8に示すように、連動する2つのリレー接点44a、44b及びリレーコイル44cを備えてなるリレー44で切替手段を構成している。この場合、一方のリレー接点44aを直流電圧端子Vpと抵抗23との間に接続し、他方のリレー接点44bを抵抗23とアースとの間に接続している。そして、リレーコイル44cをマイコン45によりドライバ回路46を介して通断電制御するように構成している。上記マイコン45には、外部から指令(即ち、シンク入力またはソース入力を設定する指令)が与えられるように構成されている。
【0044】
ここで、外部から指令をマイコン45に与える方法としては、操作パネルに設けられた各種の操作キーの操作に基づいて指令(例えばパラメータ)をマイコン45に与える方法や、パソコン等の外部端末から通信ラインを介して指令をマイコン45に送信する方法等が好ましい。
【0045】
上記構成の場合、外部から指令がマイコン45に与えられると、マイコン45は、その指令に基づいてリレー44を駆動制御する。具体的には、指令がシンク入力の設定である場合には、マイコン45は、リレーコイル44cを通電してリレー接点44aをオン(且つリレー接点44bをオフ)する。反対に、指令がソース入力の設定である場合には、マイコン45は、リレーコイル44cを断電してリレー接点44bをオン(且つリレー接点44aをオフ)する。これと共に、マイコン45は、上記入力した指令を不揮発性メモリ35に記憶するように構成されている。
【0046】
尚、上述した以外の第4の実施例の構成は、第1の実施例の構成と同じ構成となっている。従って、第4の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、上記第4の実施例では、外部指令によってシンク入力またはソース入力の切替を簡単に実行することができる。
【0047】
また、上記第4の実施例では、入力端子22がオープンの状態で、マイコン45によりリレーコイル44cをオンオフさせることによりリレー接点44a及び44bをオンオフさせ、そして、このときマイコン45により入力端子22から与えられる信号、即ち、電圧レベル変換回路25から出力される信号が反転するか否かを判定することにより、インターフェイス回路(入力回路)の動作を自己診断することが可能である。
【0048】
この構成の場合、電圧レベル変換回路25から出力される信号が反転することを検出すれば、入力回路の電圧レベル変換回路25及びリレー44の動作が正常であると判断することができる。一方、電圧レベル変換回路25から出力される信号が反転しないことを検出すれば、入力回路の電圧レベル変換回路25またはリレー44のうちのいずれかの動作が異常であると判断することができる。即ち、上記構成では、マイコン45が本発明の自己診断手段を構成している。
【0049】
図9は本発明の第5の実施例を示すものであり、第1の実施例と異なるところを説明する。尚、第1の実施例と同一部分には同一符号を付している。上記第5の実施例においては、シンク入力であるかソース入力であるかの判別結果に基づいて、出力信号をシンク出力で出力する出力方式とソース出力で出力する出力方式とを自動的に切り替えるように構成している。
【0050】
以下、図9に従って具体的に説明する。この図9は出力回路周辺を示す電気回路図である。図9において、出力端子46には、ダイオード47、48、PNP形のトランジスタ49、NPN形のトランジスタ50、抵抗51〜54が図示するように接続されている。そして、トランジスタ49のべースは、抵抗52、インバータ素子55を介して第1のスイッチ56aに接続されている。トランジスタ50のべースは、抵抗53を介して第2のスイッチ56bに接続されている。更に、第1のスイッチ56a及び第2のスイッチ56bは、マイコン26の出力端子26eに接続されている。
【0051】
また、マイコン26は、第1のスイッチ56a及び第2のスイッチ56bをオンオフ制御するように構成されている。この場合、マイコン26は、前述したようにして、シンク入力であることを判別したときには、第1のスイッチ56aをオフし且つ第2のスイッチ56bをオンする。これにより、シンク出力方式で出力端子46から出力されるようになる。この場合、負荷である例えばリレーコイル57は、直流電圧端子Viと出力端子46との間に接続されるように構成されている。
【0052】
一方、マイコン26が、前述したようにして、ソース入力であることを判別したときには、第1のスイッチ56aをオンし且つ第2のスイッチ56bをオフする。これにより、ソース出力方式で出力端子46から出力されるようになる。この場合、負荷である例えばリレーコイル58は、出力端子46と共通アース端子30の間に接続されるように構成されている。この構成の場合、第1のスイッチ56a、第2のスイッチ56b及びマイコン26から本発明の出力方式切替手段が構成されている。
【0053】
尚、上述した以外の第5の実施例の構成(入力回路の構成等)は、第1の実施例の構成と同じ構成となっている。従って、第5の実施例においても、第1の実施例とほぼ同じ作用効果を得ることができる。特に、上記第5の実施例では、マイコン26によりシンク入力であるかソース入力であるかを判別すると共に、判別結果がシンク入力であるときにはシンク出力するように構成し、また、判別結果がソース入力であるときにはソース出力するように構成した。これにより、入力方式を切替可能な構成でありながら、出力方式を、切替えられた入力方式に自動的に対応させることができる。
【0054】
図10は本発明の第6の実施例を示すものであり、第5の実施例と異なるところを説明する。尚、第5の実施例と同一部分には同一符号を付している。上記第6の実施例は、シンク入力であるかソース入力であるかの判別結果に基づいて、出力信号をシンク出力で出力する出力方式とソース出力で出力する出力方式とを自動的に切替える構成を、上記第5の実施例と異なる電気回路構成で実現したものである。
【0055】
具体的には、図10に示すように、出力端子46と直流電圧端子Vpとの間にリレー58のリレー接点58aを接続し、出力端子46とアースとの間にリレー59のリレー接点59aを接続している。そして、直流電圧端子VpとNPN形のトランジスタ60のコレクタとの間に、リレー58のリレーコイル58b及び第1のスイッチ56aからなる直列回路と、リレー59のリレーコイル59b及び第2のスイッチ56bからなる直列回路とを並列に接続している。更に、トランジスタ60のエミッタをアースし、ベースをマイコン26の出力端子26eに接続している。
【0056】
上記第6の実施例の場合、マイコン26は、前述したようにして、シンク入力であることを判別したときには、第1のスイッチ56aをオフし且つ第2のスイッチ56bをオンする。これにより、シンク出力方式で出力端子46から出力されるようになる。この場合、負荷である例えばリレーコイル57は、直流電圧端子Viと出力端子46との間に接続される。
【0057】
一方、マイコン26が、前述したようにして、ソース入力であることを判別したときには、第1のスイッチ56aをオンし且つ第2のスイッチ56bをオフする。これにより、ソース出力方式で出力端子46から出力されるようになる。この場合、負荷である例えばリレーコイル58は、出力端子46と共通アース端子30の間に接続される。尚、上述した以外の第6の実施例の構成は、第5の実施例の構成と同じ構成となっている。従って、第6の実施例においても、第5の実施例とほぼ同じ作用効果を得ることができる。
【0058】
尚、上記各実施例においては、本発明のインターフェイス回路をインバータ装置の制御装置の入力回路に適用したが、これに限られるものではなく、他の制御装置の入力回路に適用しても良い。
【0059】
【発明の効果】
本発明は以上の説明から明らかなように、入力端子にプルアップ抵抗を接続する接続状態とプルダウン抵抗を接続する接続状態とを切替える切替手段を備え、この切替手段の切替接続状態を判別してシンク入力であるかソース入力であるかを判別する判別手段を備え、この判別手段の判別結果に基づいて前記入力信号を反転させた信号を出力する信号出力状態と前記入力信号をそのまま出力する信号出力状態とを切替える信号切替手段を備え、前記判別手段により前回の運転時に判別された判別結果を記憶する記憶手段を備え、この記憶手段に記憶されている判別結果と前記判別手段により今回の運転時に判別された判別結果とを比較する比較手段を備え、前回運転時の判別結果と今回運転時の判別結果が相違することが判定されたときにその相違を報知する報知手段を備えるように構成したので、シンク入力とソース入力のいずれにも対応可能な構成でありながら、製造コストを安くすることができ、また、誤操作の発生を極力防止することができるという優れた効果を奏する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す入力回路周辺の電気回路図
【図2】電圧レベル変換回路の電気回路図
【図3】電圧レベル変換回路の電気回路図
【図4】タイムチャート
【図5】3個の入力端子を設けた構成を示す図1相当図
【図6】本発明の第2の実施例を示す図1相当図
【図7】本発明の第3の実施例を示す図1相当図
【図8】本発明の第4の実施例を示す図1相当図
【図9】本発明の第5の実施例を示す出力回路周辺の電気回路図
【図10】本発明の第6の実施例を示す図9相当図
【図11】従来構成を示す図1相当図
【符号の説明】
21は制御装置、22は入力端子、23は抵抗、24は切替スイッチ(切替手段)、25は電圧レベル変換回路、26はマイクロコンピュータ(判別手段、信号切替手段)、27は電圧レベル変換回路、30は共通アース端子、35は不揮発性メモリ(記憶手段)、36は信号切替手段、38は切替スイッチ、39、40、41は端子(ピン端子)、42、43はコネクタ、44はリレー(切替手段)、45はマイコン(切替制御手段、自己診断手段)、46は出力端子、47、48はダイオード、49、50はトランジスタ、51、52、53、54は抵抗、55はインバータ素子、56aは第1のスイッチ、56bは第2のスイッチ、57はリレーコイル、58、59はリレー、60はトランジスタを示す。
Claims (8)
- 接点入力やロジック等の入力信号を取り込む入力端子を備えたインターフェイス回路において、
前記入力端子にプルアップ抵抗を接続する接続状態とプルダウン抵抗を接続する接続状態とを切替える切替手段と、
この切替手段の切替接続状態を判別してシンク入力であるかソース入力であるかを判別する判別手段と、
この判別手段の判別結果に基づいて、前記入力信号を反転させた信号を出力する信号出力状態と前記入力信号をそのまま出力する信号出力状態とを切替える信号切替手段と、
前記判別手段により前回の運転時に判別された判別結果を記憶する記憶手段と、
この記憶手段に記憶されている判別結果と前記判別手段により今回の運転時に判別された判別結果とを比較する比較手段と、
前回運転時の判別結果と今回運転時の判別結果が相違することが判定されたときにその相違を報知する報知手段と
を備えたことを特徴とするインターフェイス回路。 - 前記切替手段の切替接続状態に対応するレベルの電圧を検出する電圧検出回路を備え、
前記判別手段は、前記電圧検出回路による検出電圧に基づいて前記切替回路の切替接続状態を判別するように構成されていることを特徴とする請求項1記載のインターフェイス回路。 - 前記切替手段を、手動式のスイッチにより構成したことを特徴とする請求項1または2記載のインターフェイス回路。
- 前記切替手段を、複数のピン端子を有する端子台と、前記ピン端子に装着されるものであって所定のピン端子間を短絡するコネクタとから構成したことを特徴とする請求項1または2記載のインターフェイス回路。
- 前記切替手段を、プリント配線基板に設けられた複数のランドと、前記ランドに半田付けされるものであって所定のランド間を短絡するジャンパとから構成したことを特徴とする請求項1または2記載のインターフェイス回路。
- 前記切替手段を、リレーやトランジスタ等からなるスイッチング素子と、
外部からの指令に基づいて前記スイッチング素子をスイッチング制御する切替制御手段とから構成したことを特徴とする請求項1または2記載のインターフェイス回路。 - 前記判別手段の判別結果に基づいて出力信号をシンク出力で出力する出力方式とソース出力で出力する出力方式とを切替える出力方式切替手段を備えたことを特徴とする請求項1ないし6のいずれかに記載のインターフェイス回路。
- 前記入力端子がオープンの状態で、前記スイッチング素子をオンオフさせると共に、前記入力端子から与えられる信号が反転するか否かを判定することにより、インターフェイス回路の動作を自己診断する自己診断手段を備えたことを特徴とする請求項6記載のインターフェイス回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32437097A JP3557335B2 (ja) | 1997-11-26 | 1997-11-26 | インターフェイス回路 |
US09/199,792 US6181189B1 (en) | 1997-11-26 | 1998-11-25 | Interface circuit switching between a source-input mode and a sink-input mode |
EP98309680A EP0920134B1 (en) | 1997-11-26 | 1998-11-25 | Interface circuit |
DE69839322T DE69839322T2 (de) | 1997-11-26 | 1998-11-25 | Schnittstellenschaltung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32437097A JP3557335B2 (ja) | 1997-11-26 | 1997-11-26 | インターフェイス回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11161391A JPH11161391A (ja) | 1999-06-18 |
JP3557335B2 true JP3557335B2 (ja) | 2004-08-25 |
Family
ID=18165038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32437097A Expired - Fee Related JP3557335B2 (ja) | 1997-11-26 | 1997-11-26 | インターフェイス回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6181189B1 (ja) |
EP (1) | EP0920134B1 (ja) |
JP (1) | JP3557335B2 (ja) |
DE (1) | DE69839322T2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6429680B1 (en) * | 2000-11-01 | 2002-08-06 | Semiconductor Components Industries Llc | Pin programmable reference |
JP4536274B2 (ja) * | 2001-02-02 | 2010-09-01 | サンクス株式会社 | 信号入力回路 |
CN101019093B (zh) * | 2005-09-27 | 2010-07-28 | 埃派克森微电子有限公司 | 用于光耦合检测的电路和过程 |
JP4524661B2 (ja) * | 2005-10-06 | 2010-08-18 | 株式会社デンソー | 発電制御装置 |
JP4948228B2 (ja) * | 2007-03-29 | 2012-06-06 | 株式会社クボタ | 作業機のインターフェース回路 |
JP5173317B2 (ja) * | 2007-08-23 | 2013-04-03 | 東芝シュネデール・インバータ株式会社 | インバータ装置 |
US7528399B1 (en) * | 2008-01-21 | 2009-05-05 | Delta Electronics, Inc. | Controlling apparatus for gate driving signal |
JP2009194956A (ja) * | 2008-02-12 | 2009-08-27 | Toshiba Schneider Inverter Corp | インバータ装置 |
JP5507973B2 (ja) * | 2009-11-17 | 2014-05-28 | 東芝シュネデール・インバータ株式会社 | インバータ装置および制御装置 |
WO2012025996A1 (ja) * | 2010-08-24 | 2012-03-01 | 三菱電機株式会社 | 電力変換装置 |
JP2017228204A (ja) * | 2016-06-24 | 2017-12-28 | 株式会社ノーリツ | 制御回路 |
JP7068220B2 (ja) * | 2019-03-18 | 2022-05-16 | ファナック株式会社 | 操作スイッチに応じたディジタル信号を出力するディジタル信号出力装置 |
CN110061732B (zh) * | 2019-04-25 | 2023-05-26 | 东莞铭普光磁股份有限公司 | 支持spi通信的电平转换电路及电平转换方法 |
JP2022083899A (ja) * | 2020-11-25 | 2022-06-06 | 富士電機株式会社 | 駆動装置 |
CN116346117B (zh) * | 2022-12-19 | 2024-01-19 | 深圳市芊熠智能硬件有限公司 | Iic口扩展电路、传输方法、***、计算机设备及介质 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4763023A (en) * | 1987-02-17 | 1988-08-09 | Rockwell International Corporation | Clocked CMOS bus precharge circuit having level sensing |
US5117123A (en) * | 1990-04-30 | 1992-05-26 | Thomson Consumer Electronics, Inc. | Diode switch providing temperature compensated d.c. bias for cascaded amplifier |
US5257223A (en) * | 1991-11-13 | 1993-10-26 | Hewlett-Packard Company | Flip-flop circuit with controllable copying between slave and scan latches |
JP2922370B2 (ja) * | 1992-10-13 | 1999-07-19 | シャープ株式会社 | 出力回路 |
JP3430622B2 (ja) * | 1994-03-15 | 2003-07-28 | オムロン株式会社 | マルチ入力回路並びにこれを使用した回路及び制御装置 |
US5583452A (en) * | 1995-10-26 | 1996-12-10 | Xilinx, Inc. | Tri-directional buffer |
-
1997
- 1997-11-26 JP JP32437097A patent/JP3557335B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-25 EP EP98309680A patent/EP0920134B1/en not_active Expired - Lifetime
- 1998-11-25 US US09/199,792 patent/US6181189B1/en not_active Expired - Lifetime
- 1998-11-25 DE DE69839322T patent/DE69839322T2/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0920134B1 (en) | 2008-04-02 |
DE69839322D1 (de) | 2008-05-15 |
DE69839322T2 (de) | 2009-04-16 |
EP0920134A3 (en) | 2000-11-08 |
US6181189B1 (en) | 2001-01-30 |
JPH11161391A (ja) | 1999-06-18 |
EP0920134A2 (en) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3557335B2 (ja) | インターフェイス回路 | |
US5672917A (en) | Semiconductor power switch system | |
EP3862230B1 (en) | Communication system and vicarious inputting and outputting unit | |
JP5688966B2 (ja) | 遠隔電子基板に対する有線接続装置 | |
US5600382A (en) | Input/output device for audio/video signals associated with a television | |
JPH1069339A (ja) | 外部機器接続用インタフェース機構 | |
CN112491030A (zh) | 触摸屏电源正反接兼容电路、触摸屏及电器设备 | |
JP4304091B2 (ja) | 信号入力回路及びリレーユニット回路 | |
JPH08234878A (ja) | インタフェース選択機能つき装置 | |
JP2002333906A (ja) | プログラマブルコントローラのアナログモジュール | |
JP2002233046A (ja) | センサの状態検出装置 | |
US20230135862A1 (en) | Electronic device and controlling method thereof | |
JP2923903B2 (ja) | 分散型電源装置の異種電源変換パッケージ誤実装防止方式 | |
US5757777A (en) | Apparatus for inspecting and setting the state of electronics audio/video devices | |
US20190251803A1 (en) | Ringer control device and ringer control method | |
JP3236773B2 (ja) | 給電機能付制御装置 | |
JP2000066990A (ja) | 接続認識イベント回路 | |
JP2002196847A (ja) | マイコンの仕向設定方法およびマイコンの仕向設定システム | |
KR100717053B1 (ko) | 공용잭에 삽입되는 플러그 유형 검출 방법 및 장치 | |
KR0183496B1 (ko) | 신호라인 단락 감지회로 | |
CN100474418C (zh) | 具有激光二极管电路的用于光记录介质的记录或回放装置 | |
JPH10198883A (ja) | センサの接続装置 | |
KR970004895B1 (ko) | 헤드폰 스테레오용 리모트 제어회로 | |
JPH08218930A (ja) | データ読出装置 | |
JP2005039410A (ja) | デジタルカメラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040517 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |