JP3555116B2 - 過電圧保護回路 - Google Patents
過電圧保護回路 Download PDFInfo
- Publication number
- JP3555116B2 JP3555116B2 JP11452394A JP11452394A JP3555116B2 JP 3555116 B2 JP3555116 B2 JP 3555116B2 JP 11452394 A JP11452394 A JP 11452394A JP 11452394 A JP11452394 A JP 11452394A JP 3555116 B2 JP3555116 B2 JP 3555116B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- converter
- voltage
- diode
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Protection Of Static Devices (AREA)
- Direct Current Feeding And Distribution (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、電子部品の過電圧保護回路に関する。
【０００２】
【従来の技術】
従来の過電圧保護回路は、図３に示すように第１の電源１が設けられ、共通のグランド端子Ｇを具えている。第１の電源１は、第１の電源電圧Ｖ1、たとえば＋１５Ｖ、第２の電源電圧Ｖ2、たとえば−１５Ｖ、および第３の電源電圧Ｖ3、たとえば＋５Ｖを発生する。この第１の電源１の電源電圧の１つ、たとえば、第２の電源電圧Ｖ2（−１５Ｖ）をレギュレータに入力して第４の電源電圧Ｖ4、たとえば−５Ｖを作る第２の電源２が設けられ、共通のグランド端子Ｇを具えている。第１の電源電圧Ｖ1と第２の電源電圧Ｖ2に接続した増幅器５が設けられ、外部からの入力信号を増幅するようにしてある。そして、第３の電源電圧Ｖ 3 の出力端と第４の電源電圧Ｖ 4 の出力端に電子部品が接続されたＡ／Ｄ変換器４が接続され、増幅器５の出力信号を入力するようにしてある。また、このＡ／Ｄ変換器４の入力と第３の電源電圧Ｖ3、第４の電源電圧Ｖ4 との間に第１のダイオード６、７がそれぞれ接続してある。更に、Ａ／Ｄ変換器４にＣＰＵ等の制御装置３が接続してある。
いま、Ａ／Ｄ変換器４の電源の絶対最大定格電圧をＶ5、入力最大定格電圧をＶ6とし、Ｖ1＞｜Ｖ 6 ｜＞｜Ｖ 5 ｜＞Ｖ3の関係があるものとする。
この従来の過電圧保護回路は、Ａ／Ｄ変換器４の入力に接続された第１のダイオード６、７が存在しないと、増幅器５の入力にある値以上の電圧信号が入力されると増幅器５の出力が増幅器５の電源電圧Ｖ1、Ｖ2近くで飽和する。このときの増幅器５の出力電圧(4)がＡ／Ｄ変換器４の入力最大定格電圧Ｖ 6 を越えるため破損する危険がある。これを避けるため図３に示すようにＡ／Ｄ変換器４の入力に保護用の第１のダイオード６、７をＡ／Ｄ変換器に接続し、電源電圧Ｖ3、Ｖ4から電流を流すようにしている。
【０００３】
【発明が解決しようとする課題】
従来のものは、第１の電源１の電源電圧Ｖ2から第４の電源電圧をレギュレータ等の第２電源２を簡単な回路で得ているため、第４の電源電圧Ｖ4が他の電源電圧Ｖ1、Ｖ2、Ｖ3のように大きな電源容量を得ることができない。したがって、増幅器５にある値以上の入力信号が入力され、図４（ａ）に示すように増幅器５の出力(4) がＡ／Ｄ変換器４の負側の入力最大定格電圧Ｖ 6 を越えないように、第２の電源の第４の電源電圧Ｖ 4 から電流が第１のダイオード７を通って増幅器５に流入する。しかし、第２の電源の第４の電源電圧Ｖ 4 は電源容量が小さいため十分な電流を流せず、電源の出力 (5) は図４（ｂ）に示すように負側に振られ、Ａ／Ｄ変換器４の電源の負の絶対最大定格電圧Ｖ5を越え、Ａ／Ｄ変換器を破損する欠点があった。
本発明は、増幅器の出力が飽和しても電源電圧が変動しないようにした過電圧保護回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため、本発明は、複数の電源電圧を発生するとともにグランド端子を有する第１の電源と、第１の電源電圧の１つに接続し第１の電源電圧と異なる電源電圧を発生するとともにグランド端子を有する電源容量の小さい第２の電源と、第１の電源の電源電圧に接続し外部からの入力信号を増幅する増幅器と、第１の電源の正電源と第２の電源の負電源に接続し前記増幅器の出力信号を入力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器と前記第１の正電源及び前記Ａ／Ｄ変換器と第２の負電源との間に接続した２つの入力保護用の第１のダイオードを具備した回路において、ツェナーダイオードと第２のダイオードとを接続した少なくとも一個のダイオード対を設け、前記ダイオード対の一方端を前記Ａ／Ｄ変換器の入力側に、他方端を電源のグランド側にそれぞれ接続したものである。
【０００５】
【作用】
上記手段により、増幅器の出力が負側で飽和した場合、第１のダイオード７だけでなくＡ／Ｄ変換器等の電子回路の入力と第１の電源の共通のグランド端子との間に接続したツェナーダイオードと第１のダイオードとの回路が動作し、容量の大きな電源のグランドから電流を増幅器に流すことによって、第２の電源のから増幅器に流入する電流をなくすので、電源電圧Ｖ4の変動をなくすことができる。
【０００６】
【実施例】
図１は本発明の一実施例の過電圧保護回路図を示す。図３と同一のものには同一の符号を付して詳細な説明を省略する。
ツェナーダイオード８と第２のダイオード９との直列回路の一方を、Ａ／Ｄ変換器４等の電子部品の入力側に接続し、他方を電源のグランドに接続してある。ツェナーダイオード８のツェナー電圧を｜Ｖ4｜以上で、増幅器５の最大出力電流がツェナーダイオード８と第２のダイオード９を流れたときの電圧降下と電源電圧Ｖ4の合計がＡ／Ｄ変換器４の電源の絶対最大定格電圧Ｖ5を越えない条件に設定してある。
いま、このように構成した過電圧保護回路で、ある値以上の入力が増幅器５に入力され、増幅器５の出力が負側に増加すると、第２の電源２の電源電圧Ｖ4 以下の負の入力最大定格電圧Ｖ6 以上で第１のダイオード７が動作し、図２（ａ）のようにＡ／Ｄ変換部４の入力が保護される。更にこの時、第２の電源２の電源電圧Ｖ4が負の方向に振られるとツェナーダイオード８が電源電圧Ｖ4 以下でＡ／Ｄ変換器４の負の電源の絶対最大定格電圧Ｖ5 以上で動作し、図２（ｂ）に示すように第２電源２の電源電圧Ｖ4は、絶対最大定格電圧Ｖ5を負側に越えることのないように電源のグランドから電流を流すようにしている。一方、増幅器５の出力が正側に増加した場合は、第１の電源１の電源電圧Ｖ3以上で入力最大定格電圧Ｖ6以下で第１のダイオード６が動作する。また、第１の電源の電源電圧Ｖ3の容量が十分であるため図２（ｃ）に示すように電源電圧Ｖ3は変動しない。なお、この時、第２のダイオード９は動作しないままである。
本実施例では、第１の電源１の負の電源電圧Ｖ2から第２の電源２の負の電源電圧Ｖ4を得た場合について説明したが、正の電源電圧からもう一つの正の電源電圧を得るようにした場合は、図１のようにツェナーダイオード８と第２のダイオード９の接続されたもののグランド側にツェナーダイオードを増幅器５の出力側に第２のダイオードを接続するようにすればよい。また、Ａ／Ｄ変換器４で説明したが増幅器５で使用する電圧より低い電源電圧を使用するような別の増幅器などの電子部品を用いた場合でも同様である。
【０００７】
【発明の効果】
上記本発明によれば、過大入力信号が入力された場合においても、電子部品の入力保護用の第１のダイオードだけでなく、ツェナーダイオードと直列に接続した第２のダイオードとによる保護回路がほぼ同時に動作するようになっているので、電子部品の入力保護だけでなく電源の絶対最大定格電圧に対する保護も同時に行うことができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す過電圧保護回路図
【図２】図１の各部の電圧波形図
【図３】従来の過電圧保護回路図
【図４】図３各部の電圧波形図
【符号の説明】
１ 第１の電源
２ 第２の電源
３ 制御装置
４ Ａ／Ｄ変換器
５ 増幅器
６、７ 第１のダイオード
８ ツェナーダイオード
９ 第２のダイオード
【産業上の利用分野】
本発明は、電子部品の過電圧保護回路に関する。
【０００２】
【従来の技術】
従来の過電圧保護回路は、図３に示すように第１の電源１が設けられ、共通のグランド端子Ｇを具えている。第１の電源１は、第１の電源電圧Ｖ1、たとえば＋１５Ｖ、第２の電源電圧Ｖ2、たとえば−１５Ｖ、および第３の電源電圧Ｖ3、たとえば＋５Ｖを発生する。この第１の電源１の電源電圧の１つ、たとえば、第２の電源電圧Ｖ2（−１５Ｖ）をレギュレータに入力して第４の電源電圧Ｖ4、たとえば−５Ｖを作る第２の電源２が設けられ、共通のグランド端子Ｇを具えている。第１の電源電圧Ｖ1と第２の電源電圧Ｖ2に接続した増幅器５が設けられ、外部からの入力信号を増幅するようにしてある。そして、第３の電源電圧Ｖ 3 の出力端と第４の電源電圧Ｖ 4 の出力端に電子部品が接続されたＡ／Ｄ変換器４が接続され、増幅器５の出力信号を入力するようにしてある。また、このＡ／Ｄ変換器４の入力と第３の電源電圧Ｖ3、第４の電源電圧Ｖ4 との間に第１のダイオード６、７がそれぞれ接続してある。更に、Ａ／Ｄ変換器４にＣＰＵ等の制御装置３が接続してある。
いま、Ａ／Ｄ変換器４の電源の絶対最大定格電圧をＶ5、入力最大定格電圧をＶ6とし、Ｖ1＞｜Ｖ 6 ｜＞｜Ｖ 5 ｜＞Ｖ3の関係があるものとする。
この従来の過電圧保護回路は、Ａ／Ｄ変換器４の入力に接続された第１のダイオード６、７が存在しないと、増幅器５の入力にある値以上の電圧信号が入力されると増幅器５の出力が増幅器５の電源電圧Ｖ1、Ｖ2近くで飽和する。このときの増幅器５の出力電圧(4)がＡ／Ｄ変換器４の入力最大定格電圧Ｖ 6 を越えるため破損する危険がある。これを避けるため図３に示すようにＡ／Ｄ変換器４の入力に保護用の第１のダイオード６、７をＡ／Ｄ変換器に接続し、電源電圧Ｖ3、Ｖ4から電流を流すようにしている。
【０００３】
【発明が解決しようとする課題】
従来のものは、第１の電源１の電源電圧Ｖ2から第４の電源電圧をレギュレータ等の第２電源２を簡単な回路で得ているため、第４の電源電圧Ｖ4が他の電源電圧Ｖ1、Ｖ2、Ｖ3のように大きな電源容量を得ることができない。したがって、増幅器５にある値以上の入力信号が入力され、図４（ａ）に示すように増幅器５の出力(4) がＡ／Ｄ変換器４の負側の入力最大定格電圧Ｖ 6 を越えないように、第２の電源の第４の電源電圧Ｖ 4 から電流が第１のダイオード７を通って増幅器５に流入する。しかし、第２の電源の第４の電源電圧Ｖ 4 は電源容量が小さいため十分な電流を流せず、電源の出力 (5) は図４（ｂ）に示すように負側に振られ、Ａ／Ｄ変換器４の電源の負の絶対最大定格電圧Ｖ5を越え、Ａ／Ｄ変換器を破損する欠点があった。
本発明は、増幅器の出力が飽和しても電源電圧が変動しないようにした過電圧保護回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】
上記問題を解決するため、本発明は、複数の電源電圧を発生するとともにグランド端子を有する第１の電源と、第１の電源電圧の１つに接続し第１の電源電圧と異なる電源電圧を発生するとともにグランド端子を有する電源容量の小さい第２の電源と、第１の電源の電源電圧に接続し外部からの入力信号を増幅する増幅器と、第１の電源の正電源と第２の電源の負電源に接続し前記増幅器の出力信号を入力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器と前記第１の正電源及び前記Ａ／Ｄ変換器と第２の負電源との間に接続した２つの入力保護用の第１のダイオードを具備した回路において、ツェナーダイオードと第２のダイオードとを接続した少なくとも一個のダイオード対を設け、前記ダイオード対の一方端を前記Ａ／Ｄ変換器の入力側に、他方端を電源のグランド側にそれぞれ接続したものである。
【０００５】
【作用】
上記手段により、増幅器の出力が負側で飽和した場合、第１のダイオード７だけでなくＡ／Ｄ変換器等の電子回路の入力と第１の電源の共通のグランド端子との間に接続したツェナーダイオードと第１のダイオードとの回路が動作し、容量の大きな電源のグランドから電流を増幅器に流すことによって、第２の電源のから増幅器に流入する電流をなくすので、電源電圧Ｖ4の変動をなくすことができる。
【０００６】
【実施例】
図１は本発明の一実施例の過電圧保護回路図を示す。図３と同一のものには同一の符号を付して詳細な説明を省略する。
ツェナーダイオード８と第２のダイオード９との直列回路の一方を、Ａ／Ｄ変換器４等の電子部品の入力側に接続し、他方を電源のグランドに接続してある。ツェナーダイオード８のツェナー電圧を｜Ｖ4｜以上で、増幅器５の最大出力電流がツェナーダイオード８と第２のダイオード９を流れたときの電圧降下と電源電圧Ｖ4の合計がＡ／Ｄ変換器４の電源の絶対最大定格電圧Ｖ5を越えない条件に設定してある。
いま、このように構成した過電圧保護回路で、ある値以上の入力が増幅器５に入力され、増幅器５の出力が負側に増加すると、第２の電源２の電源電圧Ｖ4 以下の負の入力最大定格電圧Ｖ6 以上で第１のダイオード７が動作し、図２（ａ）のようにＡ／Ｄ変換部４の入力が保護される。更にこの時、第２の電源２の電源電圧Ｖ4が負の方向に振られるとツェナーダイオード８が電源電圧Ｖ4 以下でＡ／Ｄ変換器４の負の電源の絶対最大定格電圧Ｖ5 以上で動作し、図２（ｂ）に示すように第２電源２の電源電圧Ｖ4は、絶対最大定格電圧Ｖ5を負側に越えることのないように電源のグランドから電流を流すようにしている。一方、増幅器５の出力が正側に増加した場合は、第１の電源１の電源電圧Ｖ3以上で入力最大定格電圧Ｖ6以下で第１のダイオード６が動作する。また、第１の電源の電源電圧Ｖ3の容量が十分であるため図２（ｃ）に示すように電源電圧Ｖ3は変動しない。なお、この時、第２のダイオード９は動作しないままである。
本実施例では、第１の電源１の負の電源電圧Ｖ2から第２の電源２の負の電源電圧Ｖ4を得た場合について説明したが、正の電源電圧からもう一つの正の電源電圧を得るようにした場合は、図１のようにツェナーダイオード８と第２のダイオード９の接続されたもののグランド側にツェナーダイオードを増幅器５の出力側に第２のダイオードを接続するようにすればよい。また、Ａ／Ｄ変換器４で説明したが増幅器５で使用する電圧より低い電源電圧を使用するような別の増幅器などの電子部品を用いた場合でも同様である。
【０００７】
【発明の効果】
上記本発明によれば、過大入力信号が入力された場合においても、電子部品の入力保護用の第１のダイオードだけでなく、ツェナーダイオードと直列に接続した第２のダイオードとによる保護回路がほぼ同時に動作するようになっているので、電子部品の入力保護だけでなく電源の絶対最大定格電圧に対する保護も同時に行うことができるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の一実施例を示す過電圧保護回路図
【図２】図１の各部の電圧波形図
【図３】従来の過電圧保護回路図
【図４】図３各部の電圧波形図
【符号の説明】
１ 第１の電源
２ 第２の電源
３ 制御装置
４ Ａ／Ｄ変換器
５ 増幅器
６、７ 第１のダイオード
８ ツェナーダイオード
９ 第２のダイオード
Claims (1)
- 複数の電源電圧を発生するとともにグランド端子を有する第１の電源と、第１の電源電圧の１つに接続し第１の電源電圧と異なる電源電圧を発生するとともにグランド端子を有する電源容量の小さい第２の電源と、第１の電源の電源電圧に接続し外部からの入力信号を増幅する増幅器と、第１の電源の正電源と第２の電源の負電源に接続し前記増幅器の出力信号を入力するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器と前記第１の正電源及び前記Ａ／Ｄ変換器と第２の負電源との間に接続した２つの入力保護用の第１のダイオードを具備した回路において、
ツェナーダイオードと第２のダイオードとを接続した少なくとも一個のダイオード対を設け、前記ダイオード対の一方端を前記Ａ／Ｄ変換器の入力側に、他方端を電源のグランド側にそれぞれ接続したことを特徴とする過電圧保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11452394A JP3555116B2 (ja) | 1994-04-27 | 1994-04-27 | 過電圧保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11452394A JP3555116B2 (ja) | 1994-04-27 | 1994-04-27 | 過電圧保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07298485A JPH07298485A (ja) | 1995-11-10 |
| JP3555116B2 true JP3555116B2 (ja) | 2004-08-18 |
Family
ID=14639890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11452394A Expired - Fee Related JP3555116B2 (ja) | 1994-04-27 | 1994-04-27 | 過電圧保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3555116B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102008041099A1 (de) * | 2008-08-07 | 2010-02-11 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Schutz elektronischer Bauelemente |
-
1994
- 1994-04-27 JP JP11452394A patent/JP3555116B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07298485A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5596637A (en) | Power dissipation manager circuit for an interface device feeding a subscriber telephone line | |
| KR100310797B1 (ko) | 차동 증폭 회로 | |
| US6717828B2 (en) | Power semiconductor device | |
| US7746613B1 (en) | Method and apparatus for providing an adaptive current limiter | |
| JP3555116B2 (ja) | 過電圧保護回路 | |
| US5764467A (en) | Apparatus for protecting switch-mode power supplies connected in parallel from overvoltage | |
| KR0147950B1 (ko) | 과부하 보호 회로를 갖는 전원 공급 장치 | |
| JP2593790Y2 (ja) | 並列供給する電圧発生回路 | |
| US5550700A (en) | Interchange circuit overload protection using driver current limiting | |
| JP2811904B2 (ja) | 電源保護装置 | |
| JPH057615Y2 (ja) | ||
| JP2949542B2 (ja) | 過電流保護回路を有する電子負荷装置 | |
| JP3316088B2 (ja) | インタフェース回路 | |
| JPS60207294A (ja) | 点灯装置 | |
| KR101228924B1 (ko) | Ｌｃｄ 백라이트용 인버터의 ｖｃｃ 회로 | |
| JP3538071B2 (ja) | 定電圧回路 | |
| SU1348945A1 (ru) | Устройство дл защиты источника питани от токовых перегрузок при включении нагрузки | |
| JPH0635538Y2 (ja) | 電流制限回路付電圧増幅回路 | |
| JP2513484Y2 (ja) | スイッチング電源装置 | |
| KR910001591Y1 (ko) | 스위칭 전원의 과전류 보호회로 | |
| JPH01115224A (ja) | 入力保護装置 | |
| JPS62230325A (ja) | 過電流検出回路 | |
| KR100813200B1 (ko) | 정전압 발생회로 | |
| KR890009007Y1 (ko) | 정전압 전원장치 | |
| JPH0229448Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040502 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |