JP3554957B2 - 積層セラミック電子部品及びその製造方法 - Google Patents
積層セラミック電子部品及びその製造方法 Download PDFInfo
- Publication number
- JP3554957B2 JP3554957B2 JP23032598A JP23032598A JP3554957B2 JP 3554957 B2 JP3554957 B2 JP 3554957B2 JP 23032598 A JP23032598 A JP 23032598A JP 23032598 A JP23032598 A JP 23032598A JP 3554957 B2 JP3554957 B2 JP 3554957B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- electronic component
- ceramic
- ceramic electronic
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は、積層セラミック電子部品に関し、詳しくは、セラミック中に内部電極が配設された構造を有する積層セラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサは、通常、図５に示すように、複数の内部電極５１がセラミック層５２を介して互いに対向して配設された素子５３の両端側に、交互に逆側の端面に引き出された内部電極５１と導通するように外部電極５４ａ，５４ｂを配設することにより形成されている。
【０００３】
そして、このような積層セラミックコンデンサは、図６に示すように、導電ペーストをスクリーン印刷法などの方法で印刷して内部電極パターン６１（焼成後に内部電極５１（図５）となる）を形成したセラミックグリーンシート６２と、その上下両面側に配設される内部電極パターンの形成されていない外層用のセラミックグリーンシート６３を積層して圧着した後、所定の条件で焼成し、得られた積層体（素子５３（図５））に、導電ペースト（外部電極形成用ペースト）を塗布、焼き付けして外部電極５４ａ，５４ｂ（図５）を形成する工程を経て製造されている。
【０００４】
なお、実際には、多数の内部電極パターンが印刷されたマザーセラミックグリーンシートを積層、圧着して、複数の素子を含むマザー積層体を形成し、これを所定の位置でカットして個々の素子を切り出した後、焼成し、外部電極を形成することにより、一度に多数の積層セラミックコンデンサを製造する方法が一般的に用いられている。
【０００５】
【発明が解決しようとする課題】
ところで、このような積層セラミックコンデンサの中には、誘電体として、優れた特性を有するＰｂ系複合ペロブスカイト誘電体セラミックを用いたものがある。
この、Ｐｂ系複合ペロブスカイト誘電体セラミックは、誘電特性に優れており、それを用いた積層セラミックコンデンサは、大きな静電容量を得ることができるという特徴を有しているが、機械的強度や耐熱衝撃性が、チタン酸バリウムやチタン酸ストロンチウムなどを用いたものに比べて劣るという問題点があり、外部からの機械的衝撃や、熱的衝撃により、内部にクラックが発生して、絶縁抵抗が低下し、場合によってはショートに至ることがある。
【０００６】
なお、上記問題点は、積層セラミックコンデンサの場合に限られるものではなく、積層ＬＣ複合部品や積層インダクタなどの種々の積層セラミック電子部品にあてはまるものである。
【０００７】
本願発明は、上記問題点を解決するものであり、機械的強度や耐熱衝撃性に優れた積層セラミック電子部品及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の積層セラミック電子部品の製造方法は、
セラミック中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
導電成分であるＡｇを含む金属粉末と、前記金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成すること
を特徴としている。
【０００９】
また、請求項２の積層セラミック電子部品の製造方法は、
セラミック中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
導電成分であるＡｇを含む金属粉末と、前記金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成する工程と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層、圧着して積層体を形成する工程と、
前記積層体を、９００℃〜９３０℃の温度条件で焼成する工程と
を含むことを特徴としている。
【００１０】
本願発明の請求項１の積層セラミック電子部品の製造方法は、導電成分であるＡｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成するようにしているので、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することが可能になる。
また、本願発明の請求項２の積層セラミック電子部品の製造方法のように、Ａｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成し、これを積層、圧着して積層体を形成した後、積層体を９００℃〜９３０℃の温度条件で焼成するようにした場合にも、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することが可能になる。
【００１１】
また、導電ペースト中のＳｉＯ２粉末の配合割合を、導電ペースト中のＡｇを含む金属粉末とＳｉＯ２粉末の合計量（重量）に対して、４０〜６０００ppmの割合とすることにより、導電性などの内部電極として要求される性能を損なうことなく、積層セラミック電子部品の強度を向上させることが可能になり、本願発明を実効あらしめることができる。
また、本願発明において用いられるＡｇを含む金属粉末としては、Ａｇ、Ａｇ−Ｐｄなどを用いることが可能である。
また、有機ビヒクルとしては、アクリル樹脂、アルキド樹脂、硝化綿、エチルセルロース、エチルヒドロキシエチルセルロースなどを各種の有機溶剤に溶解したものなど、種々のものを用いることが可能である。
【００１２】
また、請求項３の積層セラミック電子部品の製造方法は、前記セラミックが、Ｐｂ系複合ペロブスカイト誘電体セラミックであることを特徴としている。
【００１３】
Ｐｂ系複合ペロブスカイト誘電体セラミックは、機械的強度や耐熱衝撃性が必ずしも十分ではないが、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
なお、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品において、ＳｉＯ２粉末を含有する導電ペーストを用いて内部電極を形成した場合に、機械的強度及び耐熱衝撃性を向上させることが可能になるのは、焼結時に、Ｐｂ系複合ペロブスカイト誘電体セラミック中のＰｂＯとＳｉＯ２が９００℃以上の高温で結びついてガラス化し、内部電極とセラミックの界面に析出して接合強度を高めるためと考えられる。
【００１４】
また、請求項４の積層セラミック電子部品の製造方法は、前記導電ペーストを構成する導電成分がＡｇ−Ｐｄ粉末であり、Ａｇ−Ｐｄ粉末中のＡｇの割合が７０〜８５重量％の範囲にあることを特徴としている。
【００１５】
導電ペーストを構成する導電成分として、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄ粉末を用いることにより、誘電体として、Ｐｂ系複合ペロブスカイト誘電体セラミックなどを用いた、比較的低温で焼成される積層セラミック電子部品を効率よく製造することができるようになる。
【００１６】
また、本願発明（請求項５）の積層セラミック電子部品は、
請求項１〜４のいずれかに記載の方法により製造され、セラミック中に内部電極が配設された構造を有する積層セラミック電子部品であって、
内部電極中に、ＳｉＯ２が、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有されていること
を特徴としている。
【００１７】
内部電極中に、ＳｉＯ２を、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有させることにより、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性を高めることができる。
【００１８】
また、請求項６の積層セラミック電子部品は、前記セラミックが、Ｐｂ系複合ペロブスカイト誘電体セラミックであることを特徴としている。
【００１９】
Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
【００２０】
また、請求項７の積層セラミック電子部品は、前記内部電極を構成する導電成分がＡｇ−Ｐｄ合金であり、Ａｇ−Ｐｄ合金中のＡｇの割合が７０〜８５重量％の範囲にあることを特徴としている。
【００２１】
内部電極を、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄから形成するようにした場合、例えば、誘電体として、比較的低温で焼成されるＰｂ系複合ペロブスカイト誘電体セラミックなどを用いた場合にも、機械的強度や耐熱衝撃性を向上させることが可能になり、本願発明を実効あらしめることができる。
【００２２】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。なお、この実施形態では、積層セラミック電子部品として、積層セラミックコンデンサを例にとって説明する。
【００２３】
［積層セラミックコンデンサ］
図１は本願発明の一実施形態にかかる積層セラミックコンデンサの断面図である。この積層セラミックコンデンサは、図１に示すように、複数の内部電極１がセラミック層２を介して互いに対向して配設された素子３の両端側に、交互に逆側の端面に引き出された内部電極１と導通するように外部電極４ａ，４ｂが配設された構造を有している。
【００２４】
そして、この積層セラミックコンデンサにおいては、素子３がＰｂ系複合ペロブスカイト誘電体セラミックであるＰｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ２を用いて形成されている。
また、内部電極としては、金属成分（Ａｇ−Ｐｄ合金）とＳｉＯ２の合計量に対して、ＳｉＯ２を４０〜６０００ppmの割合で含有するＡｇ−Ｐｄ合金から形成されている。
また、Ａｇ−Ｐｄ合金としては、ＡｇとＰｄの割合（重量比）が、Ａｇ７０〜８５％、Ｐｄ３０〜１５％の範囲のものが用いられている。
【００２５】
上記の積層セラミックコンデンサは、ＳｉＯ２粉末を４０〜６０００ppmの割合で含有する内部電極を備えており、それ自体では必ずしも機械的強度や耐熱衝撃性が十分ではないＰｂ系複合ペロブスカイト誘電体セラミックであるＰｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ２が用いられているにもかかわらず、機械的強度や耐熱衝撃性に優れ、十分な信頼性を備えている。
【００２６】
［積層セラミックコンデンサの製造方法］
次に、上記積層セラミックコンデンサを製造する方法について説明する。
まず、Ａｇ−Ｐｄ合金とＳｉＯ２と有機ビヒクル（例えば、エチルセルロースをターピネオールに溶かしたもの）を混練して作製した導電ペーストを、図２に示すように、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いたセラミックグリーンシート（マザーセラミックグリーンシート）１２上に、スクリーン印刷法を用いて印刷することにより所定の内部電極パターン１１（焼成後に内部電極１（図１）となる）を形成する。
【００２７】
それから、内部電極パターン１１の形成された複数枚のセラミックグリーンシート１２と、その上下両面側に配設される、内部電極パターンの形成されていない外層用のセラミックグリーンシート１３を積層、圧着して、図３に示すようなマザー積層体１４を形成する。
【００２８】
そして、このマザー積層体１４を所定の位置でカットして、図４に示すような個々の素子３を切り出し、所定の条件で焼成する。
【００２９】
それから、得られた素子３に、導電ペースト（外部電極形成用ペースト）を塗布して焼き付けることにより外部電極４ａ，４ｂ（図１）を形成する。なお、外部電極４ａ，４ｂは、素子３の焼成前に外部電極形成用ペーストを塗布しておき、素子３の焼成と同時に焼付けを行って形成するようにしてもよい。
これにより、図１に示すような積層セラミックコンデンサが得られる。
【００３０】
［性能確認試験１］
上記の積層セラミックコンデンサの性能を確認するために、以下の方法で、比較用の試料（比較例）と、本願発明の実施形態にかかる試料（実施例）を作製し、その特性を測定した。
【００３１】
(1)試料の作成
まず、Ｐｂ系複合ペロブスカイト誘電体セラミック材料として、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ２からなるセラミック材料を粉砕した後、これをセラミックグリーンシートに加工した。
次に、表１に示すように、ＡｇとＰｄの割合が、Ａｇ７０〜８５％、Ｐｄ３０〜１５％の範囲にあるＡｇ−Ｐｄ粉末に、有機ビヒクルと、表１に示すような添加成分を配合し、混練して導電ペースト（電極ペースト）を作製した。
なお、表１において、試料番号に＊印を付したものは本願発明の範囲内の実施例であり、その他は本願発明の範囲外の比較例である。
【００３２】
【表１】
【００３３】
ただし、Ａｇ−Ｐｄ粉末、有機ビヒクル、及び添加成分の配合割合は下記の通りである。
・Ａｇ−Ｐｄ粉末：５０．０重量％
・有機ビヒクル ：４９．９重量％
・添加成分 ： ０．１重量％
なお、有機ビヒクルとしては、エチルセルロースをターピネオールに溶かしたものを用いた。
また、添加成分としては、本願発明の実施例としては、ＳｉＯ２を用い、比較例では、表１に示すようなＰｂ−Ｂ−Ｓｉガラス、Ｐｂ−Ｂ−Ｓｉ−Ｃａガラス、Ｐｂ−Ｂ−Ｓｉ−Ｎａガラスなどを用いた。
【００３４】
次に、このようにして作製した導電ペーストを用い、上記の［積層セラミックコンデンサの製造方法］で述べた方法に準じる方法により、導電ペーストのセラミックグリーンシートへの印刷、セラミックグリーンシートの積層、圧着、カット、焼成、外部電極の形成の諸工程を経て試験用の積層セラミックコンデンサ（試料）を作製した。
【００３５】
(2)特性の測定
それから、このようにして作製した積層セラミックコンデンサ（試料）について、以下の試験を行った。
【００３６】
(ａ)はんだ浸漬後の絶縁抵抗不良率の測定試験
試料を３５０℃、及び４００℃の溶融はんだに１０cm／secの速度で浸漬して引き上げた後、絶縁抵抗を測定して、絶縁抵抗不良率を調べた（ｎ＝２００）。
【００３７】
(ｂ)おもり落下後の絶縁抵抗不良率、静電容量、及び誘電損失の測定試験
試料に３ｇのおもりを３cmの高さから落下させた後、絶縁抵抗を測定して、絶縁抵抗不良率を調べるとともに、静電容量及び誘電損失を測定した（ｎ＝１００）。
【００３８】
上記試験の結果を表１に併せて示す。
表１より、ＳｉＯ２を添加した本願発明の実施例の試料（試料番号３，４）では、はんだ浸漬後の絶縁抵抗不良率や、おもり落下後の絶縁抵抗不良率、静電容量、及び誘電損失などの諸特性について、他の比較例に比べて良好な結果が得られていることがわかる。
これは、(1)電極中にＳｉＯ２を添加することにより、焼成工程での内部電極の急激な収縮が抑制され、セラミックとの収縮差が緩和されたためであり、また、(2)焼結時に、Ｐｂ系複合ペロブスカイト誘電体セラミック中のＰｂＯとＳｉＯ２が９００℃以上の高温で結びついてガラス化し、内部電極とセラミックの界面に析出して接合強度を高めたためであると考えられる。
【００３９】
これに対して、試料番号５〜１０の比較例のように、最初からガラス材料を添加した場合には、セラミックの焼結領域である９００℃以上の温度でガラス材料が素子中に拡散して、誘電体のペロブスカイト構造を破壊してしまうため、特性が劣化するものと考えられる。
【００４０】
また、Ａｇ−Ｐｄ合金中のＡｇとＰｄの割合（重量比）が、Ａｇ／Ｐｄ＝９０／１０とＡｇの割合が高い場合（試料番号１３）、セラミック焼結温度である９３０℃付近でＡｇがセラミック中に拡散してしまうため、静電容量が低く、電極としての特性がよくないことがわかる。
【００４１】
また、Ａｇ−Ｐｄ合金中のＡｇとＰｄの割合（重量比）が、Ａｇ／Ｐｄ＝５０／５０の場合（試料番号１４）、はんだ浸漬試験での絶縁抵抗不良率が高く、また、誘電損失も大きくなるため、好ましくない。これは、Ｐｄの比率が高いため、セラミック焼結過程でＰｄの酸化膨張により、内部にデラミネーションが発生しやすくなるためであると考えられる。
【００４２】
上記の結果より、Ａｇ−Ｐｄ合金中のＡｇとＰｄの割合（重量比）は、Ａｇが７０〜８５、Ｐｄが３０〜１５の範囲とすることが好ましい。
【００４３】
［性能確認試験２］
(1)試料の作成
上記の性能確認試験１の場合と同様に、誘電体セラミックとしてＰｂ系複合ペロブスカイト誘電体セラミックを用いて積層セラミックコンデンサ（試料）を作製し、性能を確認した。
なお、ここでは、導電ペーストとして、ＡｇとＰｄの重量比が、Ａｇ／Ｐｄ＝７０／３０と、Ａｇ／Ｐｄ＝８５／１５の２種類のＡｇ−Ｐｄ粉末（金属粉末）を用い、この金属粉末に有機ビヒクル（ここではエチルセルロースをターピネオールに溶かしたものを使用）と、表２に示すような量のＳｉＯ２（添加成分）を配合し、混練することにより作製したものを用いた。なお、表２において、試料番号に＊印を付したものは本願発明の範囲内の実施例であり、その他は本願発明の範囲外の比較例である。
【００４４】
【表２】
【００４５】
なお、Ａｇ−Ｐｄ粉末、有機ビヒクル、及びＳｉＯ２の配合割合は下記の通りである。
・Ａｇ−Ｐｄ粉末：５０．０重量％
・ＳｉＯ２ ：１０〜５０００ppm
（但し、金属粉末とＳｉＯ２粉末の合計量（重量）に対するＳｉＯ２の割合としては２０〜１００００ppmである）
・有機ビヒクル ：残部
【００４６】
(2)特性の測定
それから、このようにして作製した積層セラミックコンデンサ（試料）について、(ａ)はんだ浸漬後の絶縁抵抗不良率の測定試験、及び(ｂ)おもり落下後の絶縁抵抗不良率、静電容量、及び誘電損失の測定試験を行った。
なお、測定試験の内容については、上記の［性能確認試験１］の場合と同様である。
測定試験の結果を表２に併せて示す。
【００４７】
表２より、Ａｇ／Ｐｄ（重量比）＝７０／３０の導電ペーストを用いた場合（試料番号２１〜２７）における、ＳｉＯ２の好ましい添加量範囲（金属粉末（Ａｇ／Ｐｄ粉末）とＳｉＯ２粉末の合計量（重量）に対する割合）は、４０〜６０００ppmの範囲であることがわかる。
なお、ＳｉＯ２の添加量がこの範囲を下回ると、焼成工程での内部電極の急激な収縮を抑制する効果が不十分になり、耐衝撃性が低下するため好ましくない。
また、ＳｉＯ２の添加量がこの範囲を超えると、静電容量の低下や誘電損失の劣化を引き起こすため好ましくない。なお、これは、ＳｉＯ２が過剰で、セラミック中に拡散し、誘電率を変化させるためであると考えられる。
【００４８】
また、Ａｇ／Ｐｄ（重量比）＝８５／１５の導電ペーストを用いた場合（試料番号２８〜３２）における、ＳｉＯ２の好ましい添加量範囲（金属粉末（Ａｇ／Ｐｄ粉末）とＳｉＯ２粉末の合計量（重量）に対する割合）も、４０〜６０００ppmの範囲であることがわかる。なお、その理由は、上述の、Ａｇ／Ｐｄ（重量比）＝７０／３０の導電ペーストを用いた場合と同様である。
【００４９】
なお、上記実施形態では、セラミックとして、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた場合について説明したが、他のセラミックを用いた積層セラミックコンデンサに適用した場合にも、上記実施形態に準じた効果を得ることが可能である。
【００５０】
また、上記実施形態では、内部電極を構成する金属がＡｇ−Ｐｄである場合について説明したが、内部電極が他のＡｇを含む金属材料から形成されるような積層セラミック電子部品にも適用することが可能である。
【００５１】
また、上記実施形態では、積層セラミックコンデンサを例にとって説明したが、本願発明は、積層ＬＣ複合部品や積層インダクタなどの種々の積層セラミック電子部品に適用することが可能である。
【００５２】
本願発明は、さらにその他の点においても上記実施形態に限定されるものではなく、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００５３】
【発明の効果】
上述のように、本願発明（請求項１）の積層セラミック電子部品の製造方法は、導電成分であるＡｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成するようにしているので、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することができる。
また、本願発明の請求項２の積層セラミック電子部品の製造方法のように、Ａｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成し、これを積層、圧着して積層体を形成した後、積層体を９００℃〜９３０℃の温度条件で焼成するようにした場合にも、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することが可能になる。
また、導電ペースト中のＳｉＯ２粉末の配合割合を、導電ペースト中のＡｇを含む金属粉末とＳｉＯ２粉末の合計量（重量）に対して、４０〜６０００ppmの割合とすることにより、導電性などの内部電極として要求される性能を損なうことなく、積層セラミック電子部品の強度を向上させることが可能になり、本願発明を実効あらしめることができる。
【００５４】
また、Ｐｂ系複合ペロブスカイト誘電体セラミックは、機械的強度や耐熱衝撃性が必ずしも十分ではないが、請求項３の積層セラミック電子部品の製造方法のように、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
【００５５】
また、請求項４の積層セラミック電子部品の製造方法のように、導電ペーストを構成する導電成分として、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄ粉末を用いることにより、誘電体として、Ｐｂ系複合ペロブスカイト誘電体セラミックなどを用いた、比較的低温で焼成される積層セラミック電子部品を効率よく製造することができる。
【００５６】
また、本願発明（請求項５）の積層セラミック電子部品は、内部電極中に、ＳｉＯ２を、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有させるようにしているので、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性を高めることができる。
【００５７】
また、Ｐｂ系複合ペロブスカイト誘電体セラミックは、機械的強度や耐熱衝撃性が必ずしも十分ではないが、請求項６の積層セラミック電子部品のように、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
【００５８】
また、請求項７の積層セラミック電子部品のように、内部電極を、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄから形成するようにした場合、例えば、誘電体として、比較的低温で焼成されるＰｂ系複合ペロブスカイト誘電体セラミックなどを用いた場合にも、機械的強度や耐熱衝撃性を向上させることが可能になり、本願発明を実効あらしめることができる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかる積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【図２】本願発明の一実施形態にかかる積層セラミックコンデンサの製造方法の一工程において、マザーセラミックグリーンシートを積層している状態を示す図である。
【図３】本願発明の一実施形態にかかる積層セラミックコンデンサの製造方法の一工程において作製されたマザー積層体の要部を示す断面図である。
【図４】図３のマザー積層体を所定の位置でカットすることにより切り出した素子を示す図である。
【図５】従来の積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【図６】従来の積層セラミック電子部品（積層セラミックコンデンサ）の製造方法の一例を示す図である。
【符号の説明】
１ 内部電極
２ セラミック層
３ 素子
４ａ，４ｂ 外部電極
１１ 内部電極パターン
１２ セラミックグリーンシート
１３ 外層用のセラミックグリーンシート
１４ マザー積層体
【発明の属する技術分野】
本願発明は、積層セラミック電子部品に関し、詳しくは、セラミック中に内部電極が配設された構造を有する積層セラミック電子部品及びその製造方法に関する。
【０００２】
【従来の技術】
代表的な積層セラミック電子部品の一つである積層セラミックコンデンサは、通常、図５に示すように、複数の内部電極５１がセラミック層５２を介して互いに対向して配設された素子５３の両端側に、交互に逆側の端面に引き出された内部電極５１と導通するように外部電極５４ａ，５４ｂを配設することにより形成されている。
【０００３】
そして、このような積層セラミックコンデンサは、図６に示すように、導電ペーストをスクリーン印刷法などの方法で印刷して内部電極パターン６１（焼成後に内部電極５１（図５）となる）を形成したセラミックグリーンシート６２と、その上下両面側に配設される内部電極パターンの形成されていない外層用のセラミックグリーンシート６３を積層して圧着した後、所定の条件で焼成し、得られた積層体（素子５３（図５））に、導電ペースト（外部電極形成用ペースト）を塗布、焼き付けして外部電極５４ａ，５４ｂ（図５）を形成する工程を経て製造されている。
【０００４】
なお、実際には、多数の内部電極パターンが印刷されたマザーセラミックグリーンシートを積層、圧着して、複数の素子を含むマザー積層体を形成し、これを所定の位置でカットして個々の素子を切り出した後、焼成し、外部電極を形成することにより、一度に多数の積層セラミックコンデンサを製造する方法が一般的に用いられている。
【０００５】
【発明が解決しようとする課題】
ところで、このような積層セラミックコンデンサの中には、誘電体として、優れた特性を有するＰｂ系複合ペロブスカイト誘電体セラミックを用いたものがある。
この、Ｐｂ系複合ペロブスカイト誘電体セラミックは、誘電特性に優れており、それを用いた積層セラミックコンデンサは、大きな静電容量を得ることができるという特徴を有しているが、機械的強度や耐熱衝撃性が、チタン酸バリウムやチタン酸ストロンチウムなどを用いたものに比べて劣るという問題点があり、外部からの機械的衝撃や、熱的衝撃により、内部にクラックが発生して、絶縁抵抗が低下し、場合によってはショートに至ることがある。
【０００６】
なお、上記問題点は、積層セラミックコンデンサの場合に限られるものではなく、積層ＬＣ複合部品や積層インダクタなどの種々の積層セラミック電子部品にあてはまるものである。
【０００７】
本願発明は、上記問題点を解決するものであり、機械的強度や耐熱衝撃性に優れた積層セラミック電子部品及びその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するために、本願発明（請求項１）の積層セラミック電子部品の製造方法は、
セラミック中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
導電成分であるＡｇを含む金属粉末と、前記金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成すること
を特徴としている。
【０００９】
また、請求項２の積層セラミック電子部品の製造方法は、
セラミック中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
導電成分であるＡｇを含む金属粉末と、前記金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成する工程と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層、圧着して積層体を形成する工程と、
前記積層体を、９００℃〜９３０℃の温度条件で焼成する工程と
を含むことを特徴としている。
【００１０】
本願発明の請求項１の積層セラミック電子部品の製造方法は、導電成分であるＡｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成するようにしているので、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することが可能になる。
また、本願発明の請求項２の積層セラミック電子部品の製造方法のように、Ａｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成し、これを積層、圧着して積層体を形成した後、積層体を９００℃〜９３０℃の温度条件で焼成するようにした場合にも、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することが可能になる。
【００１１】
また、導電ペースト中のＳｉＯ２粉末の配合割合を、導電ペースト中のＡｇを含む金属粉末とＳｉＯ２粉末の合計量（重量）に対して、４０〜６０００ppmの割合とすることにより、導電性などの内部電極として要求される性能を損なうことなく、積層セラミック電子部品の強度を向上させることが可能になり、本願発明を実効あらしめることができる。
また、本願発明において用いられるＡｇを含む金属粉末としては、Ａｇ、Ａｇ−Ｐｄなどを用いることが可能である。
また、有機ビヒクルとしては、アクリル樹脂、アルキド樹脂、硝化綿、エチルセルロース、エチルヒドロキシエチルセルロースなどを各種の有機溶剤に溶解したものなど、種々のものを用いることが可能である。
【００１２】
また、請求項３の積層セラミック電子部品の製造方法は、前記セラミックが、Ｐｂ系複合ペロブスカイト誘電体セラミックであることを特徴としている。
【００１３】
Ｐｂ系複合ペロブスカイト誘電体セラミックは、機械的強度や耐熱衝撃性が必ずしも十分ではないが、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
なお、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品において、ＳｉＯ２粉末を含有する導電ペーストを用いて内部電極を形成した場合に、機械的強度及び耐熱衝撃性を向上させることが可能になるのは、焼結時に、Ｐｂ系複合ペロブスカイト誘電体セラミック中のＰｂＯとＳｉＯ２が９００℃以上の高温で結びついてガラス化し、内部電極とセラミックの界面に析出して接合強度を高めるためと考えられる。
【００１４】
また、請求項４の積層セラミック電子部品の製造方法は、前記導電ペーストを構成する導電成分がＡｇ−Ｐｄ粉末であり、Ａｇ−Ｐｄ粉末中のＡｇの割合が７０〜８５重量％の範囲にあることを特徴としている。
【００１５】
導電ペーストを構成する導電成分として、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄ粉末を用いることにより、誘電体として、Ｐｂ系複合ペロブスカイト誘電体セラミックなどを用いた、比較的低温で焼成される積層セラミック電子部品を効率よく製造することができるようになる。
【００１６】
また、本願発明（請求項５）の積層セラミック電子部品は、
請求項１〜４のいずれかに記載の方法により製造され、セラミック中に内部電極が配設された構造を有する積層セラミック電子部品であって、
内部電極中に、ＳｉＯ２が、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有されていること
を特徴としている。
【００１７】
内部電極中に、ＳｉＯ２を、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有させることにより、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性を高めることができる。
【００１８】
また、請求項６の積層セラミック電子部品は、前記セラミックが、Ｐｂ系複合ペロブスカイト誘電体セラミックであることを特徴としている。
【００１９】
Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
【００２０】
また、請求項７の積層セラミック電子部品は、前記内部電極を構成する導電成分がＡｇ−Ｐｄ合金であり、Ａｇ−Ｐｄ合金中のＡｇの割合が７０〜８５重量％の範囲にあることを特徴としている。
【００２１】
内部電極を、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄから形成するようにした場合、例えば、誘電体として、比較的低温で焼成されるＰｂ系複合ペロブスカイト誘電体セラミックなどを用いた場合にも、機械的強度や耐熱衝撃性を向上させることが可能になり、本願発明を実効あらしめることができる。
【００２２】
【発明の実施の形態】
以下、本願発明の実施の形態を示して、その特徴とするところをさらに詳しく説明する。なお、この実施形態では、積層セラミック電子部品として、積層セラミックコンデンサを例にとって説明する。
【００２３】
［積層セラミックコンデンサ］
図１は本願発明の一実施形態にかかる積層セラミックコンデンサの断面図である。この積層セラミックコンデンサは、図１に示すように、複数の内部電極１がセラミック層２を介して互いに対向して配設された素子３の両端側に、交互に逆側の端面に引き出された内部電極１と導通するように外部電極４ａ，４ｂが配設された構造を有している。
【００２４】
そして、この積層セラミックコンデンサにおいては、素子３がＰｂ系複合ペロブスカイト誘電体セラミックであるＰｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ２を用いて形成されている。
また、内部電極としては、金属成分（Ａｇ−Ｐｄ合金）とＳｉＯ２の合計量に対して、ＳｉＯ２を４０〜６０００ppmの割合で含有するＡｇ−Ｐｄ合金から形成されている。
また、Ａｇ−Ｐｄ合金としては、ＡｇとＰｄの割合（重量比）が、Ａｇ７０〜８５％、Ｐｄ３０〜１５％の範囲のものが用いられている。
【００２５】
上記の積層セラミックコンデンサは、ＳｉＯ２粉末を４０〜６０００ppmの割合で含有する内部電極を備えており、それ自体では必ずしも機械的強度や耐熱衝撃性が十分ではないＰｂ系複合ペロブスカイト誘電体セラミックであるＰｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ２が用いられているにもかかわらず、機械的強度や耐熱衝撃性に優れ、十分な信頼性を備えている。
【００２６】
［積層セラミックコンデンサの製造方法］
次に、上記積層セラミックコンデンサを製造する方法について説明する。
まず、Ａｇ−Ｐｄ合金とＳｉＯ２と有機ビヒクル（例えば、エチルセルロースをターピネオールに溶かしたもの）を混練して作製した導電ペーストを、図２に示すように、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いたセラミックグリーンシート（マザーセラミックグリーンシート）１２上に、スクリーン印刷法を用いて印刷することにより所定の内部電極パターン１１（焼成後に内部電極１（図１）となる）を形成する。
【００２７】
それから、内部電極パターン１１の形成された複数枚のセラミックグリーンシート１２と、その上下両面側に配設される、内部電極パターンの形成されていない外層用のセラミックグリーンシート１３を積層、圧着して、図３に示すようなマザー積層体１４を形成する。
【００２８】
そして、このマザー積層体１４を所定の位置でカットして、図４に示すような個々の素子３を切り出し、所定の条件で焼成する。
【００２９】
それから、得られた素子３に、導電ペースト（外部電極形成用ペースト）を塗布して焼き付けることにより外部電極４ａ，４ｂ（図１）を形成する。なお、外部電極４ａ，４ｂは、素子３の焼成前に外部電極形成用ペーストを塗布しておき、素子３の焼成と同時に焼付けを行って形成するようにしてもよい。
これにより、図１に示すような積層セラミックコンデンサが得られる。
【００３０】
［性能確認試験１］
上記の積層セラミックコンデンサの性能を確認するために、以下の方法で、比較用の試料（比較例）と、本願発明の実施形態にかかる試料（実施例）を作製し、その特性を測定した。
【００３１】
(1)試料の作成
まず、Ｐｂ系複合ペロブスカイト誘電体セラミック材料として、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ２からなるセラミック材料を粉砕した後、これをセラミックグリーンシートに加工した。
次に、表１に示すように、ＡｇとＰｄの割合が、Ａｇ７０〜８５％、Ｐｄ３０〜１５％の範囲にあるＡｇ−Ｐｄ粉末に、有機ビヒクルと、表１に示すような添加成分を配合し、混練して導電ペースト（電極ペースト）を作製した。
なお、表１において、試料番号に＊印を付したものは本願発明の範囲内の実施例であり、その他は本願発明の範囲外の比較例である。
【００３２】
【表１】
ただし、Ａｇ−Ｐｄ粉末、有機ビヒクル、及び添加成分の配合割合は下記の通りである。
・Ａｇ−Ｐｄ粉末：５０．０重量％
・有機ビヒクル ：４９．９重量％
・添加成分 ： ０．１重量％
なお、有機ビヒクルとしては、エチルセルロースをターピネオールに溶かしたものを用いた。
また、添加成分としては、本願発明の実施例としては、ＳｉＯ２を用い、比較例では、表１に示すようなＰｂ−Ｂ−Ｓｉガラス、Ｐｂ−Ｂ−Ｓｉ−Ｃａガラス、Ｐｂ−Ｂ−Ｓｉ−Ｎａガラスなどを用いた。
【００３４】
次に、このようにして作製した導電ペーストを用い、上記の［積層セラミックコンデンサの製造方法］で述べた方法に準じる方法により、導電ペーストのセラミックグリーンシートへの印刷、セラミックグリーンシートの積層、圧着、カット、焼成、外部電極の形成の諸工程を経て試験用の積層セラミックコンデンサ（試料）を作製した。
【００３５】
(2)特性の測定
それから、このようにして作製した積層セラミックコンデンサ（試料）について、以下の試験を行った。
【００３６】
(ａ)はんだ浸漬後の絶縁抵抗不良率の測定試験
試料を３５０℃、及び４００℃の溶融はんだに１０cm／secの速度で浸漬して引き上げた後、絶縁抵抗を測定して、絶縁抵抗不良率を調べた（ｎ＝２００）。
【００３７】
(ｂ)おもり落下後の絶縁抵抗不良率、静電容量、及び誘電損失の測定試験
試料に３ｇのおもりを３cmの高さから落下させた後、絶縁抵抗を測定して、絶縁抵抗不良率を調べるとともに、静電容量及び誘電損失を測定した（ｎ＝１００）。
【００３８】
上記試験の結果を表１に併せて示す。
表１より、ＳｉＯ２を添加した本願発明の実施例の試料（試料番号３，４）では、はんだ浸漬後の絶縁抵抗不良率や、おもり落下後の絶縁抵抗不良率、静電容量、及び誘電損失などの諸特性について、他の比較例に比べて良好な結果が得られていることがわかる。
これは、(1)電極中にＳｉＯ２を添加することにより、焼成工程での内部電極の急激な収縮が抑制され、セラミックとの収縮差が緩和されたためであり、また、(2)焼結時に、Ｐｂ系複合ペロブスカイト誘電体セラミック中のＰｂＯとＳｉＯ２が９００℃以上の高温で結びついてガラス化し、内部電極とセラミックの界面に析出して接合強度を高めたためであると考えられる。
【００３９】
これに対して、試料番号５〜１０の比較例のように、最初からガラス材料を添加した場合には、セラミックの焼結領域である９００℃以上の温度でガラス材料が素子中に拡散して、誘電体のペロブスカイト構造を破壊してしまうため、特性が劣化するものと考えられる。
【００４０】
また、Ａｇ−Ｐｄ合金中のＡｇとＰｄの割合（重量比）が、Ａｇ／Ｐｄ＝９０／１０とＡｇの割合が高い場合（試料番号１３）、セラミック焼結温度である９３０℃付近でＡｇがセラミック中に拡散してしまうため、静電容量が低く、電極としての特性がよくないことがわかる。
【００４１】
また、Ａｇ−Ｐｄ合金中のＡｇとＰｄの割合（重量比）が、Ａｇ／Ｐｄ＝５０／５０の場合（試料番号１４）、はんだ浸漬試験での絶縁抵抗不良率が高く、また、誘電損失も大きくなるため、好ましくない。これは、Ｐｄの比率が高いため、セラミック焼結過程でＰｄの酸化膨張により、内部にデラミネーションが発生しやすくなるためであると考えられる。
【００４２】
上記の結果より、Ａｇ−Ｐｄ合金中のＡｇとＰｄの割合（重量比）は、Ａｇが７０〜８５、Ｐｄが３０〜１５の範囲とすることが好ましい。
【００４３】
［性能確認試験２］
(1)試料の作成
上記の性能確認試験１の場合と同様に、誘電体セラミックとしてＰｂ系複合ペロブスカイト誘電体セラミックを用いて積層セラミックコンデンサ（試料）を作製し、性能を確認した。
なお、ここでは、導電ペーストとして、ＡｇとＰｄの重量比が、Ａｇ／Ｐｄ＝７０／３０と、Ａｇ／Ｐｄ＝８５／１５の２種類のＡｇ−Ｐｄ粉末（金属粉末）を用い、この金属粉末に有機ビヒクル（ここではエチルセルロースをターピネオールに溶かしたものを使用）と、表２に示すような量のＳｉＯ２（添加成分）を配合し、混練することにより作製したものを用いた。なお、表２において、試料番号に＊印を付したものは本願発明の範囲内の実施例であり、その他は本願発明の範囲外の比較例である。
【００４４】
【表２】
なお、Ａｇ−Ｐｄ粉末、有機ビヒクル、及びＳｉＯ２の配合割合は下記の通りである。
・Ａｇ−Ｐｄ粉末：５０．０重量％
・ＳｉＯ２ ：１０〜５０００ppm
（但し、金属粉末とＳｉＯ２粉末の合計量（重量）に対するＳｉＯ２の割合としては２０〜１００００ppmである）
・有機ビヒクル ：残部
【００４６】
(2)特性の測定
それから、このようにして作製した積層セラミックコンデンサ（試料）について、(ａ)はんだ浸漬後の絶縁抵抗不良率の測定試験、及び(ｂ)おもり落下後の絶縁抵抗不良率、静電容量、及び誘電損失の測定試験を行った。
なお、測定試験の内容については、上記の［性能確認試験１］の場合と同様である。
測定試験の結果を表２に併せて示す。
【００４７】
表２より、Ａｇ／Ｐｄ（重量比）＝７０／３０の導電ペーストを用いた場合（試料番号２１〜２７）における、ＳｉＯ２の好ましい添加量範囲（金属粉末（Ａｇ／Ｐｄ粉末）とＳｉＯ２粉末の合計量（重量）に対する割合）は、４０〜６０００ppmの範囲であることがわかる。
なお、ＳｉＯ２の添加量がこの範囲を下回ると、焼成工程での内部電極の急激な収縮を抑制する効果が不十分になり、耐衝撃性が低下するため好ましくない。
また、ＳｉＯ２の添加量がこの範囲を超えると、静電容量の低下や誘電損失の劣化を引き起こすため好ましくない。なお、これは、ＳｉＯ２が過剰で、セラミック中に拡散し、誘電率を変化させるためであると考えられる。
【００４８】
また、Ａｇ／Ｐｄ（重量比）＝８５／１５の導電ペーストを用いた場合（試料番号２８〜３２）における、ＳｉＯ２の好ましい添加量範囲（金属粉末（Ａｇ／Ｐｄ粉末）とＳｉＯ２粉末の合計量（重量）に対する割合）も、４０〜６０００ppmの範囲であることがわかる。なお、その理由は、上述の、Ａｇ／Ｐｄ（重量比）＝７０／３０の導電ペーストを用いた場合と同様である。
【００４９】
なお、上記実施形態では、セラミックとして、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた場合について説明したが、他のセラミックを用いた積層セラミックコンデンサに適用した場合にも、上記実施形態に準じた効果を得ることが可能である。
【００５０】
また、上記実施形態では、内部電極を構成する金属がＡｇ−Ｐｄである場合について説明したが、内部電極が他のＡｇを含む金属材料から形成されるような積層セラミック電子部品にも適用することが可能である。
【００５１】
また、上記実施形態では、積層セラミックコンデンサを例にとって説明したが、本願発明は、積層ＬＣ複合部品や積層インダクタなどの種々の積層セラミック電子部品に適用することが可能である。
【００５２】
本願発明は、さらにその他の点においても上記実施形態に限定されるものではなく、発明の要旨の範囲内において、種々の応用、変形を加えることが可能である。
【００５３】
【発明の効果】
上述のように、本願発明（請求項１）の積層セラミック電子部品の製造方法は、導電成分であるＡｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成するようにしているので、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することができる。
また、本願発明の請求項２の積層セラミック電子部品の製造方法のように、Ａｇを含む金属粉末と、金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成し、これを積層、圧着して積層体を形成した後、積層体を９００℃〜９３０℃の温度条件で焼成するようにした場合にも、焼成工程での内部電極の急激な収縮を抑制し、セラミックとの収縮差を緩和して、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性の高い積層セラミック電子部品を提供することが可能になる。
また、導電ペースト中のＳｉＯ２粉末の配合割合を、導電ペースト中のＡｇを含む金属粉末とＳｉＯ２粉末の合計量（重量）に対して、４０〜６０００ppmの割合とすることにより、導電性などの内部電極として要求される性能を損なうことなく、積層セラミック電子部品の強度を向上させることが可能になり、本願発明を実効あらしめることができる。
【００５４】
また、Ｐｂ系複合ペロブスカイト誘電体セラミックは、機械的強度や耐熱衝撃性が必ずしも十分ではないが、請求項３の積層セラミック電子部品の製造方法のように、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
【００５５】
また、請求項４の積層セラミック電子部品の製造方法のように、導電ペーストを構成する導電成分として、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄ粉末を用いることにより、誘電体として、Ｐｂ系複合ペロブスカイト誘電体セラミックなどを用いた、比較的低温で焼成される積層セラミック電子部品を効率よく製造することができる。
【００５６】
また、本願発明（請求項５）の積層セラミック電子部品は、内部電極中に、ＳｉＯ２を、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有させるようにしているので、積層セラミック電子部品の機械的強度及び耐熱衝撃性を向上させることが可能になり、信頼性を高めることができる。
【００５７】
また、Ｐｂ系複合ペロブスカイト誘電体セラミックは、機械的強度や耐熱衝撃性が必ずしも十分ではないが、請求項６の積層セラミック電子部品のように、Ｐｂ系複合ペロブスカイト誘電体セラミックを用いた積層セラミック電子部品に本願発明を適用することにより、機械的強度や耐熱衝撃性を向上させることが可能になり、優れた誘電特性を生かした積層セラミック電子部品を得ることが可能になる。
【００５８】
また、請求項７の積層セラミック電子部品のように、内部電極を、Ａｇの割合が７０〜８５重量％の範囲にあるＡｇ−Ｐｄから形成するようにした場合、例えば、誘電体として、比較的低温で焼成されるＰｂ系複合ペロブスカイト誘電体セラミックなどを用いた場合にも、機械的強度や耐熱衝撃性を向上させることが可能になり、本願発明を実効あらしめることができる。
【図面の簡単な説明】
【図１】本願発明の一実施形態にかかる積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【図２】本願発明の一実施形態にかかる積層セラミックコンデンサの製造方法の一工程において、マザーセラミックグリーンシートを積層している状態を示す図である。
【図３】本願発明の一実施形態にかかる積層セラミックコンデンサの製造方法の一工程において作製されたマザー積層体の要部を示す断面図である。
【図４】図３のマザー積層体を所定の位置でカットすることにより切り出した素子を示す図である。
【図５】従来の積層セラミック電子部品（積層セラミックコンデンサ）を示す断面図である。
【図６】従来の積層セラミック電子部品（積層セラミックコンデンサ）の製造方法の一例を示す図である。
【符号の説明】
１ 内部電極
２ セラミック層
３ 素子
４ａ，４ｂ 外部電極
１１ 内部電極パターン
１２ セラミックグリーンシート
１３ 外層用のセラミックグリーンシート
１４ マザー積層体
Claims (7)
- セラミック中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
導電成分であるＡｇを含む金属粉末と、前記金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを、９００℃〜９３０℃の温度条件で焼成して内部電極を形成すること
を特徴とする積層セラミック電子部品の製造方法。 - セラミック中に内部電極が配設された構造を有する積層セラミック電子部品の製造方法であって、
導電成分であるＡｇを含む金属粉末と、前記金属粉末との合計量（重量）に対して４０〜６０００ppmの割合のＳｉＯ２粉末と、有機ビヒクルとを含有する導電ペーストを用いてセラミックグリーンシートに内部電極パターンを形成する工程と、
前記内部電極パターンが形成されたセラミックグリーンシートを積層、圧着して積層体を形成する工程と、
前記積層体を、９００℃〜９３０℃の温度条件で焼成する工程と
を含むことを特徴とする積層セラミック電子部品の製造方法。 - 前記セラミックが、Ｐｂ系複合ペロブスカイト誘電体セラミックであることを特徴とする請求項１又は２記載の積層セラミック電子部品の製造方法。
- 前記導電ペーストを構成する導電成分がＡｇ−Ｐｄ粉末であり、Ａｇ−Ｐｄ粉末中のＡｇの割合が７０〜８５重量％の範囲にあることを特徴とする請求項１〜３のいずれかに記載の積層セラミック電子部品の製造方法。
- 請求項１〜４のいずれかに記載の方法により製造され、セラミック中に内部電極が配設された構造を有する積層セラミック電子部品であって、
内部電極中に、ＳｉＯ２が、内部電極を構成するＡｇを含む金属とＳｉＯ２との合計量（重量）に対して４０〜６０００ppmの割合で含有されていること
を特徴とする積層セラミック電子部品。 - 前記セラミックが、Ｐｂ系複合ペロブスカイト誘電体セラミックであることを特徴とする請求項５に記載の積層セラミック電子部品。
- 前記内部電極を構成する導電成分がＡｇ−Ｐｄ合金であり、Ａｇ−Ｐｄ合金中のＡｇの割合が７０〜８５重量％の範囲にあることを特徴とする請求項５又は６に記載の積層セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23032598A JP3554957B2 (ja) | 1998-07-31 | 1998-07-31 | 積層セラミック電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23032598A JP3554957B2 (ja) | 1998-07-31 | 1998-07-31 | 積層セラミック電子部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058375A JP2000058375A (ja) | 2000-02-25 |
| JP3554957B2 true JP3554957B2 (ja) | 2004-08-18 |
Family
ID=16906072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23032598A Expired - Lifetime JP3554957B2 (ja) | 1998-07-31 | 1998-07-31 | 積層セラミック電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3554957B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005191046A (ja) * | 2003-12-24 | 2005-07-14 | Kyocera Corp | 積層型圧電素子およびその製法、並びに噴射装置 |
| KR20130005518A (ko) * | 2011-07-06 | 2013-01-16 | 삼성전기주식회사 | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 |
| KR101952843B1 (ko) * | 2011-07-07 | 2019-02-27 | 삼성전기주식회사 | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 |
| KR102029616B1 (ko) * | 2019-02-19 | 2019-10-08 | 삼성전기주식회사 | 내부전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자부품 |
-
1998
- 1998-07-31 JP JP23032598A patent/JP3554957B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000058375A (ja) | 2000-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2014175034A1 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| KR20120064865A (ko) | 적층 세라믹 캐패시터 및 그 제조 방법 | |
| KR101792275B1 (ko) | 내부 전극용 도전성 페이스트, 이를 포함하는 적층 세라믹 전자 부품 및 그 제조 방법 | |
| JP3514117B2 (ja) | 積層セラミック電子部品、積層セラミック電子部品の製造方法及び内部電極形成用導電ペースト | |
| JP5668429B2 (ja) | 積層セラミック電子部品 | |
| JP3359522B2 (ja) | 積層セラミックコンデンサの製造方法 | |
| JP5498973B2 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
| JPH04320017A (ja) | 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト | |
| JP7388088B2 (ja) | 積層セラミック電子部品とその製造方法 | |
| JP3554957B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2004096010A (ja) | 積層型セラミック電子部品の製造方法 | |
| JP2001102243A (ja) | 貫通型コンデンサ | |
| JP4380145B2 (ja) | 導電ペースト及びセラミック電子部品の製造方法 | |
| EP0987721A2 (en) | Chip-type multilayer electronic part | |
| JP7209072B2 (ja) | 積層セラミックコンデンサ | |
| JPH11214240A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH06251995A (ja) | 積層ｌｃ部品 | |
| JP2000077260A (ja) | 積層セラミック電子部品及びその製造方法 | |
| KR20170112381A (ko) | 세라믹 조성물 및 이를 포함하는 적층형 커패시터 | |
| JP2001060527A (ja) | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 | |
| JP2003123535A (ja) | 導電性ペーストおよび積層セラミック電子部品 | |
| JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
| JP4387150B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP4192796B2 (ja) | 積層セラミックコンデンサおよびその実装構造 | |
| JP3253028B2 (ja) | 積層セラミックコンデンサの外部電極形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090521 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100521 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110521 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120521 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130521 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140521 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |