JP3552711B2 - 液晶パネルの製造方法及び露光方法 - Google Patents
液晶パネルの製造方法及び露光方法 Download PDFInfo
- Publication number
- JP3552711B2 JP3552711B2 JP2002293705A JP2002293705A JP3552711B2 JP 3552711 B2 JP3552711 B2 JP 3552711B2 JP 2002293705 A JP2002293705 A JP 2002293705A JP 2002293705 A JP2002293705 A JP 2002293705A JP 3552711 B2 JP3552711 B2 JP 3552711B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- liquid crystal
- layer
- exposure method
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【発明の属する技術分野】
本発明は、MIM液晶パネルに用いるMIM素子の製造方法に関する。
【0002】
【従来の技術】
従来よりMIM素子製造方法としては”David R. Baraff et al.,SID’80 Digest, p200〜201, 1980”に示されているようにフォトリソグラフィーを用いてパターン形成を行っていた。露光方式としては、露光装置の発達過程と同期するかたちでコンタクト方式、プロキシミティー方式が主に使用されていた。近年、露光機メーカーから液晶パネル製造用途としてミラープロジェクション方式やステッパー方式の装置が供給されるようになり、これらの装置によりTFT、MIMなどを使用したアクティブマトリックス液晶パネルが製造できるようになった。しかしながら高精細、大画面化といった市場からの要求に応えるためには、コンタクト、プロキシミティー、ミラープロジェクションといった露光方式ではMIM液晶パネルの高精細化、大画面化が装置性能上、制限されるという欠点があった。具体的には、コンタクト方式、プロキシミティー方式は大型化には対応できるものの、高精細という観点では解像度が不十分なため微細なパターン形成ができず、加えてフォトマスクとワーク基板が接触または近接するためにゴミによるパターン不良が発生するなど歩留りが悪いという欠点があった。一方ミラープロジェクション方式はミラーなどの装置を構成する光学系部品の精度的な問題から大型化に限界がある。
ステッパーによる逐次露光方式はレンズの解像度が高く高精細化が可能な上、露光ステップ数を増やし大画面化に対応できることから、レンズなどの光学系部品で高精細、大画面化が制限されるといった問題はない。
【0003】
しかし逐次露光方式で大画面をダイのつなぎによって露光をした場合、各ダイ毎に液晶パネル完成後にコントラストがばらつくという欠点が発生した。いわゆる「ブロック分かれ」となって液晶パネルの表示品位を悪くする。この点が逐次露光方式を用いる場合の最大の問題点であった。
【0004】
【発明が解決しようとする課題】
本発明は逐次露光方式を用いて基板上に均一なMIM素子を形成することによって「ブロック分かれ」といった表示品位の悪化を防止する点にある。
【0005】
【課題を解決するための手段】
本発明のMIM素子の製造方法は、前記課題を解決するため以下の様な特徴を有する。
【0006】
上記課題を解決するために、本発明の液晶パネルの製造方法は、第1の層及び第2の層が設けられた基板を有し、画面部分を有する液晶パネルの製造方法において、前記画面部分の前記第1の層上に設けられた第1のレジストを第1フォトマスクの逐次露光方式によって複数の領域に分けて露光する工程と、前記画面部分の前記第2の層上に設けられた第2のレジストを第2フォトマスクの逐次露光方式によって複数の領域に分けて露光する工程と、前記画面部分以外の部分を複数のフォトマスクに割付て前記第1のレジストを露光する工程と、を具備し、前記基板の面上において、前記第1のレジストの前記各領域がつながる位置と、前記第2のレジストの前記各領域がつながる位置とが、互いに平面的に異なる位置に配置されることを特徴とする。
【0007】
上記課題を解決するために、本発明の液晶パネルの露光方法は、第1の層及び第2の層が設けられた基板を有し、画面部分を有する液晶パネルの露光方法において、前記画面部分の前記第1の層上に設けられた第1のレジストを第1フォトマスクの逐次露光方式によって複数の領域に分けて露光し、前記画面部分の前記第2の層上に設けられた第2のレジストを第2フォトマスクの逐次露光方式によって複数の領域に分けて露光し、前記画面部分以外の部分を複数のフォトマスクに割付て前記第1のレジストを露光し、前記基板の面上において、前記第1のレジストの前記各領域がつながる位置と、前記第2のレジストの前記各領域がつながる位置とが、互いに平面的に異なる位置に配置されることを特徴とする。
【0011】
【作用】
MIM液晶パネルでは図5に示すように液晶層とMIM素子が直列に配置され、この系に印加される駆動電圧は液晶層とMIM素子の容量比で次式のように分割される。
【0012】
【数1】
【0013】
MIM素子のパターン寸法の変化によりMIM素子容量が変化するため、MIM素子へ印加される電圧が変化することになる。
【0014】
従ってMIM素子のON抵抗がのばらつきとなって液晶層に書き込まれる実効電圧をばらつかせるため、液晶の動作状態が変化し液晶パネルの画面内にコントラストのむらを生じる。従って逐次露光方式においては各ダイ毎のMIM素子寸法の変化を如何に抑えるかが重要となる。画面部分を同一のフォトマスクで露光することによりフォトマスクの製造ばらつきによるマスク間のパターン寸法差をなくし、さらに各ダイのつなぎ目位置を各層毎にずらすことによって、MIM素子を形成する各電極の寸法が変化する位置がずれるため「ブロック分かれ」を抑えることができる。
【0015】
【実施例】
以下に、本発明に基づく実施例を順を追って説明していく。
【0016】
ガラスなどの絶縁基板基板上に、MIM素子のベース電極パターンと信号ラインとなる、例えばタンタルなどをスパッタ法により成膜する。次に該タンタル膜上にフォトレジストを塗布し、図1に示すように画面部分を第一層目のパターンの同一フォトマスクの繰り返しによって逐次露光する。画面部分以外は複数のマスクに割付て露光しても問題ない。
【0017】
ここでフォトマスクは、例えばポジプロセス法や多重露光法によってパターン寸法の変動が画面内で極力少ないものを用いる。通常逐次露光方式に対応したフォトマスクは図4のように各パターン群周辺を遮光帯と呼ばれる1.5〜5mm幅のCrパターンで囲まれており、繰り返しパターンである画面内と遮光帯近傍ではパターン寸法が変動している。これを解決するためにはポジプロセス法や多重露光法が有効である。
【0018】
次に、現像、エッチング及びレジスト剥離を行い、ベース電極パターンと信号ラインを得る。次にMIM素子の絶縁層としてを陽極酸化法によってベース電極パターンと、信号ライン上にタンタル酸化膜を形成する。しかる後に例えば、クロム、チタン、タンタルをスパッタ法により成膜しMIM素子の結合電極と信号ラインの画面部分を第二層目の同一フォトマスクで逐次露光する。この時、図2のように各ダイが接続される位置が第一層のベース電極パターンと第二層の結合電極パターンで、ずれるように露光を行うとMIM素子面積の変動はベース電極と結合電極を同位置でつなぐ場合にくらべ少なくなる。
【0019】
一方、ダイをつなぐ位置であるが、図3のようにMIM素子を形成するパターンと位置的に離すことによってつなぎ精度の影響を少なくすることができる。
しかる後に現像、エッチング及びレジスト剥離をおこない、MIM素子を完成する。最後に例えばITOをスパッタ法により成膜し、画素電極を形成する。
【0020】
以上MIM素子の形成方法を述べたが、TFTでもパターン寸法のばらつきはゲート浮遊容量のばらつきとなるので、特に中間調を多用するパネルではMIM同様に「ブロック分かれ」を生じる。従って本発明はパターン寸法のばらつきを抑える効果が高くその意味でTFTに対しても有効である。
【0021】
【発明の効果】
以上説明したように本考案は逐次露光方式の持つ高精度且つ大型化が容易という利点をMIM素子の形成に生かす一方、表示部分の各ダイ毎のパターン寸法の変化を低減し均一な表示を得るという効果を有する。本考案によってMIM液晶パネルに対する高精細化、大型化という市場の要求に応えることが可能となった。
【0022】
【図面の簡単な説明】
【図1】本発明実施例の一つである画面部分のMIM素子を同一マスクの繰り返しで逐次露光した状態を示す図である。
【図2】本発明実施例の一つである画面部分のダイのつなぎ位置がMIM第1層と第2層でずらした状態を示す図である。
【図3】本発明実施例の一つであるダイのつなぎ位置をMIM素子を形成するパターンと位置的にずらした状態を示す図である。
【図4】逐次露光方式に用いるフォトマスクに用いられるパターン群を囲む遮光帯を示す図である。
【図5】MIM液晶パネルにおけるMIM素子と液晶層との電気的な接続状態を示す図である。
Claims (2)
- 第1の層及び第2の層が設けられた基板を有し、画面部分を有する液晶パネルの製造方法において、
前記画面部分の前記第1の層上に設けられた第1のレジストを第1フォトマスクの逐次露光方式によって複数の領域に分けて露光する工程と、
前記画面部分の前記第2の層上に設けられた第2のレジストを第2フォトマスクの逐次露光方式によって複数の領域に分けて露光する工程と、
前記画面部分以外の部分を複数のフォトマスクに割付て前記第1のレジストを露光する工程と、を具備し、
前記基板の面上において、前記第1のレジストの前記各領域がつながる位置と、前記第2のレジストの前記各領域がつながる位置とが、互いに平面的に異なる位置に配置されることを特徴とする液晶パネルの製造方法。 - 第1の層及び第2の層が設けられた基板を有し、画面部分を有する液晶パネルの露光方法において、
前記画面部分の前記第1の層上に設けられた第1のレジストを第1フォトマスクの逐次露光方式によって複数の領域に分けて露光し、
前記画面部分の前記第2の層上に設けられた第2のレジストを第2フォトマスクの逐次露光方式によって複数の領域に分けて露光し、
前記画面部分以外の部分を複数のフォトマスクに割付て前記第1のレジストを露光し、
前記基板の面上において、前記第1のレジストの前記各領域がつながる位置と、前記第2のレジストの前記各領域がつながる位置とが、互いに平面的に異なる位置に配置されることを特徴とする液晶パネルの露光方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293705A JP3552711B2 (ja) | 2002-10-07 | 2002-10-07 | 液晶パネルの製造方法及び露光方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002293705A JP3552711B2 (ja) | 2002-10-07 | 2002-10-07 | 液晶パネルの製造方法及び露光方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1196793A Division JPH06222394A (ja) | 1993-01-27 | 1993-01-27 | Mim素子の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003202675A JP2003202675A (ja) | 2003-07-18 |
JP3552711B2 true JP3552711B2 (ja) | 2004-08-11 |
Family
ID=27655720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002293705A Expired - Fee Related JP3552711B2 (ja) | 2002-10-07 | 2002-10-07 | 液晶パネルの製造方法及び露光方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3552711B2 (ja) |
-
2002
- 2002-10-07 JP JP2002293705A patent/JP3552711B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003202675A (ja) | 2003-07-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6653028B2 (en) | Photo mask for fabricating a thin film transistor liquid crystal display | |
US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
JP5555789B2 (ja) | フォトマスク及びその製造方法、並びにパターン転写方法 | |
JP3375966B2 (ja) | 表示素子及びその製造方法 | |
JP4968709B2 (ja) | グレートーンマスクの製造方法 | |
JP5036328B2 (ja) | グレートーンマスク及びパターン転写方法 | |
US20050275787A1 (en) | Liquid crystal display device | |
JP2005257712A (ja) | グレートーンマスク及びその製造方法 | |
JP3592419B2 (ja) | 液晶表示パネル | |
US20110157508A1 (en) | Display device wherein a gate insulating film provided at one tft is thinner than a gate insulating film provided at another tft, and a gap between a pixel electrode and a counter electrode is wider for the one tft than the another tft | |
KR20060087498A (ko) | 그레이톤 마스크의 결함 검사 방법 및 그레이톤 마스크의제조방법 | |
JP3774570B2 (ja) | 液晶表示装置およびその製造方法 | |
JP4328509B2 (ja) | 基板の露光方法 | |
JP3552711B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
JP4221074B2 (ja) | 液晶表示装置の製造方法 | |
JP5043474B2 (ja) | 表示装置 | |
TW591698B (en) | Thin film transistor array substrate and photolithography process and mask design thereof | |
JP3473535B2 (ja) | 液晶パネルの製造方法及び露光方法 | |
CN100559270C (zh) | 灰调掩模 | |
JP2003344872A (ja) | 液晶パネルの製造方法 | |
JPH1039330A (ja) | 液晶表示装置およびその製法 | |
JP2000174360A (ja) | 液晶パネルの製造方法 | |
JPH06222394A (ja) | Mim素子の製造方法 | |
JP2002350864A (ja) | 液晶表示装置の製造方法 | |
KR20120116877A (ko) | 포토마스크용 기판, 포토마스크, 포토마스크의 제조 방법 및 패턴 전사 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040426 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |