JP3551642B2

JP3551642B2 - Amplifier circuit

Info

Publication number: JP3551642B2
Application number: JP22081996A
Authority: JP
Inventors: 励佐藤; 和義清水; 正幸与板; 幸雄赤沢; 昇石原; 誠中村
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1996-08-22
Filing date: 1996-08-22
Publication date: 2004-08-11
Anticipated expiration: 2016-08-22
Also published as: JPH1065473A

Description

【０００１】
【発明の属する技術分野】
本発明は増幅回路に関し、更に詳しくはバースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路に関する。
【０００２】
有線（電気，光）や無線による通信システムではバースト性を有する信号の送／受信が行われる。係るシステムの受信側では受信信号の振幅が瞬時に変化するため、これに追従して瞬時に利得補償を行い、出力振幅を一定に保つことが、後段の安定なクロック抽出、符号判別に不可欠である。
【０００３】
【従来の技術】
図２２は従来技術を説明する図である。
図２２（Ａ）は従来の増幅回路の回路図で、図において、１０はバースト信号を含む入力信号Ｖ_ｉのピーク値Ｖ_ｐとボトム値Ｖ_ｂとを検出・保持すると共に、これらの中間の閾値Ｖ_ｔｈを生成する自動閾値設定回路（ＡＴＣ）、２０はこの閾値Ｖ_ｔｈを中心に入力信号Ｖ_ｉを線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路２０（増幅器Ａ２１）である。
【０００４】
ＡＴＣ１０は、入力信号Ｖ_ｉのピーク値Ｖ_ｐを検出するピーク検出回路（ＰＤ）１１と、入力信号Ｖ_ｉのボトム値Ｖ_ｂを検出するボトム検出回路（ＢＤ）１２と、これらの中間の閾値信号Ｖ_ｔｈを生成する抵抗分圧回路１３とを備える。
ピーク検出回路１１において、例えば無信号時（非バースト受信時）の入力信号レベルＶ_ｉ≒１．５Ｖとすると、該Ｖ_ｉがオペアンプＡ１１の反転入力（−）に入力する。一方、容量Ｃ１１は抵抗値の比較的大きい抵抗Ｒ１１により電源−Ｖ（又はＧＮＤ）側に放電されおり、その電圧Ｖ_ｐは次第に低下する。オペアンプＡ１１はこのＶ_ｐとＶ_ｉとを比較しており、Ｖ_ｐ＜Ｖ_ｉになるとＬＯＷレベルを出力し、これによりＰＭＯＳＦＥＴＴ１１がＯＮする。ＰＭＯＳＦＥＴＴ１１がＯＮすると、容量Ｃ１１はＰＭＯＳＦＥＴＴ１１を介して急速に充電され、こうして無信号時のピーク検出値Ｖ_ｐ＝Ｖ_ｉ≒１．５Ｖに保持される。
【０００５】
ボトム検出回路１２において、無信号時の入力信号レベルＶ_ｉ≒１．５ＶはオペアンプＡ１２の反転入力（−）に入力している。一方、容量Ｃ１２は抵抗値の比較的大きい抵抗Ｒ１２により電源Ｖ_ＤＤ側から充電されおり、その電圧Ｖ_ｂは次第に上昇する。オペアンプＡ１２はこのＶ_ｂとＶ_ｉとを比較しており、Ｖ_ｂ＞Ｖ_ｉになるとＨＩＧＨレベルを出力し、これによりＮＭＯＳＦＥＴＴ１２がＯＮする。ＮＭＯＳＦＥＴＴ１２がＯＮすると、容量Ｃ１２はＮＭＯＳＦＥＴＴ１２を介して急速に放電され、こうして無信号時のボトム検出値Ｖ_ｂ＝Ｖ_ｉ≒１．５Ｖに保持される。
【０００６】
次に、入力信号が有ると、例えばＶ_ｉ≒０．５Ｖに低下する。この場合に、ピーク検出回路１１においては、Ｖ_ｐ＞Ｖ_ｉによりオペアンプＡ１１はＨＩＧＨレベルを出力し、これによりＰＭＯＳＦＥＴＴ１１はＯＦＦしている。従って、ピーク検出値Ｖ_ｐ≒１．５Ｖに保持される。一方、ボトム検出回路１２においては、Ｖ_ｂ＞Ｖ_ｉによりオペアンプＡ１２はＨＩＧＨレベルを出力し、これによりＮＭＯＳＦＥＴＴ１２がＯＮする。ＮＭＯＳＦＥＴＴ１２がＯＮすると、容量Ｃ１２はＶ_ｉ≒０．５Ｖ（入力信号の振幅）のレベルまで急速に放電され、こうして入力信号のボトム値Ｖ_ｂ＝Ｖ_ｉ≒０．５Ｖが検出・保持される。
【０００７】
抵抗分圧回路１３は、抵抗値の比較的大きい抵抗Ｒ１３，Ｒ１４（Ｒ１３＝Ｒ１４）の直列回路からなっており、Ｖ_ｐとＶ_ｂの中間｛（Ｖ_ｐ＋Ｖ_ｂ）／２｝の閾値信号Ｖ_ｔｈを生成し、これが増幅器Ａ２１の非反転入力（＋）に入力される。
従って、増幅器Ａ２１においては、入力信号Ｖ_ｉの振幅が瞬時に変化しても、これ追従して閾値信号Ｖ_ｔｈが変化し、これにより利得補償が瞬時に行われるので、出力信号Ｖ_ｏの振幅が一定に保たれる。
【０００８】
図２２（Ｂ）にその動作タイミングチャートを示す。
この種の増幅回路では、各構成回路が設計通りに動作している場合は、図示の如く入力信号Ｖ_ｉの振幅の１／２に閾値信号Ｖ_ｔｈが自動設定され、増幅器Ａ２１の出力には所望のパルス幅の出力信号Ｖ_ｏが得られる。
【０００９】
【発明が解決しようとする課題】
しかし、現実には製造プロセスのバラツキや、温度、電源電圧の変動等が存在し、これにより増幅器Ａ２１や、オペアンプＡ１１，Ａ１２等には様々な入力オフセットが生じ得る。
例えばオペアンプＡ１１，Ａ１２等に入力オフセットが生じると、結果としてピーク検出値Ｖ_ｐ及び又はボトム検出値Ｖ_ｂに検出誤差が生じ、その閾値Ｖ_ｔｈは所望の中間値から大幅にずれてしまう。
【００１０】
図２２（Ｂ）において、例えば無信号時における閾値Ｖ_ｔｈがＶ_ｔｈ´の側にずれると、増幅器Ａ２１の入力にオフセット電圧Ｖ_ＯＦＳが形成される。その結果、増幅器Ａ２１の出力信号Ｖ_ｏは無信号時でも所望のＤＣレベル（例えば０Ｖ）とはならない。しかも、この状態で入力信号Ｖ_ｉに雑音等が載ると、これが増幅されて出力されてしまう等、後段の処理回路に様々な悪影響を与える。
【００１１】
また、受信信号の入力により入力信号Ｖ_ｉがＬＯＷレベルになっても、閾値信号Ｖ_ｔｈ´は、入力信号Ｖ_ｉの振幅の中央には無いため、結果として出力信号Ｖ_ｏのパルス幅が太ってしまう。パルス幅が太ると、後段の処理回路ではクロックタイミングの正確な抽出が困難となり、またデータ信号のアイパターンも劣化することから、符号誤りを起こし易いという問題がある。特に、無信号期間も含めて受信データが小振幅のシステムの場合は、利得を増すことにより雑音の影響が顕著に現れるため、符号誤りを起こし易くなる。以上の事は、無信号時における閾値Ｖ_ｔｈがＶ_ｔｈ´と反対側にずれた場合も同様に考えられる。
【００１２】
また、仮にピーク検出値Ｖ_ｐ及びボトム検出値Ｖ_ｂに検出誤差がなくても、増幅器Ａ２１そのものが入力オフセット±Ｖ_ＯＦＳを有する場合がある。この場合も、上記同様にして後段の処理回路に悪影響を与える。
更にまた、一般に電源やグランドからの雑音の影響は、受信データの大小に関わらず現れるため、特に受信データが小振幅の場合は、プリアンプ等の雑音の影響と重畳されて、この増幅回路に効いてくる。この場合に、従来のようにシステム的な雑音対策がなされず、例えばＡＴＣ１０がグランド雑音の影響を受け易く、かつ増幅器Ａ２１が電源変動や電源雑音の影響を受け易い回路構成であると、雑音の影響がもろに効いてきて後段の処理回路に悪影響を与える。
【００１３】
更にまた、この種の光通信システムでは、システム上の反射光等が、本来無信号であるべきバースト信号の間の区間で受信される場合がある。この場合も、反射光や雑音の影響により、何らかの出力信号Ｖ_Ｏが出力され、後段の処理回路に様々な悪影響を与える。
本発明の目的は、製造プロセスのバラツキ、温度、電源電圧の変動、更には雑音等の存在にも係わらず、常に所望の特性で安定に動作する増幅回路を提供することにある。
【００３１】
【課題を解決するための手段】
上記の課題は例えば図１又は図１５の構成により解決される。即ち、本発明（１）の増幅回路は、バースト信号を含む入力信号Ｖi のピーク値とボトム値とを検出保持し、これらの中間の閾値Ｖthを生成する自動閾値設定回路１０と、この閾値Ｖthを中心に前記入力信号Ｖi を基準となるＤＣレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路２０とを備える増幅回路において、自動閾値設定回路１０の検出ピーク値Ｖp 又は検出ボトム値Ｖb と所定の基準レベルとを比較する比較回路５１と、前記検出ピーク値又は検出ボトム値が所定の基準レベルを超えていないときの前記振幅制限増幅回路２０の出力信号を所定の信号レベルでマスクするクランプ回路Ｔ５５とを備えるものである。
【００３２】
ところで、一般にこの種の増幅回路では、無信号時の検出ピーク値Ｖ_ｐ，検出ボトム値Ｖ_ｂは無信号時の入力信号Ｖ_ｉのレベルに復帰して（又はリセットされて）いる。従って、閾値信号Ｖ_ｔｈ≒Ｖ_ｉにより、振幅制限増幅回路２０は無信号時の入力信号Ｖ_ｉに対して所定の利得を有する。係る状態では、入力信号が無いにも係わらず、入力の雑音や不要な反射光信号等が増幅されるために、振幅制限増幅回路２０の出力にパルス信号が出力され、後段の回路に悪影響を及ぼす。
【００３３】
本発明（１）によれば、例えば比較回路ＣＭＰ５１は検出ボトム値Ｖb と所定の基準レベルＶC とを比較するので、入力の無信号時にはＶi ≒Ｖb ＞ＶC の関係となり、これによりクランプ回路Ｔ５５は振幅制限増幅回路２０の出力を所定の信号レベル（ＧＮＤ又は無信号時の出力レベル）でマスク（クランプ）する。従って、後段の回路に悪影響を及ぼさない。また、受信バースト信号が入力した時は、速やかにＶb ＜ＶC となるので、出力信号のクランプ状態も速やかに開放される。従って、以後は適正なデータパルス信号が出力される。
【００３４】
好ましくは、本発明（２）においては、上記本発明（１）において、例えば図１７に示す如く、所定の基準レベルＶ_Ｃは、振幅制限増幅回路２０の増幅トランジスタＴ２１と同一特性を有するレプリカトランジスタＴ５１で構成した定電流源回路と、該定電流源回路の定電流Ｉ_１（必要ならＩ_１をカレントミラーしたＩ_２）に基づき駆動される抵抗Ｒ５２とにより生成される。
【００３５】
本発明（２）によれば、レプリカトランジスタＴ５１は増幅トランジスタＴ２１と同一特性（利得，しきい値電圧Ｖ_ＴＨ，温度特性等）を有するので、製造プロセスのバラツキ、温度や電源の変動等によらず、増幅トランジスタＴ２１の特性に対応した基準レベルＶ_Ｃを自動生成できる。
なお、入力信号Ｖ_ｉが正論理の場合は上記検出ボトム値Ｖ_ｂに代えて検出ピーク値Ｖ_ｐが使用される。
【００３６】
また本発明（３）の増幅回路は、上記前提となる増幅回路において、例えば図１６に示す如く、自動閾値設定回路１０の検出ピーク値Ｖp 又は検出ボトム値Ｖb と、検出ボトム値Ｖb 又は検出ピーク値Ｖp をレベルシフトした値ＶC とを比較する比較回路ＣＭＰ５１と、前記検出ピーク値又は検出ボトム値が前記検出ボトム値又は検出ピーク値をレベルシフトした値を超えていないときの前記振幅制限増幅回路の出力を所定の信号レベルでマスクするクランプ回路Ｔ５５とを備えるものである。
【００３７】
本発明（３）は、入力信号Ｖ_ｉの振幅（Ｖ_ｐ−Ｖ_ｂ）を検出しており、別途に独立した基準レベルＶ_Ｃを生成する必要が無いので、回路構成が簡単であると共に、調整の必要もなく、出力信号Ｖ_ｏのクランプ必要有無の判定を安定に行える。
好ましくは、本発明（４）においては、上記本発明（３）において、例えば図１８に示す如く、レベルシフト量は、振幅制限増幅回路２０の増幅トランジスタ２１と同一特性を有するレプリカトランジスタＴ５１で構成した定電流源回路と、該定電流源回路の定電流Ｉ_１（必要ならカラントミラーされたＩ_２）に基づき駆動される抵抗５４とにより生成される。
【００３８】
また好ましくは、本発明（５）においては、上記本発明（１）〜（３）又は（４）において、例えば図１９に示す如く、自動閾値設定回路１０の検出ピーク値Ｖ_ｐ及び検出ボトム値Ｖ_ｂはリセット信号ＲＳＴの入力によりその時点の入力信号Ｖ_ｉの信号レベルに初期化される。
従って、バースト受信後、自動閾値設定回路１０を速やかにリセットすることで、バースト受信直後より後段の回路に雑音パルスが出力されるのを有効に防止できる。
【００３９】
また好ましくは、本発明（６）においては、上記本発明（１）〜（４）又は（５）において、例えば図２０に示す如く、無信号時の振幅制限増幅回路２０の出力Ｖ_ｏ´に基づき、該出力Ｖ_ｏ´の信号レベルが所定となるように振幅制限増幅回路に帰還を掛けるオフセット補償回路３０を備える。
従って、クランプ機能と、オフセット補償機能とにより、増幅回路の動作信頼性は格段に向上する。
【００４１】
【発明の実施の形態】
以下、添付図面に従って本発明に好適なる複数の実施の形態を詳細に説明する。なお、全図を通して同一符号は同一又は相当部分を示すものとする。
図２は実施の形態による増幅回路を説明する図（１）で、増幅器Ａ２１（即ち、振幅制限増幅回路２０）の信号入力側にオフセット補償のための帰還を掛ける場合示している。
【００４２】
図において、１０はバースト信号を含む入力信号Ｖ_ｉのピーク値Ｖ_ｐとボトム値Ｖ_ｂとを検出・保持すると共に、これらの中間の閾値Ｖ_ｔｈを生成する自動閾値設定回路（ＡＴＣ）、２０はこの閾値Ｖ_ｔｈを中心に入力信号Ｖ_ｉを線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路２０（以下、増幅器Ａ２１とも言う）、３０は振幅制限増幅回路２０の入力オフセットを補償するためのオフセット補償回路である。
【００４３】
なお、ＡＴＣ１０と、振幅制限増幅回路２０とについては図２２の従来のものと同様で良い。但し、ＡＴＣ１０については、以下の各実施の形態を通して、ピーク，ボトム検出値Ｖ_ｐ，Ｖ_ｂの強制リセット機能無しのものと、強制リセット機能有りのものとが考えられる。
図２は基本的には強制リセット機能無しの回路構成を示している。強制リセット機能有りの場合は、例えば図示の抵抗Ｒ１１，Ｒ１２に代えて、外部のリセット信号ＲＳＴによりＯＮ／ＯＦＦするようなスイッチ回路（不図示）を設ける。更には、容量Ｃ１１，Ｃ１２と分圧抵抗Ｒ１３，Ｒ１４との間に夫々高入力インピーダンスのソースフォロワ回路（不図示）を介在させても良い。この場合の容量Ｃ１１，Ｃ１２は、バースト信号受信時におけるリセット信号ＲＳＴ＝０の間は、スイッチ回路ＯＦＦにより、夫々のピーク検出値Ｖ_ｐ、ボトム検出値Ｖ_ｂを安定に保持するが、バースト信号非受信時（無信号時）にリセット信号ＲＳＴ＝１になると、スイッチ回路ＯＮにより、その時点の無入力信号Ｖ_ｉの値に高速にリセットされる。
【００４４】
オフセット補償回路３０は、所定の基準電圧Ｖ_ｒｅｆを生成する定電圧源回路と、基準電圧Ｖ_ｒｅｆと増幅器Ａ２１の出力信号Ｖ_ｏとを比較する比較回路ＣＭＰ３１と、比較回路ＣＭＰ３１の出力信号Ｖ_ｅを所定の時定数で蓄積、保持するローパスフィルタ回路（抵抗Ｒ３１，容量Ｃ３１）と、緩衝増幅器Ｂ３１とを備え、緩衝増幅器Ｂ３１の出力の帰還信号Ｖ_ｆを抵抗Ｒ２２を介して増幅器Ａ２１の反転入力（−）に供給している。帰還量は、抵抗Ｒ２１と抵抗Ｒ２２との比で決定される。
【００４５】
以下、増幅回路のオフセット補償動作を説明する。
入力の無信号時において、十分な時間が経過（又は適当なタイミングにリセット信号ＲＳＴ＝１が入力）すると、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ´＝Ｖ_ｔｈとなり、出力信号Ｖ_ｏの振幅は０Ｖとなる。この時の出力信号Ｖ_ｏのＤＣレベルをＶ_ｏとすると、基準電圧Ｖ_ｒｅｆは、Ｖ_ｒｅｆ＝Ｖ_ｏに選ばれる。更に、この場合のＣＭＰ３１の出力Ｖ_ｅ＝Ｖ_ｅ０とすると、これを蓄積・保持した帰還信号Ｖ_ｆ＝Ｖ_ｉ（無信号時）となるように設定されており、よって増幅器Ａ２１に負帰還は掛からない。
【００４６】
また、増幅器Ａ２１の入力にＶ_ｉ´＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力では入力無信号にも係わらずＶ_ｏ＞Ｖ_ｒｅｆの関係となり、ＣＭＰ３１の出力Ｖ_ｅはＨＩＧＨレベルになる。これにより抵抗Ｒ３１を介して容量Ｃ３１が充電され、帰還信号Ｖ_ｆは時定数τ＝Ｃ３１×Ｒ３１で上昇する。これにより入力信号Ｖ_ｉ´のＤＣバイアスが押し上げられ、最終的にはＶ_ｉ´＝Ｖ_ｔｈ、即ち、Ｖ_ｏ＝Ｖ_ｒｅｆの動作状態に落ちつく。
【００４７】
また、増幅器Ａ２１の入力にＶ_ｉ´＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力では入力無信号にも係わらずＶ_ｏ＜Ｖ_ｒｅｆの関係となり、ＣＭＰ３１の出力Ｖ_ｅはＬＯＷレベルになる。これにより抵抗Ｒ３１を介して容量Ｃ３１が放電され、帰還信号Ｖ_ｆは時定数τ＝Ｃ３１×Ｒ３１で下降する。これにより入力信号Ｖ_ｉ´のＤＣバイアスが引き下げげられ、最終的にはＶ_ｉ´＝Ｖ_ｔｈ、即ち、Ｖ_ｏ＝Ｖ_ｒｅｆの動作状態に落ちつく。
【００４８】
このように、上記何れの場合も、入力の無信号時における出力信号Ｖ_ｏのＤＣレベルは所望のＶ_ｒｅｆとなる。
次に入力信号Ｖ_ｉが入力すると、これに追従してＡＴＣ１０が生成した閾値信号Ｖ_ｔｈのレベルは、上記オフセット補償により、入力信号Ｖ_ｉ´の信号振幅の丁度中間にある。その結果、増幅器Ａ２１は、この閾値Ｖ_ｔｈを中心にして入力信号Ｖ_ｉ´を線形領域で増幅し、所定振幅の出力信号Ｖ_ｏを出力する。従って、出力信号Ｖ_ｏのＤＣレベル及び出力のパルス幅変動が有効に抑制され、符号誤りを起こし難い。
【００４９】
なお、このようなオフセット補償はシステムの立ち上げ時に安定状態に達すればよく、かつ他に帰還回路も存在しないので、帰還ループの時定数τの選択には自由度があり、増幅回路が不安定になることを十分に回避できる。
図３は実施の形態による増幅回路を説明する図（２）で、上記図２の増幅器Ａ２１が平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏ（但し、記号／は反転を示す）を出力する場合を示している。
【００５０】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ´＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝／Ｖ_ｏとなる。この場合は帰還信号Ｖ_ｆ＝Ｖ_ｉ´となり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶ_ｉ´＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞／Ｖ_ｏとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは上昇する。その結果、入力信号Ｖ_ｉ´のＤＣバイアスが押し上げられ、最終的にはＶ_ｉ´＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００５１】
また、増幅器Ａ２１の入力にＶ_ｉ´＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜／Ｖ_ｏとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは下降する。その結果、入力信号Ｖ_ｉ´のＤＣバイアスが引き下げられ、最終的にはＶ_ｉ´＝Ｖ_ｔｈのバイアス状態に落ちつく。
この例では、ＣＭＰ３１は平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏを比較するので、上記図２の場合に比べて入力オフセットの検出感度が高い。また、所定の基準電圧Ｖ_ｒｅｆを生成する必要が無いので、回路を無調整に構成できる。
【００５２】
図４は実施の形態による増幅回路を説明する図（３）で、増幅器Ａ２１の閾値入力側にオフセット補償の帰還を掛ける場合を場合を示している。
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝Ｖ_ｒｅｆとなる。この場合は帰還信号Ｖ_ｆ＝Ｖ_ｉとなり、増幅器Ａ２１に負帰還は掛からない。
【００５３】
また、増幅器Ａ２１の入力にＶ_ｉ＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞Ｖ_ｒｅｆとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは下降する。その結果、閾値信号Ｖ_ｔｈのＤＣバイアスが引き下げられ、最終的にはＶ_ｉ＝Ｖ_ｔｈのバイアス状態に落ちつく。
また、増幅器Ａ２１の入力にＶ_ｉ＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜Ｖ_ｒｅｆとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは上昇する。その結果、閾値信号Ｖ_ｔｈのＤＣバイアスが押し上げられ、最終的にはＶ_ｉ＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００５４】
この例では、オフセット補償回路３０の帰還信号Ｖ_ｆを増幅器Ａ２１の閾値入力側に帰還するので、上記図２又は図３に示したように、入力信号Ｖ_ｉのラインに補償量調整のための抵抗Ｒ２１を介在させる必要が無い。従って、入力信号Ｖ_ｉの利得低下が生じない。
図５は実施の形態による増幅回路を説明する図（４）で、上記図４の増幅器Ａ２１が平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏを出力する場合を示している。
【００５５】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝／Ｖ_ｏとなる。この場合は帰還信号Ｖ_ｆ＝Ｖ_ｉとなり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶ_ｉ＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞／Ｖ_ｏとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは下降する。その結果、閾値信号Ｖ_ｔｈのＤＣバイアスが引き下げられ、最終的にはＶ_ｉ＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００５６】
また、増幅器Ａ２１の入力にＶ_ｉ＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜／Ｖ_ｏとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは上昇する。その結果、閾値信号Ｖ_ｔｈのＤＣバイアスが押し上げられ、最終的にはＶ_ｉ＝Ｖ_ｔｈのバイアス状態に落ちつく。
この例では、回路を無調整に構成できると共に、入力オフセットの検出感度が高い。
【００５７】
図６は実施の形態による増幅回路を説明する図（５）で、オフセット補償回路の比較回路ＣＭＰ３１が平衡型の出力信号Ｖ_ｅ，／Ｖ_ｅを出力する場合を示している。
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ´＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝Ｖ_ｒｅｆとなる。この場合は、帰還信号Ｖ_ｆ＝／Ｖ_ｆ＝Ｖ_ｉ´となり、増幅器Ａ２１に負帰還は掛からない。
【００５８】
また、増幅器Ａ２１の入力にＶ_ｉ´＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞Ｖ_ｒｅｆとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは上昇し、かつ帰還信号／Ｖ_ｆは下降する。その結果、入力信号Ｖ_ｉ´のＤＣバイアスが押し上げられ、かつ閾値信号Ｖ_ｔｈのＤＣバイアスは引き下げられる。こうして、最終的にはＶ_ｉ´＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００５９】
また、増幅器Ａ２１の入力にＶ_ｉ´＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜Ｖ_ｒｅｆとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは下降し、かつ帰還信号／Ｖ_ｆは上昇する。その結果、入力信号Ｖ_ｉ´のＤＣバイアスが引き下げられ、かつ閾値信号Ｖ_ｔｈのＤＣバイアスが押し上げられる。こうして、最終的にはＶ_ｉ´＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００６０】
この例では、入力信号Ｖ_ｉ´及び閾値信号Ｖ_ｔｈに夫々負帰還を掛けるので、各帰還信号Ｖ_ｆ，／Ｖ_ｆのダイナミックレンジを小さく出来ると共に、帰還制御の応答が速い。
図７は実施の形態による増幅回路を説明する図（６）で、上記図６の増幅器Ａ２１が平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏを出力する場合を示している。
【００６１】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ´＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝／Ｖ_ｏとなる。この場合は、帰還信号Ｖ_ｆ＝／Ｖ_ｆ＝Ｖ_ｉ´となり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶ_ｉ´＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞／Ｖ_ｏとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは上昇し、かつ帰還信号／Ｖ_ｆは下降する。その結果、入力信号Ｖ_ｉ´のＤＣバイアスが押し上げられ、かつ閾値信号Ｖ_ｔｈのＤＣバイアスは引き下げられる。こうして、最終的にはＶ_ｉ´＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００６２】
また、増幅器Ａ２１の入力にＶ_ｉ´＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜／Ｖ_ｏとなり、オフセット補償回路３０の帰還信号Ｖ_ｆは下降し、かつ帰還信号／Ｖ_ｆは上昇する。その結果、入力信号Ｖ_ｉ´のＤＣバイアスが引き下げられ、かつ閾値信号Ｖ_ｔｈのＤＣバイアスが押し上げられる。こうして、最終的にはＶ_ｉ´＝Ｖ_ｔｈのバイアス状態に落ちつく。
【００６３】
この例では、ＣＭＰ３１は平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏを比較するので、上記図６の場合に比べて入力オフセットの検出感度が高い。また、回路を無調整に構成できる。
図８は実施の形態による増幅回路を説明する図（７）で、オフセット補償用の帰還電流Ｉ_ｆ，／Ｉ_ｆを振幅制限増幅回路２０（増幅器Ａ２１）の出力段に帰還する場合を示している。
【００６４】
増幅器Ａ２１において、ＮＭＯＳＦＥＴＴ２１，Ｔ２２は差動対を成しており、共通のソース側には定電流源ＣＣＳが、また各ドレイン側には夫々負荷抵抗Ｒ２１，Ｒ２２（但し、Ｒ２１＝Ｒ２２）が接続している。係る構成で、ＮＭＯＳＦＥＴＴ２１のゲートには入力信号Ｖ_ｉを加え、かつＮＭＯＳＦＥＴＴ２２のゲートには閾値信号Ｖ_ｔｈを加える。
【００６５】
また、この例の緩衝増幅器Ｂ３３の出力段は例えばＰＭＯＳＦＥＴ等による可変定電流源（不図示）となっており、入力の帰還信号Ｖ_ｆ，／Ｖ_ｆに応じた各定電流Ｉ_ｆ，／Ｉ_ｆをＮＭＯＳＦＥＴＴ２１，Ｔ２２の各ドレイン側に流し込む。
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝／Ｖ_ｏ＝Ｖ_ｒｅｆとなる。この場合は、帰還信号Ｖ_ｆ＝／Ｖ_ｆとなり、よって帰還電流Ｉ_ｆ＝／Ｉ_ｆとなる。従って、増幅器Ａ２１の出力段に負帰還は掛からない。
【００６６】
また、増幅器Ａ２１の入力にＶ_ｉ＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞／Ｖ_ｏとなり、またオフセット補償回路３０の入力ではＶ_ｏ＞Ｖ_ｒｅｆとなる。これにより帰還信号Ｖ_ｆは上昇し、かつ帰還信号／Ｖ_ｆは下降する。また、これにより帰還電流Ｉ_ｆは減少し、かつ帰還電流／Ｉ_ｆは増大する。その結果、出力信号Ｖ_ｏの動作点電圧が引き下げられ、かつ出力信号／Ｖ_ｏの動作点電圧は押し上げられる。こうして、最終的にはＶ_ｏ＝／Ｖ_ｏ＝Ｖ_ｒｅｆの動作点電圧の状態に落ちつく。
【００６７】
また、増幅器Ａ２１の入力にＶ_ｉ＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜／Ｖ_ｏとなり、またオフセット補償回路３０の入力ではＶ_ｏ＜Ｖ_ｒｅｆとなる。これにより帰還信号Ｖ_ｆは下降し、かつ帰還信号／Ｖ_ｆは上昇する。また、これにより帰還電流Ｉ_ｆは増大し、かつ帰還電流／Ｉ_ｆは減少する。その結果、出力信号Ｖ_ｏの動作点電圧が押し上げげられ、かつ出力信号／Ｖ_ｏの動作点電圧は引き下げられる。こうして、最終的にはＶ_ｏ＝／Ｖ_ｏ＝Ｖ_ｒｅｆの動作点電圧の状態に落ちつく。
【００６８】
この例では、帰還電流Ｉ_ｆ，／Ｉ_ｆの各ダイナミックレンジを大きく取れるので、雑音等による影響を十分に抑制した、高精度の負帰還制御を行える。
なお、緩衝増幅器Ｂ３３の出力段をＮＭＯＳＦＥＴ等による可変定電流源となし、入力の帰還信号Ｖ_ｆ，／Ｖ_ｆに応じた各定電流Ｉ_ｆ，／Ｉ_ｆを抵抗Ｒ２１，Ｒ２２から吸い込むように構成しても良い。
【００６９】
また、上記の帰還電流Ｉ_ｆ，／Ｉ_ｆによる負帰還制御に代えて、帰還電圧Ｖ_ｆ，／Ｖ_ｆによる負帰還制御を増幅器Ａ２１の出力段に掛けるように構成しても良い。
図９は実施の形態による増幅回路を説明する図（８）で、上記図８の増幅器Ａ２１が平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏを出力する場合を示している。
【００７０】
入力の無信号時において、増幅器Ａ２１の入力にオフセットが存在しない場合は、Ｖ_ｉ＝Ｖ_ｔｈとなり、増幅器Ａ２１の出力ではＶ_ｏ＝／Ｖ_ｏとなる。この場合は帰還電流Ｉ_ｆ＝／Ｉ_ｆとなり、増幅器Ａ２１に負帰還は掛からない。
また、増幅器Ａ２１の入力にＶ_ｉ＜Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＞／Ｖ_ｏとなり、これによりオフセット補償回路３０の帰還電流Ｉ_ｆは減少し、かつ帰還電流／Ｉ_ｆは増大する。その結果、出力信号Ｖ_ｏの動作点電圧は引き下げられ、かつ出力信号／Ｖ_ｏの動作点電圧は押し上げられる。こうして、最終的にはＶ_ｏ＝／Ｖ_ｏの動作点電圧の状態に落ちつく。
【００７１】
また、増幅器Ａ２１の入力にＶ_ｉ＞Ｖ_ｔｈのオフセットが存在する場合は、増幅器Ａ２１の出力ではＶ_ｏ＜／Ｖ_ｏとなり、これによりオフセット補償回路３０の帰還電流Ｉ_ｆは増大し、かつ帰還電流／Ｉ_ｆは減少する。その結果、出力信号Ｖ_ｏの動作点電圧が押し上げられ、かつ出力信号／Ｖ_ｏの動作点電圧は引き下げられる。こうして、最終的にはＶ_ｏ＝／Ｖ_ｏの動作点電圧の状態に落ちつく。
【００７２】
この例では、ＣＭＰ３１は平衡型の出力信号Ｖ_ｏ，／Ｖ_ｏを比較するので、上記図８の場合に比べて入力オフセットの検出感度が高い。また、回路を無調整に構成できる。
図１０は実施の形態による増幅回路を説明する図（９）で、上記のオフセット補償制御の有／無を外部制御できる場合を示している。
【００７３】
オフセット補償回路３０において、例えば比較器ＣＭＰ３１の出力と抵抗Ｒ３１との間にスイッチ回路ＳＷ３１を直列に挿入する。このスイッチ回路ＳＷ３１は、バースト信号の非受信時におけるリセット信号ＲＳＴ＝１によりＯＮし、上記のオフセット補償を行う。このバースト信号の非受信時においては、出力信号Ｖ_０の平均レベルに影響を与えるようなデータ信号の入力が無いので、無信号時の直流レベルＶ_ｏに基づくオフセット補償制御を正確かつ安定に行える。
【００７４】
一方、バースト信号の受信時には、リセット信号ＲＳＴ＝０によりスイッチ回路ＳＷ３１をＯＦＦし、帰還ループを切断する。従って、この区間のオフセット補償信号Ｖ_ｆは更新されない。即ち、出力信号Ｖ_０の平均レベルに影響を与えるようなデータ信号の入力による影響を受けない。またこの区間では、事前に生成されたオフセット補償信号Ｖ_ｆが維持されるので、増幅器Ａ２１はオフセット無しの状態下で安定に動作する。
【００７５】
図１１は実施の形態による増幅回路を説明する図（１０）で、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路の構成を示している。
ＡＴＣ１０において、オペアンプＡ１１，Ａ１２をグランド基準（出力段が共通のグランド雑音の影響を直接的に受ける回路構成）で構成すると共に、容量Ｃ１１，Ｃ１２の各基準側を夫々共通のＧＮＤ側に接続する。また増幅器Ａ２１も、図示の如くグランド基準で構成すると共に、出力信号Ｖ_ｏをＰＭＯＳＦＥＴＴ２１のドレイン側（即ち、共通のＧＮＤに接続された負荷抵抗Ｒ２１の反対側）より取り出す。
【００７６】
また、オフセット補償回路３０を備える場合は、オフセット補償回路３０においても、ＣＭＰ３１，緩衝増幅器Ｂ３１，Ｖ_ｒｅｆ等を夫々グランド基準で構成すると共に、容量Ｃ３１の基準側を共通のＧＮＤに接続する。
係る回路構成では、各回路は元々電源変動や電源雑音の影響を受け難い。一方、今、もし無信号時の共通のグランドＧＮＤに負の雑音が載ったとすると、入力信号Ｖ_ｉ（Ｖ_ｉ´）及び閾値信号Ｖ_ｔｈは夫々グランド雑音の影響を直接に受ける。差動対をなす増幅器Ａ２１は、入力Ｖ_ｉ´，Ｖ_ｔｈの同相成分を増幅しないことにより、その出力信号Ｖ_０の振幅は０Ｖであるが、入力Ｖ_ｉ´，Ｖ_ｔｈの低下によりＰＭＯＳＦＥＴＴ２１，Ｔ２２の各ドレイン電流が僅かに増すと、出力信号Ｖ_０のレベルが僅かに上昇する。しかし、負荷抵抗Ｒ２１のグランドレベルも負の雑音により僅かに低下するので、結果として出力信号Ｖ_０のレベル変動は抑制される。即ち、グランド雑音の影響は同相で相殺される。共通のグランドＧＮＤに正の雑音が載った場合も同様である。従って、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路を提供できる。
【００７７】
図１２は実施の形態による増幅回路を説明する図（１１）で、グランド雑音並びに電源変動や電源雑音の影響を受け難い他の増幅回路の構成を示している。
ＡＴＣ１０において、オペアンプＡ１１，Ａ１２を電源基準（出力段が共通の電源変動や電源雑音の影響を直接的に受ける回路構成）で構成すると共に、容量Ｃ１１，Ｃ１２の各基準側を夫々共通の電源Ｖ_ＤＤ側に接続する。また増幅器Ａ２１も、図示の如く電源基準で構成すると共に、出力信号Ｖ_ｏをＮＭＯＳＦＥＴＴ２１のドレイン側（即ち、共通の電源Ｖ_ＤＤに接続された負荷抵抗Ｒ２１の反対側）より取り出す。
【００７８】
また、オフセット補償回路３０を備える場合は、オフセット補償回路３０においても、ＣＭＰ３１，緩衝増幅器Ｂ３１，Ｖ_ｒｅｆ等を夫々電源基準で構成すると共に、容量Ｃ３１の基準側を共通の電源Ｖ_ＤＤに接続する。
係る回路構成では、各回路は元々グランド雑音の影響を受け難い。一方、共通の電源変動や電源雑音による影響は、上記と同様にして同相で相殺される。従って、グランド雑音並びに電源変動や電源雑音の影響を受け難い増幅回路を提供できる。
【００７９】
図１３は実施の形態による増幅回路を説明する図（１２）で、実施の形態による増幅回路を光電変換回路をなすトランスインピーダンス形のプリアンプに接続した場合を示している。
フォトダイオードＰＤに光信号が入力し、光電流Ｉ_ｉｎが流れると、プリアンプＰＡの出力信号△Ｖ_ｏｕｔ＝Ｉ_ｉｎ×Ｒ_Ｆとなる。しかし、光電流Ｉ_ｉｎが流れない時（無信号時）におけるプリアンプＰＡの出力ＤＣレベルが、増幅回路（ＡＴＣ１０，増幅器Ａ２１等）の入力のダイナミックレンジと必ずしも一致しているとは限らない。そこで、本実施の形態では、プリアンプＰＡの出力と増幅回路の入力とをカップリングコンデンサＣ_Ｃにより接続すると共に、バイアス回路４０を設けて、増幅回路１０，２０の入力に適当なＤＣバイアスＶ_Ｂを加えている。このバイアス電圧Ｖ_Ｂは、所定の固定電圧Ｖ_Ｅと抵抗Ｒ４１，Ｒ４２の抵抗比とで決定される。
【００８０】
更に、バイアス回路４０において、好ましくは、オペアンプＡ４１，固定電圧Ｖ_Ｅをグランド基準で構成すると共に、帰還用抵抗Ｒ４１，Ｒ４２の回路を共通のグランドＧＮＤに接続する。またＡＴＣ１０においても、オペアンプＡ１１，Ａ１２を夫々グランド基準で構成すると共に、容量Ｃ１１，Ｃ１２の基準側を共通のグランドＧＮＤに接続する。更にまた、増幅器Ａ２１も図１１に示した如くグランド基準で構成すると共に、その出力信号Ｖ_ｏをＰＭＯＳＦＥＴＴ２１のドレインより取り出す。更にまた、好ましくは、オフセット補償回路３０において、ＣＭＰ３１，緩衝増幅器Ｂ３１，固定電圧生成回路Ｖ_ｒｅｆをグランド基準で構成すると共に、容量Ｃ３１の基準側を共通のグランドＧＮＤに接続する。
【００８１】
係る回路構成では、バイアス電圧Ｖ_Ｂ，閾値信号Ｖ_ｔｈ及び出力信号Ｖ_ｏ、更には帰還信号Ｖ_ｆは、元々電源変動や電源雑音の影響を受け難い。一方、グランド雑音の影響は同相で相殺される。
なお、入力信号Ｖ_ｉがバースト信号の場合は、入力信号の直流レベルが変動することがあり得るが、この変動が回路の最小受信電力の信号振幅の数パーセント程度以内の場合は、出力波形に与える影響は少ない。そこで、この条件を満足するようにカップリングコンデンサＣ_Ｃの容量値を選択する。
【００８２】
このように、本実施の形態によれば、増幅器Ａ２１とＡＴＣ１０の入力ダイナミックレンジに対して最適な動作が可能となると共に、電源変動や電源雑音の影響とグランド雑音の影響とが増幅器Ａ２１の出力に現れないため、符号誤りを起こし難い。
図１４は実施の形態による増幅回路を説明する図（１３）で、上記図１３の回路を電源基準で構成した場合を示している。
【００８３】
バイアス回路４０において、オペアンプＡ４１，固定電圧Ｖ_Ｅを電源基準で構成すると共に、帰還用抵抗Ｒ４１，Ｒ４２の回路を共通の電源Ｖ_ＤＤ側に接続する。またＡＴＣ１０においても、オペアンプＡ１１，Ａ１２を電源基準で構成すると共に、容量Ｃ１１，Ｃ１２の基準側を共通の電源Ｖ_ＤＤに接続する。更にまた、増幅器Ａ２１も図１２に示した如く電源基準で構成すると共に、その出力信号Ｖ_ｏをＮＭＯＳＦＥＴＴ２１のドレインより取り出す。更にまた、好ましくは、オフセット補償回路３０において、ＣＭＰ３１，緩衝増幅器Ｂ３１，固定電圧生成回路Ｖ_ｒｅｆを電源基準で構成すると共に、容量Ｃ３１の基準側を共通の電源Ｖ_ＤＤに接続する。
【００８４】
係る回路構成では、バイアス電圧Ｖ_Ｂ，閾値信号Ｖ_ｔｈ及び出力信号Ｖ_ｏ、更には帰還信号Ｖ_ｆは、元々グランド雑音の影響を受け難い。一方、電源変動や電源雑音の影響は同相で相殺される。
図１５は実施の形態による増幅回路を説明する図（１４）で、入力の無信号時における増幅器Ａ２１の出力信号Ｖ_ｏをクランプする場合を示している。
【００８５】
なお、図１５（ａ）に増幅回路の動作タイミングチャートを示す。
クランプ回路５０において、比較器ＣＭＰ５１は、ＡＴＣ１０のボトム検出値Ｖ_ｂと自己の所定の定電圧Ｖ_Ｃとを比較している。このボトム検出値Ｖ_ｂは、上記図２に示した如く、バースト信号の非受信区間においては抵抗Ｒ１２により充電され、略Ｖ_ｉ≒Ｖ_ｂの状態に戻っている。但し、無入力信号時の入力信号Ｖ_ｉには、図１５（ａ）に示す如く、所定レベル以下の反射光等による光信号や雑音信号等が重畳しているので、そのボトム検出値Ｖ_ｂは入力信号Ｖ_ｉのＤＣレベルよりもその分だけ低い。
【００８６】
上記所定の定電圧Ｖ_Ｃは、この雑音信号等を考慮したボトム検出値Ｖ_ｂの最小値よりも僅かに低く設定されている。その結果、入力の無信号時においては、Ｖ_ｂ＞Ｖ_Ｃの関係となり、ＣＭＰ５１の出力はＨＩＧＨレベルになる。これによりＮＭＯＳＦＥＴＴ５５がＯＮし、増幅器Ａ２１の出力信号Ｖｏ ´をＧＮＤレベル（又は、無信号時のＶｏ ´の所望の電源レベル）にクランプする。従って、バースト信号の非受信区間における緩衝増幅器Ｂ２１の出力Ｖ_ＯのＤＣレベルは一定に保たれ、かつ入力の雑音等による影響も十分に抑制される。
【００８７】
次に、バースト信号の受信区間となり、入力信号Ｖ_ｉが入力すると、ボトム検出値Ｖ_ｂは該信号Ｖ_ｉのボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、最初のデータ信号から速やかにＶ_ｂ＜Ｖ_Ｃの関係となり、ＣＭＰ５１の出力はＬＯＷレベルになる。これによりＮＭＯＳＦＥＴＴ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖｏ ´をクランプ状態から開放する。これにより、緩衝増幅器Ｂ２１の出力にはデータ信号の適正な信号パルスＶ_ｏが得られる。
【００８８】
図１６は実施の形態による増幅回路を説明する図（１５）で、上記図１５におけるクランプ回路５０の他の例を示している。
クランプ回路５０において、比較器ＣＭＰ５１は、ＡＴＣ１０のピーク検出値Ｖ_ｐと、ＡＴＣ１０のボトム検出値Ｖ_ｂを自己の定電流源ＣＣＳの定電流と抵抗Ｒ５１とによりレベルシフトした信号Ｖ_Ｃとを比較している。
【００８９】
ピーク検出値Ｖ_ｐは、上記図２に示した如く、バースト信号の非受信区間においては抵抗Ｒ１１により放電され、略Ｖ_ｉ≒Ｖ_ｐの状態に戻っている。但し、無入力信号時の入力信号Ｖ_ｉには所定レベル以下の反射光等による光信号や雑音信号が重畳しているので、そのピーク検出値Ｖ_ｐは入力信号Ｖ_ｉのＤＣレベルよりもその分だけ高い。一方、ボトム検出値Ｖ_ｂは、上記と同様にして入力信号Ｖ_ｉのＤＣレベルよりも雑音等の成分による分だけ低い。
【００９０】
上記レベルシフトされた信号Ｖ_Ｃは、この状態で、Ｖ_Ｃ＞Ｖ_ｐの関係となるように設定されている。その結果、入力の無信号時においては、Ｖ_Ｃ＞Ｖ_ｐの関係によりＣＭＰ５１の出力はＨＩＧＨレベルになる。これによりＮＭＯＳＦＥＴＴ５５がＯＮし、増幅器Ａ２１の出力信号Ｖｏ ´をＧＮＤレベル（又は、無信号時のＶｏ ´の所望の電源レベル）にクランプする。従って、バースト信号の非受信区間における緩衝増幅器Ｂ２１の出力Ｖ_ＯのＤＣレベルは一定に保たれ、かつ入力の雑音等による影響も十分に抑制される。
【００９１】
次に、バースト信号の受信区間となり、入力信号Ｖ_ｉが入力すると、そのピーク検出値Ｖ_ｐについては大きな変化は無いが、ボトム検出値Ｖ_ｂの方は該信号Ｖ_ｉのボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、最初のデータ信号から速やかにＶ_Ｃ＜Ｖ_ｐの関係となり、ＣＭＰ５１の出力はＬＯＷレベルになる。これによりＮＭＯＳＦＥＴＴ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖｏ ´をクランプ状態から開放する。これにより、緩衝増幅器Ｂ２１の出力にはデータ信号の適正な信号パルスＶ_ｏが得られる。
【００９２】
図１７は実施の形態による増幅回路を説明する図（１６）で、上記図１５におけるクランプ回路５０の他の例を示している。
クランプ回路５０において、増幅器Ａ２１のＮＭＯＳＦＥＴＴ２１と同様の特性（利得，しきい値電圧Ｖ_ＴＨ，温度特性等）を有するＮＭＯＳＦＥＴＴ５１を設け、該ＮＭＯＳＦＥＴＴ５１を抵抗Ｒ５１を介して自己バイアスする。更に、ＮＭＯＳＦＥＴＴ５２を図示の如く接続し、ＮＭＯＳＦＥＴＴ５１に流れる定電流Ｉ_１をＮＭＯＳＦＥＴＴ５２にカレントミラーする。この場合に、ＮＭＯＳＦＥＴＴ５２に流れる電流Ｉ_２には、例えばＩ_２＝２Ｉ_１の関係が有り、これは、例えばＮＭＯＳＦＥＴＴ５１，Ｔ５２のチャネル幅Ｗ_１，Ｗ_２をＷ_１：Ｗ_２＝１：２に選ぶことで得られる。この定電流Ｉ_２を可変抵抗Ｒ５２より引き込み、所定の電圧Ｖ_Ｃを生成する。
【００９３】
係る構成では、製造プロセスのバラツキ等の要因でＮＭＯＳＦＥＴＴ２１の利得やしきい値電圧Ｖ_ＴＨ等が変化しても、特性同一によりＮＭＯＳＦＥＴＴ５１の利得やしきい値電圧Ｖ_ＴＨ等も同様に変化する。従って、ＮＭＯＳＦＥＴＴ２１の特性に応じた基準電圧Ｖ_Ｃを自動生成でき、調整の負担が大幅に緩和される。これは、特性の温度変動に対しても同様のことが成り立つ。
【００９４】
なお、この回路のクランプ制御については図１５の場合と同様に考えられる。図１８は実施の形態による増幅回路を説明する図（１７）で、上記図１７におけるクランプ回路５０の変形例を示している。
クランプ回路５０において、増幅器Ａ２１のＮＭＯＳＦＥＴＴ２１と同様の特性を有するＮＭＯＳＦＥＴＴ５１を設け、該ＮＭＯＳＦＥＴＴ５１を抵抗Ｒ５１を介して自己バイアスする。更に、ＮＭＯＳＦＥＴＴ５２，ＰＭＯＳＦＥＴＴ５３，Ｔ５４を図示の如く接続し、ＮＭＯＳＦＥＴＴ５１に流れる定電流Ｉ_１をＰＭＯＳＦＥＴＴ５４にカレントミラーする。この場合に、ＰＭＯＳＦＥＴＴ５４に流れる電流Ｉ_２は、例えばＩ_２＝２Ｉ_１の関係に有る。この定電流Ｉ_２を抵抗Ｒ５４に流し込み、ボトム検出信号Ｖ_ｂをレベルシフトする。
【００９５】
その結果、入力の無信号時においては、Ｖ_Ｃ＞Ｖ_ｐの関係により比較器ＣＭＰ５１の出力はＨＩＧＨレベルになる。これによりＮＭＯＳＦＥＴＴ５５がＯＮし、増幅器Ａ２１の出力信号Ｖｏ ´をＧＮＤレベル等にクランプする。
次に、入力信号Ｖ_ｉが入力すると、ボトム検出値Ｖ_ｂは信号Ｖ_ｉのボトム値まで急速に放電され、その値を保持する。その結果、バースト信号の受信区間においては、速やかにＶ_Ｃ＜Ｖ_ｐの関係となり、ＣＭＰ５１の出力はＬＯＷレベルになる。これによりＮＭＯＳＦＥＴＴ５５はＯＦＦし、増幅器Ａ２１の出力信号Ｖｏ ´をクランプ状態から開放する。
【００９６】
図１９は実施の形態による増幅回路を説明する図（１８）で、上記図１５における自動閾値生成回路１０の変形例を示している。
なお、図１９（ａ）に増幅回路の動作タイミングチャートを示す。
自動閾値生成回路１０において、ここではピーク，ボトム検出回路１１，１２にはリセット信号ＲＳＴが入力しており、バースト信号の受信終了直後のピーク，ボトム検出値Ｖ_ｐ，Ｖ_ｂは外部のリセット信号ＲＳＴにより速やかにリセットされる。従って、緩衝増幅器Ｂ２１の出力Ｖ_ＯのＤＣレベルはバースト信号の受信終了直後から一定に保たれ、かつ入力の雑音等による影響も速やかに抑制される。
【００９７】
図２０は実施の形態による増幅回路を説明する図（１９）で、上記図１９の構成にオフセット補償回路を接続した場合を示している。
この場合に、好ましくは、増幅器Ａ２１及びＡＴＣ１０をグランド基準の回路構成とすることで電源変動や電源雑音の影響を受けにくい。またグランド雑音の影響は増幅器Ａ２１，ＡＴＣ１０に同相で働くのでグランド雑音も除去される。また、オフセット補償回路３０を設けたことにより、増幅器Ａ２１の入力のオフセットが補償され、出力信号Ｖ_ｏのパルス幅変動が抑制される。更に、クランプ回路５０を設けたことにより、バースト信号の非受信時における増幅器Ａ２１の出力Ｖ_ｏをクランプするので、入力の所定以下の反射光信号や雑音による影響が緩衝増幅器Ｂ２１の出力に現れない。従って、符号誤りを起こし難い。
【００９８】
なお、これらのＡＴＣ１０，増幅器Ａ２１，オフセット補償回路３０及びクランプ回路５０は上記各実施の形態によるものを任意に組み合わせて良いことは明らかである。
図２１は実施の形態による増幅回路を説明する図（２０）で、上記各実施の形態による増幅回路を複数段縦列接続した場合を示している。
【００９９】
上記各実施の形態による増幅回路を基本アンプ１００_１〜１００_ｎとなし、これらを縦列接続することで、入力信号Ｖ_ｉを広いダイナミックレンジで増幅できると共に、回路全体として高い利得が得られる。逆に、各増幅段の利得を小さく出来るので、オフセット補償の残差分を小さくできる。一方、このオフセット補償の残差分は、全段を通して、各段における残差分は所定以上には成り得ないので、最終的に高利得かつ低オフセットの増幅回路を安定かつ容易に提供できる。
【０１００】
また、製造プロセスのバラツキ等に起因する閾値電圧や直流利得のバラツキ等を許容することが可能になる。
更には、、各増幅器Ａ２１及び各ＡＴＣ１０等をグランド基準で構成することで電源変動や電源雑音の影響を受けにくい。またグランド雑音の影響は各増幅器Ａ２１，ＡＴＣ１０に同相で働くのでグランド雑音も除去される。なお、各構成を電源基準で構成しても良い。
【０１０１】
また、各オフセット補償回路３０は、各増幅器Ａ２１の入力のオフセットを夫々に補償するので各出力段のパルス幅変動が抑制される。また、各クランプ回路５０は、バースト信号の非受信時における各増幅器Ａ２１の出力Ｖ_ｏをクランプするので、入力の所定以下の反射光や雑音による影響が各緩衝増幅器Ｂ２１の出力に現れない。従って、符号誤りを起こし難い。
【０１０２】
なお、上記各実施の形態では入力信号が負論理の場合を述べたが、入力信号が正論理の場合でも同様に構成できる。
また、上記各実施の形態では光通信への適用例を述べたが、本発明は電気や無線による信号の増幅回路にも適用できる。
また、上記各実施の形態ではＭＯＳＦＥＴを使用した場合を述べたが、本発明は接合型ＦＥＴや接合型トランジスタで実現しても良い。
【０１０３】
また、上記本発明に好適なる複数実施の形態を述べたが、本発明思想を逸脱しない範囲内で、各回路の構成、制御、及びこれらの組合せの様々な変更が行えることは言うまでも無い。
【０１０４】
【発明の効果】
以上述べた如く本発明によれば、製造プロセスのバラツキ、温度、電源電圧の変動、更には雑音等の存在にも係わらず、常に所望の特性で安定に動作する増幅回路を提供でき、光通信等の信頼性向上に寄与する所が大きい。
【図面の簡単な説明】
【図１】図１は本発明の原理を説明する図である。
【図２】図２は実施の形態による増幅回路を説明する図（１）である。
【図３】図３は実施の形態による増幅回路を説明する図（２）である。
【図４】図４は実施の形態による増幅回路を説明する図（３）である。
【図５】図５は実施の形態による増幅回路を説明する図（４）である。
【図６】図６は実施の形態による増幅回路を説明する図（５）である。
【図７】図７は実施の形態による増幅回路を説明する図（６）である。
【図８】図８は実施の形態による増幅回路を説明する図（７）である。
【図９】図９は実施の形態による増幅回路を説明する図（８）である。
【図１０】図１０は実施の形態による増幅回路を説明する図（９）である。
【図１１】図１１は実施の形態による増幅回路を説明する図（１０）である。
【図１２】図１２は実施の形態による増幅回路を説明する図（１１）である。
【図１３】図１３は実施の形態による増幅回路を説明する図（１２）である。
【図１４】図１４は実施の形態による増幅回路を説明する図（１３）である。
【図１５】図１５は実施の形態による増幅回路を説明する図（１４）である。
【図１６】図１６は実施の形態による増幅回路を説明する図（１５）である。
【図１７】図１７は実施の形態による増幅回路を説明する図（１６）である。
【図１８】図１８は実施の形態による増幅回路を説明する図（１７）である。
【図１９】図１９は実施の形態による増幅回路を説明する図（１８）である。
【図２０】図２０は実施の形態による増幅回路を説明する図（１９）である。
【図２１】図２１は実施の形態による増幅回路を説明する図（２０）である。
【図２２】図２２は従来技術を説明する図である。
【符号の説明】
１０自動閾値設定回路
２０振幅制限増幅回路
３０オフセット補償回路
４０バイアス回路
５０クランプ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an amplifier circuit, and more particularly, to an automatic threshold value setting circuit that detects and holds a peak value and a bottom value of an input signal including a burst signal and generates an intermediate threshold value between the peak value and the bottom value. And an amplitude limiting amplifier circuit that amplifies the output in a linear region and keeps the output amplitude constant.
[0002]
In a wired (electric, optical) or wireless communication system, transmission / reception of a signal having a burst property is performed. On the receiving side of such a system, since the amplitude of the received signal changes instantaneously, gain compensation is performed instantaneously following this, and keeping the output amplitude constant is essential for stable clock extraction and code discrimination at the subsequent stage. is there.
[0003]
[Prior art]
FIG. 22 is a diagram illustrating a conventional technique.
FIG. 22A is a circuit diagram of a conventional amplifier circuit. In the figure, reference numeral 10 denotes an input signal V including a burst signal. _i Peak value V _p And bottom value V _b Are detected and held, and a threshold V _th An automatic threshold setting circuit (ATC) 20 for generating the threshold V _th Input signal V _i In the linear region, and keeps the output amplitude constant.
[0004]
The ATC 10 receives the input signal V _i Peak value V _p And a peak detection circuit (PD) 11 for detecting the _i Bottom value V _b Detection circuit (BD) 12 for detecting the threshold voltage V _th And a resistance voltage dividing circuit 13 that generates
In the peak detection circuit 11, for example, the input signal level V at the time of no signal (at the time of non-burst reception) _i If ≒ 1.5V, V _i Is input to the inverted input (−) of the operational amplifier A11. On the other hand, the capacitor C11 is discharged to the power supply -V (or GND) side by the resistor R11 having a relatively large resistance value. _p Gradually decreases. The operational amplifier A11 has this V _p And V _i And V _p <V _i , A LOW level is output, thereby turning on the PMOSFET T11. When the PMOSFET T11 is turned on, the capacitor C11 is rapidly charged via the PMOSFET T11, and thus the peak detection value V when there is no signal. _p = V _i It is kept at 1.5V.
[0005]
In the bottom detection circuit 12, the input signal level V when there is no signal _i ≒ 1.5 V is input to the inverting input (−) of the operational amplifier A12. On the other hand, the capacitor C12 is connected to the power supply V by the resistor R12 having a relatively large resistance value. _DD Side, and the voltage V _b Gradually rises. The operational amplifier A12 has this V _b And V _i And V _b > V _i , A HIGH level is output, thereby turning on the NMOSFET T12. When the NMOSFET T12 is turned on, the capacitor C12 is rapidly discharged through the NMOSFET T12, and thus the bottom detection value V when there is no signal. _b = V _i It is kept at 1.5V.
[0006]
Next, when there is an input signal, for example, V _i It drops to 0.5V. In this case, in the peak detection circuit 11, V _p > V _i As a result, the operational amplifier A11 outputs a HIGH level, whereby the PMOSFET T11 is turned off. Therefore, the peak detection value V _p It is kept at 1.5V. On the other hand, in the bottom detection circuit 12, V _b > V _i As a result, the operational amplifier A12 outputs a HIGH level, thereby turning on the NMOSFET T12. When the NMOSFET T12 is turned on, the capacitance C12 becomes V _i Rapidly discharged to a level of ≒ 0.5 V (amplitude of the input signal), and thus the bottom value V of the input signal _b = V _i ≒ 0.5 V is detected and held.
[0007]
The resistor voltage dividing circuit 13 is a series circuit of resistors R13 and R14 (R13 = R14) having relatively large resistance values. _p And V _b Middle of (｛V _p + V _b ) / 2｝ threshold signal V _th Which is input to the non-inverting input (+) of the amplifier A21.
Therefore, in the amplifier A21, the input signal V _i Of the threshold signal V _th Is changed, and gain compensation is performed instantaneously, so that the output signal V _o Is kept constant.
[0008]
FIG. 22B shows an operation timing chart thereof.
In this type of amplifier circuit, when each component circuit operates as designed, the input signal V _i The threshold signal V to half the amplitude of _th Is automatically set, and the output of the amplifier A21 has an output signal V having a desired pulse width. _o Is obtained.
[0009]
[Problems to be solved by the invention]
However, in reality, there are variations in the manufacturing process, fluctuations in temperature, power supply voltage, and the like, which can cause various input offsets in the amplifier A21 and the operational amplifiers A11 and A12.
For example, if an input offset occurs in the operational amplifiers A11, A12, etc., the peak detection value V _p And / or bottom detection value V _b Causes a detection error, and the threshold V _th Greatly deviates from a desired intermediate value.
[0010]
In FIG. 22B, for example, the threshold V when there is no signal _th Is V _th ′, The offset voltage V is applied to the input of the amplifier A21. _OFS Is formed. As a result, the output signal V of the amplifier A21 _o Does not reach the desired DC level (for example, 0 V) even when there is no signal. Moreover, in this state, the input signal V _i If noise or the like appears on the processing circuit, it has various adverse effects on the subsequent processing circuit, such as amplification and output.
[0011]
Also, the input signal V _i Becomes low level, the threshold signal V _th ′ Is the input signal V _i Is not at the center of the amplitude of the output signal V _o Pulse width becomes thicker. If the pulse width is large, it is difficult to accurately extract the clock timing in the processing circuit at the subsequent stage, and the eye pattern of the data signal is also deteriorated. In particular, in the case of a system in which the received data includes a small amplitude including the non-signal period, the effect of noise appears remarkably by increasing the gain, so that a code error easily occurs. The above is because the threshold V when there is no signal is _th Is V _th Similarly, the case where it is shifted to the side opposite to 'is considered.
[0012]
Also, if the peak detection value V _p And bottom detection value V _b Amplifier A21 itself has an input offset ± V _OFS In some cases. Also in this case, the processing circuit in the subsequent stage is adversely affected in the same manner as described above.
Furthermore, since the influence of noise from the power supply and the ground generally appears regardless of the magnitude of the received data, especially when the received data has a small amplitude, it is superimposed on the influence of the noise of the preamplifier and the like, and is effective for this amplifier circuit. Come. In this case, if a noise countermeasure against system noise is not taken as in the related art. For example, if the ATC 10 is susceptible to the influence of the ground noise and the amplifier A21 has a circuit configuration susceptible to the fluctuation of the power supply or the power supply noise, the noise is reduced. The influence is exerted on the processing circuit in the subsequent stage.
[0013]
Furthermore, in this type of optical communication system, reflected light on the system or the like may be received in a section between burst signals that should be absent. In this case as well, due to the influence of reflected light and noise, some output signal V _O Is output, which has various adverse effects on the subsequent processing circuit.
SUMMARY OF THE INVENTION An object of the present invention is to provide an amplifier circuit that always operates stably with desired characteristics irrespective of variations in the manufacturing process, fluctuations in temperature and power supply voltage, and the presence of noise and the like.
[0031]
[Means for Solving the Problems]
The above problem is solved by, for example, the configuration of FIG. 1 or FIG. That is, the amplifier circuit of the present invention (1) detects and holds the peak value and the bottom value of the input signal Vi including the burst signal and generates an intermediate threshold value Vth between them, and the threshold value Vth And the input signal Vi In the state where the reference DC level is held A comparison circuit for comparing a detected peak value Vp or a detected bottom value Vb of the automatic threshold value setting circuit 10 with a predetermined reference level in an amplifier circuit having an amplitude limiting amplifier circuit 20 which amplifies in a linear region and keeps an output amplitude constant. 51 and an output of the amplitude limiting amplifier circuit 20 when the detected peak value or detected bottom value does not exceed a predetermined reference level. signal The predetermined signal level With mask And a clamp circuit T55 that performs the operation.
[0032]
By the way, generally, in this type of amplifier circuit, the detection peak value V _p , Detection bottom value V _b Is the input signal V when there is no signal _i Level has been returned (or reset). Therefore, the threshold signal V _th ≒ V _i As a result, the amplitude limiting amplifier circuit 20 outputs the input signal V when there is no signal. _i Has a predetermined gain. In such a state, although there is no input signal, input noise and unnecessary reflected light signals are amplified, so that a pulse signal is output to the output of the amplitude limiting amplifier circuit 20, which adversely affects the circuit at the subsequent stage. Exert.
[0033]
According to the present invention (1), for example, the comparison circuit CMP51 compares the detected bottom value Vb with a predetermined reference level VC. Therefore, when there is no input signal, the relationship of Vi ≒ Vb> VC is satisfied. The output of the amplitude limiting amplifier circuit 20 is set to a predetermined signal level (GND or no signal output level) With a mask ( Clamp ) I do. Therefore, there is no adverse effect on subsequent circuits. Further, when a received burst signal is input, Vb <VC is quickly satisfied, so that the clamped state of the output signal is quickly released. Therefore, an appropriate data pulse signal is output thereafter.
[0034]
Preferably, the present invention ( 2 In the present invention, 1 ), For example, as shown in FIG. _C Is a constant current source circuit composed of a replica transistor T51 having the same characteristics as the amplification transistor T21 of the amplitude limiting amplifier circuit 20, and a constant current I of the constant current source circuit. ₁ (I if necessary ₁ I that is the current mirror of ₂ ) Is generated by the resistor R52 driven based on the above.
[0035]
The present invention ( 2 ), The replica transistor T51 has the same characteristics (gain, threshold voltage V) as the amplification transistor T21. _TH , Temperature characteristics, etc.), the reference level V corresponding to the characteristics of the amplifying transistor T21 regardless of variations in the manufacturing process, changes in temperature, power supply, etc. _C Can be automatically generated.
Note that the input signal V _i Is positive logic, the detected bottom value V _b Instead of the detected peak value V _p Is used.
[0036]
In the amplifier circuit according to the present invention (3), as shown in FIG. 16, for example, the detection peak value Vp or the detection bottom value Vb and the detection bottom value Vb or the detection peak value of the automatic threshold value setting circuit 10 are different from each other. A comparator CMP51 for comparing a value Vp with a level-shifted value VC; and an amplitude limiting amplifier circuit when the detected peak value or the detected bottom value does not exceed the detected bottom value or the value obtained by level-shifting the detected peak value. The output of a given signal level With mask And a clamp circuit T55 that performs the operation.
[0037]
The present invention ( 3 ) Is the input signal V _i Amplitude (V _p -V _b ) Is detected, and a separately independent reference level V _C Need not be generated, the circuit configuration is simple, no adjustment is required, and the output signal V _o Can be stably determined whether or not the clamp is necessary.
Preferably, the present invention ( 4 In the present invention, 3 18), for example, as shown in FIG. 18, the level shift amount is controlled by a constant current source circuit composed of a replica transistor T51 having the same characteristics as the amplification transistor 21 of the amplitude limiting amplifier circuit 20, and a constant current I of the constant current source circuit. ₁ (Currant mirror I if necessary ₂ ) Is generated by the resistor 54 which is driven based on the above.
[0038]
Also preferably, the present invention ( 5 In the present invention, 1 ) ~ ( 3 ) Or ( 4 In FIG. 19, for example, as shown in FIG. _p And the detected bottom value V _b Is the input signal V at that time by the input of the reset signal RST. _i Is initialized to the signal level of
Therefore, by immediately resetting the automatic threshold value setting circuit 10 after the burst reception, it is possible to effectively prevent a noise pulse from being output to a circuit subsequent to the burst reception.
[0039]
Also preferably, the present invention ( 6 In the present invention, 1 ) ~ ( 4 ) Or ( 5 In FIG. 20, for example, as shown in FIG. _o ′, The output V _o And an offset compensating circuit 30 for applying feedback to the amplitude limiting amplifier circuit so that the signal level of the signal 'becomes a predetermined level.
Therefore, the operation reliability of the amplifier circuit is remarkably improved by the clamp function and the offset compensation function.
[0041]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a plurality of embodiments suitable for the present invention will be described in detail with reference to the accompanying drawings. Note that the same reference numerals indicate the same or corresponding parts throughout the drawings.
FIG. 2 is a diagram (1) illustrating the amplifier circuit according to the embodiment, and shows a case where feedback for offset compensation is applied to the signal input side of the amplifier A21 (that is, the amplitude limiting amplifier circuit 20).
[0042]
In the figure, reference numeral 10 denotes an input signal V including a burst signal. _i Peak value V _p And bottom value V _b Are detected and held, and a threshold V _th An automatic threshold setting circuit (ATC) 20 for generating the threshold V _th Input signal V _i Is an amplitude compensating circuit 20 (hereinafter, also referred to as an amplifier A21) for keeping the output amplitude constant, and an offset compensating circuit 30 for compensating an input offset of the amplitude limiting amplifying circuit 20.
[0043]
It should be noted that the ATC 10 and the amplitude limiting amplifier circuit 20 may be the same as the conventional one shown in FIG. However, for the ATC 10, the peak and bottom detection values V _p , V _b The one without the forced reset function and the one with the forced reset function can be considered.
FIG. 2 basically shows a circuit configuration without a forced reset function. If a forced reset function is provided, for example, a switch circuit (not shown) that is turned on / off by an external reset signal RST is provided instead of the resistors R11 and R12 shown in the figure. Further, a source follower circuit (not shown) having a high input impedance may be interposed between the capacitors C11 and C12 and the voltage dividing resistors R13 and R14. In this case, the capacitances C11 and C12 are respectively set to the respective peak detection values V by the switch circuit OFF while the reset signal RST = 0 when the burst signal is received. _p , Bottom detection value V _b Is held stably, but when the reset signal RST = 1 when the burst signal is not received (no signal), the switch circuit ON turns on the non-input signal V at that time. _i Is quickly reset to the value of
[0044]
The offset compensation circuit 30 has a predetermined reference voltage V _ref And a reference voltage V _ref And the output signal V of the amplifier A21 _o And the output signal V of the comparison circuit CMP31. _e Is provided with a low-pass filter circuit (resistor R31, capacitor C31) and a buffer amplifier B31, and a feedback signal V output from the buffer amplifier B31. _f Is supplied to the inverting input (−) of the amplifier A21 via the resistor R22. The feedback amount is determined by the ratio between the resistors R21 and R22.
[0045]
Hereinafter, the offset compensation operation of the amplifier circuit will be described.
When a sufficient time elapses (or a reset signal RST = 1 is input at an appropriate timing) when there is no input signal, if there is no offset at the input of the amplifier A21, V _i '= V _th And the output signal V _o Is 0V. The output signal V at this time _o DC level of V _o Then, the reference voltage V _ref Is V _ref = V _o Is chosen. Further, the output V of the CMP 31 in this case is _e = V _e0 Then, the feedback signal V that stores and holds this is _f = V _i (When there is no signal), so that no negative feedback is applied to the amplifier A21.
[0046]
Also, V is applied to the input of the amplifier A21. _i ´ <V _th Is present at the output of the amplifier A21 despite the absence of an input signal. _o > V _ref And the output V of the CMP 31 _e Becomes HIGH level. As a result, the capacitor C31 is charged via the resistor R31, and the feedback signal V _f Rises with a time constant τ = C31 × R31. As a result, the input signal V _i ′ Is boosted and eventually V _i '= V _th That is, V _o = V _ref Settle down to the operating state.
[0047]
Also, V is applied to the input of the amplifier A21. _i ´> V _th Is present at the output of the amplifier A21 despite the absence of an input signal. _o <V _ref And the output V of the CMP 31 _e Becomes LOW level. As a result, the capacitance C31 is discharged via the resistor R31, and the feedback signal V _f Falls with a time constant τ = C31 × R31. As a result, the input signal V _i ′ Is lowered, and eventually V _i '= V _th That is, V _o = V _ref Settle down to the operating state.
[0048]
Thus, in any of the above cases, the output signal V when there is no input signal is output. _o DC level is the desired V _ref It becomes.
Next, the input signal V _i Is input, the threshold signal V generated by the ATC 10 follows this. _th The level of the input signal V _i 'Is just in the middle of the signal amplitude. As a result, the amplifier A21 outputs the threshold V _th And the input signal V _i ′ Is amplified in the linear region, and the output signal V _o Is output. Therefore, the output signal V _o And the pulse width fluctuation of the output is effectively suppressed, and a code error hardly occurs.
[0049]
Note that such offset compensation only needs to reach a stable state when the system starts up, and there is no other feedback circuit. Can be sufficiently avoided.
FIG. 3 is a diagram (2) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. _o , / V _o (However, the symbol / indicates inversion) is shown.
[0050]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i '= V _th And the output of the amplifier A21 is V _o = / V _o It becomes. In this case, the feedback signal V _f = V _i 'And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. _i ´ <V _th Is present at the output of amplifier A21, _o > / V _o And the feedback signal V of the offset compensation circuit 30 _f Rises. As a result, the input signal V _i ′ Is boosted and eventually V _i '= V _th Calms down to a biased state.
[0051]
Also, V is applied to the input of the amplifier A21. _i ´> V _th Is present at the output of amplifier A21, _o </ V _o And the feedback signal V of the offset compensation circuit 30 _f Descends. As a result, the input signal V _i ′ Is reduced, and eventually V _i '= V _th Calms down to a biased state.
In this example, the CMP 31 is a balanced output signal V _o , / V _o Are compared, the input offset detection sensitivity is higher than in the case of FIG. Also, a predetermined reference voltage V _ref Need not be generated, the circuit can be configured without adjustment.
[0052]
FIG. 4 is a diagram (3) illustrating the amplifier circuit according to the embodiment, and shows a case where feedback of offset compensation is applied to the threshold input side of the amplifier A21.
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i = V _th And the output of the amplifier A21 is V _o = V _ref It becomes. In this case, the feedback signal V _f = V _i And no negative feedback is applied to the amplifier A21.
[0053]
Also, V is applied to the input of the amplifier A21. _i <V _th Is present at the output of amplifier A21, _o > V _ref And the feedback signal V of the offset compensation circuit 30 _f Descends. As a result, the threshold signal V _th DC bias is reduced, and eventually V _i = V _th Calms down to a biased state.
Also, V is applied to the input of the amplifier A21. _i > V _th Is present at the output of amplifier A21, _o <V _ref And the feedback signal V of the offset compensation circuit 30 _f Rises. As a result, the threshold signal V _th DC bias is pushed up, and eventually V _i = V _th Calms down to a biased state.
[0054]
In this example, the feedback signal V of the offset compensation circuit 30 _f Is fed back to the threshold input side of the amplifier A21, and as shown in FIG. 2 or FIG. _i It is not necessary to interpose a resistor R21 for adjusting the compensation amount in the line. Therefore, the input signal V _i Does not occur.
FIG. 5 is a diagram (4) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. _o , / V _o Is output.
[0055]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i = V _th And the output of the amplifier A21 is V _o = / V _o It becomes. In this case, the feedback signal V _f = V _i And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. _i <V _th Is present at the output of amplifier A21, _o > / V _o And the feedback signal V of the offset compensation circuit 30 _f Descends. As a result, the threshold signal V _th DC bias is reduced, and eventually V _i = V _th Calms down to a biased state.
[0056]
Also, V is applied to the input of the amplifier A21. _i > V _th Is present at the output of amplifier A21, _o </ V _o And the feedback signal V of the offset compensation circuit 30 _f Rises. As a result, the threshold signal V _th DC bias is pushed up, and eventually V _i = V _th Calms down to a biased state.
In this example, the circuit can be configured without adjustment, and the input offset detection sensitivity is high.
[0057]
FIG. 6 is a diagram (5) illustrating the amplifier circuit according to the embodiment. The comparator CMP31 of the offset compensating circuit outputs the balanced output signal V. _e , / V _e Is output.
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i '= V _th And the output of the amplifier A21 is V _o = V _ref It becomes. In this case, the feedback signal V _f = / V _f = V _i 'And no negative feedback is applied to the amplifier A21.
[0058]
Also, V is applied to the input of the amplifier A21. _i ´ <V _th Is present at the output of amplifier A21, _o > V _ref And the feedback signal V of the offset compensation circuit 30 _f Rises and the feedback signal / V _f Descends. As a result, the input signal V _i 'Is boosted and the threshold signal V _th DC bias is reduced. Thus, finally V _i '= V _th Calms down to a biased state.
[0059]
Also, V is applied to the input of the amplifier A21. _i ´> V _th Is present at the output of amplifier A21, _o <V _ref And the feedback signal V of the offset compensation circuit 30 _f Falls and the feedback signal / V _f Rises. As a result, the input signal V _i ′ Is reduced and the threshold signal V _th DC bias is pushed up. Thus, finally V _i '= V _th Calms down to a biased state.
[0060]
In this example, the input signal V _i 'And the threshold signal V _th Are negatively fed back to each other, so that each feedback signal V _f , / V _f And the response of the feedback control is fast.
FIG. 7 is a diagram (6) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. _o , / V _o Is output.
[0061]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i '= V _th And the output of the amplifier A21 is V _o = / V _o It becomes. In this case, the feedback signal V _f = / V _f = V _i 'And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. _i ´ <V _th Is present at the output of amplifier A21, _o > / V _o And the feedback signal V of the offset compensation circuit 30 _f Rises and the feedback signal / V _f Descends. As a result, the input signal V _i 'Is boosted and the threshold signal V _th DC bias is reduced. Thus, finally V _i '= V _th Calms down to a biased state.
[0062]
Also, V is applied to the input of the amplifier A21. _i ´> V _th Is present at the output of amplifier A21, _o </ V _o And the feedback signal V of the offset compensation circuit 30 _f Falls and the feedback signal / V _f Rises. As a result, the input signal V _i ′ Is reduced and the threshold signal V _th DC bias is pushed up. Thus, finally V _i '= V _th Calms down to a biased state.
[0063]
In this example, the CMP 31 is a balanced output signal V _o , / V _o Are compared, the input offset detection sensitivity is higher than in the case of FIG. Further, the circuit can be configured without adjustment.
FIG. 8 is a diagram (7) illustrating the amplifier circuit according to the embodiment. _f , / I _f Is fed back to the output stage of the amplitude limiting amplifier circuit 20 (amplifier A21).
[0064]
In the amplifier A21, the NMOSFETs T21 and T22 form a differential pair, a constant current source CCS is provided on a common source side, and load resistors R21 and R22 (where R21 = R22) are provided on each drain side. Connected. With such a configuration, the input signal V is applied to the gate of the NMOSFET T21. _i And a threshold signal V is applied to the gate of the NMOSFET T22. _th Add.
[0065]
The output stage of the buffer amplifier B33 in this example is a variable constant current source (not shown) such as a PMOSFET, and the input feedback signal V _f , / V _f Each constant current I according to _f , / I _f Into the drains of the NMOSFETs T21 and T22.
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i = V _th And the output of the amplifier A21 is V _o = / V _o = V _ref It becomes. In this case, the feedback signal V _f = / V _f And therefore the feedback current I _f = / I _f It becomes. Therefore, no negative feedback is applied to the output stage of the amplifier A21.
[0066]
Also, V is applied to the input of the amplifier A21. _i <V _th Is present at the output of amplifier A21, _o > / V _o And V is applied to the input of the offset compensation circuit 30. _o > V _ref It becomes. As a result, the feedback signal V _f Rises and the feedback signal / V _f Descends. This also allows the feedback current I _f Decreases and the feedback current / I _f Increases. As a result, the output signal V _o Operating point voltage is lowered, and the output signal / V _o Operating point voltage is boosted. Thus, finally V _o = / V _o = V _ref Settles at the operating point voltage.
[0067]
Also, V is applied to the input of the amplifier A21. _i > V _th Is present at the output of amplifier A21, _o </ V _o And V is applied to the input of the offset compensation circuit 30. _o <V _ref It becomes. As a result, the feedback signal V _f Falls and the feedback signal / V _f Rises. This also allows the feedback current I _f Increases and the feedback current / I _f Decreases. As a result, the output signal V _o Operating point voltage is boosted, and the output signal / V _o Operating point voltage is lowered. Thus, finally V _o = / V _o = V _ref Settles at the operating point voltage.
[0068]
In this example, the feedback current I _f , / I _f , Each dynamic range can be made large, so that highly accurate negative feedback control in which the influence of noise or the like is sufficiently suppressed can be performed.
The output stage of the buffer amplifier B33 is a variable constant current source such as an NMOSFET, and the input feedback signal V _f , / V _f Each constant current I according to _f , / I _f From the resistors R21 and R22.
[0069]
Further, the feedback current I _f , / I _f Instead of the negative feedback control by the feedback voltage V _f , / V _f May be applied to the output stage of the amplifier A21.
FIG. 9 is a diagram (8) for explaining the amplifier circuit according to the embodiment. The amplifier A21 shown in FIG. _o , / V _o Is output.
[0070]
When there is no offset at the input of the amplifier A21 when there is no signal at the input, V _i = V _th And the output of the amplifier A21 is V _o = / V _o It becomes. In this case, the feedback current I _f = / I _f And no negative feedback is applied to the amplifier A21.
Also, V is applied to the input of the amplifier A21. _i <V _th Is present at the output of amplifier A21, _o > / V _o And the feedback current I of the offset compensation circuit 30 _f Decreases and the feedback current / I _f Increases. As a result, the output signal V _o Operating point voltage is lowered, and the output signal / V _o Operating point voltage is boosted. Thus, finally V _o = / V _o Settles at the operating point voltage.
[0071]
Also, V is applied to the input of the amplifier A21. _i > V _th Is present at the output of amplifier A21, _o </ V _o And the feedback current I of the offset compensation circuit 30 _f Increases and the feedback current / I _f Decreases. As a result, the output signal V _o Operating point voltage is boosted, and the output signal / V _o Operating point voltage is lowered. Thus, finally V _o = / V _o Settles at the operating point voltage.
[0072]
In this example, the CMP 31 is a balanced output signal V _o , / V _o Are compared, the input offset detection sensitivity is higher than in the case of FIG. Further, the circuit can be configured without adjustment.
FIG. 10 is a diagram (9) illustrating the amplifier circuit according to the embodiment, and shows a case where the presence / absence of the offset compensation control can be externally controlled.
[0073]
In the offset compensation circuit 30, for example, a switch circuit SW31 is inserted in series between the output of the comparator CMP31 and the resistor R31. The switch circuit SW31 is turned on by the reset signal RST = 1 when the burst signal is not received, and performs the above-described offset compensation. When the burst signal is not received, the output signal V ₀ There is no input of a data signal that affects the average level of _o Can be accurately and stably performed.
[0074]
On the other hand, when the burst signal is received, the switch circuit SW31 is turned off by the reset signal RST = 0, and the feedback loop is cut. Therefore, the offset compensation signal V in this section _f Is not updated. That is, the output signal V ₀ Is not affected by the input of the data signal which affects the average level of the data signal. In this section, the offset compensation signal V generated in advance is used. _f Is maintained, the amplifier A21 operates stably without offset.
[0075]
FIG. 11 is a diagram (10) illustrating the amplifier circuit according to the embodiment, and shows a configuration of the amplifier circuit that is hardly affected by ground noise, power supply fluctuation, and power supply noise.
In the ATC 10, the operational amplifiers A11 and A12 are configured with a ground reference (a circuit configuration in which an output stage is directly affected by common ground noise), and the respective reference sides of the capacitors C11 and C12 are connected to a common GND side. . The amplifier A21 is also configured on the ground reference as shown in FIG. _o From the drain side of the PMOSFET T21 (that is, the opposite side of the load resistor R21 connected to the common GND).
[0076]
When the offset compensating circuit 30 is provided, the offset compensating circuit 30 also includes the CMP 31, the buffer amplifier B31, _ref And the like are each configured with a ground reference, and the reference side of the capacitor C31 is connected to a common GND.
In such a circuit configuration, each circuit is originally hardly affected by power supply fluctuation and power supply noise. On the other hand, if negative noise is present on the common ground GND when there is no signal, the input signal V _i (V _i ') And the threshold signal V _th Are directly affected by ground noise. The amplifier A21 forming a differential pair has an input V _i ', V _th Is not amplified, the output signal V ₀ Is 0 V, but the input V _i ', V _th When the drain currents of the PMOSFETs T21 and T22 slightly increase due to the decrease in the output signal V, ₀ Level rises slightly. However, the ground level of the load resistor R21 also slightly decreases due to the negative noise. ₀ Is suppressed. That is, the influence of the ground noise is canceled in phase. The same applies to the case where a positive noise is placed on the common ground GND. Therefore, it is possible to provide an amplifier circuit that is hardly affected by the ground noise, the power supply fluctuation, and the power supply noise.
[0077]
FIG. 12 is a diagram (11) illustrating the amplifier circuit according to the embodiment, and shows the configuration of another amplifier circuit that is hardly affected by ground noise, power supply fluctuation, and power supply noise.
In the ATC 10, the operational amplifiers A11 and A12 are configured with a power supply reference (a circuit configuration in which the output stage is directly affected by common power supply fluctuation and power supply noise), and each reference side of the capacitors C11 and C12 is connected to a common power supply V. _DD To the side. The amplifier A21 is also configured on the basis of a power supply as shown in FIG. _o Is connected to the drain side of the NMOSFET T21 (that is, the common power supply V _DD From the load resistor R21).
[0078]
When the offset compensating circuit 30 is provided, the CMP, the buffer amplifier B31, and the V _ref And the like are each configured with a power supply reference, and the reference side of the capacitor C31 is connected to a common power supply V. _DD Connect to
In such a circuit configuration, each circuit is originally hardly affected by the ground noise. On the other hand, the effects of common power supply fluctuation and power supply noise are canceled out in phase in the same manner as described above. Therefore, it is possible to provide an amplifier circuit that is hardly affected by the ground noise, the power supply fluctuation, and the power supply noise.
[0079]
FIG. 13 is a diagram (12) illustrating the amplifier circuit according to the embodiment, and shows a case where the amplifier circuit according to the embodiment is connected to a transimpedance preamplifier forming a photoelectric conversion circuit.
An optical signal is input to the photodiode PD, and the photocurrent I _in Flows, the output signal △ V of the preamplifier PA _out = I _in × R _F It becomes. However, the photocurrent I _in Does not necessarily flow (when there is no signal), the output DC level of the preamplifier PA does not always match the dynamic range of the input of the amplifier circuit (ATC10, amplifier A21, etc.). Therefore, in the present embodiment, the output of the preamplifier PA and the input of the amplifier circuit are connected by a coupling capacitor C. _C , And a bias circuit 40 is provided so that an appropriate DC bias V _B Is added. This bias voltage V _B Is a predetermined fixed voltage V _E And the resistance ratio of the resistors R41 and R42.
[0080]
Further, in the bias circuit 40, preferably, the operational amplifier A41, the fixed voltage V _E And the circuit of the feedback resistors R41 and R42 is connected to a common ground GND. Also in the ATC 10, the operational amplifiers A11 and A12 are each configured on the basis of the ground, and the reference sides of the capacitors C11 and C12 are connected to the common ground GND. Further, the amplifier A21 is also configured on the ground reference as shown in FIG. _o From the drain of the PMOSFET T21. Still more preferably, in the offset compensation circuit 30, the CMP 31, the buffer amplifier B31, and the fixed voltage generation circuit V _ref And the reference side of the capacitor C31 is connected to a common ground GND.
[0081]
In such a circuit configuration, the bias voltage V _B , Threshold signal V _th And output signal V _o And the feedback signal V _f Is originally less susceptible to power supply fluctuations and power supply noise. On the other hand, the influence of the ground noise is canceled out in phase.
Note that the input signal V _i Is a burst signal, the DC level of the input signal may fluctuate. However, if this fluctuation is within several percent of the signal amplitude of the minimum received power of the circuit, the effect on the output waveform is small. Therefore, the coupling capacitor C is required to satisfy this condition. _C Select the capacitance value of
[0082]
As described above, according to the present embodiment, the optimum operation can be performed with respect to the input dynamic range of the amplifier A21 and the ATC 10, and the influence of the power supply fluctuation and the power supply noise and the influence of the ground noise are reduced by the output of the amplifier A21. , It is unlikely to cause a code error.
FIG. 14 is a diagram (13) illustrating the amplifier circuit according to the embodiment, and shows a case where the circuit of FIG. 13 is configured on the basis of a power supply.
[0083]
In the bias circuit 40, the operational amplifier A41, the fixed voltage V _E Are configured on the basis of a power supply, and the circuit of feedback resistors R41 and R42 is connected to a common power supply V. _DD To the side. Also in the ATC 10, the operational amplifiers A11 and A12 are configured based on the power supply, and the reference side of the capacitors C11 and C12 is connected to the common power supply V. _DD Connect to Further, the amplifier A21 is also configured on the basis of the power supply as shown in FIG. _o From the drain of the NMOSFET T21. Still more preferably, in the offset compensation circuit 30, the CMP 31, the buffer amplifier B31, and the fixed voltage generation circuit V _ref And the reference side of the capacitor C31 is connected to the common power supply V. _DD Connect to
[0084]
In such a circuit configuration, the bias voltage V _B , Threshold signal V _th And output signal V _o And the feedback signal V _f Is inherently less susceptible to ground noise. On the other hand, the effects of power supply fluctuation and power supply noise are canceled out in phase.
FIG. 15 is a diagram (14) for explaining the amplifier circuit according to the embodiment. _o Is shown.
[0085]
FIG. 15A shows an operation timing chart of the amplifier circuit.
In the clamp circuit 50, the comparator CMP51 outputs the bottom detection value V of the ATC10. _b And its own constant voltage V _C And compared. This bottom detection value V _b Is charged by the resistor R12 during the non-reception period of the burst signal as shown in FIG. _i ≒ V _b Has returned to the state. However, the input signal V when there is no input signal _i As shown in FIG. 15A, since an optical signal or a noise signal due to reflected light or the like having a predetermined level or less is superimposed on the bottom detection value V _b Is the input signal V _i DC level.
[0086]
The predetermined constant voltage V _C Is the bottom detection value V in consideration of the noise signal and the like. _b Is set slightly lower than the minimum value of. As a result, when there is no input signal, V _b > V _C And the output of the CMP 51 becomes HIGH level. This turns on the NMOSFET T55 and clamps the output signal Vo 'of the amplifier A21 to the GND level (or the desired power level of Vo' when there is no signal). Therefore, the output V of the buffer amplifier B21 in the non-reception section of the burst signal is _O Is kept constant, and the influence of input noise or the like is sufficiently suppressed.
[0087]
Next, the reception period of the burst signal is started, and the input signal V _i Is input, the bottom detection value V _b Is the signal V _i Is rapidly discharged to the bottom value of and maintained at that value. As a result, in the burst signal reception section, V _b <V _C And the output of the CMP 51 becomes LOW level. This turns off the NMOSFET T55 and releases the output signal Vo 'of the amplifier A21 from the clamped state. As a result, an appropriate signal pulse V of the data signal is output to the output of the buffer amplifier B21. _o Is obtained.
[0088]
FIG. 16 is a diagram (15) illustrating the amplifier circuit according to the embodiment, and shows another example of the clamp circuit 50 in FIG.
In the clamp circuit 50, the comparator CMP51 detects the peak detection value V of the ATC10. _p And the bottom detection value V of the ATC 10 _b V is level-shifted by the constant current of its own constant current source CCS and the resistor R51. _C And compared.
[0089]
Peak detection value V _p Is discharged by the resistor R11 in the non-reception period of the burst signal as shown in FIG. _i ≒ V _p Has returned to the state. However, the input signal V when there is no input signal _i Is superimposed with an optical signal or a noise signal due to reflected light or the like having a predetermined level or less. _p Is the input signal V _i Higher than the DC level. On the other hand, the bottom detection value V _b Is the same as the input signal V _i Is lower than that of the DC level by a component such as noise.
[0090]
The level-shifted signal V _C In this state, V _C > V _p It is set so that it may become the relationship of. As a result, when there is no input signal, V _C > V _p , The output of the CMP 51 becomes HIGH level. This turns on the NMOSFET T55 and clamps the output signal Vo 'of the amplifier A21 to the GND level (or the desired power level of Vo' when there is no signal). Therefore, the output V of the buffer amplifier B21 in the non-reception section of the burst signal is _O Is kept constant, and the influence of input noise or the like is sufficiently suppressed.
[0091]
Next, the reception period of the burst signal is started, and the input signal V _i Is input, the peak detection value V _p Does not change much, but the bottom detection value V _b Is the signal V _i Is rapidly discharged to the bottom value of and maintained at that value. As a result, in the burst signal reception section, V _C <V _p And the output of the CMP 51 becomes LOW level. This turns off the NMOSFET T55 and releases the output signal Vo 'of the amplifier A21 from the clamped state. As a result, an appropriate signal pulse V of the data signal is output to the output of the buffer amplifier B21. _o Is obtained.
[0092]
FIG. 17 is a diagram (16) illustrating the amplifier circuit according to the embodiment, and shows another example of the clamp circuit 50 in FIG.
In the clamp circuit 50, the same characteristics (gain, threshold voltage V) as those of the NMOSFET T21 of the amplifier A21. _TH , Temperature characteristics, etc.), and self-bias the NMOSFET T51 via a resistor R51. Further, an NMOSFET T52 is connected as shown in FIG. ₁ Is current mirrored to the NMOSFET T52. In this case, the current I flowing through the NMOSFET T52 ₂ Contains, for example, I ₂ = 2I ₁ This is, for example, the channel width W of the NMOSFETs T51 and T52. ₁ , W ₂ To W ₁ : W ₂ = 1: 2. This constant current I ₂ From the variable resistor R52, and a predetermined voltage V _C Generate
[0093]
In such a configuration, the gain of the NMOSFET T21 and the threshold voltage V _TH And the like, the gain and threshold voltage V of the NMOSFET T51 are the same due to the same characteristics. _TH Etc. change similarly. Therefore, the reference voltage V according to the characteristics of the NMOSFET T21 _C Can be automatically generated, and the burden of adjustment is greatly reduced. This holds true for temperature fluctuations in characteristics.
[0094]
The clamp control of this circuit can be considered in the same manner as in the case of FIG. FIG. 18 is a diagram (17) illustrating the amplifier circuit according to the embodiment, and shows a modification of the clamp circuit 50 in FIG.
In the clamp circuit 50, an NMOSFET T51 having the same characteristics as the NMOSFET T21 of the amplifier A21 is provided, and the NMOSFET T51 is self-biased via a resistor R51. Further, an NMOSFET T52 and PMOSFETs T53 and T54 are connected as shown in the figure, and a constant current I flowing through the NMOSFET T51 is connected. ₁ Is mirrored to the PMOSFET T54. In this case, the current I flowing through the PMOSFET T54 ₂ Is, for example, I ₂ = 2I ₁ In a relationship. This constant current I ₂ Into the resistor R54, and the bottom detection signal V _b Is level shifted.
[0095]
As a result, when there is no input signal, V _C > V _p , The output of the comparator CMP51 becomes HIGH. This turns on the NMOSFET T55 and clamps the output signal Vo 'of the amplifier A21 to the GND level or the like.
Next, the input signal V _i Is input, the bottom detection value V _b Is the signal V _i Is rapidly discharged to the bottom value of and maintained at that value. As a result, in the burst signal reception section, V _C <V _p And the output of the CMP 51 becomes LOW level. This turns off the NMOSFET T55 and releases the output signal Vo 'of the amplifier A21 from the clamped state.
[0096]
FIG. 19 is a diagram (18) illustrating the amplifier circuit according to the embodiment, and shows a modification of the automatic threshold value generation circuit 10 in FIG.
FIG. 19A shows an operation timing chart of the amplifier circuit.
In the automatic threshold generation circuit 10, the reset signal RST is input to the peak / bottom detection circuits 11 and 12, and the peak / bottom detection value V immediately after the end of the reception of the burst signal. _p , V _b Are quickly reset by an external reset signal RST. Therefore, the output V of the buffer amplifier B21 _O Is maintained constant immediately after the end of the reception of the burst signal, and the effect of input noise or the like is quickly suppressed.
[0097]
FIG. 20 is a diagram (19) illustrating the amplifier circuit according to the embodiment, and shows a case where an offset compensation circuit is connected to the configuration of FIG.
In this case, it is preferable that the amplifier A21 and the ATC 10 have a circuit configuration based on the ground, so that the amplifier A21 and the ATC 10 are hardly affected by power supply fluctuation and power supply noise. In addition, since the influence of the ground noise acts on the amplifiers A21 and ATC10 in the same phase, the ground noise is also removed. Further, by providing the offset compensating circuit 30, the offset of the input of the amplifier A21 is compensated, and the output signal V _o Is suppressed. Further, by providing the clamp circuit 50, the output V of the amplifier A21 when the burst signal is not received is output. _o Is clamped, so that the influence of the reflected light signal or noise of the input less than a predetermined value does not appear in the output of the buffer amplifier B21. Therefore, a code error is unlikely to occur.
[0098]
It is apparent that the ATC 10, the amplifier A21, the offset compensating circuit 30, and the clamp circuit 50 may be arbitrarily combined with those described in the above embodiments.
FIG. 21 is a diagram (20) illustrating the amplifier circuit according to the embodiment, and illustrates a case where the amplifier circuits according to the above embodiments are connected in cascade in a plurality of stages.
[0099]
The amplifying circuit according to each of the above embodiments is replaced with a basic amplifier 100. ₁ ~ 100 _n By connecting these in tandem, the input signal V _i Can be amplified in a wide dynamic range, and a high gain can be obtained as a whole circuit. Conversely, since the gain of each amplification stage can be reduced, the residual difference of offset compensation can be reduced. On the other hand, since the residual difference of the offset compensation cannot be equal to or larger than a predetermined value in all stages throughout all stages, a high-gain and low-offset amplifier circuit can be finally provided stably and easily.
[0100]
In addition, it is possible to tolerate variations in the threshold voltage and DC gain due to variations in the manufacturing process and the like.
Further, by configuring each of the amplifiers A21 and each of the ATCs 10 on the basis of the ground, it is less susceptible to power supply fluctuation and power supply noise. In addition, since the influence of the ground noise acts in the same phase on each of the amplifiers A21 and ATC10, the ground noise is also removed. Each component may be configured on the basis of a power supply.
[0101]
Further, since each offset compensating circuit 30 compensates for the offset of the input of each amplifier A21, the pulse width fluctuation of each output stage is suppressed. Further, each clamp circuit 50 outputs the output V of each amplifier A21 when the burst signal is not received. _o Is clamped, and the influence of reflected light or noise below a predetermined level of the input does not appear in the output of each buffer amplifier B21. Therefore, a code error is unlikely to occur.
[0102]
In each of the above embodiments, the case where the input signal is negative logic has been described, but the same configuration can be applied even when the input signal is positive logic.
In the above embodiments, examples of application to optical communication have been described, but the present invention can also be applied to an electric or wireless signal amplification circuit.
In each of the above embodiments, the case where the MOSFET is used has been described. However, the present invention may be realized by a junction FET or a junction transistor.
[0103]
Although the preferred embodiments of the present invention have been described, it goes without saying that various changes in the configuration, control, and combination of these circuits can be made without departing from the spirit of the present invention. .
[0104]
【The invention's effect】
As described above, according to the present invention, it is possible to provide an amplifier circuit that always operates stably with desired characteristics irrespective of manufacturing process variations, temperature and power supply voltage fluctuations, and the presence of noise. It greatly contributes to the improvement of reliability.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating the principle of the present invention.
FIG. 2 is a diagram (1) illustrating an amplifier circuit according to an embodiment;
FIG. 3 is a diagram (2) illustrating the amplifier circuit according to the embodiment;
FIG. 4 is a diagram (3) illustrating the amplifier circuit according to the embodiment.
FIG. 5 is a diagram (4) illustrating the amplifier circuit according to the embodiment;
FIG. 6 is a diagram (5) illustrating the amplifier circuit according to the embodiment;
FIG. 7 is a diagram (6) illustrating the amplifier circuit according to the embodiment;
FIG. 8 is a diagram (7) illustrating the amplifier circuit according to the embodiment;
FIG. 9 is a diagram (8) illustrating the amplifier circuit according to the embodiment.
FIG. 10 is a diagram (9) illustrating the amplifier circuit according to the embodiment;
FIG. 11 is a diagram (10) for explaining the amplifier circuit according to the embodiment;
FIG. 12 is a diagram (11) illustrating the amplifier circuit according to the embodiment;
FIG. 13 is a diagram (12) illustrating the amplifier circuit according to the embodiment.
FIG. 14 is a diagram (13) illustrating the amplifier circuit according to the embodiment.
FIG. 15 is a diagram (14) illustrating the amplifier circuit according to the embodiment.
FIG. 16 is a diagram (15) illustrating the amplifier circuit according to the embodiment;
FIG. 17 is a diagram (16) illustrating the amplifier circuit according to the embodiment.
FIG. 18 is a diagram (17) illustrating the amplifier circuit according to the embodiment.
FIG. 19 is a diagram (18) illustrating the amplifier circuit according to the embodiment.
FIG. 20 is a diagram (19) explaining the amplifier circuit according to the embodiment;
FIG. 21 is a diagram (20) illustrating the amplifier circuit according to the embodiment;
FIG. 22 is a diagram for explaining a conventional technique.
[Explanation of symbols]
10 Automatic threshold setting circuit
20 Amplitude limiting amplifier circuit
30 Offset compensation circuit
40 bias circuit
50 Clamp circuit

Claims

バースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を基準となるＤＣレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路において、
自動閾値設定回路の検出ピーク値又は検出ボトム値と所定の基準レベルとを比較する比較回路と、
前記検出ピーク値又は検出ボトム値が所定の基準レベルを超えていないときの前記振幅制限増幅回路の出力信号を所定の信号レベルでマスクするクランプ回路とを備えることを特徴とする増幅回路。An automatic threshold setting circuit that detects and holds a peak value and a bottom value of an input signal including a burst signal and generates an intermediate threshold value between them, and a state where a DC level that is a reference of the input signal is held around the threshold value Amplifying circuit in the linear region of, and an amplitude limiting amplifier circuit that keeps the output amplitude constant,
A comparison circuit that compares the detected peak value or detected bottom value of the automatic threshold setting circuit with a predetermined reference level,
An amplifier circuit, comprising: a clamp circuit that masks an output signal of the amplitude limiting amplifier circuit at a predetermined signal level when the detected peak value or the detected bottom value does not exceed a predetermined reference level.

所定の基準レベルは、振幅制限増幅回路の増幅トランジスタと同一特性を有するレプリカトランジスタで構成した定電流源回路と、該定電流源回路の定電流に基づき駆動される抵抗とにより生成されることを特徴とする請求項１記載の増幅回路。The predetermined reference level is generated by a constant current source circuit composed of a replica transistor having the same characteristics as the amplification transistor of the amplitude limiting amplifier circuit, and a resistor driven based on the constant current of the constant current source circuit. The amplifier circuit according to claim 1, wherein:

バースト信号を含む入力信号のピーク値とボトム値とを検出保持し、これらの中間の閾値を生成する自動閾値設定回路と、この閾値を中心に前記入力信号を基準となるＤＣレベルを保持した状態の線形領域で増幅し、出力振幅を一定に保つ振幅制限増幅回路とを備える増幅回路において、
自動閾値設定回路の検出ピーク値又は検出ボトム値と、検出ボトム値又は検出ピーク値をレベルシフトした値とを比較する比較回路と、
前記検出ピーク値又は検出ボトム値が前記検出ボトム値又は検出ピーク値をレベルシフトした値を超えていないときの前記振幅制限増幅回路の出力信号を所定の信号レベルでマスクするクランプ回路とを備えることを特徴とする増幅回路。An automatic threshold setting circuit that detects and holds a peak value and a bottom value of an input signal including a burst signal and generates an intermediate threshold value between them, and a state where a DC level that is a reference of the input signal is held around the threshold value Amplifying circuit in the linear region of, and an amplitude limiting amplifier circuit that keeps the output amplitude constant,
A comparison circuit that compares a detected peak value or a detected bottom value of the automatic threshold value setting circuit with a value obtained by level-shifting the detected bottom value or the detected peak value;
A clamp circuit that masks an output signal of the amplitude limiting amplifier circuit at a predetermined signal level when the detected peak value or detected bottom value does not exceed a value obtained by level-shifting the detected bottom value or detected peak value. An amplifier circuit characterized by the above-mentioned.

レベルシフト量は、振幅制限増幅回路の増幅トランジスタと同一特性を有するレプリカトランジスタで構成した定電流源回路と、該定電流源回路の定電流に基づき駆動される抵抗とにより生成されることを特徴とする請求項３記載の増幅回路。The level shift amount is generated by a constant current source circuit composed of a replica transistor having the same characteristics as the amplification transistor of the amplitude limiting amplifier circuit, and a resistor driven based on the constant current of the constant current source circuit. The amplifier circuit according to claim 3, wherein

自動閾値設定回路の検出ピーク値及び検出ボトム値はリセット信号の入力によりその時点の入力信号の信号レベルに初期化されることを特徴とする請求項１乃至４のいずれか１つに記載の増幅回路。The amplification according to any one of claims 1 to 4, wherein the detected peak value and the detected bottom value of the automatic threshold value setting circuit are initialized to the signal level of the input signal at that time by inputting the reset signal. circuit.

振幅制限増幅回路の出力に基づき、該出力の信号レベルが所定となる
ように振幅制限増幅回路に帰還を掛けるオフセット補償回路を備えることを特徴とする請求項１乃至５のいずれか１つに記載の増幅回路。6. The apparatus according to claim 1, further comprising: an offset compensating circuit for applying a feedback to the amplitude limiting amplifier circuit based on an output of the amplitude limiting amplifier circuit so that a signal level of the output becomes predetermined. Amplifier circuit.