【０００１】
【発明の属する技術分野】
本発明は、シンクロ/デジタル変換器におけるビット飛び検出方法に関し、特に、複数のＤ型フリップフロップ回路を有する論理回路を用いて簡単かつ確実にビット飛びを検出するための新規な改良に関する。
【０００２】
【従来の技術】
従来、用いられていたこの種のシンクロ/デジタル変換器においては、出力されたデジタル出力中のＬＳＢ信号のビット飛びは、検出されておらず、デジタル出力の精度を向上させることは極めて困難であった。
【０００３】
本発明は、以上のような課題を解決するためになされたもので、特に、複数のＤ型フリップフロップ回路を有する論理回路を用いて簡単かつ確実にビット飛びを検出するようにしたシンクロ/デジタル変換器におけるビット飛び検出方法を提供することを目的とする。
【０００４】
【課題を解決するための手段】
本発明によるシンクロ/デジタル変換器におけるビット飛び検出方法は、シンクロ装置からのアナログ信号をＬＳＢ信号とＢＵＳＹ信号を含むデジタル信号に変換して出力するようにしたシンクロ/デジタル変換器の出力信号のビット飛び検出方法であって、前記ＬＳＢ信号を第１、第２Ｄ型フリップフロップ回路のデータ端子に入力し、前記ＢＵＳＹ信号を前記第１Ｄ型フリップフロップ回路のクロック端子に入力すると共に前記ＢＵＳＹ信号を反転した後に前記第２Ｄ型フリップフロップ回路のクロック端子に入力し、前記各フリップフロップ回路の第１、第２出力を、前記ＬＳＢ信号のパルス幅が前記ＢＵＳＹ信号のパルス幅よりも大で前記ＢＵＳＹ信号のパルス幅が前記ＬＳＢ信号のエッジ検出窓になっているエクスクルーシブＯＲ回路(5)を経て第３Ｄ型フリップフロップ回路のデータ端子に入力し、前記ＢＵＳＹ信号を、前記エクスクルーシブＯＲ回路の出力が前記第３Ｄ型 フリップフロップ回路に入力された後に遅延された前記ＢＵＳＹ信号が前記第３Ｄ型フリップフロップ回路のクロック端子に入るようにしかつ前記ＢＵＳＹ信号のパルス幅よりもやや長い時間からなる遅延時間を有する１個の遅延回路を介して前記第３Ｄ型フリップフロップ回路のクロック端子に入力し、前記ＢＵＳＹ信号出力時に前記ＬＳＢ信号が変化しない場合、前記第１、第２Ｄ型フリップフロップ回路の出力の不一致に基づいて前記第３Ｄ型フリップフロップ回路から出力された出力のハイレベル又はローレベル時を前記ＬＳＢ信号のビット飛びの状態とする方法である。
【０００５】
【発明の実施の形態】
以下、図面と共に本発明によるシンクロ/デジタル変換器におけるビット飛び検出方法の好適な実施の形態について説明する。
図１において符号１で示されるものは検出信号としてアナログ信号を出力する周知のシンクロ装置に接続された周知のＬＳＢ信号１ａとＢＵＳＹ信号１ｂを出力するトラッキング方式のシンクロ/デジタル変換器であり、このシンクロ/デジタル変換器１から出力されるＬＳＢ信号１ａは第１、第２Ｄ型フリップフロップ回路２、４のデータ端子２ａ、４ａに入力されている。
前記ＢＵＳＹ信号１ｂは前記第１Ｄ型フリップフロップ回路２のクロック端子２ｂに直接入力されると共に、反転回路３にて反転された後に第２Ｄ型フリップフロップ回路４のクロック端子４ｂに入力されている。さらに、このＢＵＳＹ信号１ｂは１個の遅延回路８を介して遅延された後に第３Ｄ型フリップフロップ回路６のクロック端子６ｂに入力されている。
尚、前記遅延回路８は、後述のエクスクルーシブＯＲ回路５の出力５ａが前記第３Ｄ型フリップフロップ回路６に入力された後に遅延された前記ＢＵＳＹ信号１ｂが前記第３Ｄ型フリップフロップ回路６のクロック端子６ｂに入るようにしかつ前記ＢＵＳＹ信号１ｂのパルス幅よりもやや長い時間からなる遅延時間を有している。
【０００６】
前記第１、第２Ｄ型フリップフロップ回路２、４の出力端子２ｃ、４ｃからの各出力２ｃ’及び４ｃ’はエクスクルーシブＯＲ回路（ＥＸ−ＯＲ）回路５に入力され、このエクスクルーシブＯＲ回路５の出力５ａは第３Ｄ型フリップフロップ回路６のデータ端子６ａに入力され、その出力端子６ｃからビット飛びであるか否かを示す異常検出出力６ｃ’が出力されるように構成されている。
尚、前記エクスクルーシブＯＲ回路５は、前記ＬＳＢ信号１ａのパルス幅が前記ＢＵＳＹ信号１ｂのパルス幅よりも大で、前記ＢＵＳＹ信号１ｂのパルス幅が図２のように前記ＬＳＢ信号１ａのエッジ検出窓を構成している。
【０００７】
次に、動作について述べる。まず、本発明の検出方法は、シンクロ/デジタル変換器１のデジタル出力におけるＬＳＢ信号１ａはＢＵＳＹ信号１ｂが出力されている間において必ず、Ｌ→Ｈ又はＨ→Ｌレベルに各々変化することに着目し、この変化状態の有無を利用してビット飛びの異常検出出力６ｃ’を検出するものである。
【０００８】
図２に示すようにシンクロ/デジタル変換器１のデジタル出力におけるＬＳＢ信号１ａ及びＢＵＳＹ信号１ｂが各Ｄ型フリップフロップ回路２、４、６に入力されている状態において、ＬＳＢ信号１ａにビット飛びによる異常が発生しＬＳＢ信号１ａが変化しない異常状態１００が発生すると、第１、第２Ｄ型フリップフロップ回路２、４の出力２ｃ’、４ｃ’に不一致が生じ、エクスクルーシブＯＲ回路５からの出力５ａが入力されている第３Ｄ型フリップフロップ回路６の出力である異常検出出力６ｃ’がＨレベルとなり、ＬＳＢ信号１ａにビット飛びが発生したことを検出することができる。なお、この場合、異常検出出力６ｃ’をＨレベルとしたが、これとは逆にＬレベルとして検出することができることは述べるまでもないことである。
【０００９】
【発明の効果】
本発明によるシンクロ/デジタル変換器におけるビット飛び検出方法は、以上のように構成されているため、次のような効果を得ることができる。
すなわち、ＢＵＳＹ信号が出力されている間に必ずレベル変化するＬＳＢ信号の無変化状態を複数のＤ型フリップフロップ回路とエクスクルーシブＯＲ回路の組合せによる論理回路により検出しているため、簡単かつ確実にビット飛びを検出でき、デジタル出力の精度を向上させることができる。
【図面の簡単な説明】
【図１】本発明によるシンクロ/デジタル変換器におけるビット飛び検出方法を示す回路図である。
【図２】図１の各部の信号を示す波形図である。
【符号の説明】
１ シンクロ/デジタル変換器
１ａ ＬＳＢ信号
１ｂ ＢＵＳＹ信号
２ 第１Ｄ型フリップフロップ回路
４ 第２Ｄ型フリップフロップ回路
６ 第３Ｄ型フリップフロップ回路
２ａ，４ａ，６ａ データ端子
２ｂ，４ｂ，６ｂ クロック端子
２ｃ’，４ｃ’，６ｃ’ 出力
８ 遅延回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a bit jump detection method in a synchro / digital converter, and more particularly to a novel improvement for easily and reliably detecting bit jumps using a logic circuit having a plurality of D-type flip-flop circuits.
[0002]
[Prior art]
In this type of synchro / digital converter used heretofore, bit skipping of the LSB signal in the output digital output has not been detected, and it is extremely difficult to improve the accuracy of the digital output. Was.
[0003]
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and in particular, a synchro / digital system which can easily and reliably detect a bit skip using a logic circuit having a plurality of D-type flip-flop circuits. It is an object of the present invention to provide a bit skip detection method in a converter.
[0004]
[Means for Solving the Problems]
The bit skipping detection method in the synchro / digital converter according to the present invention converts a bit of an output signal of the synchro / digital converter, which converts an analog signal from the synchronizing device into a digital signal including an LSB signal and a BUSY signal and outputs the digital signal. In the jump detection method, the LSB signal is input to data terminals of first and second D-type flip-flop circuits, the BUSY signal is input to a clock terminal of the first D-type flip-flop circuit, and the BUSY signal is inverted. After that, the clock signal is input to the clock terminal of the second D-type flip-flop circuit, and the first and second outputs of each of the flip-flop circuits are connected to the BUSY signal when the pulse width of the LSB signal is larger than the pulse width of the BUSY signal. exclusive OR of times the pulse width is in the edge detection window of the LSB signal (5) via an input to the data terminal of the 3 D-type flip-flop circuit, the BUSY signal, the BUSY signal delayed after the output of the exclusive OR circuit is inputted to the first 3D type flip-flop circuit The clock of the third D-type flip-flop circuit is supplied to a clock terminal of the third D-type flip-flop circuit via one delay circuit having a delay time slightly longer than the pulse width of the BUSY signal. If the LSB signal does not change when the BUSY signal is output to the terminal, the high level of the output output from the third D-type flip-flop circuit based on a mismatch between the outputs of the first and second D-type flip-flop circuits Alternatively , a method in which the LSB signal is skipped when the signal is at a low level .
[0005]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a preferred embodiment of a bit skip detection method in a synchro / digital converter according to the present invention will be described with reference to the drawings.
In FIG. 1, reference numeral 1 denotes a tracking type synchro / digital converter which outputs a known LSB signal 1a and a BUSY signal 1b which are connected to a known synchronizing device which outputs an analog signal as a detection signal. The LSB signal 1a output from the synchro / digital converter 1 is input to the data terminals 2a, 4a of the first and second D-type flip-flop circuits 2, 4.
The BUSY signal 1b is directly input to the clock terminal 2b of the first D-type flip-flop circuit 2, and is input to the clock terminal 4b of the second D-type flip-flop circuit 4 after being inverted by the inverting circuit 3. Further, the BUSY signal 1b is delayed by one delay circuit 8 and then input to the clock terminal 6b of the third D-type flip-flop circuit 6.
Note that the delay circuit 8 is configured to output the BUSY signal 1b delayed after the output 5a of the exclusive OR circuit 5 described later is input to the third D-type flip-flop circuit 6, and to output the clock signal from the clock terminal of the third D-type flip-flop circuit 6. 6b, and has a delay time slightly longer than the pulse width of the BUSY signal 1b.
[0006]
The outputs 2c 'and 4c' from the output terminals 2c and 4c of the first and second D-type flip-flop circuits 2 and 4 are input to an exclusive OR circuit (EX-OR) circuit 5, and the output of the exclusive OR circuit 5 5a is input to the data terminal 6a of the third D-type flip-flop circuit 6, and an abnormality detection output 6c 'indicating whether or not there is bit skipping is output from the output terminal 6c.
The exclusive OR circuit 5 has a configuration in which the pulse width of the LSB signal 1a is larger than the pulse width of the BUSY signal 1b, and the pulse width of the BUSY signal 1b is an edge detection window of the LSB signal 1a as shown in FIG. Is composed.
[0007]
Next, the operation will be described. First, the detection method of the present invention focuses on the fact that the LSB signal 1a in the digital output of the synchro / digital converter 1 always changes from L to H or H to L level while the BUSY signal 1b is being output. Then, the abnormality detection output 6c 'of skipping bits is detected by using the presence or absence of this change state.
[0008]
As shown in FIG. 2, when the LSB signal 1a and the BUSY signal 1b at the digital output of the synchro / digital converter 1 are input to the respective D-type flip-flop circuits 2, 4, and 6, the LSB signal 1a may be skipped. When an abnormality occurs and the abnormal state 100 in which the LSB signal 1a does not change occurs, the outputs 2c 'and 4c' of the first and second D-type flip-flop circuits 2 and 4 are inconsistent, and the output 5a from the exclusive OR circuit 5 is output. The abnormality detection output 6c ', which is the output of the third D-type flip-flop circuit 6, that has been input becomes H level, and it is possible to detect that a bit skip has occurred in the LSB signal 1a. In this case, the abnormality detection output 6c 'is set at the H level. However, it is needless to say that the abnormality detection output 6c' can be detected at the L level.
[0009]
【The invention's effect】
Since the bit skip detection method in the synchro / digital converter according to the present invention is configured as described above, the following effects can be obtained.
That is, since the non-change state of the LSB signal, which always changes while the BUSY signal is being output, is detected by a logic circuit formed by a combination of a plurality of D-type flip-flop circuits and an exclusive OR circuit, the bit can be easily and reliably set. Jumps can be detected, and the accuracy of digital output can be improved.
[Brief description of the drawings]
FIG. 1 is a circuit diagram showing a bit skip detection method in a synchro / digital converter according to the present invention.
FIG. 2 is a waveform chart showing signals of respective parts in FIG.
[Explanation of symbols]
Reference Signs List 1 synchro / digital converter 1a LSB signal 1b BUSY signal 2 1D D flip-flop circuit 4 2D D flip-flop circuit 6 3D D flip-flop circuit 2a, 4a, 6a Data terminals 2b, 4b, 6b Clock terminals 2c ', 4c ', 6c' output 8 delay circuit
