JP3544567B2

JP3544567B2 - Photodetector with built-in circuit

Info

Publication number: JP3544567B2
Application number: JP19814194A
Authority: JP
Inventors: 元彦山本; 勝久保; 直樹福永
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1994-08-23
Filing date: 1994-08-23
Publication date: 2004-07-21
Anticipated expiration: 2019-07-21
Also published as: JPH0864794A

Description

【０００１】
【産業上の利用分野】
本発明は、光電変換信号を処理する回路を内蔵した回路内蔵受光素子に関するものであり、特に、光空間信号伝送用などに用いるために、そのフォトダイオード部の応答速度を向上させるための構造に関するものである。
【０００２】
【従来の技術】
回路内蔵受光素子は、たとえば遠隔制御用などに従来から用いられている。最近、光空間信号伝送用などの用途向けに、応答速度の高速化が望まれている。
【０００３】
図８は、従来この用途に用いられてきた回路内蔵受光素子の一例の断面図である。Ａはフォトダイオード、Ｂは信号処理回路部であって１枚のシリコン基板上に形成されている。
【０００４】
図８において、フォトダイオードＡは、第１導電型例えばＰ型シリコン基板１とその上に形成された第２導電型例えばＮ型エピタキシャル層５によって形成されている。信号処理回路部Ｂは、Ｐ型シリコン基板１の表面に埋込まれているＮ⁺型拡散層３とその上部のＮ型エピタキシャル層５とその表面に形成されたＰ⁺型拡散層８とさらにその上に形成されたＮ⁺型拡散層９よりなるＮＰＮトランジスタＱ₁および図示されていないが他の回路素子により構成される。Ｐ型シリコン基板１の表面からＮ型エピタキシャル層５の表面に達する２段に形成されたＰ⁺型拡散層４および６は、素子間分離用の拡散層であり、Ｎ⁺型拡散層３の表面からＮ型エピタキシャル層５の表面に達するＮ⁺型拡散層１０はコレクタ端子部となる。
【０００５】
図８のような構造の回路内蔵受光素子において、素子の応答速度を律速しているのは、フォトダイオードの応答速度であり、そのフォトダイオード応答速度を決定している要因の大きな部分は光キャリアの拡散時間である。
【０００６】
図８の構造の回路内蔵受光素子において、Ｐ型シリコン基板１の比抵抗は通常１０Ωcm程度であり、逆バイアス電圧３Ｖでの空乏層広がり幅は１.５μm程度である。Ｎ型エピタキシャル層５の厚さが３μmであるとすると、
(Ｎ型エピタキシャル層３の厚さ)＋(空乏層幅)＝４.５μm
の深さに基板内で発生した光キャリアが到達するまでの時間が光キャリアの拡散時間である。使用する光の波長を８５０nmとすると侵入長は１２.５μmであり、光キャリアは、前述の４.５μmの深さに到達するのに８μm以上の距離を拡散によって移動することがわかる。この拡散によるキャリア移動に律速される電流成分(拡散電流成分という)を低減する方法としては、ＰＮ接合を深い位置に形成することが考えられる。そのための構造として、図９のような構造がある(特開平４−８２２６８参照)。この構造においては、図８の構造のフォトダイオード部にＮＰＮトランジスタ部の埋込まれている高濃度のＮ⁺型拡散層３よりも低不純物濃度のＮ^-型拡散層２をＰＮ境界面より５μm深く埋込んでいる。このことによって、光キャリアはＮ^-型拡散層２の深さ５μmと前述のＮ⁺エピタキシャル層３の厚さ３μm，空乏層広がり１.５μmを加えた９.５μmの深さまでキャリアが到達する時間が光キャリアの拡散時間となり、大幅な高速化が可能となる。
【０００７】
【発明が解決しようとする課題】
しかし、図９の回路内蔵受光素子には以下のような問題点がある。すなわち、Ｎ^-型拡散層２の部分の比抵抗が高いため、フォトダイオードの内部直列抵抗が大きくなり、ＣＲ時定数が大きくなって応答速度が遅くなってしまう。この問題はフォトダイオードサイズが大きい光空間伝送用の回路内蔵受光素子(たとえばフォトダイオードサイズが１mm×１mm)あるいはフォトダイオード形状が細長くなる光ピックアップ用の回路内蔵受光素子において顕著になる。
【０００８】
このフォトダイオード部の内部直列抵抗を低減する目的で、Ｎ^-型拡散層２の不純物濃度を高くすることが考えられる。しかし、Ｎ^-型拡散層２の不純物濃度を高くすると、その部分でのキャリアライフタイムが低下し、フォトダイオードの光感度が低下してしまうという新たな問題点が発生する。
【０００９】
本発明の目的は、これらの問題点を解決し、フォトダイオードの内部直列抵抗および光キャリアの拡散電流成分を低減して、フォトダイオードの応答速度を向上させ、かつ光感度を低下させることのない回路内蔵受光素子を実現することにある。
【００１０】
【課題を解決するための手段】
本発明に係る回路内蔵受光素子の第１のものは、第１導電型半導体基板とその上に形成した第２導電型半導体層によってフォトダイオード部を形成し、同一の第１導電型半導体基板上に信号処理回路を形成した回路内蔵受光素子において、上記フォトダイオード部における上記第１導電型半導体基板の表面に形成された第２導電型の低不純物濃度半導体層と、上記フォトダイオード部における上記低不純物濃度半導体層と上記第２導電型半導体層との境界部に形成されると共に、上記第２導電型半導体層の不純物濃度よりも高い不純物濃度を有する第２導電型の高不純物濃度半導体層を備えて、上記低不純物濃度半導体層の不純物濃度は、上記高不純物濃度半導体層の不純物濃度よりも低くなっており、上記高不純物濃度半導体層における上記低不純物濃度半導体層に面する部分は、上記低不純物濃度半導体層によって完全に取り囲まれる一方、上記高不純物濃度半導体層における上記低不純物濃度半導体層に面しない部分は、上記低不純物濃度半導体層から露出している。
本発明に係る回路内蔵受光素子の第２のものは、第１導電型半導体基板とその上に形成した第２導電型半導体層によってフォトダイオード部を形成し、同一の第１導電型半導体基板上に信号処理回路を部を形成した回路内臓受光素子において、上記フォトダイオード部における上記第１導電型半導体基板の表面に形成された第２導電型の低不純物濃度半導体層と、上記フォトダイオード部における上記低不純物濃度半導体層と上記第２導電型半導体層との境界部に形成されると共に、上記第２導電型半導体層の不純物濃度よりも高い不純物濃度を有する第２導電型の高不純物濃度半導体層を備えて、上記低不純物濃度半導体層の不純物濃度は、上記高不純物濃度半導体層の不純物濃度よりも低くなっており、上記高不純物濃度半導体層は複数に分割されており、上記分割された夫々の高不純物濃度半導体層における上記低不純物濃度半導体層に面する部分は、上記低不純物濃度半導体層によって完全に取り囲まれる一方、上記分割された夫々の高不純物濃度半導体層における上記低不純物濃度半導体層に面しない部分は、上記低不純物濃度半導体層から露出している。
【００１１】
【作用】
本発明に係る回路内蔵受光素子の第１のものによれば、フォトダイオード部における上記第１導電型半導体基板の表面には第２導電型の低不純物濃度半導体層が形成され、上記フォトダイオード部における上記低不純物濃度半導体層と上記第２導電型半導体層との境界部には第２導電型の高不純物濃度半導体層が形成されており、上記高不純物濃度半導体層における上記低不純物濃度半導体層に面する部分は、上記低不純物濃度半導体層によって完全に取り囲まれている構造であるから、拡散電流成分の低減と同時に、内部直列抵抗の低減が実現でき、フォトダイオードの応答速度を高速化することができる。このとき、上記高不純物濃度半導体層の深さが上記低不純物濃度半導体層の深さよりも浅いため、光感度の低下幅は小さい。
本発明に係る回路内蔵受光素子の第２のものによれば、フォトダイオード部における上記第１導電型半導体基板の表面には第２導電型の低不純物濃度半導体層が形成され、上記フォトダイオード部における上記低不純物濃度半導体層と上記第２導電型半導体層との境界部には第２導電型の高不純物濃度半導体層が形成されており、上記高不純物濃度半導体層を複数の領域に分割し、上記分割された夫々の高不純物濃度半導体層における上記低不純物濃度半導体層に面する部分は、上記低不純物濃度半導体層によって完全に取り囲まれていることで、上記フォトダイオード部が形成される領域の光キャリアライフタイム低下を抑えることができ、さらに光感度の低下の防止効果を大きくすることができる。
【００１２】
【実施例】
図１は本発明の一実施例の略断面図である。図９の従来例とは、フォトダイオードの部分のＮ^-型拡散層２に重ねて高濃度のＮ⁺型拡散層３を埋込んだことが異なっている。
【００１３】
図２は本発明の他の実施例の略断面図である。この実施例は図１の実施例の回路内蔵受光素子の信号処理回路に縦型ＰＮＰトランジスタを追加したものである。
【００１４】
図３〜図５は、図２の構造を得るための各工程の略断面図であるが、縦型ＰＮＰトランジスタに関する部分を除けば、図１の構造を得るための各工程となる。
【００１５】
まず、図３に示すように、Ｐ型シリコン基板１のフォトダイオード形成予定領域と縦型ＰＮＰトランジスタ形成予定領域に低濃度のＮ- 型拡散層２を同時に形成する。縦型ＰＮＰトランジスタ形成予定領域のＮ^-型拡散層２はコレクタ分離用である。これらの拡散層は別々に形成することも可能であるが、ただし工程数が増加する。
【００１６】
次に図４に示すように、フォトダイオード形成予定領域およびＮＰＮトランジスタ形成予定領域に高濃度のＮ⁺型拡散層３を同時に形成する。これらの拡散層も別々に形成できるが、ただし工程が増加する。続いて、素子間分離領域および縦型ＰＮＰトランジスタ形成予定領域にＰ⁺型拡散層４を埋込んで形成する。
【００１７】
さらに図５に示すように、表面全面にＮ型エピタキシャル層５を成長させ、素子間分離領域および縦型ＰＮＰトランジスタのコレクタ端子引出領域にＰ⁺型拡散層６を形成し、縦型ＰＮＰトランジスタのＮ型ベース拡散層７を形成する。
【００１８】
以後通常のバイポーラＩＣ製造工程を経て図２の構造を得る。すなわち、ＮＰＮトランジスタのベースおよび縦型ＰＮＰトランジスタのエミッタとなるＰ⁺型拡散層８,８を形成し、最後にＮＰＮトランジスタのエミッタとなるＮ⁺型拡散層９を形成する。
【００１９】
このような工程を経て、図２の回路内蔵受光素子を実現することにより、図９の従来例に対してフォトダイオードの内部直列抵抗は、Ｎ^-型拡散層２およびこれより浅いＮ⁺型拡散層３の存在により、大幅に低減される。Ｎ^-型拡散層２のシート抵抗は通常１０ＫΩ/□程度であるのに対し、Ｎ⁺型拡散層３のシート抵抗は２０Ω/□程度であり、フォトダイオードカソード側直列抵抗は大幅に低減できる。
【００２０】
発明が解決しようとする課題の項で述べたように、図９の従来例の構造において、フォトダイオード部に埋込まれているＮ- 型拡散層２の不純物濃度を高くすると、その部分におけキャリアライフタイムが低下することによって光感度が低下してしまう。Ｎ^-型拡散層２の上端がフォトダイオード表面から２μm，下端がフォトダイオード表面から９μmである場合、入射光波長を８５０nmとするとＮ^-型拡散層２中で発生する光キャリアの割合は、３６.５％と見積もられる。Ｎ^-型拡散層２の不純物濃度をこのＮ^-型拡散層２で発生する光キャリアが光電流に寄与しない不純物濃度であるとすると、光感度は図８の構造のものに対して３６.５％低下する。これに対して、図１および２の構造においては、高濃度のＮ⁺型拡散層３の上端がフォトダイオード表面から２μm、下端がフォトダイオード表面から６.５μmとすると、高濃度のＮ⁺型拡散層３中で発生する光キャリアの割合は２５.７％と見積もられる。このＮ⁺型拡散層３の不純物濃度をこのＮ⁺型拡散層３中で発生した光キャリアが電流に寄与しない不純物濃度であるとすると、図１および２の構造では、図８の構造のものに対して光感度低下は２５.７％に留まり、図９の構造に対して１０.８％の光感度改善が実現できる。
【００２１】
図６は、さらに光感度を向上させるための他の実施例の断面図である。図６の構造においては、高濃度の埋込まれているＮ⁺型拡散層３を複数の領域に分割し、フォトダイオード内部直列抵抗を低減しながら、Ｎ⁺型拡散層３の面積を低減し、光感度の低下を抑制する。
【００２２】
たとえば、Ｎ⁺型拡散層３を入れない場合には、フォトダイオードが１mm×１mmの正方形でカソードコンタクトをそのうちの一辺に形成した形状で、光が全面に照射されているとすると、その内部直列抵抗Ｒは、トランジスタのベース抵抗の計算と同一の方法で求められ(１９６２年マグローヒル社発行「トランジスタエンジニアリング」Ｐ２１１〜２１６)、
【００２３】
【数１】

【００２４】
となる。これに対して図６のようなフォトダイオードについて考える。図７は図６の方式のフォトダイオードの平面図である。これは、フォトダイオードが１mm×１mmの正方形でアノードコンタクト２０とカソードコンタクト２１がフォトダイオードの両辺に対向して設けられ、フォトダイオードのＰＮ接合部に１mm×１mmのＮ⁺型拡散層３が形成され、それに１辺０.１１３８mmの正方形の窓２２,２２…が８個ずつ８列に０.０１０mmの間隔で配列され、その窓からＮ^-型拡散層２が露出している例である。シート抵抗２０Ω/□のＮ⁺型拡散層３を入れた場合、光がアノードコンタクト２０近傍に照射されたとすると、２０Ω/□のシート抵抗で幅１０μm，長さ１mmの抵抗が９本並列になった等価回路と見積もられ、内部直列抵抗は、
【００２５】
【数２】

【００２６】
となる。これは最悪の場合に相当するものであり、光が全面に照射されている場合には、直列抵抗はこれより下がると考えられる。
【００２７】
また、図８の構造のものに対する光感度の低下幅は、Ｎ⁺型拡散層３の面積がフォトダイオードの面積に占める割合より求められ、
【００２８】
【数３】

【００２９】
と大幅に低減できる。以上述べたように、本発明を適用すれば、フォトダイオード部における拡散電流成分の低減およびカソードが直列抵抗の低減を同時に実現することができ、高速の回路内蔵受光素子を実現することができる。また、フォトダイオード部に埋込まれる高濃度のＮ⁺型拡散層を浅く形成することおよび分割して形成することにより、光感度の低下を生じることもない。さらに、フォトダイオード部に埋込まれているＮ^-型拡散層は縦型ＰＮＰトランジスタのコレクタ分離用Ｎ型埋込拡散層と同時に形成し、高濃度のＮ⁺型埋込拡散層はＮＰＮトランジスタのコレクタ埋込拡散層と同時に形成することで通常のバイポーラＩＣ作成工程に比べ、工程を増加させることなく、本発明の回路内蔵受光素子を実現できる。
【００３０】
【発明の効果】
上述のように、第１導電型半導体基板とその上に形成した第２導電型半導体層とによって構成されるフォトダイオード部に、上記第１導電型半導体基板の表面に第２導電型の低不純物濃度半導体層を形成し、上記低不純物濃度半導体層と上記第２導電型半導体層との境界部に第２導電型の高不純物濃度半導体層を形成したことにより、光キャリアの拡散電流成分の低減およびフォトダイオードのＣＲ時定数の低減が同時に実現でき、高速の回路内蔵素子が実現できる。
【００３１】
また、上記高不純物濃度半導体層の深さを上記低不純物濃度半導体層の深さよりも浅く形成し、さらに、分割して形成することで、光感度の低下を防止できる。
【００３２】
この発明の効果は、大きなフォトダイオード面積が必要であるためにフォトダイオード接合容量が大きくなる光空間伝送用の回路内蔵受光素子や、フォトダイオード形状が細長く内部直列抵抗が大きくなる光ピックアップ用の回路内蔵受光素子において、特に大きい。
【図面の簡単な説明】
【図１】本発明の一実施例の略断面図である。
【図２】本発明の一実施例の略断面図である。
【図３】図２の構造を得るための一工程の略断面図である。
【図４】図２の構造を得るための一工程の略断面図である。
【図５】図２の構造を得るための一工程の略断面図である。
【図６】他の実施例の略断面図である。
【図７】図６の構造の特徴を説明するためのパターンの一例である。
【図８】従来の一例の略断面図である。
【図９】従来の一例の略断面図である。
【符号の説明】
１Ｐ型シリコン基板
２Ｎ^-型拡散層
３Ｎ⁺型拡散層
４Ｐ⁺型拡散層
５Ｎ型エピタキシャル層
６Ｐ⁺型拡散層
８Ｐ⁺型拡散層
９Ｎ⁺型拡散層[0001]
[Industrial applications]
The present invention relates to a light receiving element with a built-in circuit incorporating a circuit for processing a photoelectric conversion signal, and more particularly to a structure for improving the response speed of a photodiode unit for use in transmitting an optical spatial signal. Things.
[0002]
[Prior art]
2. Description of the Related Art A light receiving element with a built-in circuit is conventionally used for remote control, for example. Recently, it has been desired to increase the response speed for applications such as optical space signal transmission.
[0003]
FIG. 8 is a cross-sectional view of an example of a light receiving element with a built-in circuit conventionally used for this purpose. A is a photodiode, and B is a signal processing circuit portion, which is formed on one silicon substrate.
[0004]
In FIG. 8, a photodiode A is formed by a first conductivity type, for example, a P-type silicon substrate 1 and a second conductivity type, for example, an N-type epitaxial layer 5 formed thereon. The signal processing circuit section B includes an N ⁺ -type diffusion layer 3 buried in the surface of the P-type silicon substrate 1, an N-type epitaxial layer 5 thereabove, and a P ⁺ -type diffusion layer 8 formed on the surface. its NPN transistors Q ₁ and not shown consisting of N ⁺ -type diffusion layer 9 formed on it formed by other circuit elements. P-type silicon P ⁺ -

type diffusion layer

4 and 6 formed in two stages to reach the surface of the N-type epitaxial layer 5 from the surface of the substrate 1 is a diffusion layer of the separation between the elements, the N ⁺ -type diffusion layer 3 The N ⁺ -type diffusion layer 10 reaching the surface of the N-type epitaxial layer 5 from the surface serves as a collector terminal.
[0005]
In the light receiving element with a built-in circuit having the structure shown in FIG. 8, the response speed of the element is determined by the response speed of the photodiode, and the major factor determining the photodiode response speed is the optical carrier. Diffusion time.
[0006]
In the light receiving element with a built-in circuit having the structure shown in FIG. 8, the specific resistance of the P-type silicon substrate 1 is usually about 10 Ωcm, and the depletion layer spread width at a reverse bias voltage of 3 V is about 1.5 μm. Assuming that the thickness of the N-type epitaxial layer 5 is 3 μm,
(Thickness of N-type epitaxial layer 3) + (depletion layer width) = 4.5 μm
Is the diffusion time of the optical carrier generated until the optical carrier generated in the substrate reaches the depth of the optical carrier. Assuming that the wavelength of the light used is 850 nm, the penetration length is 12.5 μm, and it can be seen that the optical carrier moves by a distance of 8 μm or more to reach the above-mentioned depth of 4.5 μm by diffusion. As a method of reducing a current component (referred to as a diffusion current component) limited by carrier movement due to the diffusion, it is conceivable to form a PN junction at a deep position. FIG. 9 shows a structure for this purpose (see Japanese Patent Application Laid-Open No. 4-82268). In this structure, the N ^- type diffusion layer 2 having a lower impurity concentration than the high concentration N ⁺ type diffusion layer 3 in which the NPN transistor portion is buried in the photodiode portion of the structure of FIG. It is deeply embedded. As a result, the time required for the carriers to reach the depth of 9.5 μm, which is the sum of the depth of the N ⁻ type diffusion layer 2 of 5 μm, the thickness of the N ⁺ epitaxial layer 3 of 3 μm, and the expansion of the depletion layer of 1.5 μm, is obtained. Becomes the diffusion time of the optical carrier, and it is possible to greatly increase the speed.
[0007]
[Problems to be solved by the invention]
However, the light receiving element with a built-in circuit in FIG. 9 has the following problems. That is, since the specific resistance of the portion of the N ⁻ type diffusion layer 2 is high, the internal series resistance of the photodiode increases, the CR time constant increases, and the response speed decreases. This problem is remarkable in a light receiving element with a built-in circuit for optical space transmission having a large photodiode size (for example, the photodiode size is 1 mm × 1 mm) or a light receiving element with a built-in circuit for an optical pickup in which the shape of the photodiode is elongated.
[0008]
In order to reduce the internal series resistance of the photodiode portion, it is conceivable to increase the impurity concentration of the N ⁻ type diffusion layer 2. However, when the impurity concentration of the N ⁻ -type diffusion layer 2 is increased, a new problem occurs in that the carrier lifetime in that portion is reduced, and the light sensitivity of the photodiode is reduced.
[0009]
An object of the present invention is to solve these problems, reduce the internal series resistance of the photodiode and the diffusion current component of the photocarrier, improve the response speed of the photodiode, and do not reduce the light sensitivity. An object of the present invention is to realize a light receiving element with a built-in circuit.
[0010]
[Means for Solving the Problems]
According to a first embodiment of the light receiving element with a built-in circuit according to the present invention, a photodiode portion is formed by a first conductivity type semiconductor substrate and a second conductivity type semiconductor layer formed thereon, and the photodiode portion is formed on the same first conductivity type semiconductor substrate. in the photodetector element containing a circuit element forming a signal processing circuit, and the low impurity concentration semiconductor layer of the second conductivity type formed on the surface of the first conductivity type semiconductor substrate in the photodiode portion, the low in the photodiode portion A second conductivity type high impurity concentration semiconductor layer formed at a boundary between the impurity concentration semiconductor layer and the second conductivity type semiconductor layer and having an impurity concentration higher than the impurity concentration of the second conductivity type semiconductor layer; The low impurity concentration semiconductor layer has an impurity concentration lower than the impurity concentration of the high impurity concentration semiconductor layer. The portion facing the low impurity concentration semiconductor layer is completely surrounded by the low impurity concentration semiconductor layer, while the portion of the high impurity concentration semiconductor layer that does not face the low impurity concentration semiconductor layer is separated from the low impurity concentration semiconductor layer. It is exposed .
In a second type of the light receiving element with a built-in circuit according to the present invention, a photodiode portion is formed by a first conductive type semiconductor substrate and a second conductive type semiconductor layer formed thereon, and the photodiode portion is formed on the same first conductive type semiconductor substrate. in the circuit visceral photodetector signal processing circuit to form a part, and low impurity concentration semiconductor layer of the second conductivity type formed on the surface of the first conductivity type semiconductor substrate in the photodiode portion, in the photodiode portion A second conductivity type high impurity concentration semiconductor formed at a boundary between the low impurity concentration semiconductor layer and the second conductivity type semiconductor layer and having an impurity concentration higher than the impurity concentration of the second conductivity type semiconductor layer. A low impurity concentration semiconductor layer, wherein the impurity concentration of the low impurity concentration semiconductor layer is lower than the impurity concentration of the high impurity concentration semiconductor layer. A portion of the divided high impurity concentration semiconductor layer facing the low impurity concentration semiconductor layer is completely surrounded by the low impurity concentration semiconductor layer, while the divided high impurity concentration semiconductor layer is partially surrounded by the low impurity concentration semiconductor layer. A portion of the low concentration semiconductor layer that does not face the low impurity concentration semiconductor layer is exposed from the low impurity concentration semiconductor layer .
[0011]
[Action]
According to the first light receiving element with a built-in circuit according to the present invention, a low conductivity type semiconductor layer of the second conductivity type is formed on the surface of the semiconductor substrate of the first conductivity type in the photodiode portion. A high impurity concentration semiconductor layer of a second conductivity type is formed at a boundary between the low impurity concentration semiconductor layer and the second conductivity type semiconductor layer, and the low impurity concentration semiconductor layer in the high impurity concentration semiconductor layer Is a structure that is completely surrounded by the low-impurity-concentration semiconductor layer, so that the internal current resistance can be reduced at the same time as the diffusion current component can be reduced, and the response speed of the photodiode can be increased. be able to. At this time, since the depth of the high impurity concentration semiconductor layer is smaller than the depth of the low impurity concentration semiconductor layer, the decrease in photosensitivity is small.
According to the second light receiving element with a built-in circuit according to the present invention, a low conductivity type semiconductor layer of the second conductivity type is formed on the surface of the first conductivity type semiconductor substrate in the photodiode portion. A high impurity concentration semiconductor layer of the second conductivity type is formed at a boundary between the low impurity concentration semiconductor layer and the second conductivity type semiconductor layer, and the high impurity concentration semiconductor layer is divided into a plurality of regions. , the portion facing the low impurity concentration semiconductor layer at a high impurity concentration semiconductor layer of the people said divided husband, that is completely surrounded by the low impurity concentration semiconductor layer, a region where the photodiode portion is formed Can be suppressed, and the effect of preventing a decrease in optical sensitivity can be increased.
[0012]
【Example】
FIG. 1 is a schematic sectional view of one embodiment of the present invention. 9 is different from the conventional example of FIG. 9 in that a high-concentration N ⁺ -type diffusion layer 3 is buried over the N ⁻ -type diffusion layer 2 at the photodiode portion.
[0013]
FIG. 2 is a schematic sectional view of another embodiment of the present invention. In this embodiment, a vertical PNP transistor is added to the signal processing circuit of the light receiving element with a built-in circuit in the embodiment of FIG.
[0014]
3 to 5 are schematic cross-sectional views of each step for obtaining the structure of FIG. 2, but each step for obtaining the structure of FIG. 1 except for a portion relating to a vertical PNP transistor.
[0015]
First, as shown in FIG. 3, a low-concentration N− type diffusion layer 2 is simultaneously formed in a region where a photodiode is to be formed and a region where a vertical PNP transistor is to be formed in a P-type silicon substrate 1. The N ⁻ type diffusion layer 2 in the region where the vertical PNP transistor is to be formed is for collector separation. These diffusion layers can be formed separately, but the number of steps is increased.
[0016]
Next, as shown in FIG. 4, a high-concentration N ⁺ -type diffusion layer 3 is simultaneously formed in the region where the photodiode is to be formed and the region where the NPN transistor is to be formed. These diffusion layers can also be formed separately, but with additional steps. Subsequently, a P ⁺ -type diffusion layer 4 is buried in the element isolation region and the region where the vertical PNP transistor is to be formed.
[0017]
Further, as shown in FIG. 5, an N-type epitaxial layer 5 is grown on the entire surface, and a P ⁺ -type diffusion layer 6 is formed in the element isolation region and the collector terminal lead-out region of the vertical PNP transistor. An N-type base diffusion layer 7 is formed.
[0018]
Thereafter, the structure shown in FIG. 2 is obtained through a normal bipolar IC manufacturing process. That is, the P ⁺ -

type diffusion layers

8 and 8 serving as the base of the NPN transistor and the emitter of the vertical PNP transistor are formed, and finally the N ⁺ -type diffusion layer 9 serving as the emitter of the NPN transistor is formed.
[0019]
Through these steps, by implementing a circuit-integrated light-receiving element of FIG. 2, the internal series resistance of the photodiode with respect to the conventional example of FIG. 9, N ^- -type diffusion layer 2 and which shallower N ⁺ -type diffusion Due to the presence of layer 3, it is greatly reduced. While the sheet resistance of the N ⁻ type diffusion layer 2 is usually about 10 KΩ / □, the sheet resistance of the N ⁺ type diffusion layer 3 is about 20Ω / □, and the photodiode cathode side series resistance can be greatly reduced.
[0020]
As described in the section of the problem to be solved by the invention, in the structure of the conventional example shown in FIG. 9, if the impurity concentration of the N − -type diffusion layer 2 embedded in the photodiode portion is increased, the portion in that portion is reduced. As the carrier lifetime decreases, the optical sensitivity decreases. If the upper end of the N ⁻ type diffusion layer 2 is 2 μm from the photodiode surface and the lower end is 9 μm from the photodiode surface, and the incident light wavelength is 850 nm, the proportion of photocarriers generated in the N ⁻ type diffusion layer 2 is 36 It is estimated at .5%. N ^- 36.5 when photocarriers generated in the diffusion layer 2 is assumed to be an impurity concentration that does not contribute to the photocurrent, the optical sensitivity with respect to those of the structure of FIG. 8 ^- -type impurity concentration of the diffusion layer 2 The N %descend. On the other hand, in the structure of FIGS. 1 and 2, when the upper end of the high concentration N ⁺ type diffusion layer 3 is 2 μm from the photodiode surface and the lower end is 6.5 μm from the photodiode surface, the high concentration N ⁺ type The proportion of photocarriers generated in the diffusion layer 3 is estimated to be 25.7%. With this N ⁺ -type optical carriers generated impurity concentration of the diffusion layer 3 in this N ⁺ -type diffusion layer 3 is an impurity concentration that does not contribute to the current, in the structure of FIG. 1 and 2 are those of the structure of FIG. 8 In contrast, the decrease in light sensitivity is only 25.7%, and the light sensitivity can be improved by 10.8% with respect to the structure of FIG.
[0021]
FIG. 6 is a cross-sectional view of another embodiment for further improving the light sensitivity. In the structure of FIG. 6, the N ⁺ type diffusion layer 3 buried at a high concentration is divided into a plurality of regions, and the area of the N ⁺ type diffusion layer 3 is reduced while reducing the internal series resistance of the photodiode. , To suppress a decrease in light sensitivity.
[0022]
For example, when the N ⁺ -type diffusion layer 3 is not inserted, if the photodiode is a square of 1 mm × 1 mm and the cathode contact is formed on one side of the photodiode and light is irradiated on the entire surface, the internal series The resistance R is obtained by the same method as the calculation of the base resistance of the transistor (“Transistor Engineering”, P211 to 216, published by McGraw-Hill in 1962).
[0023]
(Equation 1)

[0024]
It becomes. On the other hand, consider a photodiode as shown in FIG. FIG. 7 is a plan view of the photodiode shown in FIG. This is because the photodiode has a square shape of 1 mm × 1 mm, and an anode contact 20 and a cathode contact 21 are provided opposite to both sides of the photodiode, and a 1 mm × 1 mm N ⁺ type diffusion layer 3 is formed at the PN junction of the photodiode. In this example,

square windows

22, 22... Having a side of 0.1138 mm are arranged in eight rows of eight at intervals of 0.010 mm, and the N ⁻ -type diffusion layer 2 is exposed from the windows. When the N ⁺ -type diffusion layer 3 having a sheet resistance of 20Ω / □ is inserted, assuming that light is irradiated near the anode contact 20, nine resistors having a sheet resistance of 20Ω / □ and a width of 10 μm and a length of 1 mm are arranged in parallel. And the internal series resistance is
[0025]
(Equation 2)

[0026]
It becomes. This corresponds to the worst case, and it is considered that when light is irradiated on the entire surface, the series resistance is lower than this.
[0027]
Further, the width of decrease in light sensitivity with respect to the structure of FIG. 8 is obtained from the ratio of the area of the N ⁺ type diffusion layer 3 to the area of the photodiode,
[0028]
[Equation 3]

[0029]
And can be greatly reduced. As described above, by applying the present invention, it is possible to simultaneously reduce the diffusion current component in the photodiode portion and reduce the series resistance of the cathode, thereby realizing a high-speed photodetector with a built-in circuit. Further, by forming the high-concentration N ⁺ -type diffusion layer buried in the photodiode portion shallowly and separately, the photosensitivity does not decrease. Further, the N ⁻ type diffusion layer buried in the photodiode portion is formed simultaneously with the N type buried diffusion layer for collector isolation of the vertical PNP transistor, and the high-concentration N ⁺ type buried diffusion layer is formed of the NPN transistor. By forming the collector buried diffusion layer at the same time, the photodetector with a built-in circuit according to the present invention can be realized without increasing the number of steps as compared with a normal bipolar IC forming step.
[0030]
【The invention's effect】
As described above, the photodiode portion constituted by the first conductivity type semiconductor substrate and the second conductivity type semiconductor layer formed thereon has the second conductivity type low impurity on the surface of the first conductivity type semiconductor substrate. Forming a high-concentration semiconductor layer of the second conductivity type at the boundary between the low-concentration semiconductor layer and the second-conductivity-type semiconductor layer, thereby reducing the diffusion current component of photocarriers. In addition, the reduction of the CR time constant of the photodiode can be realized at the same time, and a high-speed device with a built-in circuit can be realized.
[0031]
Further , by forming the depth of the high impurity concentration semiconductor layer smaller than the depth of the low impurity concentration semiconductor layer , and further forming the semiconductor layer in a divided manner, a decrease in photosensitivity can be prevented.
[0032]
The effect of the present invention is that a light-receiving element with a built-in circuit for optical space transmission, in which the photodiode junction capacitance is large because a large photodiode area is required, and a circuit for an optical pickup, in which the photodiode shape is long and the internal series resistance is large. Particularly large in the built-in light receiving element.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of one embodiment of the present invention.
FIG. 2 is a schematic sectional view of one embodiment of the present invention.
FIG. 3 is a schematic sectional view of one step for obtaining the structure of FIG. 2;
FIG. 4 is a schematic sectional view of one step for obtaining the structure of FIG. 2;
FIG. 5 is a schematic sectional view of one step for obtaining the structure of FIG. 2;
FIG. 6 is a schematic sectional view of another embodiment.
FIG. 7 is an example of a pattern for explaining features of the structure of FIG. 6;
FIG. 8 is a schematic cross-sectional view of an example of the related art.
FIG. 9 is a schematic cross-sectional view of an example of the related art.
[Explanation of symbols]
1 P-type silicon substrate 2 N ^- -type diffusion layer 3 N ⁺ -type diffusion layer 4 P ⁺ -type diffusion layer 5 N-type epitaxial layer 6 P ⁺ -type diffusion layer 8 P ⁺ -type diffusion layer 9 N ⁺ -type diffusion layer

Claims

第１導電型半導体基板とその上に形成した第２導電型半導体層によってフォトダイオード部を形成し、同一の第１導電型半導体基板上に信号処理回路を形成した回路内蔵受光素子において、
上記フォトダイオード部における上記第１導電型半導体基板の表面に形成された第２導電型の低不純物濃度半導体層と、
上記フォトダイオード部における上記低不純物濃度半導体層と上記第２導電型半導体層との境界部に形成されると共に、上記第２導電型半導体層の不純物濃度よりも高い不純物濃度を有する第２導電型の高不純物濃度半導体層
を備えて、
上記低不純物濃度半導体層の不純物濃度は、上記高不純物濃度半導体層の不純物濃度よりも低くなっており、
上記高不純物濃度半導体層における上記低不純物濃度半導体層に面する部分は、上記低不純物濃度半導体層によって完全に取り囲まれる一方、上記高不純物濃度半導体層における上記低不純物濃度半導体層に面しない部分は、上記低不純物濃度半導体層から露出している
ことを特徴とする回路内蔵受光素子。In a light receiving element with a built-in circuit in which a photodiode portion is formed by a first conductive type semiconductor substrate and a second conductive type semiconductor layer formed thereon, and a signal processing circuit is formed on the same first conductive type semiconductor substrate,
A second conductivity type low impurity concentration semiconductor layer formed on a surface of the first conductivity type semiconductor substrate in the photodiode portion ;
A second conductivity type formed at a boundary between the low impurity concentration semiconductor layer and the second conductivity type semiconductor layer in the photodiode portion and having an impurity concentration higher than the impurity concentration of the second conductivity type semiconductor layer. High impurity concentration semiconductor layer
With
The impurity concentration of the low impurity concentration semiconductor layer is lower than the impurity concentration of the high impurity concentration semiconductor layer,
The portion of the high impurity concentration semiconductor layer facing the low impurity concentration semiconductor layer is completely surrounded by the low impurity concentration semiconductor layer, while the portion of the high impurity concentration semiconductor layer that does not face the low impurity concentration semiconductor layer is A light-receiving element with a built-in circuit, which is exposed from the low impurity concentration semiconductor layer .

第１導電型半導体基板とその上に形成した第２導電型半導体層によってフォトダイオード部を形成し、同一の第１導電型半導体基板上に信号処理回路を形成した回路内蔵受光素子において、
上記フォトダイオード部における上記第１導電型半導体基板の表面に形成された第２導電型の低不純物濃度半導体層と、
上記フォトダイオード部における上記低不純物濃度半導体層と上記第２導電型半導体層との境界部に形成されると共に、上記第２導電型半導体層の不純物濃度よりも高い不純物濃度を有する第２導電型の高不純物濃度半導体層
を備えて、
上記低不純物濃度半導体層の不純物濃度は、上記高不純物濃度半導体層の不純物濃度よりも低くなっており、
上記高不純物濃度半導体層は複数に分割されており、
上記分割された夫々の高不純物濃度半導体層における上記低不純物濃度半導体層に面する部分は、上記低不純物濃度半導体層によって完全に取り囲まれる一方、上記分割された夫々の高不純物濃度半導体層における上記低不純物濃度半導体層に面しない部分は、上記低不純物濃度半導体層から露出している
ことを特徴とする回路内蔵受光素子。In a light receiving element with a built-in circuit in which a photodiode portion is formed by a first conductive type semiconductor substrate and a second conductive type semiconductor layer formed thereon, and a signal processing circuit is formed on the same first conductive type semiconductor substrate,
A second conductivity type low impurity concentration semiconductor layer formed on a surface of the first conductivity type semiconductor substrate in the photodiode portion ;
A second conductivity type formed at a boundary between the low impurity concentration semiconductor layer and the second conductivity type semiconductor layer in the photodiode portion and having an impurity concentration higher than the impurity concentration of the second conductivity type semiconductor layer. High impurity concentration semiconductor layer
With
The impurity concentration of the low impurity concentration semiconductor layer is lower than the impurity concentration of the high impurity concentration semiconductor layer,
The high impurity concentration semiconductor layer is divided into a plurality,
The portion of each of the divided high impurity concentration semiconductor layers facing the low impurity concentration semiconductor layer is completely surrounded by the low impurity concentration semiconductor layer, while the portion of each of the divided high impurity concentration semiconductor layers is A light receiving element with a built-in circuit, wherein a portion not facing the low impurity concentration semiconductor layer is exposed from the low impurity concentration semiconductor layer .

上記フォトダイオード部に形成された上記低不純物濃度半導体層は、上記信号処理回路部を構成するトランジスタ部のコレクタを上記第１導電型半導体基板から電気的に分離するためのコレクタ分離用第２導電型半導体層と同時に形成されたものである
ことを特徴とする請求項１または２記載の回路内蔵受光素子。 The photodiode portion of the low impurity concentration semi conductor layer formed on the first for the collector separation to electrically isolate the collector of the transistor portion constituting the signal processing circuit section from the first conductivity type semiconductor substrate 3. The photodetector with a built-in circuit according to claim 1, wherein the photodetector is formed simultaneously with the two-conductivity type semiconductor layer.