JP3540329B2 - ノイズ予測最尤検出の装置および方法 - Google Patents

Description

技術分野
本発明は、データ検出の装置および方法に関する。本発明は特に、部分応答（PR）信号方式および最尤シーケンス検出（MLSD）を使用する直接アクセス記憶装置（DASD）に適用することができる。
発明の背景
DASDシステムおよびデータ伝送システムでは、記憶装置から読み取られた信号、または伝送チャネルの出力で受信された信号は、隣接するシンボル間の干渉およびノイズの付加があるにもかかわらず、受信側で、最初に記憶されていたまたは送信側から伝送されたデータ（シンボル）シーケンスを表す可能性が最も高いシンボルのシーケンスに変換しなければならない。
シンボル間干渉（ISI）およびノイズがある場合に、コード化されていないデータ・シーケンスを検出するのに最適な受信機は、白色化整合（whitened−matched）フィルタと、それに続くISIトレリスに基づいて最尤シーケンス検出を実行するビタビ検出器からなる。PRML（部分応答最尤）システムでは、検出器の入力における複合ノイズは白色でなく、その性能は最適以下となる。PR4（PRクラス４）線形等化器はPRML検出器の入力で複合ノイズの電子ノイズ成分を強める傾向があるので、高い記録密度ではこの最適を下回る程度がより著しくなる。着色ノイズ（colored noise）に加えて、非線形ビット・シフトおよびヘッド非対称による非線形歪みがPRMLシステムの性能をさらに低下させる可能性がある。
国際特許出願PCT/WO97/11544号（IBM）には、NPML（ノイズ予測最尤検出）と呼ばれる、直接アクセス記憶装置でデータを検出するための方式が開示されている。これは、ノイズ予測／白色化フィルタをビタビ検出器のブランチ距離（branch metric）計算に組み込むことから生まれた。このNPML検出器は、PRML検出器に勝るかなりの性能の向上をもたらすことがシミュレーションから分かっている。
しかし、例えばランダム・アクセス・メモリ（RAM）を用いて、組み込んだ予測子／白色化子（whitener）を有限インパルス応答（FIR）フィルタのバンクまたは等価な表索引動作として実装すると、NPMLハードウェアを実現する際に一定レベルの複雑さが要求される。現在利用可能な実装技術のさらに別の難点は、高速クロック要件によって課される時間的な制約である。
IIR（無限インパルス応答）離散時間等価モデルで表される、ビタビ・アルゴリズムのチャネルへの適用は、1989年５月のA.Duel−Hallen等の刊行物「Delayed decision−feedback sequence estimation」、IEEE Trans.Commun.,COM−37,428〜436ページで研究されている。この参考文献の手法では、IIRフィルタをビタビ検出と組み合わせたフィードバック・フィルタを有する、決定フィードバック等価プレフィルタを想定している。これに対して、本発明では、ビタビ検出器に組み込んだ、順方向部分応答または汎用部分応答線形等化器、およびノイズ白色化IIR予測子を考慮する。
発明の目的
本発明の主目的は、NPML検出器のためのノイズ予測／白色化機構をより効率的かつ簡単に実現することである。
本発明の別の目的は、ノイズ予測プロセスのために、ビタビ検出器のバス・メモリからの過去の決定を利用する、部分応答最尤検出方式を考案することである。
本発明の別の目的は、読取りヘッドの非対称および受信機中のDCオフセットを補償できるようにする最尤検出器のための追加機構を使用可能にすることである。
発明の概要
本発明は、無限インパルス応答（IIR）ノイズ予測子および白色化フィルタをビタビ検出器に組み込んだ、部分応答信号方式の最尤検出器（INPML）を提供するものである。追加機能として、DCオフセットを補償するためにDC（ゼロ周波数）ノッチ・フィルタを設けることもできる。さらに、INPML検出器のブランチ距離計算に組み込まれ、信号非対称およびDCオフセットを動的に補償する、追加の補償方法も提供することもできる。
本発明の利点は、簡単に実装することができるだけでなく、検出器の性能を損なわないことである。本発明にはさらに、既存のPRMLシステムに「便乗（piggy−backed）」させることができ、したがって複雑かつコストのかかる作業である全く新規のチャネル・アーキテクチャの開発および実装が不要となるという重要な利点もある。DCノッチ・フィルタまたはDC補償方法を追加することで、INPML検出器はDCオフセットの影響を全く受けなくなり、様々なタイプの非線形性、特にヘッド非対称に対してトレラントかつロバストになり、かつデジタル磁気記録システムのさらに別の欠陥である熱変動（thermal asperity）に対してトレラントになる。
以下に、図面を参照して本発明の実施形態について述べる。
図面のリスト
第１図は、本発明を実装することができるPRML検出器を示すブロック図である。
第2A図は、単極組込みIIRノイズ予測子を有する、本発明による最尤検出器を示すブロック図である。
第2B図は、第2A図の本発明の最尤検出器のIIRノイズ予測子の等価な代替実装を示す図である。
第３図は、第2A図のINPML検出器の４状態トレリスを示す図である。
第４図は、２つの極および２つのゼロを有する組込みIIRノイズ予測子が設けられた、本発明による代替最尤検出器を示すブロック図である。
第５図は、正規化線形記録密度PW50/T≒2.86を有するチャネルについて、本発明のINPML検出器も含めた様々なML検出器についてのビット・エラー確率を示す図である。
第６図は、所与のビット・エラー確率について、やはりINPML（４状態）も含めた様々なML検出器の相対SNRを、PW50/Tの関数として示す図である。
第7A図は、追加の組込みDCノッチ・フィルタを有する本発明のINPML検出器を示すブロック図である。
第7B図は、カスケード式DCノッチ・フィルタを（等化器と検出器の間に）有するINPML検出器の第１の配置を示す概略図である。
第7C図は、カスケード式DCノッチ・フィルタを（等化器の前に）有するINPML検出器の第２の配置を示す概略図である。
第８図は、DCオフセットおよびヘッドの非対称を補償するために使用される、RAMベースの動的非線形推定を示す図である。
第９図は、非対称推定を行う場合および行わない場合のINPML検出器のビット・エラー確率を示す図である（チャネルPW50/T≒2.86）。
詳細な説明
第１図は、データ記録システム用の既知のPRMLチャネル・アーキテクチャを示すブロック図である。このようなシステムは、上述の国際特許出願PCT/WO97/11544号にも記載されている。
顧客データI_nは、エンコーダ12でレート8/9RLL（ランレングス制限）コードによってコード化され、シリアライザ13で逐次化され、プリコーダ14で1/（１▲＋▼D²）演算によって事前コード化された後で、書込みヘッド15によって２進数a_n∈｛−1,＋１｝の形でディスク11に書き込まれる。ここでＤは単位遅延演算子（unit delay operator）であり、▲＋▼は２を法とした加算を意味する。前記ディスク11から顧客データを受信すると、アナログ信号ｒ（ｔ）が読取りヘッド15によって生成され、読取りヘッドの出力から供給される。次いで、信号ｒ（ｔ）はアーム電子回路16を介して可変利得増幅器（VGA）回路17に印加される。VGA回路17の出力信号は、まずアナログ低域フィルタ18（LPF）を使用して低域フィルタリングされ、次いでアナログ／デジタル（A/D）変換器19でデジタル形態x_nに変換される。A/D変換器19およびVGA増幅器17の機能はそれぞれ、タイミング回復および利得制御ループ20/26および21/26によって制御される。アナログ低域フィルタ18は、A/D変換器19の飽和を回避し、デジタル等化器22をサポートするために、より高い周波数を増強するフィルタであることが好ましい。A/D変換器19の出力のデジタル・サンプルx_n（第１図の直線Ａ）は、まずデジタル等化器22によってPR4信号サンプルにシェーピングされ（第１図の直線Ｂ）、次いでデジタル・ノイズ・サンプルy_nの形で最尤検出器回路10（ML検出器）に渡される。ML検出器10の出力データ（すなわち第１図の直線Ｃ上の最終決定）は、１▲＋▼D²演算を実行する逆プリコーダ23を用いて逆事前コード化された後で、並列化機構24を介して、

8/9RLLコード用のレート9/8デコーダ25に供給される。第１図でML検出器の後に続く逆プリコーダ機能23は、別個の機能ブロックにする（図示）ことも、ML検出器のトレリス（生き残り（survivor）パス・メモリ）に組み込むこともできる。
上述の国際特許出願PCT/WO97/11544では、最尤検出器10は、有限インパルス応答（FIR）フィルタ／予測子を使用して入力信号のノイズ内容を推定するノイズ予測最尤検出器（NPML検出器）である。
発明の第１の実施形態
本発明は、PRMLデータ記録チャネルの最尤検出器部分を改善するものである。その原理を、第１図のML検出器部分10を表す第2A図のブロック図に示す。線30（Ｂで示す）に現れるPR4等化サンプルy_nは、本発明によるノイズ予測処理によって修正され、サンプルz_nとしてビタビ検出器31に供給され、これがその出力32から、ビタビ検出器の遅延最終決定（Ｃで示す）である回復したデータ・シンボル

予備（preliminary）シンボル（パス履歴決定）

器におけるこれらの状態ごとの演算は、二重線の信号の流れで第２図に記号で表してある。

こうして、ノイズ予測子は、第2A図に示すように、最尤検出配列中に（各状態ごとに）組み込まれた無限インパルス応答装置である。この配列を、以下ではINPML検出器（「無限インパルス応答ノイズ予測最尤」検出器）と呼ぶ。以下でその動作について記述する。
y_nは、PR4デジタル等化器の出力、第１図および第2A図の線Ｂであるとする。この場合、この出力は、ノイズレス公称値−２、０、＋２、および着色ノイズ、すなわち
y_n＝a_n−a_n-2＋w_n （１）
を有する、PR4データ信号からなる。ここで、a_n∈｛−1,＋１｝は、レート1/Tで磁気媒体に書き込まれたコード化／事前コード化データ・シーケンスを示し、w_nはデジタル部分応答等化器の出力の着色ノイズ・シーケンスを表す（Ｔはチャネル・コード化ビットの時間間隔であり、添字ｎは瞬間nTを示す）。（１）の着色ノイズ成分w_nのパワーは、ノイズ予測によって減少させることができる。
第2A図は、ビタビ検出器に組み込まれる単一係数IIR予測子の基本概念を示す図である。その基本原理は以下のように説明することができる。

が、単極IIR予測エラー（白色化）フィルタのＤ変換を示すものとする。この場合、

すなわち線28上で

Ｅ（Ｄ）の出力の白色化ノイズ・シーケンスＤ変換は、

で与えられ、ここで

である。（３）中のｗ（Ｄ）は（１）の着色ノイズ・シーケ

（４）および（５）で記述し、第2A図に示した単極IIR予測子フィルタ35は、第2B図に示すように実装することもできる。このIIR予測子35bも、線28でノイズ・

方程式（５）およびPR4信号方式は、単極IIR予測子を含む４状態ML検出器を規定する。s_j（ｊ＝０、１、２、３）が４状態PR4トレリスのｊ番目の状態を示す場合には、（１）および（３）に鑑みて、状態遷移s_j→s_kに対応するビタビ検出器の時間nTにおけるブランチ距離は、

の形を取り、ここでa_nおよびa_n-2（s_j）は仮定した状態

連する予測ノイズ・サンプルである。具体的に言うと、（５）の再構築されたPR4サンプル（a_n-1−a_n-3）は、実際には、状態S_jに関連するビタビ検出器のパス・メモリ

単極IIR予測子／白色化フィルタを備えた４状態INPML検出器は、第３図に示すトレリスに従って動作する。瞬間nTにおけるあらゆる状態は
状態距離:J_n（０）、J_n（１）、J_n（２）、J_n（３）

（３）
に関連している。
第３図のトレリス・ブランチに示すブランチ距離は以下のように計算される。

次の瞬間（ｎ＋１）Ｔにおける状態距離およびノイズ推定は以下のように計算される。

α＝０に設定することにより、INPML検出器は従来の４状態PRML検出器となる。
発明の第２の実施形態
次に、第４図のブロック図に関連して、本発明のINPML検出器のノイズ予測子の代替実施形態について説明する。この場合には、予測エラー（白色化）フィルタは２つの極および２つのゼロを含む。
第４図の予測子45は、第2A図の予測子35と同様にビタビ検出器のその他の部分に接続される。つまり、線28a

入力28aに現れる

単位遅延エレメント47および48で２回遅らされ、次いで乗算器49で因数［−（α_２＋β_２）］をかけられ、次いで加算装置50中で線51、52、および53上の「補助」信号と組み合わされ、

「補助」信号は、以下のように得られる。線51上の信号は、遅延装置47の出力に乗算器54中で因数［−（α_１＋β_１）］をかけることによって生じる。線52上の信号は、単位遅延手段55で遅らせた

乗算器56中で因数［−α_１］をかけることによって生じる。線53上の信号は、単位遅延手段55および57で２回遅らせた

乗算器58中で因数［−α_２］をかけることによって生じる。IIRノイズ予測子45は変換関数

を実行する。

で、２極２ゼロIIR予測エラー（白色化）フィルタのＤ変換を表すものとする。この場合、Ｅ（Ｄ）の出力での白色化ノイズ・シーケンスのＤ変換は、

で与えられ、ここで

である。（９）中のｗ（Ｄ）は（１）の着色ノイズ・シーケンスのＤ変換を表し、

２極/2ゼロ予測フィルタを介したその予測値を示す。

（Ｄ）は、以下の再帰的方程式を満たす。

方程式（11）およびPR4信号方式は、２ゼロ/2極IIR予測子を含む４状態ビタビ検出器を規定することができる。s_j（ｊ＝０、１、２、３）が４状態PR4トレリスのｊ番目の状態を示す場合には、（１）および（９）に鑑みて、状態遷移s_j→s_kに対応するビタビ検出器の時間nTにおけるブランチ距離は、

の形を取り、ここでa_nおよびa_n-2（s_j）は仮定した状態遷移s_j→s_kによって決定され、

状態s_jに関連するノイズ推定である。ここで、前述の実施形態の場合と同様に、各状態遷移ごとのブランチ距離（12）を、（11）による

から明示的に計算することができる。
同じ手法に従って、対応するブランチ距離方程式を有する１ゼロ/2極IIR予測子フィルタの再帰的方程式を容易に導くことができる（（８）でβ_２＝０とする）。同様に、対応するブランチ距離方程式を有する２極IIR予測子フィルタの再帰的方程式を得ることもできる（（８）でβ_１＝０、β_２＝０とする）。
性能（本発明によって得られる改善）
磁気記録チャネルでは、PW50をチャネルのステップ応答の振幅50％の点におけるパルス幅、Ｔをチャネルコード化ビットの持続時間として0.5≦PW50/T≦3.5の範囲全体では、多くても２つの極および２つのゼロしか有さないIIR予測子が、ノイズ源に関わりなく、すなわち電子ノイズであるかディスク・ノイズであるか、またはそれらの組合せであるかに関わりなく可能な限り最高の性能をもたらすことが分かっている。具体的に言うと、0.5≦PW50/T≦2.7では、２つの極および１つのゼロからなるIIR予測子で可能な限り最高の性能が達成され、2.7＜PW50/T≦3.5では、２つの極および２つのゼロからなるIIR予測子で可能な限り最高の性能が達成される。主なノイズ源が電子ノイズである場合には、単極IIR予測子を有するINPML検出器は、広範囲の線形記録密度でPRML検出器に優る大幅な性能利得を提供する。
INPML検出を利用する磁気記録システムのエラー性能は、コンピュータ・シミュレーションで研究されている。第５図は、PW50/T≒2.86のチャネル・モデルについてのシミュレートした４状態INPML検出器および４状態NPML検出器のビット・エラー確率を示す図である。曲線２は、単極予測子を有するINPML4（４状態INPML）の性能を示し、曲線１（PRML）および３（EPRML）と比較すると、それぞれ2dBおよび0.5dBのノイズ・マージンの利得が得られる。曲線４は、Ｎ＝４予測子係数を有する４状態NPMLに対応する。曲線３と比較すると、0.4dBの追加利得が得られる。最後に、曲線５は、２ゼロおよび２極IIR予測子を有する４状態INPML検出器に対応する。曲線４と比較する追加の0.2dBが得られ、PRMLと比較すると2.7dBの利得が得られる。
第６図は、Ｎ＝４予測子係数を有する４状態NPML、単極IIR予測子を有する４状態INPML、およびEPRMLについて、ビット・エラー確率Pb＝10^-5を達成するのに必要とされるPRMLシステムに対する相対SNR（信号対雑音比）を、ローレンツ・チャネル・モデルの正規化線形密度PW50/Tの関数として示す図である。曲線１は基準となるPRMLシステムに対応する。曲線２は、８状態EPRMLシステムに対応し、曲線３および４はそれぞれ、単極IIR予測子フィルタを有する４状態INPML、および４状態NPML/N＝４に対応する。単極INPMLシステムが性能的にNPMLシステムに非常に近いこと、およびそれらが両方とも任意の線形記録密度でその他全てのシステムより優れた性能をもたらすことが分かった。
さらなる改善（追加の特徴）
（ａ）ノッチ・フィルタを含む
前述した本発明のINPML検出器のさらなる改善は、DCノッチ・フィルタを組み込んでDCオフセットに対する感度をなくすことによって達成することができる。
デジタル・ノッチ・フィルタの変換関数は、ノッチの位置および幅を特徴づける２つのパラメータを有する２次有理関数で与えられる（P.Regalia、S.K.Mitra、およびP.P.Vaidyanathanによる論文［The Digital All−Pass Filter:A Versatile Signal Processing Building Block」、PROCEEDINGS of the IEEE、VOL.76、19〜37ページ、1988年１月を参照のこと）。INPML検出器のDCオフセットに対する感度は、DCにノッチを有するこのようなフィルタを利用することによってなくすことができる。デジタルDCノッチ・フィルタの変換関数は

で与えられることが分かっており、ここでｂはノッチの幅を決定する定数である。DCにおけるノッチが非常に狭い場合には、ｂは１に非常に近くなるように選択しなければならない。この場合には、（１＋ｂ）/2≒１であり、ノッチ・フィルタの変換関数は

に簡略化される。
DCにノッチを有するデジタル・フィルタは実装が非常に簡単であり、また乗算器を必要としない。同様に、DCノッチ・アナログ・フィルタの変換関数は、

で与えられ、ここで、ｃはノッチの幅を決定する定数である。ノッチが非常に狭い場合には、ｃはゼロに非常に近くなるように選択しなければならない。
DCノッチ・フィルタは、白色IIR予測子の一部としてINPML検出器に組み込むことも、INPML検出器にカスケード接続することもできる。第7A図、第7B図、および第7C図は、DCノッチ・フィルタを有するINPML検出器の考えられる３つの構成を示すブロック図である。第7A図では、DCノッチ・フィルタ44aは、ビタビ検出器31の第２の出力とその入力の間のフィードバック・パスに含まれ、このパスはIIR予測子35も含む。第7B図の構成では、ノッチ・フィルタ44bはデジタル等化器22とINPML検出器10の間に挿入され、したがってサンプルy_nをその入力で受信する。第7C図の場合では、ノッチ・フィルタ44cはデジタル等化器22の前にある。同じ手法を、NPMLや非適応性DFE（決定フィードバック等化器）、FDTS（固定遅延ツリー構造探索）検出器など、その他のDC感度検出器に適用できることは明らかである。要約すると、DCノッチ・フィルタによってINPMLは、
DCオフセットの影響を全く受けなくなり、
MR（磁気抵抗）ヘッドの非対称に対してトレラントとなり、
熱変動に対してトレラントとなる。
（ｂ）INPML検出と組み合わせた適応性非対称およびDC推定
MRヘッドは、リードバック（readback）信号に非対称を導入する非線形変換器である。正のピークと負のピークは30％程度振幅が違う可能性がある。DCノッチ・フィルタにカスケード接続されたPRMLやINPMLなど、DCに反応しない検出器は、わずかなヘッド非対称に対して非常にトレラントになり、性能はわずかしか低下しない。大きなヘッド非対称による性能の大きな損失は、INPML検出器のブランチ距離計算に組み込まれた非対称推定／補償アルゴリズムによって回復することができる。以下の一般的な信号非対称モデルを考慮する。

次いで、第３図にそのトレリスを示す４状態INPML検出器のブランチ距離計算を、以下のように修正しなければならない。

次の瞬間（ｎ＋１）Ｔでの状態距離およびフィードバック推定は、以下のように計算される。

非線形関数ｆ（a_n、a_n-2）の値は、製造中に特定のヘッドおよび媒体の組合せについて推定し、次いで固定された所定値としてINPML検出器のブランチ距離計算装置で使用することができる。
別法として、３つの値を動的に推定するアルゴリズムを使用することもできる。動的推定は、時間間隔ごとに１つのメモリ位置を更新する表索引確率勾配アルゴリズム（table look−up stochastic gradient algorithm）によって達成することができる。INPML検出器のパス・メモリからの遅延決定、

これらの決定は、次いで、対応する値が記憶されたRAMのメモリ位置へのアドレスとなる。時間nTにおける対応する値を含む４つのメモリ位置を有するRAMの簡単な概略図を、第８図に示す。次の瞬間（ｎ＋１）Ｔで、

によってアドレス指定されるメモリ位置の内容は、以下のアルゴリズムに従って更新される。

ここで、y_n-dは、遅延し、非線形にひずんだ受信信号であり、μは小さな定数である。上記アルゴリズムは、その他の形態の非線形正の矯正に適用することもできる。一般に、非線形関数ｆ（．）が依存するシンボルの数が、RAMのサイズを決定する。
以下の非対称モデルは、シミュレーションに使用された。

このモデルは基本的に、２次の非線形性をDCオフセットと結合させたものである。このシミュレーションでは、δ＝0.1、すなわち33％の非対称、およびDC＝0.05が選択されている。
非対称補償を行う場合および行わない場合のINPML検出器の性能
第９図は、PW50/T≒2.86のチャネル・モデルで電子ノイズおよびヘッド非対称がある場合の、単極予測子を有する４状態INPML検出器のエラー性能を示す図である。ヘッド非対称は33％である。曲線１は非対称補償を行わないINPMLの性能を示す。曲線２および３は、それぞれμ＝0.05およびμ＝0.005である、適応性非対称推定と組み合わせたINPMLに対応する。最後に、曲線４は、理想的な非対称推定／補償を行ったINPMLの性能を示す。これらの性能の結果は、動的推定方法が理想的な推定の性能を達成できることを示す。
デジタルまたはアナログ実装
完全にデジタルな実装の他に、第2A図、第2B図、第４図、および第７図のINPML検出器10に示すエレメント全てまたはその一部を、アナログ回路技術で実装することができることに留意されたい。

Claims (16)

1. ノイズ予測を伴う最尤シーケンス検出のための手段（10）を含む、パーシャルレスポンス等化器を通過したコード化されたデータ・シーケンスおよびコード化されていないデータ・シーケンスの検出器であって、
   最尤シーケンス検出手段に組み込まれた無限インパルス応答（IIR）ノイズ予測子（35、45）を含むことを特徴とする検出器。
2. 前記無限インパルス応答ノイズ予測子（35）が、変換関数αD/（１−αＤ）を実行し、αが事前に選択した倍率、Ｄが単位遅延演算子である、請求項１に記載の検出器。
3. 前記無限インパルス応答ノイズ予測子（45）が、変換関数［−（α_１＋β_１）Ｄ−（α_２＋β_２）D²］／［（１＋α₁D＋α₂D²）］を実行し、α_１、α_２、β_１、およびβ_２が事前に選択した倍率、Ｄが単位遅延演算子である、請求項１に記載の検出器。
4. 前記無限インパルス応答ノイズ予測子（35）が、
   

   

   
5. 前記無限インパルス応答ノイズ予測子（45）が、
   

   

   を含む２極かつ２ゼロのフィルタである、請求項３に記載の検出器。
6. 減算手段（46）が、
   

   

   
7. 変換関数（１−D²）
   

   
8. 前記無限インパルス応答ノイズ予測子（35;45）のフィルタ機能が、２つ以下の極および２つ以下のゼロを有する、請求項１に記載の検出器。
9. 無限インパルス応答ノイズ予測子（35;45）を含む最尤検出手段（10）に組み込まれた、またはこれとカスケード接続された、DCオフセットを補償するためのDCノッチ・フィルタ（44）をさらに含む、請求項１に記載の検出器。
10. 無限インパルス応答ノイズ予測子（35;45）を含む前記最尤検出手段（10）の少なくとも一部が、アナログ回路技術で実装される、請求項１から９のいずれか一項に記載の検出器。
11. ノイズ予測を行う最尤シーケンス検出に基づく、パーシャルレスポンス等化器を通過したコード化されたデータ・シーケンスまたはコード化されていないデータ・シーケンスの検出方法であって、
    無限インパルス応答（IIR）ノイズ予測手順が、最尤シーケンス検出プロセスと一体化されることを特徴とする検出方法。
12. 前記無限インパルス応答ノイズ予測が、パーシャルレスポンス
    

    
13. 無限インパルス応答ノイズ予測手順が変換関数αD/（１−αＤ）を実行し、αが事前に選択した倍率、Ｄが単位遅延演算子である、請求項11または12に記載の検出方法。
14. 無限インパルス応答ノイズ予測手順が、変換関数［−（α_１＋β_１）Ｄ−（α_２＋β_２）D²］／［（１＋α₁D＋α₂D²）］を実行し、α_１、α_２、β_１およびβ_２が事前に選択した倍率、Ｄが単位遅延演算子である、請求項11または12に記載の検出方法。
15. 前記無限インパルス応答ノイズ予測手順が、最尤シーケンス検出プロセスのトレリスの各状態ごとに１回ずつ、複数回実行される、請求項11に記載の検出方法。
16. 遅延決定
    

    

    （．）を含むメモリをアドレス指定し、こうしてメモリから得られた
    非線形性信号推定値を、無限インパルス応答ノイズ予測手順を含む最尤シーケンス検出プロセスの各状態についてのブランチ距離計算に使用するステップと、
    それと同時に、
    

    

    に従う確率勾配手順によって、メモリに含まれる非線形性の推定値
    

    

    を含む、DCオフセットを補償し、読取りヘッドの非対称を補償する手順を含む、請求項11に記載の検出方法。

Images