JP3539604B2 - モータ駆動回路 - Google Patents
モータ駆動回路 Download PDFInfo
- Publication number
- JP3539604B2 JP3539604B2 JP05624996A JP5624996A JP3539604B2 JP 3539604 B2 JP3539604 B2 JP 3539604B2 JP 05624996 A JP05624996 A JP 05624996A JP 5624996 A JP5624996 A JP 5624996A JP 3539604 B2 JP3539604 B2 JP 3539604B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- collector
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
- H02P6/00—Arrangements for controlling synchronous motors or other dynamo-electric motors using electronic commutation dependent on the rotor position; Electronic commutators therefor
- H02P6/08—Arrangements for controlling the speed or torque of a single motor
- H02P6/085—Arrangements for controlling the speed or torque of a single motor in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はモータの駆動回路に関するものである。
【０００２】
【従来の技術】
例えば、３相ブラシレスモータの駆動回路は図６に示すように制御回路６０から各相に対し一対ずつの制御信号を出力し、それによってドライブトランジスタ（出力トランジスタ）Ｔ１〜Ｔ６を駆動してモータコイルＬ1、Ｌ2、Ｌ3に駆動電流を供給するようになっている。
【０００３】
この場合、各相に一対ずつ設けられたトランジスタのうち、Ｔ１、Ｔ３、Ｔ５はそれがＯＮすると、コイルに電流を与え、一方、Ｔ２、Ｔ４、Ｔ６はそれがＯＮすると、コイルから電流を取り込んでグランドに流すようになっており、例えば一対のトランジスタＴ１とＴ２が同時にＯＮすることはない。
【０００４】
Ａ１、Ａ２、Ａ３はモータコイルに接続される端子を示している。６１は電源ラインである。Ｄ１、Ｄ２、Ｄ３はＯＲ回路を成すダイオードである。６２はトランジスタＴ１、Ｔ３、Ｔ５の飽和を防止するための増幅器であり、その反転端子（−）にはダイオードＤ１、Ｄ２、Ｄ３が接続され、非反転端子（＋）には電圧ＶM−Ｖ１が印加されている。この電圧は飽和防止レベルを決めるものである。
【０００５】
増幅器６２の出力は制御回路６０へ帰還され、制御回路６０の出力を前記飽和を回避するように成す。具体的には増幅器６２はトランジスタＴ１、Ｔ３、Ｔ５のコレクタ・エミッタ間電圧ＶCEを飽和防止レベルＶ１と比較し、ＶCEがＶ１より低くならないようにする。出力トランジスタＴ１〜Ｔ６を飽和領域で駆動するとリニアリティが悪くなってモータの回転特性が悪くなり、騒音が酷くなる。そこで、上記飽和防止の回路を設けているのである。ただし、図では上側のトランジスタＴ１、Ｔ３、Ｔ５の飽和を防止する回路のみを示している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記モータ駆動回路における出力トランジスタの飽和防止は、その出力トランジスタのコレクタ・エミッタ間電圧ＶCEを強制的に設定して出力トランジスタが飽和しないようにしているため出力トランジスタのバラツキを考慮せざるを得ない。従って、飽和防止レベルＶ１は充分にマージンを持った値で設計される。その結果、ＶCEを充分には小さくできず、無効電圧が増加して駆動トルクが落ちるという欠点があった。
【０００７】
本発明はこのような点に鑑みなされたものであって、出力トランジスタによる無効電圧を充分抑えて駆動トルクを向上させた飽和防止型のモータ駆動回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため本発明では、電源ラインとグランド電位間にＮＰＮ型の第１、第２トランジスタをそれらのコレクタ・エミッタ路が直列になるように接続し、その接続中点をモータコイルに接続するとともに前記電源ライン側に接続された第１トランジスタのベースに制御回路から制御電流を与えて第１トランジスタから前記モータコイルにドライブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第３、第４トランジスタから成るカレントミラー回路を設け、該カレントミラー回路の入力側を成す第３トランジスタのベース及びコレクタをダイオード回路を介して前記制御回路に接続するとともに前記ダイオード回路のカソード側にベースが接続されたＰＮＰ型の第５のトランジスタを設け、この第５のトランジスタのエミッタを前記カレントミラー回路の出力側を成す第４トランジスタのコレクタ及び前記第１トランジスタのベースにするとともに第５トランジスタがＯＮしたとき、そのＯＮ状態を一定に維持するようなフィードバックをかけるため第５トランジスタのコレクタを前記制御回路に接続した構成としている。
【０００９】
また、本発明では、電源ラインとグランド電位間にＮＰＮ型の第１、第２トランジスタをそれらのコレクタ・エミッタ路が直列になるように接続し、その接続中点をモータコイルに接続するとともに前記電源ライン側に接続された第１トランジスタのベースに制御回路から制御電流を与えて第１トランジスタから前記モータコイルにドライブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第３、第４トランジスタから成るカレントミラー回路を設け、該カレントミラー回路の入力側を成す第３トランジスタのベース及びコレクタをダイオード回路を介して前記制御回路に接続するとともに前記ダイオード回路に並列に抵抗分圧回路を接続し、この抵抗分圧回路の分圧点にベースが接続されたＰＮＰ型の第５のトランジスタを設け、この第５のトランジスタのエミッタを前記カレントミラー回路の出力側を成す第４トランジスタのコレクタ及び前記第１トランジスタのベースに接続するとともにコレクタを前記制御回路に接続して第５トランジスタにフィードバックをかける構成としている。
【００１０】
【発明の実施の形態】
図１において、１１は制御回路である。１はトルク指令電圧ＥCが入力される入力端子、２はトルク指令基準電圧ＥCRが入力される入力端子である。３はＥCとＥCRの差電圧を電流変換して出力するコントロールアンプであり、その出力電流は抵抗４を通してグランドへ流れる。このとき抵抗４に生じる電圧ＶAが電流帰還アンプ５に入力される。
【００１１】
電流帰還アンプ５の反転端子（−）には、後述する帰還電流が与えられる。電流帰還アンプ５の出力電流は波形合成回路７へ与えられる。３相ブラシレスモータ１２の各位置センサ（ホール素子）から得られる信号がホール入力端子Ｈ１〜Ｈ６を介してホールアンプ６へ供給される。ホールアンプ６の出力は波形合成回路７で電流Ｉ1と合成され、各相のコイルＬ1、Ｌ2、Ｌ3のための出力回路にドライブ用の制御電流を供給する。
【００１２】
出力回路１３、１４、１５は同一の構成であるので、出力回路１３のみについて説明する。電源ライン８に対しＰＮＰ型のトランジスタＱ１とＱ２で構成されるカレントミラー回路が接続される。このカレントミラー回路の入力側トランジスタＱ１のベースとコレクタにダイオードＱ３のアノード側が接続され、そのダイオードＱ３のカソード側は波形合成回路７に接続されている。ＩＣの場合、ダイオードＱ３はトランジスタで形成してもよい。
【００１３】
ダイオードＱ３のカソードにベースが接続されたＰＮＰ型のトランジスタＱ４が設けられている。このトランジスタＱ４のエミッタはカレントミラー回路の出力側トランジスタＱ２のコレクタと接続され、その接続中点が上側の出力トランジスタＴ１のベースに接続される。
【００１４】
トランジスタＱ４のコレクタは波形合成回路７と電流帰還アンプ５に図示の如く接続されており、そのコレクタ電流は電流帰還アンプ５の出力電流に重畳されて波形合成回路７へ帰還される。
【００１５】
下側の出力トランジスタＴ２のベースは波形合成回路７からの出力電流によって駆動される。この出力トランジスタＴ２のエミッタは端子９に外付けされた抵抗１０に接続される。その抵抗に生じる電圧は電流帰還アンプ５の反転端子（−）へ印加される。モータコイルに流れる電流はトルク指令電圧によって決まるが、電圧帰還アンプ５、抵抗１０で構成される回路は、その電流を一定に保持するように働く。
【００１６】
今、図１はトランジスタＴ１とＴ４、Ｔ６がＯＮしている状態を示している。トランジスタＴ１のエミッタから出力される電流ＩO1は端子Ａ1からコイルＬ1を流れ、更にコイルＬ2を通って端子Ａ2に流れ込むものと、コイルＬ3を通って端子Ａ３に流れ込むものとに分かれる。電流ＩO2はトランジスタＴ４を通して抵抗１０に流れ、また電流ＩO3はトランジスタＴ６を通して抵抗１０に流れる。従って、抵抗１０を流れる電流ＩOはＩO2とＩO3を加算したものとなる。
【００１７】
さて、このとき、ＩO1が大きくて端子Ａ1の電圧が高くなると、トランジスタＴ１のコレクタ・エミッタ間電圧ＶCEが小さくなり、そのまま放っておくと、飽和してしまう。しかし、本実施形態の回路では、トランジスタＴ１のベース電流を減少させることによってトランジスタＴ１が飽和するのを防止するようになっている。即ち、Ａ1点の電位がＶM−２ＶF以上になろうとした場合を考える。ここで、ＶMは電源ライン８の電圧であり、ＶFはトランジスタのベース・エミッタ間導通電圧である。
【００１８】
今、Ａ1点の電圧がＶM−２ＶFになった場合、トランジスタＴ１のベース電位はエミッタ電位よりＶF高いので、ＶM−ＶFとなる。一方、ダイオードＱ３のカソード側の電位はＶMよりも２ＶF低いからＶM−２ＶFとなる。このため、トランジスタＱ４のエミッタとベース間にはＶFの電圧がかかり、トランジスタＱ４がＯＮする。そのためトランジスタＴ１のベース電流が減少する。
【００１９】
このように、ベース電流が減少すると、トランジスタＴ１のＶCEも小さくなる。そして、この小さくなったＶCE’に対応するリニア領域でトランジスタは動作することになる。すなわち、先にトランジスタＴ１が動作していたときのＶCE”（ＶCE’よりも大きい）のもとではエミッタ電位が上がることによって飽和してしまうが、ベース電流を減少させてＶCE”よりも小さなＶCE’に移行させることによってリニア領域で動作させるのである。
【００２０】
トランジスタＱ４のコレクタ電流Ｉ1’は波形合成回路７を介してトランジスタＱ４のベースに帰還され、トランジスタＱ４のＯＮ状態が一定に保持される。これによってトランジスタＴ１のエミッタ電位はＶM−２ＶFに制限された状態に保持される。
【００２１】
トルク指令電圧によってＩO1が小さくなると、トランジスタＴ１のエミッタ電位がＶM−２ＶFよりも低下するので、トランジスタＱ４のエミッタ・ベース間はカットオフされ、トランジスタＱ４はオフになる。
【００２２】
図３は横軸にモータコイルに流れる全電流ＩOをとり、縦軸にトランジスタＴ１のＶCEをとって本発明の効果を示している。同図において、（イ）はトランジスタＴ１単体の特性であり、（ロ）は本実施形態による飽和防止（上側トランジスタＴ１の飽和防止）特性、（ハ）は従来の対応する飽和防止特性を示している。これから分かるように本発明では、トランジスタの特性（イ）に充分近づけることができ、その分、無効電圧を少なくでき、効率良くモータを駆動できることになる。
【００２３】
上記第１実施形態について出力回路１３に関してのみ示すと、図２のようになる。次に、図４に示す第２の実施形態では、ダイオード回路として２つのダイオードＱ３、Ｑ３’が用いられている点が図２に比べて異なっている。また、図５に示す第３の実施形態では、ダイオード３に並列に一対の抵抗Ｒ１、Ｒ２から成る抵抗分圧回路を接続し、その分圧点ａをトランジスタＱ４に接続している点が図２と異なっている。
【００２４】
これらの第２、第３実施形態はいずれも第１実施形態とは異なる飽和防止レベルを設定している。即ち、第２実施形態では飽和防止レベルはＶM−３ＶFとなり、第３実施形態ではＶM−ＶF−ＶF・Ｒ1／（Ｒ1＋Ｒ2）となる。尚、飽和防止レベルは第２実施形態（図４）が一番低く、第１実施形態（図２）が中間で、第３実施形態（図５）が一番高くなる。
【００２５】
【発明の効果】
以上説明したように本発明によれば、飽和防止レベルを出力トランジスタの動作特性に充分近づけることができ、トルクが増大するという効果がある。また、飽和防止レベルの設定が容易であるという効果もある。
【図面の簡単な説明】
【図１】本発明のモータ駆動回路の第１実施形態を示す回路図。
【図２】その一部を取り出して示す回路図。
【図３】その効果を示す特性図。
【図４】本発明のモータ駆動回路の第２実施形態を示す回路図。
【図５】本発明のモータ駆動回路の第３実施形態を示す回路図。
【図６】従来例の回路図。
【符号の説明】
８ 電源ライン
１１ 制御回路
１２ ３相ブラシレスモータ
１３、１４、１５ 出力回路
Ｌ1、Ｌ2、Ｌ3 モータコイル
Ｔ１〜Ｔ６ 出力トランジスタ
Ｑ１、Ｑ２ カレントミラー回路を構成するトランジスタ
Ｑ３、Ｑ３’ ダイオード
Ｑ４ トランジスタ
Ｒ１、Ｒ２ 抵抗分圧回路を構成する抵抗
【発明の属する技術分野】
本発明はモータの駆動回路に関するものである。
【０００２】
【従来の技術】
例えば、３相ブラシレスモータの駆動回路は図６に示すように制御回路６０から各相に対し一対ずつの制御信号を出力し、それによってドライブトランジスタ（出力トランジスタ）Ｔ１〜Ｔ６を駆動してモータコイルＬ1、Ｌ2、Ｌ3に駆動電流を供給するようになっている。
【０００３】
この場合、各相に一対ずつ設けられたトランジスタのうち、Ｔ１、Ｔ３、Ｔ５はそれがＯＮすると、コイルに電流を与え、一方、Ｔ２、Ｔ４、Ｔ６はそれがＯＮすると、コイルから電流を取り込んでグランドに流すようになっており、例えば一対のトランジスタＴ１とＴ２が同時にＯＮすることはない。
【０００４】
Ａ１、Ａ２、Ａ３はモータコイルに接続される端子を示している。６１は電源ラインである。Ｄ１、Ｄ２、Ｄ３はＯＲ回路を成すダイオードである。６２はトランジスタＴ１、Ｔ３、Ｔ５の飽和を防止するための増幅器であり、その反転端子（−）にはダイオードＤ１、Ｄ２、Ｄ３が接続され、非反転端子（＋）には電圧ＶM−Ｖ１が印加されている。この電圧は飽和防止レベルを決めるものである。
【０００５】
増幅器６２の出力は制御回路６０へ帰還され、制御回路６０の出力を前記飽和を回避するように成す。具体的には増幅器６２はトランジスタＴ１、Ｔ３、Ｔ５のコレクタ・エミッタ間電圧ＶCEを飽和防止レベルＶ１と比較し、ＶCEがＶ１より低くならないようにする。出力トランジスタＴ１〜Ｔ６を飽和領域で駆動するとリニアリティが悪くなってモータの回転特性が悪くなり、騒音が酷くなる。そこで、上記飽和防止の回路を設けているのである。ただし、図では上側のトランジスタＴ１、Ｔ３、Ｔ５の飽和を防止する回路のみを示している。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記モータ駆動回路における出力トランジスタの飽和防止は、その出力トランジスタのコレクタ・エミッタ間電圧ＶCEを強制的に設定して出力トランジスタが飽和しないようにしているため出力トランジスタのバラツキを考慮せざるを得ない。従って、飽和防止レベルＶ１は充分にマージンを持った値で設計される。その結果、ＶCEを充分には小さくできず、無効電圧が増加して駆動トルクが落ちるという欠点があった。
【０００７】
本発明はこのような点に鑑みなされたものであって、出力トランジスタによる無効電圧を充分抑えて駆動トルクを向上させた飽和防止型のモータ駆動回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の目的を達成するため本発明では、電源ラインとグランド電位間にＮＰＮ型の第１、第２トランジスタをそれらのコレクタ・エミッタ路が直列になるように接続し、その接続中点をモータコイルに接続するとともに前記電源ライン側に接続された第１トランジスタのベースに制御回路から制御電流を与えて第１トランジスタから前記モータコイルにドライブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第３、第４トランジスタから成るカレントミラー回路を設け、該カレントミラー回路の入力側を成す第３トランジスタのベース及びコレクタをダイオード回路を介して前記制御回路に接続するとともに前記ダイオード回路のカソード側にベースが接続されたＰＮＰ型の第５のトランジスタを設け、この第５のトランジスタのエミッタを前記カレントミラー回路の出力側を成す第４トランジスタのコレクタ及び前記第１トランジスタのベースにするとともに第５トランジスタがＯＮしたとき、そのＯＮ状態を一定に維持するようなフィードバックをかけるため第５トランジスタのコレクタを前記制御回路に接続した構成としている。
【０００９】
また、本発明では、電源ラインとグランド電位間にＮＰＮ型の第１、第２トランジスタをそれらのコレクタ・エミッタ路が直列になるように接続し、その接続中点をモータコイルに接続するとともに前記電源ライン側に接続された第１トランジスタのベースに制御回路から制御電流を与えて第１トランジスタから前記モータコイルにドライブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第３、第４トランジスタから成るカレントミラー回路を設け、該カレントミラー回路の入力側を成す第３トランジスタのベース及びコレクタをダイオード回路を介して前記制御回路に接続するとともに前記ダイオード回路に並列に抵抗分圧回路を接続し、この抵抗分圧回路の分圧点にベースが接続されたＰＮＰ型の第５のトランジスタを設け、この第５のトランジスタのエミッタを前記カレントミラー回路の出力側を成す第４トランジスタのコレクタ及び前記第１トランジスタのベースに接続するとともにコレクタを前記制御回路に接続して第５トランジスタにフィードバックをかける構成としている。
【００１０】
【発明の実施の形態】
図１において、１１は制御回路である。１はトルク指令電圧ＥCが入力される入力端子、２はトルク指令基準電圧ＥCRが入力される入力端子である。３はＥCとＥCRの差電圧を電流変換して出力するコントロールアンプであり、その出力電流は抵抗４を通してグランドへ流れる。このとき抵抗４に生じる電圧ＶAが電流帰還アンプ５に入力される。
【００１１】
電流帰還アンプ５の反転端子（−）には、後述する帰還電流が与えられる。電流帰還アンプ５の出力電流は波形合成回路７へ与えられる。３相ブラシレスモータ１２の各位置センサ（ホール素子）から得られる信号がホール入力端子Ｈ１〜Ｈ６を介してホールアンプ６へ供給される。ホールアンプ６の出力は波形合成回路７で電流Ｉ1と合成され、各相のコイルＬ1、Ｌ2、Ｌ3のための出力回路にドライブ用の制御電流を供給する。
【００１２】
出力回路１３、１４、１５は同一の構成であるので、出力回路１３のみについて説明する。電源ライン８に対しＰＮＰ型のトランジスタＱ１とＱ２で構成されるカレントミラー回路が接続される。このカレントミラー回路の入力側トランジスタＱ１のベースとコレクタにダイオードＱ３のアノード側が接続され、そのダイオードＱ３のカソード側は波形合成回路７に接続されている。ＩＣの場合、ダイオードＱ３はトランジスタで形成してもよい。
【００１３】
ダイオードＱ３のカソードにベースが接続されたＰＮＰ型のトランジスタＱ４が設けられている。このトランジスタＱ４のエミッタはカレントミラー回路の出力側トランジスタＱ２のコレクタと接続され、その接続中点が上側の出力トランジスタＴ１のベースに接続される。
【００１４】
トランジスタＱ４のコレクタは波形合成回路７と電流帰還アンプ５に図示の如く接続されており、そのコレクタ電流は電流帰還アンプ５の出力電流に重畳されて波形合成回路７へ帰還される。
【００１５】
下側の出力トランジスタＴ２のベースは波形合成回路７からの出力電流によって駆動される。この出力トランジスタＴ２のエミッタは端子９に外付けされた抵抗１０に接続される。その抵抗に生じる電圧は電流帰還アンプ５の反転端子（−）へ印加される。モータコイルに流れる電流はトルク指令電圧によって決まるが、電圧帰還アンプ５、抵抗１０で構成される回路は、その電流を一定に保持するように働く。
【００１６】
今、図１はトランジスタＴ１とＴ４、Ｔ６がＯＮしている状態を示している。トランジスタＴ１のエミッタから出力される電流ＩO1は端子Ａ1からコイルＬ1を流れ、更にコイルＬ2を通って端子Ａ2に流れ込むものと、コイルＬ3を通って端子Ａ３に流れ込むものとに分かれる。電流ＩO2はトランジスタＴ４を通して抵抗１０に流れ、また電流ＩO3はトランジスタＴ６を通して抵抗１０に流れる。従って、抵抗１０を流れる電流ＩOはＩO2とＩO3を加算したものとなる。
【００１７】
さて、このとき、ＩO1が大きくて端子Ａ1の電圧が高くなると、トランジスタＴ１のコレクタ・エミッタ間電圧ＶCEが小さくなり、そのまま放っておくと、飽和してしまう。しかし、本実施形態の回路では、トランジスタＴ１のベース電流を減少させることによってトランジスタＴ１が飽和するのを防止するようになっている。即ち、Ａ1点の電位がＶM−２ＶF以上になろうとした場合を考える。ここで、ＶMは電源ライン８の電圧であり、ＶFはトランジスタのベース・エミッタ間導通電圧である。
【００１８】
今、Ａ1点の電圧がＶM−２ＶFになった場合、トランジスタＴ１のベース電位はエミッタ電位よりＶF高いので、ＶM−ＶFとなる。一方、ダイオードＱ３のカソード側の電位はＶMよりも２ＶF低いからＶM−２ＶFとなる。このため、トランジスタＱ４のエミッタとベース間にはＶFの電圧がかかり、トランジスタＱ４がＯＮする。そのためトランジスタＴ１のベース電流が減少する。
【００１９】
このように、ベース電流が減少すると、トランジスタＴ１のＶCEも小さくなる。そして、この小さくなったＶCE’に対応するリニア領域でトランジスタは動作することになる。すなわち、先にトランジスタＴ１が動作していたときのＶCE”（ＶCE’よりも大きい）のもとではエミッタ電位が上がることによって飽和してしまうが、ベース電流を減少させてＶCE”よりも小さなＶCE’に移行させることによってリニア領域で動作させるのである。
【００２０】
トランジスタＱ４のコレクタ電流Ｉ1’は波形合成回路７を介してトランジスタＱ４のベースに帰還され、トランジスタＱ４のＯＮ状態が一定に保持される。これによってトランジスタＴ１のエミッタ電位はＶM−２ＶFに制限された状態に保持される。
【００２１】
トルク指令電圧によってＩO1が小さくなると、トランジスタＴ１のエミッタ電位がＶM−２ＶFよりも低下するので、トランジスタＱ４のエミッタ・ベース間はカットオフされ、トランジスタＱ４はオフになる。
【００２２】
図３は横軸にモータコイルに流れる全電流ＩOをとり、縦軸にトランジスタＴ１のＶCEをとって本発明の効果を示している。同図において、（イ）はトランジスタＴ１単体の特性であり、（ロ）は本実施形態による飽和防止（上側トランジスタＴ１の飽和防止）特性、（ハ）は従来の対応する飽和防止特性を示している。これから分かるように本発明では、トランジスタの特性（イ）に充分近づけることができ、その分、無効電圧を少なくでき、効率良くモータを駆動できることになる。
【００２３】
上記第１実施形態について出力回路１３に関してのみ示すと、図２のようになる。次に、図４に示す第２の実施形態では、ダイオード回路として２つのダイオードＱ３、Ｑ３’が用いられている点が図２に比べて異なっている。また、図５に示す第３の実施形態では、ダイオード３に並列に一対の抵抗Ｒ１、Ｒ２から成る抵抗分圧回路を接続し、その分圧点ａをトランジスタＱ４に接続している点が図２と異なっている。
【００２４】
これらの第２、第３実施形態はいずれも第１実施形態とは異なる飽和防止レベルを設定している。即ち、第２実施形態では飽和防止レベルはＶM−３ＶFとなり、第３実施形態ではＶM−ＶF−ＶF・Ｒ1／（Ｒ1＋Ｒ2）となる。尚、飽和防止レベルは第２実施形態（図４）が一番低く、第１実施形態（図２）が中間で、第３実施形態（図５）が一番高くなる。
【００２５】
【発明の効果】
以上説明したように本発明によれば、飽和防止レベルを出力トランジスタの動作特性に充分近づけることができ、トルクが増大するという効果がある。また、飽和防止レベルの設定が容易であるという効果もある。
【図面の簡単な説明】
【図１】本発明のモータ駆動回路の第１実施形態を示す回路図。
【図２】その一部を取り出して示す回路図。
【図３】その効果を示す特性図。
【図４】本発明のモータ駆動回路の第２実施形態を示す回路図。
【図５】本発明のモータ駆動回路の第３実施形態を示す回路図。
【図６】従来例の回路図。
【符号の説明】
８ 電源ライン
１１ 制御回路
１２ ３相ブラシレスモータ
１３、１４、１５ 出力回路
Ｌ1、Ｌ2、Ｌ3 モータコイル
Ｔ１〜Ｔ６ 出力トランジスタ
Ｑ１、Ｑ２ カレントミラー回路を構成するトランジスタ
Ｑ３、Ｑ３’ ダイオード
Ｑ４ トランジスタ
Ｒ１、Ｒ２ 抵抗分圧回路を構成する抵抗
Claims (3)
- 電源ラインとグランド電位間にＮＰＮ型の第１、第２トランジスタをそれらのコレクタ・エミッタ路が直列になるように接続し、その接続中点をモータコイルに接続するとともに前記電源ライン側に接続された第１トランジスタのベースに制御回路から制御電流を与えて第１トランジスタから前記モータコイルにドライブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第３、第４トランジスタから成るカレントミラー回路を設け、該カレントミラー回路の入力側を成す第３トランジスタのベース及びコレクタをダイオード回路を介して前記制御回路に接続するとともに前記ダイオード回路のカソード側にベースが接続されたＰＮＰ型の第５トランジスタを設け、この第５トランジスタのエミッタを前記カレントミラー回路の出力側を成す第４トランジスタのコレクタ及び前記第１トランジスタのベースに接続するとともに第５トランジスタがＯＮしたとき、そのＯＮ状態を一定に維持するようなフィードバックをかけるため第５トランジスタのコレクタを前記制御回路に接続して成るモータ駆動回路。 - 前記ダイオード回路は直列接続された複数のダイオードからなることを特徴とする請求項１に記載のモータ駆動回路。
- 電源ラインとグランド電位間にＮＰＮ型の第１、第２トランジスタをそれらのコレクタ・エミッタ路が直列になるように接続し、その接続中点をモータコイルに接続するとともに前記電源ライン側に接続された第１トランジスタのベースに制御回路から制御電流を与えて第１トランジスタから前記モータコイルにドライブ電流を供給するようにしたモータ駆動回路において、
前記電源ラインにエミッタが接続されたＰＮＰ型の第３、第４トランジスタから成るカレントミラー回路を設け、該カレントミラー回路の入力側を成す第３トランジスタのベース及びコレクタをダイオード回路を介して前記制御回路に接続するとともに前記ダイオード回路に並列に抵抗分圧回路を接続し、この抵抗分圧回路の分圧点にベースが接続されたＰＮＰ型の第５トランジスタを設け、この第５トランジスタのエミッタを前記カレントミラー回路の出力側を成す第４トランジスタのコレクタ及び前記第１トランジスタのベースに接続するとともにコレクタを前記制御回路に接続して第５トランジスタにフィードバックをかけるようにして成るモータ駆動回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05624996A JP3539604B2 (ja) | 1996-03-13 | 1996-03-13 | モータ駆動回路 |
| KR1019970007189A KR970068123A (ko) | 1996-03-13 | 1997-03-05 | 모터구동회로 |
| US08/816,160 US5793170A (en) | 1996-03-13 | 1997-03-12 | Motor drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05624996A JP3539604B2 (ja) | 1996-03-13 | 1996-03-13 | モータ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09247980A JPH09247980A (ja) | 1997-09-19 |
| JP3539604B2 true JP3539604B2 (ja) | 2004-07-07 |
Family
ID=13021822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05624996A Expired - Fee Related JP3539604B2 (ja) | 1996-03-13 | 1996-03-13 | モータ駆動回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5793170A (ja) |
| JP (1) | JP3539604B2 (ja) |
| KR (1) | KR970068123A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002218783A (ja) * | 2001-01-15 | 2002-08-02 | Rohm Co Ltd | モータ駆動装置 |
| JP2004222400A (ja) * | 2003-01-14 | 2004-08-05 | Mitsumi Electric Co Ltd | 電流制御回路、及び、モータ駆動回路 |
| JP4640680B2 (ja) * | 2007-05-31 | 2011-03-02 | 電子システムデザイン株式会社 | トランジスタブリッジの駆動方法及びその回路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5504517A (en) * | 1991-04-04 | 1996-04-02 | Canon Kabushiki Kaisha | Laser scanner control circuit which is used in image forming apparatus and driver IC for use in such a circuit |
| US5264774A (en) * | 1991-07-23 | 1993-11-23 | Rohm Co., Ltd. | Motor control circuit and motor drive system using the same |
| US5523660A (en) * | 1993-07-06 | 1996-06-04 | Rohm Co., Ltd. | Motor control circuit and motor drive system using the same |
| JP3293266B2 (ja) * | 1993-09-30 | 2002-06-17 | 松下電器産業株式会社 | ブラシレスモータの駆動回路 |
-
1996
- 1996-03-13 JP JP05624996A patent/JP3539604B2/ja not_active Expired - Fee Related
-
1997
- 1997-03-05 KR KR1019970007189A patent/KR970068123A/ko not_active Application Discontinuation
- 1997-03-12 US US08/816,160 patent/US5793170A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5793170A (en) | 1998-08-11 |
| JPH09247980A (ja) | 1997-09-19 |
| KR970068123A (ko) | 1997-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4471283A (en) | Average current regulation for stepper motors | |
| US4494053A (en) | Winding voltage balancing circuit for brushless DC motor | |
| JPS59194202A (ja) | ヒ−タ駆動回路 | |
| US5331259A (en) | Brushless motor drive circuit | |
| JP3539604B2 (ja) | モータ駆動回路 | |
| US6720752B2 (en) | PWM motor driving device | |
| JPS6332038B2 (ja) | ||
| KR100292607B1 (ko) | 반도체집적회로장치 | |
| JP3333318B2 (ja) | 出力トランジスタの飽和防止回路 | |
| JPH0669308B2 (ja) | モータードライブ回路 | |
| JP2552541B2 (ja) | 出力ドライバ回路 | |
| JP2560107B2 (ja) | Ｄｃモータ用駆動回路 | |
| JP3065098B2 (ja) | ブラシレス直流モータ駆動回路 | |
| JP3810424B2 (ja) | Ｐｗｍモータ駆動装置 | |
| JPH0733595Y2 (ja) | ブラシレスモ−タの誘起電圧検出回路 | |
| JP3108965B2 (ja) | ブラシレスモータの駆動装置 | |
| JP2607193Y2 (ja) | マルチ電源回路 | |
| JP2777002B2 (ja) | モータ駆動装置 | |
| JPH0749541Y2 (ja) | トランジスタスイッチ回路 | |
| JP2627338B2 (ja) | モータ駆動回路 | |
| JP3705725B2 (ja) | Ｐｗｍモータ駆動装置 | |
| JP2544582B2 (ja) | モ―タ駆動回路 | |
| JP3293324B2 (ja) | ブラシレスモータの速度検出回路 | |
| JPH0235555B2 (ja) | ||
| JPH06169589A (ja) | モータ駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040316 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040318 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |