JP3535330B2 - VTR recording / playback amplifier circuit - Google Patents
VTR recording / playback amplifier circuitInfo
- Publication number
- JP3535330B2 JP3535330B2 JP32411996A JP32411996A JP3535330B2 JP 3535330 B2 JP3535330 B2 JP 3535330B2 JP 32411996 A JP32411996 A JP 32411996A JP 32411996 A JP32411996 A JP 32411996A JP 3535330 B2 JP3535330 B2 JP 3535330B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- transistor
- emitter
- video
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ビデオテープレコ
ーダ（ＶＴＲ）に係り、特に２つのビデオヘッドに接続
される記録・再生増幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video tape recorder (VTR), and more particularly to a recording / reproducing amplifier circuit connected to two video heads.
【０００２】[0002]
【従来の技術】ビデオ信号の記録・再生を行う家庭用の
ＶＴＲにおいては、ビデオ信号の輝度信号成分を低搬送
波ＦＭ信号に変換し、ビデオ信号の色信号成分を低搬送
波ＦＭ信号より低域の周波数の信号（低域変換色信号）
に変換し、低域変換色信号を低搬送波ＦＭ信号に重ね合
わてビデオテープに磁気記録する。2. Description of the Related Art In a domestic VTR for recording / reproducing a video signal, a luminance signal component of the video signal is converted into a low carrier FM signal, and a chrominance signal component of the video signal has a frequency range lower than that of the low carrier FM signal. Frequency signal (low frequency conversion color signal)
And the low-frequency converted color signal is superimposed on the low carrier FM signal and magnetically recorded on the video tape.
【０００３】この場合、ヘリカルスキャン方式のＶＴＲ
においては、回転シリンダーにビデオテープを巻き付け
て走行させることにより、回転シリンダーに設けられて
いる２つのビデオヘッドによりビデオテープ上の隣接す
る２つのビデオトラックを交互に使用して記録してい
る。In this case, a helical scan type VTR
In (1), a video tape is wound around a rotary cylinder and run, and two video heads provided on the rotary cylinder alternately record two adjacent video tracks on the video tape.
【０００４】上記したようにビデオテープ上のビデオト
ラックに記録された信号を再生する時、２つのビデオヘ
ッドによりそれぞれ対応して再生された２つのチャネル
の信号はヘッド増幅回路により増幅された後にスイッチ
ャー回路により交互に選択されて連続信号になる。When the signals recorded on the video tracks on the video tape are reproduced as described above, the signals of the two channels reproduced correspondingly by the two video heads are amplified by the head amplifying circuit and then the switcher. Alternately selected by the circuit to become a continuous signal.
【０００５】図４は、ＶＴＲの２つのビデオヘッドに接
続される集積回路５０に形成された記録・再生増幅回路
の従来例を示している。即ち、２つのビデオヘッド１
１、１２の各一端が共通接続される共通接続端子５０ａ
に記録信号増幅回路５１が接続され、２つのビデオヘッ
ド１１、１２の各他端にはそれぞれ対応して結合用コン
デンサ１３、１４を介して再生信号増幅回路（ヘッド増
幅回路）５２、５３が接続されている。FIG. 4 shows a conventional example of a recording / reproducing amplifier circuit formed in an integrated circuit 50 connected to two video heads of a VTR. That is, two video heads 1
Common connection terminal 50a to one end of each of the 1 and 12 is Ru are commonly connected
Is connected to a recording signal amplifier circuit 51, and reproduction signal amplifier circuits (head amplifier circuits) 52 and 53 are connected to the other ends of the two video heads 11 and 12 via coupling capacitors 13 and 14, respectively. Has been done.
【０００６】前記記録信号増幅回路５１は、前記共通接
続端子と接地ノードとの間にＮＰＮトランジスタＱ１の
コレクタ・エミッタ間および抵抗素子Ｒ１が直列に接続
されてなり、上記ＮＰＮトランジスタＱ１のベースに記
録電流ｉが供給される。The recording signal amplifying circuit 51 comprises a collector and an emitter of an NPN transistor Q1 and a resistance element R1 connected in series between the common connection terminal and a ground node, and records on the base of the NPN transistor Q1. A current i is supplied.
【０００７】また、前記再生信号増幅回路５２、５３の
それぞれは、電源ノードと接地ノードとの間に、負荷抵
抗素子Ｒ２、バイアス電位ＶＢがベースに印加されたＮ
ＰＮトランジスタＱ３および再生信号入力用のトランジ
スタＱ２が直列に接続されており、上記再生信号入力用
トランジスタＱ２にそれぞれ対応するビデオヘッド１
１、１２の一端から結合用コンデンサ１３、１４を介し
て再生信号が入力する。Further, in each of the reproduction signal amplifier circuits 52 and 53, a load resistance element R2 and a bias potential VB are applied to the bases N between the power supply node and the ground node.
A PN transistor Q3 and a reproduction signal input transistor Q2 are connected in series, and the video head 1 corresponding to the reproduction signal input transistor Q2, respectively.
A reproduction signal is input from one end of the terminals 1 and 12 through the coupling capacitors 13 and 14.
【０００８】なお、再生信号入力用のトランジスタＱ２
は、例えばＮＰＮ型バイポーラトランジスタが使用され
ている。また、前記負荷抵抗素子Ｒ２と再生信号入力用
のトランジスタＱ２との間にカスケード接続されたＮＰ
ＮトランジスタＱ３は、再生信号増幅回路５２、５３の
高周波特性を向上させるために挿入されている。A transistor Q2 for inputting a reproduction signal
For example, an NPN type bipolar transistor is used. In addition, an NP connected in cascade between the load resistance element R2 and the reproduction signal input transistor Q2.
The N-transistor Q3 is inserted in order to improve the high frequency characteristics of the reproduction signal amplifier circuits 52 and 53.
【０００９】なお、２つのビデオヘッド１１、１２の各
他端にはそれぞれ電源ノードとの間に記録アンプバイア
ス用のダイオードＤ１、Ｄ２が接続されている。また、
２つのビデオヘッド１１、１２の共通接続端子と接地ノ
ードとの間にスイッチ用トランジスタＱ４が接続されて
おり、このスイッチ用トランジスタＱ４は制御信号ＰＢ
により再生モード時にオン状態／記録モード時にオフ状
態に制御される。Incidentally, recording amplifier bias diodes D1 and D2 are connected between the other ends of the two video heads 11 and 12 and the power supply node. Also,
A switching transistor Q4 is connected between the common connection terminal of the two video heads 11 and 12 and the ground node. The switching transistor Q4 is connected to the control signal PB.
It is controlled to be turned off like <br/> state to the ON state / recording mode to the reproduction mode by.
【００１０】しかし、前記したようなシングルエンド型
の記録信号増幅回路５１の定電流出力を２つのビデオヘ
ッド１１、１２の各一端に共通に供給すると、２つのビ
デオヘッドのロータリートランスのインダクタンスにば
らつきがある場合には、記録電流が２つのチャネル間で
ばらつく。However, if the constant current output of the single end type recording signal amplifier circuit 51 as described above is commonly supplied to one end of each of the two video heads 11 and 12, the inductances of the rotary transformers of the two video heads vary. , The recording current varies between the two channels.
【００１１】このような記録がなされたテープを再生す
ると、２つのビデオヘッド１１、１２によって交互（通
常、１垂直期間毎）に振幅の異なった信号が出力される
ようになり、その影響は特に色信号に対して大きく、い
わゆるフリッカーが生じ易い。When the tape recorded as described above is reproduced, the two video heads 11 and 12 alternately output signals having different amplitudes (usually every vertical period), and the influence thereof is particularly great. It is large for color signals and so-called flicker is likely to occur.
【００１２】上記問題を解決するために、２つのビデオ
ヘッドの各一端から互いに独立した記録電流を供給する
ような記録信号増幅回路を採用することが考えられる。
図５は、ＶＴＲの記録・再生増幅回路の改善例を示す。In order to solve the above problem, it is conceivable to employ a recording signal amplifier circuit that supplies recording currents independent from each other of the two video heads.
FIG. 5 shows an example of improvement of the recording / reproducing amplifier circuit of the VTR.
【００１３】図５に示す集積回路６０に形成された記録
・再生増幅回路においては、２つのビデオヘッド１１、
１２の各一端にそれぞれ対応して記録信号増幅回路６
１、６２が接続されるとともにそれぞれ対応して結合用
コンデンサ１３、１４を介して再生信号増幅回路（ヘッ
ド増幅回路）６３、６４が接続される。In the recording / reproducing amplifier circuit formed in the integrated circuit 60 shown in FIG. 5, two video heads 11,
A recording signal amplifier circuit 6 corresponding to each one end
1, 1 and 62 are connected, and correspondingly reproduction signal amplification circuits (head amplification circuits) 63 and 64 are connected via coupling capacitors 13 and 14, respectively.
【００１４】そして、２つのビデオヘッド１１、１２の
各他端が共通接続された共通接続端子６０ａと接地ノー
ドとの間にスイッチ用トランジスタＱ４が接続され、こ
のスイッチ用トランジスタＱ４は制御信号ＰＢにより再
生モード時にオン状態／記録モード時にオフ状態に制御
される。A switching transistor Q4 is connected between a common connection terminal 60a, to which the other ends of the two video heads 11 and 12 are commonly connected, and a ground node. The switching transistor Q4 is controlled by a control signal PB. It is controlled to be on in the reproduction mode / off in the recording mode.
【００１５】なお、記録モード時には、前記共通接続端
子６０ａは、記録アンプバイアス用のトランジスタ（図
示せず）によりハイレベル（例えばＶcc−０．７Ｖ）に
バイアスされる。In the recording mode, the common connection terminal 60a is biased to a high level (for example, Vcc-0.7V) by a recording amplifier bias transistor (not shown).
【００１６】前記記録信号増幅回路６１、６２は、それ
ぞれ図４中に示した記録信号増幅回路５１と同様の構成
であり、ビデオヘッド１１、１２の一端側からビデオヘ
ッドを定電流駆動する。The recording signal amplifying circuits 61 and 62 have the same structure as the recording signal amplifying circuit 51 shown in FIG. 4, and drive the video heads 11 and 12 at a constant current from one end side thereof.
【００１７】前記２個の記録信号増幅回路６１、６２と
して、２つのビデオヘッドに流れる直流成分の影響を軽
減するために逆相の定電流を供給することが望ましく、
そのためには電圧電流変換回路（図示せず）から差動的
な記録信号電流を２個の記録信号増幅回路６１、６２に
入力すればよい。As the two recording signal amplifier circuits 61 and 62, it is desirable to supply a constant current of opposite phase in order to reduce the influence of the direct current component flowing in the two video heads.
For that purpose, a differential recording signal current may be input to the two recording signal amplifier circuits 61 and 62 from a voltage / current conversion circuit (not shown).
【００１８】また、前記各再生信号増幅回路（ヘッド増
幅回路）６３、６４は、それぞれ図４中に示した記録信
号増幅回路５２、５３と同様の構成であり、前記ビデオ
ヘッド１１、１２の一端から結合用コンデンサ１３、１
４を介して再生信号が入力する。The reproduction signal amplification circuits (head amplification circuits) 63 and 64 have the same structure as the recording signal amplification circuits 52 and 53 shown in FIG. 4, respectively, and one end of each of the video heads 11 and 12. To coupling capacitors 13, 1
A reproduction signal is input via 4.
【００１９】なお、図５の構成によれば、図４の構成と
比べて、集積回路６０の端子（ピン）のうちでヘッド回
りに関係する端子数が２個増加しているが、図４の構成
で集積回路５０に外付け接続されていた逆流防止用のダ
イオードＤ１、Ｄ２を省略できるので、全体として構成
を簡略化することが可能になる。According to the structure of FIG. 5, the number of terminals related to the head is increased by 2 in the terminals (pins) of the integrated circuit 60 as compared with the structure of FIG. In this configuration, the backflow preventing diodes D1 and D2 externally connected to the integrated circuit 50 can be omitted, so that the configuration can be simplified as a whole.
【００２０】ところで、一例として、ビデオヘッド１
１、１２のロータリートランスのインダクタンスＬ＝８
〜１０μＨ、信号周波数ｆ＝３〜５ＭＨｚ、記録信号増
幅回路６１、６２の定電流出力のピーク値Ｉp-p ＝１０
〜１６ｍＡとした場合、記録信号増幅回路６１、６２の
出力電圧振幅のピーク値Ｖp-p は４Ｖ程度になる。By the way, as an example, the video head 1
Inductance L = 8 of rotary transformers 1 and 12
10 μH, signal frequency f = 3 to 5 MHz, peak value Ip-p = 10 of constant current output of the recording signal amplifier circuits 61 and 62
When it is set to ˜16 mA, the peak value Vp-p of the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is about 4V.
【００２１】しかし、前記記録信号増幅回路６１、６２
の出力電流が供給されるビデオヘッド１１、１２の一端
には結合用コンデンサ１３、１４を介して再生ヘッド増
幅回路６３、６４の再生信号入力用トランジスタＱ２が
接続されており、前記記録信号増幅回路６１、６２の出
力電圧振幅が前記再生信号入力用トランジスタＱ２のベ
ース・エミッタ間電圧ＶBEでクランプされてしまうの
で、ビデオヘッドの駆動電流波形が歪むという問題が生
じる。However, the recording signal amplifying circuits 61 and 62
The reproducing signal input transistor Q2 of the reproducing head amplifying circuits 63 and 64 is connected to one ends of the video heads 11 and 12 to which the output current of 10 is supplied via the coupling capacitors 13 and 14, respectively. Since the output voltage amplitudes of 61 and 62 are clamped by the base-emitter voltage VBE of the reproduction signal input transistor Q2, there arises a problem that the drive current waveform of the video head is distorted.
【００２２】[0022]
【発明が解決しようとする課題】上記したように従来の
ＶＴＲの記録・再生増幅回路は、記録モード時にビデオ
ヘッドに記録電流を供給するための記録信号増幅回路の
出力電圧振幅がビデオヘッドの一端に結合用コンデンサ
を介して接続されている再生ヘッド増幅回路の再生信号
入力用トランジスタによりクランプされ、ビデオヘッド
の駆動電流波形が歪むというという問題があった。As described above, in the recording / reproducing amplifier circuit of the conventional VTR, the output voltage amplitude of the recording signal amplifier circuit for supplying the recording current to the video head in the recording mode has one end of the video head. There is a problem that the drive current waveform of the video head is distorted by being clamped by the reproduction signal input transistor of the reproduction head amplifier circuit connected to the recording head via the coupling capacitor.
【００２３】本発明は上記の問題点を解決すべくなされ
たもので、記録モード時にビデオヘッドに記録電流を供
給するための記録信号増幅回路の出力電圧振幅がビデオ
ヘッドの一端に結合用コンデンサを介して接続される再
生ヘッド増幅回路の再生信号入力用トランジスタにより
クランプされることを防止し得るＶＴＲの記録・再生増
幅回路を提供することを目的とする。The present invention has been made to solve the above problems, and the output voltage amplitude of a recording signal amplifier circuit for supplying a recording current to a video head in a recording mode has a coupling capacitor at one end of the video head. It is an object of the present invention to provide a VTR recording / reproducing amplifier circuit capable of preventing the reproducing head from being clamped by a reproducing signal input transistor of a reproducing head amplifier circuit connected thereto.
【００２４】[0024]
【課題を解決するための手段】本発明のＶＴＲの記録・
再生増幅回路は、ビデオテープを巻き付けて走行させる
ための回転シリンダーに設けられた２つのビデオヘッド
の各一端にそれぞれ対応して接続される２個の記録信号
増幅回路と、前記２つのビデオヘッドの各一端にそれぞ
れ対応して結合用コンデンサを介して接続される２個の
再生信号増幅回路と、前記２つのビデオヘッドの各他端
が共通接続される共通接続端子にコレクタが接続され、
接地ノードにエミッタが接続され、再生モード時にオン
状態／記録モード時にオフ状態に制御されるスイッチ用
の第１のトランジスタとを具備し、前記２個の再生信号
増幅回路のそれぞれは、電源ノードと前記第１のトラン
ジスタのコレクタとの間に、負荷抵抗素子、バイアス電
位がベースに印加される第２のトランジスタのコレクタ
・エミッタ間および再生信号入力用の第３のトランジス
タのコレクタ・エミッタ間が直列に接続され、前記第３
のトランジスタのベースにそれぞれ対応するビデオヘッ
ドの一端から結合用コンデンサを介して再生信号が入力
することを特徴とする。Recording of the VTR of the present invention
The reproducing / amplifying circuit includes two recording signal amplifying circuits respectively connected to one ends of two video heads provided on a rotary cylinder for winding and running a video tape, and the two video signal heads. A collector is connected to two reproduction signal amplifier circuits which are respectively connected to respective one ends through coupling capacitors, and a common connection terminal to which the other ends of the two video heads are commonly connected .
For switches whose emitters are connected to the ground node and which are controlled to be in the ON state during playback mode / OFF state during recording mode
The first comprises a transistor, wherein each of the two reproduced signal amplifier circuit, the first trunk and the power supply node
A load resistance element between the collector of the transistor and the collector of the second transistor whose bias potential is applied to the base.
· Third transistor of emitter and reproduction signal input
Between data collector-emitter connected in series, the third
The reproduction signal is input from one end of the video head corresponding to each of the bases of the transistors through the coupling capacitors.
【００２５】[0025]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を詳細に説明する。図１は、本発明のＶＴＲの
記録・再生増幅回路の第１の実施の形態を示す回路図で
ある。BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a circuit diagram showing a first embodiment of a VTR recording / reproducing amplifier circuit of the present invention.
【００２６】図１に示す集積回路１０に形成された記録
・再生増幅回路は、図５に示した記録・再生増幅回路と
比べて、再生信号増幅回路（再生ヘッド増幅回路）６３
ａ、６４ａにおいて、再生信号入力用のＮＰＮトランジ
スタＱ２のエミッタが２つのビデオヘッド１１、１２の
共通接続端子１０ａに接続変更されている点が異なり、
その他は同じである。The recording / reproducing amplifier circuit formed in the integrated circuit 10 shown in FIG. 1 has a reproducing signal amplifier circuit (reproducing head amplifier circuit) 63 as compared with the recording / reproducing amplifier circuit shown in FIG.
a and 64a are different in that the emitter of the reproduction signal input NPN transistor Q2 is connected to the common connection terminal 10a of the two video heads 11 and 12.
Others are the same.
【００２７】即ち、図１において、２つのビデオヘッド
１１、１２は、ビデオテープを巻き付けて走行させるた
めのヘリカルスキャン方式の回転シリンダーに設けら
れ、記録モード時には記録信号が供給されてビデオテー
プ上の２つのビデオトラックに記録し、再生モード時に
はビデオテープ上の２つのビデオトラックの記録信号を
再生するものである。That is, in FIG. 1, the two video heads 11 and 12 are provided on a rotary cylinder of a helical scan system for winding and running a video tape, and a recording signal is supplied in the recording mode so that the video tape on the video tape is moved. Recording is performed on two video tracks, and the recording signals of the two video tracks on the video tape are reproduced in the reproduction mode.
【００２８】上記２つのビデオヘッド１１、１２の各一
端には、それぞれ対応して端子１０ｂ、１０ｃを介して
記録信号増幅回路６１、６２が接続されるとともにそれ
ぞれ対応して端子１０ｄ、１０ｅおよび結合用コンデン
サ１３、１４を介して再生ヘッド増幅回路６３ａ、６４
ａが接続される。Recording signal amplifying circuits 61 and 62 are respectively connected to one ends of the two video heads 11 and 12 through terminals 10b and 10c, respectively, and terminals 10d and 10e and couplings are respectively connected. Reproduction head amplifier circuits 63a and 64
a is connected.
【００２９】そして、２つのビデオヘッド１１、１２の
各他端が共通接続される共通接続端子１０ａと接地ノー
ドとの間に第１のスイッチ用トランジスタＱ４が接続さ
れており、この第１のスイッチ用トランジスタＱ４は制
御信号ＰＢにより再生モード時にオン状態／記録モード
時にオフ状態に制御される。A first switching transistor Q4 is connected between a common connection terminal 10a, to which the other ends of the two video heads 11 and 12 are commonly connected, and a ground node. The use transistor Q4 is controlled by the control signal PB to be in the ON state in the reproducing mode / OFF state in the recording mode.
【００３０】なお、記録モード時には、前記共通接続端
子１０ａは、記録アンプバイアス用のトランジスタ（図
示せず）によりハイレベル（例えばＶcc−０．７Ｖ）に
バイアスされる。In the recording mode, the common connection terminal 10a is biased to a high level (for example, Vcc-0.7V) by a recording amplifier bias transistor (not shown).
【００３１】前記記録信号増幅回路６１、６２は、それ
ぞれ対応するビデオヘッドの一端と接地ノードとの間に
ＮＰＮトランジスタＱ１のコレクタ・エミッタ間および
抵抗素子Ｒ１が直列に接続されてなり、上記ＮＰＮトラ
ンジスタＱ１のベースに記録信号が供給され、対応する
ビデオヘッドを定電流駆動する。The recording signal amplifying circuits 61 and 62 are constructed by connecting the collector and emitter of the NPN transistor Q1 and the resistance element R1 in series between one end of the corresponding video head and the ground node. A recording signal is supplied to the base of Q1 to drive the corresponding video head with a constant current.
【００３２】この場合、前記２個の記録信号増幅回路６
１、６２として、２つのビデオヘッド１１、１２に流れ
る直流成分の影響を軽減するために逆相の定電流を供給
することが望ましく、そのためには前記２個の記録信号
増幅回路１１、１２に電圧電流変換回路（図示せず）か
ら差動的な記録信号電流を入力すればよい。In this case, the two recording signal amplification circuits 6
In order to reduce the influence of the DC component flowing through the two video heads 11 and 12, it is desirable to supply a constant current of opposite phase as the reference numerals 1 and 62. For that purpose, the two recording signal amplifier circuits 11 and 12 are supplied with the constant currents. A differential recording signal current may be input from a voltage / current conversion circuit (not shown).
【００３３】また、前記再生ヘッド増幅回路６３ａ、６
４ａは、Ｖcc電源ノードと前記２つのビデオヘッドの共
通接続端子１０ａ（スイッチ用トランジスタＱ４のコレ
クタ）との間に、負荷抵抗素子Ｒ２、バイアス電位ＶＢ
がベースに印加された高周波特性改善用のＮＰＮトラン
ジスタＱ３および再生信号入力用のトランジスタＱ２が
直列に接続され、上記再生信号入力用トランジスタＱ２
にビデオヘッド（１１あるいは１２）の一端から対応す
る結合用コンデンサ（１３あるいは１４）を介して再生
信号が入力する。Further, the reproducing head amplifier circuits 63a and 63a
Reference numeral 4a denotes a load resistance element R2 and a bias potential VB between the Vcc power supply node and the common connection terminal 10a (collector of the switching transistor Q4) of the two video heads.
Is connected to the NPN transistor Q3 for improving the high frequency characteristic applied to the base and the transistor Q2 for inputting the reproduction signal, and the transistor Q2 for inputting the reproduction signal is connected.
A reproduction signal is input from one end of the video head (11 or 12) via the corresponding coupling capacitor (13 or 14).
【００３４】なお、前記再生信号入力用のトランジスタ
Ｑ２は、例えばＮＰＮ型バイポーラトランジスタが使用
されている。また、前記負荷抵抗素子Ｒ２と再生信号入
力用のトランジスタＱ２との間にカスケード接続された
ＮＰＮトランジスタＱ３は、再生信号増幅回路の高周波
特性を向上させるために挿入されている。As the reproduction signal input transistor Q2, for example, an NPN type bipolar transistor is used. Further, an NPN transistor Q3 cascade-connected between the load resistance element R2 and the reproduction signal input transistor Q2 is inserted in order to improve the high frequency characteristics of the reproduction signal amplifier circuit.
【００３５】上記構成の記録・再生増幅回路において、
再生モード時には、スイッチ用トランジスタＱ４がオン
状態に制御されて２つのビデオヘッドの共通接続端子１
０ａ（スイッチ用トランジスタＱ４のコレクタ）が接地
電位に設定されるので、再生ヘッド増幅回路６３ａ、６
４ａが動作可能状態になり、ビデオヘッド１１、１２の
一端から結合用コンデンサ１３、１４を介して入力する
再生信号を増幅して後段の第２次増幅回路（図示せず）
に出力するようになる。In the recording / reproducing amplifier circuit having the above structure,
In the reproducing mode, the switching transistor Q4 is controlled to be in the ON state and the common connection terminal 1 of the two video heads is connected.
Since 0a (the collector of the switching transistor Q4) is set to the ground potential, the reproducing head amplifier circuits 63a and 63a
4a becomes operable, a reproduction signal input from one end of the video heads 11 and 12 via the coupling capacitors 13 and 14 is amplified, and a secondary amplification circuit (not shown) in a subsequent stage is provided.
Will be output to.
【００３６】これに対して、記録モード時には、スイッ
チ用トランジスタＱ４がオフ状態に制御され、２つのビ
デオヘッド１１、１２の共通接続端子１０ａ（スイッチ
用トランジスタＱ４のコレクタ）は記録アンプバイアス
用のトランジスタによりハイレベルにバイアスされるの
で、再生ヘッド増幅回路６３ａ、６４ａの再生信号入力
用トランジスタＱ２はオフ状態になり、再生ヘッド増幅
回路６３ａ、６４ａは動作不能状態になる。On the other hand, in the recording mode, the switching transistor Q4 is controlled to the off state, and the common connection terminal 10a (collector of the switching transistor Q4) of the two video heads 11 and 12 is a transistor for recording amplifier bias. Since it is biased to a high level by this, the reproduction signal input transistor Q2 of the reproduction head amplifier circuits 63a and 64a is turned off, and the reproduction head amplifier circuits 63a and 64a are disabled.
【００３７】この場合、一例として、ビデオヘッド１
１、１２のロータリートランスのインダクタンスＬ＝８
〜１０μＨ、信号周波数ｆ＝３〜５ＭＨｚ、記録信号増
幅回路６１、６２の定電流出力のピーク値Ｉp-p ＝１０
〜１６ｍＡとした場合、記録信号増幅回路６１、６２の
出力電圧振幅のピーク値Ｖp-p は４Ｖ程度になる。In this case, as an example, the video head 1
Inductance L = 8 of rotary transformers 1 and 12
10 μH, signal frequency f = 3 to 5 MHz, peak value Ip-p = 10 of constant current output of the recording signal amplifier circuits 61 and 62
When it is set to ˜16 mA, the peak value Vp-p of the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is about 4V.
【００３８】しかし、記録信号増幅回路６１、６２の出
力電流が供給されるビデオヘッド１１、１２の一端に結
合用コンデンサ１３、１４を介して接続されている再生
ヘッド増幅回路６３ａ、６４ａの再生信号入力用トラン
ジスタＱ２のエミッタはスイッチ用トランジスタＱ４の
コレクタに接続されているので、記録信号増幅回路６
１、６２の出力電圧振幅のピーク値Ｖp-p が再生信号入
力用トランジスタＱ２のベース・エミッタ間電圧ＶBEで
クランプされなくなり、ビデオヘッド１１、１２の駆動
電流波形が歪むという問題は防止される。However, the reproduction signals of the reproduction head amplification circuits 63a and 64a connected to the one ends of the video heads 11 and 12 to which the output currents of the recording signal amplification circuits 61 and 62 are supplied via the coupling capacitors 13 and 14, respectively. Since the emitter of the input transistor Q2 is connected to the collector of the switching transistor Q4, the recording signal amplifier circuit 6
The peak value Vp-p of the output voltage amplitude of Nos. 1 and 62 is no longer clamped by the base-emitter voltage VBE of the reproduction signal input transistor Q2, and the problem that the drive current waveforms of the video heads 11 and 12 are distorted is prevented.
【００３９】即ち、上記した図１の記録・再生増幅回路
によれば、２つのビデオヘッド１１、１２を有する回転
シリンダーにビデオテープを巻き付けて走行させ、記録
モード時には記録信号を２つのビデオヘッドに供給して
ビデオテープ上の２つのビデオトラックに記録し、再生
モード時には２つのビデオヘッドにより２つのチャネル
の信号を再生して増幅するヘリカルスキャン方式のＶＴ
Ｒにおいて、記録モード時に記録信号増幅回路６１、６
２の出力電圧振幅が再生ヘッド増幅回路６３ａ、６４ａ
の再生信号入力用トランジスタＱ２によりクランプされ
ることを防止することが可能になる。That is, according to the recording / reproducing amplifier circuit of FIG. 1 described above, the video tape is wound around the rotary cylinder having the two video heads 11 and 12 to run, and in the recording mode, the recording signal is transmitted to the two video heads. Helical scan VT that supplies and records on two video tracks on a video tape, and reproduces and amplifies signals of two channels by two video heads in the reproduction mode
In R, the recording signal amplifier circuits 61 and 6 in the recording mode
The output voltage amplitude of 2 is the reproducing head amplifier circuits 63a and 64a.
It is possible to prevent the reproduction signal input transistor Q2 from being clamped.
【００４０】しかし、図１の記録・再生増幅回路におい
ては、記録信号増幅回路６１、６２の出力電圧振幅が再
生ヘッド増幅回路６３ａ、６４ａの再生信号入力用トラ
ンジスタＱ２のエミッタ・ベース間逆耐圧（２〜３Ｖ）
を越えた場合に再生信号入力用トランジスタＱ２の劣化
をまねくおそれがある。However, in the recording / reproducing amplifier circuit of FIG. 1, the output voltage amplitude of the recording signal amplifying circuits 61 and 62 is the reverse breakdown voltage between the emitter and base of the reproducing signal input transistor Q2 of the reproducing head amplifying circuits 63a and 64a ( 2-3V)
If it exceeds the range, the reproduction signal input transistor Q2 may be deteriorated.
【００４１】図２は、本発明のＶＴＲの記録・再生増幅
回路の第２の実施の形態を示す回路図である。図２に示
す集積回路２０に形成された記録・再生増幅回路は、図
１に示した記録・再生増幅回路と比べて、再生ヘッド増
幅回路６３ｂ、６４ｂにおいて再生信号入力用トランジ
スタＱ２のエミッタと接地ノードとの間に直列に第２の
スイッチ用トランジスタ（飽和トランジスタ）Ｑ５が挿
入接続されており、この第２のスイッチ用トランジスタ
Ｑ５は、前記スイッチ用トランジスタＱ４（第１のスイ
ッチ用トランジスタ）と同様に制御信号ＰＢにより再生
モード時にオン状態／記録モード時にオフ状態に制御さ
れる点が異なり、その他は同じであるので図１中と同一
符号を付している。FIG. 2 is a circuit diagram showing a second embodiment of the VTR recording / reproducing amplifier circuit of the present invention. The recording / reproducing amplifier circuit formed on the integrated circuit 20 shown in FIG. 2 is different from the recording / reproducing amplifier circuit shown in FIG. 1 in that the reproducing signal input transistor Q2 has an emitter and ground in the reproducing head amplifier circuits 63b and 64b. A second switching transistor (saturation transistor) Q5 is inserted and connected in series with the node, and the second switching transistor Q5 is the same as the switching transistor Q4 (first switching transistor). 1 is different from the above in that it is controlled to be in the on state in the reproduction mode / off state in the recording mode by the control signal PB.
【００４２】この場合、２個の再生ヘッド増幅回路６３
ｂ、６４ｂにおける第２のスイッチ用トランジスタＱ５
のオン抵抗（飽和抵抗）特性を揃えている。上記構成の
記録・再生増幅回路において、再生モード時には、第１
のスイッチ用トランジスタＱ４がオン状態に制御されて
２つのビデオヘッド１１、１２の共通接続端子１０ａが
接地電位に設定される。また、第２のスイッチ用トラン
ジスタＱ５もオン状態に制御されるので、再生ヘッド増
幅回路６３ｂ、６４ｂが動作可能状態になり、ビデオヘ
ッド１１、１２の一端から結合用コンデンサ１３、１４
を介して入力する再生信号を増幅して後段の第２次再生
信号増幅回路（図示せず）に出力するようになる。In this case, two reproducing head amplifier circuits 63
2b, 64b second switching transistor Q5
Has the same on-resistance (saturation resistance) characteristics. In the recording / reproducing / amplifying circuit having the above configuration, the first
The switching transistor Q4 is controlled to the ON state, and the common connection terminal 10a of the two video heads 11 and 12 is set to the ground potential. Since the second switching transistor Q5 is also controlled to be in the ON state, the reproducing head amplifying circuits 63b and 64b become operable, and the coupling capacitors 13 and 14 are connected from one end of the video heads 11 and 12.
The reproduced signal input via the amplifier is amplified and output to the secondary reproduced signal amplifier circuit (not shown) in the subsequent stage.
【００４３】これに対して、記録モード時には、第１の
スイッチ用トランジスタＱ４がオフ状態に制御され、２
つのビデオヘッド１１、１２の共通接続端子１０ａ（ス
イッチ用トランジスタＱ４のコレクタ）は記録アンプバ
イアス用のトランジスタによりハイレベルにバイアスさ
れる。また、第２のスイッチ用トランジスタＱ５もオフ
状態に制御されるので、再生ヘッド増幅回路６３ｂ、６
４ｂの再生信号入力用トランジスタＱ２のエミッタは開
放状態になり、再生ヘッド増幅回路６３ｂ、６４ｂは動
作不能状態になる。On the other hand, in the recording mode, the first switching transistor Q4 is controlled to be in the off state and 2
The common connection terminal 10a (collector of the switching transistor Q4) of the two video heads 11 and 12 is biased to a high level by the transistor for recording amplifier bias. Further, since the second switching transistor Q5 is also controlled to be in the off state, the reproducing head amplifier circuits 63b and 63b are provided.
The emitter of the reproduction signal input transistor Q2 of 4b is opened, and the reproduction head amplifier circuits 63b and 64b are disabled.
【００４４】この場合、一例として、ビデオヘッドのロ
ータリートランスのインダクタンスＬ＝８〜１０μＨ、
信号周波数ｆ＝３〜５ＭＨｚ、記録信号増幅回路６１、
６２の定電流出力のピーク値Ｉp-p ＝１０〜１６ｍＡと
した場合、記録信号増幅回路６１、６２の出力電圧振幅
のピーク値Ｖp-p は４Ｖ程度になる。In this case, as an example, the inductance L of the rotary transformer of the video head is L = 8 to 10 μH,
Signal frequency f = 3 to 5 MHz, recording signal amplifier circuit 61,
When the peak value Ip-p of the constant current output 62 is 10 to 16 mA, the peak value Vp-p of the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is about 4V.
【００４５】しかし、記録信号増幅回路６１、６２の出
力電流が供給されるビデオヘッド１１、１２の一端に結
合用コンデンサ１３、１４を介して接続されている再生
ヘッド増幅回路６３ｂ、６４ｂの再生信号入力用トラン
ジスタＱ２のエミッタと接地ノードとの間に直列に第２
のスイッチ用トランジスタＱ５が挿入接続されているの
で、記録信号増幅回路６１、６２の出力電圧振幅のピー
ク値Ｖp-p が再生信号入力用トランジスタＱ２のベース
・エミッタ間電圧ＶBEでクランプされなくなり、ビデオ
ヘッド１１、１２の駆動電流波形が歪むという問題は防
止される。However, the reproduction signals of the reproduction head amplification circuits 63b and 64b connected to the one ends of the video heads 11 and 12 to which the output currents of the recording signal amplification circuits 61 and 62 are supplied via the coupling capacitors 13 and 14, respectively. The second transistor is connected in series between the emitter of the input transistor Q2 and the ground node.
Since the switching transistor Q5 is inserted and connected, the peak value Vp-p of the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is not clamped by the base-emitter voltage VBE of the reproduction signal input transistor Q2, and The problem that the drive current waveforms of the heads 11 and 12 are distorted is prevented.
【００４６】しかも、再生ヘッド増幅回路６３ｂ、６４
ｂの再生信号入力用トランジスタＱ２のエミッタと接地
ノードとの間に直列に第２のスイッチ用トランジスタＱ
５が挿入接続されているので、記録信号増幅回路６１、
６２の出力電圧振幅が再生信号入力用トランジスタＱ２
のエミッタ・ベース間逆耐圧（２〜３Ｖ）を越えた場合
でも再生信号入力用トランジスタＱ２の劣化をまねくお
それがなくなる。Moreover, the reproducing head amplifier circuits 63b and 64
The second switching transistor Q is connected in series between the emitter of the reproduction signal input transistor Q2 of FIG.
5, the recording signal amplifying circuit 61,
The output voltage amplitude of 62 is the reproduction signal input transistor Q2.
Even when the reverse breakdown voltage (2 to 3 V) between the emitter and the base is exceeded, the reproduction signal input transistor Q2 is not likely to deteriorate.
【００４７】即ち、上記した図２の記録・再生増幅回路
によれば、前記した図１の記録・再生増幅回路と同様
に、記録モード時に記録信号増幅回路６１、６２の出力
電圧振幅が再生ヘッド増幅回路６３ｂ、６４ｂの再生信
号入力用トランジスタＱ２によりクランプされることを
防止することが可能になり、しかも、記録信号増幅回路
６１、６２の出力電圧振幅が再生信号入力用トランジス
タＱ２のエミッタ・ベース間逆耐圧を越えた場合でも再
生信号入力用トランジスタＱ２の不良をまねくおそれが
なくなる。That is, according to the recording / reproducing amplifier circuit of FIG. 2 described above, as in the recording / reproducing amplifier circuit of FIG. 1, the output voltage amplitude of the recording signal amplifier circuits 61 and 62 in the recording mode is the reproducing head. It becomes possible to prevent the amplifiers 63b and 64b from being clamped by the reproduction signal input transistor Q2, and moreover, the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is the emitter / base of the reproduction signal input transistor Q2. Even if the reverse withstand voltage is exceeded, the reproduction signal input transistor Q2 may not be defective.
【００４８】なお、図２中の再生ヘッド増幅回路６３
ｂ、６４ｂの再生モード時における入力換算雑音中の熱
雑音（入力換算熱雑音）ＶN1は、再生信号入力用トラン
ジスタＱ２の内部ベース抵抗をｒbb、第２のスイッチ用
トランジスタＱ５のオン抵抗をｒon、第１のスイッチ用
トランジスタＱ４のオン抵抗をｒon' で表わすと、次式
で示される。The reproducing head amplifier circuit 63 shown in FIG.
The thermal noise (input equivalent thermal noise) VN1 in the input equivalent noise in the reproduction mode of b and 64b is the internal base resistance of the reproduction signal input transistor Q2 is rbb, the on resistance of the second switching transistor Q5 is ron, The ON resistance of the first switching transistor Q4 is represented by ron 'by the following equation.
【００４９】
ＶN12 ＝４ｋＴ（ｒbb＋ｒon＋ｒon' ）Δｆ …（１）
図３は、本発明のＶＴＲの記録・再生増幅回路の第３の
実施の形態を示す回路図である。VN1 2 = 4 kT (rbb + ron + ron ') Δf (1) FIG. 3 is a circuit diagram showing a third embodiment of the VTR recording / reproducing amplifier circuit of the present invention.
【００５０】図３に示す集積回路３０に形成された記録
・再生増幅回路は、図２に示した記録・再生増幅回路と
比べて、再生ヘッド増幅回路６３ｃ、６４ｃにおいて再
生信号入力用トランジスタＱ２のエミッタに一端が接続
されている第２のスイッチ用トランジスタＱ５の他端が
２つのビデオヘッド１１、１２の共通接続端子１０ａ
（第１のスイッチ用トランジスタＱ４のコレクタ）に接
続されている点が異なり、その他は同じであるので図２
中と同一符号を付している。The recording / reproducing amplifier circuit formed in the integrated circuit 30 shown in FIG. 3 is different from the recording / reproducing amplifier circuit shown in FIG. 2 in the reproducing signal input transistor Q2 in the reproducing head amplifier circuits 63c and 64c. The other end of the second switching transistor Q5, one end of which is connected to the emitter, has the other end connected to the common connection terminal 10a of the two video heads 11 and 12.
It is different in that it is connected to (the collector of the first switching transistor Q4) and is otherwise the same.
The same symbols as in the inside are attached.
【００５１】上記構成の記録・再生増幅回路において、
再生モード時には、第１のスイッチ用トランジスタＱ４
がオン状態に制御されて２つのビデオヘッド１１、１２
の共通接続端子１０ａが接地電位に設定される。また、
第２のスイッチ用トランジスタＱ５もオン状態に制御さ
れるので、再生ヘッド増幅回路６３ｃ、６４ｃが動作可
能状態になり、ビデオヘッド１１、１２の一端から結合
用コンデンサ１３、１４を介して入力する再生信号を増
幅して後段の第２次再生信号増幅回路（図示せず）に出
力するようになる。In the recording / reproducing amplifier circuit having the above structure,
In the reproduction mode, the first switching transistor Q4
Is controlled to the on state and the two video heads 11, 12 are
The common connection terminal 10a of is set to the ground potential. Also,
Since the second switching transistor Q5 is also controlled to be in the ON state, the reproducing head amplifier circuits 63c and 64c are in an operable state, and the reproducing input from one end of the video heads 11 and 12 via the coupling capacitors 13 and 14 is performed. The signal is amplified and output to the secondary reproduction signal amplifier circuit (not shown) in the subsequent stage.
【００５２】これに対して、記録モード時には、第１の
スイッチ用トランジスタＱ４がオフ状態に制御され、２
つのビデオヘッド１１、１２の共通接続端子１０ａ（ス
イッチ用トランジスタＱ４のコレクタ）は記録アンプバ
イアス用のトランジスタによりハイレベルにバイアスさ
れる。また、第２のスイッチ用トランジスタＱ５もオフ
状態に制御されるので、再生ヘッド増幅回路６３ｃ、６
４ｃの再生信号入力用トランジスタＱ２のエミッタは開
放状態になり、再生ヘッド増幅回路６３ｃ、６４ｃは動
作不能状態になる。On the other hand, in the recording mode, the first switching transistor Q4 is controlled to be in the off state and 2
The common connection terminal 10a (collector of the switching transistor Q4) of the two video heads 11 and 12 is biased to a high level by the transistor for recording amplifier bias. Further, since the second switching transistor Q5 is also controlled to be in the off state, the reproducing head amplifier circuits 63c and 63c are provided.
The emitter of the reproduction signal input transistor Q2 of 4c is opened, and the reproduction head amplifier circuits 63c and 64c are disabled.
【００５３】この場合、一例として、ビデオヘッド１
１、１２のロータリートランスのインダクタンスＬ＝８
〜１０μＨ、信号周波数ｆ＝３〜５ＭＨｚ、記録信号増
幅回路６１、６２の定電流出力のピーク値Ｉp-p ＝１０
〜１６ｍＡとした場合、記録信号増幅回路６１、６２の
出力電圧振幅のピーク値Ｖp-p は４Ｖ程度になる。In this case, as an example, the video head 1
Inductance L = 8 of rotary transformers 1 and 12
10 μH, signal frequency f = 3 to 5 MHz, peak value Ip-p = 10 of constant current output of the recording signal amplifier circuits 61 and 62
When it is set to ˜16 mA, the peak value Vp-p of the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is about 4V.
【００５４】しかし、記録信号増幅回路６１、６２の出
力電流が供給されるビデオヘッド１１、１２の一端に結
合用コンデンサ１３、１４を介して接続されている再生
ヘッド増幅回路６３ｃ、６４ｃの再生信号入力用トラン
ジスタＱ２のエミッタと２つのビデオヘッド１１、１２
の共通接続端子１０ａ（第１のスイッチ用トランジスタ
Ｑ４のコレクタ）との間に直列に第２のスイッチ用トラ
ンジスタＱ５が挿入接続されているので、記録信号増幅
回路６１、６２の出力電圧振幅のピーク値Ｖp-p が再生
信号入力用トランジスタＱ２のベース・エミッタ間電圧
ＶBEでクランプされなくなり、ビデオヘッド１１、１２
の駆動電流波形が歪むという問題は防止される。However, the reproduction signals of the reproduction head amplification circuits 63c and 64c connected to the one ends of the video heads 11 and 12 to which the output currents of the recording signal amplification circuits 61 and 62 are supplied via the coupling capacitors 13 and 14, respectively. The emitter of the input transistor Q2 and the two video heads 11 and 12
Since the second switching transistor Q5 is inserted and connected in series between the common connection terminal 10a (collector of the first switching transistor Q4) of, the peak of the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is increased. The value Vp-p is no longer clamped by the base-emitter voltage VBE of the reproduction signal input transistor Q2, and the video heads 11 and 12 are
The problem that the drive current waveform is distorted is prevented.
【００５５】しかも、再生ヘッド増幅回路６３ｃ、６４
ｃの再生信号入力用トランジスタＱ２のエミッタと接地
ノードとの間に直列に第２のスイッチ用トランジスタＱ
５が挿入接続されているので、記録信号増幅回路６１、
６２の出力電圧振幅が再生信号入力用トランジスタＱ２
のエミッタ・ベース間逆耐圧（２〜３Ｖ）を越えた場合
でも再生信号入力用トランジスタＱ２の不良をまねくお
それがなくなる。Moreover, the reproducing head amplifier circuits 63c and 64
The second switching transistor Q is connected in series between the emitter of the reproduction signal input transistor Q2 of FIG.
5, the recording signal amplifying circuit 61,
The output voltage amplitude of 62 is the reproduction signal input transistor Q2.
Even when the reverse withstand voltage (2 to 3 V) between the emitter and the base is exceeded, the reproduction signal input transistor Q2 is not likely to be defective.
【００５６】即ち、上記した図３の記録・再生増幅回路
によれば、前記した図２の記録・再生増幅回路と同様
に、記録モード時に記録信号増幅回路６１、６２の出力
電圧振幅が再生ヘッド増幅回路６３ｃ、６４ｃの再生信
号入力用トランジスタＱ２によりクランプされることを
防止することが可能になり、しかも、記録信号増幅回路
６１、６２の出力電圧振幅が再生信号入力用トランジス
タＱ２のエミッタ・ベース間逆耐圧を越えた場合でも再
生信号入力用トランジスタＱ２の不良をまねくおそれが
なくなる。That is, according to the recording / reproducing amplifier circuit of FIG. 3 described above, the output voltage amplitude of the recording signal amplifying circuits 61 and 62 in the recording mode is the same as the recording / reproducing amplifier circuit of FIG. 2 described above. It is possible to prevent the reproduction signal input transistor Q2 of the amplifier circuits 63c and 64c from being clamped, and moreover, the output voltage amplitude of the recording signal amplifier circuits 61 and 62 is the emitter / base of the reproduction signal input transistor Q2. Even if the reverse withstand voltage is exceeded, the reproduction signal input transistor Q2 may not be defective.
【００５７】さらに、図３中の再生ヘッド増幅回路６３
ｃ、６４ｃの再生モード時における入力換算雑音中の熱
雑音（入力換算熱雑音）ＶN2は、再生信号入力用トラン
ジスタＱ２の内部ベース抵抗をｒbb、第２のスイッチ用
トランジスタＱ５のオン抵抗をｒonで表わすと、次式で
示される。Further, the reproducing head amplifier circuit 63 in FIG.
The thermal noise (input conversion thermal noise) VN2 in the input conversion noise in the reproduction mode of c and 64c is rbb for the internal base resistance of the reproduction signal input transistor Q2 and ron for the on resistance of the second switching transistor Q5. It is expressed by the following equation.
【００５８】
ＶN22 ＝４ｋＴ（ｒbb＋ｒon）Δｆ …（２）
上式（２）で示される入力換算熱雑音ＶN2は、図２中の
再生ヘッド増幅回路６３ｃ、６４ｃの再生モード時にお
ける入力換算熱雑音ＶN1と比べて、小さくなっている
（改善されている）ことが分かる。VN2 2 = 4 kT (rbb + ron) Δf (2) The input conversion thermal noise VN2 shown by the above equation (2) is the input conversion thermal noise in the reproducing mode of the reproducing head amplifier circuits 63c and 64c in FIG. It can be seen that it is smaller (improved) than VN1.
【００５９】[0059]
【発明の効果】上述したように本発明のＶＴＲの記録・
再生増幅回路によれば、記録モード時にビデオヘッドに
記録電流を供給するための記録信号増幅回路の出力電圧
振幅がビデオヘッドの一端に結合用コンデンサを介して
接続される再生ヘッド増幅回路の再生信号入力用トラン
ジスタによりクランプされることを防止することができ
る。As described above, recording / recording of the VTR of the present invention
According to the reproduction amplifier circuit, the output voltage amplitude of the recording signal amplifier circuit for supplying the recording current to the video head in the recording mode has the reproduction signal of the reproduction head amplifier circuit connected to one end of the video head through the coupling capacitor. It can be prevented from being clamped by the input transistor.
【図１】本発明のＶＴＲの記録・再生増幅回路の第１の
実施の形態を示す回路図。FIG. 1 is a circuit diagram showing a first embodiment of a VTR recording / reproducing amplifier circuit of the present invention.
【図２】本発明のＶＴＲの記録・再生増幅回路の第２の
実施の形態を示す回路図。FIG. 2 is a circuit diagram showing a second embodiment of a VTR recording / reproducing amplifier circuit of the present invention.
【図３】本発明のＶＴＲの記録・再生増幅回路の第３の
実施の形態を示す回路図。FIG. 3 is a circuit diagram showing a third embodiment of a VTR recording / reproducing amplifier circuit of the present invention.
【図４】従来のＶＴＲの記録・再生増幅回路を示す回路
図。FIG. 4 is a circuit diagram showing a conventional VTR recording / reproducing amplifier circuit.
【図５】従来考えられているＶＴＲの記録・再生増幅回
路を示す回路図。FIG. 5 is a circuit diagram showing a conventional VTR recording / reproducing amplifier circuit.
【符号の説明】
１０、２０、３０…集積回路、
１０ａ…共通接続端子、
１１、１２…ビデオヘッド、
１３、１４…結合用コンデンサ、
６１、６２…記録信号増幅回路、
６３ａ、６４ａ、６３ｂ、６４ｂ、６３ｃ、６４ｃ…再
生ヘッド増幅回路、
Ｑ２…再生信号入力用トランジスタ、
Ｑ４…第１のスイッチ用トランジスタ、
Ｑ５…第２のスイッチ用トランジスタ。[Explanation of Codes] 10, 20, 30 ... Integrated Circuit, 10a ... Common Connection Terminal, 11, 12 ... Video Head, 13, 14 ... Coupling Capacitor, 61, 62 ... Recording Signal Amplifying Circuit, 63a, 64a, 63b, 64b, 63c, 64c ... Playback head amplifier circuit, Q2 ... Playback signal input transistor, Q4 ... First switch transistor, Q5 ... Second switch transistor.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G11B 5/027 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) G11B 5/027
Claims (4)
めの回転シリンダーに設けられた２つのビデオヘッドの
各一端にそれぞれ対応して接続される２個の記録信号増
幅回路と、 前記２つのビデオヘッドの各一端にそれぞれ対応して結
合用コンデンサを介して接続される２個の再生信号増幅
回路と、 前記２つのビデオヘッドの各他端が共通接続される共通
接続端子にコレクタが接続され、接地ノードにエミッタ
が接続され、再生モード時にオン状態／記録モード時に
オフ状態に制御されるスイッチ用の第１のトランジスタ
とを具備し、 前記２個の再生信号増幅回路のそれぞれは、電源ノード
と前記第１のトランジスタのコレクタとの間に、負荷抵
抗素子、バイアス電位がベースに印加される第２のトラ
ンジスタのコレクタ・エミッタ間および再生信号入力用
の第３のトランジスタのコレクタ・エミッタ間が直列に
接続され、前記第３のトランジスタのベースにそれぞれ
対応するビデオヘッドの一端から結合用コンデンサを介
して再生信号が入力することを特徴とするＶＴＲの記録
・再生増幅回路。1. A recording signal amplifying circuit connected to one end of each of two video heads provided on a rotary cylinder for winding and running a video tape, and the two video heads. Two reproduction signal amplifier circuits, which are respectively connected to the respective one ends through coupling capacitors, and a collector is connected to a common connection terminal to which the other ends of the two video heads are commonly connected , and a ground node. To the emitter
And a first transistor for a switch that is connected to each other and is controlled to be in an on state in a reproduction mode / an off state in a recording mode, and each of the two reproduction signal amplification circuits includes a power supply node and the first transistor . Between the collector of the transistor and the load resistor element, the second transistor where the bias potential is applied to the base.
Between the third transistors comprising the collector-emitter for collector-emitter and the reproduction signal input Njisuta are connected in series, via the coupling capacitor from one end of the video heads respectively corresponding to the base of said third transistor A VTR recording / playback amplifying circuit characterized by receiving a playback signal.
回路において、 前記２個の記録信号増幅回路は、それぞれ対応するビデ
オヘッドの一端と接地ノードとの間に、記録信号増幅用
の第４のトランジスタのコレクタ・エミッタ間および抵
抗素子が直列に接続され、差動的な記録信号電流入力を
増幅して前記２つのビデオヘッドを逆相で定電流駆動す
ることを特徴とするＶＴＲの記録・再生増幅回路。2. The VTR recording / reproducing amplifier circuit according to claim 1, wherein the two recording signal amplifier circuits are provided for amplifying a recording signal between one end of a corresponding video head and a ground node . Recording of a VTR characterized in that the collector and emitter of the transistor No. 4 and a resistance element are connected in series to amplify a differential recording signal current input to drive the two video heads in constant phase with a constant current. -Regeneration amplifier circuit.
めの回転シリンダーに設けられた２つのビデオヘッドの
各一端にそれぞれ対応して接続される２個の記録信号増
幅回路と、 前記２つのビデオヘッドの各一端にそれぞれ対応して結
合用コンデンサを介して接続される２個の再生信号増幅
回路と、 前記２つのビデオヘッドの各他端が共通接続される共通
接続端子にコレクタが接続され、エミッタが接地ノード
に接続され、再生モード時にオン状態／記録モード時に
オフ状態に制御されるスイッチ用の第１のトランジスタ
とを具備し、 前記２個の再生信号増幅回路のそれぞれは、電源ノード
と接地ノードとの間に、負荷抵抗素子、バイアス電位が
ベースに印加される第２のトランジスタのコレクタ・エ
ミッタ間、再生信号入力用の第３のトランジスタのコレ
クタ・エミッタ間および再生モード時にオン状態／記録
モード時にオフ状態に制御されるスイッチ用の第４のト
ランジスタのコレクタ・エミッタ間が直列に接続され、
前記第３のトランジスタのベースにそれぞれ対応するビ
デオヘッドの一端から結合用コンデンサを介して再生信
号が入力することを特徴とするＶＴＲの記録・再生増幅
回路。3. Two recording signal amplifying circuits connected respectively to one ends of two video heads provided on a rotary cylinder for winding and running a video tape, and the two video heads. A collector is connected to a common connection terminal to which two reproduction signal amplifier circuits corresponding to each one end are respectively connected through a coupling capacitor, and the other ends of the two video heads are commonly connected , and an emitter is A first transistor for a switch that is connected to the ground node and is controlled to be in an on state in a reproducing mode / off state in a recording mode, each of the two reproducing signal amplifying circuits being a power source. Between the node and the ground node, the load resistor element and the collector / error of the second transistor whose bias potential is applied to the base.
Between emitter, Kore of the third transistor for reproduction signal input
Kuta-emitter and the collector and emitter of the fourth bets <br/> transistor for the switch to be controlled to the off state to the on state / recording mode to the playback mode are connected in series,
A read / write amplifier circuit for a VTR, wherein a read signal is input from one end of a video head corresponding to the base of the third transistor through a coupling capacitor.
めの回転シリンダーに設けられた２つのビデオヘッドの
各一端にそれぞれ対応して接続される２個の記録信号増
幅回路と、 前記２つのビデオヘッドの各一端にそれぞれ対応して結
合用コンデンサを介して接続される２個の再生信号増幅
回路と、 前記２つのビデオヘッドの各他端が共通接続される共通
接続端子にコレクタが接続され、エミッタが接地ノード
に接続され、再生モード時にオン状態／記録モード時に
オフ状態に制御されるスイッチ用の第１のトランジスタ
とを具備し、 前記２個の再生信号増幅回路のそれぞれは、電源ノード
と前記第１のトランジスタのコレクタとの間に、負荷抵
抗素子、バイアス電位がベースに印加された第２のトラ
ンジスタのコレクタ・エミッタ間、再生信号入力用の第
３のトランジスタのコレクタ・エミッタ間および再生モ
ード時にオン状態／記録モード時にオフ状態に制御され
るスイッチ用の第４のトランジスタのコレクタ・エミッ
タ間が直列に接続され、前記第３のトランジスタのベー
スにそれぞれ対応するビデオヘッドの一端から結合用コ
ンデンサを介して再生信号が入力することを特徴とする
ＶＴＲの記録・再生増幅回路。4. Two recording signal amplifying circuits connected respectively to one ends of two video heads provided on a rotary cylinder for winding and running a video tape, and the two video heads. A collector is connected to a common connection terminal to which two reproducing signal amplifying circuits are respectively connected to respective one ends via coupling capacitors, and a common connecting terminal to which the other ends of the two video heads are commonly connected , and an emitter is A first transistor for a switch that is connected to a ground node and is controlled to be in an on state in a reproducing mode / an off state in a recording mode, each of the two reproducing signal amplifying circuits being a power supply. between the node and the collector of said first transistor, a load resistor, the collector-emitter of the second tiger <br/> Njisuta the bias potential is applied to the base , The first for the reproduction signal input
Between the collector and emitter of the 3rd transistor and the reproduction mode
Control is turned on during recording / off during recording mode
Collector emitter of the fourth transistor for the switch
Are connected in series, and the base of the third transistor is
A read / write amplifier circuit for a VTR, in which a read signal is input from one end of a video head corresponding to each input via a coupling capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32411996A JP3535330B2 (en) | 1996-12-04 | 1996-12-04 | VTR recording / playback amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32411996A JP3535330B2 (en) | 1996-12-04 | 1996-12-04 | VTR recording / playback amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10162302A JPH10162302A (en) | 1998-06-19 |
| JP3535330B2 true JP3535330B2 (en) | 2004-06-07 |
Family
ID=18162374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32411996A Expired - Fee Related JP3535330B2 (en) | 1996-12-04 | 1996-12-04 | VTR recording / playback amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3535330B2 (en) |
-
1996
- 1996-12-04 JP JP32411996A patent/JP3535330B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10162302A (en) | 1998-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59123321A (en) | Switch circuit | |
| JP3535330B2 (en) | VTR recording / playback amplifier circuit | |
| JP3086768B2 (en) | Amplifier circuit for magnetic recording / reproducing device | |
| JPH02226912A (en) | Switching circuit | |
| JP3051553B2 (en) | Magnetic recording / reproducing device | |
| JP2509385Y2 (en) | Signal switching circuit in recording / reproducing device | |
| JPS6220889Y2 (en) | ||
| JPH0548293Y2 (en) | ||
| JPS6246394Y2 (en) | ||
| KR910005774Y1 (en) | Amplification circuit for control signal | |
| US6185060B1 (en) | Changeover circuit in tape recorder | |
| JP3157202B2 (en) | Magnetic recording / reproducing device | |
| JP2954795B2 (en) | Signal processing circuit | |
| JPS6339965B2 (en) | ||
| JPH09106503A (en) | Signal amplifier circuit | |
| JPH0510241Y2 (en) | ||
| JP4075112B2 (en) | Base current compensation circuit | |
| JPH0629764Y2 (en) | High frequency compensation circuit | |
| JP3362513B2 (en) | Magnetic recording / reproducing device | |
| JP2603647Y2 (en) | Recording / playback switching circuit | |
| JPH0538403Y2 (en) | ||
| JPH0339958Y2 (en) | ||
| JPS609934Y2 (en) | Recording/playback device | |
| JPS606897Y2 (en) | Recording/playback switching circuit | |
| JPS6080104A (en) | Recording and reproducing circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031216 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040216 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040311 |
|
| LAPS | Cancellation because of no payment of annual fees |