JP3530170B2 - Manufacturing method of printed circuit board - Google Patents

Manufacturing method of printed circuit board

Info

Publication number
JP3530170B2
JP3530170B2 JP2001383376A JP2001383376A JP3530170B2 JP 3530170 B2 JP3530170 B2 JP 3530170B2 JP 2001383376 A JP2001383376 A JP 2001383376A JP 2001383376 A JP2001383376 A JP 2001383376A JP 3530170 B2 JP3530170 B2 JP 3530170B2
Authority
JP
Japan
Prior art keywords
wiring pattern
printed circuit
hole
unit
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001383376A
Other languages
Japanese (ja)
Other versions
JP2002198628A (en
Inventor
正人 石井
彰 一柳
大輔 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzuki Co Ltd
Mitsui Mining and Smelting Co Ltd
Original Assignee
Suzuki Co Ltd
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzuki Co Ltd, Mitsui Mining and Smelting Co Ltd filed Critical Suzuki Co Ltd
Priority to JP2001383376A priority Critical patent/JP3530170B2/en
Publication of JP2002198628A publication Critical patent/JP2002198628A/en
Application granted granted Critical
Publication of JP3530170B2 publication Critical patent/JP3530170B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、プリント回路板の
製造方法に関し、より詳細にはパンチングプレスを利用
して製造できるプリント回路板の製造方法及び該プリン
ト回路板を使用する多層プリント配線板の一括製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a printed circuit board , and more particularly to a method for manufacturing a printed circuit board that can be manufactured by using a punching press and the printing method.
TECHNICAL FIELD The present invention relates to a batch manufacturing method of a multilayer printed wiring board using a circuit board .

【0002】[0002]

【従来の技術】表裏面に導体層を有する回路板として種
々のものが使用されている。具体的には、基板にフレキ
シブルなポリイミド樹脂等を用いたTAB(Tape Autom
ated Bonding) テープ、CSP(Chip Size Package)
、BGA(Ball Grid Array )、FPC(Flexible Pr
inted Circuit)の他に、ガラスエポキシ等のリジッド
な基板を使用した多層配線板等がある。この両面又は片
面に配線層を有する回路板を複数積層するための従来法
の主流は例えば特開平8−125344号公報に開示されたビ
ルドアップ法である。この方法を図3a〜 図3dに基
づいて説明する。
2. Description of the Related Art Various circuit boards are used as circuit boards having conductor layers on the front and back surfaces. Specifically, TAB (Tape Autom) using flexible polyimide resin etc. for the substrate
ated Bonding) Tape, CSP (Chip Size Package)
, BGA (Ball Grid Array), FPC (Flexible Pr
other than the inted circuit), there is a multilayer wiring board using a rigid substrate such as glass epoxy. The mainstream of the conventional method for laminating a plurality of circuit boards having wiring layers on both sides or one side is a build-up method disclosed in, for example, Japanese Patent Laid-Open No. 8-125344. This method will be described with reference to FIGS.

【0003】まず一方面に第1銅張り層が被覆された絶
縁基板1表面をマスキング及びエッチングして該表面上
に所望の第1配線パターン2を形成し、該配線パターン
2上に円錐状の第1導電性バンプ3を印刷する。このよ
うな絶縁基板1の上方に該絶縁基板と同一形状で上面に
第2銅張り層2aが被覆された第1絶縁接着剤層4を位
置させ(図3a)、この絶縁接着剤層4を下方に移動さ
せて前記絶縁基板1に圧着させると、前記第1導電性バ
ンプ3の円錐先端部が潰されて平坦化するとともに絶縁
接着剤層4を貫通して第2銅張り層2aに接触し(図3
b)、第1積層体5が構成される。
First, the surface of the insulating substrate 1 having one surface covered with a first copper-clad layer is masked and etched to form a desired first wiring pattern 2 on the surface, and a conical shape is formed on the wiring pattern 2. The first conductive bump 3 is printed. A first insulating adhesive layer 4 having the same shape as that of the insulating substrate and having a second copper-clad layer 2a coated on the upper surface is located above the insulating substrate 1 (FIG. 3a). When it is moved downward and pressure-bonded to the insulating substrate 1, the conical tip end portion of the first conductive bump 3 is crushed and flattened, and penetrates the insulating adhesive layer 4 to contact the second copper-clad layer 2a. (Fig. 3
b), the 1st laminated body 5 is comprised.

【0004】続いて図3bの第1積層体5の第2銅張り
層2a表面をマスキング及びエッチングして該表面上に
所望の第2配線パターン2bを形成し、該配線パターン
2b上に前記第1導電性バンプと同一形状の第2導電性
バンプ3aを印刷する。次いで第3銅張り層2cを上面
に有する第2絶縁接着剤層4aを、第1積層体5の上方
に位置させる(図3c)。この第2絶縁接着剤層4aを
下方に移動させて前記第1絶縁接着剤層4に圧着させる
と、前記第2導電性バンプ3aの円錐先端部が潰されて
平坦化するとともに第2絶縁接着剤層4aを貫通して第
3銅張り層2cに接触し、該第3銅張り層2cをマスキ
ング及びエッチングして所望の第3配線パターン2dに
変換し、第2積層体5aが構成される(図3d)。
Subsequently, the surface of the second copper-clad layer 2a of the first laminate 5 of FIG. 3b is masked and etched to form a desired second wiring pattern 2b on the surface, and the second wiring pattern 2b is formed on the wiring pattern 2b. The second conductive bump 3a having the same shape as the one conductive bump is printed. Then, the second insulating adhesive layer 4a having the third copper-clad layer 2c on its upper surface is positioned above the first stacked body 5 (FIG. 3c). When the second insulating adhesive layer 4a is moved downward and pressure-bonded to the first insulating adhesive layer 4, the conical tip end portion of the second conductive bump 3a is crushed to be flattened and the second insulating adhesive layer 4a is flattened. It penetrates through the agent layer 4a and comes into contact with the third copper-clad layer 2c, and the third copper-clad layer 2c is masked and etched to be converted into a desired third wiring pattern 2d, thereby forming the second stacked body 5a. (Fig. 3d).

【0005】[0005]

【発明が解決しようとする課題】このように図3に示す
従来例であるビルドアップ法では、絶縁基板1上に絶縁
接着剤層4、4aを介して複数層の配線パターン2、2
b、2dを形成する際に、該配線パターンの層の数と同
じ回数の導電性バンプの印刷及び絶縁接着剤層の圧着
が、つまり1層ごとに配線パターンの形成と導電体バン
プの印刷が必要になる。更に形成されるべき配線パター
ンは近年の微細化要求に従ってファイン化の一途を辿
り、このような微細な配線パターンに対応するバンプ形
成を印刷法で行うことは容易なことではない。そしてそ
の印刷法を配線パターンの層数と同じ回数行うことは非
常に大きな負担であり、多数の製品を製造しなければな
らない場合にはその時間的及び経済的ロスが無視できな
くなる。
As described above, in the conventional build-up method shown in FIG. 3, a plurality of wiring patterns 2, 2 are formed on the insulating substrate 1 via the insulating adhesive layers 4, 4a.
When forming b and 2d, printing of conductive bumps and pressure bonding of the insulating adhesive layer are performed the same number of times as the number of layers of the wiring pattern, that is, formation of a wiring pattern and printing of conductor bumps for each layer. You will need it. Further, the wiring patterns to be formed are becoming finer in accordance with the recent demand for miniaturization, and it is not easy to form bumps corresponding to such fine wiring patterns by a printing method. Performing the printing method the same number of times as the number of layers of the wiring pattern is a very heavy burden, and when many products must be manufactured, the time and economic loss cannot be ignored.

【0006】このような微細な配線パターン印刷の要請
に応えるためには、印刷性能が高いだけでなく画像認識
機能にも優れ高い位置精度を確保できる画像認識装置付
き印刷機が必要になる。しかしこのような装置は一般に
高価であり、設備投資額が莫大になる。更に図3に示し
た従来技術では、絶縁基板1の下側には同様にして配線
パターン層を形成できるが、この場合には絶縁基板1の
上側の配線パターンと下側の配線パターンを電気的に接
続するためには前記絶縁基板1を貫通するスルーホール
を穿設しなければならず、該スルーホール形成の手間だ
けでなく該スルーホールのめっき等が必要になり、製造
工程が大幅に複雑になる。
In order to meet the demand for printing such a fine wiring pattern, a printing machine with an image recognition device is required that has not only high printing performance but also excellent image recognition function and high positional accuracy. However, such a device is generally expensive, and the amount of capital investment is enormous. Further, in the conventional technique shown in FIG. 3, a wiring pattern layer can be similarly formed on the lower side of the insulating substrate 1, but in this case, the upper wiring pattern and the lower wiring pattern of the insulating substrate 1 are electrically connected. In order to connect with the through hole, it is necessary to form a through hole penetrating the insulating substrate 1. This requires not only the labor for forming the through hole but also the plating of the through hole and the manufacturing process is considerably complicated. become.

【0007】[0007]

【課題を解決するための手段】本発明に係るプリント回
路板の製造方法は、両面又は片面に配線パターンが形成
されたポリイミド製シートに、該配線パターン及びポリ
イミド製シートを貫通するスルーホールをパンチングに
より形成し、次いで導電体シートをパンチングし、パン
チングされた導電体で前記スルーホールを充填するとと
もに、充填した前記導電体の少なくとも一端面を前記ポ
リイミド製シート及び/又は配線パターンとの整合面か
10 500 μm突出させることを特徴とするプリント回
路板の製造方法である。この製造方法で製造され、前記
突出部を有する複数のプリント回路板を絶縁接着剤層を
介して積層しかつ圧着させると、前記突出部が前記絶縁
接着剤層を貫通して隣接するプリント回路板に電気的に
接続し、多層プリント配線板を一括製造することが可能
になる。
A method of manufacturing a printed circuit board according to the present invention comprises punching a through hole penetrating the wiring pattern and the polyimide sheet in a polyimide sheet having a wiring pattern formed on both sides or one side. And then punching a conductor sheet to fill the through holes with the punched conductor, and at least one end face of the filled conductor from the alignment surface with the polyimide sheet and / or the wiring pattern. This is a method for manufacturing a printed circuit board, which is characterized in that the protrusion is made 10 to 500 μm . When a plurality of printed circuit boards, which are manufactured by this manufacturing method and have the projecting portions, are stacked and pressure-bonded through an insulating adhesive layer, the projecting portions penetrate the insulating adhesive layer and are adjacent to each other. It is possible to manufacture a multilayer printed wiring board at once by electrically connecting to.

【0008】以下本発明を詳細に説明する。本発明は、
従来のビルドアップ法における導電性バンプを印刷によ
り行う手法に代えて、従来の導電性バンプに相当する導
電性物質が形成される絶縁シートをポリイミド製シート
とし、そのシートの所要箇所にパンチングによりスルー
ホールを形成し、このスルーホールを前記導電性物質で
充填し、しかもスルーホール内の導電性物質の両端部の
少なくとも一方が配線パターンやポリイミド製シート面
から突出しているようなプリント回路板(ユニット基
板)を使用することを特徴としている。配線パターンの
微細化が進行している現在では、印刷により導電性バン
プを形成するよりも、パンチングによりスルーホールを
形成する方が簡単かつ正確に操作が行うことができる。
The present invention will be described in detail below. The present invention is
The conductive bump in the conventional buildup method instead of the method carried out by printing, an insulating sheet conductive material corresponding to the conventional conductive bump is formed as a polyimide sheet, a Panchin grayed the required position of the sheet A printed circuit board in which a through hole is formed, the through hole is filled with the conductive substance, and at least one of both ends of the conductive substance in the through hole projects from the wiring pattern or the polyimide sheet surface. It is characterized by using (unit board). In the current miniaturization of the wiring pattern is in progress, rather than to form a conductive bump by printing, it is more easily and accurately operated better to form a through hole be done Panchin grayed.

【0009】又前記突出部を有するユニット基板を複数
枚、絶縁接着剤層を介して積層しかつ各ユニット基板を
圧着すると、突出部が前記絶縁接着剤層を貫通して隣接
するユニット基板間の配線パターンや導電性物質を電気
的に接続する。従ってユニット基板の枚数にかかわら
ず、各ユニット基板を圧着するという単一操作でユニッ
ト基板を電気的に一括接続して多層プリント配線板を簡
単に製造できる。該ユニット基板のスルーホールに充填
される導電性物質は隣接するユニット基板の配線パター
ンを接続するだけでなく充填されたユニット基板の上下
の配線パターン間を電気的に接続するという役割も果た
す。該導電性物質としては鉛、錫、銅、ニッケル又はこ
れらを主成分とする合金、例えば半田が適しており、そ
の他にインジウム、金及び銀等の貴金属も使用できる。
Further, when a plurality of unit substrates having the protrusions are laminated via an insulating adhesive layer and each unit substrate is pressure-bonded, the protrusions penetrate the insulating adhesive layer and the space between adjacent unit substrates is increased. Electrically connect wiring patterns and conductive materials. Therefore, regardless of the number of unit boards, the unit boards can be electrically connected all together by a single operation of crimping the unit boards to easily manufacture a multilayer printed wiring board. The conductive material with which the through holes of the unit board are filled not only connects the wiring patterns of the adjacent unit boards, but also electrically connects the wiring patterns above and below the filled unit board. As the conductive material, lead, tin, copper, nickel, or an alloy containing these as the main components, such as solder, is suitable, and in addition, noble metals such as indium, gold and silver can be used.

【0010】本発明で使用するユニット基板の材質はポ
リイミド樹脂とする。又配線パターンの材質や形成方法
は特に制限されず、銅張り層を製面し、フォトレジスト
の塗布によるマスキング、露光、現像、及びエッチング
によって所望の配線パターンを作成すれば良い。必要に
応じてユニット基板の他面にも同様にして配線パターン
を形成して両面に配線パターンを有するユニット基板と
することもできる。生成するスルーホールの数は電気的
接続を必要とする配線パターンの数や位置関係に依存
し、その径は十分な電気的接続が確保される範囲でなる
べく小さくすることが望ましい。
The material of the unit substrate used in the present invention is polyimide resin. The material of the wiring pattern and the method of forming the wiring pattern are not particularly limited, and a desired wiring pattern may be formed by forming a copper-clad layer on the surface, masking by applying a photoresist, exposing, developing, and etching. If necessary, a wiring pattern can be similarly formed on the other surface of the unit substrate to form a unit substrate having wiring patterns on both surfaces. The number of through holes generated depends on the number and positional relationship of the wiring patterns that require electrical connection, and it is desirable that the diameter be as small as possible within the range where sufficient electrical connection is secured.

【0011】ユニット基板へのスルーホール形成と該ス
ルーホール中への導電性物質の充填は、一旦金型等を使
用してスルーホールを形成した後に、該スルーホール内
に導電性物質を充填する。金型等を使用してスルーホー
ルを開口するとともに該金型とユニット基板の間に置い
た導電性金属シート(導電性物質と同一材質)をパンチ
ングプレスにより該スルーホール内に進入させて充填す
こと、つまりスルーホール形成と導電性物質充填を単
一操作で行うと、形成される突出部の先端が丸くなる傾
向があり、導通信頼性に劣ることになりやすいため、一
旦スルーホールを形成した後、該スルーホールへ導電性
物質を充填す。スルーホール形成及び導電性物質の充
填に使用するパンチングは、従来と同様に行えば良く、
操作自体は簡単であるが、突出部の厚みを除いた導電
性物質の厚み(t1)とユニット基板のポリイミド製シ
ートの厚み(t2)との間の関係、加締等の後処理の
選択や設定に注意を払うことが必要になる。
The formation of the through hole in the unit substrate and the filling of the conductive material into the through hole are performed by once forming the through hole using a mold or the like and then filling the conductive material into the through hole. . A through hole is opened by using a mold or the like, and a conductive metal sheet (the same material as the conductive material) placed between the mold and the unit substrate is introduced into the through hole by a punching press to be filled. That is, if the formation of the through hole and the filling of the conductive material are performed in a single operation, the tip of the formed protrusion tends to be rounded, which tends to deteriorate the conduction reliability. after, it filled with a conductive material to the through-hole. Rupa Nchingu be used to fill the through-holes formed and the conductive material may be performed in a conventional manner
Although the operation itself is simple, the relationship between the thickness (t1) of the conductive material excluding the thickness of the protruding portion and the thickness (t2) of the polyimide sheet of the unit substrate, selection of post-processing such as caulking, and It is necessary to pay attention to the settings.

【0012】導電性物質の厚み(t1)とポリイミド製
シートの厚み(t2)の関係には最適領域が存在し、好
ましくは1.4 ×t2≧t1≧0.7 ×t2、より好ましく
は1.2 ×t2≧t1≧0.9 ×t2である。ポリイミド製
シートが厚過ぎると表面に凹凸が生じて寸法精度に問題
が起こることがあり、薄過ぎると配線パターンとの電気
的接続が不十分になることがあるからである。前記加締
は導電性物質を充填したスルーホールの導通の信頼性を
左右するもので、従来法に従って導電性物質をスルーホ
ール中に固定し、位置ずれや抜けが生じないようにす
る。導電性物質の上下の少なくとも一方に形成される突
出部の突出長さは使用する絶縁接着剤層の厚さに依存す
るが 10 500 μmとする。必要とする電気的接続に応
じて突出部は導電性物質の上側に設けても下側に設けて
も良く、複数の導電性物質を形成する場合にはその中の
一部には突出部が形成されないようにしても良い。
There is an optimum region in the relationship between the thickness (t1) of the conductive substance and the thickness (t2) of the polyimide sheet, preferably 1.4 × t2 ≧ t1 ≧ 0.7 × t2, more preferably 1.2 × t2 ≧ t1. ≧ 0.9 × t2. This is because if the polyimide sheet is too thick, irregularities may occur on the surface, causing a problem in dimensional accuracy, and if it is too thin, electrical connection with the wiring pattern may become insufficient. The caulking affects the reliability of conduction of the through hole filled with the conductive material, and the conductive material is fixed in the through hole according to the conventional method so as to prevent displacement and omission. Conductive upper and lower projecting portions projecting length of which is formed on at least one of the material depends on the thickness of the insulating adhesive layer to be used, and 10 ~ 500 μm. Depending on the required electrical connection, the protrusion may be provided on the upper side or the lower side of the conductive material, and in the case of forming a plurality of conductive substances, the protrusion is partly formed. It may not be formed.

【0013】前記絶縁接着剤層は、完全には硬化してい
ない熱硬化性樹脂、いわゆるプリプレグを使用すること
が望ましく、この他にホットメルトタイプ即ち熱可塑性
樹脂も使用可能である。スルーホール中の導電性物質と
配線パターンは必ずしも十分に電気的に接続されている
とは限らないため、導電性物質と配線パターン間に跨が
るようにめっき層を形成したり、両者又は一方をリフロ
ーさせて両者の接触界面部分を合金化して電気的接続を
より確実なものとしても良い。本発明で製造される多層
プリント配線板は、TABテープ、CSP、BGA、F
PCの他、ガラスエポキシ等のリジッドな回路板を使用
する各種プリント回路板に応用可能である。
For the insulating adhesive layer, it is desirable to use a thermosetting resin which is not completely cured, that is, a so-called prepreg. In addition to this, a hot melt type, that is, a thermoplastic resin can also be used. Since the conductive material in the through hole and the wiring pattern are not always sufficiently electrically connected, a plating layer may be formed so as to extend between the conductive material and the wiring pattern, or both or one of them may be formed. May be reflowed to alloy the contact interface between the two to make the electrical connection more reliable. The multilayer printed wiring board manufactured according to the present invention includes TAB tape, CSP, BGA, F
In addition to PC, it can be applied to various printed circuit boards that use rigid circuit boards such as glass epoxy.

【0014】[0014]

【発明の実施の形態】次に添付図面に基づいて本発明に
係るプリント回路板の製造の実施形態を説明するが、該
実施形態は本発明を限定するものではない。図1a〜e
は単一のプリント回路板(ユニット基板)の一連の製造
工程を例示する縦断面図である。ポリアミド製シート11
の上下両面に銅張り層12を被覆した2層タイプと称する
積層体(CCL、Cupper Crad Laminate) を使用する
(図1a)。この2層タイプの代わりに、ポリイミド製
シート11と銅張り層12の間に接着剤層を位置させた3層
タイプを使用しても良いが、使用するポンチに接着剤が
付着して操作性が低下することがある。
BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of manufacturing a printed circuit board according to the present invention will be described below with reference to the accompanying drawings, but the embodiment is not intended to limit the present invention. 1a-e
FIG. 6 is a vertical cross-sectional view illustrating a series of manufacturing steps of a single printed circuit board (unit board). Polyamide sheet 11
A two-layer type laminate (CCL, Cupper Crad Laminate) in which the copper clad layers 12 are coated on both upper and lower surfaces of the above is used (FIG. 1a). Instead of this two-layer type, a three-layer type in which an adhesive layer is located between the polyimide sheet 11 and the copper-clad layer 12 may be used, but the adhesive is attached to the punch to be used and the operability is improved. May decrease.

【0015】前記銅張り層12をマスキングしかつ適宜の
試薬でエッチングして配線パターン13を形成する(図1
b)。この操作以降は別個の2方法(図1c又は図1
d)のいずれかによりスルーホールを形成しかつ該スル
ーホールを導電体で充填することが可能であるが、本実
施形態では図1dの方法を使用する。図1cに示す方法
では、前記配線パターン13を形成したポリイミド製シー
ト11の上方に離間して導電体と同じ材質の金属等から成
る導電性金属シート14を位置させ、更にその上に開口す
べきスルーホールと同一径のパンチング金型15を位置さ
せ、プレス機により該金型15で前記導電性金属シート1
4、配線パターン13及びポリイミド製シート11をパンチ
ングして、配線パターン13及びポリイミド製シート11に
スルーホール16を開口するとともに、該スルーホール16
に前記導電性金属シート14を進入させてスルーホール16
を該導電性金属シートの一部の導電性物質17で充填し、
かつ該導電性物質17の先端部が下方の配線パターン13か
ら突出した突出部18を形成し、ユニット基板19を構成す
る(図1e)。
The copper-clad layer 12 is masked and etched with an appropriate reagent to form a wiring pattern 13 (see FIG. 1).
b). After this operation, two separate methods (FIG. 1c or FIG.
It is possible to form a through hole by any of d) and fill the through hole with a conductor.
The embodiment uses the method of FIG. 1d . In the method shown in FIG. 1c, a conductive metal sheet 14 made of metal or the like of the same material as that of the conductor is located above the polyimide sheet 11 on which the wiring pattern 13 is formed, and further opened. A punching die 15 having the same diameter as the through hole is positioned, and the conductive metal sheet 1 is pressed by the die 15 by a press machine.
4, the wiring pattern 13 and the polyimide sheet 11 are punched to form through holes 16 in the wiring pattern 13 and the polyimide sheet 11, and the through holes 16 are formed.
The conductive metal sheet 14 into the through hole 16
Is filled with a part of the conductive material 17 of the conductive metal sheet,
In addition, the tip of the conductive material 17 forms a protrusion 18 that protrudes from the wiring pattern 13 below to form a unit substrate 19 (FIG. 1e).

【0016】他方図1dに示す方法では、図1bの配線
パターン13を有するポリイミド製シート11に図1cと同
じ金型を使用してスルーホール16を開口した後に、ポリ
イミド製シート11の上方に導電性金属シート14を位置さ
せ、スルーホール16形成に使用した金型15を位置させ、
プレス機により該金型15で前記導電性金属シート14をパ
ンチングして該導電体金属シート14の一部で前記スルー
ホール16を充填し、かつ該導電性物質17の先端部が下方
の配線パターン13から突出した突出部18を形成し、ユニ
ット基板19を構成する(図1e)。
On the other hand, in the method shown in FIG. 1d, a polyimide sheet 11 having the wiring pattern 13 shown in FIG. 1b is formed with through holes 16 by using the same mold as that shown in FIG. The conductive metal sheet 14 and the mold 15 used for forming the through hole 16 are positioned,
A wiring pattern in which the conductive metal sheet 14 is punched with the die 15 by a pressing machine to fill the through holes 16 with a part of the conductive metal sheet 14 and the tip of the conductive material 17 is downward. A protruding portion 18 protruding from 13 is formed to form a unit substrate 19 (FIG. 1e).

【0017】図2は、図1で製造したユニット基板を一
括積層して多層積層プリント配線板を製造する要領を示
す縦断面図であり、図2aは積層前の、図2bは積層後
のそれぞれの状態を示す。図2aには計4個のユニット
基板が離間して位置し、最上位のユニット基板19は図1
eのユニット基板19と同一である。他の3個のユニット
基板19a、19b、19cは、配線パターン及びスルーホー
ルの開口位置が異なる以外は最上位のユニット基板と同
一である。最上位以外のユニット基板19a、19b、19c
のそれぞれの部材には最上位のユニット基板19に付され
た部材の各符号にそれぞれ添字a、b、cを付して説明
を省略する。なお図面では最上位のユニット基板19とし
て既に配線パターン13が形成されたものを例示している
が、最上位のユニット基板19のみ配線パターン13を形成
せずに一括積層し、その後に最上位のユニット基板19に
配線パターン13を形成するようにしても良い。
FIG. 2 is a vertical cross-sectional view showing a procedure for manufacturing the multilayer laminated printed wiring board by collectively laminating the unit substrates manufactured in FIG. 1, FIG. 2a before laminating and FIG. 2b after laminating. Indicates the state of. In FIG. 2a, a total of four unit boards are spaced apart, and the uppermost unit board 19 is shown in FIG.
It is the same as the unit board 19 of e. The other three unit boards 19a, 19b, 19c are the same as the uppermost unit board except that the wiring patterns and the opening positions of the through holes are different. Unit boards 19a, 19b, 19c other than the highest one
Each of the members is attached with the subscripts a, b, and c to the reference numerals of the members attached to the uppermost unit substrate 19, and the description thereof will be omitted. Although the drawing shows an example in which the wiring pattern 13 is already formed as the uppermost unit substrate 19, only the uppermost unit substrate 19 is collectively laminated without forming the wiring pattern 13, and then the uppermost unit substrate 19 is stacked. The wiring pattern 13 may be formed on the unit substrate 19.

【0018】離間して順に積層された4個のユニット基
板19、19a、19b、19cの間には3枚の絶縁接着剤層2
0、20a、20bが位置し、かつ最上位のユニット基板19
の左側のスルーホール16と2番目のユニット基板19aの
左側のスルーホール16aは同じ位置にあり、2番目のユ
ニット基板19aの他のスルーホール16aが3番目のユニ
ット基板19bの左側のスルーホール16bと同じ位置にあ
り、かつ3番目のユニット基板19bの他のスルーホール
16bが最下位のユニット基板19cの右側のスルーホール
16cと同じ位置にある。この4枚のユニット基板と3枚
の絶縁接着剤層を、加熱・加圧・冷却機構を有するプレ
ス機にセットし、加熱及び加圧して圧着し、一括積層し
た後、加圧したまま冷却し、その後プレス機から取り出
すと、多層プリント配線板21が図2bに示すように得ら
れる。
Three insulating adhesive layers 2 are provided between four unit substrates 19, 19a, 19b and 19c which are spaced apart and sequentially stacked.
0, 20a, 20b are located and the uppermost unit substrate 19
The left through hole 16 of the second unit board 19a and the left through hole 16a of the second unit board 19a are at the same position, and the other through hole 16a of the second unit board 19a is the left through hole 16b of the third unit board 19b. Another through hole at the same position as the third unit board 19b
16b is the through hole on the right side of the lowest unit board 19c
It is in the same position as 16c. The four unit substrates and the three insulating adhesive layers are set in a press having a heating / pressurizing / cooling mechanism, heated and pressed for pressure bonding, and laminated in one batch, and then cooled while being pressed. Then, when taken out from the press machine, a multilayer printed wiring board 21 is obtained as shown in FIG. 2b.

【0019】得られた多層プリント配線板21では次のよ
うな電気的接続が形成されている。つまり、図2aにお
ける最上位のユニット基板19の図中の左側のスルーホー
ル16中の導電性物質17の下端突出部18が最上位の絶縁接
着剤層20を貫通して2番目のユニット基板19aの左側の
スルーホール16a内の導電性物質17aと一体化して新た
な導電性物質(17+17a)を構成して、最上位のユニッ
ト基板19の配線パターン13が2番目及び3番目のユニッ
ト基板19a、19bの配線パターン13a、13bと電気的に
接続している。同様にして図2aの2番目のユニット基
板19aの右側のスルーホール16a内の導電性物質17aの
突出部18aは、該3番目のユニット基板19bの左側のス
ルーホール16bの導電性物質17bと一体化して新たな導
電性物質(17a+17b)を構成して、2番目のユニット
基板19aの配線パターン13aが3番目及び最下位のユニ
ット基板19b、19cの配線パターン13b、13cと電気的
に接続している。同様にして新たな導電性物質(17b+
17c)が3番目と最下位のユニット基板13b、13c間に
形成されている。
The resulting multilayer printed wiring board 21 has the following electrical connections. That is, the lower end protruding portion 18 of the conductive material 17 in the through hole 16 on the left side of the uppermost unit substrate 19 in FIG. 2a penetrates the uppermost insulating adhesive layer 20 and the second unit substrate 19a. A new conductive material (17 + 17a) by integrating with the conductive material 17a in the through hole 16a on the left side of, and the wiring pattern 13 of the uppermost unit board 19 is the second and third unit boards 19a, It is electrically connected to the wiring patterns 13a and 13b of 19b. Similarly, the protruding portion 18a of the conductive material 17a in the through hole 16a on the right side of the second unit board 19a in FIG. 2a is integrated with the conductive material 17b of the through hole 16b on the left side of the third unit board 19b. To form a new conductive material (17a + 17b), and the wiring pattern 13a of the second unit substrate 19a is electrically connected to the wiring patterns 13b and 13c of the third and lowest unit substrates 19b and 19c. There is. Similarly, new conductive material (17b +
17c) is formed between the third and lowest unit boards 13b, 13c.

【0020】又例えば図2aの最上位のユニット基板19
の右側のスルーホール16内の導電性物質17のように他の
導電性物質と一体化しないものでも、その下に位置する
絶縁接着剤層20を貫通して2番目のユニット基板19aの
配線パターン13aに接触し、最上位及び2番目のユニッ
ト基板19、19a間に電気的接続が形成される。このよう
に各ユニット基板に貫通形成するスルーホールの位置を
調整することにより、複数のユニット基板の各種形状を
有する配線パターンの任意の箇所を電気的に接続するこ
とができ、しかも従来のビルドアップ法のように各層
(各ユニット基板)ごとに導電性バンプを印刷する等の
手間が掛からず、複数のユニット基板を一括して積層で
きるため、操作性が飛躍的に向上する。
Further, for example, the uppermost unit substrate 19 shown in FIG.
Even if the conductive material 17 is not integrated with another conductive material such as the conductive material 17 in the through hole 16 on the right side of, the wiring pattern of the second unit substrate 19a penetrates through the insulating adhesive layer 20 located therebelow. An electrical connection is formed between the uppermost and second unit substrates 19 and 19a by contacting 13a. By adjusting the positions of the through-holes that penetrate through each unit board in this way, it is possible to electrically connect any part of the wiring patterns having various shapes of multiple unit boards, and to build up the conventional build-up. Since it is possible to stack a plurality of unit substrates at once without the trouble of printing conductive bumps on each layer (each unit substrate) unlike the method, the operability is dramatically improved.

【0021】実施例 図1及び図2に示す要領で多層プリント配線板を製造す
る実施例を記載するが、本実施例は本発明を限定するも
のではない。厚さ25μmのポリイミド樹脂の両面に銅張
り層をパターン化して配線パターンを形成した2層タイ
プのCCLに、金型及びプレス機を使用して直径0.1 mm
の計400 個のスルーホールを貫通形成した。このCCL
に高温半田製の導電性金属シートを載せ、前記金型を使
用して前記シートをパンチングし、前述の銅をCCLの
上面側はCCLと整合するように、下面側は約100 μm
だけCCLから突出するように前記スルーホール内に埋
め込んで、ユニット基板とした。
EXAMPLE An example of manufacturing a multilayer printed wiring board according to the procedure shown in FIGS. 1 and 2 will be described, but this example does not limit the present invention. A 2-layer type CCL in which a copper-clad layer is patterned on both sides of a polyimide resin with a thickness of 25 μm to form a wiring pattern.
A total of 400 through holes were formed. This CCL
Place a conductive metal sheet made of high-temperature solder on the sheet, punch the sheet using the mold, and make the above-mentioned copper approximately 100 μm on the lower surface side so that the upper surface side of the CCL is aligned with the CCL.
It was embedded in the through hole so that it only protrudes from the CCL to form a unit substrate.

【0022】このようなユニット基板4枚を、3枚の厚
さ約40μmのガラス繊維を含まない熱硬化性接着剤層
(プリプレグ)を介して積層し、加熱・加圧・冷却機構
を有するプレスにセットし、150 ℃及び2気圧で10分間
加熱及び加圧して一括積層し、加圧を維持したまま、10
分間掛けて室温まで冷却した。得られた一括積層多層プ
リント配線板のユニット基板の上下面の配線パターン間
の電気抵抗及び接着剤層を介して隣接するユニット基板
間の配線パターン間の電気抵抗は共に平均2mΩという
低抵抗であった。電気的接続の信頼性をテストするため
に、得られた多層プリント配線板を、260 ℃のオイル中
に10秒間浸漬し、次いで20℃のオイル中に20秒間浸漬す
るサイクルを100 サイクル繰り返した。テスト終了後も
多層プリント配線板には不良は発生せず、信頼性が確認
された。
A press having a heating / pressurizing / cooling mechanism is formed by laminating four such unit substrates through three thermosetting adhesive layers (prepregs) containing no glass fiber and having a thickness of about 40 μm. Set at 10 ℃, heat and pressurize at 150 ℃ and 2 atm for 10 minutes to stack them together, and keep the pressurization for 10 minutes.
Cooled to room temperature over a period of minutes. The electrical resistance between the wiring patterns on the upper and lower surfaces of the unit substrate of the obtained batch laminated multilayer printed wiring board and the electrical resistance between the wiring patterns between the unit substrates adjacent to each other via the adhesive layer are both low resistance of 2 mΩ on average. It was To test the reliability of the electrical connection, the obtained multilayer printed wiring board was immersed in oil at 260 ° C. for 10 seconds, and then immersed in oil at 20 ° C. for 20 seconds, which was repeated 100 cycles. After the test was completed, no defects occurred in the multilayer printed wiring board, and the reliability was confirmed.

【0023】[0023]

【発明の効果】本発明に係るプリント回路板の製造方法
は、両面又は片面に配線パターンが形成されたポリイミ
ド製シートに、該配線パターン及びポリイミド製シート
を貫通するスルーホールをパンチングにより形成し、次
いで導電体シートをパンチングし、パンチングされた導
電体で前記スルーホールを充填するとともに、充填した
前記導電体の少なくとも一端面を前記ポリイミド製シー
ト及び/又は配線パターンとの整合面から10 500 μm
突出させることを特徴とするプリント回路板の製造方法
(請求項1)である。本発明方法におけるスルーホール
形成及び導電性物質充填はパンチングにより行われ、パ
ンチング法は印刷法より高精度で位置決めができるた
め、近年のプリント配線板で要求される微細化を達成す
るために適している。このプリント回路板は、複数個積
層して多層プリント配線板を製造する中間体として特に
有用である。このプリント回路板を複数枚、絶縁接着剤
層を介して積層し、これらを圧着すると一括積層された
多層プリント配線板(請求項)が得られる。
The method for manufacturing a printed circuit board according to the present invention comprises a polyimide sheet having a wiring pattern formed on both sides or one side thereof, by forming through holes penetrating the wiring pattern and the polyimide sheet by punching, Next, the conductor sheet is punched, the through hole is filled with the punched conductor, and at least one end face of the filled conductor is 10 to 500 μm from the alignment surface with the polyimide sheet and / or the wiring pattern.
Method for manufacturing a printed circuit board, characterized in that to project (claim 1) Ru der. Through-hole formation and conductive material filling in the method of the present invention are performed by punching, and the punching method can perform positioning with higher precision than the printing method, and is therefore suitable for achieving the miniaturization required in recent printed wiring boards. There is. This printed circuit board is particularly useful as an intermediate for manufacturing a multilayer printed wiring board by laminating a plurality of printed circuit boards. A plurality of these printed circuit boards are laminated with an insulating adhesive layer interposed therebetween, and these are pressure-bonded to obtain a laminated multilayer printed wiring board (claim 2 ).

【0024】このとき前記導電性物質の突出部が絶縁接
着剤層を貫通して隣接するユニット基板の配線パターン
や導電性物質に電気的に接触して隣接するユニット基板
間、つまり多層積層の全てのプリント回路板間が所望の
電気的関係で接続され、しかも必要に応じて各ユニット
基板の上下の配線パターン間の接続も同時に確保でき
る。各ユニット基板のスルーホール中に充填される導電
性物質の数及び位置を適宜設定しておくと、所望の配線
パターン及び電気的接続を有する多層プリント配線板が
単一の圧着操作で一括積層できる。
At this time, the protrusion of the conductive material penetrates through the insulating adhesive layer and electrically contacts the wiring pattern of the adjacent unit substrate or the conductive material so that the adjacent unit substrates are electrically connected to each other, that is, all of the multi-layer laminations. The printed circuit boards can be connected in a desired electrical relationship, and if necessary, the connection between the upper and lower wiring patterns of each unit board can be secured at the same time. By appropriately setting the number and position of the conductive substances filled in the through holes of each unit substrate, a multilayer printed wiring board having a desired wiring pattern and electrical connection can be laminated together by a single crimping operation. .

【0025】[0025]

【0026】[0026]

【図面の簡単な説明】[Brief description of drawings]

【図1】図1a〜eは本発明のプリント回路板の一連の
製造工程を示す縦断面図。
1A to 1E are longitudinal sectional views showing a series of manufacturing steps of a printed circuit board of the present invention.

【図2】図1のユニット基板を一括積層して多層積層プ
リント配線板を製造する要領を示す縦断面図であり、図
2aは積層前の、図2bは積層後のそれぞれの状態を示
す図。
2 is a longitudinal sectional view showing a procedure for manufacturing a multilayer laminated printed wiring board by collectively laminating the unit substrates of FIG. 1, FIG. 2a showing a state before laminating and FIG. 2b showing a state after laminating. .

【図3】従来のビルドアップ法により多層積層プリント
配線板を製造する一連の工程を示す縦断面図。
FIG. 3 is a longitudinal sectional view showing a series of steps for manufacturing a multilayer laminated printed wiring board by a conventional build-up method.

【符号の説明】[Explanation of symbols]

11 ポリイミド製シート 12 銅張り層 13 配線パターン 14 導電性金属シート 15 金型 16 スルーホール 17 導電性物質 18 突出部 19 ユニット基板 20 絶縁接着剤 21 多層配線プリント板 11 Polyimide sheet 12 Copper layer 13 Wiring pattern 14 Conductive metal sheet 15 mold 16 through holes 17 Conductive substance 18 Projection 19 unit board 20 Insulating adhesive 21 Multilayer printed circuit board

───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒井 大輔 埼玉県上尾市原市1333−2 三井金属鉱 業株式会社総合研究所内 (56)参考文献 特開 平6−326438(JP,A) 特開 平2−205419(JP,A) 特開 昭62−52999(JP,A) 特開 昭60−134495(JP,A) 特開 昭61−244093(JP,A) 特開 平6−232285(JP,A) 特公 昭46−31566(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H05K 3/40 H05K 3/46 H05K 1/11 H05K 3/00 B29F 1/00 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Daisuke Arai 1333-2 Hara-shi, Ageo-shi, Saitama Mitsui Mining & Smelting Co., Ltd. (56) Reference JP-A-6-326438 (JP, A) JP-A 2-205419 (JP, A) JP 62-52999 (JP, A) JP 60-134495 (JP, A) JP 61-244093 (JP, A) JP 6-232285 (JP, A) Japanese Patent Publication No. 46-31566 (JP, B1) (58) Fields investigated (Int.Cl. 7 , DB name) H05K 3/40 H05K 3/46 H05K 1/11 H05K 3/00 B29F 1/00

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 両面又は片面に配線パターンが形成され
たポリイミド製シートに、該配線パターン及びポリイミ
ド製シートを貫通するスルーホールをパンチングにより
形成し、次いで導電体シートをパンチングし、パンチン
グされた導電体で前記スルーホールを充填するととも
に、充填した前記導電体の少なくとも一端面を前記ポリ
イミド製シート及び/又は配線パターンとの整合面から
10〜500 μm突出させることを特徴とするプリント回路
板の製造方法。
1. A polyimide sheet having a wiring pattern formed on both sides or one side thereof is punched with through holes penetrating the wiring pattern and the polyimide sheet, and then a conductor sheet is punched to form a punched conductive sheet. The through-hole with a body, and at least one end face of the filled conductor is from the matching surface with the polyimide sheet and / or the wiring pattern.
A method for manufacturing a printed circuit board, which comprises projecting 10 to 500 μm.
【請求項2】 両面又は片面に配線パターンが形成され
たポリイミド製シートに、該配線パターン及び/又はポ
リイミド製シートを貫通するスルーホールをパンチング
により形成し、次いで導電体シートをパンチングし、パ
ンチングされた導電体で前記スルーホールを充填すると
ともに、その少なくとも一端面を前記ポリイミド製シー
ト及び/又は配線パターンとの整合面から10〜500 μm
突出させることによりプリント回路板を構成し、複数の
該プリント回路板を、絶縁接着剤層を介して積層し、積
層した前記複数のプリント回路板を圧着して前記導電体
の突出部が前記絶縁接着剤層を貫通して隣接するプリン
ト回路板の配線パターン及び/又は導電性物質に接触し
て互いに隣接する配線パターン間の電気的接続を形成す
ることを特徴とする多層プリント配線板の製造方法。
2. A polyimide sheet having wiring patterns formed on both sides or one side thereof is punched with through holes penetrating the wiring pattern and / or the polyimide sheet, and then a conductor sheet is punched and punched. 10 to 500 μm from the matching surface with the polyimide sheet and / or the wiring pattern while filling the through hole with a conductive material.
A printed circuit board is configured by projecting, a plurality of the printed circuit boards are laminated via an insulating adhesive layer, and the plurality of laminated printed circuit boards are pressure-bonded to each other so that a protruding portion of the conductor is insulated. A method for manufacturing a multilayer printed wiring board, characterized by forming an electrical connection between wiring patterns adjacent to each other by penetrating the adhesive layer and contacting a wiring pattern and / or a conductive material of adjacent printed circuit boards. .
JP2001383376A 2001-12-17 2001-12-17 Manufacturing method of printed circuit board Expired - Fee Related JP3530170B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001383376A JP3530170B2 (en) 2001-12-17 2001-12-17 Manufacturing method of printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001383376A JP3530170B2 (en) 2001-12-17 2001-12-17 Manufacturing method of printed circuit board

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP11144275A Division JP2000332369A (en) 1999-02-22 1999-05-25 Printed-circuit board and its manufacture

Publications (2)

Publication Number Publication Date
JP2002198628A JP2002198628A (en) 2002-07-12
JP3530170B2 true JP3530170B2 (en) 2004-05-24

Family

ID=19187579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001383376A Expired - Fee Related JP3530170B2 (en) 2001-12-17 2001-12-17 Manufacturing method of printed circuit board

Country Status (1)

Country Link
JP (1) JP3530170B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001053438A (en) * 1999-08-16 2001-02-23 Sony Corp Method for manufacturing multi-layer printed wiring board
JP2005243911A (en) * 2004-02-26 2005-09-08 Mitsui Mining & Smelting Co Ltd Multilayer laminated wiring board
KR100952640B1 (en) 2007-11-23 2010-04-13 삼성전기주식회사 Printed circuit board and manufacturing method thereof
JP6198804B2 (en) * 2015-12-01 2017-09-20 日本写真印刷株式会社 Strain sensor for multipoint measurement and its manufacturing method

Also Published As

Publication number Publication date
JP2002198628A (en) 2002-07-12

Similar Documents

Publication Publication Date Title
JP2000332369A (en) Printed-circuit board and its manufacture
US7263769B2 (en) Multi-layered flexible print circuit board and manufacturing method thereof
US6694613B2 (en) Method for producing a printed-circuit board having projection electrodes
KR100272156B1 (en) Wiring sheet assemblies and forming electrical connections thereof
US7926175B2 (en) Wiring board, multilayer wiring board, and method for manufacturing the same
US20060272850A1 (en) Interlayer connection conductor and manufacturing method thereof
JP2007266196A (en) Multilayer printed-wiring board and manufacturing method thereof
JP2001015920A (en) Multilayer printed wiring board and its manufacture
KR100619512B1 (en) Substrate having a wiring layer and method of manufacturing the same
JP3530170B2 (en) Manufacturing method of printed circuit board
TW573452B (en) Printed circuit board, its manufacturing method and the manufacturing method of CSP (chip size package)
JP3474894B2 (en) Printed wiring board and manufacturing method thereof
JP4389756B2 (en) Manufacturing method of multilayer flexible printed wiring board
JP4684454B2 (en) Printed wiring board manufacturing method and printed wiring board
JP3474896B2 (en) Printed wiring board and manufacturing method thereof
JP3694708B2 (en) Printed wiring board manufacturing method and printed wiring board
JP2012169486A (en) Base material, wiring board, production method of base material and production method of wiring board
JPH08264939A (en) Manufacture of printed wiring board
JP3628313B2 (en) Printed wiring board and manufacturing method thereof
KR100827310B1 (en) Printed Circuit Board and the method of manufacturing thereof
JP2007116188A (en) Multi-layer printed wiring board and method of manufacturing same
JP4506196B2 (en) Multilayer wiring board evaluation method, wiring pattern, and evaluation member
JP2007115952A (en) Interposer substrate and manufacturing method thereof
JP4389751B2 (en) Manufacturing method of flexible printed wiring board
JP3730980B2 (en) Manufacturing method of mounted circuit board

Legal Events

Date Code Title Description
A521 Written amendment

Effective date: 20031112

Free format text: JAPANESE INTERMEDIATE CODE: A821

A521 Written amendment

Effective date: 20031224

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040126

A61 First payment of annual fees (during grant procedure)

Effective date: 20040226

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20100305

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110305

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 7

Free format text: PAYMENT UNTIL: 20110305

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20120305

LAPS Cancellation because of no payment of annual fees