JP3524391B2 - Imaging device and imaging system using the same - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は撮像装置及びそれを
用いた撮像システムに係わり、特に複数の光電変換部と
該複数の光電変換部からの信号が入力される共通アンプ
とを配置した単位セルが複数列配列された撮像装置及び
それを用いた撮像システムに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image pickup apparatus and an image pickup system using the same, and more particularly to a unit cell in which a plurality of photoelectric conversion units and a common amplifier to which signals from the plurality of photoelectric conversion units are input are arranged. And an imaging system using the same.

【０００２】[0002]

【従来の技術】１９９８年から米国でデジタル放送が開
始され、２００６年にはＮＴＳＣ放送（５２５Ｖ）が廃
止され、ＴＶ放送は全てＨＤデジタルにする計画があ
る。またデジタルスチルカメラは１３０万画素のものが
市場を席巻する勢いである。このことは、高画素のセン
サーから高解像度信号と低解像度信号を必要に応じて出
力することが望まれることを意味する。2. Description of the Related Art Digital broadcasting started in the United States in 1998, NTSC broadcasting (525V) was abolished in 2006, and all TV broadcasting is planned to be HD digital. In addition, the market for digital still cameras with 1.3 million pixels is dominated by the market. This means that it is desired to output a high resolution signal and a low resolution signal from a high pixel sensor as needed.

【０００３】こういう状況のなか、ＣＣＤでは画素サイ
ズのシュリンク化（縮小化）が進んでいる。しかし、５
μｍ□サイズ程度のＣＣＤでは高速読出しができず、現
状では６０万画素、６０フレーム／秒程度のものが製品
化されるに留まっている。Under such circumstances, shrinking (reduction) of pixel size is progressing in CCD. But 5
High-speed readout is not possible with a CCD of about μm □ size, and currently only 600,000 pixels and 60 frames / sec are commercialized.

【０００４】一方、ＣＭＯＳ製造プロセスと同様のプロ
セスで作製される、ＣＭＯＳセンサーはランダムアクセ
スが可能であるので、将来の高速化に適したセンサーと
して期待されている。On the other hand, a CMOS sensor manufactured by a process similar to the CMOS manufacturing process can be randomly accessed, and is therefore expected as a sensor suitable for future high speed operation.

【０００５】ところで、高画素数のセンサーから低画素
数を読出す場合、間引き走査を行うことで低画素の情報
を得ることができる。この間引き走査において、 ＣＣＤでは不要な水平ラインの画素信号を水平シフ
トレジスタに設けたオーバーフロードレインに捨ててい
た。 ＣＭＯＳセンサーでは必要な画素のみを読み出して
いた。By the way, when reading a low pixel number from a high pixel number sensor, it is possible to obtain low pixel information by performing thinning scanning. In this thinning-out scan, the pixel signal of the horizontal line which is unnecessary in the CCD is discarded in the overflow drain provided in the horizontal shift register. In the CMOS sensor, only necessary pixels were read out.

【０００６】[0006]

【発明が解決しようとする課題】しかしながら、上記
のＣＣＤの間引き走査では、不要な画素の電荷も転送す
るので無駄な電力を要する。また不要な信号は間引いて
捨てるので、低サンプリングによるモアレが発生する。
また上記の間引き走査でも同様にモアレが発生する。However, in the above-described thinning-out scanning of the CCD, unnecessary electric power is required because charges of unnecessary pixels are also transferred. Moreover, since unnecessary signals are thinned out and discarded, moire due to low sampling occurs.
Further, moiré also occurs in the above thinning scanning.

【０００７】本発明の目的は、高画素のセンサーから低
画素の信号を読出す時、センサー内で信号を加算し、低
速にかつ高感度な信号を低消費電力で得ることにある。An object of the present invention is to add signals in a sensor when reading out a signal of a low pixel from a sensor of a high pixel, and obtain a low-speed and high-sensitivity signal with low power consumption.

【０００８】[0008]

【課題を解決するための手段】本発明の撮像装置は、複
数の光電変換部と該複数の光電変換部からの信号が入力
される一つの共通アンプとを配置した単位セルが水平方
向及び垂直方向に２次元状に配列され、前記垂直方向に
配列された複数の前記単位セル毎に一つずつ設けられた
前記単位セルからの信号が順次出力される複数の出力線
を有する撮像装置において、所定の前記単位セルに含ま
れる複数の光電変換部の信号を前記共通アンプの入力部
で加算し、前記共通アンプから第１の加算信号を前記垂
直出力線に出力した後、前記所定の前記単位セルと垂直
方向に隣接する他の単位セルの共通アンプから加算信号
が出力される前に、前記所定の単位セルに含まれる、前
記第１の加算信号を得るための複数の光電変換部とは異
なる他の複数の光電変換部の信号を前記共通アンプの入
力部で加算し、前記共通アンプから第２の加算信号を前
記垂直出力線に出力するように、前記単位セル内の加算
する光電変換部の信号の組み合わせを切替えて、前記共
通アンプから連続的に複数の加算信号を出力する加算切
替手段を有することを特徴とする。In the image pickup apparatus of the present invention, a unit cell in which a plurality of photoelectric conversion units and one common amplifier to which signals from the plurality of photoelectric conversion units are input are arranged in a horizontal direction.
Arranged vertically and vertically in two dimensions,
One is provided for each of the plurality of unit cells arranged.
A plurality of output lines for sequentially outputting signals from the unit cell
In the image pickup apparatus having, within a predetermined unit cells
The signals of the plurality of photoelectric conversion units are input to the common amplifier.
And the first addition signal is added from the common amplifier.
After outputting to the direct output line, perpendicular to the predetermined unit cell
Addition signal from the common amplifier of other unit cells adjacent in the direction
Is output before being included in the predetermined unit cell,
Different from the plurality of photoelectric conversion units for obtaining the first addition signal.
The signals from the other multiple photoelectric conversion units are input to the common amplifier.
And add the second addition signal from the common amplifier.
Add in the unit cell to output to the vertical output line.
By switching the combination of signals of the photoelectric conversion unit
It is characterized in that it has an addition switching means for continuously outputting a plurality of addition signals from the common amplifier .

【０００９】本発明の撮像システムは、前記本発明の撮
像装置と、該撮像装置へ光を結像するレンズと、該撮像
装置からの出力信号を処理する信号処理回路とを有する
ことを特徴とする。An image pickup system of the present invention comprises the image pickup apparatus of the present invention, a lens for forming an image of light on the image pickup apparatus, and a signal processing circuit for processing an output signal from the image pickup apparatus. To do.

【００１０】[0010]

【発明の実施の形態】まず、本発明の説明に先だって、
公知の関連技術との違いについて説明する。BEST MODE FOR CARRYING OUT THE INVENTION First, prior to the description of the present invention,
Differences from known related technologies will be described.

【００１１】暗い被写体を撮像する場合、ＣＭＯＳセン
サーでは垂直２画素の信号を加算することは既に行われ
ている。例えば、特開平９−４６５９６号公報の図４に
は同時刻に垂直方向の上下２つの光電変換部の信号をセ
ル内で加算することが記載されている。しかし、種々の
加算読み出しの切替え、例えば垂直方向の光電変換部の
信号の加算と、水平方向の光電変換部の信号の加算との
切替えを可能とする加算切替え手段については開示がな
い。When capturing a dark subject, the CMOS sensor has already added the signals of two vertical pixels. For example, in FIG. 4 of Japanese Patent Laid-Open No. 9-46596, it is described that signals of two vertically upper and lower photoelectric conversion units are added in a cell at the same time. However, there is no disclosure of addition switching means capable of switching various addition readings, for example, switching between addition of signals in the vertical photoelectric conversion unit and addition of signals in the horizontal photoelectric conversion unit.

【００１２】また、垂直方向の２画素又は３以上の画素
の光電変換部について一つの増幅手段を設けることにつ
いては、特開平４−４６１号公報に開示され、水平・垂
直方向の４画素の光電変換部について一つの増幅手段を
設けることについては、特開昭６３−１００８７９号公
報に開示されているが、いずれも加算処理や、加算読出
しの切替えについての開示はない。The provision of one amplifying means for the photoelectric conversion units of two pixels or three or more pixels in the vertical direction is disclosed in Japanese Patent Laid-Open No. 4-461, and photoelectric conversion of four pixels in the horizontal and vertical directions is performed. Providing one amplifying means for the conversion unit is disclosed in Japanese Patent Laid-Open No. 63-100879, but neither of them discloses addition processing or switching of addition reading.

【００１３】本発明は複数の光電変換部からの信号を共
通アンプの入力部で任意に加算切替える加算切替手段を
設けることで、表１に示すような種々の加算読み出し、
全画素読出しの切替えが可能となる。The present invention provides various addition readings as shown in Table 1 by providing addition switching means for arbitrarily performing addition switching of signals from a plurality of photoelectric conversion units at the input unit of the common amplifier.
All pixel readout can be switched.

【００１４】図３にセンサー信号読み出しモードを説明
するためセンサー概略図を示す。FIG. 3 is a schematic view of the sensor for explaining the sensor signal reading mode.

【００１５】ここでは、センサーの有効画素数１３０万
画素（≒１０２４Ｖ×１２８０Ｈ）とし、不図示の共通
アンプに４つの光電変換部（例えばａ₁₁，ａ₁₂，ａ₂₁，
ａ₂₂）を配置して構成したセンサーである。このセンサ
ーから本発明により、例えば表１に示す、Ａ．全画素独
立、Ｂ．垂直水平４画素加算、Ｃ．水平２画素加算、
Ｄ．垂直２画素加算の各読出しモードの切替えが可能と
なる。なお、本発明は特に４つの光電変換部に一つの共
通アンプを設けた場合に限定されず、３つの光電変換部
あるいは５以上の光電変換部に対して一つの共通アンプ
を設けた場合にも適用される。Here, the number of effective pixels of the sensor is 1.3 million pixels (≈1024 V × 1280 H), and four photoelectric conversion units (for example, a ₁₁ , a ₁₂ , a ₂₁ ) are provided in a common amplifier (not shown).
a ₂₂ ) is arranged in the sensor. From this sensor, according to the present invention, for example, A. All pixels independent, B.I. Vertical and horizontal 4-pixel addition, C.I. Horizontal 2 pixel addition,
D. It is possible to switch each reading mode of vertical 2-pixel addition. Note that the present invention is not particularly limited to the case where one common amplifier is provided for four photoelectric conversion units, and also when one common amplifier is provided for three photoelectric conversion units or five or more photoelectric conversion units. Applied.

【００１６】[0016]

【表１】 上記表１のＡの全画素読出しモードは、解像度優先の読
出しモードであり、例えばデジタルスチルカメラのプロ
グレッシブ（ノンインタレース）１０２４ライン駆動に
好適に用いられる。読出しは１水平走査毎に順次Ｖ₁ ラ
イン（ａ₁₁，ａ ₁₂，・・・），Ｖ₂ ライン（ａ₂₁，ａ₂₂，・
・・），・・・Ｖ₁₀₂₄ラインと読出される。[Table 1] The all-pixel read mode of A in Table 1 above is a resolution priority read mode.
Output mode, for example, a digital still camera
For progressive (non-interlaced) 1024 line drive
It is preferably used. Readout is sequentially V for each horizontal scanning₁La
Inn (a₁₁, A ₁₂, ・ ・ ・), V₂Line (a_{twenty one}, A_{twenty two}・ ・ ・
・ ・) 、 ・ ・ ・ V₁₀₂₄Read as line.

【００１７】この時の感度を１とする（感度はフレーム
周波数、インタレースとノンインタレースなどのモード
の違いによる蓄積時間により異なるので、ここでは加算
する画素数比のみで表わす）。The sensitivity at this time is set to 1 (sensitivity varies depending on the frame frequency and the accumulation time due to the difference in modes such as interlaced and non-interlaced, so it is represented here only by the ratio of the number of pixels to be added).

【００１８】上記表１のＢの垂直・水平４画素加算読出
しモードは、例えばＮＴＳＣのインタレース駆動に好適
に用いられる。奇数フィールドではＶ₁ ・Ｖ₂ ライン、
Ｖ₅・Ｖ₆ ラインの順に、偶数フィールドではＶ₃ ・Ｖ
₄ ライン、Ｖ₇ ・Ｖ₈ ラインと順に読出す。信号は４画
素加算するのでＶ₁ ・Ｖ₂ ラインではａ₁₁＋ａ₁₂＋ａ ₂₁
＋ａ₂₂，ａ₁₃＋ａ₁₄＋ａ₂₃＋ａ₂₄，・・・となる。Vertical / horizontal 4-pixel addition reading of B in Table 1 above
This mode is suitable for NTSC interlaced drive
Used for. V in odd fields₁・ V₂line,
V_Five・ V₆Line order, V in even field₃・ V
_FourLine, V₇・ V₈Read in order from the line. Signal is 4 strokes
V is added to add₁・ V₂A on the line₁₁+ A₁₂+ A _{twenty one}
+ A_{twenty two}, A₁₃+ A₁₄+ A_{twenty three}+ A_{twenty four}, ...

【００１９】加算後の画素数は５１２Ｖ×６４０Ｈとな
るが、４８０Ｖ×６４０Ｈの信号を利用すればＮＴＳＣ
信号となる。感度は上記Ａの全画素読出しの４倍（イン
タレースを考慮すると×８）になる。The number of pixels after the addition is 512V × 640H, but if a signal of 480V × 640H is used, it will be NTSC.
Become a signal. The sensitivity is four times as high as the read-out of all pixels of A (x8 when interlace is taken into consideration).

【００２０】上記表１のＣの水平２画素加算読出しモー
ドは、隣接する水平方向２画素の信号を加算する。その
結果、読出しはＶ₁ ライン（ａ₁₁＋ａ₁₂，ａ₁₃＋ａ₁₄，
・・・），・・・，Ｖ₁₀₂₄ラインとなる。In the horizontal two-pixel addition read mode of C in Table 1 above, signals of adjacent two horizontal pixels are added. As a result, reading is performed on the V ₁ line (a ₁₁ + a ₁₂ , a ₁₃ + a ₁₄ ,
...), ..., V ₁₀₂₄ lines.

【００２１】上記表１のＤの垂直２画素加算読出しモー
ドは、隣接する垂直方向２画素の信号を加算する。その
結果、読出しはＶ₁ ・Ｖ₂ ライン（ａ₁₁＋ａ₂₁，ａ₁₂＋
ａ₂₂，・・・），・・・，Ｖ₁₀₂₃・Ｖ₁₀₂₄ラインとなる。In the vertical two-pixel addition read mode of D in Table 1 above, signals of adjacent two vertical pixels are added. As a result, reading is performed on the V ₁ · V ₂ lines (a ₁₁ + a ₂₁ , a ₁₂ +
a _22, ···), ···, the V ₁₀₂₃ · V ₁₀₂₄ line.

【００２２】上記表１のＢ、Ｃ、Ｄの各読出しモードは
低照度の感度アップ、撮影モニターの画素数が少ない
時、記録系の容量を少なくしたい時、小電力モードの時
などに利用する。Each of the read modes B, C and D in Table 1 above is used for increasing the sensitivity of low illuminance, when the number of pixels of the photographing monitor is small, when it is desired to reduce the capacity of the recording system, and in the low power mode. .

【００２３】図１は撮像装置の構成を示す概略図、図２
は図１の撮像装置の単位セルＳの構成を示す図である。FIG. 1 is a schematic diagram showing the structure of the image pickup apparatus, and FIG.
FIG. 3 is a diagram showing a configuration of a unit cell S of the image pickup apparatus of FIG. 1.

【００２４】図２に示すように、単位セルＳは、共通ア
ンプ１つに光電変換部４つ（ここでは、ａ₁₁，ａ₁₂，ａ
₂₁，ａ₂₂）を配置して構成されている。その他の単位セ
ルについても同様な構成となっている。なお、ここでは
共通アンプは増幅手段ＭSF、リセット手段ＭRES、選択
手段ＭSELから構成され、共通アンプの入力部は増幅手
段ＭSFのゲート部である。As shown in FIG. 2, the unit cell S includes one common amplifier and four photoelectric conversion units (here, a ₁₁ , a ₁₂ , and a).
₂₁ and a ₂₂ ) are arranged. The other unit cells have the same configuration. Here, the common amplifier is composed of amplifying means MSF, resetting means MRES, and selecting means MSEL, and the input part of the common amplifier is the gate part of the amplifying means MSF.

【００２５】４画素単位で、水平方向の上２光電変換部
（ａ₁₁，ａ₁₂）の信号転送を制御するラインを奇数の垂
直シフトレジスタＶ_o （Ｖ_o1，Ｖ_o2，Ｖ_o3，・・・）に接
続し、水平方向の下２光電変換部（ａ₂₁，ａ₂₂）の信号
転送を制御するラインを偶数の垂直シフトレジスタＶ_e
（Ｖ_e1，Ｖ_e2，Ｖ_e3，・・・）に接続する。共通アンプの
リセットスイッチＭRES及びセレクトスイッチＭSELは奇
数の選択回路Ｓ_o （Ｓ _o1，Ｓ_o2，・・・）と偶数の選択回
路Ｓ_e （Ｓ_e1，Ｓ_e2，・・・）を経てそれぞれの垂直シフ
トレジスタＶ_o ，Ｖ_e に接続される。垂直シフトレジス
タＶ_o ，Ｖ_e と選択回路Ｓ_o ，Ｓ_e は独立に制御するこ
とができる。この垂直シフトレジスタＶ_o，Ｖ_e と選択
回路Ｓ_o ，Ｓ_e は加算切替手段を構成する。Upper 2 photoelectric conversion units in the horizontal direction in units of 4 pixels
(A₁₁, A₁₂) Line to control the signal transfer of
Direct shift register V_o(V_o1, V_o2, V_o3,,,)
2 horizontal photoelectric conversion units (a_{twenty one}, A_{twenty two}) Signal
The line for controlling the transfer has an even number of vertical shift registers V_e
(V_e1, V_e2, V_e3, ...). Common amplifier
The reset switch MRES and select switch MSEL are odd
Number selection circuit S_o(S _o1, S_o2, ...) and even times of selection
Road S_e(S_e1, S_e2, ...) of each vertical shift
Register V_o, V_eConnected to. Vertical shift register
V_o, V_eAnd selection circuit S_o, S_eCan be controlled independently
You can This vertical shift register V_o, V_eAnd select
Circuit S_o, S_eConstitutes addition switching means.

【００２６】表１の読出しモードに応じた垂直シフトレ
ジスタの駆動例を図４に示す。図４（ａ）はノンインタ
レース（プログレッシブ）駆動で、垂直シフトレジスタ
Ｖ_oより制御信号φ_o （φ_o11，φ_o12，φ_o21，φ_o22，・
・・）を出力し、垂直シフトレジスタＶ_e より制御信号φ
_e （φ_e11，φ_e12，φ_e21，φ_e22，・・・）を出力して１
Ｈ毎に順次走査し、各水平ラインの画素信号を順次制御
する。この駆動では、各画素独立読出し、あるいは水平
２画素加算読出しが可能である。FIG. 4 shows an example of driving the vertical shift register according to the read mode shown in Table 1. 4 (a) is in the non-interlaced (progressive) drive, a vertical shift register V _o from the control signal _{φ o (φ o11, φ o12} , φ o21, φ o22, ·
..) is output and the control signal φ is output from the vertical shift register V _e.
e (φ _e11 , φ _e12 , φ _e21 , φ _e22 , ...) _Is output and 1
Sequential scanning is performed for each H, and pixel signals of each horizontal line are sequentially controlled. In this driving, each pixel can be independently read out or horizontal two-pixel addition reading can be performed.

【００２７】図４（ｂ）は共通アンプ４画素単位又は垂
直２画素単位で２ライン同時駆動を行う例である。垂直
シフトレジスタＶ_o からの制御信号φ_o と垂直シフトレ
ジスタＶ_e からの制御信号φ_e を同相駆動する。この駆
動では、垂直２画素信号加算読出し、あるいは垂直・水
平４画素信号加算読出しが可能である。FIG. 4B shows an example in which two lines are simultaneously driven in units of a common amplifier 4 pixels or vertical 2 pixels. A control signal phi _e from the control signal phi _o and the vertical shift register V _e from the vertical shift register V _o in-phase driving. In this drive, vertical 2-pixel signal addition reading or vertical / horizontal 4-pixel signal addition reading is possible.

【００２８】以下、表１に示した読出しモードについて
タイミングチャートを用いて更に説明する。The read modes shown in Table 1 will be further described below with reference to timing charts.

【００２９】図５に読出しモードＡ（全画素読出し）の
タイミングチャートを示す。FIG. 5 shows a timing chart of the read mode A (read all pixels).

【００３０】水平ブランキング期間（ＨＢＬＫ）に、画
素で光電変換された信号の転送と、光電変換の初期状態
へのリセット動作を行う。１行目の光電変換部行の信号
転送、リセット動作は奇数の垂直シフトレジスタＶ_o 及
び奇数の選択回路Ｓ_o により制御される。During the horizontal blanking period (HBLK), the transfer of the signal photoelectrically converted in the pixel and the reset operation to the initial state of photoelectric conversion are performed. The first line of the signal transfer of the photoelectric conversion unit row, reset operation is controlled by the odd vertical shift registers V _o and odd selection circuit S _o.

【００３１】期間Ｔ₁ では、パルスφ_RVで垂直信号線を
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφ_TN1，φ_TN2，φ_TS1，φ_TS2で一時蓄積用容
量Ｃ_{TN 1}，Ｃ_TN2，Ｃ_TS1，Ｃ_TS2上の残留電荷の除去を行
う。In the period T ₁ , the pulse φ _RV resets the vertical signal line to remove the residual charge on the signal line, and the pulses φ _TN1 , φ _TN2 , φ _TS1 , and φ _TS2 temporarily store the capacitance C _{TN 1} , C _TN2 , C _TS1 and C _TS2 are removed.

【００３２】期間Ｔ₂ では、１行目の光電変換部行（ａ
₁₁，ａ₁₂，・・・ａ_1n）のなかで、まず奇数番目の光電変
換信号を転送する前段階として、共通アンプの増幅手段
ＭSFのゲート部をパルスφ_oRでリセットし残留電荷を除
去する。除去した後ゲート部にはリセットノイズが残
る。In the period T ₂ , the first photoelectric conversion unit row (a
₁₁ , a ₁₂ , ... A _1n ), the gate portion of the amplifying means MSF of the common amplifier is reset by the pulse φ _oR to remove the residual charge as a pre-stage before transferring the odd-numbered photoelectric conversion signal. . After the removal, reset noise remains in the gate portion.

【００３３】期間Ｔ₃ では、期間Ｔ₂ でのリセットノイ
ズと共通アンプのオフセット電圧を容量Ｃ_TN1へ転送す
る期間である。パルスφ_oSで共通アンプの出力部を垂直
信号線へ接続し、また共通アンプを動作状態にするため
にパルスφ_Lで負荷MOS Trを導通させ、パルスφ_TN1で垂
直信号線と容量Ｃ_TN1を接続させる。容量Ｃ_TN1にはノイ
ズ（Ｎ）として蓄積される。The period T ₃ is a period in which the reset noise in the period T ₂ and the offset voltage of the common amplifier are transferred to the capacitor C _TN1 . The pulse φ _oS connects the output section of the common amplifier to the vertical signal line, and the pulse φ _{L turns} on the load MOS Tr to turn on the common amplifier, and the pulse φ _TN1 connects the vertical signal line and the capacitor C _TN1 . To connect. The capacitance C _TN1 is stored as noise (N).

【００３４】期間Ｔ₄ では、奇数番目（ａ₁₁，ａ₁₃，・・
・ａ_1n）の光電変換信号を容量Ｃ_TS1ヘ転送する期間であ
る。パルスφ_L，φ_TS1，φ_oSにより共通アンプから容量
Ｃ_{TS 1}までが導通状態となる。In the period T ₄ , the odd number (a ₁₁ , a ₁₃ , ...
The period during which the photoelectric conversion signal of (a _1n ) is transferred to the capacitor C _TS1 . The pulses φ _L , φ _TS1 , and φ _oS make the common amplifier to the capacitor C _{TS 1} conductive.

【００３５】パルスφ_o11で光電変換信号は、光電変換
部から共通アンプのゲート部へ転送される。この時点で
ゲートにはＴ₂ 期間でのリセットノイズに上記光電変換
信号が加算されることになる。このゲート電圧は、共通
アンプのオフセット電圧に重畳し、容量Ｃ_TS1上では信
号（Ｓ＋Ｎ）として蓄積される。With the pulse φ _o11 , the photoelectric conversion signal is transferred from the photoelectric conversion section to the gate section of the common amplifier. At this point, the photoelectric conversion signal is added to the reset noise in the T ₂ period at the gate. This gate voltage is superimposed on the offset voltage of the common amplifier and is stored as a signal (S + N) on the capacitor C _TS1 .

【００３６】期間Ｔ₅ 〜Ｔ₈ では、この期間は偶数番目
（ａ₁₂，ａ₁₄，・・・ａ_1n-1）の光電変換信号を容量Ｃ_TS2
へ転送する駆動を行う。基本動作は前述のＴ₁ 〜Ｔ₄ 期
間と同じである。異なるのはφ_o11→φ_o12，φ_TN1→φ
_TN2，φ_TS1→φ_TS2のパルス制御である。In the periods T _{5 to} T ₈ , even-numbered (a ₁₂ , a ₁₄ , ... A _1n-1 ) photoelectric conversion signals are _supplied to the capacitor C _{TS2 in} this period.
Drive to transfer to. The basic operation is the same as the above-mentioned T _{1 to} T ₄ period. The differences are φ _o11 → φ _o12 , φ _TN1 → φ
Pulse control of _TN2 , φ _TS1 → φ _TS2 .

【００３７】期間Ｔ₉ では、垂直信号線と共通アンプと
転送ＭＯＳ間の残留電荷を除去させることによりリセッ
トノイズと光電変換信号の転送の基本動作を終了させ
る。In the period T ₉ , the basic operation of transferring the reset noise and the photoelectric conversion signal is completed by removing the residual charge between the vertical signal line, the common amplifier and the transfer MOS.

【００３８】上述の駆動で各容量上にはノイズＮ１，Ｎ
２，信号Ｓ１＋Ｎ１，Ｓ２＋Ｎ２が蓄積されている。こ
れらのノイズと信号はＴ₁₀期間に水平シフトレジスタか
らのパルスφＨ１，φＨ２で水平出力線に転送される。
出力アンプＡ１で（Ｓ１＋Ｎ１）−Ｎ１の減算が行なわ
れ、信号Ｓ１が出力され、また出力アンプＡ２で（Ｓ２
＋Ｎ２）−Ｎ２の減算が行なわれ信号Ｓ２が出力され
る。By the above driving, noise N1 and N
2. Signals S1 + N1 and S2 + N2 are stored. These noises and signals are transferred to the horizontal output line by the pulses φH1 and φH2 from the horizontal shift register during the period T ₁₀ .
The output amplifier A1 subtracts (S1 + N1) -N1 to output the signal S1, and the output amplifier A2 outputs (S2 + N1) -N1.
+ N2) -N2 is subtracted and the signal S2 is output.

【００３９】これで光電変換部行（ａ₁₁・・・ａ_1n）の光
電変換信号のみが得られたことになる。画素行の蓄積は
Ｔ₄ ，Ｔ₈ 期間で光電変換信号をゲート部へ転送した時
点で光電変換を開始している。As a result, only the photoelectric conversion signals of the photoelectric conversion unit rows (a ₁₁ ... A _1n ) are obtained. In the accumulation of pixel rows, photoelectric conversion is started at the time when the photoelectric conversion signal is transferred to the gate portion in the periods T ₄ and T ₈ .

【００４０】次の水平ブランキング期間では２行目の光
電変換部行の信号読出し動作が１行目と同様に行なわれ
る。２行目の光電変換部行の信号転送、リセット動作は
偶数の垂直シフトレジスタＶ_e 及び偶数の選択回路Ｓ_e
により制御される。In the next horizontal blanking period, the signal reading operation of the second photoelectric conversion section row is performed in the same manner as the first row. The signal transfer and reset operation of the photoelectric conversion unit row of the second row are even vertical shift registers V _e and even selection circuits S _e.
Controlled by.

【００４１】図６に垂直タイミングの概略図である。一
垂直期間に上述した水平期間の動作が、垂直方向画素分
の駆動が順次行われる。垂直シフトレジスタは１Ｈ毎に
駆動パルスφ_on1，φ_on2（φ_en1，φ_en2），φ_oRn，φ
_oSn（φ_eRn，φ_eSn）パルスを行毎に出力する。FIG. 6 is a schematic diagram of vertical timing. In the horizontal period described above in one vertical period, driving for vertical pixels is sequentially performed. The drive pulse phi _on1 the vertical shift register for each _{1H, φ on2 (φ en1,} φ en2), φ oRn, φ
_{Output oSn} (φ _eRn , φ _eSn ) pulses row by row.

【００４２】図７に読出しモードＢ（垂直・水平４画素
加算）のタイミングチャートを示す。垂直・水平４画素
加算信号の信号転送、リセット動作は奇数，偶数の垂直
シフトレジスタＶ_o ，Ｖ_e 及び奇数の選択回路Ｓ_o （又
は偶数の選択回路Ｓ_e ）により制御される。FIG. 7 shows a timing chart of the read mode B (vertical / horizontal 4 pixel addition). The signal transfer and reset operation of the vertical / horizontal 4-pixel addition signal are controlled by the odd / even vertical shift registers V _o and V _e and the odd selection circuit S _o (or the even selection circuit S _e ).

【００４３】期間Ｔ₁ では、パルスφ_RVで垂直信号線を
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφ_TN1，φ_TS1で一時蓄積用容量Ｃ_TN1，Ｃ_TS1
上の残留電荷の除去を行う。[0043] In the period T _1, to reset the vertical signal line at pulse phi _RV, with the removal of the signal line of the residual charge, the pulse phi _TN1, temporary storage capacitance C _TN1 with phi _TS1, C _TS1
The residual charge above is removed.

【００４４】期間Ｔ₂ で共通アンプのゲートをφ_OR1で
リセットし、期間Ｔ₃ で共通アンプのノイズ（Ｖ_n ）を
容量Ｃ_TN1へ転送する。次に期間Ｔ₄ で４つの画素の転
送用スイッチＭTX1〜ＭTX4を転送パルスφ_o11 ，
φ_o12 ，φ_e11 ，φ_e12 で導通状態にし、各光電変換部
からの信号を共通アンプの増幅手段ＭSFのゲート部で加
算する。この加算信号に対応する信号（Ｖ_s ＋Ｖ_n ；Ｖ
_s は４光電変換部（ａ₁₁＋ａ ₁₂＋ａ₂₁＋ａ₂₂）の加算信
号成分、Ｖ_n はノイズ成分）は容量Ｃ_TS1へ転送され
る。これらの信号とノイズは差動アンプＡ１でノイズ
（Ｖ_n ）が除去され、出力信号Ｓ１はアンプノイズのな
い光電変換信号（Ｖ_s ）のみとなる。インタレース駆動
時は２ラインおきに駆動する。Period T₂The common amplifier gate with φ_OR1so
Reset, period T₃Common amplifier noise (V_n)
Capacity C_TN1Transfer to. Next period T_FourWith 4 pixels
Transfer pulse φ to transfer switches MTX1 to MTX4_o11，
φ_o12, Φ_e11, Φ_e12To make it conductive and each photoelectric conversion unit
Signal from the common amplifier is added by the gate section of the amplification means MSF.
Calculate The signal (V_s+ V_n; V
_sIs 4 photoelectric conversion units (a₁₁+ A ₁₂+ A_{twenty one}+ A_{twenty two})
No. component, V_nIs the noise component) is the capacitance C_TS1Transferred to
It These signals and noise are generated by the differential amplifier A1.
(V_n) Is removed and the output signal S1 is free from amplifier noise.
Photoelectric conversion signal (V_s) Only. Interlaced drive
Drive every 2 lines.

【００４５】次の水平ブランキング期間では３，４行目
の光電変換部行の動作が１，２行目と同様に行なわれ
る。In the next horizontal blanking period, the operations of the third and fourth photoelectric conversion unit rows are performed in the same manner as in the first and second rows.

【００４６】図８に読出しモードＣ（水平２画素加算）
のタイミングチャートを示す。１行目の光電変換部行の
信号転送、リセット動作は奇数の垂直シフトレジスタＶ
_o 及び奇数の選択回路Ｓ_o により制御される。FIG. 8 shows a read mode C (horizontal 2 pixel addition)
The timing chart of is shown. The odd-numbered vertical shift register V is used for the signal transfer and reset operation of the first photoelectric conversion unit row.
_o and an odd selection circuit S _o .

【００４７】期間Ｔ₁ では、パルスφ_RVで垂直信号線を
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφ_TN1，φ_TS1で一時蓄積用容量Ｃ_TN1，Ｃ_TS1
上の残留電荷の除去を行う。[0047] In the period T _1, to reset the vertical signal line at pulse phi _RV, with the removal of the signal line of the residual charge, the pulse phi _TN1, one o'clock in phi _TS1 storage capacitance C _TN1, C _TS1
The residual charge above is removed.

【００４８】期間Ｔ₂ で共通アンプの増幅手段ＭSFのゲ
ートをφ_ORでリセットし、期間Ｔ₃で共通アンプのノイ
ズ（Ｖ_n ）を容量Ｃ_N1へ転送する。次に期間Ｔ₄ で水平
２つの光電変換部からの信号を転送パルスφ_on1 ，φ
_on2 で導通状態にし、ゲート部で加算する。この加算信
号に対応する信号（Ｖ_s ＋Ｖ_n ；Ｖ_s は水平２光電変換
部（ａ₁₁＋ａ₁₂）の加算信号成分、Ｖ_n はノイズ成分）
は容量Ｃ_S1へ転送される。これらの信号とノイズは差動
アンプＡ１でノイズ（Ｖ_n ）が除去され、出力信号Ｓ１
はアンプノイズのない光電変換信号（Ｖ_s ）のみとな
る。During the period T ₂ , the gate of the amplifying means MSF of the common amplifier is reset by φ _OR , and during the period T ₃ , the noise (V _n ) of the common amplifier is transferred to the capacitor C _N1 . Next, in the period T ₄ , signals from the two horizontal photoelectric conversion units are transferred pulses φ _on1 , φ
_{It is turned on when} it is _on2 and added at the gate. A signal corresponding to this addition signal (V _s + V _n ; V _s is an addition signal component of the horizontal 2 photoelectric conversion unit (a ₁₁ + a ₁₂ ), and V _n is a noise component)
_Are transferred to the capacity C _S1 . The noise (V _n ) is removed by the differential amplifier A1 from these signals and noise, and the output signal S1
Is only the photoelectric conversion signal (V _s ) without amplifier noise.

【００４９】次の水平ブランキング期間では２行目の光
電変換部行の動作が１行目と同様に行なわれる。２行目
の光電変換部行の信号転送、リセット動作は偶数の垂直
シフトレジスタＶ_e 及び偶数の選択回路Ｓ_e により制御
される。In the next horizontal blanking period, the operation of the second photoelectric conversion section row is performed in the same manner as the first row. The signal transfer and reset operation of the photoelectric conversion unit row of the second row are controlled by the even-numbered vertical shift registers V _e and the even-numbered selection circuits S _e .

【００５０】図９に読出しモードＤ（垂直２画素加算）
のタイミングチャートを示す。垂直２画素加算信号の信
号転送、リセット動作は奇数，偶数の垂直シフトレジス
タＶ _o ，Ｖ_e 及び奇数の選択回路Ｓ_o （又は偶数の選択
回路Ｓ_e ）により制御される。Read mode D (vertical two-pixel addition) in FIG.
The timing chart of is shown. Signal of vertical 2 pixel addition signal
No. transfer and reset operations are odd and even vertical shift registers
V _o, V_eAnd odd selection circuit S_o(Or select an even number
Circuit S_e) Controlled by.

【００５１】期間Ｔ₁ では、パルスφ_RVで垂直信号線を
リセットし、信号線上の残留電荷の除去を行うととも
に、パルスφ_TN1，φ_TN2，φ_TS1，φ_TS2で一時蓄積用容
量Ｃ_{TN 1}，Ｃ_TN2，Ｃ_TS1，Ｃ_TS2上の残留電荷の除去を行
う。In the period T ₁ , the vertical signal line is reset by the pulse φ _RV to remove the residual charge on the signal line, and the temporary storage capacitance C _{TN 1 is set by the} pulses φ _TN1 , φ _TN2 , φ _TS1 , φ _TS2. , C _TN2 , C _TS1 and C _TS2 are removed.

【００５２】期間Ｔ₂ で共通アンプの増幅手段ＭSFのゲ
ートをφ_OR1でリセットし、期間Ｔ₃ で共通アンプのノイ
ズ（Ｖ_n1）を容量Ｃ_N1へ転送し、期間Ｔ₄ で第１列目の
垂直２つの光電変換部からの信号を転送パルスφ_on1 ，
φ_en1 で導通状態にし、ゲート部で加算する。この加算
信号に対応する信号（Ｖ_s1＋Ｖ_n1；Ｖ_s1は垂直２光電変
換部（ａ₁₁＋ａ₂₁）の加算信号成分、Ｖ_n1はノイズ成
分）は容量Ｃ_S1へ転送される。Period T₂In common amplifier amplification means MSF
Φ_OR1Reset for a period T₃ Common amplifier in Neu
(V_n1) Is the capacity C_N1Transfer to period T_FourAnd in the first row
Transfer signals from two vertical photoelectric converters φ_on1，
φ_en1To make it conductive and add at the gate. This addition
Signal corresponding to signal (V_s1+ V_n1; V_s1Is vertical 2 photoelectric change
Exchange part (a₁₁+ A_{twenty one}) Addition signal component, V_n1Is noise
Min) is capacity C_S1Transferred to.

【００５３】期間Ｔ₅ で共通アンプの増幅手段ＭSFのゲ
ートをφ_OR1でリセットし、期間Ｔ₆ で共通アンプのノイ
ズ（Ｖ_n2）を容量Ｃ_N2へ転送し、期間Ｔ₇ で第２列目の
垂直２つの光電変換部からの信号を転送パルスφ_on2 ，
φ_en2 で導通状態にし、ゲート部で加算する。この加算
信号に対応する信号（Ｖ_s2＋Ｖ_n2；Ｖ_s2は垂直２光電変
換部（ａ₁₂＋ａ₂₂）の加算信号成分、Ｖ_n2はノイズ成
分）は容量Ｃ_S2へ転送される。その後、容量Ｃ_S1の信号
から容量Ｃ_n1のノイズを、容量Ｃ_S2の信号から容量Ｃ_n2
のノイズを除去する。Period T_FiveIn common amplifier amplification means MSF
Φ_OR1Reset for a period T₆ Common amplifier in Neu
(V_n2) Is the capacity C_N2Transfer to period T₇In the second row
Transfer signals from two vertical photoelectric converters φ_on2，
φ_en2To make it conductive and add at the gate. This addition
Signal corresponding to signal (V_s2+ V_n2; V_s2Is vertical 2 photoelectric change
Exchange part (a₁₂+ A_{twenty two}) Addition signal component, V_n2Is noise
Min) is capacity C_S2Transferred to. After that, the capacity C_S1Signal of
To capacity C_n1Noise of the capacitance C_S2Signal to capacity C_n2
Remove the noise.

【００５４】次の水平ブランキング期間では３，４行目
の光電変換部行の動作が１，２行目と同様に行なわれ
る。In the next horizontal blanking period, the operations of the photoelectric conversion unit rows of the third and fourth rows are performed similarly to those of the first and second rows.

【００５５】図１０にシステム概略図を示す。同図に示
すように、光学系７１、絞り８０を通って入射した画像
光はＣＭＯＳセンサー７２上に結像する。ＣＭＯＳセン
サー７２上に配置されている画素アレーによって光情報
は電気信号へと変換される。その電気信号は信号処理回
路７３によって予め決められた方法によって信号変換処
理され、出力される。信号処理された信号は、記録系、
通信系７４により情報記録装置により記録、あるいは情
報転送される。記録、あるいは転送された信号は再生系
７７により再生される。絞り８０、ＣＭＯＳセンサー７
２、信号処理回路７３はタイミング制御回路７５により
制御され、光学系７１、タイミング制御回路７５、記録
系・通信系７４、再生系７７はシステムコントロール回
路７６により制御される。FIG. 10 shows a schematic diagram of the system. As shown in the figure, the image light incident through the optical system 71 and the diaphragm 80 forms an image on the CMOS sensor 72. Optical information is converted to electrical signals by a pixel array located on the CMOS sensor 72. The electric signal is subjected to signal conversion processing by a predetermined method by the signal processing circuit 73 and output. The processed signal is the recording system,
The information is recorded or transferred by the information recording device by the communication system 74. The recorded or transferred signal is reproduced by the reproducing system 77. Aperture 80, CMOS sensor 7
2. The signal processing circuit 73 is controlled by the timing control circuit 75, and the optical system 71, the timing control circuit 75, the recording / communication system 74, and the reproduction system 77 are controlled by the system control circuit 76.

【００５６】表１に示す各読出しモードでは水平と垂直
駆動パルスが異なる。従って読出しモード毎にセンサー
の駆動タイミング、信号処理回路の解像度処理、記録系
の記録画素数を変える必要がある。これらの制御はシス
テムコントロール回路７６で各読出しモードに応じて行
われる。また読出しモードで、加算により感度が異な
る。例えば表１で読出しモードＡに対し読出しモードＣ
とＤでは信号量が２倍になる。このままではダイナミッ
クレンジが１／２になるため絞り８０を半絞り小さく制
御することにより適正信号を得る。この結果、低照度時
は１／２の明るさまで撮影可能となる。In each read mode shown in Table 1, the horizontal and vertical drive pulses are different. Therefore, it is necessary to change the driving timing of the sensor, the resolution processing of the signal processing circuit, and the number of recording pixels of the recording system for each read mode. These controls are performed by the system control circuit 76 according to each read mode. In addition, in the read mode, the sensitivity varies depending on the addition. For example, in Table 1, for read mode A, read mode C
And the signal amount is doubled in D. Since the dynamic range is halved as it is, an appropriate signal is obtained by controlling the aperture 80 to be a small aperture. As a result, when the illuminance is low, it is possible to shoot up to half the brightness.

【００５７】次に本発明の撮像装置に好適に用いること
ができる単位セルの具体的な構成について説明する。Next, a specific structure of the unit cell that can be preferably used in the image pickup apparatus of the present invention will be described.

【００５８】図１８に示す配置は、光電変換部１７３の
配列が等ピッチとはならないために（ａ₁≠ａ₂）、それ
ぞれの画素内の光を関知する領域（受光部）の間隔が等
しくならず、次のような問題が生じる。すなわち、同色
の等ピッチでない配列は、部分的に空間周波数、解像度
が等しくないために、解像度の低下、モアレ縞等の不良
を発生させる。また、モアレ縞の発生は非常に重大な問
題であり、そのような撮像装置は、事実上製品として成
り立ち得ない。これは前記単位セルを構成する画素数が
４以外の場合にも同様に成り立つ。In the arrangement shown in FIG. 18, since the arrangement of the photoelectric conversion units 173 does not have a uniform pitch (a ₁ ≠ a ₂ ), the intervals of the regions (light receiving units) related to the light in each pixel are equal. However, the following problems occur. That is, an array having the same color and not having a uniform pitch causes a decrease in resolution and defects such as moire fringes because the spatial frequency and the resolution are partially not equal. Further, the generation of moire fringes is a very serious problem, and such an image pickup device cannot be practically used as a product. This also holds true when the number of pixels forming the unit cell is other than four.

【００５９】本発明者らは、複数画素中に分散された増
幅手段を有するＣＭＯＳセンサーにおいても、光電変換
部のピッチを一定とすることによってそれぞれの受光部
の間隔は等しくなり、解像度の低下とモアレ縞の発生を
防止し、開口率等を向上させ、良好な性能を得ることが
できる撮像装置を見出した。このような撮像装置は本発
明において好適に用いることができる。In the CMOS sensor having the amplifying means dispersed in a plurality of pixels, the inventors of the present invention make the intervals of the respective light receiving parts equal by making the pitch of the photoelectric conversion parts constant, resulting in a decrease in resolution. We have found an imaging device that can prevent moire fringes, improve the aperture ratio, and obtain good performance. Such an imaging device can be preferably used in the present invention.

【００６０】図１１は２行２列の画素が共通アンプ部１
２を共有する例を示す図である。図１１では、共有する
共通アンプ部１２が４つの画素の中心に配置され、４つ
の光電変換部（ａ₁₁，ａ₁₂，ａ₂₁，ａ₂₂）が共通アンプ
部１２を取囲むように配置されている。ここで共通アン
プ部１２には図２の増幅手段ＭSF、リセット手段ＭSE
L、選択手段ＭSELの他、転送手段ＭTX1〜ＭTX4を含んで
いる。In FIG. 11, the pixels in the 2nd row and the 2nd column have the common amplifier section 1
It is a figure which shows the example which shares 2. In FIG. 11, the shared common amplifier unit 12 is arranged at the center of four pixels, and the four photoelectric conversion units (a ₁₁ , a ₁₂ , a ₂₁ , a ₂₂ ) are arranged so as to surround the common amplifier unit 12. ing. Here, in the common amplifier section 12, the amplification means MSF and the reset means MSE of FIG.
In addition to L and selection means MSEL, transfer means MTX1 to MTX4 are included.

【００６１】しかも、共通アンプ部１２の占める各画素
における領域と中心対称な位置に遮光部１５が存在して
いる。従って、各画素における光電変換部１１の重心は
前記各画素の中心に存在する。これにより前記４つの光
電変換部（ａ₁₁〜ａ₂₂）は縦方向、横方向に等間隔ａで
配置できている。Moreover, the light-shielding portion 15 is present at a position centrally symmetric to the area of each pixel occupied by the common amplifier portion 12. Therefore, the center of gravity of the photoelectric conversion unit 11 in each pixel exists at the center of each pixel. As a result, the four photoelectric conversion units (a _{11 to} a ₂₂ ) can be arranged at equal intervals a in the vertical and horizontal directions.

【００６２】また図１２では、共有する共通アンプ部２
２が４つの画素の横方向の中心部に配置され、４つの光
電変換部２１（ａ₁₁，ａ₁₂，ａ₂₁，ａ₂₂）が共通アンプ
部２２をはさむように配置されている。Further, in FIG. 12, the shared common amplifier section 2 is shared.
2 is arranged at the center of the four pixels in the horizontal direction, and the four photoelectric conversion units 21 (a ₁₁ , a ₁₂ , a ₂₁ , a ₂₂ ) are arranged so as to sandwich the common amplifier unit 22.

【００６３】しかも、共通アンプ部２２の占める各画素
における領域と中心対称な位置に遮光部２５が存在して
いる。従って各画素における前記光電変換部２１の重心
は各画素の中心に存在する。これにより４つの光電変換
部（ａ₁₁〜ａ₂₂）は縦方向、横方向に等間隔ａで配置で
きている。Moreover, the light-shielding portion 25 exists at a position centrally symmetrical with the area of each pixel occupied by the common amplifier portion 22. Therefore, the center of gravity of the photoelectric conversion unit 21 in each pixel exists at the center of each pixel. Thus four photoelectric conversion unit (a ₁₁ ~a ₂₂₎ is longitudinally and can be placed at equal intervals a laterally.

【００６４】上述した図１２の実施形態は、横方向と縦
方向を入れ換えても全く同様に成立する。The above-described embodiment of FIG. 12 is completely the same even if the horizontal direction and the vertical direction are interchanged.

【００６５】図１３にＣＭＯＳセンサーの画素アレー部
の第１の構成例の具体的なパターンレイアウト図を示
す。FIG. 13 shows a specific pattern layout diagram of the first configuration example of the pixel array section of the CMOS sensor.

【００６６】図１３に示すＣＭＯＳセンサーは単結晶基
板上にレイアウトルール０．４μｍによって形成されて
おり、画素の大きさは８μｍ角であり、増幅手段である
ソースフォロワアンプは２行２列の４画素で共有されて
いる。従って、図中点線領域で示した繰返し単位セル８
１の大きさは１６μｍ×１６μｍ角であり、２次元アレ
ーが形成されている。The CMOS sensor shown in FIG. 13 is formed on a single crystal substrate by a layout rule of 0.4 μm, the pixel size is 8 μm square, and the source follower amplifier as an amplifying means is a 2 × 2 4 matrix. It is shared by pixels. Therefore, the repeating unit cell 8 shown in the dotted line area in the figure
The size of 1 is 16 μm × 16 μm square, and a two-dimensional array is formed.

【００６７】光電変換部であるホトダイオード８２ａ，
８２ｂ，８２ｃ，８２ｄは各画素の中央に斜めに形成さ
れており、その形状は上下左右でほぼ回転対称、鏡像対
称である。またこれらのホトダイオード８２ａ，８２
ｂ，８２ｃ，８２ｄの重心ｇは各画素に対して同一にな
るように設計されている。また９５は遮光部である。Photodiode 82a, which is a photoelectric converter,
82b, 82c, and 82d are formed obliquely at the center of each pixel, and their shapes are substantially rotationally symmetrical and mirror-image symmetrical in the vertical and horizontal directions. In addition, these photodiodes 82a, 82a
The centers of gravity g of b, 82c and 82d are designed to be the same for each pixel. Reference numeral 95 is a light shielding portion.

【００６８】８８−ａは左上の転送ゲート８３−ａを制
御する走査線、９０は行選択線、９２はＭＯＳゲート９
３を制御するリセット線である。88-a is a scanning line for controlling the upper left transfer gate 83-a, 90 is a row selection line, and 92 is a MOS gate 9.
3 is a reset line for controlling 3.

【００６９】ホトダイオード８２ａ〜８２ｄ中に蓄積さ
れた信号電荷は転送ゲート８３ａ〜８３ｄを通ってＦＤ
８５に導かれる。ゲート８３ａ〜８３ｄのＭＯＳサイズ
はＬ＝０．４μｍ，Ｗ＝１．０μｍ（Ｌはチャネル長、
Ｗはチャネル巾を示す。）である。The signal charges accumulated in the photodiodes 82a to 82d pass through the transfer gates 83a to 83d and become FD.
Guided to 85. The MOS size of the gates 83a to 83d is L = 0.4 μm, W = 1.0 μm (L is the channel length,
W indicates the channel width. ).

【００７０】ＦＤ８５は巾０．４μｍのＡｌ配線によっ
てソースフォロワの入力ゲート８６に接続されており、
ＦＤ８５に転送された信号電荷は入力ゲート８６の電圧
を変調させる。入力ゲート８６のＭＯＳの大きさはＬ＝
０．８μｍ，Ｗ＝１．０μｍであり、ＦＤ８５と入力ゲ
ート８６の容量の和は５ｆＦ程度である。Ｑ＝ＣＶであ
るから、１０⁵ 個の電子の蓄積によって入力ゲート８６
の電圧は、３．２Ｖ変化することになる。The FD 85 is connected to the input gate 86 of the source follower by an Al wiring having a width of 0.4 μm,
The signal charge transferred to the FD 85 modulates the voltage of the input gate 86. The size of the MOS of the input gate 86 is L =
0.8 μm, W = 1.0 μm, and the sum of the capacitances of the FD 85 and the input gate 86 is about 5 fF. Since Q = CV, the input gate 86 is obtained by accumulating 10 ⁵ electrons.
Will change by 3.2V.

【００７１】Ｖ_DD端子９１から流れ込む電流は入力ゲー
ト８６によって変調され、垂直信号線８７に流出する。
垂直信号線８７に流出する電流は図示しない信号処理回
路によって信号処理され、最終的には画像情報となる。The current flowing from the V _DD terminal 91 is modulated by the input gate 86 and flows out to the vertical signal line 87.
The current flowing out to the vertical signal line 87 is subjected to signal processing by a signal processing circuit (not shown), and finally becomes image information.

【００７２】その後、ホトダイオード８２ａ〜８２ｄ，
ＦＤ８５，入力ゲート８６の電位を所定の値のＶ_DDとす
るために、リセット線９２に接続されたＭＯＳゲート９
３を開くことで（このとき転送ゲート８３ａ〜８３ｄも
開く）、ホトダイオード８２ａ〜８２ｄ，ＦＤ８５，入
力ゲート８６はＶ_DD端子とショートされる。After that, the photodiodes 82a to 82d,
The MOS gate 9 connected to the reset line 92 in order to set the potentials of the FD 85 and the input gate 86 to V _DD of a predetermined value.
3 is opened (the transfer gates 83a to 83d are also opened at this time), the photodiodes 82a to 82d, the FD 85, and the input gate 86 are short-circuited to the V _DD terminal.

【００７３】その後、転送ゲート８３ａ〜８３ｄを閉じ
ることでホトダイオード８２ａ〜８２ｄの電荷蓄積が再
び始まる。Thereafter, the transfer gates 83a to 83d are closed, and the charge accumulation in the photodiodes 82a to 82d starts again.

【００７４】ここで注目すべきは、水平方向に貫通する
配線８８ａ〜８８ｄ，９０，９２の全ては透明な導体で
ある厚さ１５００ÅのＩＴＯ（Indium Tin Oxide）で形
成されているために、前記配線部分のうち、ホトダイオ
ード８２ａ〜８２ｄ上では光が透過するため、前記ホト
ダイオードの重心ｇは光を感知する領域（受光部）の重
心と一致することである。It should be noted here that all of the wirings 88a to 88d, 90, 92 penetrating in the horizontal direction are formed of ITO (Indium Tin Oxide) having a thickness of 1500Å which is a transparent conductor. Light is transmitted through the photodiodes 82a to 82d in the wiring portion, so that the center of gravity g of the photodiode coincides with the center of gravity of the light sensing area (light receiving portion).

【００７５】本構成例によれば画素ピッチが等しい比較
的高面積率、高開口率なＣＭＯＳセンサーを提供するこ
とができる。According to this configuration example, it is possible to provide a CMOS sensor having a relatively high area ratio and a high aperture ratio with the same pixel pitch.

【００７６】本発明のＣＭＯＳセンサーの画素アレー部
の第２の構成例の具体的なパターンレイアウト図を図１
４に示す。FIG. 1 is a specific pattern layout diagram of the second configuration example of the pixel array section of the CMOS sensor of the present invention.
4 shows.

【００７７】図１４において、１０２ａ〜１０２ｄはホ
トダイオード、１０３ａ〜１０３ｄは転送ゲート、１０
５はＦＤ、１０６はソースフォロワの入力ゲート、１０
７は垂直信号線、１０８ａ〜１０８ｄは走査線、１１０
は行選択線、１１２はＭＯＳゲート１１３を制御するリ
セット線である。In FIG. 14, 102a to 102d are photodiodes, 103a to 103d are transfer gates, and 10a.
5 is an FD, 106 is an input gate of a source follower, 10
7 is a vertical signal line, 108a to 108d are scanning lines, and 110
Is a row selection line, and 112 is a reset line for controlling the MOS gate 113.

【００７８】本構成例においては水平方向に走る配線１
０８ａ〜１０８ｄ，１１０，１１２が３本づつ各画素の
中心を横切るように走っているために、ホトダイオード
１０２ａ〜１０２ｄに入射する光を妨げるような金属配
線であっても、光を感知する領域の重心ｇの移動は生じ
ず、従って前記画素の中心と一致する。In this configuration example, the wiring 1 running in the horizontal direction
Since three 08a to 108d, 110, and 112 run so as to cross the center of each pixel, even if the metal wiring that blocks the light incident on the photodiodes 102a to 102d, it is possible to detect The center of gravity g does not move and therefore coincides with the center of the pixel.

【００７９】本構成例によれば電気抵抗が小さな通常の
（不透明な）金属を使用できるため、前記横方向の配線
の時定数が改善され、更に高速な撮像装置を提供するこ
とができる。According to this configuration example, since a normal (opaque) metal having a small electric resistance can be used, the time constant of the wiring in the lateral direction can be improved, and a faster image pickup device can be provided.

【００８０】以上の構成例では、遮光膜の下の部分が有
効利用されているため、図１５に示すように遮光膜の下
の部分にまで光電変換部であるホトダイオードを形成
し、電荷蓄積部として機能させることも可能である。In the above configuration example, since the portion under the light shielding film is effectively used, as shown in FIG. 15, the photodiode which is the photoelectric conversion portion is formed up to the portion under the light shielding film, and the charge storage portion is formed. It is also possible to function as.

【００８１】上述の第２構成例においては、最も光集光
効率が良い画素の中心を横切るために、撮像装置の感度
の低下が懸念される。そこで更に改善された第３構成例
を図１６に示す。In the above-mentioned second configuration example, since the center of the pixel having the highest light converging efficiency is crossed, there is a concern that the sensitivity of the image pickup device may be lowered. Therefore, a further improved third configuration example is shown in FIG.

【００８２】本構成例においては転送ゲート１２３ａ〜
１２３ｄ、ＦＤ１２５、ソースフォロワの入力ゲート１
２６、リセット用のＭＯＳゲート１３３全てが横方向を
走る配線（走査線１２８ａ〜１２８ｄ，行選択線１３
０，リセット線１３２）下に形成されているため、ホト
ダイオード１２２ａ〜１２２ｄ，及びその開口を最大と
することができる。しかも、その開口部は各画素の中心
に連続して存在する。また遮光部は水平、垂直配線部分
に形成されている。In this configuration example, the transfer gates 123a ...
123d, FD125, source follower input gate 1
26, wirings in which all the reset MOS gates 133 run in the horizontal direction (scanning lines 128a to 128d, row selection line 13)
0, the reset line 132), the photodiodes 122a to 122d and their openings can be maximized. Moreover, the opening exists continuously at the center of each pixel. Further, the light shielding portion is formed in the horizontal and vertical wiring portions.

【００８３】また本構成例においては前記増幅手段であ
るソースフォロワとリセット用のＭＯＳトランジスタを
各画素の周辺の水平方向に分割して配置したためにコン
パクトに前記水平方向の配線下に配置可能となってい
る。Further, in this configuration example, since the source follower which is the amplifying means and the reset MOS transistor are divided in the horizontal direction around each pixel, they can be arranged compactly under the horizontal wiring. ing.

【００８４】また右上の画素の配線下には未使用のスペ
ースが未だ存在するため、例えばスマートセンサー等、
新規の構成を追加することも可能である。Further, since there is still an unused space under the wiring of the pixel on the upper right, for example, a smart sensor,
It is also possible to add a new configuration.

【００８５】本構成例によれば、ホトダイオードの面
積、及び開口率が大きく取れることから、広ダイナミッ
クレンジ、高感度な撮像装置を提供することができる。
また、将来微細化が進み、前記ホトダイオードの開口部
分の寸法が光の波長程度になっても光が入射しなくなる
といった恐れは生じにくく、永らくその性能を発揮する
ことができる。According to this configuration example, since the area and aperture ratio of the photodiode can be made large, it is possible to provide an image pickup device having a wide dynamic range and high sensitivity.
Further, as miniaturization progresses in the future, even if the size of the opening portion of the photodiode becomes about the wavelength of light, it is unlikely that light will not enter and the performance can be exhibited for a long time.

【００８６】また、以上の構成例では、増幅手段は単位
セルの中心部に配置し、光を感知する領域の重心と、画
素の中心は一致したものであるが、これらに限られず、
図１７に示したような開口部が並進対称となっている構
成のものでもよい。Further, in the above configuration example, the amplifying means is arranged in the central portion of the unit cell, and the center of gravity of the light sensing region and the center of the pixel coincide with each other, but the invention is not limited to these.
A configuration in which the openings are translationally symmetrical as shown in FIG. 17 may be used.

【００８７】つまり、開口部が並進対称となっているこ
とにより、光を感知する領域は、等ピッチとなるためで
ある。That is, since the openings are translationally symmetrical, the light sensing areas have an equal pitch.

【００８８】[0088]

【発明の効果】以上説明したように、本発明によれば、
共通アンプの入力部で信号を加算するので、 ・感度がアップし、低照度撮影が可能となる。 ・全ての画素信号を利用するのでモアレの発生がない
（間引き走査に対し）。 ・水平あるいは垂直駆動周波数を下げることができるの
で低消費電力にできる。 特にデジタルスチルカメラで撮影モニタ時利用すれば電
池消耗が少なくなる効果を得ることができる。As described above, according to the present invention,
Since the signals are added at the input section of the common amplifier, • Sensitivity is improved and low-illuminance shooting becomes possible.・ Moire does not occur because all pixel signals are used (for thinning scanning). -Lower power consumption because the horizontal or vertical drive frequency can be lowered. In particular, if the digital still camera is used as a photographing monitor, it is possible to obtain the effect of reducing battery consumption.

【００８９】また、本発明によれば、解像度の低下、モ
アレ縞の発生といった性能低下を生じることがなく、開
口率が大きく感度が高く、多機能を内蔵可能な高歩留な
撮像装置を実現することができる。Further, according to the present invention, a high-yield image pickup device having a large aperture ratio, a high sensitivity, and a multi-function built-in can be realized without causing a deterioration in performance such as a decrease in resolution and generation of moire fringes. can do.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の撮像装置の構成を示す概略図である。FIG. 1 is a schematic diagram showing a configuration of an image pickup apparatus of the present invention.

【図２】図１の撮像装置の単位セルＳの構成を示す図で
ある。FIG. 2 is a diagram showing a configuration of a unit cell S of the image pickup apparatus of FIG.

【図３】センサー信号読み出しモードを説明するためセ
ンサー概略図を示す。FIG. 3 shows a schematic view of a sensor for explaining a sensor signal reading mode.

【図４】表１の読出しモードに応じた垂直シフトレジス
タの駆動例を示すタイミングチャートである。FIG. 4 is a timing chart showing an example of driving the vertical shift register according to the read mode in Table 1.

【図５】表１の読出しモードＡ（全画素読出し）のタイ
ミングチャートである。5 is a timing chart of reading mode A (all pixel reading) in Table 1. FIG.

【図６】垂直タイミングの概略図である。FIG. 6 is a schematic diagram of vertical timing.

【図７】表１の読出しモードＢ（垂直・水平４画素加
算）のタイミングチャートである。FIG. 7 is a timing chart of a read mode B (vertical / horizontal 4 pixel addition) in Table 1.

【図８】表１の読出しモードＣ（水平２画素加算）のタ
イミングチャートである。FIG. 8 is a timing chart of a read mode C (horizontal two-pixel addition) in Table 1.

【図９】表１の読出しモードＤ（垂直２画素加算）のタ
イミングチャートである。9 is a timing chart of read mode D (vertical two-pixel addition) in Table 1. FIG.

【図１０】本発明によるシステム概略図である。FIG. 10 is a schematic diagram of a system according to the present invention.

【図１１】本発明の単位セルのレイアウトを示す図であ
る。FIG. 11 is a diagram showing a layout of a unit cell of the present invention.

【図１２】本発明の単位セルのレイアウトを示す図であ
る。FIG. 12 is a diagram showing a layout of a unit cell of the present invention.

【図１３】本発明の一構成例のパターンレイアウト図で
ある。FIG. 13 is a pattern layout diagram of a configuration example of the present invention.

【図１４】本発明の一構成例のパターンレイアウト図で
ある。FIG. 14 is a pattern layout diagram of a configuration example of the present invention.

【図１５】本発明の一構成例を表す図である。FIG. 15 is a diagram illustrating a configuration example of the present invention.

【図１６】本発明の一構成例のパターンレイアウト図で
ある。FIG. 16 is a pattern layout diagram of a configuration example of the present invention.

【図１７】本発明の一構成例を表す図である。FIG. 17 is a diagram showing a configuration example of the present invention.

【図１８】撮像装置の一例の単位セルのレイアウト図で
ある。FIG. 18 is a layout diagram of a unit cell of an example of an imaging device.

【符号の説明】[Explanation of symbols]

１１ 光電変換部 １２ 共通アンプ部 １５ 遮光部 ２１ 光電変換部 ２２ 共通アンプ部 ２５ 遮光部 11 Photoelectric conversion unit 12 Common amplifier section 15 Light-shielding part 21 Photoelectric conversion unit 22 Common amplifier section 25 Light-shielding part

Claims (13)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数の光電変換部と該複数の光電変換部
からの信号が入力される一つの共通アンプとを配置した
単位セルが水平方向及び垂直方向に２次元状に配列さ
れ、前記垂直方向に配列された複数の前記単位セル毎に
一つずつ設けられた前記単位セルからの信号が順次出力
される複数の出力線を有する撮像装置において、 所定の前記単位セルに含まれる複数の光電変換部の信号
を前記共通アンプの入力部で加算し、前記共通アンプか
ら第１の加算信号を前記垂直出力線に出力した後、前記
所定の前記単位セルと垂直方向に隣接する他の単位セル
の共通アンプから加算信号が出力される前に、前記所定
の単位セルに含まれる、前記第１の加算信号を得るため
の複数の光電変換部とは異なる他の複数の光電変換部の
信号を前記共通アンプの入力部で加算し、前記共通アン
プから第２の加算信号を前記垂直出力線に出力するよう
に、前記単位セル内の加算する光電変換部の信号の組み
合わせを切替えて、前記共通アンプから連続的に複数の
加算信号を出力する加算切替手段を有することを特徴と
する撮像装置。1. Unit cells in which a plurality of photoelectric conversion units and one common amplifier to which signals from the plurality of photoelectric conversion units are input are arranged are arranged two-dimensionally in horizontal and vertical directions, and In an imaging device having a plurality of output lines, in which signals from the unit cells are sequentially output, one for each of the plurality of unit cells arranged in a direction, a plurality of photoelectric cells included in a predetermined unit cell are provided. After adding the signals of the conversion unit at the input unit of the common amplifier and outputting the first addition signal from the common amplifier to the vertical output line, another unit cell vertically adjacent to the predetermined unit cell. Before the addition signal is output from the common amplifier, the signals of other photoelectric conversion units included in the predetermined unit cell and different from the plurality of photoelectric conversion units for obtaining the first addition signal are output. Input of the common amplifier Unit, and the combination of signals of the photoelectric conversion units in the unit cell to be added is switched so that the common amplifier outputs the second addition signal to the vertical output line, and the common amplifier continuously outputs the signals. An image pickup apparatus comprising: an addition switching unit that outputs a plurality of addition signals. 【請求項２】 請求項１に記載の撮像装置において、前
記加算切替手段は、水平方向に配列された光電変換部か
らの信号の加算を行うように信号の組み合わせを切替え
ることを特徴とする撮像装置。2. The image pickup apparatus according to claim 1, wherein the addition switching unit switches a combination of signals so as to add signals from photoelectric conversion units arranged in a horizontal direction. apparatus. 【請求項３】 請求項１に記載の撮像装置において、前
記加算切替手段は、垂直方向に配列された光電変換部か
らの信号の加算を行うように信号の組み合わせを切替え
ることを特徴とする撮像装置。3. The imaging device according to claim 1, wherein the addition switching unit switches a combination of signals so as to add signals from photoelectric conversion units arranged in a vertical direction. apparatus. 【請求項４】 請求項１に記載の撮像装置において、前
記撮像装置の水平走査手段および／または垂直走査手段
の駆動パルス切替手段を有することを特徴とする撮像装
置。 4. A imaging apparatus according to claim 1, an imaging apparatus characterized by having a drive pulse switching means of the horizontal scanning means and / or the vertical scanning unit of the imaging device. 【請求項５】 請求項１〜４のいずれかの請求項に記載
の撮像装置において、前記共通アンプは前記単位セル中
の複数の光電変換部からの信号を増幅する増幅手段と前
記単位セル中をリセットするリセット手段を有すること
を特徴とする撮像装置。 5. The imaging apparatus according to any one of claims 1-4, wherein the common amplifier in amplifying means and the unit cell for amplifying a signal from the plurality of photoelectric conversion units in the unit cell An image pickup apparatus comprising: a reset unit that resets the image pickup device. 【請求項６】 請求項１〜５のいずれかの請求項に記載
の撮像装置において、前記単位セル内の共通アンプから
の画像信号を蓄積する画像信号蓄積手段と、前記共通ア
ンプの特性のバラツキを補正するための前記共通アンプ
の特性のバラツキ信号を蓄積するバラツキ信号蓄積手段
と、前記画像信号蓄積手段からの信号から前記バラツキ
信号蓄積手段からの信号を差分する差分手段と、を有す
ることを特徴とする撮像装置。 6. The imaging apparatus according to any one of claims 1 to 5, and an image signal storing means for storing the image signal from the common amplifier in the unit cell, variations in the characteristics of the common amplifier A variation signal accumulating means for accumulating a variation signal of the characteristic of the common amplifier for correcting the error, and a difference means for differentiating the signal from the variation signal accumulating means from the signal from the image signal accumulating means. A characteristic imaging device. 【請求項７】 請求項１〜５のいずれかの請求項に記載
の撮像装置において、前記単位セル中の前記共通アンプ
からの画像信号を蓄積する第１の蓄積手段と、前記共通
アンプからのノイズ信号を蓄積する第２の蓄積手段と、
前記第１の蓄積手段からの信号から前記第２の蓄積手段
からの信号を差分する差分手段と、を有することを特徴
とする撮像装置。 7. The imaging apparatus according to any one of claims 1 to 5, a first storage means for storing the image signal from the common amplifier in the unit cell, from the common amplifier Second storage means for storing a noise signal,
An image pickup apparatus comprising: a difference unit that subtracts a signal from the second storage unit from a signal from the first storage unit. 【請求項８】 請求項１〜７のいずれかの請求項に記載
の撮像装置において、少なくとも前記光電変換部間のピ
ッチを少なくとも垂直方向又は水平方向の一方向で等ピ
ッチに調整するための調整手段を設けたことを特徴とす
る撮像装置。 8. The imaging apparatus according to any one of claims 1-7, adjustment for adjusting at equal pitches at least a pitch between the photoelectric conversion section at least in the vertical direction or horizontal direction An imaging device comprising means. 【請求項９】 請求項８に記載の撮像装置において、前
記調整手段は遮光膜であることを特徴とする撮像装置。 9. The image pickup device according to claim 8 , wherein the adjusting means is a light shielding film. 【請求項１０】 請求項１〜９のいずれかの請求項に記
載の撮像装置において、前記共通アンプは単位セルの中
心部に配置したことを特徴とする撮像装置。 10. The imaging apparatus according to any one of claims 1-9, wherein the common amplifier imaging apparatus characterized by being arranged in the center of the unit cell. 【請求項１１】 請求項９に記載の撮像装置において、
前記遮光膜は隣り合う単位セル間に配置したことを特徴
とする撮像装置。 11. The image pickup apparatus according to claim 9 ,
The image pickup device, wherein the light-shielding film is arranged between adjacent unit cells. 【請求項１２】 請求項１１に記載の撮像装置におい
て、前記遮光膜は少なくとも前記単位セルの水平方向又
は垂直方向の中心線に対して線対称となる位置に配置し
たことを特徴とする撮像装置。 12. The image pickup device according to claim 11 , wherein the light shielding film is arranged at least at a position symmetrical with respect to a horizontal or vertical center line of the unit cell. . 【請求項１３】 請求項１〜１２のいずれかの請求項に
記載の撮像装置と、前記撮像装置へ光を結像するレンズ
と、前記撮像装置からの出力信号を処理する信号処理回
路とを有することを特徴とする撮像システム。 13. A imaging apparatus according to any one of claims 1 to 12, a lens for focusing light to the imaging device, and a signal processing circuit for processing an output signal from the imaging device An imaging system having: