JP3524009B2 - SOI wafer and method for manufacturing the same - Google Patents

SOI wafer and method for manufacturing the same

Info

Publication number
JP3524009B2
JP3524009B2 JP01856899A JP1856899A JP3524009B2 JP 3524009 B2 JP3524009 B2 JP 3524009B2 JP 01856899 A JP01856899 A JP 01856899A JP 1856899 A JP1856899 A JP 1856899A JP 3524009 B2 JP3524009 B2 JP 3524009B2
Authority
JP
Japan
Prior art keywords
wafer
outer peripheral
soi
silicon wafer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01856899A
Other languages
Japanese (ja)
Other versions
JP2000223452A (en
Inventor
正健 片山
時男 武井
勝一 立川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP01856899A priority Critical patent/JP3524009B2/en
Publication of JP2000223452A publication Critical patent/JP2000223452A/en
Application granted granted Critical
Publication of JP3524009B2 publication Critical patent/JP3524009B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、2枚のシリコンウ
ェーハをシリコン酸化膜を介して貼り合せて作製する貼
り合わせSOI(Silicon on Insulator)ウェーハの
作製方法であり、特にSOIウェーハの外周部の除去方
法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a bonded SOI (Silicon on Insulator) wafer, which is manufactured by bonding two silicon wafers with a silicon oxide film interposed therebetween. Regarding removal method.

【0002】[0002]

【従来の技術】貼り合わせSOIウェーハの作製方法と
して、2枚のシリコンウェーハをシリコン酸化膜を介し
て貼り合せる技術、例えば特公平5−46086号公報
に示されている様に、少なくとも一方のウェーハに酸化
膜を形成し、接合面に異物を介在させることなく相互に
密着させた後、200〜1200℃の温度で熱処理して
結合強度を高める方法が、従来より知られている。熱処
理を行なうことにより結合強度が高められた貼り合わせ
ウェーハは、その後の研削研磨工程が可能となるため、
素子作製側ウェーハを研削及び研磨により所望の厚さに
減厚加工することにより、素子形成を行なうSOI層を
形成することができる。
2. Description of the Related Art As a method of manufacturing a bonded SOI wafer, a technology of bonding two silicon wafers via a silicon oxide film, for example, as disclosed in Japanese Patent Publication No. 5-46086, at least one wafer A method has been conventionally known in which an oxide film is formed on the bonding surface, the bonding surfaces are brought into close contact with each other without interposing a foreign material, and then heat treatment is performed at a temperature of 200 to 1200 ° C. to increase the bonding strength. The bonded wafer having the bond strength increased by performing the heat treatment can be subjected to the subsequent grinding and polishing step.
The SOI layer for element formation can be formed by reducing the thickness of the element-producing wafer to a desired thickness by grinding and polishing.

【0003】しかし、貼り合わせ前の両ウェーハ表面
は、いわゆるメカノケミカル研磨によって鏡面仕上げさ
れているので、その外周部には研磨ダレと呼ばれる領域
が存在する。従って、両者が貼り合わされて作製された
貼り合わせウェーハの外周部には、例えば約1〜3mm
程度の未結合部分が発生してしまう。この未結合部分が
あるまま、一方のウェーハを研削・研磨すると、その工
程中に未結合部分の剥離が発生し、素子形成領域に傷や
パーティクル付着等の悪影響を及ぼすので、この未結合
部分は予め除去しておく必要がある。
However, since the surfaces of both wafers before bonding are mirror-finished by so-called mechanochemical polishing, there is a region called polishing sag in the outer peripheral portion. Therefore, for example, about 1 to 3 mm is formed on the outer peripheral portion of the bonded wafer produced by bonding the both.
Some unbonded parts will occur. If one of the wafers is ground and polished with this unbonded portion left, the unbonded portion will peel off during the process, which will adversely affect the element formation area such as scratches and particle adhesion. It is necessary to remove it in advance.

【0004】そこで、例えば特開昭64−89346号
公報には、その外周部の未結合部分を除去する技術が記
載されている。また、この技術では未結合部分を除去す
る工程後の薄膜化工程において周縁部でのチッピングが
発生するという問題点があったので、特開平1−227
441号公報において、外周部の未結合部分を除去する
際、同時に面取りを施す技術が開示されている。
Therefore, for example, Japanese Patent Application Laid-Open No. 64-89346 discloses a technique for removing the unbonded portion on the outer peripheral portion. Further, this technique has a problem that chipping occurs at the peripheral portion in the thinning process after the process of removing the unbonded portion.
In Japanese Patent Laid-Open No. 441, a technique is disclosed in which chamfering is performed at the same time when the unbonded portion of the outer peripheral portion is removed.

【0005】一方、特開平6−176993号公報や特
開平7−45485号公報では、2枚のシリコンウェー
ハを酸化膜を介して密着させた後、酸化性雰囲気で熱処
理を行なうことにより結合強度が高められた貼り合わせ
ウェーハの外周の未結合部分を含む領域を、ボンドウェ
ーハ(素子領域となる第一のシリコンウェーハ)の厚さ
方向からベースウェーハ(支持体となる第二のシリコン
ウェーハ)との結合界面の直前まで研削し、その後、結
合界面までエッチングして未結合部分を完全に除去し、
しかる後にそのボンドウェーハを研削・研磨して、所望
の厚さまで減厚加工することによって貼り合わせウェー
ハを作製する方法が提案されている。そして、この様な
未結合部の除去を研削+エッチングで行なう技術であっ
ても、上記特開平1−227441号公報に記載されて
いると同様に、研削時には面取りが行なわれていること
がわかる。(特開平6−176993号公報の図3、特
開平7−45485号公報の図1参照)
On the other hand, in Japanese Unexamined Patent Publication No. 6-176993 and Japanese Unexamined Patent Publication No. 7-45485, bond strength is improved by bonding two silicon wafers through an oxide film and then heat-treating them in an oxidizing atmosphere. The region including the unbonded portion on the outer periphery of the elevated bonded wafer is changed from the thickness direction of the bond wafer (first silicon wafer serving as an element region) to the base wafer (second silicon wafer serving as a support). Grind to just before the bonding interface, then etch to the bonding interface to completely remove the unbonded part,
After that, a method of manufacturing a bonded wafer by grinding and polishing the bond wafer to reduce the thickness to a desired thickness has been proposed. Even if the technique of removing such unbonded portions by grinding + etching is used, chamfering is performed during grinding, as described in JP-A-1-227441. . (See FIG. 3 of JP-A-6-176993 and FIG. 1 of JP-A-7-45485)

【0006】上記の方法によれば、ベースウェーハの形
状を変更することなく、未結合部分の除去が可能となる
が、未結合部分を完全に除去するための外周除去幅とし
ては、安全をみてボンドウェーハの外周端から少なくと
も3mmを除去するのが一般的である。
According to the above method, the unbonded portion can be removed without changing the shape of the base wafer. However, the outer peripheral removal width for completely removing the unbonded portion is safe. It is common to remove at least 3 mm from the peripheral edge of the bond wafer.

【0007】[0007]

【発明が解決しようとする課題】ところで、近年の半導
体デバイスの分野には、デバイスの高集積化、高速度化
に伴い、SOI層の厚さは更なる薄膜化と膜厚均一性の
向上が要求され、具体的には0.1±0.01μm程度
の膜厚及び膜厚均一性が必要とされている分野がある一
方で、高耐圧デバイスを搭載したいわゆるパワーIC用
の分野があり、例えば5〜50μm程度の厚さの厚膜S
OI基板に対する要望も多い。このような厚膜SOI基
板を貼り合わせ法により作製すると、前述したように周
辺の未結合部分を除去するため、除去した領域とSOI
層の外周部には比較的大きな段差を生ずることになり、
この段差はSOI層の厚さに比例して大きくなる。これ
に起因して、厚膜SOI基板においては、SOI層表面
の最外周の角部がデバイス作製工程中でパーティクル等
の汚染物を発生するという問題点があった。この問題点
について、図1および図2を用いて説明する。
By the way, in the field of semiconductor devices in recent years, with the higher integration and higher speed of devices, the thickness of the SOI layer can be further reduced and the uniformity of the film thickness can be improved. While there are fields that are required and specifically require film thickness and film thickness uniformity of about 0.1 ± 0.01 μm, there are fields for so-called power ICs equipped with high breakdown voltage devices. For example, a thick film S having a thickness of about 5 to 50 μm
There are many requests for OI substrates. When such a thick film SOI substrate is manufactured by a bonding method, the unbonded portion around the periphery is removed as described above, and thus the removed region and the SOI are
There will be a relatively large step in the outer periphery of the layer,
This step increases in proportion to the thickness of the SOI layer. Due to this, in the thick film SOI substrate, there is a problem in that the outermost corners of the SOI layer surface generate contaminants such as particles during the device manufacturing process. This problem will be described with reference to FIGS. 1 and 2.

【0008】図1、図2は従来の未結合部除去方法を用
いて厚膜SOIウェーハ(膜厚5μm以上)を作製し、
更にそのSOI層の所望の領域にトレンチエッチングを
施す工程までを示している。図1の(a)〜(f)の工
程はそれぞれ、(a)結合工程、(b)外周部の研削工
程、(c)外周のエッチング工程、(d)薄膜化工程、
(e)パターニング酸化工程、(f)レジスト塗布工程
を示す図である。図2の(g)は、図1(f)の点線部
分を拡大した図である。
1 and 2 show a thick film SOI wafer (having a film thickness of 5 μm or more) manufactured by using the conventional unbonded portion removing method.
Further, the process up to performing trench etching on a desired region of the SOI layer is shown. The steps (a) to (f) in FIG. 1 are respectively (a) a bonding step, (b) an outer peripheral portion grinding step, (c) an outer peripheral etching step, (d) a thin film forming step,
It is a figure which shows the (e) patterning oxidation process and the (f) resist application process. FIG. 2G is an enlarged view of the dotted line portion of FIG.

【0009】従来は、図1(b)における外周部の研削
角度αを特に限定せずに行なっており、通常は、最終的
なSOI層の有効面積を大きくするために45度程度若
しくはそれ以上の角度にするのが一般的であった。しか
しながら、この角度を約45度以上として、膜厚5μm
以上の厚膜SOIを作製すると、図2(g)のように作
製されたSOI層の立ち上がり角度θも45度以上にな
り、SOI層表面の最外周の角部が比較的尖った形状に
なるので、その部分にはレジスト9’が充分塗布されな
いことがわかった。その結果、図2(h)工程でウェー
ハ表面のレジスト9’に所望の開口部10’を形成した
のち、図2(i)のフッ酸を含む水溶液で開口部の酸化
膜を除去する工程において、最外周の角部のレジストが
十分に塗布されていない領域aにフッ酸がしみ込んでし
まい、図2(j)で示すように、最外周の角部に酸化膜
が薄くなった領域a’が形成されてしまうことになる。
開口部の酸化膜除去をフッ酸を含む水溶液の代わりに、
反応性イオンやプラズマを用いて行う気相エッチング
(以下、ドライエッチングという。)を用いた場合も同
様に領域a’が形成されてしまう。
Conventionally, the grinding angle α of the outer peripheral portion in FIG. 1 (b) is not particularly limited, and is usually about 45 degrees or more in order to increase the effective area of the final SOI layer. It was common to set the angle of. However, if this angle is about 45 degrees or more, the film thickness is 5 μm.
When the above thick film SOI is manufactured, the rising angle θ of the SOI layer manufactured as shown in FIG. 2G also becomes 45 degrees or more, and the outermost corner of the SOI layer surface becomes relatively sharp. Therefore, it was found that the resist 9 ′ was not sufficiently applied to that portion. As a result, in the step of removing the oxide film in the opening with an aqueous solution containing hydrofluoric acid in FIG. 2I after forming a desired opening 10 'in the resist 9'on the wafer surface in the step of FIG. 2H. , Hydrofluoric acid permeates into the region a where the resist at the outermost peripheral corner is not sufficiently applied, and as shown in FIG. 2 (j), the region a ′ where the oxide film is thinned at the outermost peripheral corner. Will be formed.
Instead of the aqueous solution containing hydrofluoric acid to remove the oxide film at the opening,
When vapor phase etching (hereinafter referred to as dry etching) using reactive ions or plasma is used, the region a'is similarly formed.

【0010】この状態でトレンチ形成のためのドライエ
ッチングを行なうと、図2(k)のように、所望の開口
部にはトレンチ11’が形成されるが、角部には埋め込
み酸化膜に到達しない不必要な溝12が形成されること
になる。このような溝の存在が、デバイス作製工程中で
パーティクル等の汚染物の発生源となることが明らかに
なった。このような現象を回避するためには、図1
(f)て塗布するレジストを厚くすればよいが、レジス
トを厚くすると微細なパターンが形成できなくなるた
め、塗布可能なレジスト厚さには限界があった。尚、厚
さが5μm以下のSOI層の場合は、SOI層の最終研
磨時に生ずる外周部の研磨ダレの影響により、このよう
な問題は発生しない。
When dry etching for forming a trench is performed in this state, a trench 11 'is formed at a desired opening as shown in FIG. 2 (k), but reaches a buried oxide film at a corner. No unnecessary grooves 12 will be formed. It has been clarified that the existence of such a groove is a source of generation of contaminants such as particles in the device manufacturing process. In order to avoid such a phenomenon, FIG.
The resist applied in (f) may be thickened, but if the resist is thickened, a fine pattern cannot be formed, so that there is a limit to the resist thickness that can be applied. In the case of an SOI layer having a thickness of 5 μm or less, such a problem does not occur due to the effect of polishing sag on the outer peripheral portion that occurs during the final polishing of the SOI layer.

【0011】そこで本発明は、SOI層の膜厚が5μm
以上の厚膜SOIであっても、上記した問題点が発生す
ることのない貼り合わせSOIウェーハおよびその製造
方法を提供することを目的とする。
Therefore, according to the present invention, the film thickness of the SOI layer is 5 μm.
It is an object of the present invention to provide a bonded SOI wafer and a method for manufacturing the same that do not cause the above-mentioned problems even with the thick film SOI described above.

【0012】[0012]

【課題を解決するための手段】上記問題を解決するため
に本発明の請求項1の発明は、SOI層の外周端がベー
スウェーハの外周端より内側にあり、且つSOI層の厚
さが5μm以上のSOIウェーハであって、前記SOI
層の立ち上がり角度が5〜45度であることを特徴とす
るSOIウェーハである。本発明におけるSOI層の立
ち上がり角度とは、ベースウェーハ表面とSOI層の外
周面とが交叉する内角(図1(d)、図2(g)に示す
角θ)をいうものとする。この様に、SOI層の外周端
の立ち上がり角度が5〜45度であるSOIウェーハで
あれば、SOI層の外周端(外周端の角部)においても
レジストが十分な厚さで塗布できるので、デバイス作製
工程中でパーティクル等の汚染物の発生源となるような
溝が形成されることはない。立ち上がり角度が5度未満
になるとSOI層の有効面積が小さくなるので適当では
ない。
In order to solve the above problems, according to the invention of claim 1 of the present invention, the outer peripheral edge of the SOI layer is inside the outer peripheral edge of the base wafer, and the thickness of the SOI layer is 5 μm. The above SOI wafer, wherein the SOI wafer
The SOI wafer is characterized in that the rising angle of the layer is 5 to 45 degrees. The rising angle of the SOI layer in the present invention means an internal angle (angle θ shown in FIGS. 1D and 2G) where the surface of the base wafer and the outer peripheral surface of the SOI layer intersect. Thus, in the case of an SOI wafer in which the rising angle of the outer peripheral edge of the SOI layer is 5 to 45 degrees, the resist can be applied with a sufficient thickness even at the outer peripheral edge (corner of the outer peripheral edge) of the SOI layer. Grooves that may be sources of contaminants such as particles are not formed in the device manufacturing process. If the rising angle is less than 5 degrees, the effective area of the SOI layer becomes small, which is not suitable.

【0013】また、請求項2の発明は、第1のシリコン
ウェーハ(ボンドウェーハ)と第2のシリコンウェーハ
(ベースウェーハ)とをシリコン酸化膜層を介して密着
させ、熱処理を加えて強固に結合させた後、第1のシリ
コンウェーハ外周部の第2シリコンウェーハとの未結合
部分を含む領域を第1のシリコンウェーハが所定の残厚
になるまで研削し、該残厚部をエッチングにより除去し
た後、前記第1のシリコンウェーハを減厚加工して膜厚
が5μm以上のSOI層を作製するSOIウェーハの製
造方法において、前記第1のシリコンウェーハ外周部の
研削は、切り欠き部の角度が5〜35度である研削砥石
を用いて行なうことを特徴とするSOIウェーハの製造
方法である。このように、外周研削を行なう砥石の切り
込み角度を5〜35度に設定し、これを用いて外周部分
の研削を行なえば、立ち上がり角度が5〜45度である
SOIウェーハを容易に作製することができる。尚、研
削砥石の切り欠き部の角度とは、図4に例示されている
様な砥石の外周下面に形成されたテーパー部の角度が
(180−α)度、すなわち前出の研削角度がαとなる
角度のことであり、結果的にこの角度がSOI層の立ち
上がり角度に反映されることになる。また、貼り合わせ
ウェーハに対する砥石の移動方向は、第1のシリコンウ
ェーハの外周方向から中心方向に向けて水平移動させて
も、或いは第1のシリコンウェーハの主面方向から(上
方から)近接させ、垂直方向に移動させてもよい。
Further, according to the invention of claim 2, the first silicon wafer (bond wafer) and the second silicon wafer (base wafer) are brought into close contact with each other through the silicon oxide film layer, and heat treatment is applied to firmly bond them. After that, the region including the unbonded portion of the outer periphery of the first silicon wafer with the second silicon wafer was ground until the first silicon wafer had a predetermined remaining thickness, and the remaining thick portion was removed by etching. Then, in the method for manufacturing an SOI wafer in which the thickness of the first silicon wafer is reduced to form an SOI layer having a thickness of 5 μm or more, in the grinding of the outer periphery of the first silicon wafer, the angle of the notch is This is a method for manufacturing an SOI wafer, which is performed by using a grinding wheel having a temperature of 5 to 35 degrees. Thus, by setting the cutting angle of the grindstone for the outer peripheral grinding to 5 to 35 degrees and grinding the outer peripheral portion using this, an SOI wafer having a rising angle of 5 to 45 degrees can be easily manufactured. You can The angle of the notch of the grinding wheel is (180-α) degrees of the taper portion formed on the lower surface of the outer periphery of the wheel as illustrated in FIG. 4, that is, the above-mentioned grinding angle is α. And the resulting angle is reflected in the rising angle of the SOI layer. Further, the moving direction of the grindstone with respect to the bonded wafer may be horizontally moved from the outer peripheral direction of the first silicon wafer toward the center direction, or may be closer from the main surface direction of the first silicon wafer (from above), It may be moved vertically.

【0014】[0014]

【発明の実施形態】以下、本発明の実施の形態を貼り合
わせSOIウェーハの場合につき、図1、図3を参照し
て説明する。先ず、今日周知の手法で単結晶シリコンウ
ェーハよりなり表面に酸化膜3を形成した第1のシリコ
ンウェーハ(ボンドウェーハ)1と第2のシリコンウェ
ーハ(ベースウェーハ)2とを酸化膜3を介して密着さ
せ、しかる後、酸化性雰囲気下で熱処理を加えて両ウェ
ーハ1と2を強固に結合させ、図1(a)に示す貼り合
わせウェーハAを形成する。熱処理条件としては、例え
ば、酸素または水蒸気を含む雰囲気下、200℃〜12
00℃の温度で行えばよい。この時、第1のシリコンウ
ェーハ1と第2のシリコンウェーハ2が強固に結合され
ると共に、第2のシリコンウェーハ2の外表面全体には
後工程でエッチング被膜となる酸化膜4が形成され、第
1のシリコンウェーハ1の外表面の酸化膜は成長して酸
化膜3’となる。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIGS. 1 and 3 in the case of a bonded SOI wafer. First, a first silicon wafer (bond wafer) 1 and a second silicon wafer (base wafer) 2 each made of a single crystal silicon wafer and having an oxide film 3 formed on the surface thereof by a method known today are placed with an oxide film 3 in between. The wafers 1 and 2 are brought into close contact with each other and then heat-treated in an oxidizing atmosphere to firmly bond the two wafers 1 and 2 to each other to form a bonded wafer A shown in FIG. The heat treatment conditions are, for example, 200 ° C. to 12 ° C. under an atmosphere containing oxygen or water vapor.
It may be carried out at a temperature of 00 ° C. At this time, the first silicon wafer 1 and the second silicon wafer 2 are firmly bonded, and an oxide film 4 to be an etching film in a later step is formed on the entire outer surface of the second silicon wafer 2, The oxide film on the outer surface of the first silicon wafer 1 grows to become the oxide film 3 '.

【0015】こうして結合された貼り合わせウェーハA
の外周部には、第1のウェーハ1と第2のウェーハ2の
未結合部が存在している。このような未結合部は、デバ
イスを作製するSOI層として用いることができないう
えに、後工程で剥がれ落ちて種々の問題を引き起こすた
め除去する必要がある。
Bonded wafer A thus bonded
An unbonded portion of the first wafer 1 and the second wafer 2 exists on the outer peripheral portion of the. Such an unbonded portion cannot be used as an SOI layer for manufacturing a device and is peeled off in a later step to cause various problems, and thus needs to be removed.

【0016】未結合部を除去するには、図1(b)に示
すように、先ず未結合部が存在する第1のシリコンウェ
ーハ1の外周部を所定厚さtまで研削して除去する。研
削の手法によれば、高速で除去することができるし、加
工精度もよいからである。この場合、所定厚さtとして
はできるだけ薄くした方が、後工程であるエッチング工
程での取り代を減少させることができるので好ましい。
この第1のシリコンウェーハ1の外周部を所定厚さtま
で研削して除去するのに、砥石を第1のシリコンウェー
ハ1の外周方向から中心方向に向けて相対的に移動させ
て研削する。
To remove the unbonded portion, as shown in FIG. 1B, first, the outer peripheral portion of the first silicon wafer 1 where the unbonded portion exists is ground and removed to a predetermined thickness t. This is because the grinding method enables high-speed removal and good processing accuracy. In this case, it is preferable that the predetermined thickness t is as thin as possible, because the stock removal in the etching process which is a post process can be reduced.
In order to grind and remove the outer peripheral portion of the first silicon wafer 1 to a predetermined thickness t, a grindstone is relatively moved from the outer peripheral direction of the first silicon wafer 1 toward the center to grind.

【0017】上記第1のシリコンウェーハ1の外周部の
研削は、図4に示すように、回転可能な吸着ステージ5
上に貼り合わせウェーハAを吸着固定し、他方、外周部
を研削する砥石6を前記貼り合わせウェーハAの外周よ
り径方向外側の位置に距離及び高さを所定位置に保って
に配置し、不図示の回転機構によって吸着ステージ5と
砥石6を相互に逆方向に回転させ、且つ砥石6を不図示
の移動機構により水平移動させることによって、第1の
シリコンウェーハ1の外周部をウェーハ中心部に向けて
研削して行く。逆に、砥石6の位置を固定し、吸着ステ
ージ5を移動機構により水平移動させて、貼り合わせウ
ェーハAにおける第1のシリコンウェーハ1の外周部を
砥石6に押し当ててもよい。そして、第1のシリコンウ
ェーハ1の外周研削後の所定厚さtは、砥石6と第1の
シリコンウェーハ1の高さ方向の位置関係を調整するこ
とによって制御することができる。この所定厚さtとし
ては、10〜90μmが好適である。
As shown in FIG. 4, the outer peripheral portion of the first silicon wafer 1 is ground by the rotatable suction stage 5 as shown in FIG.
The bonded wafer A is adsorbed and fixed on the upper side, while the grindstone 6 for grinding the outer peripheral portion is arranged at a position radially outside the outer periphery of the bonded wafer A while keeping the distance and the height at predetermined positions. By rotating the suction stage 5 and the grindstone 6 in mutually opposite directions by the rotating mechanism shown in the figure and horizontally moving the grindstone 6 by a moving mechanism (not shown), the outer peripheral portion of the first silicon wafer 1 is moved to the wafer center part. Grind toward. Conversely, the position of the grindstone 6 may be fixed, the suction stage 5 may be horizontally moved by the moving mechanism, and the outer peripheral portion of the first silicon wafer 1 in the bonded wafer A may be pressed against the grindstone 6. Then, the predetermined thickness t of the first silicon wafer 1 after the outer periphery is ground can be controlled by adjusting the positional relationship between the grindstone 6 and the first silicon wafer 1 in the height direction. The predetermined thickness t is preferably 10 to 90 μm.

【0018】第1のシリコンウェーハ1の外周部を研削
する砥石6は、その外形が円柱状であれば研削される外
周面は鉛直面となり、下側の角部を斜めに切り欠いたテ
ーパ面の外形とした場合は、研削される外周面は第1の
シリコンウェーハ1の上面から第2のシリコンウェーハ
2との結合面に向けて末広がり状の傾斜面、即ち図1
(b)に示す角度αが90度未満の傾斜立ち上がり面と
なる。しかしながら、この研削角度αを45度程度若し
くはそれ以上の角度とした場合は、前記したようにSO
I層の立ち上がり角度θも確実に45度以上になり、S
OI層表面の最外周の角部が比較的尖った形状になるの
で、その部分にレジストが充分塗布されず、その結果、
角部にはデバイス作製工程中でパーティクル等の汚染物
の発生源となる不必要な溝が形成されるという問題を有
する。
The grindstone 6 for grinding the outer peripheral portion of the first silicon wafer 1 has a vertical surface on the outer peripheral surface to be ground if the outer shape is a columnar shape, and a taper surface in which a lower corner is obliquely cut out. In the case of the outer shape of FIG. 1, the outer peripheral surface to be ground is an inclined surface that spreads from the upper surface of the first silicon wafer 1 toward the bonding surface with the second silicon wafer 2, that is, FIG.
An inclined rising surface with an angle α shown in (b) is less than 90 degrees. However, when the grinding angle α is about 45 degrees or more, as described above, the SO
The rising angle θ of the I layer is certainly 45 degrees or more, and S
The outermost corner of the OI layer surface has a relatively sharp shape, so the resist is not sufficiently applied to that portion, and as a result,
There is a problem in that an unnecessary groove, which is a source of generation of contaminants such as particles, is formed in the corner portion in the device manufacturing process.

【0019】本発明はSOI層表面の最外周の角部にも
レジストを塗布可能な範囲内で充分に塗布できるように
するために、SOI層の立ち上がり角度θを5〜45度
とした。そして、上記SOI層の立ち上がり角度θを5
〜45度とするために砥石6の切り欠き部の角度を5〜
35度、好ましくは10〜30度に設定し、研削後の第
1シリコンウェーハ1の残し厚、即ち厚さtは10〜9
0μm、好ましくは10〜30μmとする。上記砥石6
の進行方向を第1シリコンウェーハ1の外周方向から中
心方向に向けて研削した場合、加工歪みのようなダメー
ジは砥石の進行方向であるウェーハの中心方向に入り、
厚さ方向のダメージは少なく、従って、第1シリコンウ
ェーハ1の外周を、上記したように10〜90μmの厚
さまで薄く研削しても、埋め込み酸化膜3或いは第2シ
リコンウェーハ2にダメージが入らない。尚、第1シリ
コンウェーハ1の中心方向に入るダメージは大きくなる
が、このダメージは次工程のエッチングで除去されるの
で問題ない。但し、ウェーハの外周方向から研削して
も、ウェーハの厚さ方向に約10μm程度のダメージが
入るので、10μm未満まで研削すると埋め込み酸化膜
3、第2シリコンウェーハ2にダメージを与える可能性
があるため、好ましくない。
In the present invention, the rising angle θ of the SOI layer is set to 5 to 45 degrees so that the resist can be sufficiently applied to the outermost corners of the surface of the SOI layer within the range in which the resist can be applied. Then, the rising angle θ of the SOI layer is set to 5
The angle of the notch of the grindstone 6 is set to 5 to 45 degrees.
It is set to 35 degrees, preferably 10 to 30 degrees, and the remaining thickness of the first silicon wafer 1 after grinding, that is, the thickness t is 10 to 9
The thickness is 0 μm, preferably 10 to 30 μm. The above whetstone 6
When grinding is performed from the outer peripheral direction of the first silicon wafer 1 toward the central direction, damage such as processing strain enters the central direction of the wafer, which is the traveling direction of the grindstone,
Since the damage in the thickness direction is small, therefore, even if the outer periphery of the first silicon wafer 1 is thinly ground to a thickness of 10 to 90 μm as described above, the buried oxide film 3 or the second silicon wafer 2 is not damaged. . Although the damage that enters the center of the first silicon wafer 1 increases, this damage is removed because it is removed by etching in the next step. However, even if grinding is performed from the outer peripheral direction of the wafer, damage of about 10 μm occurs in the thickness direction of the wafer, so grinding to less than 10 μm may damage the buried oxide film 3 and the second silicon wafer 2. Therefore, it is not preferable.

【0020】次に、図1(c)に示すように、エッチン
グにより第1シリコンウェーハ1外周部の未結合部を完
全に除去する。これはシリコン酸化膜に比べてシリコン
単結晶のエッチング速度が格段に速いエッチング液に貼
り合わせウェーハAを浸漬することによって簡単に行う
ことが出来る。即ち、貼り合わせウェーハAにおける第
1シリコンウェーハ1の外周部は、前工程の研削によっ
てシリコンが露出しているために、エッチング液によっ
てエッチングされるが、貼り合わせウェーハAの他の部
分は酸化膜3’,4で覆われているため、エッチングさ
れない。上記エッチング液としては、例えばNaOH水
溶液、KOH水溶液などのアルカリ水溶液や混酸(フッ
酸、硝酸、酢酸の混合液など)が挙げられる。アルカリ
水溶液を用いた場合、シリコンのエッチングは異方性エ
ッチングになるので、エッチング後の立ち上がり角度θ
は研削角度αよりも大きくなる傾向がある。従って、目
標とする立ち上がり角度θより小さめの研削角度αを選
択することが好ましい。一方、混酸を用いた場合は、等
方性エッチングになるので立ち上がり角度θと研削角度
αは近い値となるが、酸化膜のエッチング速度が比較的
速く、貼り合わせウェーハAの表面に露出している酸化
膜は、アルカリエッチングの場合に比べて薄くなるの
で、これらは必要に応じて使い分ければよい。
Next, as shown in FIG. 1C, the unbonded portion on the outer peripheral portion of the first silicon wafer 1 is completely removed by etching. This can be easily performed by immersing the bonded wafer A in an etching solution in which the etching rate of the silicon single crystal is much faster than that of the silicon oxide film. That is, the outer peripheral portion of the first silicon wafer 1 in the bonded wafer A is etched by the etching solution because the silicon is exposed by the grinding in the previous step, but the other part of the bonded wafer A is an oxide film. Since it is covered with 3'and 4, it is not etched. Examples of the etching solution include alkaline aqueous solutions such as NaOH aqueous solution and KOH aqueous solution, and mixed acids (mixed solution of hydrofluoric acid, nitric acid, acetic acid, etc.). When an alkaline aqueous solution is used, the etching of silicon is anisotropic, so the rising angle θ after etching
Tends to be larger than the grinding angle α. Therefore, it is preferable to select the grinding angle α smaller than the target rising angle θ. On the other hand, when mixed acid is used, since the rising angle θ and the grinding angle α are close to each other because the etching is isotropic, the etching rate of the oxide film is relatively high and the exposed surface of the bonded wafer A is exposed. Since the existing oxide film becomes thinner than in the case of alkali etching, these may be used properly as necessary.

【0021】次に、図1(d)に示すように、第1シリ
コンウェーハ1の表面を通常の方法に従い平面研削及び
研磨して所望厚さまで薄膜化することで、SOI層7を
有する貼り合わせウェーハが作製される。前記SOI層
の膜厚としては、5〜50μmの範囲とする。
Next, as shown in FIG. 1 (d), the surface of the first silicon wafer 1 is surface-ground and polished according to a usual method to be thinned to a desired thickness, so that the bonding with the SOI layer 7 is performed. A wafer is produced. The film thickness of the SOI layer is in the range of 5 to 50 μm.

【0022】以上の如く、貼り合わせウェーハAにおけ
る第1シリコンウェーハ1の外周部の立ち上がり角度θ
を5〜45度とし、SOI層の膜厚を5〜50μmとし
た貼り合わせウェーハのSOI層の表面に、図1(e)
に示すパターニング用酸化膜8の形成した後、図3
(A)のレジスト9の塗布、同図(B)のフォトリソグ
ラフィーによるレジスト表面への開口部10の形成、同
図(C)のフッ酸を含む水溶液で開口部の酸化膜を除去
(エッチング)、同図(D)の硫酸+過酸化水素水、又
はドライエッチングによるレジスト除去、同図(E)の
ドライエッチングによりトレンチ11の形成を行って
も、図2(k)に示すような角部に不必要な溝が形成さ
れることはない。
As described above, the rising angle θ of the outer peripheral portion of the first silicon wafer 1 in the bonded wafer A is
On the surface of the SOI layer of the bonded wafer having a thickness of 5 to 45 degrees and a thickness of the SOI layer of 5 to 50 μm.
After forming the patterning oxide film 8 shown in FIG.
Application of the resist 9 of (A), formation of the opening 10 on the resist surface by photolithography of the same figure (B), removal of the oxide film of the opening with an aqueous solution containing hydrofluoric acid of the same figure (etching) (etching) Even if the resist 11 is removed by the sulfuric acid + hydrogen peroxide solution in FIG. 2D or the dry etching, and the trench 11 is formed by dry etching in FIG. 2E, the corner portion as shown in FIG. No unnecessary grooves are formed in the groove.

【0023】次に本発明の実施例及び比較例について説
明する。尚、実施例及び比較例で使用したシリコンウェ
ーハは全て、直径150mm、面方位(100)、厚さ
625μmである。 (実施例)図1及び図2の工程に従い、貼り合わせウェ
ーハの第1シリコンウェーハの外周部を、切り欠き部角
度αが10度、20度、35度の3種の砥石で、外周部
の研削後、表1に示すエッチング条件、薄膜化加工後、
図3(A)〜(E)の方法でトレンチを形成し、形成後
のSOI外周端を観察した結果を示す。 (比較例)実施例で用いたと同じ貼り合わせウェーハの
第1シリコンウェーハの外周部を、切り欠き部角度αが
45度の砥石で外周部の研削後、表1に示すエッチング
条件、薄膜化加工後、図3(A)〜(E)の方法でトレ
ンチを形成し、形成後のSOI外周端を観察した結果を
示す。
Next, examples and comparative examples of the present invention will be described. The silicon wafers used in Examples and Comparative Examples all have a diameter of 150 mm, a plane orientation (100) and a thickness of 625 μm. (Embodiment) According to the steps of FIGS. 1 and 2, the outer peripheral portion of the first silicon wafer of the bonded wafer is cut with three kinds of grindstones having the notch angle α of 10 degrees, 20 degrees and 35 degrees. After grinding, after the etching conditions shown in Table 1 and thinning processing,
The results of observing the SOI outer peripheral edge after forming the trench by the method of FIGS. (Comparative Example) After grinding the outer peripheral portion of the first silicon wafer of the same bonded wafer as that used in the embodiment with a grindstone having a notch angle α of 45 degrees, the etching conditions shown in Table 1 and thinning processing are performed. After that, a result of observing the SOI outer peripheral edge after forming a trench by the method of FIGS. 3A to 3E is shown.

【0024】実施例と比較例との比較結果は、表1のト
レンチ形成後の外周端の観察結果に示されているように
研削砥石の切り欠き部角度αが5〜35度のものでウェ
ーハの外周面を研削した貼り合わせウェーハには、トレ
ンチ形成後においても外周端に溝は形成されなかった。
しかしながら、切り欠き部角度αが45度の砥石で外周
面を研削して形成した貼り合わせウェーハの場合は、ト
レンチ形成によって外周端に溝が形成された。
As a result of comparison between the embodiment and the comparative example, as shown in the observation result of the outer peripheral edge after the trench formation in Table 1, the wafer having a notch angle α of the grinding wheel of 5 to 35 degrees No groove was formed at the outer peripheral edge of the bonded wafer whose outer peripheral surface was ground even after the trench was formed.
However, in the case of a bonded wafer formed by grinding the outer peripheral surface with a grindstone having a notch angle α of 45 degrees, a groove was formed at the outer peripheral end by forming a trench.

【0025】[0025]

【表1】 [Table 1]

【0026】[0026]

【発明の効果】以上説明したように、本発明請求項1記
載のSOIウェーハはSOI層の立ち上がり角度を5〜
45度としたことで、SOI層の外周端においてもレジ
ストを十分な厚さに塗布でき、それによりデバイス作製
工程中でパーティクル等の汚染物の発生源となる溝の発
生を防止することが出来る。また、請求項2記載の製造
方法によれば、SOI層の立ち上がり角度が5〜45度
であるSOIウェーハを簡単に製造することが出来る。
As described above, in the SOI wafer according to the first aspect of the present invention, the rising angle of the SOI layer is 5 to 5.
By setting the angle to 45 degrees, the resist can be applied to a sufficient thickness even at the outer peripheral edge of the SOI layer, and thus it is possible to prevent the formation of a groove which is a source of generation of contaminants such as particles during a device manufacturing process. . Further, according to the manufacturing method of the second aspect, it is possible to easily manufacture the SOI wafer in which the rising angle of the SOI layer is 5 to 45 degrees.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)〜(f)は、ボンドウェーハとベース
ウェーハの外周部の未結合部除去方法を用いてSOIウ
ェーハを作製し、SOI層にトレンチエッチングを施す
工程におけるレジスト塗布工程までを示す説明図であ
る。
FIGS. 1A to 1F show steps up to a resist coating step in a step of producing an SOI wafer using a method for removing unbonded portions on the outer peripheral portions of a bond wafer and a base wafer and performing trench etching on the SOI layer. It is an explanatory view shown.

【図2】 (g)〜(k)は、図1(f)の点線部分を
拡大した図において開口部形成からトレンチ形成までの
工程を示す説明図である。
2 (g) to 2 (k) are explanatory views showing the steps from opening formation to trench formation in the enlarged view of the dotted line portion of FIG. 1 (f).

【図3】 (A)〜(E)は、本発明によるSOIウェ
ーハにトレンチ形成を施した場合の説明図である。
3 (A) to 3 (E) are explanatory views when an SOI wafer according to the present invention is subjected to trench formation.

【図4】 本発明の製造方法を示す説明図である。FIG. 4 is an explanatory view showing the manufacturing method of the present invention.

【符号の説明】[Explanation of symbols]

1…第1シリコンウェーハ 2…第2シリコ
ンウェーハ 3…埋め込み酸化膜 4…シリコン酸
化膜 6…砥石 A…貼り合わせ
ウェーハ α…研削角度(切り欠き部角度) θ…立ち上がり
角度
DESCRIPTION OF SYMBOLS 1 ... 1st silicon wafer 2 ... 2nd silicon wafer 3 ... Embedded oxide film 4 ... Silicon oxide film 6 ... Grinding stone A ... Bonded wafer α ... Grinding angle (notch part angle) θ ... Rising angle

フロントページの続き (72)発明者 立川 勝一 長野県更埴市大字屋代1393番地 長野電 子工業株式会社内 (56)参考文献 特開 平3−280538(JP,A) 特開 平11−16861(JP,A) 特開 平10−242091(JP,A) 特開 平5−226305(JP,A) 特開 平8−330553(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/304 H01L 27/12 Continuation of front page (72) Inventor Shoichi Tachikawa 1393 Yashiro, Yashiro, Sarahisa City, Nagano Nagano Electronic Industry Co., Ltd. (56) References JP-A-3-280538 (JP, A) JP-A-11-16861 (JP , A) JP-A-10-242091 (JP, A) JP-A-5-226305 (JP, A) JP-A-8-330553 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB) Name) H01L 21/304 H01L 27/12

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 SOI層の外周端がベースウェーハの外
周端より内側にあり、且つSOI層の厚さが5μm以上
のSOIウェーハであって、前記SOI層の立ち上がり
角度が5〜45度であることを特徴とするSOIウェー
ハ。
1. An SOI wafer in which the outer peripheral edge of the SOI layer is inside the outer peripheral edge of the base wafer and the thickness of the SOI layer is 5 μm or more, and the rising angle of the SOI layer is 5 to 45 degrees. An SOI wafer characterized in that
【請求項2】 第1のシリコンウェーハと第2のシリコ
ンウェーハとをシリコン酸化膜層を介して密着させ、熱
処理を加えて強固に結合させた後、第1のシリコンウェ
ーハ外周部の第2シリコンウェーハとの未結合部分を含
む領域を第1のシリコンウェーハが所定厚さになるまで
研削し、その所定厚さの残存部をエッチングにより除去
した後、前記第1のシリコンウェーハを減厚加工して膜
厚が5μm以上のSOI層を作製するSOIウェーハの
製造方法において、前記第1のシリコンウェーハ外周部
の研削は、前記SOI層の立ち上がり角度を5〜45度
とするために、切り欠き部の角度が5〜35度である研
削砥石を用いて行なうことを特徴とするSOIウェーハ
の製造方法。
2. A first silicon wafer and a second silicon wafer are brought into close contact with each other via a silicon oxide film layer, heat-treated to firmly bond them, and then the second silicon on the outer peripheral portion of the first silicon wafer. The region including the unbonded portion with the wafer is ground until the first silicon wafer has a predetermined thickness, the remaining portion having the predetermined thickness is removed by etching, and then the first silicon wafer is subjected to a thickness reduction process. In the method for manufacturing an SOI wafer in which an SOI layer having a film thickness of 5 μm or more is manufactured, the rising angle of the SOI layer is 5 to 45 degrees in the grinding of the outer peripheral portion of the first silicon wafer.
In order to achieve the above, a method for manufacturing an SOI wafer is performed using a grinding wheel having a notch angle of 5 to 35 degrees.
JP01856899A 1999-01-27 1999-01-27 SOI wafer and method for manufacturing the same Expired - Lifetime JP3524009B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP01856899A JP3524009B2 (en) 1999-01-27 1999-01-27 SOI wafer and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01856899A JP3524009B2 (en) 1999-01-27 1999-01-27 SOI wafer and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2000223452A JP2000223452A (en) 2000-08-11
JP3524009B2 true JP3524009B2 (en) 2004-04-26

Family

ID=11975242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01856899A Expired - Lifetime JP3524009B2 (en) 1999-01-27 1999-01-27 SOI wafer and method for manufacturing the same

Country Status (1)

Country Link
JP (1) JP3524009B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4918229B2 (en) 2005-05-31 2012-04-18 信越半導体株式会社 Manufacturing method of bonded wafer
JP5564785B2 (en) * 2008-12-08 2014-08-06 株式会社Sumco Manufacturing method of bonded substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636413B2 (en) * 1990-03-29 1994-05-11 信越半導体株式会社 Manufacturing method of semiconductor element forming substrate
JPH05226305A (en) * 1992-02-10 1993-09-03 Hitachi Ltd Manufacture of laminated wafer
JPH08330553A (en) * 1995-05-29 1996-12-13 Hitachi Ltd Soi wafer and manufacture of semiconductor integrated circuit device using the same
JP3352902B2 (en) * 1997-02-21 2002-12-03 信越半導体株式会社 Manufacturing method of bonded substrate
JPH1116861A (en) * 1997-06-20 1999-01-22 Toshiba Corp Production of semiconductor device

Also Published As

Publication number Publication date
JP2000223452A (en) 2000-08-11

Similar Documents

Publication Publication Date Title
JP3352896B2 (en) Manufacturing method of bonded substrate
US7245002B2 (en) Semiconductor substrate having a stepped profile
KR101151458B1 (en) Method for manufacturing bonded wafer and bonded wafer
CN100533660C (en) Bonded wafer manufacturing method and apparatus for grinding outer circumference of bonded wafer
US5918139A (en) Method of manufacturing a bonding substrate
KR20000005859A (en) Method for manufactuting soi wafer and soi wafer
KR20020019045A (en) Production method for silicon wafer and soi wafer, and soi wafer
JP4277469B2 (en) Method for producing bonded wafer and bonded wafer
US6090688A (en) Method for fabricating an SOI substrate
JPH0917984A (en) Bonded soi substrate manufacturing method
JP2662495B2 (en) Method for manufacturing bonded semiconductor substrate
JP3239884B2 (en) Semiconductor substrate manufacturing method
JP3632531B2 (en) Manufacturing method of semiconductor substrate
JPH08107092A (en) Manufacture of soi substrate
JPH08107091A (en) Manufacture of soi substrate
JP3524009B2 (en) SOI wafer and method for manufacturing the same
KR20040060990A (en) Method for producing cemented wafer
JPH09260620A (en) Manufacture of coupled wafer and coupled wafer manufactured by this method
JPH05109678A (en) Manufacture of soi substrate
JPH11330437A (en) Soi substrate and manufacture thereof
JP2003151939A (en) Method of manufacturing soi substrate
JP3945130B2 (en) Manufacturing method of bonded dielectric isolation wafer
JP3160966B2 (en) Method for manufacturing SOI substrate
JPH04226031A (en) Manufacture of semiconductor wafer and semiconductor device
JP4440810B2 (en) Manufacturing method of bonded wafer

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040210

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term