JP3517648B2 - Image processing apparatus and method - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は画像処理装置および
その方法に関し、例えば、画像に所定の情報を埋め込む
画像処理装置および方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image processing apparatus and method thereof, for example, an image processing apparatus and method for embedding predetermined information in an image.

【０００２】[0002]

【従来の技術】近年、カラー複写機やカラープリンタの
性能向上を伴って、それら装置を利用した、複写を禁止
された原稿（以下「特定原稿」という）の偽造の危惧が
生じている。2. Description of the Related Art In recent years, as the performance of color copiers and color printers has improved, there has been a risk of forgery of copy-prohibited originals (hereinafter referred to as "specific originals") using these devices.

【０００３】こうした不正複写を防止するため、カラー
複写機やカラープリンタなどに特定原稿の画像パターン
を登録し、画像認識によって特定原稿を識別すること
で、不正複写を防止する処置が試みられている。In order to prevent such illegal copying, attempts have been made to prevent illegal copying by registering an image pattern of a specific original in a color copying machine or color printer and identifying the specific original by image recognition. .

【０００４】また、従来は、不正複写物から、不正複写
に使用された装置を特定したり、不正複写を行った人物
を特定したりすることは困難である。Further, conventionally, it is difficult to identify the device used for the illegal copy or the person who has made the illegal copy from the illegal copy.

【０００５】そこで、複写機あるいは複写人物を特定す
るための情報を、複写画像に付加する技術が検討されて
いる。例えば、複写機の出力色成分（例えばYMCK）の中
で、人間の目が最も識別し難い色（例えばY）成分の画
像信号に、一定値を加える変調を施して、複写機の製造
番号などを表すパターンを付加する技術である。Therefore, a technique of adding information for identifying a copying machine or a copying person to a copied image is being studied. For example, among the output color components of a copier (for example, YMCK), the image signal of the color (for example, Y) component that is most difficult for human eyes to identify is modulated by adding a constant value, and the serial number of the copier is used. Is a technique for adding a pattern that represents.

【０００６】[0006]

【発明が解決しようとする課題】しかし、登録できる画
像パターンには限りがあり、すべての特定原稿の画像パ
ターンを登録することは、実際上不可能である。However, the image patterns that can be registered are limited, and it is practically impossible to register the image patterns of all specific originals.

【０００７】他方、複写機あるいは複写人物を特定でき
る情報などを、出力画像に付加する場合は、人間の目で
最も識別し難い色で情報を付加するにせよ、出力画像の
色味変化は最小限に抑える必要があるが、情報を付加し
た出力画像と原稿とを見比べると、全体の色味が微妙に
異なる問題がある。On the other hand, when the information for identifying the copying machine or the copying person is added to the output image, the tint change of the output image is minimized even if the information is added in the color which is the most difficult for human eyes to identify. However, there is a problem that the overall tint is slightly different when comparing the output image with information added and the original.

【０００８】さらに、原稿画像の内容に関わらず、画像
信号に対して常に一定の変調量で変調を施すので、例え
ばデザイン関係で用いる画像など再現性が重要な画像に
も、一般画像と同等の画質劣化を生じさせている。Further, since the image signal is always modulated with a constant modulation amount regardless of the content of the original image, even an image of which reproducibility is important, such as an image used for design, is equivalent to a general image. Image quality is degraded.

【０００９】本発明は、上述の問題を解決するためのも
ので、画質劣化を抑えて、画像に所定の情報を埋め込む
ことを目的とする。The present invention is intended to solve the above-mentioned problems, and an object of the present invention is to suppress degradation of image quality and embed predetermined information in an image.

【００１０】[0010]

【課題を解決するための手段】本発明は、前記の目的を
達成する一手段として、以下の構成を備える。The present invention has the following structure as one means for achieving the above object.

【００１１】本発明にかかる画像処理方法は、予め決め
られた位置関係にあり、面積が等しい第一および第二の
領域を含む単位変調領域を用いて画像データに所定の情
報を埋め込む画像処理方法であって、前記第一の領域に
加算の変調を、前記第二の領域に、前記第一の領域と等
量の減算の変調を行い、前記画像データと、複製が禁止
された画像を表す特定画像データとの一致を画素単位に
判定し、その判定結果の積分値と、予め設定された複数
の閾値とを比較して、前記画像データに、前記特定画像
データが含まれる可能性の度合いを判定し、前記可能性
の度合いが低い場合は前記第一および第二の領域におけ
る変調量を人間の目にほとんど識別できない程度に弱く
し、前記可能性の度合いが高くなるほど前記変調量を人
間の目に識別し易くなるように強くすることを特徴とす
る。The image processing method according to the present invention is an image processing method in which predetermined information is embedded in image data using a unit modulation area including a first area and a second area having a predetermined positional relationship and having the same area. In addition, the addition modulation is performed on the first area and the subtraction modulation is performed on the second area by an amount equal to that of the first area to represent the image data and an image whose copying is prohibited. Matching with the specific image data is determined on a pixel-by-pixel basis, the integrated value of the determination result is compared with a plurality of preset threshold values, and the degree of possibility that the specific image data is included in the image data. If the degree of the possibility is low, the modulation amount in the first and second regions is weakened to the extent that human eyes cannot discriminate it, and the higher the possibility, the more the modulation amount becomes. Easy to identify Characterized in that it strongly so as to be.

【００１２】本発明にかかる画像処理装置は、予め決め
られた位置関係にあり、面積が等しい第一および第二の
領域を含む単位変調領域を用いて画像データに所定の情
報を埋め込む画像処理装置であって、前記第一の領域に
加算の変調を、前記第二の領域に、前記第一の領域と等
量の減算の変調を行う変調手段と、前記画像データと、
複製が禁止された画像を表す特定画像データとの一致を
画素単位に判定し、その判定結果の積分値と、予め設定
された複数の閾値とを比較して、前記画像データに、前
記特定画像データが含まれる可能性の度合いを判定する
判定手段と、前記可能性の度合いが低い場合は前記第一
および第二の領域における変調量を人間の目にほとんど
識別できない程度に弱くし、前記可能性の度合い高くな
るほど前記変調量を人間の目に識別し易くなるように強
くする制御手段とを有することを特徴とする。An image processing apparatus according to the present invention is an image processing apparatus that embeds predetermined information in image data by using a unit modulation area including a first area and a second area having a predetermined positional relationship and having the same area. In the first area, the addition modulation, the second area, a modulation means for performing the same amount of subtraction modulation as the first area, and the image data,
Matching with specific image data representing an image of which copying is prohibited is determined on a pixel-by-pixel basis, and the integrated value of the determination result is compared with a plurality of preset threshold values, and the specific image is added to the image data. Determination means for determining the degree of possibility that data is included, and if the degree of the possibility is low, the modulation amount in the first and second regions is weakened to the extent that human eyes can hardly discriminate the It is characterized by further comprising a control means for strengthening the modulation amount so as to be easily discriminated by human eyes as the degree of sex increases.

【００１３】[0013]

【発明の実施の形態】以下、本発明にかかる一実施形態
の画像処理装置を図面を参照して詳細に説明する。DETAILED DESCRIPTION OF THE INVENTION An image processing apparatus according to an embodiment of the present invention will be described in detail below with reference to the drawings.

【００１４】以下の実施形態では、本発明の適用例とし
て複写機が示されているが、本発明はこれに限定される
ものではなく、本発明の趣旨を逸脱しない範囲でプリン
タやプリンタインタフェイスなどの他の装置への適用も
可能である。また特定原稿は、紙幣，有価証券など法律
で複写が禁止されたもののほか、機密文書などの特定の
用途に至るまでのすべてを含むものとする。In the following embodiments, a copying machine is shown as an application example of the present invention, but the present invention is not limited to this, and a printer or a printer interface is provided without departing from the spirit of the present invention. It is also possible to apply to other devices such as. Specified manuscripts include not only those that are prohibited from copying by law such as banknotes and securities, but also everything including specific documents such as confidential documents.

【００１５】[0015]

【第1実施形態】［装置概観］図1は第1実施形態の画像
処理装置の概観図である。First Embodiment [Apparatus Overview] FIG. 1 is an overview of an image processing apparatus according to a first embodiment.

【００１６】図1において、2201はイメージスキャナ
で、例えば400dpi（ドット/インチ）の解像度で原稿画
像を読み取り、ディジタル信号処理を行う部分である。
2202はプリンタで、イメージスキャナ2201によって読み
取られた原稿画像に対応する画像を、用紙にフルカラー
で、印刷出力する部分である。In FIG. 1, 2201 is an image scanner, which is a portion for reading an original image at a resolution of 400 dpi (dots / inch) and performing digital signal processing.
Reference numeral 2202 denotes a printer that prints out an image corresponding to the original image read by the image scanner 2201 in full color on a sheet.

【００１７】イメージスキャナ2201において、鏡面圧板
2200と原稿台ガラス2203との間に載置された原稿2204は
ランプ2205で照射され、原稿2204の反射光はミラー2206
〜2208に導かれ、レンズ2209によって、3ラインセンサ2
210上に像を結ぶ。3ラインセンサ2210は、入力光をフル
カラー情報のレッド(R)、グリーン(G)およびブルー(B)
の各成分に分解し、各成分の光強度を表す信号を信号処
理部2211に送る。なお、ランプ2205およびミラー2206は
速度Vで、ミラー2207および2208は速度V/2で、3ライン
センサ2210の電気的走査（主走査）方向に対して垂直方
向に機械的に動くことにより、原稿全面が走査（副走
査）され、読み取られた原稿画像が信号処理部2211に送
られる。In the image scanner 2201, a mirror pressure plate
A document 2204 placed between the 2200 and the platen glass 2203 is illuminated by a lamp 2205, and reflected light from the document 2204 is reflected by a mirror 2206.
~ 2208, 3 line sensor 2 by lens 2209
Form an image on 210. The 3-line sensor 2210 provides full color information of red (R), green (G) and blue (B) input light.
The signal is decomposed into the respective components and the signal representing the light intensity of each component is sent to the signal processing unit 2211. It should be noted that the lamp 2205 and the mirror 2206 are at the speed V, the mirrors 2207 and 2208 are at the speed V / 2, and the original is moved by mechanically moving in the direction perpendicular to the electric scanning (main scanning) direction of the 3-line sensor 2210. The entire surface is scanned (sub-scanning), and the read original image is sent to the signal processing unit 2211.

【００１８】信号処理部2211において、読み取られた画
像信号は、一旦、画像メモリに蓄積された後に電気的に
処理され、マゼンタ(M)、シアン(C)、イエロー(Y)およ
びブラック(K)の各成分に分解され、プリンタ2202に送
られる。また、イメージスキャナ2201における、一回の
原稿走査で読み込まれた画像データについて、四回の読
み出し動作が行われ、それぞれ画像処理によってMCYKの
うち一つの成分が生成され、プリンタ2202に送られ、計
四回の読み出しおよび処理によって、一回のプリントア
ウトが完成する。In the signal processing unit 2211, the read image signal is once stored in the image memory and then electrically processed to generate magenta (M), cyan (C), yellow (Y) and black (K). Is decomposed into each component and sent to the printer 2202. Further, the image scanner 2201 performs four read operations on the image data read by one document scan, and one component of MCYK is generated by each image processing and sent to the printer 2202, and the total is output. A single printout is completed by reading and processing four times.

【００１９】プリンタ2202において、イメージスキャナ
2201から入力されるMCYKの各画像信号は、レーザドライ
バ2212に送られる。レーザドライバ2212は、送られてき
た画像信号に応じて半導体レーザ2213を変調駆動する。
レーザ光は、ポリゴンミラー2214、f-θレンズ2215およ
びミラー2216を介し、感光ドラム2217上を走査する。In the printer 2202, an image scanner
Each image signal of MCYK input from 2201 is sent to the laser driver 2212. The laser driver 2212 modulates and drives the semiconductor laser 2213 according to the sent image signal.
The laser light scans the photosensitive drum 2217 via a polygon mirror 2214, an f-θ lens 2215 and a mirror 2216.

【００２０】2218は回転現像器で、マゼンタ現像部221
9、シアン現像部2220、イエロー現像部2221およびブラ
ック現像部2222より構成され、四つの現像部が交互に感
光ドラム2217に接して、感光ドラム2217上に形成された
静電潜像をトナーで現像する。Reference numeral 2218 denotes a rotary developing device, which is a magenta developing portion 221.
9, cyan developing unit 2220, yellow developing unit 2221 and black developing unit 2222, four developing units alternately contact the photosensitive drum 2217, the electrostatic latent image formed on the photosensitive drum 2217 is developed with toner. To do.

【００２１】2223は転写ドラムで、用紙カセット2224ま
たは2225より供給される用紙を巻き付け、感光ドラム22
17上に現像された画像を用紙に転写する。Reference numeral 2223 denotes a transfer drum, which winds the paper supplied from the paper cassette 2224 or 2225 and winds the photosensitive drum 22.
The image developed on 17 is transferred to paper.

【００２２】このようにして、MCYKの四色が順次転写さ
れた後、用紙は、定着ユニット2226を通過して、トナー
が用紙に定着された後に装置外へ排出される。In this way, after the four colors of MCYK are sequentially transferred, the paper passes through the fixing unit 2226, the toner is fixed on the paper, and then the paper is ejected to the outside of the apparatus.

【００２３】［イメージスキャナ］図2はイメージスキ
ャナ2201の構成例を示すブロック図である。[Image Scanner] FIG. 2 is a block diagram showing a configuration example of the image scanner 2201.

【００２４】図2において、1210-1〜3は、それぞれRGB
の分光感度特性をもつCCDセンサ（固体撮像素子）で、
図1に示す3ラインセンサ2210の中に組み込まれ、それぞ
れA/D変換された、例えば8ビットの信号を出力する。従
って、RGB各色は、それぞれの光強度に応じて0〜255の
段階に区分される。なお、本実施形態のCCD1210-1〜3
は、一定の距離を隔てて配置されているため、ディレイ
素子1401および1402を用いて、その空間的ずれが補正さ
れる。In FIG. 2, 1210-1 to 3 are RGB, respectively.
CCD sensor (solid-state image sensor) with the spectral sensitivity characteristic of
It is incorporated into the 3-line sensor 2210 shown in FIG. 1 and outputs, for example, an 8-bit signal that has been A / D converted. Therefore, each RGB color is classified into 0 to 255 levels according to the respective light intensities. The CCDs 1210-1 to 3 of this embodiment are
Are spaced apart from each other by a constant distance, the spatial deviation thereof is corrected using the delay elements 1401 and 1402.

【００２５】1403〜1405は対数変換器で、ROMまたはRAM
によるルックアップテーブルとして構成され、3ライン
センサ2210から送られてきた画像データを、輝度信号か
ら濃度信号へ変換する。1406は公知のマスキング/UCR
（下色除去）回路で、詳しい説明は省略するが、入力さ
れた三信号により、出力のためのMCYKの各信号を、各読
み取り動作の度に、面順次に、例えば8ビットなどの所
定のビット長で出力する。1403 to 1405 are logarithmic converters, which are ROM or RAM
The image data sent from the 3-line sensor 2210 is converted into a density signal from a luminance signal. 1406 is a known masking / UCR
Although detailed description is omitted in the (undercolor removal) circuit, each of the three MCYK signals for output is input in a frame-sequential manner by a predetermined input signal, such as 8 bits, for each reading operation. Output in bit length.

【００２６】1407は公知の空間フィルタ回路で、出力信
号の空間周波数の補正を行う。1408は濃度変換回路で、
プリンタ2202の濃度特性を補正するもので、対数変換器
1403〜1405と同様にROMまたはRAMによるルックアップテ
ーブルとして構成される。A known spatial filter circuit 1407 corrects the spatial frequency of the output signal. 1408 is a density conversion circuit,
A logarithmic converter that corrects the density characteristics of the printer 2202.
Like 1403 to 1405, it is configured as a lookup table by ROM or RAM.

【００２７】1410はパターン付加回路で、出力画像へパ
ターンを付加する。A pattern adding circuit 1410 adds a pattern to the output image.

【００２８】一方、1411はCPUで、本実施形態の画像処
理装置の制御を司る。1412はI/Oポートで、CPU1411に接
続されている。On the other hand, a CPU 1411 controls the image processing apparatus of this embodiment. 1412 is an I / O port, which is connected to the CPU 1411.

【００２９】ここで、マスキング/UCR回路1406およびパ
ターン付加回路1410へ、別途入力される信号CNOは、表1
に一例を示す2ビットの出力カラー選択信号で、CPU1411
からI/Oポート1412を経て発生され、四回の転写動作の
順番を制御し、マスキング/UCR回路1406およびパターン
付加回路1410の動作条件を切替える。The signal CNO separately input to the masking / UCR circuit 1406 and the pattern adding circuit 1410 is shown in Table 1.
The 2-bit output color selection signal shown in
Generated through the I / O port 1412 to control the sequence of four transfer operations, and switch the operating conditions of the masking / UCR circuit 1406 and the pattern adding circuit 1410.

【００３０】[0030]

【表１】 ［パターン付加方法］まず、本実施形態におけるパター
ンの付加方法の一例を説明する。[Table 1] [Pattern Adding Method] First, an example of a pattern adding method according to the present embodiment will be described.

【００３１】図3は本実施形態の付加パターンの一例を
説明する図である。FIG. 3 is a diagram for explaining an example of the additional pattern of this embodiment.

【００３２】図3において、領域301に含まれる4×4画素
は、その画像信号の例えば階調が＋αになるように変調
され、領域302および303に含まれるそれぞれ2×4画素
は、その画像信号の例えば階調が−αになるように変調
され、領域301〜303の外の画素は変調されない。この領
域301〜303に含まれる8×4画素を、付加パターンの単位
ドットとする。このように、付加パターンの一単位に8
×4画素を用いるのは、本実施形態のプリンタ2202が、
公知の画像領域における200ライン処理を行っているた
めで、付加パターンの単位を一画素としたのでは、付加
パターンが読み取り難い場合があるためである。In FIG. 3, the 4 × 4 pixels included in the area 301 are modulated so that, for example, the gradation of the image signal becomes + α, and the 2 × 4 pixels included in the areas 302 and 303 respectively correspond to the image. The signal is modulated so that, for example, the gradation is −α, and the pixels outside the regions 301 to 303 are not modulated. The 8 × 4 pixels included in the areas 301 to 303 are set as unit dots of the additional pattern. In this way, 8
The printer 2202 according to the present embodiment uses × 4 pixels.
This is because 200 lines are processed in a known image area, and it may be difficult to read the additional pattern if the unit of the additional pattern is one pixel.

【００３３】図4および図5は本実施形態のアドオンライ
ンの一例を示す図である。4 and 5 are diagrams showing an example of the add-on line of this embodiment.

【００３４】図4において、401はアドオンラインで例え
ば四画素の幅がある。401a〜401eはそれぞれ図3に示し
た単位ドットで、例えば8×4画素である。単位ドット40
1a〜401eは、主走査方向にd1（例えば128画素）の略一
定周期で並んでいる。In FIG. 4, 401 is an add-on line having a width of, for example, four pixels. Each of 401a to 401e is a unit dot shown in FIG. 3, and is, for example, 8 × 4 pixels. Unit dot 40
1a to 401e are arranged in the main scanning direction at a substantially constant period of d1 (for example, 128 pixels).

【００３５】さらに、図5において、501〜510はアドオ
ンラインで例えば四画素の幅があり、副走査方向にd2
（例えば16画素）の略一定周期で並んでいる。詳細は後
述するが、例えば、一本のアドオンラインは4ビットの
情報を表し、アドオンライン502〜509の八本のアドオン
ライン一組で32ビットの付加情報を表すことができる。
なお、アドオンラインは副走査方向に繰り返し形成さ
れ、例えば、図5に示すアドオンライン501および509は
同一の情報を表す。Further, in FIG. 5, 501 to 510 are add-on lines having a width of, for example, four pixels and d2 in the sub-scanning direction.
(For example, 16 pixels) are arranged in a substantially constant cycle. Although details will be described later, for example, one add-online represents 4-bit information, and a set of eight add-on lines 502 to 509 can represent 32-bit additional information.
The add-on lines are repeatedly formed in the sub-scanning direction. For example, the add-on lines 501 and 509 shown in FIG. 5 represent the same information.

【００３６】図6および図7はアドオンラインによる情報
の表現方法の一例を示している。FIGS. 6 and 7 show an example of a method of expressing information by add online.

【００３７】図6において、601および602はアドオンラ
インで、両アドオンラインは副走査方向に隣り合ってい
る。また、601a、601bおよび602aは単位ドットで、隣り
合ったアドオンラインの単位ドット同士が接近して目立
つのを防ぐため、隣り合ったアドオンラインの単位ドッ
ト同士は、主走査方向へ少なくともd3（例えば32画素）
の間隔が開くように設定する。In FIG. 6, 601 and 602 are add-on lines, and both add-on lines are adjacent to each other in the sub-scanning direction. Further, 601a, 601b and 602a are unit dots, in order to prevent adjacent ad-online unit dots from approaching and conspicuous, adjacent ad-online unit dots are at least d3 in the main scanning direction (for example, 32 pixels)
Set to open the interval.

【００３８】単位ドットによって表されるデータは、単
位ドット602aと、単位ドット601aとの位相差によって決
定される。図6は4ビット情報を表す一例を示している
が、図6においては、単位ドット602aはデータ「2」を表
している。例えば、単位ドット602aが最左端にあればデ
ータ「0」を、単位ドット602aが最右端にあればデータ
「F」を表すことになる。The data represented by the unit dot is determined by the phase difference between the unit dot 602a and the unit dot 601a. Although FIG. 6 shows an example representing 4-bit information, in FIG. 6, the unit dot 602a represents data “2”. For example, if the unit dot 602a is at the leftmost end, the data "0" is represented, and if the unit dot 602a is at the rightmost end, the data "F" is represented.

【００３９】図7において、全付加情報を表す一組のア
ドオンラインのうち、同図(a)は一番目のアドオンライ
ンLine0を、同図(b)は四番目のアドオンラインLine3を
表す。In FIG. 7, of the set of add-on lines representing all the additional information, FIG. 7 (a) shows the first add-on line Line0, and FIG. 7 (b) shows the fourth add-on line Line3.

【００４０】図7に示すように、Line0には、本来の単位
ドット701a〜701dのすべての右側に、d4（例えば16画
素）の間隔でドット702a〜702dが追加され、Line3に
は、本来の単位ドット704a〜704dのすべての右側に、d5
（例えば32画素）の間隔でドット705a〜705dが追加され
ている。この追加ドットは、各アドオンラインが、何番
目のアドオンラインかを明確にするためのマーカであ
る。なお、二本のアドオンラインにマーカを追加するの
は、出力画像からでも、副走査方向の上下を確定するこ
とができるようにするためである。As shown in FIG. 7, in Line 0, dots 702a to 702d are added to the right of all the original unit dots 701a to 701d at intervals of d4 (for example, 16 pixels), and in Line 3, the original dots 701a to 702d are added. D5 to the right of all unit dots 704a-704d
Dots 705a to 705d are added at intervals of (for example, 32 pixels). This additional dot is a marker for clarifying the order of each ad online. The reason why the markers are added to the two add-on lines is that the upper and lower sides in the sub-scanning direction can be determined even from the output image.

【００４１】また、例えば、付加するパターンは、人間
の目がYのトナーで描かれたパターンに対しては識別能
力が低いことを利用して、Yのトナーのみで付加され
る。Further, for example, the pattern to be added is added with only the Y toner by utilizing the fact that the human eye has a low discrimination ability with respect to the pattern drawn with the Y toner.

【００４２】また、付加パターンの主走査方向のドット
間隔と、副走査方向の全付加情報の繰り返し間隔とは、
対象とする特定原稿において、ドットが確実に識別でき
るような薄くて均一な領域へ、確実に全情報が付加され
るように定める必要がある。目安としては、対象とする
特定原稿において、ドットが確実に識別できるような薄
くて均一な領域の幅の二分の一以下のピッチで情報を付
加すればよい。Further, the dot interval in the main scanning direction of the additional pattern and the repeating interval of all the additional information in the sub scanning direction are
It is necessary to determine that all information is surely added to a thin and uniform area where dots can be surely identified in a specific original document. As a guideline, information may be added at a pitch of ½ or less of the width of a thin and uniform area where dots can be surely identified in a specific original document.

【００４３】［パターン付加回路］次に、本実施形態の
パターン付加回路の一例について説明する。[Pattern Adding Circuit] Next, an example of the pattern adding circuit of this embodiment will be described.

【００４４】図8、図9および図10はパターン付加回路14
10の構成例を示すブロック図である。FIGS. 8, 9 and 10 show the pattern adding circuit 14
FIG. 11 is a block diagram showing a configuration example of 10.

【００４５】同図において、副走査カウンタ819は主走
査同期信号HSYNCを、主走査カウンタ814は画素同期信号
CLKを、それぞれ7ビット幅すなわち128周期で繰り返し
カウントする。副走査カウンタ819の出力Q2とQ3に接続
されたANDゲート820は、副走査カウンタ819のビット2と
ビット3がともにHのときHを出力する。すなわち、ANDゲ
ート820の出力は、副走査方向16ラインごとに4ラインの
期間、Hとなり、これをアドオンラインのイネーブル信
号とする。In the figure, a sub-scanning counter 819 outputs a main scanning synchronization signal HSYNC, and a main scanning counter 814 indicates a pixel synchronization signal.
Each CLK is repeatedly counted with a 7-bit width, that is, 128 cycles. The AND gate 820 connected to the outputs Q2 and Q3 of the sub-scanning counter 819 outputs H when both bit 2 and bit 3 of the sub-scanning counter 819 are H. That is, the output of the AND gate 820 becomes H for a period of 4 lines for every 16 lines in the sub-scanning direction, and this is used as an add-on enable signal.

【００４６】また、ANDゲート820の出力と、副走査カウ
ンタ819の上位3ビット（Q4〜Q6）とを入力するゲート82
2によってアドオンラインのライン0のイネーブル信号LI
NE0が、ゲート821によってアドオンラインのライン3の
イネーブル信号LINE3が生成される。A gate 82 for inputting the output of the AND gate 820 and the upper 3 bits (Q4 to Q6) of the sub-scanning counter 819.
Enable signal LI on line 0 addon by 2
NE0 generates the enable signal LINE3 of line 3 which is added online by the gate 821.

【００４７】一方、主走査カウンタ814へは、詳細は後
述するが、HSYNCによって初期値がロードされ、ゲート8
15〜817は、主走査カウンタ814の上位4ビット（Q3〜Q
6）を入力する。ANDゲート815の出力は、128画素ごとに
八画素の区間、Hとなり、これをドットのイネーブル信
号とする。また、ゲート816と817は、主走査カウンタ81
4の上位4ビットの他に、それぞれ信号LINE0とLINE3を入
力して、それぞれライン0とライン3のマークのイネーブ
ル信号を生成する。これら、ドットおよびマークのイネ
ーブル信号はORゲート818によりまとめられ、さらに、O
Rゲート818の出力と、ANDゲート820の出力とがANDゲー
ト824で論理積され、アドオンライン上でだけHとなるド
ットおよびマークのイネーブル信号になる。On the other hand, as will be described in detail later, the main scanning counter 814 is loaded with an initial value by HSYNC, and the gate 8
15 to 817 are the upper 4 bits (Q3 to Q) of the main scanning counter 814.
6) Enter. The output of the AND gate 815 becomes H in a section of 8 pixels for every 128 pixels, and this is used as a dot enable signal. The gates 816 and 817 are used for the main scanning counter 81.
In addition to the upper 4 bits of 4, signals LINE0 and LINE3 are input to generate enable signals for marks of line 0 and line 3, respectively. These dot and mark enable signals are combined by an OR gate 818, and
The output of the R gate 818 and the output of the AND gate 820 are logically ANDed by the AND gate 824, and become the dot and mark enable signal which becomes H only on the add-on line.

【００４８】ANDゲート824の出力は、F/F828において画
素同期信号CLKに同期させられ、ANDゲート830において2
ビットの出力カラー選択信号CNOと論理積される。出力
カラー選択信号CNOのビット0は、インバータ829で否定
されてANDゲート830に入力され、出力カラー選択信号CN
Oのビット1は、そのままANDゲート830に入力されるの
で、信号CNO =‘10’、つまりYの色画像の印刷時にドッ
トおよびマークのイネーブル信号が有効になる。The output of the AND gate 824 is synchronized with the pixel synchronizing signal CLK in the F / F 828, and the output is 2 in the AND gate 830.
It is logically ANDed with the bit output color selection signal CNO. Bit 0 of the output color selection signal CNO is negated by the inverter 829 and input to the AND gate 830, where the output color selection signal CN
Since the bit 1 of O is directly input to the AND gate 830, the signal CNO = '10 ', that is, the dot and mark enable signals are valid when the Y color image is printed.

【００４９】さらに、ANDゲート824の出力は、カウンタ
825のクリア端子CLRにも接続されていて、カウンタ825
はANDゲート824の出力がHの時、すなわちアドオンライ
ンのドットがイネーブル時のみ、画素同期信号CLKのカ
ウントを行い、カウンタ825の出力のビット1とビット2
は、Ex-NORゲート826へ入力され、アドオンラインのド
ット期間(8CLK)の中間の4CLKの期間、Ex-NORゲート826
の出力はLとなる。Ex-NORゲート826の出力は、F/F827に
よって画素同期信号CLKに同期され、信号MINUSとなって
出力される。信号MINUSがLのとき、アドオンラインのド
ットは＋αに変調される。Further, the output of the AND gate 824 is a counter.
It is also connected to the clear terminal CLR of the 825, and the counter 825
The pixel sync signal CLK is counted only when the output of the AND gate 824 is H, that is, when the add-on dot is enabled, and the bit 1 and the bit 2 of the output of the counter 825 are counted.
Is input to the Ex-NOR gate 826, and the Ex-NOR gate 826 is activated during the period of 4 CLK in the middle of the add-on dot period (8 CLK).
Output is L. The output of the Ex-NOR gate 826 is synchronized with the pixel synchronization signal CLK by the F / F 827 and is output as the signal MINUS. When the signal MINUS is L, the add-on dots are modulated to + α.

【００５０】なお、F/F827は、信号MINUSのヒゲを除
き、また、アドオンラインのドットのイネーブル信号と
位相を合わせるためのものである。The F / F 827 is for removing the whiskers of the signal MINUS and for aligning the phase with the add-on dot enable signal.

【００５１】信号MINUSは、セレクタ838の選択端子Sへ
入力される。The signal MINUS is input to the selection terminal S of the selector 838.

【００５２】AND部832には、レジスタ831から例えば8ビ
ットの変調量αと、ANDゲート830の出力とが入力され
る。アドオンラインのドットのタイミングでANDゲート8
30の出力がHとなるので、AND部832からは、アドオンラ
インのドットのタイミングで変調量αが出力される。従
って、アドオンラインのドット以外の画素は、AND回路8
32が出力する変調量が零になるため変調されることはな
い。The AND section 832 receives the 8-bit modulation amount α and the output of the AND gate 830 from the register 831. AND gate 8 at the timing of add-on dots
Since the output of 30 becomes H, the modulation amount α is output from the AND unit 832 at the timing of the add-on dots. Therefore, the pixels other than the dots in add-on
Since the modulation amount output by 32 becomes zero, it is not modulated.

【００５３】833は加算部、835は減算部でともに、その
端子Aへ例えば8ビットの画像信号Vが入力される。端子B
へはAND部832が出力した変調量αが入力される。加算部
833の出力はOR回路834へ入力され、減算部835の出力はA
ND回路837へ入力される。833 is an addition unit and 835 is a subtraction unit, and an 8-bit image signal V, for example, is input to its terminal A. Terminal B
The modulation amount α output from the AND unit 832 is input to. Adder
The output of 833 is input to the OR circuit 834, and the output of the subtractor 835 is A
Input to the ND circuit 837.

【００５４】なお、OR回路834は、加算回路833の加算結
果V+αがオーバフローしてキャリー信号CYが出力された
場合に、演算結果を強制的に例えば255にする。また、A
ND回路837は、減算回路835の減算結果V-αがアンダフロ
ーしてキャリー信号CYが出力された場合に、インバータ
836で反転されたキャリー信号CYによって、演算結果を
強制的に例えば零にするものである。The OR circuit 834 forcibly sets the operation result to, for example, 255 when the addition result V + α of the adding circuit 833 overflows and the carry signal CY is output. Also, A
The ND circuit 837 is an inverter when the subtraction result V-α of the subtraction circuit 835 underflows and the carry signal CY is output.
The carry signal CY inverted in 836 is used to forcibly set the calculation result to zero.

【００５５】両演算結果V+αおよびV-αは、セレクタ83
8に入力され、信号MINUSに応じてセレクタ838から出力
される。Both calculation results V + α and V-α are stored in the selector 83.
It is input to 8 and is output from the selector 838 according to the signal MINUS.

【００５６】以上の回路構成で、図3に示した、ドット
の変調が施される。With the above circuit configuration, the dot modulation shown in FIG. 3 is performed.

【００５７】また、主走査カウンタ814へロードする値
は以下のように生成する。The value to be loaded into the main scanning counter 814 is generated as follows.

【００５８】まず、副走査同期信号VSYNCによって、F/F
813およびカウンタ809がリセットされるので、最初のア
ドオンラインでは、主走査カウンタ814の初期値に零が
設定される。First, the F / F is set by the sub-scanning synchronization signal VSYNC.
Since 813 and the counter 809 are reset, the initial value of the main scanning counter 814 is set to zero in the first add-on.

【００５９】ここで、カウンタ809とF/F813のクロツク
端子へ入力される信号ADLINは、アドオンラインのイネ
ーブル信号であるANDゲート820の出力を、F/F823で主走
査同期信号HSYNCに同期させた信号である。Here, the signal ADLIN input to the clock terminals of the counter 809 and the F / F 813 synchronizes the output of the AND gate 820, which is an add-on enable signal, with the main scanning synchronization signal HSYNC by the F / F 823. It is a signal.

【００６０】セレクタ810は、セレクト端子Sに入力され
る例えば3ビット信号に応じて、八本のアドオンライン
のそれぞれの例えば4ビット値が設定されているレジス
タ801〜808のうちの一つを選択して、選択したレジスタ
に設定された値を出力する。The selector 810 selects one of the registers 801 to 808 in which, for example, a 4-bit value of each of eight add-on lines is set according to the 3-bit signal input to the select terminal S. Then, the value set in the selected register is output.

【００６１】セレクタ810のセレクト信号は、信号ADLIN
をカウントするカウンタ809によって生成される。最初
のアドオンラインのタイミングでは、カウンタ809は、
副走査同期信号VSYNCでクリアされているので、セレク
ト信号は「0」である。従って、セレクタ810は、レジス
タ801を選択する。そして、信号ADLINが立ち上がると、
カウンタ809のカウント値が「1」進み、セレクタ810は
レジスタ802を選択する。以降、セレクタ810は、信号AD
LINに同期して、順次、レジスタ803から808の選択を繰
り返す。The select signal of the selector 810 is the signal ADLIN.
Generated by a counter 809 that counts. At the time of the first add-on, counter 809
Since it is cleared by the sub-scanning synchronization signal VSYNC, the select signal is "0". Therefore, the selector 810 selects the register 801. And when the signal ADLIN rises,
The count value of the counter 809 advances by “1”, and the selector 810 selects the register 802. After that, the selector 810 changes the signal AD
The selection of the registers 803 to 808 is sequentially repeated in synchronization with LIN.

【００６２】セレクタ810の出力は、加算器811で、加算
器812の出力と加算され、F/F813へ入力され、信号ADLIN
の立ち下りでラッチされ、主走査カウンタ814へ入力さ
れる。The output of the selector 810 is added by the adder 811 to the output of the adder 812, input to the F / F 813, and the signal ADLIN.
Is latched at the trailing edge of and is input to the main scanning counter 814.

【００６３】なお、F/F813の出力は、主走査カウンタ81
4へ送られるとともに、加算器812の端子Bへも入力さ
れ、加算器812の端子Aへ入力された一定値の例えば
「8」と加算されて、加算器811へ送られる。これは、ア
ドオンラインのドット位置と、副走査方向に一本前のア
ドオンラインのドット位置との間隔を開けるためのオフ
セット値である。The output of the F / F 813 is the main scanning counter 81.
4 is sent to the adder 812 as well as being input to the terminal B of the adder 812, added to the constant value of “8” input to the terminal A of the adder 812, and sent to the adder 811. This is an offset value for making a gap between the dot position of the add-on line and the dot position of the add-on line immediately before in the sub-scanning direction.

【００６４】［複写結果］図11は本実施形態による複写
結果の一例を示す図であるが、アドオンラインの単位ド
ットの配置例だけを示している。[Copy Result] FIG. 11 is a diagram showing an example of the copy result according to the present embodiment, but shows only an example of the arrangement of the unit dots of the add-on line.

【００６５】図11において、901は例えば特定原稿画像
である。また、アドオンラインの単位ドットは■印で表
している。In FIG. 11, reference numeral 901 denotes a specific original image, for example. In addition, the unit dot of the add-on line is indicated by ■.

【００６６】以上説明したように、本実施形態によれ
ば、複写機固有の製造番号、または同製造番号を符号化
あるいは記号化したものを、付加パターンで表す。も
し、本実施形態の画像処理装置が不正複写などに利用さ
れた場合、その複写物を鑑定することで、不正複写に使
用された複写機を特定することができる。As described above, according to the present embodiment, the serial number peculiar to the copying machine or the encoded serial number is represented by the additional pattern. If the image processing apparatus according to the present embodiment is used for illegal copying or the like, it is possible to identify the copying machine used for the illegal copying by examining the copy.

【００６７】また、出力画像にパターンを付加する際
に、相補的な画像信号変調を施した小領域を組み合わせ
て、画像全体として濃度を保存することで色味の変化を
なくし、画質劣化を低減することができる。When a pattern is added to the output image, small areas subjected to complementary image signal modulation are combined and the density is preserved as the entire image to eliminate the change in tint and reduce image quality deterioration. can do.

【００６８】さらに、相補的な画像信号変調によって、
ミクロ視する場合は、付加パターンを見付け易くなり、
付加情報の解読がより確実となる利点も合わせもつ。Further, by complementary image signal modulation,
When looking microscopically, it becomes easier to find the additional pattern,
It also has the advantage of more reliable decoding of additional information.

【００６９】[0069]

【第2実施形態】以下、本発明にかかる第2実施形態の画
像処理装置を説明する。なお、本実施形態において、第
1実施形態と略同様の構成については、同一符号を付し
て、その詳細説明を省略する。[Second Embodiment] An image processing apparatus according to a second embodiment of the present invention will be described below. In the present embodiment,
About the same configuration as that of the first embodiment, the same reference numerals are given and the detailed description thereof is omitted.

【００７０】図12は本実施形態のイメージスキャナ2201
の構成例を示すブロック図である。FIG. 12 shows the image scanner 2201 of this embodiment.
3 is a block diagram showing a configuration example of FIG.

【００７１】図12において、図2に示す第1実施形態のイ
メージスキャナ201と異なるのは、特定原稿の判定回路1
409が追加になっていることである。In FIG. 12, a difference from the image scanner 201 of the first embodiment shown in FIG.
That is that 409 has been added.

【００７２】ここで、特定原稿の判定回路1409は、読み
込み中の画像データに、特定原稿の画像データが含まれ
ている可能性を判定して、判定結果を2ビットの判定信
号Hとして出力する。すなわち、複数の特定原稿のう
ち、少なくとも一つが読み込み中である可能性が最も強
い場合にはH = ‘11’を、最も少ない場合にはH =‘0
0’を出力する。Here, the specific manuscript judgment circuit 1409 judges the possibility that the image data of the particular manuscript is included in the image data being read, and outputs the judgment result as a 2-bit judgment signal H. . That is, H = '11' if there is a strong possibility that at least one of the multiple specific documents is being scanned, and H = '0' if it is the least.
Output 0 '.

【００７３】また、判定回路1409には、出力カラー選択
信号CNOが入力され、四回の転写動作のそれぞれについ
て判定基準を切り替えて異なる特定原稿について判定を
行う。Further, the output color selection signal CNO is input to the judgment circuit 1409, and the judgment reference is switched for each of the four transfer operations to judge different specific originals.

【００７４】さらに、詳細は後述するが、CPU1411が出
力する2ビットのパターンレベル選択信号PSに応じて、
パターン付加回路1410はパターン付加処理を変化させ
る。Further, as will be described in detail later, according to the 2-bit pattern level selection signal PS output from the CPU 1411,
The pattern adding circuit 1410 changes the pattern adding process.

【００７５】［タイミングチャート］図13は本実施形態
における主走査タイミングチャート例である。[Timing Chart] FIG. 13 is an example of a main scanning timing chart in this embodiment.

【００７６】図13において、VSYNCは副走査同期信号
で、副走査の画像出力区間を示す信号である。HSYNCは
主走査同期信号で、主走査開始の同期をとる信号であ
る。CLKは画素同期信号で、本実施形態における諸々の
画像処理の基本クロックである。In FIG. 13, VSYNC is a sub-scanning synchronizing signal, which is a signal indicating the sub-scanning image output section. HSYNC is a main scanning synchronization signal and is a signal for synchronizing the start of main scanning. CLK is a pixel synchronization signal, which is a basic clock for various image processes in this embodiment.

【００７７】一方、CLK4は、CLKを四分周したもので、
判定回路1409における基本クロックである。SELはタイ
ミング信号で、図14(a)に示す間引き回路1301で用いら
れる。On the other hand, CLK4 is obtained by dividing CLK by four,
This is the basic clock in the determination circuit 1409. SEL is a timing signal, which is used in the thinning circuit 1301 shown in FIG.

【００７８】信号CLK4と信号SELは、図14(b)に構成例を
示す、分周回路1310で生成される。すなわち、インバー
タ1451、2ビットカウンタ1452、インバータ1453およびA
NDゲート1454より構成され、2ビットカウンタ1452は、H
SYNCによりクリア（初期化）された後、CLKをカウント
して2ビットのカウント値を出力する。その上位ビットD
1がCLK4として出力され、下位ビットD0を反転した信号
と、上位ビットD1との論理積が信号SELとして出力され
る。The signal CLK4 and the signal SEL are generated by the frequency dividing circuit 1310 whose configuration example is shown in FIG. That is, inverter 1451, 2-bit counter 1452, inverter 1453 and A
Comprised of ND gate 1454, 2-bit counter 1452 is
After being cleared (initialized) by SYNC, CLK is counted and a 2-bit count value is output. Its high-order bit D
1 is output as CLK4, and the logical product of the signal obtained by inverting the lower bit D0 and the upper bit D1 is output as the signal SEL.

【００７９】図14(a)に構成例を示す間引き回路1301
は、CLKでデータを保持するF/F1455〜1457および1461〜
1463、セレクタ1458〜1460、並びに、CLK4でデータを保
持するF/F1464〜1466で構成され、図11に一例を示すよ
うに、CLKで転送されるR（またはG、B）信号の中から1/
4の割合で、CLK4に同期したR'（またはG'、B'）信号を
得ることができる。A thinning circuit 1301 whose configuration example is shown in FIG.
F / F 1455 to 1457 and 1461 to hold data on CLK
1463, selectors 1458 to 1460, and F / Fs 1464 to 1466 that hold data on CLK4. As shown in the example in Fig. 11, one of the R (or G, B) signals transferred on CLK is selected. /
At a rate of 4, an R '(or G', B ') signal synchronized with CLK4 can be obtained.

【００８０】［判定手段］図15は判定回路1409の構成例
を示すブロック図である。[Determination Means] FIG. 15 is a block diagram showing a configuration example of the determination circuit 1409.

【００８１】図15において、1301は図14(a)に一例を示
すような間引き回路で、判定回路1409の処理の負荷を軽
減するために、入力画像の一部のデータを間引いた、画
像データを出力する。In FIG. 15, reference numeral 1301 denotes a thinning circuit as shown in FIG. 14 (a), which is an image data obtained by thinning out a part of the data of the input image in order to reduce the processing load of the determination circuit 1409. Is output.

【００８２】1310はルックアップテーブルLUTで、例え
ばROMで構成され、複数種類の特定原稿との色味のマッ
チングを行うべく、予め例えば八種類の特定原稿につい
ての色味分布を調べ、入力画像の色味と、特定原稿画像
の色味とが、一致するか否かの判定情報を保持する。Reference numeral 1310 is a look-up table LUT, which is composed of, for example, a ROM, and in order to perform color matching with a plurality of types of specific originals, for example, the color distribution of eight types of specific originals is checked in advance and the input image The determination information on whether or not the tint and the tint of the specific document image match is held.

【００８３】LUT1310へは、アドレス端子の上位2ビット
へ出力カラー選択信号CNOが、下位15ビットへ間引き回
路1301で間引かれたRGB各色の画像信号の上位5ビットず
つが、それぞれ入力される。To the LUT 1310, the output color selection signal CNO is input to the upper 2 bits of the address terminal, and the upper 5 bits of the image signal of each RGB color thinned by the thinning circuit 1301 are input to the lower 15 bits.

【００８４】LUT1310は、出力カラー選択信号CNOに対応
して、当該画素の色味が例えば八種類の特定原稿におけ
る色味と一致するか否かを、8ビットのデータに対応さ
せて同時に出力し、四回の転写動作において、特定原稿
について例えば合計32種類の判定を行う。The LUT 1310 simultaneously outputs, in correspondence with the output color selection signal CNO, whether or not the tint of the pixel matches the tint of, for example, eight types of specific originals in association with 8-bit data. In the four transfer operations, a total of 32 kinds of judgments are made for a specific original, for example.

【００８５】1303-1〜8は、それぞれ同じハードウェア
で構成される色味判定回路で、積分器1304、レジスタ13
05〜1307および比較部1308より構成され、それぞれ、入
力画像中に特定原稿画像が存在する可能性を2ビットの
信号で出力する。Reference numerals 1303-1 to 1308 are tint judging circuits each composed of the same hardware, which are an integrator 1304 and a register 13
05 to 1307 and a comparison unit 1308, each of which outputs the possibility that a specific original image exists in the input image as a 2-bit signal.

【００８６】1309は最大値回路であり、色味判定回路13
03-1〜8の判定出力の最大値を2ビットの判定信号Hとし
て出力する。すなわち、複数の特定原稿の中で、存在す
る可能性の最大のものの判定結果が出力される。Reference numeral 1309 denotes a maximum value circuit, which is a tint determination circuit 13
The maximum value of the judgment output of 03-1 to 8 is output as a 2-bit judgment signal H. That is, the determination result of the one having the highest possibility of being present among the plurality of specific originals is output.

【００８７】［積分器］図16は積分器1304の構成例を示
すブロック図である。[Integrator] FIG. 16 is a block diagram showing a configuration example of the integrator 1304.

【００８８】1501および1505はF/Fで、CLK4の立ち上が
りでデータを保持する。1502は乗算器で、8ビットの二
信号(A、B)を入力して、乗算結果として8ビット信号(A
×B/255)を出力する。1503も乗算器で、1ビットの信号
(A)と8ビットの信号(B)を入力して、乗算結果として8ビ
ットの信号(A×B)を出力する。1504は加算器で、8ビッ
トの二信号(A、B)を入力して、加算結果として8ビット
信号(A+B)を出力する。Reference numerals 1501 and 1505 denote F / Fs, which hold data at the rising edge of CLK4. 1502 is a multiplier, which inputs two 8-bit signals (A and B) and outputs an 8-bit signal (A
× B / 255) is output. 1503 is also a multiplier, a 1-bit signal
Input (A) and an 8-bit signal (B), and output an 8-bit signal (A × B) as a multiplication result. 1504 is an adder, which inputs two 8-bit signals (A, B) and outputs an 8-bit signal (A + B) as the addition result.

【００８９】結果として、積分器1304の、二値入力信号
x_iと8ビット出力信号y_iの関係は次式で表される。 y_i = (α/255)y_i-1 + βx_i-1 …(1)As a result, the binary input signal of the integrator 1304
The relationship between x _i and the 8-bit output signal y _i is expressed by the following equation. y _i = (α / 255) y _i-1 + β x _i-1 … (1)

【００９０】上式で、αとβは、予め設定されている定
数で、これらの値の大きさによって、積分器1304の諸特
性が決定される。In the above equation, α and β are preset constants, and the characteristics of the integrator 1304 are determined by the magnitude of these values.

【００９１】例えば、α=247、β=8の場合の、積分器13
04の入出力の一例を図17に示す。すなわち、図17(a)に
示すような入力x_iに対して、図17(b)に示すような出力y
_iが出力される。For example, in the case of α = 247 and β = 8, the integrator 13
Figure 17 shows an example of the input and output of 04. That is, for input x _i as shown in FIG. 17 (a), output y as shown in FIG. 17 (b)
_i is output.

【００９２】図17において、701と702に示すような、前
後がほとんど‘0’であるにもかかわらず‘1’であるよ
うな入力x_iや、703に示すような、前後がほとんど‘1’
であるにもかかわらず‘0’であるような入力x_iは、ノ
イズであると考えられる。入力x_iを、積分器1304で積分
したy_iを、図17(b)の704〜706に一例を示す、レジスタ1
305〜1307にセットされた閾値R1〜R3によって比較部130
8で二値化することで、上記のようなノイズを除去する
ことができる。In FIG. 17, an input x _i such as 701 and 702, which is “1” even though the front and rear are mostly “0”, and a front and rear “1” as shown in 703. '
Inputs x _i that are '0' despite that are considered to be noise. Register 1 is shown in 704 to 706 of FIG. 17 (b) as an example of y _i obtained by integrating input x _i by integrator 1304.
The comparison unit 130 is set according to the thresholds R1 to R3 set to 305 to 1307.
By binarizing with 8, the above noise can be removed.

【００９３】［比較器］図18は比較部1308の構成例を示
すブロック図である。[Comparator] FIG. 18 is a block diagram showing a configuration example of the comparison unit 1308.

【００９４】1601〜1603はそれぞれ比較器、1604はイン
バータ、1605はANDゲート、1606および1607はORゲート
である。なお、閾値R1〜R3は、R1 > R2 > R3の関係で、
レジスタ1305〜1307にセットされている。すなわち、比
較部1308は、R1 < (入力)の場合‘11’を、R2 < (入力)
≦R1の場合‘10’を、R3 < (入力) ≦ R2の場合‘01’
を、(入力) ≦ R3の場合‘00’を出力する。Reference numerals 1601 to 1603 are comparators, 1604 is an inverter, 1605 is an AND gate, and 1606 and 1607 are OR gates. The threshold values R1 to R3 are in the relation of R1>R2> R3,
It is set in registers 1305 to 1307. That is, the comparison unit 1308 sets '11' when R1 <(input) and R2 <(input).
'10' if ≤ R1; '01' if R3 <(input) ≤ R2
And outputs (00) if (input) ≤ R3.

【００９５】［パターン付加回路］図19、図20および図
21はパターン付加回路1409の構成例を示すブロック図で
ある。図19、図20および図21に示す第2実施形態のパタ
ーン付加回路と、図8、図9および図10に示す第1実施形
態のパターン付加回路との差異は、変調量αを格納する
レジスタが、第1実施形態では一つに対して、第2実施形
態では四つあることである。従って、第2実施形態で
は、セレクタ1705によって四つのレジスタに格納された
変調量α1〜α4を選択する構成になっている。[Pattern Addition Circuit] FIGS. 19, 20 and
21 is a block diagram showing a configuration example of the pattern adding circuit 1409. The difference between the pattern addition circuit of the second embodiment shown in FIGS. 19, 20 and 21 and the pattern addition circuit of the first embodiment shown in FIGS. 8, 9 and 10 is that the register that stores the modulation amount α is However, there is one in the first embodiment and four in the second embodiment. Therefore, in the second embodiment, the selector 1705 is configured to select the modulation amounts α1 to α4 stored in the four registers.

【００９６】図19、図20および図21において、1701〜17
04はレジスタで、それぞれ異なる値の変調量α1〜α4を
格納している。1705は四入力一出力のセレクタで、CPU1
411が出力したパターンレベル選択信号PSに応じて、レ
ジスタ1701〜1704が格納する変調量α1〜α4の何れかを
選択してANDゲート832へ出力する。In FIGS. 19, 20 and 21, 1701 to 17
Reference numeral 04 denotes a register, which stores different amounts of modulation amounts α1 to α4. 1705 is a 4-input 1-output selector, CPU1
According to the pattern level selection signal PS output by 411, any of the modulation amounts α1 to α4 stored in the registers 1701 to 1704 is selected and output to the AND gate 832.

【００９７】ここで変調量はα1 < α2 < α3 < α4の
関係で設定されていて、セレクタ1705はPS =‘00’の場
合α1を、PS =‘01’の場合α2を、PS =‘10’の場合α
3を、PS =‘11’の場合α4を出力する。従って、セレク
タ838の出力V'はPS =‘00’の場合V±α1に、PS =‘0
1’の場合V±α2に、PS =‘10’の場合V±α3に、PS =
‘11’の場合V±α4に変調される。Here, the modulation amount is set in the relationship of α1 <α2 <α3 <α4, and the selector 1705 selects α1 when PS = '00', α2 when PS = '01', PS = '10. 'For α
3 is output and α4 is output when PS = '11'. Therefore, the output V'of the selector 838 is V ± α1 when PS = '00' and PS = '0
1'in V ± α2, PS = '10' in V ± α3, PS =
In the case of '11', it is modulated to V ± α4.

【００９８】すなわち、入力画像に、特定原稿の画像が
含まれる可能性に応じて、変調量αを変化させ、通常の
出力画像においては、人間の目ではほとんど識別できな
い程度にパターンを付加し、特定原稿の画像が存在する
可能性が高くなるほど、よりはっきりしたパターンを出
力画像に付加する。[0098] That is, the input image, depending on the likelihood that includes an image of a specific document, by changing the modulation amount alpha, in the normal output image, adding the pattern to the extent that hardly identified by the human eye, The more likely there is an image of the specific document, the more distinct pattern is added to the output image.

【００９９】［フローチャート］図22はCPU1411が行う
パターンレベル選択信号PSの設定に関する流れの一例を
示すフローチャートである。[Flowchart] FIG. 22 is a flowchart showing an example of the flow relating to the setting of the pattern level selection signal PS performed by the CPU 1411.

【０１００】まず複写開始時に、ステップS11におい
て、CPU1411はパターンレベル選択信号PSを‘00’に初
期化する。続いて、ステップS12において、CPU1411は判
定信号Hとパターンレベル選択信号PSとを比較する。CPU
1411は比較結果が、PS < Hの場合はステップS13でパタ
ーンレベル選択信号PSへ判定信号Hの値を設定し、PS≧H
の場合はステップS12へ戻る。First, at the start of copying, in step S11, the CPU 1411 initializes the pattern level selection signal PS to "00". Then, in step S12, the CPU 1411 compares the determination signal H with the pattern level selection signal PS. CPU
1411 sets the value of the judgment signal H to the pattern level selection signal PS in step S13 when the comparison result is PS <H, and PS ≧ H
In case of, it returns to step S12.

【０１０１】すなわち、複写開始時から現在に至るまで
の、判定信号Hの最大値がパターンレベル選択信号PSに
設定される。That is, the maximum value of the determination signal H from the start of copying to the present is set as the pattern level selection signal PS.

【０１０２】以上説明したように、本実施形態によれ
ば、第1実施形態と同様な効果があるほか、特定原稿を
含まない出力画像の付加パターンを、より人間の目で識
別し難くできるので、通常の出力画像の画質劣化を極力
小さくすることができる。As described above, according to this embodiment, in addition to the same effect as the first embodiment, the additional pattern of the output image which does not include the specific original can be more difficult to identify with human eyes. It is possible to minimize deterioration of the image quality of a normal output image.

【０１０３】従って、本実施形態は、とくに色の再現性
が重要である場合、例えば、デザイン関係におけるカラ
ー複写などに有効である。また、ホストコンピュータ上
の画像データを、外部インタフェイスを介してカラー複
写機などで印刷する場合、例えばCG（コンピュータグラ
フィクス）の印刷において、無彩色領域の画質劣化を極
力小さくすることができる。Therefore, the present embodiment is effective, for example, for color copying in design, when color reproducibility is important. Further, when the image data on the host computer is printed by a color copying machine or the like via an external interface, for example, in CG (computer graphics) printing, image quality deterioration in an achromatic region can be minimized.

【０１０４】また、第1実施形態においては、付加パタ
ーンが、装置固有の製造番号もしくは同製造番号を符号
化あるいは記号化したものを表すとしたが、本発明はこ
れに限定されるものではなく、付加パターンは、装置を
特定できる情報、例えば、装置の製造日付、装置のロッ
ト番号、装置のバージョンなどを表してもよい。Further, in the first embodiment, the additional pattern represents the manufacturing number peculiar to the apparatus or a coded or symbolized version of the manufacturing number, but the present invention is not limited to this. The additional pattern may represent information that can identify the device, for example, the manufacturing date of the device, the lot number of the device, the version of the device, and the like.

【０１０５】さらに、付加パターンが表すのが、装置を
特定できる情報でなくて、装置を使用した人物を特定で
きる情報であってもよい。例えば、使用者を限定するた
めに、装置使用に当りIDカードを差し込む必要がある装
置や、ID番号を入力する必要がある装置は既に公知であ
るが、これらの装置において、付加パターンは、認識さ
れたID番号あるいは同ID番号を符号化あるいは記号化し
たものであってもよく、複写が実行された日時もしくは
同日時を符号化あるいは記号化したものを含めてもよ
い。Further, the additional pattern may represent not the information for specifying the device but the information for specifying the person who used the device. For example, in order to limit the number of users, there are already known devices that require an ID card to be inserted in order to use the device, and devices that require an ID number to be input. The encoded ID number or the encoded ID number may be encoded or encoded, and the date and time when copying is performed or the encoded date and time may be included.

【０１０６】なお、本発明は、複数の機器から構成され
るシステムに適用しても、一つの機器からなる装置に適
用してもよい。また、本発明は、システムあるいは装置
にプログラムを供給することによって達成される場合に
も適用できることはいうまでもない。The present invention may be applied to a system composed of a plurality of devices or an apparatus composed of a single device. Further, it goes without saying that the present invention can be applied to the case where it is achieved by supplying a program to a system or an apparatus.

【０１０７】[0107]

【発明の効果】以上説明したように、本発明によれば、
画像に所定の情報を埋め込むための変調量を画像の内容
に応じて変えるので、画質劣化を抑えて、画像に所定の
情報を埋め込むことができる。As described above, according to the present invention,
Since the modulation amount for embedding the predetermined information in the image is changed according to the content of the image, it is possible to suppress the image quality deterioration and embed the predetermined information in the image.

【図面の簡単な説明】[Brief description of drawings]

【図１】実施形態の画像処理装置の概観図、FIG. 1 is a schematic view of an image processing apparatus according to an embodiment,

【図２】イメージスキャナの構成例を示すブロック図、FIG. 2 is a block diagram showing a configuration example of an image scanner,

【図３】付加パターンの一例を説明する図、FIG. 3 is a diagram illustrating an example of an additional pattern,

【図４】アドオンラインの一例を示す図、FIG. 4 is a diagram showing an example of an add-on line;

【図５】アドオンラインの一例を示す図、FIG. 5 is a diagram showing an example of an add online.

【図６】アドオンラインによる情報の表現方法の一例を
示す図、FIG. 6 is a diagram showing an example of a method of expressing information by an add-on line,

【図７】アドオンラインによる情報の表現方法の一例を
示す図、FIG. 7 is a diagram showing an example of a method of expressing information by add-online,

【図８】パターン付加回路の構成例を示すブロック図、FIG. 8 is a block diagram showing a configuration example of a pattern adding circuit,

【図９】パターン付加回路の構成例を示すブロック図、FIG. 9 is a block diagram showing a configuration example of a pattern adding circuit,

【図１０】パターン付加回路の構成例を示すブロック
図、FIG. 10 is a block diagram showing a configuration example of a pattern adding circuit,

【図１１】本実施形態による複写結果の一例を示す図、FIG. 11 is a diagram showing an example of a copy result according to the present embodiment,

【図１２】第2実施形態のイメージスキャナの構成例を
示すブロック図、FIG. 12 is a block diagram showing a configuration example of an image scanner according to a second embodiment,

【図１３】主走査タイミングチャート例、FIG. 13 is an example of a main scanning timing chart,

【図１４】間引き回路および分周回路の構成例を示すブ
ロック図、FIG. 14 is a block diagram showing a configuration example of a thinning circuit and a frequency dividing circuit;

【図１５】判定回路の構成例を示すブロック図、FIG. 15 is a block diagram showing a configuration example of a determination circuit,

【図１６】積分器の構成例を示すブロック図、FIG. 16 is a block diagram showing a configuration example of an integrator,

【図１７】積分器の入出力の一例を示す図、FIG. 17 is a diagram showing an example of input / output of an integrator,

【図１８】比較部の構成例を示すブロック図、FIG. 18 is a block diagram showing a configuration example of a comparison unit,

【図１９】パターン付加回路の構成例を示すブロック
図、FIG. 19 is a block diagram showing a configuration example of a pattern adding circuit,

【図２０】パターン付加回路の構成例を示すブロック
図、FIG. 20 is a block diagram showing a configuration example of a pattern adding circuit,

【図２１】パターン付加回路の構成例を示すブロック
図、FIG. 21 is a block diagram showing a configuration example of a pattern adding circuit,

【図２２】パターンレベル選択信号の設定例を示すフロ
ーチャートである。FIG. 22 is a flowchart showing an example of setting a pattern level selection signal.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 1/387 - 1/40 G06T 1/00 500 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) H04N 1/387-1/40 G06T 1/00 500

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 予め決められた位置関係にあり、面積が
等しい第一および第二の領域を含む単位変調領域を用い
て画像データに所定の情報を埋め込む画像処理方法であ
って、 前記第一の領域に加算の変調を、前記第二の領域に、前
記第一の領域と等量の減算の変調を行い、前記画像データと、複製が禁止された画像を表す特定画
像データとの一致を画素単位に判定し、その判定結果の
積分値と、予め設定された複数の閾値とを比較して、 前
記画像データに、前記特定画像データが含まれる可能性
の度合いを判定し、前記 可能性の度合いが低い場合は前記第一および第二の
領域における変調量を人間の目にほとんど識別できない
程度に弱くし、前記可能性の度合いが高くなるほど前記
変調量を人間の目に識別し易くなるように強くすること
を特徴とする画像処理方法。1. An image processing method for embedding predetermined information in image data by using a unit modulation area including a first area and a second area having a predetermined positional relationship and having the same area. Area is subjected to addition modulation, and the second area is subjected to the same amount of subtraction modulation as the first area, and the image data and a specific image representing a copy prohibited image are displayed.
Matching with image data is judged on a pixel-by-pixel basis.
And the integral value is compared with a plurality of threshold values set in advance, the the image data, the likelihood that contains the specific image data
Determining the degree of, when the degree of the possibility is low and weakly to about <br/> can hardly identify the eyes of the modulation amount humans in the first and second regions, the degree of the possibility An image processing method characterized in that the higher the modulation amount , the stronger the modulation amount so that it can be easily recognized by human eyes. 【請求項２】 前記変調は、人間の目が認識し難い色の
画像データに行われることを特徴とする請求項1に記載
された画像処理方法。2. The image processing method according to claim 1, wherein the modulation is performed on image data of a color that is difficult for human eyes to recognize. 【請求項３】 前記所定の情報は、装置を特定するため
の情報であることを特徴とする請求項1に記載された画
像処理方法。3. The image processing method according to claim 1, wherein the predetermined information is information for identifying a device. 【請求項４】 前記所定の情報は、装置を使用した者を
特定するための情報であることを特徴とする請求項1に
記載された画像処理方法。4. The image processing method according to claim 1, wherein the predetermined information is information for identifying a person who has used the apparatus. 【請求項５】 前記所定の情報は、前記画像データに関
与する人に応じた情報であることを特徴とする請求項1
に記載された画像処理方法。5. The predetermined information is information according to a person involved in the image data.
Image processing method described in. 【請求項６】 前記所定の情報は、それが前記画像デー
タに埋め込まれた日時を特定するための情報であること
を特徴とする請求項1に記載された画像処理方法。6. The image processing method according to claim 1, wherein the predetermined information is information for specifying a date and time when the predetermined information is embedded in the image data. 【請求項７】 前記所定の情報は、前記画像データに周
期的に埋め込まれることを特徴とする請求項1に記載さ
れた画像処理方法。7. The image processing method according to claim 1, wherein the predetermined information is periodically embedded in the image data. 【請求項８】 予め決められた位置関係にあり、面積が
等しい第一および第二の領域を含む単位変調領域を用い
て画像データに所定の情報を埋め込む画像処理装置であ
って、 前記第一の領域に加算の変調を、前記第二の領域に、前
記第一の領域と等量の減算の変調を行う変調手段と、前記画像データと、複製が禁止された画像を表す特定画
像データとの一致を画素単位に判定し、その判定結果の
積分値と、予め設定された複数の閾値とを比較して、 前
記画像データに、前記特定画像データが含まれる可能性
の度合いを判定する判定手段と、前記 可能性の度合いが低い場合は前記第一および第二の
領域における変調量を人間の目にほとんど識別できない
程度に弱くし、前記可能性の度合い高くなるほど前記変
調量を人間の目に識別し易くなるように強くする制御手
段とを有することを特徴とする画像処理装置。8. An image processing apparatus for embedding predetermined information in image data by using a unit modulation area including a first area and a second area having a predetermined positional relationship and having the same area. Area, the modulation means for performing addition modulation on the second area, and the same amount of subtraction modulation for the first area, the image data, and a specific image representing an image for which copying is prohibited.
Matching with image data is judged on a pixel-by-pixel basis.
And the integral value is compared with a plurality of threshold values set in advance, the the image data, the likelihood that contains the specific image data
A judging means for judging the degree of, when the degree of the possibility is low and weakly to about <br/> can hardly identify the eyes of the modulation amount humans in the first and second regions, the possibility The image processing apparatus is characterized by further comprising a control means for increasing the modulation amount so that the human eyes can easily recognize the modulation amount.