JP3517112B2 - 配線基板 - Google Patents

配線基板

Info

Publication number
JP3517112B2
JP3517112B2 JP11758298A JP11758298A JP3517112B2 JP 3517112 B2 JP3517112 B2 JP 3517112B2 JP 11758298 A JP11758298 A JP 11758298A JP 11758298 A JP11758298 A JP 11758298A JP 3517112 B2 JP3517112 B2 JP 3517112B2
Authority
JP
Japan
Prior art keywords
conductor
conductors
power supply
capacitor
insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11758298A
Other languages
English (en)
Other versions
JPH11312752A (ja
Inventor
静也 西垣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP11758298A priority Critical patent/JP3517112B2/ja
Publication of JPH11312752A publication Critical patent/JPH11312752A/ja
Application granted granted Critical
Publication of JP3517112B2 publication Critical patent/JP3517112B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15172Fan-out arrangement of the internal vias
    • H01L2924/15174Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15192Resurf arrangement of the internal vias
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、複数の絶縁層を積
層して成る絶縁基体の絶縁層間に半導体素子の電源用電
極に接続される電源用配線導体が埋設されているととも
に、この絶縁基体の表面に容量素子の電極が接続される
容量素子接続用導体が被着されており、かつ電源用配線
導体と容量素子接続用導体とが絶縁層を貫通して設けら
れた貫通導体により接続されて成る配線基板に関するも
のである。 【0002】 【従来の技術】従来、例えば半導体集積回路素子を搭載
するための配線基板は、図2に断面図で示すように、例
えば酸化アルミニウム質焼結体等の電気絶縁材料から成
る複数の絶縁層31a〜31eを積層して成る絶縁基体31の
上面中央部に半導体集積回路素子32が搭載される搭載部
Aが形成されているとともに、この絶縁基体31の各絶縁
層31a〜31e間に、半導体集積回路素子32に電源を供給
するための電源用配線導体33・34や半導体集積回路素子
32に信号の出し入れをするための信号用配線導体35が配
設されている。 【0003】そして、絶縁基体31には電源用配線導体33
・34および信号用配線導体35から絶縁基体31上面中央部
の搭載部Aにかけて多数の貫通導体36・37・38が各絶縁
層31a〜31eを貫通して設けられており、これらの貫通
導体36・37・38により電源用配線導体33・34および信号
用配線導体35が絶縁基体31上面中央部の搭載部Aに電気
的に導出され、この搭載部Aに導出された貫通導体36・
37・38の上端に半導体集積回路素子32の電源用電極や信
号用電極が半田等の電気的接続手段39を介して接続され
るようになっている。 【0004】なお、半導体集積回路素子32に電源を供給
するための電源用配線導体33・34としては、接地電位お
よびこれと異なる電位に接続される少なくとも2つの電
源用配線導体33・34があり、通常これらの電源用配線導
体33・34はそれぞれ互いに異なる絶縁層31a〜31e間に
広面積のパターンに形成されている。 【0005】そして、近時の高集積化および高速化した
半導体集積回路素子32を搭載する配線基板においては、
これらの接地電位およびこれと異なる電位に接続される
2つの電源用配線導体33・34間に、電源電位の変動によ
る半導体集積回路素子32の誤動作を防止するためのデカ
ップリングコンデンサと呼ばれる容量素子40が接続さ
れ、この容量素子40から電源用配線導体33・34に電荷を
供給することにより電源電位の変動を抑えるように構成
されている。 【0006】この容量素子40としては、通常は例えばチ
ップコンデンサが好適に使用される。そして、容量素子
40の電極と各電源用配線導体33・34とを接続するには、
絶縁基体31上面の搭載部A周辺に容量素子40の電極が接
続される一対の容量素子接続用導体41・42を設けるとと
もに、この一対の容量素子接続用導体41・42と各電源用
配線導体33・34とをこれらの容量素子接続用導体41・42
から電源用配線導体33・34に絶縁基体31の絶縁層31a・
31bを貫通して延びる貫通導体43・44を設けることによ
り電気的に接続しておき、各電源用配線導体33・34に電
気的に接続された一対の容量素子接続用導体41・42に容
量素子40の各電極をそれぞれ半田を介して接続する方法
が採用されている。 【0007】なお、絶縁基体31の上面に設けられる一対
の容量素子接続用導体41・42は容量素子40の電極に対応
した大きさを有しており、その面積は一般に0.2 〜2m
2程度である。また、各容量素子接続用導体41・42と
電源用配線導体33・34とを接続する貫通導体43・44はそ
の直径が100 〜200 μm程度であり、貫通導体43・44を
隣接して複数設ける場合には、絶縁層31a・31bにクラ
ックが発生するのを防止するために貫通導体43・44間の
隣接間隔を500 μm以上とする必要がある。 【0008】 【発明が解決しようとする課題】しかしながら、この従
来の配線基板は、絶縁基体の上面に設けた各容量素子接
続用導体の面積が0.2 〜2mm2 と小さいことから、各
容量素子接続用導体と電源用配線導体とを接続するため
の貫通導体を1個の容量素子接続用導体につき1〜数個
程度しか設けることができず、そのため、容量素子接続
用導体と電源用配線導体との間のインダクタンスが大き
なものとなって容量素子から電源用配線導体に電荷を良
好かつ迅速に供給することができなくなってしまい、例
えば作動周波数が200 MHzを超えるような超高速で作
動する半導体集積回路素子を搭載した場合には、半導体
集積回路素子を正常に作動させることができないという
欠点を有していた。 【0009】本発明は上記事情に鑑みて案出されたもの
であり、その目的は、複数の絶縁層を積層して成る絶縁
基体の絶縁層間に半導体素子の電源用電極に接続される
電源用配線導体が埋設され、この絶縁基体の表面に容量
素子の電極が接続される容量素子接続用導体が被着され
ており、かつ電源用配線導体と容量素子接続用導体とが
絶縁層を貫通して設けられた貫通導体により接続されて
成る配線基板について、容量素子接続用導体と電源用配
線導体との間のインダクタンスを小さいものとして、そ
れにより容量素子から電源用配線導体に電荷を良好かつ
迅速に供給することができ、搭載する半導体集積回路素
子を常に正常に作動させることが可能な配線基板を提供
することにある。 【0010】 【課題を解決するための手段】本発明の配線基板は、複
数の絶縁層を積層して成る絶縁基体の前記絶縁層間に半
導体素子の電源用電極に接続される電源用配線導体を埋
設するとともに、該絶縁基体の表面に容量素子の電極が
接続される容量素子接続用導体を被着しており、前記電
源用配線導体と容量素子接続用導体とを前記絶縁層を貫
通して設けられた貫通導体により接続して成る配線基板
において、前記容量素子接続用導体と前記電源用配線導
体との間に少なくとも2層の絶縁層を配置するとともに
該少なくとも2層の絶縁層間に前記容量素子接続用導体
よりも広い面積の中継用導体を形成し、該中継用導体と
前記容量素子接続用導体とを第1の数の貫通導体で接続
するとともに、前記中継用導体と前記電源用配線導体と
を前記第1の数よりも多い第2の数の貫通導体で接続し
て成ることを特徴とするものである。 【0011】本発明の配線基板によれば、容量素子接続
用導体と電源用配線導体との間に少なくとも2層の絶縁
層を設けるとともにこの少なくとも2層の絶縁層間に容
量素子接続用導体よりも広い面積の中継用導体を形成
し、容量素子接続用導体と中継用導体とを第1の数の貫
通導体で接続するとともに中継用導体と電源用配線導体
とを第1の数よりも多い第2の数の貫通導体で接続した
ことから、中継用導体および第2の数の貫通導体により
容量素子接続用導体と電源用配線導体との間のインダク
タンスが小さいものとなり、それにより、容量素子から
電源用配線導体に電荷を良好かつ迅速に供給することが
でき、搭載する半導体集積回路素子を常に正常に作動さ
せることが可能となる。 【0012】 【発明の実施の形態】以下、本発明の配線基板を添付の
図面に基づき詳細に説明する。 【0013】図1は本発明の配線基板の実施の形態の一
例を示す断面図であり、同図において1は絶縁基体であ
る。 【0014】絶縁基体1は、例えば酸化アルミニウム質
焼結体・窒化アルミニウム質焼結体・ムライト質焼結体
・炭化珪素質焼結体・窒化珪素質焼結体・ガラスセラミ
ックス等の電気絶縁材料から成る6層の絶縁層1a・1
b・1c・1d・1e・1fを積層一体化して成り、上
面中央部には、半導体集積回路素子2が搭載される搭載
部Aを有し、下面は図示しない外部電気回路基板に接続
される接続面を形成している。 【0015】絶縁基体1は、例えば各絶縁層1a〜1f
が酸化アルミニウム質焼結体から成る場合であれば、酸
化アルミニウム・酸化珪素・酸化カルシウム・酸化マグ
ネシウム等の原料粉末に適当な有機バインダおよび溶剤
を添加混合して泥漿状となすとともに、これを従来周知
のドクターブレード法を採用してシート状に形成してそ
れぞれ各絶縁層1a〜1fとなるセラミックグリーンシ
ートを準備し、しかる後、これらのセラミックグリーン
シートに適当な打ち抜き加工を施すとともに所定の順に
積層してセラミックグリーンシート積層体となし、最後
にこのセラミックグリーンシート積層体を還元雰囲気中
約1600℃の温度で焼成することによって製作される。 【0016】また絶縁基体1の絶縁層1bと1cとの間
および1cと1dとの間には半導体集積回路素子2に電
源を供給するための電源用配線導体3・4が略全面にわ
たり被着されており、絶縁層1dと1eとの間および1
eと1fとの間には半導体集積回路素子2に信号の出し
入れをするための信号用配線導体5が所定の配線パター
ンに被着されている。 【0017】なお、電源用配線導体3および4は、それ
ぞれ互いに異なる電位の電源を半導体集積回路素子2に
供給するための電源用配線導体であり、いずれか一方が
接地電位に接続される。 【0018】さらに絶縁基体1の絶縁層1a〜1d・1
fには電源用配線導体3・4および信号用配線導体5か
ら絶縁層1a〜1eを上下に貫通して絶縁基体1上面の
搭載部Aに導出する電源用貫通導体6a・7aおよび信
号用貫通導体8aが形成されており、これら電源用貫通
導体6a・7aおよび信号用貫通導体8aを介して電源
用配線導体3・4および信号用配線導体5が絶縁基体1
上面中央部の搭載部Aに電気的に導出されている。 【0019】そして、絶縁基体1の上面中央部の搭載部
Aに導出した電源用貫通導体6a・7a上面および信号
用貫通導体8a上面には、半導体集積回路素子2の電源
用電極および信号用電極が半田バンプ等の電気的接続手
段9を介して接続され、これにより半導体集積回路素子
2の電源用電極および信号用電極と電源用配線導体3・
4および信号用配線導体5とが電気的に接続されるとと
もに半導体集積回路素子2が絶縁基体1の搭載部Aに固
定されることとなる。 【0020】また、絶縁基体1の上面で搭載部Aの周辺
には容量素子10の電極が接続される一対の容量素子接続
用導体11・12が被着形成されている。 【0021】一対の容量素子接続用導体11・12は、容量
素子10の電極が接続される接続用電極として機能し、こ
れらの容量素子接続用導体11・12には容量素子10の電極
が半田13を介してそれぞれ電気的に接続される。 【0022】さらに、絶縁基体1の絶縁層1aと1bと
の間には、容量素子接続用導体11・12よりも広い面積の
中継用導体14・15が形成されている。 【0023】この中継用導体14・15は、容量素子接続用
導体11・12と電源用配線導体3・4とを電気的に接続す
るための中継用電極として機能し、中継用導体14・15と
容量素子接続用導体11・12とが第1の数の貫通導体16・
17で電気的に接続されているとともに、中継用導体14・
15と電源用配線導体3・4とが第1の数よりも多い第2
の数の貫通導体18・19を介して電気的に接続されてい
る。 【0024】この場合、中継用導体14・15は、容量素子
接続用導体11・12よりも広い面積を有することから、中
継用導体14・15と電源用配線導体3・4との間に多数の
貫通導体18・19を設けることができる。そしてその結
果、本発明の配線基板によれば、容量素子接続用導体11
・12と電源用配線導体3・4との間のインダクタンスが
小さなものとなり、容量素子10から電源用配線導体3・
4に電荷を良好かつ迅速に供給することができ、半導体
集積回路素子2を常に正常に作動させることが可能とな
る。 【0025】さらに、絶縁層1fの下面には外部電気回
路基板に接続される外部接続用導体20が被着されてお
り、絶縁層1b〜1fには電源用配線導体3・4および
信号用配線導体5から外部接続用導体20に導出する電源
用貫通導体6b・7bおよび信号用貫通導体8bが形成
されている。 【0026】これによって、電源用配線導体3・4およ
び信号用配線導体5が外部接続用導体20に電気的に接続
され、外部接続用導体20を図示しない外部電気回路基板
の配線導体に例えば半田を介して接続することにより、
絶縁基体1の搭載部Aに搭載された半導体集積回路素子
2の各電極が外部電気回路に電気的に接続されることと
なる。 【0027】なお、電源用配線導体3・4および信号用
配線導体5、容量素子接続用導体11・12、中継用導体14
・15、外部接続用導体20ならびに貫通導体6a・6b・
7a・7b・8a・8b・16〜19は、タングステンやモ
リブデン・銅・銀等の金属粉末焼結体から成り、例えば
これらがタングステンやモリブデンから成る場合、電源
用配線導体3・4および信号用配線導体5、容量素子接
続用導体11・12、中継用導体14・15ならびに外部接続用
導体20であれば、絶縁基体1の絶縁層1a〜1eとなる
セラミックグリーンシートの上面および絶縁層1fとな
るセラミックグリーンシートの下面に、タングステン粉
末やモリブデン粉末に適当な有機バインダおよび溶剤を
添加混合して得た金属ペーストを従来周知のスクリーン
印刷法を採用して所定のパターンに印刷塗布し、これを
絶縁基体1の絶縁層1a〜1fとなるセラミックグリー
ンシートとともに焼成することによって絶縁基体1の所
定位置に所定のパターンに被着され、また貫通導体6a
・6b・7a・7b・8a・8b・16〜19であれば、絶
縁層1a〜1fとなるセラミックグリーンシートの各々
に貫通孔を打ち抜いておくとともに、この貫通孔内にタ
ングステン粉末やモリブデン粉末に適当な有機バインダ
および溶剤を添加混合して得た金属ペーストを従来周知
の圧入法や吸引法等により充填しておき、これを絶縁基
体1の絶縁層1a〜1fとなるセラミックグリーンシー
トとともに焼成することによって絶縁基体1の所定位置
に形成される。 【0028】なお、本発明は上記の実施の形態の例に限
定されるものではなく、本発明の要旨を逸脱しない範囲
で種々の変更・改良を施すことは何ら差し支えない。 【0029】例えば、上記の例では絶縁基体が各種のセ
ラミックスやガラスセラミックス等の電気絶縁材料から
成る場合を例にとって説明したが、絶縁基体には有機絶
縁性材料や有機絶縁性材料と無機絶縁物粉末との混合物
を用いてもよく、各配線導体や各貫通導体をそれに合っ
た導体材料に変更してもよい。 【0030】 【発明の効果】本発明の配線基板によれば、容量素子接
続用導体と電源用配線導体との間に少なくとも2層の絶
縁層を設けるとともに、この少なくとも2層の絶縁層間
に容量素子接続用導体よりも広い面積の中継用導体を形
成し、容量素子接続用導体と中継用導体とを第1の数の
貫通導体で接続するとともに、中継用導体と電源用配線
導体とを第1の数よりも多い第2の数の貫通導体で接続
したことから、容量素子接続用導体と電源用配線導体と
の間のインダクタンスが小さいものとなり、その結果、
容量素子から電源用配線導体に電荷を良好かつ迅速に供
給することができ、搭載する半導体集積回路素子を常に
正常に作動させることが可能となる。
【図面の簡単な説明】 【図1】本発明の配線基板の実施の形態の一例を示す断
面図である。 【図2】従来の配線基板の例を示す断面図である。 【符号の説明】 1・・・・絶縁基体 1a〜1f・・絶縁層 2・・・・半導体集積回路素子(半導体素子) 3、4・・電源用配線導体 10・・・・容量素子 11、12・・容量素子接続用導体 14、15・・中継用導体 16、17・・第1の数の貫通導体 18、19・・第2の数の貫通導体

Claims (1)

  1. (57)【特許請求の範囲】 【請求項1】 複数の絶縁層を積層して成る絶縁基体の
    前記絶縁層間に半導体素子の電源用電極に接続される電
    源用配線導体を埋設するとともに、該絶縁基体の表面に
    容量素子の電極が接続される容量素子接続用導体を被着
    しており、前記電源用配線導体と容量素子接続用導体と
    を前記絶縁層を貫通して設けられた貫通導体により接続
    して成る配線基板において、 前記容量素子接続用導体と前記電源用配線導体との間に
    少なくとも2層の絶縁層を配置するとともに該少なくと
    も2層の絶縁層間に前記容量素子接続用導体よりも広い
    面積の中継用導体を形成し、該中継用導体と前記容量素
    子接続用導体とを第1の数の貫通導体で接続するととも
    に、前記中継用導体と前記電源用配線導体とを前記第1
    の数よりも多い第2の数の貫通導体で接続して成ること
    を特徴とする配線基板。
JP11758298A 1998-04-27 1998-04-27 配線基板 Expired - Fee Related JP3517112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11758298A JP3517112B2 (ja) 1998-04-27 1998-04-27 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11758298A JP3517112B2 (ja) 1998-04-27 1998-04-27 配線基板

Publications (2)

Publication Number Publication Date
JPH11312752A JPH11312752A (ja) 1999-11-09
JP3517112B2 true JP3517112B2 (ja) 2004-04-05

Family

ID=14715397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11758298A Expired - Fee Related JP3517112B2 (ja) 1998-04-27 1998-04-27 配線基板

Country Status (1)

Country Link
JP (1) JP3517112B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185141A (ja) * 2000-12-15 2002-06-28 Ibiden Co Ltd 多層プリント配線板
US7253516B2 (en) * 2003-10-10 2007-08-07 Nxp B.V. Electronic device and carrier substrate for same

Also Published As

Publication number Publication date
JPH11312752A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
JPH098217A (ja) 半導体素子収納用パッケージ
JP3517112B2 (ja) 配線基板
JP4012652B2 (ja) 半導体装置
JP4012655B2 (ja) 半導体装置
JP3545934B2 (ja) 配線基板
JP5294828B2 (ja) 積層基板
JP2005136232A (ja) 配線基板
JP3911466B2 (ja) 電子部品搭載基板および電子部品搭載構造体
JP2000223614A (ja) セラミック多層配線基板
JP4365657B2 (ja) 配線基板
JP4480418B2 (ja) 配線基板
JPS6370442A (ja) 多層配線基板
JP3878878B2 (ja) 配線基板
JP3850343B2 (ja) 電子部品搭載用基板
JP4392422B2 (ja) 半導体装置
JP4409383B2 (ja) 配線基板
JPH04280496A (ja) コンデンサ内蔵セラミック多層回路基板及びその製造方法
JP2005136235A (ja) 配線基板
JPS6316644A (ja) 半導体素子収納用パツケ−ジの製造法
JPH10215044A (ja) 配線基板及びその製造方法
JP3935030B2 (ja) 電子部品搭載基板および電子部品搭載構造体
JPH11284344A (ja) セラミック多層配線基板
JP2007027788A (ja) 半導体装置
JPH033299A (ja) コンデンサ内蔵セラミックス回路基板
JPH11251750A (ja) 配線基板

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040113

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090130

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100130

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110130

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120130

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130130

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140130

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees