JP3516589B2 - High-speed address switching device - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は、コンピュータシス
テムのアドレス切替えに関し、特に高速アドレス切り替
え装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to address switching in a computer system, and more particularly to a high speed address switching device.

【０００２】[0002]

【従来の技術】従来のアドレス切り替え装置は、タスク
の切り替えが発生すると、ＯＳが、それまで実行してい
たタスクの実行環境をメモりに退避し、これから実行し
ようとするタスクの実行環境をメモリから読み込んでレ
ジスタに設定していた。また、割り込みが発生した際に
は、スタックに戻り、番地やフラグを退避していた。さ
らにタスク切り替えが発生すると、命令キューに取り込
んだ命令を破棄していた。2. Description of the Related Art In a conventional address switching device, when task switching occurs, the OS saves in memory the execution environment of the task that has been executed until then, and stores the execution environment of the task to be executed in the memory. It was read from and set in the register. Also, when an interrupt occurs, it returns to the stack and saves the address and flag. When task switching occurs, the instruction fetched in the instruction queue is discarded .

【０００３】[0003]

【発明が解決しようとする課題】しかし、この従来の技
術には、次のような問題があった。However, this conventional technique has the following problems.

【０００４】第１の問題点は、タスク切り替えの際にア
ドレス切り替えに時間が掛かることである。The first problem is that it takes time to switch addresses when switching tasks.

【０００５】その理由は、タスク切り替えが発生する
と、それまで実行していたタスクの実行環境をメモリに
退避することである。また、割り込みが発生すると、ス
タックに戻り番地やフラグを退避することである。The reason is that when task switching occurs, the execution environment of the task that has been executed up to that point is saved in the memory. When an interrupt occurs, the return address and flag are saved in the stack.

【０００６】第２の問題点は、ハードウェアによる割り
込み処理実行中において、実行中のものよりも優先度が
低いハードウェア割り込みが発生した際に、次の割り込
み処理実行までに時間が掛かることである。A second problem is that when a hardware interrupt having a lower priority than the one being executed occurs during execution of interrupt processing by hardware, it takes time to execute the next interrupt processing. is there.

【０００７】その理由は、ハードウェアによる割り込み
処理実行中において、実行中のものよりも優先度が低い
ハードウェア割り込みが発生した際に、いったんタス
ク、またはＯＳに処理が移ることである。The reason is that during execution of interrupt processing by hardware, when a hardware interrupt having a lower priority than the one being executed occurs, the processing is temporarily transferred to the task or OS.

【０００８】第３の問題点は、以前に実行して待ち状態
になっているタスクの処理を実行する際に、実行までに
時間が掛かることである。A third problem is that it takes a long time to execute the processing of a task which has been previously executed and is in a waiting state.

【０００９】その理由は、タスク切り替えが発生すると
命令キューに取り込んだ命令を破棄することである。The reason is that when the task switching occurs, the instruction fetched in the instruction queue is discarded.

【００１０】第４の問題点は、スタックの領域が大きい
ことである。The fourth problem is that the area of the stack is large.

【００１１】その理由は、割り込みが発生した際に、そ
れまで実行していたタスク、またはＯＳのスタックに戻
り番地やフラグを退避することである。The reason for this is that when an interrupt occurs, the return address and flag are saved in the task that was being executed up to that point or in the stack of the OS.

【００１２】本発明の目的は、タスク切り替え時、およ
び割り込み発生時のアドレス切り替えにおいて、切り替
え時間を短縮できるアドレス切替え装置を提供すること
である。An object of the present invention is to provide an address switching device which can shorten the switching time when switching tasks and when switching addresses when an interrupt occurs.

【００１３】[0013]

【課題を解決するための手段】本発明の高速アドレス切
り替え装置は、ＣＰＵと、割り込み制御ユニットと、Ｏ
Ｓと、メモリと、一時記憶レジスタと、データバスと、
アドレスバスとを有するコンピュータシステムの高速ア
ドレス切り替え装置において、タスク処理の実行環境を
保存するタスクレジスタグループユニットと、タスク以
外の処理の実行環境を保存するハンドラレジスタグルー
プユニットと、タスクレジスタグループユニットとハン
ドラレジスタグループユニットに対してデータバスおよ
びアドレスバスへのアクセスを制御する制御装置と、Ｏ
Ｓがタスクレジスタグループユニットとハンドラレジス
タグループユニットに実行環境を設定した後、タスクレ
ジスタグループユニットの情報を管理するタスクレジス
タグループユニット管理テーブルと、ハンドラレジスタ
グループユニットの情報を管理するハンドラレジスタグ
ループユニット管理テーブルとを個別に備えているメモ
リと、を有することを特徴とする。 本装置は、図１にお
いて、ＣＰＵ１が、全ての処理の実行環境を保存するレ
ジスタグループ制御ユニット（以下、ＲＧＣＵと称す）
４を備えている。ＲＧＣＵ４は、タスクの処理の実行環
境を保存するタスクレジスタグループユニット（以下、
ＴＲＧＵと称す）９と、タスク以外の処理の実行環境を
保存するハンドラレジスタグループユニット（以下、Ｈ
ＲＧＵと称す）１０と、ＣＰＵ１の動作内容を制御する
制御レジスタ１１と、ソフトウェアを開発するときに使
用するデバッグレジスタ１２と、ＴＲＧＵ９、およびＨ
ＲＧＵ１０に対してデータバス５、およびアドレスバス
６へのアクセスを許可、または禁止する制御装置１３と
を備えている。メモリ３は、ＴＲＧＵ９、およびＨＲＧ
Ｕ１０に実行環境を設定する基本ソフトウェア（以下Ｏ
Ｓと称す）１４と、タスクの実行環境の設定状況を示す
ＴＲＧＵ管理テーブル１５と、タスク以外の処理の実行
環境の設定状況を示すＨＲＧＵ管理テーブル１６とを備
えている。 High-speed address disconnection according to the present invention
The replacement device includes a CPU, an interrupt control unit, and an O
S, a memory, a temporary storage register, a data bus,
A high speed computer system having an address bus.
In the dress switching device, the execution environment for task processing
Task register group unit to save and
Handler register glue that saves the execution environment of external processing
Unit, task register group unit, and
Data bus and
And a controller for controlling access to the address bus and an O
S is task register group unit and handler register
After setting the execution environment for the task group unit,
Task register that manages information of Dista Group Unit
Data group unit management table and handler register
Handler register that manages group unit information
Memo with separate loop unit management table
It is characterized by having In this apparatus, in FIG. 1, a CPU 1 stores a register group control unit (hereinafter, referred to as RGCU) that stores an execution environment of all processes.
It is equipped with 4. RGCU4 is a task register group unit (hereinafter,
TRGU) 9 and a handler register group unit (hereinafter referred to as "H") for storing the execution environment of processing other than tasks.
RGU) 10, a control register 11 for controlling the operation contents of the CPU 1, a debug register 12 used when developing software, TRGU 9, and H.
The RGU 10 is provided with a control device 13 which permits or prohibits access to the data bus 5 and the address bus 6. Memory 3 is TRGU9 and HRG
Basic software for setting the execution environment in U10 (O below)
14), a TRGU management table 15 indicating the setting status of the task execution environment, and an HRGU management table 16 indicating the setting status of the execution environment of processing other than the task.

【００１４】図２において、ＴＲＧＵ９は、（ａ）に示
すように、タスクの処理の実行環境を保存するレジスタ
群である複数のタスクレジスタグループ（以下、ＴＲＧ
と称す）２２と、データバス５、およびアドレスバス６
へのアクセスが許可されているＴＲＧ２２を識別するＴ
ＲＧ番号を保存するＴＲＧレジスタ２１と、ＣＰＵ１の
動作状態を示したり、動作内容を制御するフラグレジス
タ３４とを備えている。ＴＲＧ２２は、（ｂ）に示すよ
うに、命令のオペランドに使用する汎用レジスタ３１
と、メモリアドレスの計算に使用するアドレスレジスタ
３２と、ＣＰＵ１がメモリから命令をフェッチするアド
レスを示す命令ポインタ３３と、内部通信レジスタ３５
と、先取りした命令を格納する命令キュー３６とを備え
ている。In FIG. 2, the TRGU 9 has a plurality of task register groups (hereinafter, referred to as TRG) which are register groups for storing the execution environment of task processing, as shown in (a).
22), the data bus 5, and the address bus 6
That identifies the TRG 22 that is allowed to access the
A TRG register 21 for storing the RG number and a flag register 34 for indicating the operation state of the CPU 1 and controlling the operation contents are provided. The TRG 22, as shown in (b), uses the general-purpose register 31 used for the operand of the instruction.
An address register 32 used for calculating a memory address, an instruction pointer 33 indicating an address at which the CPU 1 fetches an instruction from the memory, and an internal communication register 35.
And an instruction queue 36 for storing prefetched instructions.

【００１５】図３において、ＨＲＧＵ１０は、（ａ）に
示すように、タスク、およびハードウェアによる割り込
み以外の処理の実行環境を保存するレジスタ群である複
数の非割り込みレジスタグループ２４と、ハードウェア
による割り込みの処理の実行環境を保存するレジスタ群
である割り込みレジスタグループ（以下、ＩＲＧと称
す）２７と、非割り込みレジスタグループ２４、および
ＩＲＧ２７を識別するＨＲＧ番号を保存するＨＲＧレジ
スタ２３を備えている。非割り込みレジスタグループ２
４には、システム起動時にデータバス５、およびアドレ
スバス６へのアクセスを許可する１つのスタートレジス
タグループ（以下、ＳＲＧと称す）２５と、システム起
動時にデータバス５、およびアドレスバス６へのアクセ
スを禁止する複数のハンドラレジスタグループ（以下、
ＨＲＧと称す）２６との２種類がある。ＳＲＧ２５、Ｈ
ＲＧ２６、およびＩＲＧ２７は、（ｂ）に示すように、
命令のオペランドに使用する汎用レジスタ３１と、メモ
リアドレスの計算に使用するアドレスレジスタ３２と、
ＣＰＵ１がメモリから命令をフェッチするアドレスを示
す命令ポインタ３３と、ＣＰＵ１の動作を示したり、動
作内容を制御するフラグレジスタ３４と、内部通信レジ
スタ３５と、先取りした命令を格納する命令キュー３６
と、割り込み処理の先頭アドレスを保存するハンドラレ
ジスタ３７とを備えている。In FIG. 3, the HRGU 10 includes a plurality of non-interruption register groups 24, which are registers for storing a task and an execution environment of processing other than interruption by hardware, and an HRGU 10 by hardware, as shown in FIG. An interrupt register group (hereinafter referred to as IRG) 27, which is a register group for storing the execution environment of interrupt processing, a non-interrupt register group 24, and an HRG register 23 for storing an HRG number for identifying the IRG 27 are provided. Non-interrupt register group 2
4 includes one start register group (hereinafter referred to as SRG) 25 that permits access to the data bus 5 and the address bus 6 when the system is activated, and access to the data bus 5 and the address bus 6 when the system is activated. Multiple handler register groups (hereinafter,
HRG) 26). SRG25, H
RG26 and IRG27, as shown in (b),
A general-purpose register 31 used for an instruction operand, an address register 32 used for calculating a memory address,
An instruction pointer 33 that indicates an address at which the CPU 1 fetches an instruction from the memory, a flag register 34 that indicates the operation of the CPU 1 and controls the operation content, an internal communication register 35, and an instruction queue 36 that stores a prefetched instruction.
And a handler register 37 for storing the start address of interrupt processing.

【００１６】図４において、制御装置１３は、ＴＲＧＵ
９、またはＨＲＧＵ１０に対してデータバス５、および
アドレスバス６へのアクセスを許可、または禁止する第
１の切り替え手段４１と、ＴＲＧＵ９の中のＴＲＧ２
２、またはＨＲＧＵ１０の中の非割り込みレジスタグル
ープ２４、またはＩＲＧ２７に対してデータバス５、お
よびアドレスバス６へのアクセスを許可、または禁止す
る第２の切り替え手段４２とを備えている。In FIG. 4, the control device 13 is a TRGU.
9 or the first switching means 41 for permitting or prohibiting access to the data bus 5 and the address bus 6 to the HRGU 10, and TRG2 in the TRGU9.
2 or the second switching means 42 for permitting or prohibiting the access to the data bus 5 and the address bus 6 to the non-interruption register group 24 in the HRGU 10 or the IRG 27.

【００１７】図５において、ＴＲＧＵ管理テーブル１５
は、（ａ）に示すように、タスクを識別するタスクＩＤ
を保存する領域と、タスクの先頭アドレスであるタスク
スタートアドレスを保存する領域と、タスクの状態を保
存する領域と、ＴＲＧ番号を保存する領域とを備えてい
る。ＨＲＧＵ管理テーブル１６は、（ｂ）に示すよう
に、割り込みを識別する割り込み番号を保存する領域
と、割り込みの先頭アドレスであるハンドラアドレスを
保存する領域とを備えている。In FIG. 5, the TRGU management table 15 is shown.
Is the task ID that identifies the task, as shown in (a).
For saving the task start address, which is the start address of the task, an area for saving the task status, and an area for saving the TRG number. As shown in (b), the HRGU management table 16 has an area for storing an interrupt number for identifying an interrupt and an area for storing a handler address which is the start address of the interrupt.

【００１８】ＳＲＧ２５にはあらかじめＯＳ１４の実行
環境が保存されていて、システム起動時にはＳＲＧ２５
に対してのみデータバス５、およびアドレスバス６への
アクセスが許可されている。システムが起動すると、Ｏ
Ｓ１４は、ＴＲＧ２２にタスクの実行環境を、ＨＲＧ２
６にソフトウェアによる割り込み処理の実行環境を、Ｉ
ＲＧ１７にハードウェアによる割り込み処理の実行環境
を保存する。The execution environment of the OS 14 is stored in advance in the SRG 25, and the SRG 25 is activated when the system is started.
Only the access to the data bus 5 and the address bus 6 is permitted. When the system boots,
In S14, the task execution environment is set in TRG22 and HRG2
6 shows the execution environment of interrupt processing by software,
The RG 17 saves an execution environment for interrupt processing by hardware.

【００１９】タスク切り替えが発生すると、ＯＳ１４
は、これから実行しようとするタスクのタスクＩＤから
実行環境を保存しているＴＲＧ２２のＴＲＧ番号をＴＲ
Ｇレジスタ２１に設定する。ＴＲＧレジスタ２１にＴＲ
Ｇ番号が設定されると、第１の切り替え手段４１は、Ｔ
ＲＧＵ９に対してのみデータバス５、およびアドレスバ
ス６へのアクセスを許可し、ＨＲＧＵ１０に対しては禁
止する。次に、第２の切り替え手段４２は、ＴＲＧレジ
スタ２１に設定されたＴＲＧ番号のＴＲＧ２２に対して
のみデータバス５、およびアドレスバス６へのアクセス
を許可する。When task switching occurs, the OS 14
TR the TRG number of the TRG 22 that stores the execution environment from the task ID of the task to be executed.
Set in the G register 21. TR to TRG register 21
When the G number is set, the first switching means 41 causes the T
Only the RGU 9 is permitted to access the data bus 5 and the address bus 6, and the HRGU 10 is prohibited. Next, the second switching means 42 permits access to the data bus 5 and the address bus 6 only to the TRG 22 having the TRG number set in the TRG register 21.

【００２０】ソフトウェアによる割り込みが発生する
と、制御装置１３は、算術演算、および論理演算を行う
算術論理演算部（以下、ＡＬＵと称す）８から割り込み
番号を受け取る。第１の切り替え手段４１は、ＨＲＧＵ
１０に対してのみデータバス５、およびアドレスバス６
へのアクセスを許可し、ＴＲＧＵ９に対しては禁止す
る。次に第２の切り替え手段４２は、割り込み番号から
これから実行しようとする割り込み処理の実行環境を保
存しているＳＲＧ２５、またはＨＲＧ２６のＨＲＧ番号
を求めてＨＲＧレジスタ２３に設定し、ＨＲＧレジスタ
２３に設定されたＨＲＧ番号のＳＲＧ２５、またはＨＲ
Ｇ２６に対してのみデータバス５、およびアドレスバス
６へのアクセスを許可する。When a software interrupt occurs, the controller 13 receives an interrupt number from an arithmetic and logic unit (hereinafter referred to as ALU) 8 which performs arithmetic and logical operations. The first switching means 41 is HRGU.
Data bus 5 and address bus 6 only for 10
Access is permitted, and TRGU9 is prohibited. Next, the second switching unit 42 obtains the HRG number of the SRG 25 or the HRG 26 that stores the execution environment of the interrupt processing to be executed from the interrupt number, sets it in the HRG register 23, and sets it in the HRG register 23. HRG number SRG25 or HR
Only G26 is permitted to access the data bus 5 and the address bus 6.

【００２１】ハードウェアによる割り込みが発生する
と、制御装置１３は、割り込み制御ユニット（以下、Ｉ
ＣＵと称す）２から割り込み番号を受け取る。第１の切
り替え手段４１は、ＨＲＧＵ１０に対してのみデータバ
ス５、およびアドレスバス６へのアクセスを許可し、Ｔ
ＲＧＵ９に対しては禁止する。次に第２の切り替え手段
４２は、割り込み番号からこれから実行しようとする割
り込み処理の実行環境を保存しているＩＲＧ２７のＨＲ
Ｇ番号をＨＲＧレジスタ２３に設定し、ＨＲＧレジスタ
２３に設定されたＨＲＧ番号のＩＲＧ２７に対してのみ
データバス５、およびアドレスバス６へのアクセスを許
可する。When a hardware interrupt occurs, the controller 13 causes the interrupt control unit (hereinafter referred to as I
The interrupt number is received from the CU2). The first switching means 41 permits only the HRGU 10 to access the data bus 5 and the address bus 6,
It is prohibited for RGU9. Next, the second switching means 42 uses the HR of the IRG 27 that stores the execution environment of the interrupt processing to be executed from the interrupt number.
The G number is set in the HRG register 23, and access to the data bus 5 and the address bus 6 is permitted only for the IRG 27 having the HRG number set in the HRG register 23.

【００２２】これにより、瞬時に実行環境を切り替える
ことができる。よって、タスク切り替え時、および割り
込み発生時のオーバヘッドを少なくし、高速なアドレス
切り替えを可能にする。As a result, the execution environment can be switched instantly. Therefore, overhead at the time of task switching and at the time of interruption is reduced, and high-speed address switching is possible.

【００２３】[0023]

【発明の実施の形態】次に、本発明の実施の形態につい
て、図面を参照して、詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Next, embodiments of the present invention will be described in detail with reference to the drawings.

【００２４】図１は本発明のアドレス切替え装置を含む
コンピュータシステムの構成を示す図、図２は本発明の
ＣＰＵに含まれるＲＧＣＵのＴＲＧＵの構成（ａ）とＴ
ＲＧの構成（ｂ）を示す図、図３は本発明のＣＰＵに含
まれるＲＧＣＵのＨＲＧＵの構成（ａ）とＨＲＧの構成
（ｂ）を示す図、図４は本発明の実施例のアドレス切替
え動作を説明するための構成を示す図、図５は本発明の
実施例のＴＲＧＵ管理テーブル（ａ）とＨＲＧＵ管理テ
ーブル（ｂ）の内容を示す図である。FIG. 1 is a diagram showing the configuration of a computer system including the address switching device of the present invention, and FIG. 2 is the configuration (a) and T of the TRGU of the RGCU included in the CPU of the present invention.
FIG. 3 is a diagram showing the configuration (b) of the RG, FIG. 3 is a diagram showing the configuration (a) of the HRGU and the configuration (b) of the HRG of the RGCU included in the CPU of the present invention, and FIG. 4 is the address switching of the embodiment of the present invention. FIG. 5 is a diagram showing a configuration for explaining the operation, and FIG. 5 is a diagram showing the contents of the TRGU management table (a) and the HRGU management table (b) according to the embodiment of the present invention.

【００２５】図１を参照すると、本実施の形態は、ＣＰ
Ｕ１と、ＩＣＵ２と、メモリ３とを含む。ＣＰＵ１は、
全ての処理の実行環境を保存するＲＧＣＵ４と、データ
バス５と、アドレスバス６と、一時記憶レジスタ７と、
ＡＬＵ８とを備えている。ＲＧＣＵ４は、タスクの処理
の実行環境を保存するＴＲＧＵ９と、タスク以外の処理
の実行環境を保存するＨＲＧＵ１０と、ＣＰＵ１の動作
内容を制御する制御レジスタ１１と、ソフトウェアを開
発するときに使用するデバッグレジスタ１２と、ＴＲＧ
Ｕ９、およびＨＲＧＵ１０に対してデータバス５、およ
びアドレスバス６へのアクセスを許可、または禁止する
制御装置１３とを備えている。メモリ３は、ＴＲＧＵ
９、およびＨＲＧＵ１０に実行環境を設定するＯＳ１４
と、タスクの実行環境の設定状況を示すＴＲＧＵ管理テ
ーブル１５と、タスク以外の処理の実行環境の設定状況
を示すＨＲＧＵ管理テーブル１６とを備えている。Referring to FIG. 1, this embodiment is based on CP
It includes U1, ICU2, and memory 3. CPU1
An RGCU 4, which stores the execution environment of all processes, a data bus 5, an address bus 6, a temporary storage register 7,
And ALU8. The RGCU 4 includes a TRGU 9 that saves an execution environment of a task process, an HRGU 10 that saves an execution environment of a process other than a task, a control register 11 that controls operation contents of the CPU 1, and a debug register used when developing software. 12 and TRG
The U9 and the HRGU 10 are provided with a control device 13 which permits or prohibits access to the data bus 5 and the address bus 6. Memory 3 is TRGU
9 and OS14 that sets the execution environment in HRGU10
And a TRGU management table 15 indicating the setting status of the task execution environment, and an HRGU management table 16 indicating the setting status of the execution environment of the processing other than the task.

【００２６】図２を参照すると、ＴＲＧＵ９は、タスク
の実行環境を保存するレジスタ群である複数のＴＲＧ２
２と、データバス５、およびアドレスバス６へのアクセ
スを許可されているＴＲＧ２２を識別するＴＲＧ番号を
保存するＴＲＧレジスタ２１と、ＣＰＵ１の動作内容を
示したり、動作内容を制御するフラグレジスタ３４とを
備えている。ＴＲＧ２２は、命令のオペランドに使用す
る汎用レジスタ３１と、メモリアドレスの計算に使用す
るアドレスレジスタ３２と、ＣＰＵ１がメモリから命令
をフェッチするアドレスを示す命令ポインタ３３と、内
部通信レジスタ３５と、命令キュー３６とを備えてい
る。Referring to FIG. 2, the TRGU 9 is composed of a plurality of TRGs 2 which are a group of registers for storing a task execution environment.
2, a TRG register 21 that stores a TRG number that identifies a TRG 22 that is permitted to access the data bus 5 and the address bus 6, and a flag register 34 that indicates the operation content of the CPU 1 and controls the operation content. Is equipped with. The TRG 22 includes a general-purpose register 31 used for an operand of an instruction, an address register 32 used for calculating a memory address, an instruction pointer 33 indicating an address at which the CPU 1 fetches an instruction from a memory, an internal communication register 35, and an instruction queue. 36 and.

【００２７】図３を参照すると、ＨＲＧＵ１０は、タス
ク、およびハードウェアによる割り込み以外の処理の実
行環境を保存するレジスタ群である複数の非割り込みレ
ジスタグループ２４と、ハードウェアによる割り込みの
処理の実行環境を保存するレジスタ群であるＩＲＧ２７
と、非割り込みレジスタグループ２４、およびＩＲＧ２
７を識別するＨＲＧ番号を保存するＨＲＧレジスタ２３
とを備えている。非割り込みレジスタグループ２４に
は、システム起動時にデータバス５、およびアドレスバ
ス６へのアクセスを許可するＳＲＧ２５と、システム起
動時にデータバス５、およびアドレスバス６へのアクセ
スを禁止するＨＲＧ２６との２種類がある。ＳＲＧ２
５、ＨＲＧ２６、およびＩＲＧ２７は、命令のオペラン
ドに使用する汎用レジスタ３１、メモリアドレスの計算
に使用するアドレスレジスタ３２、ＣＰＵ１がメモリか
らフェッチするアドレスを示す命令ポインタ３３、ＣＰ
Ｕ１の動作内容を示したり、動作内容を制御するフラグ
レジスタ３４と、内部通信レジスタ３５と、命令キュー
３６と、割り込み処理の先頭アドレスを保存するハンド
ラレジスタ３７とを備えている。Referring to FIG. 3, the HRGU 10 includes a plurality of non-interruption register groups 24, which are registers for storing an execution environment of tasks and processes other than interrupts by hardware, and an execution environment of interrupt processes by hardware. IRG27 which is a group of registers for storing
And non-interrupt register group 24, and IRG2
HRG register 23 for storing the HRG number identifying 7
It has and. There are two types of non-interruption register groups 24: an SRG 25 that allows access to the data bus 5 and the address bus 6 when the system is activated, and an HRG 26 that prohibits access to the data bus 5 and the address bus 6 when the system is activated. There is. SRG2
5, HRG 26, and IRG 27 are a general-purpose register 31 used for an operand of an instruction, an address register 32 used for calculating a memory address, an instruction pointer 33 indicating an address fetched from the memory by the CPU 1, and a CP.
A flag register 34 for indicating the operation content of U1 and controlling the operation content, an internal communication register 35, an instruction queue 36, and a handler register 37 for storing the start address of the interrupt processing are provided.

【００２８】図４を参照すると、制御装置１３は、ＴＲ
ＧＵ９、またはＨＲＧＵ１０に対してデータバス５、お
よびアドレスバス６へのアクセスを許可、または禁止す
る第１の切り替え手段４１と、ＴＲＧＵ９の中のＴＲＧ
２２、またはＨＲＧＵ１０の中の非割り込みレジスタグ
ループ２４、またはＩＲＧ２７に対してデータバス５、
およびアドレスバス６へのアクセスを許可、または禁止
する第２の切り替え手段４２とを備えている。Referring to FIG. 4, the controller 13 controls the TR
The first switching means 41 for permitting or prohibiting the access to the data bus 5 and the address bus 6 to the GU 9 or the HRGU 10 and the TRG in the TRGU 9
22 or a non-interrupting register group 24 in the HRGU 10 or a data bus 5 to the IRG 27.
And second switching means 42 for permitting or prohibiting access to the address bus 6.

【００２９】図５を参照すると、ＴＲＧＵ管理テーブル
１５は、タスクを識別するタスクＩＤを保存する領域
と、タスクの先頭アドレスであるタスクスタートアドレ
スを保存する領域と、タスクの状態を保存する領域と、
ＴＲＧ番号を保存する領域とを備えている。ＨＲＧＵ管
理テーブル１６は、割り込みを識別する割り込み番号を
保存する領域と、割り込み処理の先頭アドレスであるハ
ンドラアドレスを保存する領域とを備えている。Referring to FIG. 5, the TRGU management table 15 has an area for storing a task ID for identifying a task, an area for storing a task start address which is the start address of the task, and an area for storing the state of the task. ,
And an area for storing the TRG number. The HRGU management table 16 has an area for storing an interrupt number for identifying an interrupt and an area for storing a handler address which is a start address of interrupt processing.

【００３０】次に、図１を参照して本実施例の動作につ
いて詳細に説明する。Next, the operation of this embodiment will be described in detail with reference to FIG.

【００３１】システム起動時においては、第１の切り替
え手段４１は、ＨＲＧＵ１０に対してのみデータバス
５、およびアドレスバス６へのアクセスを許可し、ＴＲ
ＧＵ９に対しては禁止する。また、第２の切り替え手段
は、ＳＲＧ２５のＨＲＧ番号をＨＲＧレジスタ２３に保
存する。次に、第２の切り替え手段は、ＨＲＧレジスタ
２３にＨＲＧ番号が設定されている非割り込みレジスタ
グループ２２、すなわちＳＲＧ２５に対してのみデータ
バス５、およびアドレスバス６へのアクセスを許可し、
他の非割り込みレジスタグループ２２、およびＩＲＧ２
７に対しては禁止する。ＳＲＧ２５にはあらかじめＯＳ
１４の実行環境が保存されていて、システムが起動する
と、まずＯＳ１４が実行される。ＨＲＧＵ管理テーブル
１６にはあらかじめ割り込み番号と、それに対応するハ
ンドラアドレスが設定されている。ＯＳ１４は、ＨＲＧ
Ｕ管理テーブル１６を参照して、ハンドラアドレスをＩ
ＲＧ２７のハンドラレジスタ３７に設定する。また、Ｔ
ＲＧＵ管理テーブル１５にはあらかじめタスクＩＤと、
それに対応するスタートアドレスが保存されている。Ｏ
Ｓ１４は、ＴＲＧＵ管理テーブル１５を参照して、ＴＲ
Ｇ２２にタスクの処理の実行環境の初期設定を行う。さ
らに、ＯＳ１４は、ＴＲＧＵ管理テーブル１５にタスク
の状態と、ＴＲＧ番号を保存する。ＯＳ１４は、システ
ムの初期化処理が終わると、初期起動タスクの実行環境
を保存しているＴＲＧ２２のＴＲＧ番号をＴＲＧレジス
タ２１に設定する。第１の切り替え手段４１は、ＴＲＧ
Ｕ９に対してのみデータバス５、およびアドレスバス６
へのアクセスを許可し、ＨＲＧＵ１０に対しては禁止す
る。第２の切り替え手段４２は、ＴＲＧレジスタ２１に
ＴＲＧ番号が設定されているＴＲＧ２２に対してのみデ
ータバス５、およびアドレスバス６へのアクセスを許可
し、他のＴＲＧ２２に対しては禁止する。When the system is activated, the first switching means 41 permits only the HRGU 10 to access the data bus 5 and the address bus 6, and TR
It is prohibited for GU9. Also, the second switching means stores the HRG number of the SRG 25 in the HRG register 23. Next, the second switching means permits access to the data bus 5 and the address bus 6 only to the non-interruption register group 22 in which the HRG number is set in the HRG register 23, that is, the SRG 25,
Other non-interrupt register group 22, and IRG2
7 is prohibited. OS for SRG25 in advance
When the execution environment of 14 is saved and the system is started, the OS 14 is executed first. An interrupt number and a handler address corresponding to the interrupt number are set in advance in the HRGU management table 16. OS14 is HRG
Referring to the U management table 16, the handler address is set to I
Set in the handler register 37 of the RG 27. Also, T
In the RGU management table 15, the task ID and
The corresponding start address is stored. O
S14 refers to the TRGU management table 15
Initialize the execution environment of the task processing in G22. Further, the OS 14 stores the task status and the TRG number in the TRGU management table 15. When the system initialization process ends, the OS 14 sets the TRG number of the TRG 22 that stores the execution environment of the initial activation task in the TRG register 21. The first switching means 41 is a TRG
Data bus 5 and address bus 6 only for U9
Access to HRGU10 is prohibited. The second switching unit 42 permits access to the data bus 5 and the address bus 6 only to the TRG 22 having the TRG number set in the TRG register 21, and prohibits the other TRG 22.

【００３２】ＣＰＵ１が、ＯＳ１４の処理実行中におい
てタスク切り替えが発生すると、ＯＳ１４は、これから
実行しようとするタスクのタスクＩＤをＴＲＧＵ管理テ
ーブル１５から探し出し、今までのタスクの状態を調べ
る。タスクの状態が終了状態であった場合は、これから
実行しようとするタスクのＴＲＧ番号に該当するＴＲＧ
２３の命令ポインタにスタートアドレスを設定する。タ
スクの状態が実行可能状態、または待ち状態であった場
合は、命令ポインタの設定を行わない。次に、ＯＳ１４
は、今まで実行していたタスクの状態をこれからの状態
に変更する。また、これから実行しようとするタスクの
状態を実行状態にし、そのタスクの実行環境を保存して
いるＴＲＧ２３のＴＲＧ番号をＴＲＧレジスタ２１に保
存する。第１の切り替え手段４１は、ＴＲＧＵ９に対し
てのみデータバス５、およびアドレスバス６へのアクセ
スを許可し、ＨＲＧＵ１０に対しては禁止する。第２の
切り替え手段４２は、今まで実行していたＯＳ１４の実
行環境を保存しているＴＲＧ２３に対してデータバス
５、およびアドレスバス６へのアクセスを禁止し、ＴＲ
Ｇ２３に保存されたＴＲＧ番号のＴＲＧ２３に対しての
みデータバス５、およびアドレスバス６へのアクセスを
許可する。When task switching occurs while the CPU 1 is executing the processing of the OS 14, the OS 14 searches the TRGU management table 15 for the task ID of the task to be executed, and checks the status of the task so far. If the task is in the end state, the TRG corresponding to the TRG number of the task to be executed
The start address is set in the instruction pointer 23. If the task is in the ready state or the waiting state, the instruction pointer is not set. Next, OS14
Changes the state of the task that was being executed up to now. In addition, the state of the task to be executed is set to the execution state, and the TRG number of the TRG 23 that stores the execution environment of the task is stored in the TRG register 21. The first switching unit 41 permits only the TRGU 9 to access the data bus 5 and the address bus 6, and prohibits the HRGU 10 from accessing. The second switching unit 42 prohibits the TRG 23, which stores the execution environment of the OS 14 that has been executed up to now, from accessing the data bus 5 and the address bus 6, and TR
Only the TRG 23 having the TRG number stored in G23 is permitted to access the data bus 5 and the address bus 6.

【００３３】ＣＰＵ１が、タスクの処理実行中において
ＯＳ１４、またはソフトウェア割り込み処理に処理が移
行する場合は、第１の切り替え手段４１は、ＴＲＧＵ９
に対してデータバス５、およびアドレスバス６へのアク
セスを禁止し、ＨＲＧＵ１０に対してのみ許可する。第
２の切り替え手段４２は、これから実行しようとする割
り込み処理の実行環境を保存している非割り込みレジス
タグループ２４に対してのみデータバス５、およびアド
レスバス６へのアクセスを許可し、他の非割り込みレジ
スタグループ２４、およびＩＲＧ２７に対しては禁止す
る。When the CPU 1 transfers the processing to the OS 14 or the software interrupt processing during the execution of the task processing, the first switching means 41 causes the TRGU 9
Access to the data bus 5 and the address bus 6 is prohibited, and only the HRGU 10 is permitted. The second switching means 42 permits access to the data bus 5 and the address bus 6 only to the non-interruption register group 24 which stores the execution environment of the interrupt processing to be executed, and the other non-interruption register group 24. The interrupt register group 24 and IRG 27 are prohibited.

【００３４】ＣＰＵ１が、タスクの処理実行中において
ハードウェア割り込みが発生すると、ＩＣＵ２は、ハー
ドウェア割り込みが発生したことと、割り込み番号をＲ
ＧＣＵ４に通知する。第１の切り替え手段４１は、ＨＲ
ＧＵ１０に対してのみデータバス５、およびアドレスバ
ス６へのアクセスを許可し、ＴＲＧＵ９に対しては禁止
する。第２の切り替え手段４２は、ＩＣＵ２から通知さ
れた割り込み番号に対応する割り込み処理の実行環境を
保存しているＩＲＧ２７のＨＲＧ番号をＨＲＧレジスタ
２３に設定し、ＨＲＧレジスタ２３にＨＲＧ番号が設定
されたＩＲＧ２７のハンドラレジスタの内容を同じＩＲ
Ｇ２７の命令ポインタに転送する。次に、第２の切り替
え手段４２は、ＨＲＧレジスタ２３にＨＲＧ番号が設定
されたＩＲＧ２７に対してのみデータバス５、およびア
ドレスバス６へのアクセスを許可する。When the CPU 1 generates a hardware interrupt during execution of task processing, the ICU 2 indicates that the hardware interrupt has occurred and the interrupt number is R.
Notify GCU4. The first switching means 41 is an HR
Only the GU 10 is permitted to access the data bus 5 and the address bus 6, and the TRGU 9 is prohibited. The second switching unit 42 sets the HRG number of the IRG 27, which stores the execution environment of the interrupt process corresponding to the interrupt number notified from the ICU 2, in the HRG register 23, and the HRG number is set in the HRG register 23. The contents of the handler register of IRG27 are the same IR
Transfer to the instruction pointer of G27. Next, the second switching means 42 permits access to the data bus 5 and the address bus 6 only to the IRG 27 having the HRG number set in the HRG register 23.

【００３５】ＣＰＵ１がハードウェアによる割り込み処
理実行中において実行中の割り込みよりも優先度が高い
ハードウェア割り込みが発生すると、ＩＣＵ２は、ハー
ドウェア割り込みが発生したことと、割り込み番号をＲ
ＧＣＵ４に通知する。第１の切り替え手段４１は、ＩＣ
Ｕ２から割り込みの通知を受け取ると、引き続きＨＲＧ
Ｕ１０に対してのみデータバス５、およびアドレスバス
６へのアクセスを許可する。第２の切り替え手段４２
は、ＩＣＵ２から通知された割り込み番号に対応するＨ
ＲＧ番号をＨＲＧレジスタ２３に設定し、ＨＲＧレジス
タ２３にＨＲＧ番号が設定されたＩＲＧ２７のハンドラ
レジスタの内容を同じＩＲＧ２７の命令ポインタに転送
する。次に、第２の切り替え手段４２は、今まで実行し
ていた割り込み処理の実行環境を保存しているＩＲＧ２
７に対して、データバス５、およびアドレスバス６への
アクセスを禁止し、これから実行しようとする割り込み
処理の実行環境を保存しているＩＲＧ２７に対してのみ
許可する。優先度が高い割り込み処理が終了すると、第
２の切り替え手段４２は、それまで実行していた優先度
が高い割り込み処理の実行環境を保存しているＩＲＧ２
７に対してデータバス５、およびアドレスバス６へのア
クセスを禁止し、優先度が高いハードウェア割り込みが
発生したときに実行していた優先度が低い割り込み処理
の実行環境を保存しているＩＲＧ２７に対してのみ許可
する。If a hardware interrupt having a higher priority than the interrupt being executed occurs while the CPU 1 is executing interrupt processing by hardware, the ICU 2 indicates that the hardware interrupt has occurred and the interrupt number is R.
Notify GCU4. The first switching means 41 is an IC
When receiving the interrupt notification from U2, continue to HRG
Only U10 is permitted to access the data bus 5 and the address bus 6. Second switching means 42
Is the H corresponding to the interrupt number notified from ICU2.
The RG number is set in the HRG register 23, and the content of the handler register of the IRG 27 having the HRG number set in the HRG register 23 is transferred to the instruction pointer of the same IRG 27. Next, the second switching unit 42 saves the execution environment of the interrupt processing that has been executed so far, IRG2.
7, the access to the data bus 5 and the address bus 6 is prohibited, and only the IRG 27 which saves the execution environment of the interrupt process to be executed is permitted. When the interrupt processing with a high priority is completed, the second switching unit 42 saves the execution environment of the interrupt processing with a high priority that has been executed until then, IRG2.
Access to the data bus 5 and the address bus 6 are prohibited, and the IRG 27 that saves the execution environment of the low-priority interrupt processing that was being executed when the high-priority hardware interrupt occurred Only for.

【００３６】ＣＰＵ１がハードウェアによる割り込み以
外の割り込み処理実行中においてハードウェア割り込み
が発生すると、ＩＣＵ２は、ハードウェア割り込みが発
生したことと、割り込み番号をＲＧＣＵ４に通知する。
第１の切り替え手段４１は、ＩＣＵ２から割り込みの通
知を受け取ると、引き続きＨＲＧＵ１０に対してのみデ
ータバス５、およびアドレスバス６へのアクセスを許可
する。第２の切り替え手段４２は、ＩＣＵ２から通知さ
れた割り込み番号に対応するＩＲＧ２７のＨＲＧ番号を
ＨＲＧレジスタ２３に保存する。次に、第２の切り替え
手段４２は、今まで実行していた割り込み処理の実行環
境を保存しているＳＲＧ２５、またはＨＲＧ２６に対し
てデータバス５、およびアドレスバス６へのアクセスを
禁止し、ＨＲＧレジスタ２３にＨＲＧ番号が保存されて
いるＩＲＧ２７に対してのみ許可する。When a hardware interrupt occurs while the CPU 1 is executing an interrupt process other than an interrupt by hardware, the ICU 2 notifies the RGCU 4 of the occurrence of the hardware interrupt and the interrupt number.
Upon receiving the interrupt notification from the ICU 2, the first switching unit 41 subsequently permits only the HRGU 10 to access the data bus 5 and the address bus 6. The second switching means 42 stores the HRG number of the IRG 27 corresponding to the interrupt number notified from the ICU 2 in the HRG register 23. Next, the second switching unit 42 prohibits the SRG 25 or the HRG 26, which stores the execution environment of the interrupt processing that has been executed up to now, from accessing the data bus 5 and the address bus 6, and the HRG. Only the IRG 27 whose HRG number is stored in the register 23 is permitted.

【００３７】次に、具体例を用いて本実施例の動作を説
明する。図６は具体的な実施例を説明するためのＲＧＣ
ＵのＴＲＧＵの構成（ａ）とＨＲＧＵの構成（ｂ）を示
す図、図７は具体的な実施例を説明するためのＲＧＣＵ
の動作シーケンスを示す図である。Next, the operation of this embodiment will be described using a specific example. FIG. 6 is an RGC for explaining a specific embodiment.
The figure which shows the structure (a) of TRGU of U and the structure (b) of HRGU, FIG. 7 is RGCU for demonstrating a concrete Example.
FIG. 7 is a diagram showing an operation sequence of FIG.

【００３８】図６に示すように、例えば、メモリにはＯ
Ｓ１４、タスクＡ、タスクＢ、割り込み処理Ｃ、割り込
み処理Ｄがロードされているとする。タスクＡよりもタ
スクＢのほうが優先度が高く、割り込み処理Ｃはハード
ウェア割り込みＣによって、割り込み処理Ｄはハードウ
ェア割り込みＤによって起動される。割り込みＣよりも
割り込みＤのほうが優先度が高い。As shown in FIG. 6, for example, the memory has O
S14, task A, task B, interrupt processing C, and interrupt processing D are loaded. The task B has a higher priority than the task A, and the interrupt process C is activated by the hardware interrupt C and the interrupt process D is activated by the hardware interrupt D. Interrupt D has a higher priority than interrupt C.

【００３９】図７に示すように、システム起動時（ステ
ップＡ１）においては、第１の切り替え手段４１は、Ｈ
ＲＧＵ１０に対してのみデータバス５、およびアドレス
バス６へのアクセスを許可し、ＴＲＧＵ９に対しては禁
止する。また、第２の切り替え手段４２は、ＳＲＧ２５
のＨＲＧ番号をＨＲＧレジスタ２３に保存する。次に、
第２の切り替え手段４２は、ＨＲＧレジスタ２３にＨＲ
Ｇ番号が設定されているＳＲＧ２５に対してデータバス
５、およびアドレスバス６へのアクセスを許可し、他の
非割り込みレジスタグループ２４、およびＩＲＧ２７に
対しては禁止する。ＳＲＧ２５にはあらかじめＯＳ１４
の実行環境が保存されていて、システムが起動すると、
まずＯＳ１４が実行される。ＯＳ１４は、ＨＲＧＵ管理
テーブル１６を参照して、ハンドラアドレスをＨＲＧ２
６のハンドラレジスタ３７に設定する。また、ＯＳ１４
は、ＴＲＧＵ管理テーブル１５を参照して、ＴＲＧ２２
に実行環境の初期設定を行う。さらに、ＯＳ１４は、Ｔ
ＲＧＵ管理テーブル１５においてタスクの状態と、ＴＲ
Ｇ番号を保存する。As shown in FIG. 7, when the system is activated (step A1), the first switching means 41 is set to H level.
Only the RGU 10 is permitted to access the data bus 5 and the address bus 6, and the TRGU 9 is prohibited. In addition, the second switching means 42 uses the SRG 25.
The HRG number of the above is stored in the HRG register 23. next,
The second switching means 42 stores the HR in the HRG register 23.
Access to the data bus 5 and the address bus 6 is permitted for the SRG 25 in which the G number is set, and prohibited for the other non-interruption register groups 24 and the IRG 27. OS14 is installed in advance in SRG25.
If the execution environment of is saved and the system starts,
First, the OS 14 is executed. The OS 14 refers to the HRGU management table 16 and sets the handler address to HRG2.
6 in the handler register 37. Also, OS14
Refers to the TRGU management table 15, and TRG22
Initialize the execution environment to. Further, the OS 14
The task status and TR in the RGU management table 15
Save the G number.

【００４０】タスクＡは初期起動タスクであり、ＯＳ１
４は、システムの初期化処理が終わると、タスクＡを起
動する（ステップＡ２）。この時、ＯＳ１４は、タスク
Ａの実行環境を保存しているＴＲＧ５１のＴＲＧ番号を
ＴＲＧレジスタ２１に設定する。第１の切り替え手段４
１は、ＴＲＧＵ９に対してのみデータバス５、およびア
ドレスバス６へのアクセスを許可し、ＨＲＧＵ１０に対
しては禁止する。第２の切り替え手段４２は、ＴＲＧレ
ジスタ２１にＴＲＧ番号が設定されているタスクＡの実
行環境を保存しているＴＲＧ５１に対してのみデータバ
ス５、およびアドレスバス６へのアクセスを許可し、他
のＴＲＧ２２に対しては禁止する。Task A is an initial activation task, and OS1
When the system initialization process is completed, 4 activates task A (step A2). At this time, the OS 14 sets the TRG number of the TRG 51 storing the execution environment of the task A in the TRG register 21. First switching means 4
1 permits access to the data bus 5 and the address bus 6 only to the TRGU 9 and prohibits access to the HRGU 10. The second switching unit 42 permits access to the data bus 5 and the address bus 6 only to the TRG 51 which stores the execution environment of the task A in which the TRG number is set in the TRG register 21, and other It is prohibited to TRG22.

【００４１】タスクＡがタスクＢを起動するシステムコ
ールを発行する（ステップＡ３）と、タスクＡからＯＳ
１４に処理が移行する。この時、割り込み命令を実行す
ることによってタスクＡからＯＳ１４に処理が移行す
る。割り込み命令実行の際に、第１の切り替え手段４１
は、ＴＲＧＵ９に対してデータバス５、およびアドレス
バス６へのアクセスを禁止し、ＨＲＧＵ１０に対しては
許可する。第２の切り替え手段４２は、ＨＲＧレジスタ
２６にＨＲＧ番号が設定されているＯＳ１４の実行環境
を保存しているＳＲＧ２５に対してのみデータバス５、
およびアドレスバス６へのアクセスを許可し、他の非割
り込みレジスタグループ２４、およびＩＲＧ２７に対し
ては禁止する。When task A issues a system call for activating task B (step A3), task A activates the OS.
The processing shifts to 14. At this time, the process is transferred from the task A to the OS 14 by executing the interrupt instruction. When executing the interrupt instruction, the first switching means 41
Prohibits the TRGU 9 from accessing the data bus 5 and the address bus 6, and permits the HRGU 10 to do so. The second switching means 42 is provided with the data bus 5, only for the SRG 25 storing the execution environment of the OS 14 in which the HRG number is set in the HRG register 26.
And the access to the address bus 6 is permitted, and the other non-interruption register group 24 and the IRG 27 are prohibited.

【００４２】ＯＳ１４はタスクＢを起動するシステムコ
ールを実行するが、実行中にハードウェア割り込みＣが
発生する（ステップＡ４）と、ＯＳ１４から割り込み処
理Ｃに処理が移行する。割り込みＣが発生した際に、Ｉ
ＣＵ２は、ハードウェア割り込みが発生したことと、割
り込みＣの割り込み番号をＲＧＣＵ４に通知する。第１
の切り替え手段４１は、ＩＣＵ２からハードウェア割り
込みの通知を受け取ると、引き続きＨＲＧＵ１０に対し
てのみデータバス５、およびアドレスバス６へのアクセ
スを許可する。第２の切り替え手段４２は、ＩＣＵ２か
ら通知された割り込み番号から割り込み処理Ｃの実行環
境を保存しているＩＲＧ５３のＨＲＧ番号を求めてＨＲ
Ｇレジスタ２３に保存する。次に、第２の切り替え手段
４２は、ＯＳ１４の実行環境を保存しているＳＲＧ２５
に対してデータバス５、およびアドレスバス６へのアク
セスを禁止し、ＨＲＧレジスタ２３にＨＲＧ番号が保存
されている割り込み処理Ｃの実行環境を保存したＩＲＧ
５３に対してのみ許可する。The OS 14 executes a system call that activates the task B. If a hardware interrupt C occurs during execution (step A4), the process shifts from the OS 14 to the interrupt processing C. When interrupt C occurs, I
The CU2 notifies the RGCU4 of the occurrence of the hardware interrupt and the interrupt number of the interrupt C. First
When receiving the notification of the hardware interrupt from the ICU 2, the switching means 41 continues to allow only the HRGU 10 to access the data bus 5 and the address bus 6. The second switching unit 42 obtains the HRG number of the IRG 53 storing the execution environment of the interrupt processing C from the interrupt number notified from the ICU 2 and calculates the HR.
Save in G register 23. Next, the second switching unit 42 uses the SRG 25 that stores the execution environment of the OS 14.
Access to the data bus 5 and the address bus 6 is prohibited, and the execution environment of the interrupt processing C in which the HRG number is stored in the HRG register 23 is stored in the IRG.
Only allow 53.

【００４３】割り込み処理Ｃが終了する（ステップＡ
５）と、割り込み処理ＣからＯＳ１４に処理が移行す
る。第１の切り替え手段４１は、引き続きＨＲＧＵ１０
に対してのみデータバス５、およびアドレスバス６への
アクセスを許可する。第２の切り替え手段４２は、ＯＳ
１４の実行環境を保存しているＳＲＧ２５のＨＲＧ番号
をＨＲＧレジスタ２３に保存する。次に、第２の切り替
え手段４２は、割り込み処理Ｃの実行環境を保存してい
るＩＲＧ５３に対してデータバス５、およびアドレスバ
ス６へのアクセスを禁止し、ＨＲＧレジスタ２３にＨＲ
Ｇ番号が保存されているＯＳ１４の実行環境を保存した
ＳＲＧ２５に対してのみ許可する。The interrupt processing C ends (step A)
5), the processing shifts from the interrupt processing C to the OS 14. The first switching means 41 continues to operate the HRGU 10
Access to the data bus 5 and the address bus 6 is permitted. The second switching means 42 is an OS
The HRG number of the SRG 25 storing the 14 execution environments is stored in the HRG register 23. Next, the second switching means 42 prohibits the IRG 53, which stores the execution environment of the interrupt processing C, from accessing the data bus 5 and the address bus 6, and causes the HRG register 23 to store the HR.
Only the SRG 25 storing the execution environment of the OS 14 in which the G number is stored is permitted.

【００４４】ＯＳ１４は、タスクＢを起動するシステム
コールを実行し、タスクＢを終了状態から実行可能状態
に状態遷移させる。この時、タスクＡ、およびタスクＢ
は、ともに実行可能であるが、タスクＢの方がタスクＡ
よりも優先度が高いので、ＣＰＵの割り当ては、タスク
ＡからタスクＢに移りタスク切り替えが発生する（ステ
ップＡ６）。ＯＳ１４は、タスクＡを実行可能状態に、
タスクＢを実行状態に状態遷移させる。次に、ＯＳ１４
は、ＴＲＧＵ管理テーブル１５を参照して、タスクＢの
実行環境を保存しているＴＲＧ５２の命令ポインタにス
タートアドレスを設定し、タスクＢの実行環境を保存し
ているＴＲＧ５２のＴＲＧ番号をＴＲＧレジスタ２１に
設定する。第１の切り替え手段４１は、ＴＲＧＵ９に対
してのみデータバス５、およびアドレスバス６へのアク
セスを許可し、ＨＲＧＵ１０に対しては禁止する。第２
の切り替え手段４２は、ＴＲＧレジスタ２１にＴＲＧ番
号が設定されているタスクＢの実行環境を保存している
ＴＲＧ５２に対してのみデータバス５、およびアドレス
バス６へのアクセスを許可し、他のＴＲＧ２２に対して
は禁止する。The OS 14 executes a system call that activates the task B, and transitions the task B from the end state to the ready state. At this time, task A and task B
Can be executed together, but task B has task A
Since the priority is higher than that of the CPU, the CPU allocation shifts from the task A to the task B, and task switching occurs (step A6). The OS 14 puts the task A in the executable state,
The task B is transited to the execution state. Next, OS14
Refers to the TRGU management table 15 and sets the start address to the instruction pointer of the TRG 52 which stores the execution environment of the task B, and sets the TRG number of the TRG 52 which stores the execution environment of the task B to the TRG register 21. Set to. The first switching unit 41 permits only the TRGU 9 to access the data bus 5 and the address bus 6, and prohibits the HRGU 10 from accessing. Second
Switching means 42 permits access to the data bus 5 and the address bus 6 only to the TRG 52 which stores the execution environment of the task B in which the TRG number is set in the TRG register 21, and the other TRG 22. Are prohibited.

【００４５】タスクＢが自タスクを待ち状態にするよう
なシステムコールを発行する（ステップＡ７）と、タス
クＢからＯＳ１４に処理が移行する。この時、割り込み
命令を実行することによってタスクＢからＯＳ１４に処
理が移行する。割り込み命令実行の際に、第１の切り替
え手段４１は、ＴＲＧＵ９に対してデータバス５、およ
びアドレスバス６へのアクセスを禁止し、ＨＲＧＵ１０
に対しては許可する。第２の切り替え手段４２は、ＨＲ
Ｇレジスタ２３にＨＲＧ番号が設定されているＯＳ１４
の実行環境を保存しているＳＲＧ２５に対してのみデー
タバス５、およびアドレスバス６へのアクセスを許可
し、他の非割り込みレジスタグループ２４、およびＩＲ
Ｇ２７に対しては禁止する。When the task B issues a system call that puts its task in a waiting state (step A7), the process shifts from the task B to the OS 14. At this time, the process shifts from the task B to the OS 14 by executing the interrupt instruction. When executing the interrupt instruction, the first switching unit 41 prohibits the TRGU 9 from accessing the data bus 5 and the address bus 6, and the HRGU 10
To allow. The second switching means 42 uses the HR
OS14 in which the HRG number is set in the G register 23
The access bus to the data bus 5 and the address bus 6 is permitted only to the SRG 25 which saves the execution environment of the other non-interrupt register group 24, and IR.
It is prohibited for G27.

【００４６】ＯＳ１４は、タスクＢを待ち状態にするシ
ステムコールを実行し、タスクＢを実行状態から待ち状
態に状態遷移させる。この時、ＣＰＵ１の割り当ては、
タスクＢからタスクＡに移りタスク切り替えが発生する
（ステップＡ８）。ＯＳ１４は、タスクＡを実行状態
に、タスクＢを待ち状態に状態遷移させる。また、ＯＳ
１４は、タスクＡの実行環境を保存しているＴＲＧ５１
のＴＲＧ番号をＴＲＧレジスタ２１に設定する。第１の
切り替え手段４１は、ＴＲＧＵ９に対してのみデータバ
ス５、およびアドレスバス６へのアクセスを許可し、Ｈ
ＲＧＵ１０に対しては禁止する。第２の切り替え手段４
２は、ＴＲＧレジスタ２１にＴＲＧ番号が設定されてい
るタスクＡの実行環境を保存しているＴＲＧ５１に対し
てのみデータバス５、およびアドレスバス６へのアクセ
スを許可し、他のＴＲＧ２２に対しては禁止する。The OS 14 executes a system call that puts the task B in the waiting state, and changes the state of the task B from the running state to the waiting state. At this time, the allocation of CPU1 is
From task B to task A, task switching occurs (step A8). The OS 14 transitions the task A to the running state and the task B to the waiting state. Also, the OS
14 is a TRG 51 that stores the execution environment of task A
The TRG number of No. is set in the TRG register 21. The first switching unit 41 permits only the TRGU 9 to access the data bus 5 and the address bus 6, and H
It is prohibited for RGU10. Second switching means 4
2 permits access to the data bus 5 and the address bus 6 only to the TRG 51 which stores the execution environment of the task A in which the TRG number is set in the TRG register 21, and to the other TRG 22. Is prohibited.

【００４７】タスクＡが実行中にハードウェア割り込み
Ｄが発生する（ステップＡ９）と、タスクＡから割り込
み処理Ｄに処理が移行する。割り込みＤが発生した際
に、ＩＣＵ２は、ハードウェア割り込みが発生したこと
と、割り込みＤの割り込み番号をＲＧＣＵ４に通知す
る。第１の切り替え手段４１は、ＩＣＵ２からハードウ
ェア割り込みの通知を受け取ると、ＴＲＧＵ９に対して
データバス５、およびアドレスバス６へのアクセスを禁
止し、ＨＲＧＵ１０に対してのみ許可する。第２の切り
替え手段４２は、ＩＣＵ２から通知された割り込み番号
から割り込み処理Ｄの実行環境を保存しているＩＲＧ５
４のＨＲＧ番号を求めてＨＲＧレジスタ２３に保存す
る。次に、第２の切り替え手段４２は、ＯＳ１４の実行
環境を保存しているＳＲＧ２５に対してデータバス５、
およびアドレスバス６へのアクセスを禁止し、ＨＲＧレ
ジスタ２３にＨＲＧ番号が保存されている割り込み処理
Ｄの実行環境を保存しているＩＲＧ５４に対してのみ許
可する。When the hardware interrupt D is generated during the execution of the task A (step A9), the process shifts from the task A to the interrupt process D. When the interrupt D occurs, the ICU 2 notifies the RGCU 4 of the occurrence of the hardware interrupt and the interrupt number of the interrupt D. When receiving the notification of the hardware interrupt from the ICU 2, the first switching unit 41 prohibits the TRGU 9 from accessing the data bus 5 and the address bus 6, and permits only the HRGU 10. The second switching unit 42 saves the execution environment of the interrupt process D from the interrupt number notified from the ICU 2 IRG5.
The HRG number of 4 is obtained and stored in the HRG register 23. Next, the second switching means 42 sends the data bus 5 to the SRG 25 which stores the execution environment of the OS 14.
Also, access to the address bus 6 is prohibited, and only the IRG 54 that stores the execution environment of the interrupt process D in which the HRG number is stored in the HRG register 23 is permitted.

【００４８】割り込み処理Ｄが終了する（ステップＡ１
０）と、割り込み処理ＤからタスクＡに処理が移行す
る。第１の切り替え手段４１は、ＨＲＧＵ１０に対して
のみデータバス５、およびアドレスバス６へのアクセス
を許可し、ＴＲＧＵ９に対しては禁止する。第２の切り
替え手段４２は、タスクＡの実行環境を保存しているＴ
ＲＧ５１のＴＲＧ番号をＴＲＧレジスタ２１に保存す
る。次に、第２の切り替え手段４２は、ＴＲＧレジスタ
２１にＴＲＧ番号が保存されているタスクＡの実行環境
を保存しているＴＲＧ５１に対してのみデータバス５、
およびアドレスバス６へのアクセスを許可し、他のＴＲ
Ｇ２２に対しては禁止する。The interrupt processing D ends (step A1)
0), the processing shifts from the interrupt processing D to the task A. The first switching means 41 permits only the HRGU 10 to access the data bus 5 and the address bus 6, and prohibits the TRGU 9 from accessing. The second switching unit 42 stores the execution environment of the task A in T
The TRG number of the RG 51 is saved in the TRG register 21. Next, the second switching means 42 only uses the data bus 5 for the TRG 51 that stores the execution environment of the task A in which the TRG number is stored in the TRG register 21.
And access to the address bus 6 and other TR
It is prohibited for G22.

【００４９】タスクＡが実行中にハードウェアによる割
り込みＣが発生する（ステップＡ１１）と、タスクＡか
ら割り込み処理Ｃに処理が移行する。割り込みＣが発生
した際に、ＩＣＵ２は、ハードウェア割り込みが発生し
たことと、割り込みＣの割り込み番号をＲＧＣＵ４に通
知する。第１の切り替え手段４１は、ＩＣＵ２からハー
ドウェア割り込みの通知を受け取ると、ＴＲＧＵ９に対
してデータバス５、およびアドレスバス６へのアクセス
を禁止し、ＨＲＧＵ１０に対してのみ許可する。第２の
切り替え手段４２は、ＩＣＵ２から通知された割り込み
番号から割り込み処理Ｃの実行環境を保存しているＩＲ
Ｇ５３のＨＲＧ番号を求めてＨＲＧレジスタ２３に保存
する。次に、第２の切り替え手段４２は、ＯＳ１４の実
行環境を保存しているＳＲＧ２５に対してデータバス
５、およびアドレスバス６へのアクセスを禁止し、ＨＲ
Ｇレジスタ２３にＨＲＧ番号が保存されている割り込み
処理Ｃの実行環境を保存しているＩＲＧ５３に対しての
み許可する。When a hardware interrupt C occurs during execution of task A (step A11), the process shifts from task A to interrupt process C. When the interrupt C occurs, the ICU 2 notifies the RGCU 4 of the occurrence of the hardware interrupt and the interrupt number of the interrupt C. When receiving the notification of the hardware interrupt from the ICU 2, the first switching unit 41 prohibits the TRGU 9 from accessing the data bus 5 and the address bus 6, and permits only the HRGU 10. The second switching unit 42 saves the execution environment of the interrupt processing C from the interrupt number notified from the ICU 2
The HRG number of G53 is obtained and stored in the HRG register 23. Next, the second switching means 42 prohibits the SRG 25, which stores the execution environment of the OS 14, from accessing the data bus 5 and the address bus 6, and the HR
Only the IRG 53 that stores the execution environment of the interrupt process C in which the HRG number is stored in the G register 23 is permitted.

【００５０】割り込み処理Ｃが実行中にハードウェア割
り込みＤが発生する（ステップＡ１２）と、割り込み処
理Ｃから割り込み処理Ｄに処理が移行する。割り込みＤ
が発生した際に、ＩＣＵ２は、ハードウェア割り込みが
発生したことと、割り込みＤの割り込み番号をＲＧＣＵ
４に通知する。第１の切り替え手段４１は、ＩＣＵ２か
らハードウェア割り込みの通知を受け取ると、引き続き
ＨＲＧＵ１０に対してのみデータバス５、およびアドレ
スバス６へのアクセスを許可する。第２の切り替え手段
４２は、ＩＣＵ２から通知された割り込み番号から割り
込み処理Ｄの実行環境を保存しているＩＲＧ５４のＨＲ
Ｇ番号を求めてＨＲＧレジスタ２３に保存する。次に、
第２の切り替え手段４２は、割り込み処理Ｃの実行環境
を保存しているＩＲＧ５３に対してデータバス５、およ
びアドレスバス６へのアクセスを禁止し、ＨＲＧレジス
タ２３にＨＲＧ番号が保存されている割り込み処理Ｄの
実行環境を保存しているＩＲＧ５４に対してのみ許可す
る。When the hardware interrupt D occurs while the interrupt processing C is being executed (step A12), the processing shifts from the interrupt processing C to the interrupt processing D. Interrupt D
When an ICU2 occurs, the ICU2 indicates that a hardware interrupt has occurred and the interrupt number of the interrupt D.
Notify 4. When the first switching unit 41 receives the notification of the hardware interrupt from the ICU 2, the first switching unit 41 subsequently permits only the HRGU 10 to access the data bus 5 and the address bus 6. The second switching unit 42 is the HR of the IRG 54 that stores the execution environment of the interrupt process D from the interrupt number notified from the ICU 2.
The G number is obtained and stored in the HRG register 23. next,
The second switching unit 42 prohibits the IRG 53, which stores the execution environment of the interrupt processing C, from accessing the data bus 5 and the address bus 6, and interrupts in which the HRG number is stored in the HRG register 23. Only the IRG 54 storing the execution environment of the process D is permitted.

【００５１】割り込み処理Ｄが終了する（ステップＡ１
３）と、割り込み処理Ｄから割り込み処理Ｃに処理が移
行する。第１の切り替え手段４１は、引き続きＨＲＧＵ
１０に対してのみデータバス５、およびアドレスバス６
へのアクセスを許可する。第２の切り替え手段４２は、
割り込み処理Ｃの実行環境を保存しているＩＲＧ５３の
ＨＲＧ番号をＨＲＧレジスタ２３に保存する。次に、第
２の切り替え手段は、ＨＲＧレジスタ２３にＨＲＧ番号
が保存されている割り込み処理Ｃの実行環境を保存して
いるＩＲＧ５３に対してのみデータバス５、およびアド
レスバス６へのアクセスを許可し、他の非割り込みレジ
スタグループ２４、およびＩＲＧ２７に対しては禁止す
る。The interrupt processing D ends (step A1).
3), the processing shifts from the interrupt processing D to the interrupt processing C. The first switching means 41 continues to be HRGU
Data bus 5 and address bus 6 only for 10
Allow access to. The second switching means 42 is
The HRG number of the IRG 53 that stores the execution environment of the interrupt processing C is stored in the HRG register 23. Next, the second switching means permits the access to the data bus 5 and the address bus 6 only to the IRG 53 that stores the execution environment of the interrupt processing C in which the HRG number is stored in the HRG register 23. However, the other non-interrupt register group 24 and IRG 27 are prohibited.

【００５２】割り込み処理Ｃが終了する（ステップＡ１
４）と、割り込み処理ＣからタスクＡに処理が移行す
る。第１の切り替え手段４１は、ＴＲＧＵ９に対しての
みデータバス５、およびアドレスバス６へのアクセスを
許可し、ＨＲＧＵ１０に対しては禁止する。第２の切り
替え手段４２は、タスクＡの実行環境を保存しているＴ
ＲＧ５１のＴＲＧ番号をＴＲＧレジスタ２１に保存す
る。次に、第２の切り替え手段４２は、ＴＲＧレジスタ
２１にＴＲＧ番号が保存されているタスクＡの実行環境
を保存しているＴＲＧ５１に対してのみデータバス５、
およびアドレスバス６へのアクセスを許可し、他のＴＲ
Ｇ２２に対しては禁止する。The interrupt processing C ends (step A1)
4), the processing shifts from the interrupt processing C to the task A. The first switching unit 41 permits only the TRGU 9 to access the data bus 5 and the address bus 6, and prohibits the HRGU 10 from accessing. The second switching unit 42 stores the execution environment of the task A in T
The TRG number of the RG 51 is saved in the TRG register 21. Next, the second switching means 42 only uses the data bus 5 for the TRG 51 that stores the execution environment of the task A in which the TRG number is stored in the TRG register 21.
And access to the address bus 6 and other TR
It is prohibited for G22.

【００５３】次に、本発明の他の実施例について図面を
参照して詳細に説明する。図８は本発明の他の実施例の
アドレス切替え動作を説明するための構成を示す図、図
９は具体的な実施例を説明するためのＲＧＣＵのＴＲＧ
Ｕの構成（ａ）とＨＲＧＵの構成（ｂ）を示す図、図１
０はＴＲＧＵ管理テーブル（ａ）とＨＲＧＵ管理テーブ
ル（ｂ）の内容を示す図、図１１はアドレス切替え動作
を説明するフローチャートである。Next, another embodiment of the present invention will be described in detail with reference to the drawings. FIG. 8 is a diagram showing a configuration for explaining an address switching operation of another embodiment of the present invention, and FIG. 9 is a TRG of RGCU for explaining a specific embodiment.
The figure which shows the structure (a) of U and the structure (b) of HRGU, FIG.
0 is a diagram showing the contents of the TRGU management table (a) and the HRGU management table (b), and FIG. 11 is a flow chart for explaining the address switching operation.

【００５４】図８を参照すると、本実施例は、制御装置
１３が、図４に示された制御装置１３の構成に加え、第
３の切り替え手段４３を有する点で異なる。Referring to FIG. 8, this embodiment is different in that the control device 13 has a third switching means 43 in addition to the configuration of the control device 13 shown in FIG.

【００５５】第３の切り替え手段は、これから実行しよ
うとするタスクがＴＲＧＵ９に保存されていないとき、
ＴＲＧ２２の中から１つを選択して実行環境を書き換え
る。または、これから実行しようとする割り込み処理の
実行環境がＨＲＧＵ１０に保存されていないとき、非割
り込みレジスタグループ２４、またはＩＲＧ２７の中か
ら１つを選択して実行環境を書き換える。The third switching means, when the task to be executed from now on is not stored in TRGU9,
One of the TRGs 22 is selected to rewrite the execution environment. Alternatively, when the execution environment of the interrupt process to be executed is not stored in the HRGU 10, one of the non-interrupt register group 24 or the IRG 27 is selected to rewrite the execution environment.

【００５６】図１０を参照すると、本実施例は、（ａ）
のＴＲＧＵ管理テーブル１７が、図５に示されたＴＲＧ
Ｕ管理テーブル１５の構成に加え、退避アドレスを保存
する領域を有する点で異なる。また、（ｂ）のＨＲＧＵ
管理テーブル１８が、図５に示されたＨＲＧＵ管理テー
ブル１６の構成に加え、ＨＲＧ番号を保存する領域と、
置き換えフラグを保存する領域を有する点で異なる。With reference to FIG. 10, this embodiment is provided with (a)
TRGU management table 17 of the TRG shown in FIG.
In addition to the configuration of the U management table 15, it is different in that it has an area for storing a save address. In addition, (b) HRGU
In addition to the configuration of the HRGU management table 16 shown in FIG. 5, the management table 18 has an area for storing an HRG number,
The difference is that it has an area for storing the replacement flag.

【００５７】退避アドレスを保存する領域は、タスクの
実行環境がＴＲＧＵ９に保存されていない場合、実行環
境を保存している領域のアドレスを保存する。The area for saving the save address saves the address of the area for saving the execution environment when the execution environment of the task is not saved in the TRGU 9.

【００５８】ＨＲＧ番号を保存する領域は、ハードウェ
ア割り込みが発生した場合、または割り込み命令を実行
した時、その割り込み番号に対応する割り込み処理の実
行環境が保存されているＨＲＧ番号を保存する。The area for storing the HRG number stores the HRG number in which the execution environment of the interrupt process corresponding to the interrupt number is stored when a hardware interrupt occurs or when an interrupt instruction is executed.

【００５９】置き換えフラグを保存する領域は、これか
ら実行しようとする割り込み処理の実行環境がＨＲＧＵ
１０に保存されていなければ、ＳＲＧ２５、またはＨＲ
Ｇ２６の中の１つを選択して、内容をこれから実行しよ
うとする割り込み処理の実行環境に置き換えるが、この
時、置き換え対象にするかどうかを示すデータを保存す
る。In the area for storing the replacement flag, the execution environment of the interrupt processing to be executed is HRGU.
SRG25 or HR if not stored in 10
One of G26 is selected to replace the contents with the execution environment of the interrupt process to be executed, but at this time, data indicating whether or not to replace is saved.

【００６０】本実施例の動作を図面を参照して詳細に説
明する。The operation of this embodiment will be described in detail with reference to the drawings.

【００６１】本実施例における第１の切り替え手段４
１、および第２の切り替え手段４２の動作は、図４に示
された実施例の第１の切り替え手段４１、および第２の
切り替え手段４２の動作と同一のため、説明は省略す
る。First switching means 4 in this embodiment
The operations of the first and second switching means 42 are the same as the operations of the first switching means 41 and the second switching means 42 of the embodiment shown in FIG.

【００６２】図４に示された実施例では、ＲＧＣＵ４に
全ての処理の実行環境が保存されているとしていた。本
実施例では、ＲＧＣＵ４に全ての処理の実行環境を保存
できない場合、これから実行しようとする処理の実行環
境がＲＧＣＵ４に保存されていなければ、ＴＲＧ２２、
またはＳＲＧ２５、またはＨＲＧ２６の中の１つを選択
して、内容をこれから実行しようとする処理の実行環境
に置き換える。In the embodiment shown in FIG. 4, the execution environment for all the processes is stored in the RGCU 4. In this embodiment, if the execution environment of all the processes cannot be saved in the RGCU 4, if the execution environment of the process to be executed is not saved in the RGCU 4, the TRG 22,
Alternatively, one of the SRG 25 and the HRG 26 is selected and the contents are replaced with the execution environment of the process to be executed.

【００６３】図１１は、これから実行しようとする処理
の実行環境がＲＧＣＵ４に保存されていなければ、ＴＲ
Ｇ２２、またはＳＲＧ２５、またはＨＲＧ２６の中の１
つを選択して、内容をこれから実行しようとする処理の
実行環境に置き換えるフローを示す図である。すなわ
ち、これから実行しようとするタスクのタスクＩＤを実
行環境管理テーブルから探し出す（ステップＢ１）。選
択されたタスクの状態が終了状態を判断して（ステップ
Ｂ２）、終了していれば、これから実行しようとするタ
スクのスタートアドレスを命令ポインタに設定する（ス
テップＢ３）。また、選択されたタスクの状態が終了し
ているか、または、スタートアドレスを命令ポインタに
設定したなら、タスクの状態を変更する（ステップＢ
４）。変更後、これから実行しようとするタスクのＴＲ
Ｇ番号をＴＲＧレジスタに設定する（ステップＢ５）。FIG. 11 shows TR if the execution environment of the process to be executed is not stored in RGCU4.
G22, or SRG25, or 1 in HRG26
It is a figure which shows the flow which selects one and replaces the content with the execution environment of the process which is about to be executed. That is, the task ID of the task to be executed is searched for from the execution environment management table (step B1). The state of the selected task is judged to be the end state (step B2), and if it is finished, the start address of the task to be executed is set in the instruction pointer (step B3). If the state of the selected task is completed or if the start address is set in the instruction pointer, the state of the task is changed (step B
4). TR of the task to be executed after the change
The G number is set in the TRG register (step B5).

【００６４】次に、具体例について説明する。図７のシ
ステムでシステム起動時（ステップＡ１）においては、
第１の切り替え手段４１は、ＨＲＧＵ１０に対してのみ
データバス５、およびアドレスバス６へのアクセスを許
可し、ＴＲＧＵ９に対しては禁止する。また、第２の切
り替え手段４２は、ＳＲＧ２５のＨＲＧ番号をＨＲＧレ
ジスタ２３に保存する。次に、第２の切り替え手段４２
は、ＨＲＧレジスタ２３にＨＲＧ番号が設定されている
ＳＲＧ２５に対してデータバス５、およびアドレスバス
６へのアクセスを許可し、他の非割り込みレジスタグル
ープ２４、およびＩＲＧ２７に対しては禁止する。ＳＲ
Ｇ２５にはあらかじめＯＳ１４の実行環境が保存されて
いて、システムが起動すると、まずＯＳ１４が実行され
る。ＯＳ１４は、図９、１０に示すＨＲＧＵ管理テーブ
１８を参照して、ハンドラアドレスをＩＲＧ２７のハン
ドラアドレスレジスタ２３に設定する。この時、割り込
み処理Ｃの実行環境をＨＲＧ番号が＃４のＩＲＧ６３
に、割り込み処理Ｆの実行環境をＨＲＧ番号が＃５のＩ
ＲＧ６４に設定し、割り込み処理Ｄの実行環境はＨＲＧ
Ｕ１０に設定されない。また、ＯＳ１４は、ＴＲＧＵ管
理テーブル１７を参照して、ＴＲＧ２２に実行環境の初
期設定を行う。この時、タスクＡの実行環境をＴＲＧ番
号が＃１のＴＲＧ６１に、タスクＥの実行環境をＴＲＧ
番号が＃２のＴＲＧ６２に設定し、タスクＢの実行環境
はＴＲＧＵ９に設定されない。さらに、ＯＳ１４は、Ｔ
ＲＧＵ管理テーブル１７においてタスクの状態と、ＴＲ
Ｇ番号を保存する。Next, a specific example will be described. At the system startup (step A1) in the system of FIG. 7,
The first switching means 41 permits only the HRGU 10 to access the data bus 5 and the address bus 6, and prohibits the TRGU 9 from accessing. Further, the second switching means 42 stores the HRG number of the SRG 25 in the HRG register 23. Next, the second switching means 42
Permits access to the data bus 5 and the address bus 6 for the SRG 25 having the HRG number set in the HRG register 23, and prohibits the other non-interruption register group 24 and the IRG 27. SR
The execution environment of the OS 14 is stored in G25 in advance, and when the system is started, the OS 14 is first executed. The OS 14 refers to the HRGU management table 18 shown in FIGS. 9 and 10 and sets the handler address in the handler address register 23 of the IRG 27. At this time, the execution environment of the interrupt processing C is set to the IRG63 with the HRG number # 4.
And the execution environment of the interrupt processing F is I with the HRG number # 5.
Set to RG64 and the execution environment of interrupt processing D is HRG
Not set to U10. Further, the OS 14 refers to the TRGU management table 17 and initializes the execution environment in the TRG 22. At this time, the execution environment of task A is TRG 61 with TRG number # 1 and the execution environment of task E is TRG 61
No. 2 is set in TRG 62, and the execution environment of task B is not set in TRGU 9. Further, the OS 14
In the RGU management table 17, the task status and TR
Save the G number.

【００６５】タスク切り替えが発生（ステップＡ６）し
た際に、ＯＳ１４は、タスクＢのタスクＩＤをＴＲＧＵ
管理テーブル１７から探し出し、ＴＲＧ番号の項を参照
すると、ＴＲＧＵ９にタスクＢの実行環境が保存されて
いないことが判る。第３の切り替え手段４３は、ＴＲＧ
２２の中から１つを選択して、実行環境を書き換える。
例えばＴＲＧ番号が＃２のＴＲＧ６２を選択して、タス
クＢの実行環境を設定する。When task switching occurs (step A6), the OS 14 sets the task ID of task B to TRGU.
By searching the management table 17 and referring to the item of TRG number, it is found that the execution environment of task B is not saved in TRGU9. The third switching means 43 is a TRG.
Select one from 22 and rewrite the execution environment.
For example, the TRG 62 whose TRG number is # 2 is selected, and the execution environment of the task B is set.

【００６６】割り込みＤが発生(ステップＡ９)した際
に、ＩＣＵ２は、ハードウェア割り込みが発生したこと
と、割り込みＤの割り込み番号をＲＧＣＵ４に通知す
る。第１の切り替え手段４１は、ＩＣＵ２からハードウ
ェア割り込みの通知を受け取りと、ＴＲＧＵ９に対して
データバス５、およびアドレスバス６へのアクセスを禁
止し、ＨＲＧＵ１０に対してのみ許可する。第２の切り
替え手段４２は、ＩＣＵ２から通知された割り込み番号
をＨＲＧＵ管理テーブル１８から探し出し、ＨＲＧ番号
の項を参照すると、ＨＲＧＵ１０に割り込み処理Ｄの実
行環境が保存されていないことが判る。第３の設定手段
４３は、ＩＲＧ２７の中から１つを選択して実行環境を
書き換える。この時、ＨＲＧＵ管理テーブル１８の置き
換えフラグの項を参照して、置き換え対象になっている
ものを選択する。例えばＨＲＧ番号が＃５のＩＲＧ６４
を選択して、割り込み処理Ｄの実行環境を設定する。When the interrupt D occurs (step A9), the ICU 2 notifies the RGCU 4 of the occurrence of the hardware interrupt and the interrupt number of the interrupt D. Upon receiving the hardware interrupt notification from the ICU 2, the first switching unit 41 prohibits the TRGU 9 from accessing the data bus 5 and the address bus 6, and permits only the HRGU 10. The second switching unit 42 searches the HRGU management table 18 for the interrupt number notified from the ICU 2 and refers to the HRG number section to find that the execution environment of the interrupt process D is not stored in the HRGU 10. The third setting means 43 selects one from the IRGs 27 and rewrites the execution environment. At this time, the item to be replaced is selected by referring to the replacement flag item of the HRGU management table 18. For example, IRG64 with HRG number # 5
Is selected to set the execution environment of the interrupt processing D.

【００６７】本実施例では、全てのタスク、および割り
込み処理の実行環境をＲＧＣＵ４に設定できない時、実
行環境を設定できなかったタスク、または割り込み処理
については、実行する前にＴＲＧ２３、ＩＲＧ２７、ま
たは非割り込みレジスタグループ２４を書き換えて実行
環境を設定する。このため、タスクの数がＴＲＧレジス
タ２３の数よりも多い場合、ハードウェアによる割り込
み処理の数がＩＲＧレジスタ２７の数よりも多い場合、
または、ソフトウェアによる割り込み処理の数が、非割
り込みレジスタグループ２４の数よりも多い場合でも、
高速なアドレス切り替えができる。In this embodiment, when the execution environment of all tasks and interrupt processing cannot be set in the RGCU4, the tasks for which the execution environment could not be set or interrupt processing are TRG23, IRG27 or non-executed before execution. The interrupt register group 24 is rewritten to set the execution environment. Therefore, if the number of tasks is larger than the number of TRG registers 23, or if the number of interrupt processing by hardware is larger than the number of IRG registers 27,
Or, even if the number of interrupt processes by software is larger than the number of non-interrupt register groups 24,
High-speed address switching is possible.

【００６８】本実施例は、実行環境がＲＧＣＵ４に設定
されていない場合は、ＴＲＧ２３、ＩＲＧ２７、または
非割り込みレジスタグループ２４を書き換えて実行環境
を設定するので、タスクの数がＴＲＧレジスタ２３の数
よりも多い場合、ハードウェアによる割り込み処理の数
がＩＲＧレジスタ２７の数よりも多い場合、または、ソ
フトウェアによる割り込み処理の数が、非割り込みレジ
スタグループ２４の数よりも多い場合でも、高速なアド
レス切り替えができるという新たな効果を有する。In this embodiment, when the execution environment is not set to RGCU4, the TRG 23, the IRG 27, or the non-interruption register group 24 is rewritten to set the execution environment. Therefore, the number of tasks is greater than the number of TRG registers 23. If the number of interrupt processes by hardware is greater than the number of IRG registers 27 or the number of interrupt processes by software is greater than the number of non-interrupt register groups 24, high-speed address switching is possible. It has the new effect of being able to.

【００６９】[0069]

【発明の効果】第１の効果は、タスク切り替えが発生し
た際に、今まで実行していたタスクの実行環境を退避せ
ずに高速にアドレスを切り替えることができることにあ
る。この結果、アドレス切り替えに要する時間が短く、
システム全体の処理速度が向上する。The first effect is that when a task switch occurs, the address can be switched at high speed without saving the execution environment of the task that has been executed so far. As a result, the time required for address switching is short,
The processing speed of the entire system is improved.

【００７０】その理由は、タスクごとに使用するレジス
タ群が異なるのでアドレス切り替えの際に、今まで実行
していたタスクの実行環境をメモリに退避しないためで
ある。The reason is that the register used for each task is different, and therefore the execution environment of the task that has been executed until now is not saved in the memory when the address is switched.

【００７１】第２の効果は、ハードウェアによる割り込
み処理実行中において、実行中のものよりも優先度が低
いハードウェア割り込みが発生した際に、割り込み処理
からタスク、またはＯＳの処理に移らずに次の割り込み
処理を実行することができることにある。この結果、シ
ステム全体の処理速度が向上する。The second effect is that during execution of interrupt processing by hardware, when a hardware interrupt having a lower priority than the one being executed occurs, interrupt processing does not shift to task or OS processing. The next interrupt processing can be executed. As a result, the processing speed of the entire system is improved.

【００７２】その理由は、ハードウェアによる割り込み
処理が使用するレジスタ群と、タスク、およびＯＳが使
用するレジスタ群が異なるのでハードウェアによる割り
込みの処理からタスクの処理、またはＯＳの処理に移ら
ずに次の割り込み処理を実行するためである。The reason is that the register group used by the interrupt processing by the hardware is different from the register group used by the task and the OS, so that the interrupt processing by the hardware does not shift to the task processing or the OS processing. This is to execute the next interrupt process.

【００７３】第３の効果は、以前に実行して待ち状態に
なっているタスクの処理を実行する場合、命令キューに
命令を取り込まないで処理を実行することにある。この
結果、システム全体の処理速度が向上する。The third effect is that, when the processing of the task that has been executed and is in the waiting state is executed, the processing is executed without fetching the instruction into the instruction queue. As a result, the processing speed of the entire system is improved.

【００７４】その理由は、タスクごとに命令キューを備
えているので前回に実行した際に先取りして命令キュー
に入っている命令をそのまま実行するためである。The reason for this is that the instruction queue is provided for each task, and therefore the instruction in the instruction queue is pre-executed when it is executed last time and is executed as it is.

【００７５】第４の効果は、スタックの領域にそれまで
実行していた処理に戻るための戻り番地やフラグを退避
する領域を用意しなくてもよいことである。この結果、
スタックの使用領域を小さくすることができる。The fourth effect is that it is not necessary to prepare an area for saving a return address and a flag for returning to the processing executed up to that point in the area of the stack. As a result,
The used area of the stack can be reduced.

【００７６】その理由は、タスクが使用するレジスタ群
と、割り込み処理が使用するレジスタ群が異なるため、
スタックに戻り番地やフラグを退避しないためである。The reason is that the register group used by the task and the register group used by the interrupt process are different.
This is because the return address and flag are not saved in the stack.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明のアドレス切替え装置を含むコンピュー
タシステムの構成を示す図である。FIG. 1 is a diagram showing a configuration of a computer system including an address switching device of the present invention.

【図２】本発明のＣＰＵに含まれるＲＧＣＵのＴＲＧＵ
の構成（ａ）とＴＲＧの構成（ｂ）を示す図である。FIG. 2 TRGU of RGCU included in CPU of the present invention
2A is a diagram showing the configuration (a) of FIG.

【図３】本発明のＣＰＵに含まれるＲＧＣＵのＨＲＧＵ
の構成（ａ）とＨＲＧの構成（ｂ）を示す図である。FIG. 3 HRGU of RGCU included in CPU of the present invention
2A is a diagram showing the configuration (a) of FIG. 2 and the configuration (b) of HRG.

【図４】本発明の実施例のアドレス切替え動作を説明す
るための構成を示す図である。FIG. 4 is a diagram showing a configuration for explaining an address switching operation according to an embodiment of the present invention.

【図５】本発明の実施例のＴＲＧＵ管理テーブル（ａ）
とＨＲＧＵ管理テーブル（ｂ）の内容を示す図である。FIG. 5 is a TRGU management table (a) according to the embodiment of this invention.
It is a figure which shows the content of the HRGU management table (b).

【図６】本発明の具体的な実施例を説明するためのＲＧ
ＣＵのＴＲＧＵの構成（ａ）とＨＲＧＵの構成（ｂ）を
示す図である。FIG. 6 is an RG for explaining a specific embodiment of the present invention.
It is a figure which shows the structure (a) of TRGU of CU, and the structure (b) of HRGU.

【図７】本発明の具体的な実施例を説明するためのＲＧ
ＣＵの動作シーケンスを示す図である。FIG. 7 is an RG for explaining a specific embodiment of the present invention.
It is a figure which shows the operation sequence of CU.

【図８】本発明の他の実施例のアドレス切替え動作を説
明するための構成を示す図である。FIG. 8 is a diagram showing a configuration for explaining an address switching operation according to another embodiment of the present invention.

【図９】本発明の他の具体的な実施例を説明するための
ＲＧＣＵのＴＲＧＵの構成（ａ）とＨＲＧＵの構成
（ｂ）を示す図である。FIG. 9 is a diagram showing the configuration (a) of the TRGU of the RGCU and the configuration (b) of the HRGU for explaining another specific example of the present invention.

【図１０】本発明の他の実施例のＴＲＧＵ管理テーブル
（ａ）とＨＲＧＵ管理テーブル（ｂ）の内容を示す図で
ある。FIG. 10 is a diagram showing the contents of a TRGU management table (a) and an HRGU management table (b) according to another embodiment of the present invention.

【図１１】本発明の他の実施例のアドレス切替え動作を
説明するフローチャートである。FIG. 11 is a flowchart illustrating an address switching operation according to another embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ ＣＰＵ ２ 割り込み制御ユニット（ＩＣＵ） ３ メモリ ４ レジスタグループ制御ユニット（ＲＧＣＵ） ５ データバス ６ アドレスバス ７ 一時記憶レジスタ ８ 算術論理演算部（ＡＬＵ） ９ タスクレジスタグループユニット（ＴＲＧＵ） １０ ハンドラレジスタグループユニット（ＨＲＧ
Ｕ） １１ 制御レジスタ １２ デバッグレジスタ １３ 制御装置 １４ 基本ソフトウェア（ＯＳ） １５ ＴＲＧＵ管理テーブル １６ ＨＲＧＵ管理テーブル ２１ ＴＲＧレジスタ ２２ タスクレジスタグループ（ＴＲＧ） ２３ ＨＲＧレジスタ ２４ 非割り込みレジスタグループ ２５ スタートレジスタグループ（ＳＲＧ） ２６ ハンドラレジスタグループ（ＨＲＧ） ２７ 割り込みレジスタグループ（ＩＲＧ） ３１ 汎用レジスタ ３２ アドレスレジスタ ３３ 命令ポインタ ３４ フラグレジスタ ３５ 内部通信レジスタ ３６ 命令キュー ３７ ハンドラレジスタ ４１ 第１の切り替え手段 ４２ 第２の切り替え手段 ４３ 第３の切り替え手段1 CPU 2 Interrupt Control Unit (ICU) 3 Memory 4 Register Group Control Unit (RGCU) 5 Data Bus 6 Address Bus 7 Temporary Storage Register 8 Arithmetic Logic Operation Unit (ALU) 9 Task Register Group Unit (TRGU) 10 Handler Register Group Unit (HRG
U) 11 control register 12 debug register 13 control device 14 basic software (OS) 15 TRGU management table 16 HRGU management table 21 TRG register 22 task register group (TRG) 23 HRG register 24 non-interruption register group 25 start register group (SRG) 26 Handler register group (HRG) 27 Interrupt register group (IRG) 31 General-purpose register 32 Address register 33 Instruction pointer 34 Flag register 35 Internal communication register 36 Instruction queue 37 Handler register 41 First switching means 42 Second switching means 43 3 switching means

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 9/46 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) G06F 9/46

Claims (15)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ＣＰＵと、割り込み制御ユニットと、Ｏ
Ｓと、メモリと、一時記憶レジスタと、データバスと、
アドレスバスとを有するコンピュータシステムの高速ア
ドレス切り替え装置において、 タスク処理の実行環境を保存するタスクレジスタグルー
プユニットと、 タスク以外の処理の実行環境を保存するハンドラレジス
タグループユニットと、 前記タスクレジスタグループユニットと前記ハンドラレ
ジスタグループユニットに対してデータバスおよびアド
レスバスへのアクセスを制御する制御装置と、 前記ＯＳが前記タスクレジスタグループユニットと前記
ハンドラレジスタグループユニットに実行環境を設定し
た後、前記タスクレジスタグループユニットの情報を管
理するタスクレジスタグループユニット管理テーブル
と、前記ハンドラレジスタグループユニットの情報を管
理するハンドラレジスタグループユニット管理テーブル
とを個別に備えている前記メモリとを有し、 前記タスク以外の処理の実行環境を保存するハンドラレ
ジスタグループユニットが、 システム起動時にデータバスおよびアドレスバスへのア
クセスを許可する１つのスタートレジスタグループと、
システム起動時にデータバスおよびアドレスバスへのア
クセスを禁止する複数のハンドラレジスタグループを含
み、タスクおよびハードウェアによる割り込み以外の処
理の実行環境を保存するレジスタ群である複数の非割り
込みレジスタグループと、 ハードウェアによる割り込みの処理の実行環境を保存す
るレジスタ群である割り込みレジスタグループと、 非割り込みレジスタグループおよび割り込みレジスタグ
ループを識別するハンドラレジスタグループ番号を保存
するハンドラレジスタグループレジスタとを有し、 タスクの実行環境の設定状況を示し、タスクを識別する
タスクＩＤを保存する領域と、タスクの先頭アドレスで
あるタスクスタートアドレスを保存する領域と、タスク
の状態を保存する領域と、タスクレジスタグループ番号
を保存する領域と、待避アドレスを保存する領域を有す
るタスクレジスタグループユニット管理テーブルと、タ
スク以外の処理の実行環境の設定状況を示し、割り込み
を識別する割り込み番号を保存する領域と、割り込みの
先頭アドレスであるハンドラアドレスを保存する領域と
ハンドラレジスタグループ番号を保存する領域と、置き
換えフラグを保存する領域を有するハンドラレジスタグ
ループユニット管理テーブルとを備えているメモリを有
することを特徴とする高速アドレス切り替え装置。1. A CPU, an interrupt control unit, and an O
S, a memory, a temporary storage register, a data bus,
In a high-speed address switching device of a computer system having an address bus, a task register group unit for saving the execution environment of task processing, a handler register group unit for saving the execution environment of processing other than tasks, and the task register group unit, A control device for controlling access to a data bus and an address bus to the handler register group unit; and the task register group unit after the OS sets an execution environment in the task register group unit and the handler register group unit. The task register group unit management table for managing information of the above and the handler register group unit management table for managing information of the handler register group unit are individually provided. Handorare which comprises the have a memory that stores an execution environment for processing other than the task
The transistor group unit has access to the data bus and address bus at system startup.
One start register group that allows access,
Data bus and address bus access at system startup
Includes multiple handler register groups that prohibit access.
, Tasks and hardware other than interrupts
A non-allocated register group that stores the
Register register and saves the execution environment for handling interrupts by hardware.
Interrupt register group, which is a group of registers, and non-interrupt register group and interrupt register group.
Stores the handler register group number that identifies the loop
It has a handler register group register that indicates the task execution environment setting status and identifies the task.
The area to save the task ID and the start address of the task
An area to store a task start address and the task
Area for saving the state of the task register group number
And an area for saving the save address.
Task register group unit management table
The status of the execution environment settings for processes other than disk
Area that stores the interrupt number that identifies the
An area to save the handler address that is the top address
Area to store the handler register group number
Handler register having an area for saving the replacement flag
A high-speed address switching device having a memory provided with a loop unit management table . 【請求項２】 前記タスク処理の実行環境を保存するタ
スクレジスタグループユニットが、 命令のオペランドに使用する汎用レジスタと、メモリア
ドレスの計算に使用するアドレスレジスタと、ＣＰＵが
メモリから命令をフェッチするアドレスを示す命令ポイ
ンタと、ＣＰＵとの内部通信レジスタと、先取りした命
令を格納する命令キューを含み、タスクの処理の実行環
境を保存するレジスタ群である複数のタスクレジスタグ
ループと、 データバスおよびアドレスバスへのアクセスが許可され
ているタスクレジスタグループを識別するタスクレジス
タグループ番号を保存するタスクレジスタグループレジ
スタと、 ＣＰＵの動作状態を示したり、動作内容を制御するフラ
グレジスタとを有する請求項１記載の高速アドレス切り
替え装置。2. A task register group unit for storing the execution environment of the task processing, a general-purpose register used for an operand of an instruction, an address register used for calculating a memory address, and an address at which a CPU fetches an instruction. , A plurality of task register groups, which are register groups for storing the execution environment of the task processing, including an instruction pointer that indicates the CPU, an internal communication register with the CPU, and an instruction queue that stores the prefetched instruction, and a data bus and an address bus. 2. A task register group register that stores a task register group number that identifies a task register group that is permitted to access the memory, and a flag register that indicates the operating state of the CPU and controls the operation content. High-speed address switching device. 【請求項３】 前記タスクレジスタグループが、 命令のオペランドに使用する汎用レジスタと、 メモリアドレスの計算に使用するアドレスレジスタと、 ＣＰＵがメモリから命令をフェッチするアドレスを示す
命令ポインタと、 ＣＰＵの動作を示したり、動作内容を制御するフラグレ
ジスタと、 ＣＰＵとの内部通信レジスタと、 先取りした命令を格納する命令キューとを有する請求項
２記載の高速アドレス切り替え装置。3. The task register group includes: a general-purpose register used as an operand of an instruction, an address register used for calculating a memory address, an instruction pointer indicating an address at which a CPU fetches an instruction from a memory, and an operation of the CPU. 3. The high-speed address switching device according to claim 2, further comprising: a flag register for indicating or indicating operation contents, an internal communication register with the CPU, and an instruction queue for storing prefetched instructions. 【請求項４】 前記スタートレジスタグループが、 命令のオペランドに使用する汎用レジスタと、 メモリアドレスの計算に使用するアドレスレジスタと、 ＣＰＵがメモリから命令をフェッチするアドレスを示す
命令ポインタと、 ＣＰＵの動作を示したり、動作内容を制御するフラグレ
ジスタと、 ＣＰＵとの内部通信レジスタと、 先取りした命令を格納する命令キューと、 割り込み処理の先頭アドレスを保存するハンドラレジス
タとを有する請求項１記載の高速アドレス切り替え装
置。4. The start register group includes: a general-purpose register used as an operand of an instruction, an address register used for calculating a memory address, an instruction pointer indicating an address at which the CPU fetches an instruction from a memory, and an operation of the CPU. 2. The high-speed according to claim 1, further comprising: a flag register for indicating or indicating operation contents, an internal communication register with the CPU, an instruction queue for storing a prefetched instruction, and a handler register for storing a start address of interrupt processing. Address switching device. 【請求項５】 前記ハンドラレジスタグループが、 命令のオペランドに使用する汎用レジスタと、 メモリアドレスの計算に使用するアドレスレジスタと、 ＣＰＵがメモリから命令をフェッチするアドレスを示す
命令ポインタと、 ＣＰＵの動作を示したり、動作内容を制御するフラグレ
ジスタと、 ＣＰＵとの内部通信レジスタと、 先取りした命令を格納する命令キューと、 割り込み処理の先頭アドレスを保存するハンドラレジス
タとを有する請求項１記載の高速アドレス切り替え装
置。5. The handler register group includes: a general-purpose register used for an operand of an instruction, an address register used for calculation of a memory address, an instruction pointer indicating an address at which the CPU fetches an instruction from a memory, and an operation of the CPU. 2. The high-speed according to claim 1, further comprising: a flag register for indicating or indicating operation contents, an internal communication register with the CPU, an instruction queue for storing a prefetched instruction, and a handler register for storing a start address of interrupt processing. Address switching device. 【請求項６】 前記割り込みレジスタグループが、 命令のオペランドに使用する汎用レジスタと、 メモリアドレスの計算に使用するアドレスレジスタと、 ＣＰＵがメモリから命令をフェッチするアドレスを示す
命令ポインタと、 ＣＰＵの動作を示したり、動作内容を制御するフラグレ
ジスタと、 ＣＰＵとの内部通信レジスタと、 先取りした命令を格納する命令キューと、 割り込み処理の先頭アドレスを保存するハンドラレジス
タとを有する請求項１記載の高速アドレス切り替え装
置。6. The interrupt register group includes: a general-purpose register used as an operand of an instruction, an address register used for calculation of a memory address, an instruction pointer indicating an address at which a CPU fetches an instruction from a memory, and an operation of the CPU. 2. The high-speed according to claim 1, further comprising: a flag register for indicating or indicating operation contents, an internal communication register with the CPU, an instruction queue for storing a prefetched instruction, and a handler register for storing a start address of interrupt processing. Address switching device. 【請求項７】 前記制御装置が、 前記タスクレジスタグループユニットと前記ハンドラレ
ジスタグループユニットに対してデータバスおよびアド
レスバスへのアクセスを許可または禁止する第１の切り
替え手段と、 前記タスクレジスタグループユニットの中のタスクレジ
スタグループまたは前記ハンドラレジスタグループユニ
ットの中の非割り込みレジスタグループまたは割り込み
レジスタグループに対してデータバスおよびアドレスバ
スへのアクセスを許可または禁止する第２の切り替え手
段とを有する請求項１記載の高速アドレス切り替え装
置。7. The first switching means for permitting or prohibiting access to a data bus and an address bus to the task register group unit and the handler register group unit, the control device comprising: And a second switching means for permitting or prohibiting access to the data bus and the address bus to the task register group in the unit or the non-interrupt register group or the interrupt register group in the handler register group unit. High-speed address switching device. 【請求項８】 前記制御装置が、 前記ＯＳが、タスク切り替えが発生すると、これから実
行しようとするタスクのタスクＩＤから実行環境を保存
しているタスクレジスタグループのタスクレジスタグル
ープ番号をタスクレジスタグループレジスタに設定し、
タスクレジスタグループレジスタにタスクレジスタグル
ープ番号が設定されると、 タスクレジスタグループユニットに対してのみデータバ
スおよびアドレスバスへのアクセスを許可し、ハンドラ
レジスタグループユニットに対しては禁止する第１の切
り替え手段と、 次に、タスクレジスタグループレジスタに設定されたタ
スクレジスタグループ番号のタスクレジスタグループに
対してのみデータバスおよびアドレスバスへのアクセス
を許可する第２の切り替え手段を有する請求項１記載の
高速アドレス切り替え装置。8. The control device, when the OS causes task switching, sets the task register group number of the task register group storing the execution environment from the task ID of the task to be executed from now on. Set to
When a task register group number is set in the task register group register, access to the data bus and address bus is permitted only to the task register group unit and prohibited to the handler register group unit. 2. The high-speed address according to claim 1, further comprising second switching means for permitting access to the data bus and the address bus only for the task register group having the task register group number set in the task register group register. Switching device. 【請求項９】 前記制御装置が、 ソフトウェアによる割り込みが発生すると、ＣＰＵから
割り込み番号を受け取り、 ハンドラレジスタグループユニットに対してのみデータ
バスおよびアドレスバスへのアクセスを許可し、タスク
レジスタグループユニットに対しては禁止する第１の切
り替え手段と、 次に、割り込み番号からこれから実行しようとする割り
込み処理の実行環境を保存しているスタートレジスタグ
ループ、またはハンドラレジスタグループのハンドラレ
ジスタグループ番号を求めてハンドラレジスタグループ
レジスタに設定し、ハンドラレジスタグループレジスタ
に設定されたハンドラレジスタグループ番号のスタート
レジスタグループまたはハンドラレジスタグループに対
してのみデータバスおよびアドレスバスへのアクセスを
許可する第２の切り替え手段を有する請求項１記載の高
速アドレス切り替え装置。9. The control device receives an interrupt number from a CPU when a software interrupt occurs, permits access to a data bus and an address bus only to a handler register group unit, and allows a task register group unit to access. First switching means to be prohibited, and then, from the interrupt number, the handler register group number of the start register group or the handler register group in which the execution environment of the interrupt processing to be executed is stored is obtained and the handler register is obtained. Access to the data bus and address bus only for the start register group or the handler register group that is set in the group register and the handler register group number set in the handler register group register The high-speed address switching device according to claim 1, further comprising a second switching means for permitting the access. 【請求項１０】 前記制御装置が、 ハードウェアによる割り込みが発生すると、割込み制御
ユニットから割り込み番号を受け取り、 ハンドラレジスタグループユニットに対してのみデータ
バスおよびアドレスバスへのアクセスを許可し、タスク
レジスタグループユニットに対しては禁止する第１の切
り替え手段と、 次に、割り込み番号からこれから実行しようとする割り
込み処理の実行環境を保存している割り込みレジスタグ
ループのハンドラレジスタグループ番号をハンドラレジ
スタグループレジスタに設定し、ハンドラレジスタグル
ープレジスタに設定されたハンドラレジスタグループ番
号の割り込みレジスタグループに対してのみデータバス
およびアドレスバスへのアクセスを許可する第２の切り
替え手段を有する請求項１記載の高速アドレス切り替え
装置。10. The control device receives an interrupt number from an interrupt control unit when a hardware interrupt occurs, and permits only a handler register group unit to access a data bus and an address bus. The first switching means for prohibiting the unit and the handler register group number of the interrupt register group which stores the execution environment of the interrupt processing to be executed from the interrupt number are set in the handler register group register. 2. The high-speed system according to claim 1, further comprising second switching means for permitting access to the data bus and the address bus only to the interrupt register group having the handler register group number set in the handler register group register. Address switching device. 【請求項１１】 請求項１記載の高速アドレス切り替え
装置において、 前記タスクレジスタグループユニットと、前記ハンドラ
レジスタグループユニットと、前記制御装置とに加え、
さらに、前記ＣＰＵの動作内容を制御する制御レジスタ
と、ソフトウェアを開発するときに使用するデバッグレ
ジスタとを備えているレジスタグループ制御ユニットを
有することを特徴とする高速アドレス切り替え装置。In high-speed address switching device 11. The method of claim 1, wherein said task register group unit, and the handler register group unit, in addition to said controller,
Furthermore, high-speed address switching device characterized by having <br/> control register controls the operation content of the CPU, and register group control unit and a debug register used in the development of software. 【請求項１２】 前記制御装置が、 前記タスクレジスタグループユニットと前記ハンドラレ
ジスタグループユニットに対してデータバスおよびアド
レスバスへのアクセスを許可または禁止する第１の切り
替え手段と、 前記タスクレジスタグループユニットの中のタスクレジ
スタグループまたは前記ハンドラレジスタグループユニ
ットの中の非割り込みレジスタグループまたは割り込み
レジスタグループに対してデータバスおよびアドレスバ
スへのアクセスを許可または禁止する第２の切り替え手
段と、 これから実行しようとするタスクがタスクレジスタグル
ープユニットに保存されていないとき、タスクレジスタ
グループの中から１つを選択して実行環境を書き換える
第３の切り替え手段を有する請求項１１記載の高速アド
レス切り替え装置。12. The control device includes first switching means for permitting or prohibiting access to a data bus and an address bus for the task register group unit and the handler register group unit, and the task register group unit. Second switching means for permitting or prohibiting access to the data bus and the address bus to the task register group in the inside or the non-interruption register group or the interrupt register group in the handler register group unit, and an attempt to execute from now on 12. The high-speed address switching device according to claim 11, further comprising third switching means for rewriting the execution environment by selecting one of the task register groups when the task is not stored in the task register group unit. . 【請求項１３】 前記制御装置が、 前記タスクレジスタグループユニットと前記ハンドラレ
ジスタグループユニットに対してデータバスおよびアド
レスバスへのアクセスを許可または禁止する第１の切り
替え手段と、 前記タスクレジスタグループユニットの中のタスクレジ
スタグループまたは前記ハンドラレジスタグループユニ
ットの中の非割り込みレジスタグループまたは割り込み
レジスタグループに対してデータバスおよびアドレスバ
スへのアクセスを許可または禁止する第２の切り替え手
段と、 これから実行しようとする割り込み処理の実行環境がハ
ンドラレジスタグループユニットに保存されていないと
き、非割り込みレジスタグループ、または割り込みレジ
スタグループの中から１つを選択して実行環境を書き換
える第３の切り替え手段を有する請求項１１記載の高速
アドレス切り替え装置。13. The control device includes first switching means for permitting or prohibiting access to a data bus and an address bus to the task register group unit and the handler register group unit, and the task register group unit. Second switching means for permitting or prohibiting access to the data bus and the address bus to the task register group in the inside or the non-interruption register group or the interrupt register group in the handler register group unit, and an attempt to execute from now on A third switch for rewriting the execution environment by selecting one from the non-interruption register group or the interrupt register group when the execution environment for interrupt processing is not saved in the handler register group unit 12. The high-speed address switching device according to claim 11, further comprising: 【請求項１４】 前記制御装置が、 タスク切り替えが発生した際に、前記ＯＳが、タスクの
タスクＩＤをタスクレジスタグループユニット管理テー
ブルから探し出し、タスクレジスタグループ番号の項を
参照して、タスクレジスタグループユニットにタスクの
実行環境が保存されていないことを判定し、 タスクレジスタグループユニットに対してのみデータバ
スおよびアドレスバスへのアクセスを許可し、ハンドラ
レジスタグループユニットに対しては禁止する第１の切
り替え手段と、 次に、タスクレジスタグループレジスタに設定されたタ
スクレジスタグループ番号のタスクレジスタグループに
対してのみデータバスおよびアドレスバスへのアクセス
を許可する第２の切り替え手段と、 タスクレジスタグループの中から１つを選択して、実行
環境を書き換え、タスクの実行環境を設定する第３の切
り替え手段を有する請求項１１記載の高速アドレス切り
替え装置。14. The control device searches the task register group unit management table for the task ID of a task when the task switching occurs, and the task register group number is referred to by referring to the task register group number item. The first switch that determines that the task execution environment is not stored in the unit, permits access to the data bus and address bus only for the task register group unit, and prohibits it for the handler register group unit. Means, and second switching means for permitting access to the data bus and the address bus only to the task register group having the task register group number set in the task register group register, and from the task register group Select one, Rewrite line environment, high-speed address switching device according to claim 11 having a third switching means for setting a task execution environment. 【請求項１５】 前記制御装置が、 割り込みが発生した際に、割込み制御ユニットが、ハー
ドウェア割り込みが発生したことと、割り込みの割り込
み番号をレジスタグループ制御ユニットに通知し、 割込み制御ユニットからハードウェア割り込みの通知を
受け取り、タスクレジスタグループユニットに対してデ
ータバスおよびアドレスバスへのアクセスを禁止し、ハ
ンドラレジスタグループユニットに対してのみ許可する
第１の切り替え手段と、 割込み制御ユニットから通知された割り込み番号をハン
ドラレジスタグループユニット管理テーブルから探し出
し、ハンドラレジスタグループ番号の項を参照し、参照
した値をハンドラレジスタグループレジスタに設定し、
ハンドラレジスタグループレジスタに設定されたハンド
ラレジスタ番号の非割り込みレジスタグループまたは割
り込みレジスタグループに対してのみデータバスおよび
アドレスバスへのアクセスを許可する第２の切り替え手
段と、 割り込みレジスタグループの中から１つを選択して実行
環境を書き換え、この時、ハンドラレジスタグループユ
ニット管理テーブルの置き換えフラグの項を参照して、
置き換え対象になっているものを選択する割り込み処理
の実行環境を設定する第３の切り替え手段を有する請求
項１１記載の高速アドレス切り替え装置。15. When the control device generates an interrupt, the interrupt control unit notifies the register group control unit of the occurrence of a hardware interrupt and the interrupt number of the interrupt, and the interrupt control unit notifies the hardware of the interrupt. First switching means for receiving an interrupt notification, prohibiting access to the data bus and address bus for the task register group unit, and permitting only for the handler register group unit, and the interrupt notified from the interrupt control unit Find the number from the handler register group unit management table, refer to the handler register group number section, set the referenced value to the handler register group register,
Handler register group Second switching means for permitting access to the data bus and address bus only for the non-interrupt register group or interrupt register group having the handler register number set in the register, and one of the interrupt register groups Select the to rewrite the execution environment. At this time, refer to the replacement flag section of the handler register group unit management table,
The high-speed address switching device according to claim 11, further comprising third switching means for setting an execution environment of interrupt processing for selecting a replacement target.