JP3516546B2 - How to reduce overlay error - Google Patents
How to reduce overlay errorInfo
- Publication number
- JP3516546B2 JP3516546B2 JP33479495A JP33479495A JP3516546B2 JP 3516546 B2 JP3516546 B2 JP 3516546B2 JP 33479495 A JP33479495 A JP 33479495A JP 33479495 A JP33479495 A JP 33479495A JP 3516546 B2 JP3516546 B2 JP 3516546B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- overlay
- forming
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70458—Mix-and-match, i.e. multiple exposures of the same area using a similar type of exposure apparatus, e.g. multiple exposures using a UV apparatus
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、重ね合せ誤差の
低減方法に関し、より特定的には、半導体装置の製造工
程中の露光工程における重ね合せ誤差の低減方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of reducing an overlay error, and more particularly to a method of reducing an overlay error in an exposure process during a manufacturing process of a semiconductor device.
【０００２】[0002]
【従来の技術】半導体パターンの微細化に伴ってフォト
リソグラフィー工程における重ね合せ精度への要求は益
々厳しくなってきている。たとえば、６４ＭＤＲＡＭ
（Dynamic Random Access Memory）の設計上の最小寸法
を意味するデザインルールは０．３０〜０．３５μｍ程
度である。このデザインルールに要求される重ね合せ精
度は０．０８μｍ以下である。2. Description of the Related Art With the miniaturization of semiconductor patterns, the requirement for overlay accuracy in the photolithography process has become more and more severe. For example, 64M DRAM
The design rule that means the minimum design size of the (Dynamic Random Access Memory) is about 0.30 to 0.35 μm. The overlay accuracy required by this design rule is 0.08 μm or less.
【０００３】図３は、従来の露光装置を示した斜視図で
ある。図３を参照して、従来の露光装置では、Ｘ−Ｙ方
向に移動可能なウェハステージ１００上にウェハ１０１
が配置されている。また、ウェハ１０１の上方には縮小
投影レンズ１０３が設けられており、縮小投影レンズ１
０３の上方にはパターン層が形成されたレチクル１０４
が設置されている。このような構成を有する露光装置を
用いてレチクル１０４のパターン像に対応するパターン
をウェハ１０１の表面に形成する。１回の露光によって
ウェハ１０１上にはレチクル１０４のパターン像に対応
する１つのパターンを有する１つのショット１０２が形
成され、露光を繰返すことによってウェハ１０１上に複
数のショット１０２が形成される。FIG. 3 is a perspective view showing a conventional exposure apparatus. Referring to FIG. 3, in the conventional exposure apparatus, the wafer 101 is mounted on the wafer stage 100 that is movable in the XY directions.
Are arranged. A reduction projection lens 103 is provided above the wafer 101, and the reduction projection lens 1
Reticle 104 on which a pattern layer is formed above 03
Is installed. A pattern corresponding to the pattern image of the reticle 104 is formed on the surface of the wafer 101 using the exposure apparatus having such a configuration. One shot 102 having one pattern corresponding to the pattern image of the reticle 104 is formed on the wafer 101 by one exposure, and a plurality of shots 102 are formed on the wafer 101 by repeating the exposure.
【０００４】従来の露光装置における露光時の位置合せ
は、ウェハ１０１上に前工程で形成された層パターン
（図示せず）のショット１０２の配列に従ってウェハス
テージ１００を移動することにより行なう。このショッ
ト１０２の配列の認識方法として従来一般的に用いられ
ている方法にＥＧＡ（Enhanced Global Alignment ）方
式がある。このＥＧＡ方式では、ウェハ１０１のショッ
ト１０２のうち、いくつかのショット１０２の配置状態
をそのショット１０２内に設けられた位置合せ用マーク
（アライメントマーク）を測定して求める。これによ
り、その他のすべてのショット１０２の配列状態を調べ
る。そしてこれに基づき重ね合せ露光を行なう。Positioning at the time of exposure in the conventional exposure apparatus is performed by moving the wafer stage 100 in accordance with the arrangement of the shots 102 of the layer pattern (not shown) formed on the wafer 101 in the previous step. As a method of recognizing the arrangement of the shot 102, there is an EGA (Enhanced Global Alignment) method as a method generally used conventionally. In the EGA method, the arrangement state of some shots 102 among the shots 102 on the wafer 101 is obtained by measuring alignment marks (alignment marks) provided in the shots 102. As a result, the array state of all other shots 102 is checked. Then, overlay exposure is performed based on this.
【０００５】従来、ＥＧＡ方式を用いて露光を行なった
後、ショット１０２のずれ量を重ね合せ検査装置を用い
て計測していた。このずれ量は、図４に示すようなＸ，
Ｙ方向のシフト量（オフセット量）を意味する。このず
れ量の測定では、まず予めショット１０２内の４隅に重
ね合せずれ検査用マーク（図示せず）を配置しておく。
そして、前工程で形成された第１層パターンの第１の重
ね合せずれ検査マークと、その上の第２層上に形成され
た第２レジストパターンの第２の重ね合せずれ検査マー
クとの相対的なずれ量をＣＣＤカメラを用いて画像処理
する。これによってずれ量を求める。ショット１０２の
ずれ量として、従来ではショット１０２の４隅のずれ量
の平均値を用いていた。Conventionally, after performing exposure using the EGA method, the shift amount of the shot 102 has been measured using an overlay inspection device. This shift amount is X, as shown in FIG.
It means a shift amount (offset amount) in the Y direction. In the measurement of the displacement amount, first, overlay displacement inspection marks (not shown) are arranged at the four corners of the shot 102 in advance.
Then, the first overlay misalignment inspection mark of the first layer pattern formed in the previous step and the second overlay misalignment inspection mark of the second resist pattern formed on the second layer thereover are relative to each other. Image processing is performed by using a CCD camera. The amount of deviation is obtained by this. As the deviation amount of the shot 102, the average value of the deviation amounts of the four corners of the shot 102 has been used conventionally.
【０００６】従来の重ね合せ検査装置による上記のよう
な検査の結果、すべてのショット１０２が一様に同一方
向へずれている場合には、露光時のＥＧＡの際に予めオ
フセット量の補正を行なう必要があったことがわかる。
このように、ＥＧＡ方式では、位置合せ用マーク（アラ
イメントマーク）の位置やレチクルの製造誤差によっ
て、ＥＧＡ方式による測定結果に対して補正が必要であ
る。この補正値を露光装置内露光条件設定ファイル内に
フィードバックしておけば、次回これと同一工程の露光
時にはオフセット誤差を０にすることが可能となる。If all the shots 102 are uniformly displaced in the same direction as a result of the above inspection by the conventional overlay inspection apparatus, the offset amount is corrected in advance during EGA during exposure. You know you needed it.
As described above, in the EGA method, it is necessary to correct the measurement result of the EGA method due to the position of the alignment mark (alignment mark) and the manufacturing error of the reticle. If this correction value is fed back to the exposure condition setting file in the exposure apparatus, the offset error can be set to 0 at the next exposure of the same process.
【０００７】次に、図５を用いて従来の補正値の算出お
よびフィードバック方法について説明する。Next, a conventional correction value calculation and feedback method will be described with reference to FIG.
【０００８】図５を参照して、まず、Ｓ１（ステップ
１）において半導体基板（図示せず）上に第１層を形成
する。次にＳ２において第１層上に第１レジストを塗布
する。さらにＳ３において塗布した第１レジストを第１
露光装置を用いて露光する。Ｓ４においてその露光した
第１レジストを現像することにより第１レジストパター
ンを形成する。Ｓ５において、第１レジストパターンを
マスクとしてその下の第１層をエッチングすることによ
ってパターニングして第１層パターンを形成する。次に
Ｓ６において第１層パターン上に第２層を形成する。さ
らにＳ７において第２層上に第２レジストを塗布する。
Ｓ８において第２レジストを第２露光装置を用いて露光
する。Ｓ９において、露光した第２レジストを現像する
ことによって第２レジストパターンを形成する。Referring to FIG. 5, first, in S1 (step 1), a first layer is formed on a semiconductor substrate (not shown). Next, in S2, a first resist is applied on the first layer. Further, the first resist applied in S3
It exposes using an exposure device. In S4, the exposed first resist is developed to form a first resist pattern. In step S5, the first resist pattern is used as a mask to etch and pattern the underlying first layer to form a first layer pattern. Next, in S6, a second layer is formed on the first layer pattern. Further, in S7, a second resist is applied on the second layer.
In S8, the second resist is exposed using the second exposure device. In S9, a second resist pattern is formed by developing the exposed second resist.
【０００９】この後、Ｓ１０において、第１層パターン
と第２レジストパターンとの重ね合せずれ量を４点（シ
ョットの４隅）で測定する。Ｓ１１において、測定した
４点の各ずれ量の少なくともいずれかが所定の値以上で
あるかどうかを判定する。各ずれ量のいずれもが所定の
値以下の場合にはＳ１２に進み、第２レジストパターン
をマスクとして下層の第２層をエッチングすることによ
って第２層パターンを形成する。Thereafter, in S10, the amount of misalignment between the first layer pattern and the second resist pattern is measured at four points (four corners of the shot). In S11, it is determined whether or not at least one of the measured displacement amounts at the four points is equal to or greater than a predetermined value. When all of the deviation amounts are equal to or less than the predetermined value, the process proceeds to S12, and the second resist pattern is used as a mask to etch the lower second layer to form the second layer pattern.
【００１０】一方、Ｓ１１において各ずれ量の少なくと
もいずれかが所定の値以上と判断された場合には補正値
の算出と第２レジストの再形成を行なう。まず、補正値
の算出法としては、Ｓ１５に示すように、測定した４点
のずれ量の平均値を求める。そしてその求めた補正値を
Ｓ８における第２露光装置にフィードバックする。この
後、第２レジストの再形成を行なう。第２レジストの再
形成工程では、まずＳ１４において第２レジストパター
ンを除去した後、Ｓ７において再び新たな第２レジスト
の塗布を行なう。On the other hand, if it is determined in S11 that at least one of the deviation amounts is equal to or greater than the predetermined value, the correction value is calculated and the second resist is reformed. First, as a method of calculating the correction value, as shown in S15, the average value of the measured deviation amounts at the four points is obtained. Then, the obtained correction value is fed back to the second exposure device in S8. After that, the second resist is reformed. In the second resist re-forming step, first, the second resist pattern is removed in S14, and then a new second resist is applied again in S7.
【００１１】このようにして、従来では、第１層パター
ンと第２レジストパターンとの重ね合せずれ量が所定の
値より大きい場合に、補正値を算出して第２露光装置に
フィードバックするとともに、ＮＧとなったレジストパ
ターンを除去して新たな第２レジストを塗布して新たな
第２レジストパターンを形成していた。In this way, conventionally, when the amount of overlay deviation between the first layer pattern and the second resist pattern is larger than a predetermined value, a correction value is calculated and fed back to the second exposure device. The NG resist pattern is removed and a new second resist is applied to form a new second resist pattern.
【００１２】[0012]
【発明が解決しようとする課題】ところで、従来の複数
の層を露光する方法では、前工程のパターン形成時（第
１レジストパターン形成時）に用いる露光装置（第１露
光装置）と、次工程のパターン形成時（第２レジストパ
ターン形成時）の露光時に用いる露光装置（第２露光装
置）とで異なる場合がある。By the way, in the conventional method of exposing a plurality of layers, the exposure apparatus (first exposure apparatus) used in the pattern formation of the previous step (during the first resist pattern formation), and the next step There may be a case where it differs from the exposure apparatus (second exposure apparatus) used for the exposure when forming the pattern (when forming the second resist pattern).
【００１３】このように複数の異なる露光装置（ステッ
パー）を相互に用いる状況下では、各露光装置のレンズ
歪などの違いによりそれぞれの露光装置によるショット
の形状が異なる場合がある。図６は、第１層と第２層と
で異なる露光装置を用いた場合のショット形状の一例を
示した概略図である。図６を参照して、第１層パターン
１のショット形状はほぼ長方形形状を有しているのに対
して、第２レジストパターン２のショット形状は台形形
状を有している。このため、ショットの４隅の４つの測
定点３において、図５のＳ１０に示した工程において第
１層パターン１と第２レジストパターン２との重ね合せ
ずれ量を４点で測定すると、ショット右上隅の測定点で
のみＸ方向にａずれ量が測定される。このような現象
は、単一の露光装置を用いた場合でも露光照明条件を変
えることによって発生する。In such a situation where a plurality of different exposure apparatuses (steppers) are used mutually, the shape of the shot by each exposure apparatus may differ due to the difference in lens distortion of each exposure apparatus. FIG. 6 is a schematic view showing an example of shot shapes when different exposure apparatuses are used for the first layer and the second layer. Referring to FIG. 6, the shot shape of first layer pattern 1 has a substantially rectangular shape, whereas the shot shape of second resist pattern 2 has a trapezoidal shape. Therefore, at the four measurement points 3 at the four corners of the shot, when the overlay misalignment amount of the first layer pattern 1 and the second resist pattern 2 is measured at four points in the process shown in S10 of FIG. The shift amount a is measured in the X direction only at the corner measurement points. Such a phenomenon occurs by changing the exposure illumination condition even when a single exposure apparatus is used.
【００１４】この場合、図５のＳ１５に示した従来の補
正値の算出方法では、ショット４隅のずれ量の平均値
（０＋０＋０＋ａ）×１／４＝ａ／４が補正値として算
出される。そしてその補正値が次回の露光時のオフセッ
ト補正値として第２露光装置にフィードバックされる。
この場合、その補正値がフィードバックされた第２露光
装置を用いて露光した後の重ね合せ検査結果は図７に示
すようになる。すなわち、ショット４隅のずれ量の平均
値は（−ａ／４−ａ／４−ａ／４＋３ａ／４）×１／４
＝０となる。しかし、ショット内各測定点のずれ量は各
々、−ａ／４，−ａ／４，−ａ／４，＋３ａ／４であ
り、ずれ量の絶対値としては最大で３ａ／４のずれ量が
残っている箇所があることになる。このように１点でも
大きいずれ量が残っている場合には、たとえばコンタク
トホールのパターンがずれた場合に電気的ショートが生
じるおそれが大きくなるなどの種々の問題点が発生す
る。このような問題点は近年の半導体パターンの微細化
に伴って著しくなる傾向にある。In this case, in the conventional method of calculating the correction value shown in S15 of FIG. 5, the average value (0 + 0 + 0 + a) × 1/4 = a / 4 of the deviation amount at the four corners of the shot is calculated as the correction value. Then, the correction value is fed back to the second exposure apparatus as an offset correction value for the next exposure.
In this case, the overlay inspection result after exposure using the second exposure device to which the correction value is fed back is as shown in FIG. That is, the average value of the deviation amounts at the four corners of the shot is (−a / 4−a / 4−a / 4 + 3a / 4) × 1/4
= 0. However, the deviation amount at each measurement point in the shot is −a / 4, −a / 4, −a / 4, + 3a / 4, and the absolute value of the deviation amount is 3a / 4 at maximum. There will be some places left. As described above, when a large amount remains even at one point, various problems occur, for example, when the pattern of the contact hole is deviated, an electric short circuit is more likely to occur. Such problems tend to become more serious with the recent miniaturization of semiconductor patterns.
【００１５】この発明は、上記のような課題を解決する
ためになされたものであり、請求項１に記載の発明の目
的は、厳しい重ね合せ精度にも対応することが可能な重
ね合せ誤差の低減方法を提供することである。The present invention has been made to solve the above problems, and an object of the invention as set forth in claim 1 is to prevent an overlay error which can cope with strict overlay accuracy. It is to provide a reduction method.
【００１６】この発明のもう１つの目的は、ショット内
の複数の測定点のうちの１箇所で大きなずれ量が発生し
た場合でも重ね合せ誤差の低減を図ることが可能な重ね
合せ誤差の低減方法を提供することである。Another object of the present invention is to reduce the overlay error even if a large amount of displacement occurs at one of a plurality of measurement points in a shot. Is to provide.
【００１７】[0017]
【課題を解決するための手段】請求項１における重ね合
せ誤差の低減方法は、半導体装置の製造工程中の露光工
程における重ね合せ誤差の低減方法である。この方法で
は、重ね合せずれ量を複数の測定点で測定した後、その
測定したずれ量の最大値と最小値との和の１／２を算出
して補正値を求める。そして、その補正値を前記露光工
程に用いる露光装置の補正値として用いる。これによ
り、この方法では、複数の測定点のうち１つの測定点の
ずれ量が他の測定点よりも突出して大きい場合にも、そ
の大きなずれ量がショット全体に振分けられるので、重
ね合せ誤差を有効に低減することができる。According to a first aspect of the present invention, there is provided a method of reducing an overlay error, which is a method of reducing an overlay error in an exposure process during a semiconductor device manufacturing process. In this method, the overlay displacement amount is measured at a plurality of measurement points, and then 1/2 of the sum of the maximum value and the minimum value of the measured displacement amount is calculated to obtain the correction value. Then, the correction value is used as a correction value for the exposure apparatus used in the exposure step. As a result, in this method, even when the deviation amount of one measurement point among the plurality of measurement points is significantly larger than the other measurement points, the large deviation amount is distributed to the entire shots, and thus the overlay error is eliminated. It can be effectively reduced.
【００１８】請求項２における重ね合せ誤差の低減方法
では、第１の半導体基板上に第１の層を形成する。第１
の層上に第１のレジストを形成する。第１のレジストの
所定領域を第１の露光装置を用いて露光することにより
複数の第１の重ね合せずれ検査マークを有する第１のレ
ジストパターンを形成する。第１のレジストパターンを
マスクとして第１の層をパターニングすることにより上
記第１の重ね合せずれ検査マークを有する第１の層パタ
ーンを形成する。第１の層パターン上に第２の層を形成
する。第２の層上に第２のレジストを形成する。第２の
レジストの所定領域を第２の露光装置を用いて露光する
ことにより複数の第１の重ね合せずれ検査マークに対応
する複数の第２の重ね合せずれ検査マークを有する第２
のレジストパターンを形成する。第１の層パターンの第
１の重ね合せずれ検査マークと第２のレジストパターン
の第２の重ね合せずれ検査マークとの間のずれ量を複数
の測定点で測定する。その複数の測定点でのずれ量の最
大値と最小値との和の１／２を算出することにより補正
値を求める。そしてその補正値を第２の露光装置にフィ
ードバックする。この方法では、上記のように、複数の
測定点でのずれ量の最大値と最小値との和の１／２を算
出することにより求めた補正値を第２の露光装置にフィ
ードバックするので、複数の測定点でのずれ量の平均値
を補正値として用いる場合に比べて、測定点のうち１点
のみが突出してずれ量が大きい場合により有効にずれ量
を全体に分散することができる。これにより、重ね合せ
誤差を有効に低減することができる。In the method of reducing the overlay error according to the second aspect, the first layer is formed on the first semiconductor substrate. First
Forming a first resist on the layer. A predetermined area of the first resist is exposed using a first exposure device to form a first resist pattern having a plurality of first overlay misalignment inspection marks. By patterning the first layer using the first resist pattern as a mask, the first layer pattern having the first overlay deviation inspection mark is formed. A second layer is formed on the first layer pattern. A second resist is formed on the second layer. A second area having a plurality of second overlay misalignment inspection marks corresponding to the plurality of first overlay misalignment inspection marks by exposing a predetermined region of the second resist using a second exposure device.
Forming a resist pattern. The amount of deviation between the first overlay deviation inspection mark of the first layer pattern and the second overlay deviation inspection mark of the second resist pattern is measured at a plurality of measurement points. The correction value is obtained by calculating 1/2 of the sum of the maximum value and the minimum value of the shift amount at the plurality of measurement points. Then, the correction value is fed back to the second exposure apparatus. In this method, as described above, the correction value obtained by calculating 1/2 of the sum of the maximum value and the minimum value of the shift amounts at the plurality of measurement points is fed back to the second exposure apparatus. Compared to the case where the average value of the shift amounts at a plurality of measurement points is used as the correction value, when only one of the measurement points projects and the shift amount is large, the shift amount can be more effectively dispersed over the whole. Thereby, the overlay error can be effectively reduced.
【００１９】請求項３における方法では、請求項２の方
法の工程に加えて、さらに、第２の半導体基板上に第１
の層パターン、第２のレジストを順次形成する工程と、
第２のレジストを補正値がフィードバックされた第２の
露光装置を用いて露光することにより第２のレジストパ
ターンを形成する工程とを備える。According to a third aspect of the present invention, in addition to the steps of the second aspect, the first semiconductor layer is further formed on the second semiconductor substrate.
A step of sequentially forming a layer pattern and a second resist,
Forming a second resist pattern by exposing the second resist using a second exposure device to which the correction value is fed back.
【００２０】請求項４における重ね合せ誤差の低減方法
では、第１の半導体基板上に第１の層を形成する。第１
の層上に第１のレジストを形成する。第１のレジストの
所定領域を第１の露光装置を用いて露光することにより
複数の第１の重ね合せずれ検査マークを有する第１のレ
ジストパターンを形成する。第１のレジストパターンを
マスクとして第１の層をパターニングすることにより第
１の重ね合せずれ検査マークを有する第１の層パターン
を形成する。第１の層パターン上に第２の層を形成し、
その第２の層上に第２のレジストを形成する。第２のレ
ジストの所定領域を第２の露光装置を用いて露光するこ
とにより複数の第１の重ね合せずれ検査マークに対応す
る複数の第２の重ね合せずれ検査マークを有する第２の
レジストパターンを形成する。第１の層パターンの第１
の重ね合せずれ検査マークと第２のレジストパターンの
第２の重ね合せずれ検査マークとの間のずれ量を複数の
測定点で測定する。その複数の測定点での測定値の絶対
値の少なくとも１つが所定の値以上であるか否かを判断
する。その測定値が所定の値以上と判断された場合に測
定値の最大値と最小値との和の１／２を算出することに
より補正値を求め、その補正値を第２の露光装置にフィ
ードバックする。このように請求項４に記載の方法で
は、複数の測定点でのずれ量の測定値の絶対値の少なく
とも１つが所定の値以下であるか否かを判断し、所定の
値以上と判断された場合に測定値の最大値と最小値との
和の１／２を補正値として第２露光装置にフィードバッ
クするので、複数の測定点の１箇所で大きなずれ量が発
生した場合にもそのずれ量を全体に分散するような補正
値の算出が可能となる。これにより、重ね合せずれ量を
より有効に低減することができる。In the method of reducing the overlay error according to the fourth aspect, the first layer is formed on the first semiconductor substrate. First
Forming a first resist on the layer. A predetermined area of the first resist is exposed using a first exposure device to form a first resist pattern having a plurality of first overlay misalignment inspection marks. By patterning the first layer using the first resist pattern as a mask, a first layer pattern having a first overlay misalignment inspection mark is formed. Forming a second layer on the first layer pattern,
A second resist is formed on the second layer. A second resist pattern having a plurality of second overlay misalignment inspection marks corresponding to the plurality of first overlay misalignment inspection marks by exposing a predetermined region of the second resist using a second exposure device. To form. First of the first layer pattern
The amount of deviation between the overlay misalignment inspection mark and the second overlay misalignment inspection mark of the second resist pattern is measured at a plurality of measurement points. It is determined whether or not at least one of the absolute values of the measurement values at the plurality of measurement points is a predetermined value or more. When the measured value is determined to be equal to or greater than a predetermined value, a correction value is obtained by calculating 1/2 of the sum of the maximum value and the minimum value of the measured values, and the corrected value is fed back to the second exposure apparatus. To do. As described above, according to the method of claim 4, it is determined whether at least one of the absolute values of the measured values of the shift amounts at the plurality of measurement points is equal to or less than a predetermined value, and it is determined that the absolute value is equal to or more than the predetermined value. In this case, 1/2 of the sum of the maximum value and the minimum value of the measured values is fed back to the second exposure apparatus as a correction value. It is possible to calculate a correction value that disperses the amount throughout. This makes it possible to reduce the amount of overlay misalignment more effectively.
【００２１】請求項５に記載の方法では、上記した請求
項４に記載の方法の工程に加えて、さらに、第２の半導
体基板上に第１の層パターン、第２のレジストを順次形
成する工程と、第２のレジストを補正値がフィードバッ
クされた第２の露光装置を用いて露光することにより第
２のレジストパターンを形成する工程とを備える。In the method described in claim 5, in addition to the steps of the method described in claim 4, a first layer pattern and a second resist are sequentially formed on the second semiconductor substrate. And a step of forming a second resist pattern by exposing the second resist using a second exposure device to which a correction value is fed back.
【００２２】請求項６における方法では、請求項４に記
載の方法の工程に加えて、さらに、測定値が所定の値以
上と判断された場合に第２のレジストパターンを除去し
て第１の半導体基板上の第１の層パターン上に再度新た
な第２のレジストを形成する。そしてその新たな第２の
レジストを補正値がフィードバックされた第２の露光装
置を用いて露光することにより新たな第２のレジストパ
ターンを形成する。これにより、ＮＧと判断された第２
のレジストパターンが形成された半導体ウェハを再度利
用して半導体デバイスを形成することができる。In the method of claim 6, in addition to the steps of the method of claim 4, the second resist pattern is removed to remove the first resist pattern when the measured value is judged to be a predetermined value or more. A new second resist is formed again on the first layer pattern on the semiconductor substrate. Then, the new second resist pattern is formed by exposing the new second resist using the second exposure device to which the correction value is fed back. As a result, the second one judged to be NG
A semiconductor device can be formed by reusing the semiconductor wafer on which the resist pattern is formed.
【００２３】請求項７に記載の方法では、上記した請求
項２または４の方法において、第１の露光装置と第２の
露光装置とは同一の露光装置である。In the method according to claim 7, in the method according to claim 2 or 4, the first exposure apparatus and the second exposure apparatus are the same exposure apparatus.
【００２４】[0024]
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。図１は、本発明の一実施形態の重
ね合せ誤差の低減方法を説明するためのフローチャート
図である。図２は図１に示したような補正値がフィード
バックされた第２の露光装置を用いて露光を行なった場
合の重ね合せずれの状態を示した概略図である。まず、
図１を参照して、本実施形態の重ね合せ誤差の低減方法
について説明する。ここで、図１に示した本実施形態の
重ね合せ誤差の低減方法では、図５に示した従来の重ね
合せ誤差の低減方法と異なるのは、補正値の算出方法で
ある。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a flow chart for explaining a method of reducing an overlay error according to an embodiment of the present invention. FIG. 2 is a schematic diagram showing a state of overlay misalignment when exposure is performed using the second exposure apparatus to which the correction values as shown in FIG. 1 are fed back. First,
The method of reducing the overlay error according to the present embodiment will be described with reference to FIG. Here, the method of reducing the overlay error of the present embodiment shown in FIG. 1 differs from the conventional method of reducing the overlay error shown in FIG. 5 in the method of calculating the correction value.
【００２５】具体的には、図１に示すように、本実施形
態では、Ｓ１３において４点のずれ量の最大値と最小値
との和の１／２を補正値として算出するのが特徴点であ
る。以下、図１を用いて本実施形態の重ね合せ誤差の低
減方法を説明する。Specifically, as shown in FIG. 1, in the present embodiment, the characteristic point is that half of the sum of the maximum value and the minimum value of the displacement amounts of the four points is calculated as the correction value in S13. Is. The method of reducing the overlay error according to this embodiment will be described below with reference to FIG.
【００２６】まず、Ｓ１において半導体基板（図示せ
ず）上に第１層を形成する。その後Ｓ２において第１層
上に第１レジストを塗布する。Ｓ３において第１露光装
置を用いて第１レジストを露光することによって、Ｓ４
におけるような第１レジストパターンを形成する。この
第１レジストパターンは、複数の第１の重ね合せずれ検
査マークを有するように形成される。First, in S1, a first layer is formed on a semiconductor substrate (not shown). Then, in S2, a first resist is applied on the first layer. By exposing the first resist using the first exposure apparatus in S3, S4 is obtained.
Forming a first resist pattern such as The first resist pattern is formed to have a plurality of first overlay misalignment inspection marks.
【００２７】その第１レジストパターンをマスクとして
下層の第１層をエッチングなどによってパターニングす
ることによってＳ５における第１層パターンを形成す
る。この第１層パターンにも上記した第１レジストパタ
ーンの有する第１の重ね合せずれ検査マークが転写され
る。第１層パターンを形成した後第１レジストパターン
は除去される。その後、Ｓ６において第１層パターン上
に第２層が形成される。続いてＳ７において第２層上に
第２レジストが塗布される。Ｓ８においてその第２レジ
ストを第２露光装置を用いて露光することによって、Ｓ
９における第２レジストパターンを形成する。第２レジ
ストパターンは、上記した複数の第１の重ね合せずれ検
査マークに対応する複数の第２の重ね合せずれ検査マー
クを有するように形成される。Using the first resist pattern as a mask, the lower first layer is patterned by etching or the like to form the first layer pattern in S5. The first overlay misalignment inspection mark of the above-mentioned first resist pattern is also transferred to this first layer pattern. After forming the first layer pattern, the first resist pattern is removed. Then, in S6, a second layer is formed on the first layer pattern. Then, in S7, a second resist is applied on the second layer. By exposing the second resist using a second exposure device in S8,
A second resist pattern in 9 is formed. The second resist pattern is formed to have a plurality of second overlay misalignment inspection marks corresponding to the above-described plurality of first overlay misalignment inspection marks.
【００２８】この後、Ｓ１０において、第１層パターン
と第２レジストパターンとの重ね合せずれ量を、上記し
た第１の重ね合せずれ検査マークと第２の重ね合せずれ
検査マークとを用いて４点で測定する。そしてＳ１１に
おいて各ずれ量の少なくともいずれかが所定の値以上で
あるか否かが判断される。所定の値より小さい場合には
露光装置の補正を行なう必要がないと判断され、第２レ
ジストパターンをマスクとして第２層をエッチングなど
によってパターニングすることによりＳ１２における第
２層パターンを形成する。その一方、各ずれ量の絶対値
の少なくともいずれかが所定の値以上であるとＳ１１に
おいて判断された場合には、Ｓ１３において補正値の算
出が行なわれるとともにＳ１４においてレジストが除去
され、第２レジストの再形成が行なわれる。Thereafter, in S10, the amount of misalignment between the first layer pattern and the second resist pattern is determined by using the above-mentioned first overlay misalignment inspection mark and second overlay misalignment inspection mark. Measure at points. Then, in S11, it is determined whether or not at least one of the deviation amounts is a predetermined value or more. If it is smaller than the predetermined value, it is determined that it is not necessary to correct the exposure apparatus, and the second layer pattern in S12 is formed by patterning the second layer by etching or the like using the second resist pattern as a mask. On the other hand, if it is determined in S11 that at least one of the absolute values of the respective deviation amounts is equal to or greater than the predetermined value, the correction value is calculated in S13, and the resist is removed in S14, and the second resist is removed. Is reformed.
【００２９】まず、Ｓ１３における補正値の算出方法と
しては、本実施形態では、４点でのずれ量の最大値と最
小値との和の１／２を補正値として算出する。そしてそ
の算出した補正値をＳ８における第２露光装置にフィー
ドバックする。また、Ｓ１４において第２レジストパタ
ーンを除去した後、Ｓ７において新たな第２レジストを
塗布する。First, as the method of calculating the correction value in S13, in the present embodiment, 1/2 of the sum of the maximum value and the minimum value of the deviation amounts at the four points is calculated as the correction value. Then, the calculated correction value is fed back to the second exposure apparatus in S8. After removing the second resist pattern in S14, a new second resist is applied in S7.
【００３０】上記のような補正値の算出方法を用いて、
図６に示した第１層パターン１と第２レジストパターン
２との重ね合せずれ結果に対する補正値を算出すると以
下のようになる。すなわち、図６に示したショットのず
れ量としてショット内４隅の測定値の最大値と最小値と
の和の２分の１を用いれば、ショットのずれ量は（ａ＋
０）×１／２＝ａ／２となる。したがって、補正値はａ
／２となり、この補正値をフィードバックした第２露光
装置を用いて露光した結果が図２に示される。Using the correction value calculation method as described above,
The correction value for the overlay deviation result of the first layer pattern 1 and the second resist pattern 2 shown in FIG. 6 is calculated as follows. That is, if the half of the sum of the maximum value and the minimum value of the measured values at the four corners of the shot is used as the shot shift amount shown in FIG. 6, the shot shift amount is (a +
0) × 1/2 = a / 2. Therefore, the correction value is a
2 is obtained, and the result of exposure using the second exposure apparatus that feeds back the correction value is shown in FIG.
【００３１】図２を参照して、ショットのずれ量すなわ
ちショット内４隅の測定値の最大値と最小値の和の２分
の１は（ａ／２−ａ／２）×１／２＝０となる。さら
に、ショット内各測定点３のずれ量は各々、−ａ／２，
−ａ／２，−ａ／２，＋ａ／２であり、ずれ量の絶対値
の最大値をみると図５に示した従来の方法では３ａ／４
のずれが残っている箇所があったのに対して本実施の形
態に示したものではａ／２に低減することができる。ま
た、４つの測定点３のずれ量が均等になっていることも
わかる。なお、Ｙ方向ずれについても同様の補正で行な
う。このように本実施形態の方法ではずれ量をショット
全体に振分けることによって、ショット内の１箇所で大
きなずれ量が発生するのを有効に防止することができ
る。その結果、ショット内のたとえば１箇所で大きなず
れ量が発生した場合に従来使用していたコンタクトホー
ルのパターンがずれて電気的ショートが発生する等の不
都合を有効に防止することができる。Referring to FIG. 2, one half of the deviation amount of the shot, that is, the sum of the maximum value and the minimum value of the measured values at the four corners in the shot is (a / 2−a / 2) × 1/2 = It becomes 0. Further, the deviation amount of each measurement point 3 in the shot is −a / 2,
-A / 2, -a / 2, + a / 2, and the maximum absolute value of the shift amount is 3a / 4 in the conventional method shown in FIG.
In contrast to the case where there is a portion where the deviation remains, it can be reduced to a / 2 in the case shown in the present embodiment. Also, it can be seen that the deviation amounts of the four measurement points 3 are equal. It should be noted that the same correction is performed for the deviation in the Y direction. As described above, according to the method of the present embodiment, the deviation amount is distributed to all shots, so that it is possible to effectively prevent a large deviation amount from occurring at one place in the shot. As a result, it is possible to effectively prevent the inconvenience such as the occurrence of an electrical short due to the displacement of the pattern of the contact hole which has been conventionally used when a large displacement amount occurs at one place in the shot.
【００３２】なお、図１に示したフローチャートでは、
Ｓ１１において各ずれ量の絶対値の少なくともいずれか
が所定の値以上と判断された場合にＳ１４において第２
レジストパターンを除去してＳ７において第２レジスト
を再形成するフローを示したが、これは補正値がフィー
ドバックされる前の第２露光装置を用いた場合のフロー
である。補正値がフィードバックされた後の第２露光装
置を用いて露光すれば、ずれ量がショット全体に振分け
られているのでＳ１１において各ずれ量のいずれかが所
定の値以上と判断される可能性は少なく、Ｓ１２におい
てそのまま第２層パターン形成が行なわれる。この場合
にはＳ１３の補正値算出およびＳ１４の第２レジストパ
ターン除去は行なわれない。In the flow chart shown in FIG.
If it is determined in S11 that at least one of the absolute values of the deviation amounts is equal to or greater than a predetermined value, the second
The flow of removing the resist pattern and reforming the second resist in S7 is shown, but this is the flow when the second exposure apparatus before the correction value is fed back is used. If the exposure is performed using the second exposure device after the correction value is fed back, the deviation amount is distributed to the entire shot, so that it is possible that any one of the deviation amounts is determined to be a predetermined value or more in S11. At least, the second layer pattern is formed as it is in S12. In this case, the correction value calculation in S13 and the second resist pattern removal in S14 are not performed.
【００３３】また、本実施形態では、重ね合せずれ量を
４点で測定したが、本発明はこれに限らず、３点以上で
あれば同様の効果を得ることができる。また、図１に示
した実施形態ではＳ３における露光を第１露光装置を用
いて行ないＳ８における露光を第２露光装置を用いて行
なったが、Ｓ３とＳ８の露光を同一の露光装置を用いて
行なってもよい。なお、本発明の範囲は上記した実施形
態ではなく特許請求の範囲によって示され、さらに特許
請求の範囲と均等の意味および範囲内でのすべての変更
が含まれる。Further, in the present embodiment, the overlay deviation amount is measured at four points, but the present invention is not limited to this, and the same effect can be obtained if it is three points or more. In the embodiment shown in FIG. 1, the exposure in S3 is performed using the first exposure apparatus and the exposure in S8 is performed using the second exposure apparatus. However, the exposures in S3 and S8 are performed using the same exposure apparatus. You may do it. The scope of the present invention is shown not by the above-described embodiments but by the scope of the claims, and further includes meanings equivalent to the scope of the claims and all modifications within the scope.
【図１】 本発明の一実施形態による重ね合せ誤差の低
減方法を説明するためのフローチャート図である。FIG. 1 is a flowchart illustrating a method of reducing a registration error according to an exemplary embodiment of the present invention.
【図２】 図１に示した重ね合せ誤差の低減方法を用い
て実際に補正値をフィードバックした露光装置を用いて
露光を行なった結果を示した概略図である。FIG. 2 is a schematic diagram showing a result of performing exposure using an exposure apparatus in which a correction value is actually fed back using the method of reducing the overlay error shown in FIG.
【図３】 従来の一般的な露光装置を示した斜視図であ
る。FIG. 3 is a perspective view showing a conventional general exposure apparatus.
【図４】 重ね合せずれ量（オフセット量）の計測結果
を説明するための概略図である。FIG. 4 is a schematic diagram for explaining a measurement result of an overlay displacement amount (offset amount).
【図５】 従来の重ね合せ誤差の低減方法を説明するた
めのフローチャート図である。FIG. 5 is a flow chart diagram for explaining a conventional method of reducing an overlay error.
【図６】 従来の異なる露光装置を用いて露光を行なっ
た場合の重ね合せずれの状態を示した概略図である。FIG. 6 is a schematic view showing a state of misalignment when exposure is performed using different conventional exposure apparatuses.
【図７】 図６に示した重ね合せずれの状態を従来の重
ね合せずれの低減方法により補正した露光装置を用いて
行なった露光結果を示した概略図である。FIG. 7 is a schematic diagram showing an exposure result obtained by using an exposure apparatus in which the state of overlay misalignment shown in FIG. 6 is corrected by a conventional overlay misalignment reducing method.
１ 第１層パターン、２ 第２レジストパターン、３
測定点。1 1st layer pattern, 2 2nd resist pattern, 3
Measurement point.
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027 G03F 9/00 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 21/027 G03F 9/00
Claims (7)
ける重ね合せ誤差の低減方法であって、 重ね合せずれ量を複数の測定点で測定した後、前記測定
したずれ量の最大値と最小値との和の１／２を算出して
補正値を求める工程と、 前記補正値を前記露光工程に用いる露光装置内露光条件
設定ファイルの補正値として用いる工程とを備えた、重
ね合せ誤差の低減方法。1. A method of reducing an overlay error in an exposure process during a semiconductor device manufacturing process, wherein an overlay displacement amount is measured at a plurality of measurement points, and then the measured maximum and minimum values of the displacement amount are measured. And a step of calculating a correction value by calculating 1/2 of the sum of the above, and a step of using the correction value as a correction value of an exposure condition setting file in the exposure apparatus used in the exposure step, thereby reducing the overlay error. Method.
ける重ね合せ誤差の低減方法であって、 第１の半導体基板上に第１の層を形成する工程と、 前記第１の層上に第１のレジストを形成する工程と、 前記第１のレジストの所定領域を第１の露光装置を用い
て露光することにより、複数の第１の重ね合せずれ検査
マークを有する第１のレジストパターンを形成する工程
と、 前記第１のレジストパターンをマスクとして前記第１の
層をパターニングすることにより、前記第１の重ね合せ
ずれ検査マークを有する第１の層パターンを形成する工
程と、 前記第１の層パターン上に第２の層を形成する工程と、 前記第２の層上に第２のレジストを形成する工程と、 前記第２のレジストの所定領域を第２の露光装置を用い
て露光することにより、前記複数の第１の重ね合せずれ
検査マークに対応する複数の第２の重ね合せずれ検査マ
ークを有する第２のレジストパターンを形成する工程
と、 前記第１の層パターンの第１の重ね合せずれ検査マーク
と前記第２のレジストパターンの第２の重ね合せずれ検
査マークとの間のずれ量を複数の測定点で測定する工程
と、 前記複数の測定点でのずれ量の最大値と最小値との和の
１／２を算出することにより補正値を求める工程と、 前記補正値を前記第２の露光装置にフィードバックする
工程とを備えた、重ね合せ誤差の低減方法。2. A method of reducing an overlay error in an exposure step during a manufacturing process of a semiconductor device, comprising a step of forming a first layer on a first semiconductor substrate, and a step of forming a first layer on the first layer. Forming a first resist, and exposing a predetermined region of the first resist using a first exposure apparatus to form a first resist pattern having a plurality of first overlay misalignment inspection marks. Forming the first layer pattern having the first overlay misalignment inspection mark by patterning the first layer using the first resist pattern as a mask; Forming a second layer on the layer pattern; forming a second resist on the second layer; and exposing a predetermined region of the second resist using a second exposure device. By the front Forming a second resist pattern having a plurality of second overlay deviation inspection marks corresponding to the plurality of first overlay deviation inspection marks, and first overlay deviation inspection of the first layer pattern Measuring the amount of deviation between the mark and the second overlay deviation inspection mark of the second resist pattern at a plurality of measurement points; and the maximum and minimum values of the deviation at the plurality of measurement points. A method of reducing an overlay error, which comprises the step of obtaining a correction value by calculating 1/2 of the sum of the above, and the step of feeding back the correction value to the second exposure apparatus.
のレジストを順次形成する工程と、 前記第２のレジストを、前記補正値がフィードバックさ
れた第２の露光装置を用いて露光することにより第２の
レジストパターンを形成する工程とを備えた、請求項２
に記載の重ね合せ誤差の低減方法。3. The first layer pattern and the second layer on a second semiconductor substrate.
And forming a second resist pattern by exposing the second resist using a second exposure device to which the correction value is fed back. Item 2
The method for reducing the overlay error described in.
ける重ね合せ誤差の低減方法であって、 第１の半導体基板上に第１の層を形成する工程と、 前記第１の層上に第１のレジストを形成する工程と、 前記第１のレジストの所定領域を第１の露光装置を用い
て露光することにより、複数の第１の重ね合せずれ検査
マークを有する第１のレジストパターンを形成する工程
と、 前記第１のレジストパターンをマスクとして前記第１の
層をパターニングすることにより、前記第１の重ね合せ
ずれ検査マークを有する第１の層パターンを形成する工
程と、 前記第１の層パターン上に第２の層を形成する工程と、 前記第２の層上に第２のレジストを形成する工程と、 前記第２のレジストの所定領域を第２の露光装置を用い
て露光することにより、前記複数の第１の重ね合せずれ
検査マークに対応する複数の第２の重ね合せずれ検査マ
ークを有する第２のレジストパターンを形成する工程
と、 前記第１の層パターンの第１の重ね合せずれ検査マーク
と前記第２のレジストパターンの第２の重ね合せずれ検
査マークとの間のずれ量を複数の測定点で測定する工程
と、 前記複数の測定点での測定値の絶対値の少なくとも１つ
が所定の値以上であるか否かを判断する工程と、 前記測定値が所定の値以上と判断された場合に、前記測
定値の最大値と最小値との和の１／２を算出することに
より補正値を求める工程と、 前記補正値を前記第２の露光装置にフィードバックする
工程とを備えた、重ね合せ誤差の低減方法。4. A method of reducing an overlay error in an exposure step during a manufacturing process of a semiconductor device, the method comprising: forming a first layer on a first semiconductor substrate; and forming a first layer on the first layer. Forming a first resist, and exposing a predetermined region of the first resist using a first exposure apparatus to form a first resist pattern having a plurality of first overlay misalignment inspection marks. Forming the first layer pattern having the first overlay misalignment inspection mark by patterning the first layer using the first resist pattern as a mask; Forming a second layer on the layer pattern; forming a second resist on the second layer; and exposing a predetermined region of the second resist using a second exposure device. By the front Forming a second resist pattern having a plurality of second overlay deviation inspection marks corresponding to the plurality of first overlay deviation inspection marks, and first overlay deviation inspection of the first layer pattern At least one of the step of measuring the amount of deviation between the mark and the second overlay deviation inspection mark of the second resist pattern at a plurality of measurement points; Determining whether the measured value is equal to or more than a predetermined value, and calculating 1/2 of the sum of the maximum value and the minimum value of the measured value when the measured value is determined to be the predetermined value or more. And a step of feeding back the correction value to the second exposure apparatus.
のレジストを順次形成する工程と、 前記第２のレジストを、前記補正値がフィードバックさ
れた第２の露光装置を用いて露光することにより第２の
レジストパターンを形成する工程とを備えた、請求項４
に記載の重ね合せ誤差の低減方法。5. The first layer pattern and the second layer on a second semiconductor substrate.
And forming a second resist pattern by exposing the second resist using a second exposure device to which the correction value is fed back. Item 4
The method for reducing the overlay error described in.
２のレジストパターンを除去して前記第１の半導体基板
上の前記第１の層パターン上に再度新たな第２のレジス
トを形成する工程と、 前記新たな第２のレジストを、前記補正値がフィードバ
ックされた第２の露光装置を用いて露光することにより
新たな第２のレジストパターンを形成する工程とを備え
た、請求項４に記載の重ね合せ誤差の低減方法。6. When the measured value is judged to be a predetermined value or more, the second resist pattern is removed and a new layer is newly formed on the first layer pattern on the first semiconductor substrate. Forming a second resist, and forming a new second resist pattern by exposing the new second resist using a second exposure device to which the correction value is fed back. The method for reducing the overlay error according to claim 4, further comprising:
置とは同一の露光装置である、請求項２または４に記載
の重ね合せ誤差の低減方法。7. The method of reducing the overlay error according to claim 2, wherein the first exposure apparatus and the second exposure apparatus are the same exposure apparatus.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33479495A JP3516546B2 (en) | 1995-12-22 | 1995-12-22 | How to reduce overlay error |
| US08/653,146 US5731113A (en) | 1995-12-22 | 1996-05-24 | Method of reducing registration error in exposure step of semiconductor device |
| US09/007,362 US5879843A (en) | 1995-12-22 | 1998-01-15 | Method of reducing registration error in exposure step of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33479495A JP3516546B2 (en) | 1995-12-22 | 1995-12-22 | How to reduce overlay error |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09180983A JPH09180983A (en) | 1997-07-11 |
| JP3516546B2 true JP3516546B2 (en) | 2004-04-05 |
Family
ID=18281308
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33479495A Expired - Fee Related JP3516546B2 (en) | 1995-12-22 | 1995-12-22 | How to reduce overlay error |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US5731113A (en) |
| JP (1) | JP3516546B2 (en) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3634487B2 (en) * | 1996-02-09 | 2005-03-30 | キヤノン株式会社 | Alignment method, alignment apparatus, and exposure apparatus |
| JP3466852B2 (en) * | 1997-02-18 | 2003-11-17 | 株式会社東芝 | Method for manufacturing semiconductor device |
| JP3245556B2 (en) * | 1997-11-18 | 2002-01-15 | 日本電気株式会社 | Mix and match exposure method |
| US5998071A (en) * | 1998-03-26 | 1999-12-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method to monitor lens heating effects |
| US6529262B1 (en) | 1999-04-14 | 2003-03-04 | Ball Semiconductor, Inc. | System and method for performing lithography on a substrate |
| JP3371852B2 (en) | 1999-07-09 | 2003-01-27 | 日本電気株式会社 | Reticle |
| US6251745B1 (en) | 1999-08-18 | 2001-06-26 | Taiwan Semiconductor Manufacturing Company | Two-dimensional scaling method for determining the overlay error and overlay process window for integrated circuits |
| US6342323B1 (en) | 2000-03-13 | 2002-01-29 | International Business Machines Corp. | Alignment methodology for lithography |
| US6433917B1 (en) | 2000-11-22 | 2002-08-13 | Ball Semiconductor, Inc. | Light modulation device and system |
| JP4022374B2 (en) * | 2001-01-26 | 2007-12-19 | 株式会社ルネサステクノロジ | Semiconductor device manufacturing method and system |
| KR100391158B1 (en) * | 2001-07-18 | 2003-07-12 | 삼성전자주식회사 | in-line system having function for measuring overlay accuracy and method for measuring same |
| US20030025979A1 (en) * | 2001-07-31 | 2003-02-06 | Ball Semiconductor, Inc. | Surface distortion compensated photolithography |
| KR100439472B1 (en) * | 2001-11-13 | 2004-07-09 | 삼성전자주식회사 | Method and apparatus for measuring of processing error and method and apparatus for measuring of overlay |
| JP2004311584A (en) * | 2003-04-03 | 2004-11-04 | Renesas Technology Corp | Overlay correction amount calculating apparatus |
| CN100390667C (en) * | 2003-12-09 | 2008-05-28 | 茂德科技股份有限公司 | Error correction method for yellow light making process of diversified products |
| JP5096965B2 (en) | 2008-02-29 | 2012-12-12 | キヤノン株式会社 | Alignment method, alignment apparatus, exposure method, and device manufacturing method |
| JP5790644B2 (en) * | 2010-04-30 | 2015-10-07 | 株式会社ニコン | Inspection apparatus and inspection method |
| US10139740B2 (en) * | 2015-07-16 | 2018-11-27 | Asml Netherlands B.V. | Lithographic apparatus and device manufacturing method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3284641B2 (en) * | 1992-09-03 | 2002-05-20 | ソニー株式会社 | Method for optimizing measurement conditions of overlay accuracy measuring machine and method for optimizing alignment mark shape or alignment mark measurement method in exposure apparatus |
| US5444538A (en) * | 1994-03-10 | 1995-08-22 | New Vision Systems, Inc. | System and method for optimizing the grid and intrafield registration of wafer patterns |
| JP3303551B2 (en) * | 1994-08-22 | 2002-07-22 | ソニー株式会社 | Alignment method in semiconductor device exposure method |
-
1995
- 1995-12-22 JP JP33479495A patent/JP3516546B2/en not_active Expired - Fee Related
-
1996
- 1996-05-24 US US08/653,146 patent/US5731113A/en not_active Expired - Lifetime
-
1998
- 1998-01-15 US US09/007,362 patent/US5879843A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5879843A (en) | 1999-03-09 |
| JPH09180983A (en) | 1997-07-11 |
| US5731113A (en) | 1998-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3516546B2 (en) | How to reduce overlay error | |
| US7244533B2 (en) | Method of the adjustable matching map system in lithography | |
| US7933015B2 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
| US6498640B1 (en) | Method to measure alignment using latent image grating structures | |
| JP3371852B2 (en) | Reticle | |
| US5952132A (en) | Method for forming a stepper focus pattern through determination of overlay error | |
| JP3630269B2 (en) | Superposition mark and semiconductor device manufacturing method using this superposition mark | |
| US7463333B2 (en) | Multi-exposure lithography system providing increased overlay accuracy | |
| US6420077B1 (en) | Contact hole model-based optical proximity correction method | |
| US6950187B2 (en) | Method for determining rotational error portion of total misalignment error in a stepper | |
| JP3511552B2 (en) | Superposition measurement mark and measurement method | |
| US6987053B2 (en) | Method of evaluating reticle pattern overlay registration | |
| JP2970473B2 (en) | Alignment method and alignment error inspection method | |
| US20100104962A1 (en) | Patterning method, exposure system, computer readable storage medium, and method of manufacturing device | |
| US20020182550A1 (en) | Optical mask correction method | |
| JP2002134397A (en) | Photomask, semiconductor device, method for exposing semiconductor chip pattern and chip alignment accuracy inspecting device | |
| JPH0620909A (en) | Exposure method and thin-film multilayer substrate | |
| JP2001093818A (en) | Exposure method and reticle | |
| EP1145080A1 (en) | Reticle, wafer, measuring stepper and methods for preventative maintenance | |
| JP3196721B2 (en) | Semiconductor device manufacturing method and measuring device | |
| US6316340B1 (en) | Photolithographic process for preventing corner rounding | |
| JP3248496B2 (en) | Electron beam exposure method | |
| JP4022009B2 (en) | Photomask alignment method | |
| KR20010046358A (en) | Method of improving overlaid alignment in exposure | |
| JPH0770461B2 (en) | Overlay exposure method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080130 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090130 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100130 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |