JP3508460B2 - Inspection apparatus and inspection method for integrated circuit - Google Patents

Description

【発明の詳細な説明】Detailed Description of the Invention

【０００１】[0001]

【発明の属する技術分野】本発明は集積回路の検査装置
および検査方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit inspection device and inspection method.

【０００２】[0002]

【従来の技術】電子機器に使用されているプリント回路
基板の検査方法の一つであるベッド・オブ・ネイル（検
査用のプローブ）を使用した回路検査方法("Integratin
g design and Test:Using CAE Tools for ATE Programi
ng",K.P.Parker,IEEE ComputerSociety Press,Los Alam
itos CA,1987)は、部品が実装されたプリント回路基板
の配線や部品に対して検査プローブを接触させることで
検査を行い、効率的な故障箇所の診断により有効な検査
方法として利用されている。実装基板上での部品検査に
おいては、例えばアナログＩＣは比較的ピン数も少な
く、プリント回路基板上に設けられたテストポイントに
検査用のプローブを接触させ、その出力信号を観測する
ことで比較的容易に検査が実行できていた。2. Description of the Related Art A circuit inspection method using a bed of nail (inspection probe), which is one of inspection methods for printed circuit boards used in electronic equipment ("Integratin
g design and Test: Using CAE Tools for ATE Programi
ng ", KPParker, IEEE ComputerSociety Press, Los Alam
(ITOS CA, 1987) is used as an effective inspection method by efficiently inspecting failure points by inspecting the wiring and parts of a printed circuit board on which parts are mounted by contacting an inspection probe. . In the component inspection on the mounting board, for example, the analog IC has a relatively small number of pins, and a test probe is brought into contact with a test point provided on the printed circuit board, and the output signal thereof is observed relatively. The inspection could be performed easily.

【０００３】[0003]

【発明が解決しようとする課題】しかしながら近年の電
子機器の小型化、高機能化に伴い、ＩＣの高集積化、プ
リント回路基板の高密度実装化が急速に進んでいる。こ
のため検査用のプローブを使用した回路検査方法はその
有用性を失ってきている。実装基板の高密度化に加えて
高集積化、或いはディジタルＩＣと混在して集積される
ことによる多ピン化により検査プローブを接触させるこ
とも困難になり、アナログＩＣの検査は困難になってき
た。However, with the recent miniaturization and high functionality of electronic equipment, high integration of ICs and high-density mounting of printed circuit boards are rapidly advancing. For this reason, the circuit inspection method using the inspection probe has lost its usefulness. In addition to the high density of the mounting board, high integration, or the increased number of pins due to mixed integration with a digital IC makes it difficult to bring the inspection probe into contact, and inspection of the analog IC has become difficult. .

【０００４】本発明は、集積回路の内部回路もしくはＩ
／Ｏピンの状況を最小限の検査用プローブで検査する集
積回路の検査装置および検査方法を提供することを目的
とする。The present invention relates to an internal circuit of an integrated circuit or I
An object of the present invention is to provide an inspection device and an inspection method for an integrated circuit, which inspects the status of an / O pin with a minimum inspection probe.

【０００５】[0005]

【課題を解決するための手段】この課題を解決するため
に本発明の装置は、集積回路に含まれるアナログテスト
バスと、アナログテストバスを内部回路もしくはＩ／Ｏ
ピンに選択的に接続するスイッチ手段と、制御信号に応
じてスイッチ手段の接続を制御するスイッチ制御手段と
を有するように構成したものである。In order to solve this problem, the device of the present invention comprises an analog test bus included in an integrated circuit and an analog test bus which is an internal circuit or an I / O.
The switch means is configured to selectively connect to the pin, and the switch control means to control the connection of the switch means according to the control signal.

【０００６】これにより本発明の装置は、本発明を含ん
だ集積回路デバイスの検査時に、アナログテストバスを
内部回路もしくはＩ／Ｏピンに選択的に接続すること
で、アナログテストバスに接続された測定装置により容
易に内部回路もしくはＩ／Ｏピンの状況を検査すること
が可能となる。Thus, the device of the present invention is connected to the analog test bus by selectively connecting the analog test bus to the internal circuit or the I / O pin when the integrated circuit device including the present invention is inspected. It becomes possible to easily inspect the condition of the internal circuit or the I / O pin by the measuring device.

【０００７】[0007]

【０００８】[0008]

【０００９】[0009]

【００１０】本発明は、集積回路の内部回路の状況およ
びＩ／Ｏピンの状況を測定する装置であって、前記集積
回路に含まれるアナログテストバスと、前記内部回路も
しくは前記Ｉ／Ｏピンの信号を、与えられた周波数変換
パルス信号に同期して周波数を変換する周波数変換手段
と、前記アナログテストバスを前記内部回路もしくは前
記Ｉ／Ｏピンに前記周波数変換手段を介して選択的に接
続するスイッチ手段と、制御信号に応じて前記スイッチ
手段の接続を制御するスイッチ制御手段とを有する。 The present invention is an apparatus for measuring the status of internal circuits and the status of I / O pins of an integrated circuit, wherein an analog test bus included in the integrated circuit and the internal circuit or the I / O pins are connected. signal, and frequency conversion means for converting a frequency in synchronism with the frequency-converted pulse signal applied, selectively connected through a pre-Symbol frequency conversion means the analog test bus to the internal circuit or the I / O pins And switch control means for controlling connection of the switch means according to a control signal .

【００１１】他の発明は、集積回路に含まれる一対のア
ナログテストバスと、前記内部回路もしくは前記Ｉ／Ｏ
ピンの信号を、与えられた標本化パルスに同期して標本
化する第１の信号標本化手段と、基準電圧と、与えられ
た標本化パルスに同期して前記基準電圧を標本化する第
２の信号標本化手段と、前記一対のアナログテストバス
を前記内部回路もしくは前記Ｉ／Ｏピンに前記第１及び
第２の信号標本化手段を介して選択的に接続するスイッ
チ手段と、制御信号に応じて前記スイッチ手段の接続を
制御するスイッチ制御手段とを有する。 According to another invention, a pair of analog test buses included in an integrated circuit and the internal circuit or the I / O are provided.
A first signal sampling means for sampling the signal at the pin in synchronization with a given sampling pulse; a reference voltage; and a second signal for sampling the reference voltage in synchronization with a given sampling pulse. a signal sampling means, and switch means for connecting said pair of analog test bus the internal circuit or the I / O pins in the prior Symbol selection through the first and second signal sampling means, the control signal Switch control means for controlling the connection of the switch means in accordance with the above .

【００１２】[0012]

【００１３】[0013]

【００１４】[0014]

【００１５】[0015]

【００１６】[0016]

【００１７】[0017]

【００１８】[0018]

【００１９】[0019]

【００２０】[0020]

【００２１】[0021]

【００２２】[0022]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を用いて説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【００２３】図１は本発明の一実施の形態を適用した集
積回路を示している。図１において、１は集積回路、２
は集積回路本来の機能を持つ内部回路、３１、３２、３
３は集積回路１のＩ／Ｏピンである。４はアナログテス
トバス、５１、５２、５３は内部回路２とアナログテス
トバス４とを選択的に接続するスイッチ手段、５４、５
５、５６はＩ／Ｏピン３１、３２、３３とアナログテス
トバス４とを選択的に接続するスイッチ手段であり、６
はスイッチ手段５１〜５６の開閉を制御するスイッチ制
御手段である。７はスイッチ制御手段６を制御するため
の信号を発生させるスイッチ制御信号発生装置であり、
８はアナログテストバス４の状態を観測するための測定
装置である。スイッチ手段５１〜５６は、スイッチ制御
信号発生装置７からの信号でスイッチ制御手段６を制御
することによって開閉される。スイッチ制御手段７、ス
イッチ制御信号発生装置８は既知の技術で容易に構成で
きるため具体的な構成や制御方法については様々な例が
考えられるが、本例ではクロックとデータの２種類のの
信号による制御で全てのスイッチ手段が制御できると仮
定する。また以下の説明でスイッチ手段の開閉はスイッ
チ制御信号発生装置７からの信号でスイッチ制御手段６
を制御することによって行われることは特には述べな
い。尚図中では、内部回路２からＩ／Ｏピン３１〜３３
への配線や、スイッチ制御手段６からスイッチ手段５１
〜５６を制御するための配線等は省略してある。FIG. 1 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 1, 1 is an integrated circuit, 2
Is an internal circuit having the original function of the integrated circuit, 31, 32, 3
Reference numeral 3 is an I / O pin of the integrated circuit 1. 4 is an analog test bus, 51, 52, 53 are switch means for selectively connecting the internal circuit 2 and the analog test bus 4, 54, 5
Reference numerals 5 and 56 are switch means for selectively connecting the I / O pins 31, 32 and 33 and the analog test bus 4, and 6
Is a switch control means for controlling the opening and closing of the switch means 51 to 56. Reference numeral 7 is a switch control signal generator for generating a signal for controlling the switch control means 6,
Reference numeral 8 is a measuring device for observing the state of the analog test bus 4. The switch means 51 to 56 are opened and closed by controlling the switch control means 6 with a signal from the switch control signal generator 7. Since the switch control means 7 and the switch control signal generator 8 can be easily configured by known techniques, various examples of specific configurations and control methods are conceivable. In this example, two types of signals, clock and data, are used. It is assumed that all the switch means can be controlled by the control by. Further, in the following description, the switch control means 6 is opened / closed by a signal from the switch control signal generator 7.
What is done by controlling is not specifically described. In the figure, the internal circuit 2 is connected to the I / O pins 31 to 33.
To the switch and the switch control means 6 to the switch means 51
Wirings for controlling ~ 56 are omitted.

【００２４】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１〜５６はすべて開放状態にある。この状態ではアナ
ログテストバス４、スイッチ手段５１〜５６、スイッチ
制御手段６は内部回路２の動作に影響は与えない。When the integrated circuit 1 is in a normal circuit operating state, that is, when the internal circuit 2 is performing an original operation, all the switch means 51 to 56 are in an open state. In this state, the analog test bus 4, switch means 51 to 56, and switch control means 6 do not affect the operation of the internal circuit 2.

【００２５】集積回路１の検査の際は、アナログテスト
バス４に検査に必要な測定装置８を接続する。次に検査
対象箇所に設置されたスイッチ手段を閉じることで、検
査対象箇所の信号がアナログテストバス４を介して測定
装置８に送られる。スイッチ手段を必要に応じて開閉し
ながら検査対象箇所の測定を行うことで集積回路１の検
査が実行できる。このことで集積回路１の検査がスイッ
チ制御信号とアナログテストバスへのアクセスのみで実
行できるため、従来必要であった、検査対象箇所全てに
対して検査のために物理的に接触させる検査用プローブ
の数は最小限に抑えることができる。例えば集積回路１
が２０本のＩ／Ｏピンを有しており、検査のために必要
な測定箇所が１０箇所あったとすれば、従来であれば少
なくとも１０本の検査用プローブを実装基板に接触させ
る必要があった。本発明によればスイッチ制御用の信号
２本とアナログテストバスへの僅か計３本の検査プロー
ブにより集積回路１の検査対象１０箇所の測定が可能と
なる。この３本の配線をコネクター等の実装基板のエッ
ジに出力しておくことで、実装基板上への物理的なアク
セスポイントは必要なくなる。またスイッチ手段を内部
回路２の内部ノード（Ｉ／Ｏピンに信号が出ないノー
ド）に設置することで、従来不可能であった集積回路１
の内部ノードの測定が可能となる。When inspecting the integrated circuit 1, the measuring device 8 required for the inspection is connected to the analog test bus 4. Then, by closing the switch means installed at the inspection target portion, the signal of the inspection target portion is sent to the measuring device 8 via the analog test bus 4. The integrated circuit 1 can be inspected by measuring the location to be inspected while opening and closing the switch means as necessary. As a result, the inspection of the integrated circuit 1 can be performed only by accessing the switch control signal and the analog test bus, and therefore, the inspection probe that has been conventionally required to physically contact all the inspection target portions for the inspection. The number of can be minimized. For example, integrated circuit 1
Has 20 I / O pins, and if there are 10 measurement points required for inspection, conventionally it is necessary to contact at least 10 inspection probes with the mounting board. It was According to the present invention, it is possible to measure 10 points to be inspected of the integrated circuit 1 by using two switch control signals and only three inspection probes to the analog test bus. By outputting these three wires to the edge of the mounting board such as a connector, a physical access point on the mounting board is not necessary. Further, by installing the switching means at the internal node of the internal circuit 2 (node where no signal is output to the I / O pin), the integrated circuit 1 which has been impossible in the past.
It is possible to measure the internal nodes of.

【００２６】図２は本発明の一実施の形態を適用した集
積回路を示している。図２において、１は集積回路、２
は集積回路本来の機能を持つ内部回路、３１、３２、３
３は集積回路１のＩ／Ｏピンである。４はアナログテス
トバス、５１、５２、５３は内部回路２もしくはバッフ
ァ手段９の出力とアナログテストバス４とを選択的に接
続するスイッチ手段、５４、５５、５６はＩ／Ｏピン３
１、３２、３３とアナログテストバス４とを選択的に接
続するスイッチ手段であり、６はスイッチ手段５１〜５
６の開閉を制御するスイッチ制御手段である。７はスイ
ッチ制御手段６を制御するための信号を発生させるスイ
ッチ制御信号発生装置であり、８はアナログテストバス
の状態を観測するための測定装置である。９は内部回路
２からの信号をバッファするバッファ手段である。スイ
ッチ手段５１〜５６は、スイッチ制御信号発生装置７か
らの信号でスイッチ制御手段６を制御することによって
開閉される。スイッチ制御手段７、スイッチ制御信号発
生装置８は、ここでは図１で示したものと同じ物とす
る。また以下の説明でスイッチ手段の開閉はスイッチ制
御信号発生装置７からの信号でスイッチ制御手段６を制
御することによって行われることは特には述べない。尚
図中では、内部回路２からＩ／Ｏピン３１、３２、３３
への配線や、スイッチ制御手段６からスイッチ手段５１
〜５６を制御するための配線等は省略してある。FIG. 2 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 2, 1 is an integrated circuit, 2
Is an internal circuit having the original function of the integrated circuit, 31, 32, 3
Reference numeral 3 is an I / O pin of the integrated circuit 1. Reference numeral 4 is an analog test bus, 51, 52 and 53 are switch means for selectively connecting the output of the internal circuit 2 or the buffer means 9 and the analog test bus 4, and 54, 55 and 56 are I / O pins 3.
Reference numeral 6 designates switch means 51 to 5 for selectively connecting 1, 32, 33 and the analog test bus 4.
6 is a switch control means for controlling the opening and closing of 6. Reference numeral 7 is a switch control signal generator for generating a signal for controlling the switch control means 6, and 8 is a measuring device for observing the state of the analog test bus. Reference numeral 9 is a buffer means for buffering the signal from the internal circuit 2. The switch means 51 to 56 are opened and closed by controlling the switch control means 6 with a signal from the switch control signal generator 7. Here, the switch control means 7 and the switch control signal generator 8 are the same as those shown in FIG. Further, in the following description, it is not particularly stated that opening and closing of the switch means is performed by controlling the switch control means 6 with a signal from the switch control signal generator 7. It should be noted that in the figure, the I / O pins 31, 32, and 33 from the internal circuit 2 are
To the switch and the switch control means 6 to the switch means 51
Wirings for controlling ~ 56 are omitted.

【００２７】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１〜５６はすべて開放状態にある。この状態ではアナ
ログテストバス４、スイッチ手段５１〜５６、スイッチ
制御手段６、バッファ手段９は内部回路２の動作に影響
は与えない。When the integrated circuit 1 is in a normal circuit operating state, that is, when the internal circuit 2 is performing an original operation, all the switch means 51 to 56 are in an open state. In this state, the analog test bus 4, the switch means 51 to 56, the switch control means 6, and the buffer means 9 do not affect the operation of the internal circuit 2.

【００２８】集積回路１の検査の際は、アナログテスト
バス４に検査に必要な測定装置８を接続する。次に検査
対象箇所に設置されたスイッチ手段を閉じることで、検
査対象箇所の信号がアナログテストバス４を介して測定
装置に送られる。バッファ手段９が設けられているノー
ドに対しては、内部回路（もしくはＩ／Ｏピン）のバッ
ファリングされた信号を測定することが出来る。スイッ
チ手段を必要に応じて開閉しながら検査対象箇所の測定
を行うことで集積回路１の検査が実行できる。このこと
で集積回路１の検査がスイッチ制御信号とアナログテス
トバスへのアクセスのみで実行できるため、従来必要で
あった、検査対象箇所全てに対して検査のために物理的
に接触させる検査用プローブの数は最小限に抑えること
ができる。例えば集積回路１が２０本のＩ／Ｏピンを有
しており、検査のために必要な測定箇所が１０箇所あっ
たとすれば、従来であれば少なくとも１０本の検査用プ
ローブを実装基板に接触させる必要があった。本発明に
よればスイッチ制御用の信号２本とアナログテストバス
への僅か計３本の検査プローブにより集積回路１の検査
対象１０箇所の測定が可能となる。この３本の配線をコ
ネクター等の実装基板のエッジに出力しておくことで、
実装基板上への物理的なアクセスポイントは必要なくな
る。またスイッチ手段を内部回路２の内部ノード（Ｉ／
Ｏピンに信号が出ないノード）に設置することで、従来
不可能であった集積回路１の内部ノードの測定が可能と
なる。また必要に応じてバッファ手段９を用いて検査を
行うため高インピーダンス、或いは周波数の高いノード
もアナログテストバスで測定することが可能になる。When inspecting the integrated circuit 1, the measuring device 8 required for the inspection is connected to the analog test bus 4. Next, by closing the switch means installed at the inspection target location, the signal of the inspection target location is sent to the measuring device via the analog test bus 4. For the node provided with the buffer means 9, the buffered signal of the internal circuit (or I / O pin) can be measured. The integrated circuit 1 can be inspected by measuring the location to be inspected while opening and closing the switch means as necessary. As a result, the inspection of the integrated circuit 1 can be performed only by accessing the switch control signal and the analog test bus, and therefore, the inspection probe that has been conventionally required to physically contact all the inspection target portions for the inspection. The number of can be minimized. For example, if the integrated circuit 1 has 20 I / O pins and there are 10 measurement points required for inspection, conventionally, at least 10 inspection probes are brought into contact with the mounting board. Had to let. According to the present invention, it is possible to measure 10 points to be inspected of the integrated circuit 1 by using two switch control signals and only three inspection probes to the analog test bus. By outputting these three wires to the edge of the mounting board such as a connector,
There is no need for a physical access point on the mounting board. Further, the switching means is connected to the internal node (I /
It is possible to measure the internal node of the integrated circuit 1, which has been impossible in the past, by installing it in a node where no signal is output to the O pin). Further, since the buffer means 9 is used for inspection as necessary, it is possible to measure a node with high impedance or high frequency by the analog test bus.

【００２９】図３は本発明の一実施の形態を適用した集
積回路を示している。図３において、１は集積回路、２
は集積回路本来の機能を持つ内部回路、３１、３２、３
３は集積回路１のＩ／Ｏピンである。４はアナログテス
トバス、５１、５２、５３は内部回路２もしくはバッフ
ァ手段９の出力とアナログテストバス４とを選択的に接
続するスイッチ手段、５４、５５、５６はＩ／Ｏピン３
１、３２、３３とアナログテストバス４とを選択的に接
続するスイッチ手段であり、６はスイッチ手段５１、５
２、５３、５４、５５、５６の開閉を制御するスイッチ
制御手段である。７はスイッチ制御手段６を制御するた
めの信号を発生させるスイッチ制御信号発生装置であ
り、８はアナログテストバスの状態を観測するための測
定装置である。９は内部回路２（もしくはＩ／Ｏピン）
からの信号をバッファするバッファ手段である。１０は
基準電圧線、１１は基準電圧電源、１２は入力信号切替
スイッチである。スイッチ手段５１〜５６は、スイッチ
制御信号発生装置７からの信号でスイッチ制御手段６を
制御することによって開閉される。スイッチ制御手段
７、スイッチ制御信号発生装置８は、ここでは図１で示
したものと同じ物とする。また以下の説明でスイッチ手
段の開閉はスイッチ制御信号発生装置７からの信号でス
イッチ制御手段６を制御することによって行われること
は特には述べない。尚図中では、内部回路２からＩ／Ｏ
ピン３１、３２、３３への配線や、スイッチ制御手段６
からスイッチ手段５１〜５６を制御するための配線等は
省略してある。FIG. 3 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 3, 1 is an integrated circuit, 2
Is an internal circuit having the original function of the integrated circuit, 31, 32, 3
Reference numeral 3 is an I / O pin of the integrated circuit 1. Reference numeral 4 is an analog test bus, 51, 52 and 53 are switch means for selectively connecting the output of the internal circuit 2 or the buffer means 9 and the analog test bus 4, and 54, 55 and 56 are I / O pins 3.
Reference numeral 6 designates switch means 51, 5 which are switch means for selectively connecting 1, 32, 33 and the analog test bus 4.
It is a switch control means for controlling opening / closing of 2, 53, 54, 55, 56. Reference numeral 7 is a switch control signal generator for generating a signal for controlling the switch control means 6, and 8 is a measuring device for observing the state of the analog test bus. 9 is the internal circuit 2 (or I / O pin)
It is a buffer means for buffering the signal from. Reference numeral 10 is a reference voltage line, 11 is a reference voltage power supply, and 12 is an input signal changeover switch. The switch means 51 to 56 are opened and closed by controlling the switch control means 6 with a signal from the switch control signal generator 7. Here, the switch control means 7 and the switch control signal generator 8 are the same as those shown in FIG. Further, in the following description, it is not particularly stated that opening and closing of the switch means is performed by controlling the switch control means 6 with a signal from the switch control signal generator 7. In the figure, I / O from the internal circuit 2
Wiring to the pins 31, 32, 33 and switch control means 6
Wirings for controlling the switch means 51 to 56 are omitted.

【００３０】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１〜５６はすべて開放状態にある。この状態ではアナ
ログテストバス４、スイッチ手段５１〜５６、スイッチ
制御手段６、バッファ手段９、基準電圧線１０、入力信
号切替スイッチ１２は内部回路２の動作に影響は与えな
い。When the integrated circuit 1 is in the normal circuit operation state, that is, when the internal circuit 2 is performing the original operation, all the switch means 51 to 56 are in the open state. In this state, the analog test bus 4, the switch means 51 to 56, the switch control means 6, the buffer means 9, the reference voltage line 10, and the input signal changeover switch 12 do not affect the operation of the internal circuit 2.

【００３１】集積回路１の検査の際は、アナログテスト
バス４に検査に必要な測定装置を接続する。次に検査対
象箇所に設置されたスイッチ手段を閉じることで、検査
対象箇所の信号がアナログテストバス４を介して測定装
置に送られる。バッファ手段が設けられているノードに
対しては、まず入力信号切替スイッチ１２を基準電圧線
１０側に設定することでバッファリングされた基準電圧
を測定する。次に入力信号切替スイッチ１２を内部回路
（もしくはＩ／Ｏピン）側に設定することで、内部回路
（もしくはＩ／Ｏピン）のバッファリングされた信号を
測定する。基準電圧を測定した結果が基準電圧電源１１
から供給している電圧と異なった場合、測定の際に雑音
等の影響があると判断でき、その影響度合いを内部回路
（もしくはＩ／Ｏピン）を測定した結果から差し引くこ
とでより正確な測定結果を得ることが出来る。以下同様
にスイッチ手段を必要に応じて開閉しながら検査対象箇
所の測定を行うことで集積回路１の検査が実行できる。
このことで集積回路１の検査がスイッチ制御信号とアナ
ログテストバスへのアクセスのみで実行できるため、従
来必要であった、検査対象箇所全てに対して検査のため
に物理的に接触させる検査用プローブの数は最小限に抑
えることができる。例えば集積回路１が２０本のＩ／Ｏ
ピンを有しており、検査のために必要な測定箇所が１０
箇所あったとすれば、従来であれば少なくとも１０本の
検査用プローブを実装基板に接触させる必要があった。
本発明によればスイッチ制御用の信号２本とアナログテ
ストバス、基準電圧線への僅か計４本の検査プローブに
より集積回路１の検査対象１０箇所の測定が可能とな
る。この４本の配線をコネクター等の実装基板のエッジ
に出力しておくことで、実装基板上への物理的なアクセ
スポイントは必要なくなる。またスイッチ手段を内部回
路２の内部ノード（Ｉ／Ｏピンに信号が出ないノード）
に設置することで、従来不可能であった集積回路１の内
部ノードの測定が可能となる。また必要に応じてバッフ
ァ手段９を用いて検査を行うため高インピーダンス、或
いは周波数の高いノードもアナログテストバスで測定す
ることが可能になる。加えて基準電圧電源１１を測定し
た結果を利用することで雑音等の影響を考慮した正確な
測定が可能となる。When the integrated circuit 1 is inspected, a measuring device required for the inspection is connected to the analog test bus 4. Next, by closing the switch means installed at the inspection target location, the signal of the inspection target location is sent to the measuring device via the analog test bus 4. For the node provided with the buffer means, first, the input signal changeover switch 12 is set on the side of the reference voltage line 10 to measure the buffered reference voltage. Next, the input signal changeover switch 12 is set to the internal circuit (or I / O pin) side to measure the buffered signal of the internal circuit (or I / O pin). The result of measuring the reference voltage is the reference voltage power supply 11
If it is different from the voltage supplied from the device, it can be judged that there is an influence of noise etc. at the time of measurement, and the degree of the influence is subtracted from the result of measuring the internal circuit (or I / O pin) for a more accurate measurement. You can get the result. Similarly, the integrated circuit 1 can be inspected by measuring the inspection target portion while opening and closing the switch means as required.
As a result, the inspection of the integrated circuit 1 can be performed only by accessing the switch control signal and the analog test bus, and therefore, the inspection probe that has been conventionally required to physically contact all the inspection target portions for the inspection. The number of can be minimized. For example, the integrated circuit 1 has 20 I / Os.
It has pins, and there are 10 measurement points necessary for inspection.
If there is a location, conventionally, at least 10 inspection probes had to be brought into contact with the mounting board.
According to the present invention, it is possible to measure 10 test objects of the integrated circuit 1 by using two switch control signals, an analog test bus, and a total of four test probes to the reference voltage line. By outputting these four wires to the edge of the mounting board such as a connector, a physical access point on the mounting board becomes unnecessary. Further, the switch means is an internal node of the internal circuit 2 (a node where no signal is output to the I / O pin).
By installing it in, it becomes possible to measure the internal node of the integrated circuit 1, which was impossible in the past. Further, since the buffer means 9 is used for inspection as necessary, it is possible to measure a node with high impedance or high frequency by the analog test bus. In addition, by using the measurement result of the reference voltage power supply 11, it is possible to perform accurate measurement in consideration of the influence of noise and the like.

【００３２】図４は本発明の一実施の形態を適用した集
積回路を示している。図４において、１は集積回路、２
は集積回路本来の機能を持つ内部回路、３１、３２、３
３は集積回路１のＩ／Ｏピンである。４はアナログテス
トバス、５１、５２、５３は内部回路２もしくは標本化
手段１３の出力とアナログテストバス４とを選択的に接
続するスイッチ手段、５４、５５、５６はＩ／Ｏピン３
１、３２、３３とアナログテストバス４とを選択的に接
続するスイッチ手段であり、６はスイッチ手段５１、５
２、５３、５４、５５、５６の開閉を制御するスイッチ
制御手段である。７はスイッチ制御手段６を制御するた
めの信号を発生させるスイッチ制御信号発生装置であ
り、８はアナログテストバスの状態を観測するための測
定装置である。１３は内部回路２（もしくはＩ／Ｏピ
ン）からの信号を標本化する標本化手段、１４は標本化
手段１３に標本化パルスを与える標本化パルス発生装置
である。標本化手段１３は一例として、容量素子と、標
本化パルスに同期して容量素子に電圧を与えてから遮断
するスイッチと、容量素子の電圧をバッファするための
バッファから構成されているが、測定するノードや標本
化パルスの周波数によってはバッファは必要無い場合も
ある。スイッチ手段５１、５２、５３、５４、５５、５
６は、スイッチ制御信号発生装置７からの信号でスイッ
チ制御手段６を制御することによって開閉される。スイ
ッチ制御手段７、スイッチ制御信号発生装置８は、ここ
では図１で示したものと同じ物とする。また以下の説明
でスイッチ手段の開閉はスイッチ制御信号発生装置７か
らの信号でスイッチ制御手段６を制御することによって
行われることは特には述べない。尚図中では、内部回路
２からＩ／Ｏピン３１〜３３への配線や、スイッチ制御
手段６からスイッチ手段５１〜５６を制御するための配
線等は省略してある。FIG. 4 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 4, 1 is an integrated circuit, 2
Is an internal circuit having the original function of the integrated circuit, 31, 32, 3
Reference numeral 3 is an I / O pin of the integrated circuit 1. Reference numeral 4 is an analog test bus, 51, 52 and 53 are switch means for selectively connecting the output of the internal circuit 2 or the sampling means 13 and the analog test bus 4, and 54, 55 and 56 are I / O pins 3.
Reference numeral 6 designates switch means 51, 5 which are switch means for selectively connecting 1, 32, 33 and the analog test bus 4.
It is a switch control means for controlling opening / closing of 2, 53, 54, 55, 56. Reference numeral 7 is a switch control signal generator for generating a signal for controlling the switch control means 6, and 8 is a measuring device for observing the state of the analog test bus. Reference numeral 13 is a sampling means for sampling a signal from the internal circuit 2 (or I / O pin), and 14 is a sampling pulse generator for giving a sampling pulse to the sampling means 13. As an example, the sampling means 13 is composed of a capacitive element, a switch for applying a voltage to the capacitive element in synchronization with a sampling pulse and then cutting off the voltage, and a buffer for buffering the voltage of the capacitive element. The buffer may not be necessary depending on the node to be used and the frequency of the sampling pulse. Switch means 51, 52, 53, 54, 55, 5
The switch 6 is opened and closed by controlling the switch control means 6 with a signal from the switch control signal generator 7. Here, the switch control means 7 and the switch control signal generator 8 are the same as those shown in FIG. Further, in the following description, it is not particularly stated that opening and closing of the switch means is performed by controlling the switch control means 6 with a signal from the switch control signal generator 7. In the figure, wirings from the internal circuit 2 to the I / O pins 31 to 33 and wirings for controlling the switch means 51 to 56 from the switch control means 6 are omitted.

【００３３】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１〜５６はすべて開放状態にある。この状態ではアナ
ログテストバス４、スイッチ手段５１、５２、５３、５
４、５５、５６、スイッチ制御手段６、標本化手段９は
内部回路２の動作に影響は与えない。When the integrated circuit 1 is in the normal circuit operation state, that is, when the internal circuit 2 is performing the original operation, all the switch means 51 to 56 are in the open state. In this state, the analog test bus 4, switch means 51, 52, 53, 5
4, 55, 56, the switch control means 6, and the sampling means 9 do not affect the operation of the internal circuit 2.

【００３４】集積回路１の検査の際は、アナログテスト
バス４に検査に必要な測定装置８を接続する。次に検査
対象箇所に設置されたスイッチ手段を閉じることで、検
査対象箇所の信号がアナログテストバス４を介して測定
装置に送られる。標本化手段が設けられているノードに
対しては、標本化パルス発生装置１４からの標本化信号
によって、内部回路（もしくはＩ／Ｏピン）の標本化さ
れた信号を測定することが出来る。When the integrated circuit 1 is inspected, the measuring device 8 required for the inspection is connected to the analog test bus 4. Next, by closing the switch means installed at the inspection target location, the signal of the inspection target location is sent to the measuring device via the analog test bus 4. For the node provided with the sampling means, the sampled signal from the sampling pulse generator 14 can measure the sampled signal of the internal circuit (or I / O pin).

【００３５】検査の第１の例として、被測定信号が高周
波の周期信号である場合を説明する。被測定信号の周波
数が１GHzであった場合、この信号をアナログテストバ
ス４を介して測定装置８で観測するのは通常困難であ
る。１GHzの周波数を測定する測定装置は高価であり、
またアナログテストバスは配線容量を持つため被測定信
号の周波数が高いほど測定環境は悪化するからである。
１GHzの被測定信号に対してその一般的には整数分の
一、例えば千分の一の周波数である１MHzの標本化パル
スで標本化して測定した場合、測定した信号には被測定
信号である１GHz、１GHz+１MHz、１GHz-１MHz、そして
１MHzの周波数成分が含まれている。この周波数成分の
うち最も低い１MHzの成分をローパスフィルターを用い
て測定することで安価な測定装置で、かつ測定される信
号は低い周波数に変換されているためアナログテストバ
スの配線容量の影響が少ない状態で測定することが出来
る。As a first example of the inspection, a case where the signal under measurement is a high frequency periodic signal will be described. When the frequency of the signal under measurement is 1 GHz, it is usually difficult for the measuring device 8 to observe this signal via the analog test bus 4. A measuring device that measures a frequency of 1 GHz is expensive,
Also, since the analog test bus has a wiring capacity, the measurement environment becomes worse as the frequency of the signal under measurement becomes higher.
When the measured signal of 1 GHz is sampled with a sampling pulse of 1 MHz, which is a frequency that is generally an integer fraction, for example, one thousandth, the measured signal is the measured signal. It contains frequency components of 1GHz, 1GHz + 1MHz, 1GHz-1MHz, and 1MHz. Since the lowest 1MHz component of this frequency component is measured using a low-pass filter, it is an inexpensive measuring device, and the measured signal is converted to a low frequency, so the influence of the wiring capacity of the analog test bus is small. It can be measured in the state.

【００３６】検査の第２の例として、標本化の際に、集
積回路１のシステムクロックに同期し遅延時間を設定し
た標本化信号を与えて標本化を行った場合を説明する。
内部回路２の動作はシステムクロックに同期して変化し
ているため、被測定信号はシステムクロックに同期した
周期信号である。被測定信号に対して、システムクロッ
クより位相をΔｔだけずらした標本化パルスを用いて標
本化した信号を測定する。システムクロックに同期した
被測定信号を、システムクロックよりにΔｔだけずらし
て標本化することにより、被測定信号のある一定の点を
標本化することになり、このことで標本化された信号は
直流レベルに変換されたものになる。次に標本化パルス
をΔｔ＋αずらして標本化すると、今度は被測定信号の
別の一定点を標本化し直流レベルに変換した信号が測定
出来る。以下同様に必要な回数だけ位相をずらして測定
し、測定した直流レベルの信号をずらした位相に合わせ
てプロットすることで元の波形が再現できる。内部回路
が正常に動作していない場合は標本化された信号は誤差
に応じて周波数成分を持つため内部回路の異常が検出で
きる。As a second example of the inspection, a case will be described in which sampling is performed by applying a sampling signal in which a delay time is set in synchronization with the system clock of the integrated circuit 1 at the time of sampling.
Since the operation of the internal circuit 2 changes in synchronization with the system clock, the signal under measurement is a periodic signal synchronized with the system clock. A sampled signal is measured using a sampling pulse whose phase is shifted from the system clock by Δt with respect to the signal under measurement. By sampling the signal under measurement synchronized with the system clock by Δt from the system clock and sampling it, a certain point of the signal under measurement is sampled. As a result, the sampled signal is a direct current. It will be converted into a level. Next, when the sampling pulse is deviated by Δt + α for sampling, this time, a signal obtained by sampling another fixed point of the signal under measurement and converting it to a DC level can be measured. Similarly, the original waveform can be reproduced by measuring the phase by shifting the phase the required number of times and plotting the measured DC level signal in accordance with the phase shifted. When the internal circuit is not operating normally, the sampled signal has a frequency component according to the error, so that the abnormality of the internal circuit can be detected.

【００３７】このように本発明を用いれば、検査の際は
高速な波形を周波数の低い波形に変換して測定できるた
め、低速で安価な測定装置での測定が可能になる。高速
な波形を周波数の低い波形に変換するため、測定に対す
るアナログテストバスの配線容量の影響を少なく出来
る。また集積回路１の検査がスイッチ制御信号と標本化
パルス信号、アナログテストバスへのアクセスのみで実
行できるため、従来必要であった、検査対象箇所全てに
対して検査のために物理的に接触させる検査用プローブ
の数は最小限に抑えることができる。例えば集積回路１
が２０本のＩ／Ｏピンを有しており、検査のために必要
な測定箇所が１０箇所あったとすれば、従来であれば少
なくとも１０本の検査用プローブを実装基板に接触させ
る必要があった。本発明によればスイッチ制御用の信号
２本とアナログテストバス、標本化パルス入力への僅か
計４本の検査プローブにより集積回路１の検査対象１０
箇所の測定が可能となる。この４本の配線をコネクター
等の実装基板のエッジに出力しておくことで、実装基板
上への物理的なアクセスポイントは必要なくなる。また
スイッチ手段を内部回路２の内部ノード（Ｉ／Ｏピンに
信号が出ないノード）に設置することで、従来不可能で
あった集積回路１の内部ノードの測定が可能となる。ま
た必要に応じて標本化手段１３を用いて検査を行うこと
で周波数の高いノードの信号が周波数の低い信号に変換
されるため、高周波ノードに対しても低速、安価な測定
装置で測定することが可能になる。必要に応じてアナロ
グテストバスを内部のローカルな電源、或いはグラウン
ド線に接続し標本化した信号を観測することで、内部の
電源、グラウンドの雑音をモニターすることも可能であ
る。As described above, according to the present invention, since a high-speed waveform can be converted into a low-frequency waveform for measurement, it is possible to perform measurement with a low-speed and inexpensive measuring device. Since the high-speed waveform is converted into the low-frequency waveform, the influence of the wiring capacity of the analog test bus on the measurement can be reduced. Further, since the inspection of the integrated circuit 1 can be executed only by accessing the switch control signal, the sampling pulse signal, and the analog test bus, all the inspection target portions, which have been conventionally required, are physically contacted for the inspection. The number of test probes can be kept to a minimum. For example, integrated circuit 1
Has 20 I / O pins, and if there are 10 measurement points required for inspection, conventionally it is necessary to contact at least 10 inspection probes with the mounting board. It was According to the present invention, the test object 10 of the integrated circuit 1 is provided by two test signals for switch control, an analog test bus, and a sampling pulse input to a total of four test probes.
It is possible to measure the location. By outputting these four wires to the edge of the mounting board such as a connector, a physical access point on the mounting board becomes unnecessary. Further, by installing the switch means at the internal node of the internal circuit 2 (node where no signal is output to the I / O pin), it is possible to measure the internal node of the integrated circuit 1 which has been impossible in the past. Further, if necessary, the sampling means 13 is used to inspect to convert the signal of the node having a high frequency into the signal of a low frequency. Therefore, it is also possible to perform measurement on a high frequency node with a low-speed and inexpensive measuring device. Will be possible. It is also possible to monitor the noise of the internal power supply and the ground by connecting the analog test bus to the internal local power supply or the ground line and observing the sampled signal as needed.

【００３８】尚ここでは周波数変換手段の例として標本
化手段１３を使った例を挙げたが、例えば周波数変換手
段として掛算器を使用し、被測定信号を振幅変調して測
定することも可能である。Although the sampling means 13 is used as an example of the frequency conversion means, it is also possible to use a multiplier as the frequency conversion means and amplitude-modulate the signal under measurement for measurement. is there.

【００３９】図５は本発明の標本化手段１３の一例を示
している。図５において、１３１は標本化手段１３の入
力端である。１３２は第１の容量素子、１３３は標本化
パルスに同期して容量素子１３２に入力電圧を与えてか
ら遮断する第１の標本化スイッチ、１３４は容量素子１
３２の電圧をバッファする第１のバッファ手段である。
１３５は第２の容量素子、１３６は容量素子１３５に電
圧を与えてから遮断する第２の標本化スイッチ、１３７
は容量素子１３５の電圧をバッファする第２のバッファ
手段である。１３８は標本化手段１３の出力端である。
１３９は標本化パルス入力端であり、１４０は標本化ス
イッチ１３３、１３６にそれぞれ補完したパルスを与え
るための論理反転器である。FIG. 5 shows an example of the sampling means 13 of the present invention. In FIG. 5, 131 is an input end of the sampling means 13. Reference numeral 132 is a first capacitance element, 133 is a first sampling switch which cuts off after applying an input voltage to the capacitance element 132 in synchronization with a sampling pulse, and 134 is a capacitance element 1
The first buffer means buffers the voltage of 32.
Reference numeral 135 is a second capacitance element, 136 is a second sampling switch for applying a voltage to the capacitance element 135 and then cutting it off, 137
Is a second buffer means for buffering the voltage of the capacitive element 135. Reference numeral 138 is an output end of the sampling means 13.
Reference numeral 139 is a sampling pulse input terminal, and 140 is a logic inverter for giving complementary pulses to the sampling switches 133 and 136, respectively.

【００４０】標本化パルスが標本化パルス入力端１３９
から与えられると、標本化パルスの立ち上がりエッジで
第１の標本化スイッチ１３３が閉じ、第１の容量素子１
３２に入力端１３１の電圧を与え、第１の容量素子１３
２に電荷が十分蓄積された後第１の標本化スイッチ１３
３は開く。標本化パルスの立ち下がりエッジで今度は第
２の標本化スイッチ１３６が閉じ、第２の容量素子１３
５に第１のバッファ手段１３４によってバッファされた
第１の容量素子の電圧を与え、第２の容量素子１３５に
電荷が十分蓄積された後第２の標本化スイッチ１３６は
開く。これにより単一の標本化手段で信号を標本化する
場合と比較して、第１の容量素子に電荷が蓄積されてい
る間の信号が標本化手段の出力端に出力されることを防
止することが出来る。即ち標本化手段に入力された波形
に対してトラッキング部が無くなり、全周期で完全な標
本化された波形が得られる。このため測定装置８で標本
化された信号を測定する際に、単一の標本化手段の場合
には測定タイミングが標本化パルスより遅れた場合、波
形のトラッキング部を測定してしまい誤差を生じること
がなくなり、より正確な測定が可能になる。The sampling pulse is the sampling pulse input terminal 139.
, The first sampling switch 133 closes at the rising edge of the sampling pulse, and the first capacitive element 1
The voltage of the input terminal 131 is applied to 32, and the first capacitive element 13
After sufficient charge has been stored in 2, the first sampling switch 13
3 opens. At the falling edge of the sampling pulse, the second sampling switch 136 is closed this time, and the second capacitive element 13
5 is supplied with the voltage of the first capacitive element buffered by the first buffer means 134, and the second sampling switch 136 is opened after the charges are sufficiently accumulated in the second capacitive element 135. This prevents the signal from being output to the output terminal of the sampling means while the charge is accumulated in the first capacitive element, as compared with the case where the signal is sampled by the single sampling means. You can That is, the tracking section for the waveform input to the sampling means is eliminated, and a completely sampled waveform can be obtained in all cycles. Therefore, when the signal sampled by the measuring device 8 is measured, if the measurement timing is delayed from the sampling pulse in the case of a single sampling means, the tracking portion of the waveform is measured and an error occurs. Will be eliminated and more accurate measurement will be possible.

【００４１】図６は本発明の標本化手段の一実施の形態
を示している。図６において、１は集積回路、４はアナ
ログテストバスである。１３は標本化手段、１４１は反
転型増幅器、１４２は帰還容量、１４３は帰還容量１４
２を放電させるためのスイッチ手段、１４４はアナログ
テストバス４の配線容量をモデル化したものである。５
１はスイッチ手段、８は測定装置、１４は標本化パルス
発生装置である。FIG. 6 shows an embodiment of the sampling means of the present invention. In FIG. 6, 1 is an integrated circuit and 4 is an analog test bus. 13 is a sampling means, 141 is an inverting amplifier, 142 is a feedback capacitor, 143 is a feedback capacitor 14
The switch means 144 for discharging 2 is a model of the wiring capacitance of the analog test bus 4. 5
Reference numeral 1 is a switch means, 8 is a measuring device, and 14 is a sampling pulse generator.

【００４２】集積回路１の検査の際は、スイッチ手段１
４３を閉じ帰還容量１４２を放電させる。反転型増幅器
１４１の出力に測定装置８を接続する。スイッチ手段５
１を閉じ、被測定箇所の標本化手段１３をアナログテス
トバス４に接続する。標本化パルス発生装置１４により
標本化パルスを発生させることで標本化手段１３が被測
定箇所の信号を標本化し、アナログテストバス４を介し
て反転型増幅器１４１に標本化された信号が入力され
る。反転型増幅器１４１に入力された信号により反転型
増幅器１４１は動作し、標本化手段１３が出力した電荷
が帰還容量１４２に転送される。正入力が接地されてい
るためアナログテストバス４の配線容量１４４は仮想接
地点に存在することになり、正入力、負入力間の電位差
はないため配線容量１４４には電荷は移動しない。標本
化手段１３に含まれる容量素子の容量をＣ1、帰還容量
１４２の容量をＣ2、標本化手段１３に貯えられている
電荷をＱ1、標本化手段１３から出力される電圧をＶ1と
すると、反転型増幅器の出力端に現れる電圧Ｖoは、 Ｖo=Ｑ1/Ｃ2=-Ｖ1*Ｃ1/Ｃ2 となり、Ｃ1=Ｃ2とおくと、 Ｖo=-Ｖ1 である。Ｖoを測定装置８で測定することで標本化手段
１３で標本化された電圧を測定することが出来る。これ
によりアナログテストバスの配線容量の影響を最小限に
した正確な検査が実行できる。それぞれの標本化手段に
バッファ手段を設ける必要がないため集積回路における
検査回路の割合が軽減出来る。When inspecting the integrated circuit 1, the switch means 1 is used.
43 is closed and the feedback capacitance 142 is discharged. The measuring device 8 is connected to the output of the inverting amplifier 141. Switch means 5
1 is closed, and the sampling means 13 at the measured position is connected to the analog test bus 4. When the sampling pulse is generated by the sampling pulse generator 14, the sampling means 13 samples the signal at the measurement point, and the sampled signal is input to the inverting amplifier 141 via the analog test bus 4. . The inverting amplifier 141 operates by the signal input to the inverting amplifier 141, and the charge output by the sampling unit 13 is transferred to the feedback capacitor 142. Since the positive input is grounded, the wiring capacitance 144 of the analog test bus 4 exists at the virtual ground point. Since there is no potential difference between the positive input and the negative input, no charge moves to the wiring capacitance 144. When the capacitance of the capacitive element included in the sampling means 13 is C1, the capacitance of the feedback capacitance 142 is C2, the charge stored in the sampling means 13 is Q1, and the voltage output from the sampling means 13 is V1, the inversion The voltage Vo appearing at the output terminal of the type amplifier is Vo = Q1 / C2 = -V1 * C1 / C2, and when C1 = C2 is set, Vo = -V1. By measuring Vo with the measuring device 8, the voltage sampled by the sampling means 13 can be measured. As a result, an accurate test can be executed with the influence of the wiring capacity of the analog test bus minimized. Since it is not necessary to provide the buffer means for each sampling means, the ratio of the inspection circuit in the integrated circuit can be reduced.

【００４３】図７は本発明の標本化手段の一実施の形態
を示している。図７において、１は集積回路、４はアナ
ログテストバスである。１３は標本化手段であり、ＭＯ
Ｓトランジスタ１４５と標本化パルスにより入力電圧を
ＭＯＳトランジスタ１４５に与えてから遮断するための
スイッチ１４６とから構成されている。８は測定装置、
１４は標本化パルス発生装置である。FIG. 7 shows an embodiment of the sampling means of the present invention. In FIG. 7, 1 is an integrated circuit and 4 is an analog test bus. 13 is a sampling means, and MO
It is composed of an S-transistor 145 and a switch 146 for applying an input voltage to the MOS transistor 145 by a sampling pulse and then cutting it off. 8 is a measuring device,
14 is a sampling pulse generator.

【００４４】標本化手段１３は、標本化パルス発生装置
１４により標本化パルスが与えられるとスイッチ１４６
が閉じ、入力電圧がＭＯＳトランジスタ１４５のゲート
に与えられる。ＭＯＳトランジスタ１４５は、ドレイン
とソース間にゲート容量を持つため、入力電圧はＭＯＳ
トランジスタ１４５に保持される。検査時にはスイッチ
手段５１を閉じ、アナログテストバス４に接続された測
定装置８により、ＭＯＳトランジスタ１４５に保持され
た電圧を測定することで、内部回路（もしくはＩ／Ｏピ
ン）の標本化された信号を測定することが出来る。When the sampling pulse is given by the sampling pulse generator 14, the sampling means 13 is switched by the switch 146.
Is closed, and the input voltage is applied to the gate of the MOS transistor 145. Since the MOS transistor 145 has a gate capacitance between the drain and the source, the input voltage is MOS
It is held in the transistor 145. At the time of inspection, the switch means 51 is closed, and the voltage held in the MOS transistor 145 is measured by the measuring device 8 connected to the analog test bus 4 to obtain a sampled signal of the internal circuit (or I / O pin). Can be measured.

【００４５】図８は本発明の一実施の形態を適用した集
積回路を示している。図８において、１は集積回路であ
る。４１は第１のアナログテストバス、４２は第２のア
ナログテストバス、５１、５２は内部回路もしくはＩ／
Ｏピン（図示せず）からの出力とアナログテストバス４
１とを選択的に接続するスイッチ手段、５３、５４は内
部回路もしくは標本化手段１３、１５とアナログテスト
バス４２とを選択的に接続するスイッチ手段である。
８、１６はアナログテストバスの状態を観測するための
測定装置である。１０は基準電圧線、１１は基準電圧電
源であり、１３、１５は内部回路もしくはＩ／Ｏピンの
状況を標本化する標本化手段である。以下の説明でスイ
ッチ手段の開閉はスイッチ制御信号発生装置（図示せ
ず）からの信号でスイッチ制御手段（図示せず）を制御
することによって行われることは特には述べない。また
スイッチ手段は特に述べない場合は開放状態にある。尚
図中では、説明に関係のない配線は省略してある。FIG. 8 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 8, reference numeral 1 is an integrated circuit. 41 is a first analog test bus, 42 is a second analog test bus, and 51 and 52 are internal circuits or I / O.
Output from O pin (not shown) and analog test bus 4
1 is a switch means for selectively connecting 1 and 53, 54 are switch means for selectively connecting the internal circuit or sampling means 13, 15 and the analog test bus 42.
Reference numerals 8 and 16 are measuring devices for observing the state of the analog test bus. Reference numeral 10 is a reference voltage line, 11 is a reference voltage power supply, and 13 and 15 are sampling means for sampling the state of the internal circuit or the I / O pin. In the following description, it is not particularly stated that the opening and closing of the switch means is performed by controlling the switch control means (not shown) with a signal from the switch control signal generator (not shown). The switch means is in the open state unless otherwise stated. Wirings not related to the description are omitted in the drawing.

【００４６】集積回路１の検査の際は、アナログテスト
バス４１、４２に検査に必要な測定装置を接続する。ス
イッチ手段５１を閉じることで（被測定ノードが内部回
路もしくはＩ／Ｏピンの信号が直接観測できるノードの
場合）、アナログテストバス４１に内部回路もしくはＩ
／Ｏピンの信号が出力される。この時同時にスイッチ手
段５３を閉じることで、基準電圧１１からの信号が基準
電圧線１０を介してアナログテストバス４２に出力され
る。測定装置１６により測定された結果が基準電圧電源
１１の電圧と異なった場合、測定の際に雑音等の影響が
あると判断でき、その影響度合いを内部回路（もしくは
Ｉ／Ｏピン）を測定した結果から差し引くことでより正
確な測定結果を得ることが出来る。When inspecting the integrated circuit 1, measuring devices required for the inspection are connected to the analog test buses 41 and 42. By closing the switch means 51 (when the measured node is an internal circuit or a node where the signal of the I / O pin can be directly observed), the analog test bus 41 is connected to the internal circuit or I.
The signal on the / O pin is output. At this time, by simultaneously closing the switch means 53, the signal from the reference voltage 11 is output to the analog test bus 42 via the reference voltage line 10. When the result measured by the measuring device 16 is different from the voltage of the reference voltage power supply 11, it can be determined that there is an influence of noise or the like during the measurement, and the degree of the influence is measured by the internal circuit (or the I / O pin). A more accurate measurement result can be obtained by subtracting from the result.

【００４７】スイッチ手段５２を閉じることで（被測定
ノードが標本化手段が設けられているノードの場合）、
アナログテストバス４１に内部回路もしくはＩ／Ｏピン
の信号が標本化手段１３により標本化されて出力され
る。この時同時にスイッチ手段５４を閉じることで、基
準電圧１１からの信号が基準電圧線１０を介して標本化
手段１５により標本化されてアナログテストバス４２に
出力される。測定装置１６により測定された結果が基準
電圧電源１１の電圧と異なった場合、測定の際に雑音等
の影響があると判断でき、その影響度合いを内部回路
（もしくはＩ／Ｏピン）を測定した結果から差し引くこ
とでより正確な測定結果を得ることが出来る。特に標本
化手段にはオフセット電圧が出易い傾向にあり、場合に
よっては数１０ｍＶ存在することがあるが、本発明はこ
のような場合にも正確な測定が可能である。By closing the switch means 52 (when the measured node is a node provided with sampling means),
The signal of the internal circuit or the I / O pin is sampled by the sampling means 13 and output to the analog test bus 41. At this time, by simultaneously closing the switch means 54, the signal from the reference voltage 11 is sampled by the sampling means 15 via the reference voltage line 10 and output to the analog test bus 42. When the result measured by the measuring device 16 is different from the voltage of the reference voltage power supply 11, it can be determined that there is an influence of noise or the like during the measurement, and the degree of the influence is measured by the internal circuit (or the I / O pin). A more accurate measurement result can be obtained by subtracting from the result. In particular, the sampling means tends to generate an offset voltage, which may be several tens of mV depending on the case, but the present invention enables accurate measurement even in such a case.

【００４８】以下同様にスイッチ手段を必要に応じて開
閉しながら検査対象箇所の測定を行うことで集積回路１
の検査が実行できる。このことで集積回路１の検査がス
イッチ制御信号とアナログテストバスへのアクセスのみ
で実行できるため、従来必要であった、検査対象箇所全
てに対して検査のために物理的に接触させる検査用プロ
ーブの数は最小限に抑えることができる。例えば集積回
路１が２０本のＩ／Ｏピンを有しており、検査のために
必要な測定箇所が１０箇所あったとすれば、従来であれ
ば少なくとも１０本の検査用プローブを実装基板に接触
させる必要があった。本発明によればスイッチ制御用の
信号２本と一対のアナログテストバス、基準電圧線への
計５本の検査プローブにより集積回路１の検査対象１０
箇所の測定が可能となる。この５本の配線をコネクター
等の実装基板のエッジに出力しておくことで、実装基板
上への物理的なアクセスポイントは必要なくなる。また
スイッチ手段を内部回路の内部ノード（Ｉ／Ｏピンに信
号が出ないノード）に設置することで、従来不可能であ
った集積回路１の内部ノードの測定が可能となる。また
必要に応じて標本化手段を用いて検査を行うため周波数
の高いノードもアナログテストバスで測定することが可
能になる。加えて基準電圧電源を測定した結果を利用す
ることで雑音等の影響を考慮した正確な測定が可能とな
る。In the same manner, the integrated circuit 1 is measured by opening and closing the switch means in the same manner as described above and measuring the inspection target portion.
Can be inspected. As a result, the inspection of the integrated circuit 1 can be performed only by accessing the switch control signal and the analog test bus, and therefore, the inspection probe that has been conventionally required to physically contact all the inspection target portions for the inspection. The number of can be minimized. For example, if the integrated circuit 1 has 20 I / O pins and there are 10 measurement points required for inspection, conventionally, at least 10 inspection probes are brought into contact with the mounting board. Had to let. According to the present invention, the test object 10 of the integrated circuit 1 is provided by two switch control signals, a pair of analog test buses, and a total of five test probes to the reference voltage line.
It is possible to measure the location. By outputting these five wires to the edge of the mounting board such as a connector, a physical access point on the mounting board becomes unnecessary. Further, by installing the switch means at the internal node of the internal circuit (node where no signal is output to the I / O pin), it becomes possible to measure the internal node of the integrated circuit 1 which has been impossible in the past. In addition, since the inspection is performed by using the sampling means as needed, it is possible to measure a node having a high frequency with the analog test bus. In addition, by using the measurement result of the reference voltage power supply, it is possible to perform accurate measurement in consideration of the influence of noise and the like.

【００４９】図９は本発明の一実施の形態を適用した集
積回路を示している。図９において、１は集積回路であ
り、４はアナログテストバスである。５１は内部回路も
しくはＩ／Ｏピン（図示せず）からの出力と電圧比較手
段１７の第１の入力１７１とを選択的に接続するスイッ
チ手段、５２は参照電圧源１９の電圧を参照電圧線１８
を介して電圧比較手段１７の第２の入力１７２とを接続
するスイッチ手段であり、ここではスイッチ手段５１、
５２のスイッチ制御入力は共通であるとする。８は電圧
比較手段１７の比較結果出力１７４の信号をアナログテ
ストバス４を介して観測するための測定装置である。１
４は電圧比較手段１３の作動パルス入力１７３に信号を
送り電圧比較手段１７を作動させるための信号を発生す
る標本化パルス発生装置である。以下の説明でスイッチ
手段の開閉はスイッチ制御信号発生装置（図示せず）か
らの信号でスイッチ制御手段（図示せず）を制御するこ
とによって行われることは特には述べない。またスイッ
チ手段は特に述べない場合は開放状態にある。尚図中で
は、説明に関係のない配線は省略してある。FIG. 9 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 9, 1 is an integrated circuit and 4 is an analog test bus. Reference numeral 51 is a switch means for selectively connecting an output from an internal circuit or an I / O pin (not shown) and the first input 171 of the voltage comparison means 17, and 52 is a reference voltage line for the voltage of the reference voltage source 19. 18
Switch means for connecting to the second input 172 of the voltage comparison means 17 via the switch means 51,
It is assumed that the switch control inputs of 52 are common. Reference numeral 8 is a measuring device for observing the signal of the comparison result output 174 of the voltage comparing means 17 via the analog test bus 4. 1
Reference numeral 4 is a sampling pulse generator which sends a signal to the operation pulse input 173 of the voltage comparison means 13 to generate a signal for operating the voltage comparison means 17. In the following description, it is not particularly stated that the opening and closing of the switch means is performed by controlling the switch control means (not shown) with a signal from the switch control signal generator (not shown). The switch means is in the open state unless otherwise stated. Wirings not related to the description are omitted in the drawing.

【００５０】集積回路１の検査の際は、アナログテスト
バス４に検査に必要な測定装置を接続する。スイッチ手
段５１、５２を閉じることで、（被測定ノードが内部回
路もしくはＩ／Ｏピンの信号が直接観測できるノードの
場合）、電圧比較手段１７の第１の入力１７１に内部回
路もしくはＩ／Ｏピンの信号が、電圧比較手段１７の第
２の入力１７２に参照電圧源１９の電圧が入力される。
標本化パルス発生装置１４から電圧比較手段１７を作動
させるための信号を送ることで電圧比較手段１７が作動
し、第１の入力１７１と第２の入力１７１の電圧を比較
した結果が比較結果出力１７４に出力される。図９で示
した電圧比較手段１３は、第１の入力１７１の電圧が第
２の入力１７２より高ければ比較結果出力には集積回路
１の電源電圧（高電位）が、低ければ基準電圧（低電
位）が出力されるよう構成されている。これにより標本
化パルスにより電圧比較手段１７を作動させた結果測定
装置８により高電位が測定された場合、参照電圧源１９
の電圧が内部回路（もしくはＩ／Ｏピン）の電圧よりも
低いと判断できる。この場合は参照電圧を高く設定し再
び測定する。参照電圧が内部回路（もしくはＩ／Ｏピ
ン）の電圧より高い場合、測定装置８では低電位が観測
される。この場合は参照電圧を低く設定し再び測定す
る。このように測定結果により参照電圧を変化させなが
ら比較結果出力１７４の電圧を測定装置８で測定するこ
とで、最終的に内部回路（もしくはＩ／Ｏピン）の電圧
を測定することが出来る。When the integrated circuit 1 is inspected, a measuring device required for the inspection is connected to the analog test bus 4. By closing the switch means 51, 52 (when the measured node is an internal circuit or a node where the signal of the I / O pin can be directly observed), the internal circuit or I / O is input to the first input 171 of the voltage comparison means 17. The signal of the pin, the voltage of the reference voltage source 19 is input to the second input 172 of the voltage comparison means 17.
The voltage comparison means 17 operates by sending a signal for operating the voltage comparison means 17 from the sampling pulse generator 14, and the result of comparing the voltages of the first input 171 and the second input 171 is the comparison result output. It is output to 174. The voltage comparing means 13 shown in FIG. 9 outputs the comparison result output if the voltage of the first input 171 is higher than that of the second input 172, and the reference voltage (low) if the integrated circuit 1 has a low power supply voltage. Potential) is output. As a result, when a high potential is measured by the measuring device 8 as a result of operating the voltage comparison means 17 by the sampling pulse, the reference voltage source 19
Can be determined to be lower than the voltage of the internal circuit (or I / O pin). In this case, set the reference voltage high and measure again. When the reference voltage is higher than the voltage of the internal circuit (or I / O pin), a low potential is observed in the measuring device 8. In this case, set the reference voltage low and measure again. By thus measuring the voltage of the comparison result output 174 with the measuring device 8 while changing the reference voltage according to the measurement result, the voltage of the internal circuit (or I / O pin) can be finally measured.

【００５１】参照電圧の発生方法として、集積回路１の
電源電圧と基準電圧の電位差を範囲とした二分探索法を
使うことでより効率のよい測定が可能になる。例として
電源電圧が３Ｖ、内部回路の電圧が２Ｖであった場合を
挙げると、 １）参照電圧を０Ｖで測定→比較結果出力は高電位 ２）参照電圧を３Ｖで測定→比較結果出力は低電位 ３）参照電圧を０Ｖと３Ｖの中間の１．５Ｖで測定→比
較結果出力は高電位 ２）から３）の過程で比較結果出力が低電位から高電位
に変化しているため、被測定箇所の電位は１．５Ｖ以上
３Ｖ以下であることがわかるため、 ４）参照電圧を１．５Ｖと３Ｖの中間の２．２５Ｖで測
定→比較結果出力は低電位 ３）から４）の過程で比較結果出力が高電位から低電位
に変化しているため、被測定箇所の電位は１．５Ｖ以上
２．２５Ｖ以下であることが分かるため、 ５）参照電圧を１．５Ｖと２．２５Ｖの中間の１．８７
５Ｖで測定→比較結果出力は高電位 ４）から５）の過程で比較結果出力が低電位から高電位
に変化しているため、被測定箇所の電位は１．８７５以
上２．２５Ｖ以下であることが分かるため、 ６）参照電圧を１．８７５と２．２５Ｖの中間の２．０
６２５Ｖで測定→比較結果出力は低電位 ５）から６）の過程で比較結果出力が高電位から低電位
に変化しているため、被測定箇所の電位は１．８７５以
上２．０６２５Ｖ以下であることが分かる。以下同様に
比較結果出力が高電位から低電位に変われば電圧の下限
を修正して次にその範囲の中間の電位で測定し、比較結
果出力が低電位から高電位に変われば電圧の上限を修正
して次にその範囲の中間の電位で測定していくことで最
終的に被測定箇所の電圧を求めることが出来る。As a method of generating the reference voltage, the binary search method in which the potential difference between the power supply voltage of the integrated circuit 1 and the reference voltage is used as a range enables more efficient measurement. As an example, when the power supply voltage is 3V and the voltage of the internal circuit is 2V, 1) the reference voltage is measured at 0V → the comparison result output is high potential 2) the reference voltage is measured at 3V → the comparison result output is low Potential 3) Measure the reference voltage at 1.5 V between 0 V and 3 V → The comparison result output changes from low potential to high potential in the process of high potential 2) to 3). Since it can be seen that the potential at the point is 1.5 V or more and 3 V or less, 4) Measure the reference voltage at 2.25 V, which is between 1.5 V and 3 V → The comparison result output is in the process of low potential 3) to 4). Since the comparison result output changes from the high potential to the low potential, it can be seen that the potential at the measured point is 1.5 V or more and 2.25 V or less. 5) The reference voltages of 1.5 V and 2.25 V 1.87 in the middle
Measured at 5V → Comparison result output is high potential 4) to 5). Since the comparison result output changes from low potential to high potential, the potential at the measured point is 1.875 or more and 2.25V or less. 6) The reference voltage is 2.0, which is the middle of 1.875 and 2.25V.
Measurement at 625V → Comparison result output changes from high potential to low potential in the process of low potential 5) to 6), so the potential at the measured point is 1.875 or more and 2.0625V or less. I understand. Similarly, if the comparison result output changes from high potential to low potential, correct the lower limit of the voltage and then measure at the middle potential of that range.If the comparison result output changes from low potential to high potential, set the upper limit of the voltage. The voltage at the measured point can be finally obtained by correcting and then measuring at a potential in the middle of the range.

【００５２】このように電圧比較手段１７を用いて検査
対象箇所の測定を行うことで集積回路１の検査が実行で
きる。このことで集積回路１の検査がスイッチ制御信号
とアナログテストバスへのアクセスのみで実行できるた
め、従来必要であった、検査対象箇所全てに対して検査
のために物理的に接触させる検査用プローブの数は最小
限に抑えることができる。例えば集積回路１が２０本の
Ｉ／Ｏピンを有しており、検査のために必要な測定箇所
が１０箇所あったとすれば、従来であれば少なくとも１
０本の検査用プローブを実装基板に接触させる必要があ
った。本発明によればスイッチ制御用の信号２本と一対
のアナログテストバス、参照電圧線、標本化パルス入力
への計６本の検査プローブにより集積回路１の検査対象
１０箇所の測定が可能となる。この６本の配線をコネク
ター等の実装基板のエッジに出力しておくことで、実装
基板上への物理的なアクセスポイントは必要なくなる。
またスイッチ手段を内部回路の内部ノード（Ｉ／Ｏピン
に信号が出ないノード）に設置することで、従来不可能
であった集積回路１の内部ノードの測定が可能となる。
また必要に応じて電圧比較手段１７を用いて検査を行う
ことで検査用の回路が簡略化できる。加えて比較出力結
果を測定するため雑音等の影響を考慮した測定が可能と
なる。In this way, the integrated circuit 1 can be inspected by measuring the inspection object portion by using the voltage comparing means 17. As a result, the inspection of the integrated circuit 1 can be performed only by accessing the switch control signal and the analog test bus, and therefore, the inspection probe that has been conventionally required to physically contact all the inspection target portions for the inspection. The number of can be minimized. For example, if the integrated circuit 1 has 20 I / O pins and there are 10 measurement points required for inspection, at least 1 is conventionally required.
It was necessary to bring zero inspection probes into contact with the mounting board. According to the present invention, it is possible to measure 10 points to be inspected of the integrated circuit 1 by using two signals for switch control, a pair of analog test buses, a reference voltage line, and a total of six inspection probes to the sampling pulse input. . By outputting these six wires to the edge of the mounting board such as a connector, a physical access point on the mounting board becomes unnecessary.
Further, by installing the switch means at the internal node of the internal circuit (node where no signal is output to the I / O pin), it becomes possible to measure the internal node of the integrated circuit 1 which has been impossible in the past.
Further, the circuit for inspection can be simplified by performing the inspection using the voltage comparison means 17 as needed. In addition, since the comparison output result is measured, it is possible to perform the measurement considering the influence of noise and the like.

【００５３】図１０は本発明の一実施の形態を適用した
集積回路を示している。図１０において、１は集積回
路、２は集積回路本来の機能を持つ内部回路、３１、３
２、３３は集積回路１のＩ／Ｏピンである。４１は第１
のアナログテストバス、４２は第２のアナログテストバ
ス、５１、５２、５３は内部回路２とアナログテストバ
ス４１、４２とを選択的に接続するスイッチ手段、５
４、５５はＩ／Ｏピン３１、３２とアナログテストバス
４１、４２とを選択的に接続するスイッチ手段、５７は
内部回路２もしくはＩ／Ｏピン３３とアナログテストバ
ス４１、４２とを選択的に接続する、或いは内部回路２
とＩ／Ｏピン３３とを切り離すためのスイッチ手段であ
る。６はスイッチ手段５１、５２、５３、５４、５５、
５７の開閉を制御するスイッチ制御手段である。７はス
イッチ制御手段６を制御するための信号を発生させるス
イッチ制御信号発生装置であり、８はアナログテストバ
ス４１の状態を観測するための測定装置、８１はアナロ
グテストバス４２の状態を観測するための測定装置、或
いはアナログテストバス４２から信号を与えるための信
号源である。９は内部回路の信号をバッファするバッフ
ァ手段、１３は内部回路の信号を標本化する標本化手段
である。９１、９２は集積回路１に接続されている外部
部品であり、ここでは９１は抵抗、９２はコンデンサー
とする。スイッチ手段５１、５２、５３、５４、５５、
５７は、スイッチ制御信号発生装置７からの信号でスイ
ッチ制御手段６を制御することによって選択的に開閉さ
れる。スイッチ制御手段７、スイッチ制御信号発生装置
８は既知の技術で容易に構成できるため具体的な構成や
制御方法については様々な例が考えられるが、本例では
図１と同様クロックとデータの２種類の信号による制御
で全てのスイッチ手段が制御できると仮定する。また以
下の説明でスイッチ手段の開閉はスイッチ制御信号発生
装置７からの信号でスイッチ制御手段６を制御すること
によって行われることは特には述べない。尚図中では、
内部回路２からＩ／Ｏピン３１〜３３への配線や、スイ
ッチ制御手段６からスイッチ手段５１〜５５、５７を制
御するための配線等は省略してある。FIG. 10 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 10, 1 is an integrated circuit, 2 is an internal circuit having the original functions of the integrated circuit, 31, 3
Reference numerals 2 and 33 are I / O pins of the integrated circuit 1. 41 is the first
Analog test bus, 42 is a second analog test bus, 51, 52, 53 are switch means for selectively connecting the internal circuit 2 and the analog test buses 41, 42.
4 and 55 are switch means for selectively connecting the I / O pins 31 and 32 and the analog test buses 41 and 42, and 57 is a switch for selectively connecting the internal circuit 2 or the I / O pin 33 and the analog test buses 41 and 42. Or to the internal circuit 2
Is a switch means for disconnecting the I / O pin 33 and the I / O pin 33. 6 is a switch means 51, 52, 53, 54, 55,
It is a switch control means for controlling the opening and closing of 57. Reference numeral 7 is a switch control signal generating device for generating a signal for controlling the switch control means 6, 8 is a measuring device for observing the state of the analog test bus 41, and 81 is an observing state of the analog test bus 42. Is a signal source for giving a signal from the measuring device or the analog test bus 42. Reference numeral 9 is a buffer means for buffering the signal of the internal circuit, and 13 is a sampling means for sampling the signal of the internal circuit. Reference numerals 91 and 92 denote external parts connected to the integrated circuit 1. Here, 91 is a resistor and 92 is a capacitor. Switch means 51, 52, 53, 54, 55,
57 is selectively opened and closed by controlling the switch control means 6 with a signal from the switch control signal generator 7. Since the switch control means 7 and the switch control signal generator 8 can be easily constructed by known techniques, various examples of specific configurations and control methods are conceivable. It is assumed that all the switching means can be controlled by the control by the kind of signal. Further, in the following description, it is not particularly stated that opening and closing of the switch means is performed by controlling the switch control means 6 with a signal from the switch control signal generator 7. In the figure,
Wirings from the internal circuit 2 to the I / O pins 31 to 33, wirings for controlling the switch means 51 to 55, 57 from the switch control means 6 are omitted.

【００５４】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１〜５５、５７はすべて開放状態にある。この状態で
はアナログテストバス４１、４２、スイッチ手段５１〜
５５、５７、スイッチ制御手段６、バッファ手段９、標
本化手段１３は内部回路２の動作に影響は与えない。When the integrated circuit 1 is in the normal circuit operating state, that is, when the internal circuit 2 is performing the original operation, the switch means 51 to 55, 57 are all in the open state. In this state, the analog test buses 41, 42 and the switch means 51-
55, 57, the switch control means 6, the buffer means 9, and the sampling means 13 do not affect the operation of the internal circuit 2.

【００５５】集積回路１の検査の際は、アナログテスト
バス４１、４２に検査に必要な測定装置を接続する。次
に検査対象箇所に設置されたスイッチ手段を閉じること
で、検査対象箇所の信号がアナログテストバス４１、４
２を介して測定装置に送られる。スイッチ手段を必要に
応じて開閉しながら検査対象箇所の測定を行うことで集
積回路１の検査が実行できる。２本のアナログテストバ
スを使い複数のノードを同時に測定できるため図１で示
した構成より効率よく検査が実行できる。When the integrated circuit 1 is inspected, measuring devices required for the inspection are connected to the analog test buses 41 and 42. Next, by closing the switch means installed at the inspection target portion, the signal of the inspection target portion is converted into the analog test bus 41, 4 or 4.
2 to the measuring device. The integrated circuit 1 can be inspected by measuring the location to be inspected while opening and closing the switch means as necessary. Since two analog test buses can be used to simultaneously measure a plurality of nodes, the inspection can be executed more efficiently than the configuration shown in FIG.

【００５６】内部回路２の検査の際には、アナログテス
トバス４１には測定装置８を、アナログテストバス４２
には信号源８１を接続する。例として内部回路２がスイ
ッチ手段５３を介して入力された信号がスイッチ手段５
７を介して増幅して出力される構成を持っていた場合、
スイッチ手段５７を用いてアナログテストバス４１を内
部回路２の出力に接続する。スイッチ手段５３を用いて
アナログテストバス４２を内部回路２の入力に接続す
る。この状態で信号源８１からアナログテストバス４２
を介して内部回路２に信号を送り、内部回路２の動作に
より増幅された入力信号をアナログテストバス４１を介
して測定装置８で測定することで内部回路２の検査が実
行できる。アナログテストバスの一方から信号を与える
ことで内部回路の検査が可能になる。When inspecting the internal circuit 2, the measuring device 8 is connected to the analog test bus 41 and the analog test bus 42 is connected to the measuring device 8.
A signal source 81 is connected to. As an example, the signal input to the internal circuit 2 via the switch means 53 is the switch means 5
If you have a configuration that is amplified and output via 7,
The switch 57 is used to connect the analog test bus 41 to the output of the internal circuit 2. The switch 53 is used to connect the analog test bus 42 to the input of the internal circuit 2. In this state, the analog test bus 42 is fed from the signal source 81.
The internal circuit 2 can be inspected by transmitting a signal to the internal circuit 2 via the measuring circuit 8 and measuring the input signal amplified by the operation of the internal circuit 2 via the analog test bus 41. The internal circuit can be inspected by applying a signal from one of the analog test buses.

【００５７】このことで集積回路１の検査がスイッチ制
御信号とアナログテストバスへのアクセスのみで実行で
きるため、従来必要であった、検査対象箇所全てに対し
て検査のために物理的に接触させる検査用プローブの数
は最小限に抑えることができる。例えば集積回路１が２
０本のＩ／Ｏピンを有しており、検査のために必要な測
定箇所が１０箇所あったとすれば、従来であれば少なく
とも１０本の検査用プローブを実装基板に接触させる必
要があった。本発明によればスイッチ制御用の信号２本
とアナログテストバス２本への僅か計４本の検査プロー
ブにより集積回路１の検査対象１０箇所の測定が可能と
なる。この４本の配線をコネクター等の実装基板のエッ
ジに出力しておくことで、実装基板上への物理的なアク
セスポイントは必要なくなる。またスイッチ手段を内部
回路２の内部ノード（Ｉ／Ｏピンに信号が出ないノー
ド）に設置することで、従来不可能であった集積回路１
の内部ノードの測定が可能となる。また必要に応じて測
定の際に、バッファ手段９、標本化手段１３を使うこと
が出来る。この事で高インピーダンスのノードや周波数
の高いノードも検査することが可能になる。As a result, the integrated circuit 1 can be inspected only by accessing the switch control signal and the analog test bus, so that all the inspection target points, which have been conventionally required, are physically contacted for inspection. The number of test probes can be kept to a minimum. For example, the integrated circuit 1 has 2
Given that there are 0 I / O pins and there are 10 measurement points required for inspection, conventionally it was necessary to contact at least 10 inspection probes with the mounting board. . According to the present invention, it is possible to measure 10 test targets of the integrated circuit 1 by using only two test signals for switch control and two analog test buses. By outputting these four wires to the edge of the mounting board such as a connector, a physical access point on the mounting board becomes unnecessary. Further, by installing the switching means at the internal node of the internal circuit 2 (node where no signal is output to the I / O pin), the integrated circuit 1 which has been impossible in the past.
It is possible to measure the internal nodes of. Further, the buffer means 9 and the sampling means 13 can be used at the time of measurement, if necessary. This makes it possible to test high impedance nodes and high frequency nodes.

【００５８】集積回路に接続された外部部品９１、９２
の検査の際は、アナログテストバス４１に測定装置８
を、アナログテストバス４２に信号源８１を接続する。
スイッチ手段５７を、Ｉ／Ｏピン３３と内部回路２が開
放状態になり、かつＩ／Ｏピン３３とアナログテストバ
ス４１、４２を接続する状態に設定する。信号源８１か
らステップ波を発生させ、アナログテストバス４２、Ｉ
／Ｏピン３３を介して外部部品９１、９２へ送り、その
過渡応答波形をアナログテストバス４１を介して測定装
置８で測定する。本例では外部部品９１は抵抗、９２は
容量素子であり、外部部品９１と９２は直列に接続され
ている。抵抗の過渡応答特性は、電圧をＶr、抵抗値を
Ｒ、電流をＩとすると、 Ｖr＝ＲＩ で表わされる。容量素子の過渡応答特性は、電圧をＶ
ｃ、容量をＣ、電流をＩとすると、 Ｖｃ＝１／Ｃ（∫Ｉｄｔ） で表わされる。抵抗と容量素子では過渡応答特性が異な
るため、ステップ波を与えながらその過渡応答波形を測
定し、測定した電圧波形から外部部品９１、９２のイン
ピーダンスを測定することが出来る。例えば抵抗９１と
容量素子９２が図で示したように接続されていた場合、
その過渡応答特性は、 Ｖｏ＝（１−exp（−ｔ／ＲＣ）） で表わされるから、予め計算で求めておいた特性グラフ
と測定結果を比較することで抵抗９１と容量素子９２の
インピーダンスが正しいかどうかを検査することが出来
る。またスイッチ手段５７により、内部回路２とＩ／Ｏ
ピン３３とは切り離されているため、信号源８１からの
信号が内部回路２へ及ぼす悪影響を取り除くことが出来
る。このことで、従来外部部品は検査用のプローブによ
りそのインピーダンスを測定していたが、本発明により
２本のアナログテストバス、スイッチ制御手段へのアク
セスで外部部品の検査が可能になり、物理的なアクセス
ポイントが削減できる。また必要に応じてＩ／Ｏピンに
設けられた標本化手段を使い測定することも出来る。External parts 91, 92 connected to the integrated circuit
When inspecting, the measuring device 8
To a signal source 81 connected to the analog test bus 42.
The switch means 57 is set to a state where the I / O pin 33 and the internal circuit 2 are opened and the I / O pin 33 and the analog test buses 41 and 42 are connected. A step wave is generated from the signal source 81, and the analog test bus 42, I
It is sent to the external components 91 and 92 through the / O pin 33, and the transient response waveform thereof is measured by the measuring device 8 through the analog test bus 41. In this example, the external component 91 is a resistor and 92 is a capacitive element, and the external components 91 and 92 are connected in series. The transient response characteristic of the resistor is represented by Vr = RI, where Vr is the voltage, R is the resistance value, and I is the current. The transient response characteristic of the capacitive element is
If c is C, capacitance is C, and current is I, then Vc = 1 / C (∫Idt). Since the resistance response characteristic differs between the resistance element and the capacitance element, it is possible to measure the transient response waveform while applying a step wave and measure the impedance of the external components 91 and 92 from the measured voltage waveform. For example, when the resistor 91 and the capacitive element 92 are connected as shown in the figure,
Since the transient response characteristic is expressed by Vo = (1-exp (-t / RC)), the impedance of the resistor 91 and the capacitance element 92 can be determined by comparing the characteristic graph calculated in advance with the measurement result. You can check for correctness. Further, the switch circuit 57 allows the internal circuit 2 and the I / O
Since it is separated from the pin 33, the adverse effect of the signal from the signal source 81 on the internal circuit 2 can be eliminated. As a result, the impedance of the external component has been conventionally measured by a probe for inspection. However, according to the present invention, the external component can be inspected by accessing the two analog test buses and the switch control means, and the physical inspection is performed physically. Access points can be reduced. If necessary, it is possible to measure by using a sampling means provided on the I / O pin.

【００５９】図１１は本発明の一実施の形態を適用した
集積回路を示している。図１１において、１は集積回
路、２は集積回路本来の機能を持つ内部回路、３１は集
積回路１のＩ／Ｏピンである。４はアナログテストバ
ス、５１は標本化手段１３とアナログテストバス４とを
接続するスイッチ手段、５２はＩ／Ｏピン３１とを切り
離すためのスイッチ手段である。６はスイッチ手段５
１、５２、電流源スイッチトランジスタ６２の開閉を制
御するスイッチ制御手段である。７はスイッチ制御手段
６を制御するための信号を発生させるスイッチ制御信号
発生装置、８はアナログテストバス４の状態を観測する
ための測定装置である。６１は電流源トランジスタ、６
２は電流源スイッチトランジスタ、６３はイコライズス
イッチトランジスタ、６４は電流値設定線、６５は電流
源パルス線、９１は抵抗である。尚図中では説明に関係
のない配線等は省略されている。FIG. 11 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 11, 1 is an integrated circuit, 2 is an internal circuit having an original function of the integrated circuit, and 31 is an I / O pin of the integrated circuit 1. Reference numeral 4 is an analog test bus, 51 is a switch means for connecting the sampling means 13 and the analog test bus 4, and 52 is a switch means for disconnecting the I / O pin 31. 6 is switch means 5
1, 52, a switch control means for controlling the opening and closing of the current source switch transistor 62. Reference numeral 7 is a switch control signal generating device for generating a signal for controlling the switch control means 6, and 8 is a measuring device for observing the state of the analog test bus 4. 61 is a current source transistor, 6
2 is a current source switch transistor, 63 is an equalize switch transistor, 64 is a current value setting line, 65 is a current source pulse line, and 91 is a resistor. It should be noted that wiring and the like not related to the description are omitted in the drawing.

【００６０】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１、５２、電流源スイッチトランジスタ６２はすべて
開放状態にある。この状態ではアナログテストバス４
１、４２、スイッチ手段５１、５２、スイッチ制御手段
６、標本化手段１３、電流源トランジスタ６１、電流源
スイッチトランジスタ６２、イコライズスイッチトラン
ジスタ６３は内部回路２の動作に影響は与えない。When the integrated circuit 1 is in a normal circuit operation state, that is, when the internal circuit 2 is performing an original operation, the switch means 51, 52 and the current source switch transistor 62 are all in an open state. In this state, analog test bus 4
1, 42, switch means 51, 52, switch control means 6, sampling means 13, current source transistor 61, current source switch transistor 62, and equalize switch transistor 63 do not affect the operation of the internal circuit 2.

【００６１】抵抗９１の検査の際は、アナログテストバ
ス４に必要な測定装置８を接続する。スイッチ手段５２
を開放し、Ｉ／Ｏピン３１と内部回路２とを切り離す。
スイッチ手段５１を閉じ標本化手段１３とアナログテス
トバス４とを接続する。電流値設定線６４により抵抗９
１のインピーダンスを測定するのに適当な電流源トラン
ジスタ６１の電流値を設定する。電流源パルス線６５か
らパルスを印可し電流源トランジスタ６１を動作させ、
抵抗９１にパルス電流を印可し、過渡応答特性を標本化
手段１３で標本化し、測定装置８で測定することで抵抗
９１のインピーダンスの検査が出来る。このことで、従
来外部部品は検査用のプローブによりそのインピーダン
スを測定していたが、本発明により１本のアナログテス
トバス、電流値設定線、電流源パルス線、スイッチ制御
手段へのアクセスで外部部品の検査が可能になり、物理
的なアクセスポイントが削減できる。When inspecting the resistor 91, the necessary measuring device 8 is connected to the analog test bus 4. Switch means 52
Is opened to disconnect the I / O pin 31 from the internal circuit 2.
The switch means 51 is closed and the sampling means 13 and the analog test bus 4 are connected. Resistance 9 by the current value setting line 64
The current value of the current source transistor 61 suitable for measuring the impedance of 1 is set. Apply a pulse from the current source pulse line 65 to operate the current source transistor 61,
The impedance of the resistor 91 can be inspected by applying a pulse current to the resistor 91, sampling the transient response characteristic by the sampling means 13, and measuring with the measuring device 8. As a result, the impedance of the external component has been conventionally measured by a probe for inspection, but according to the present invention, the external component is accessed by accessing one analog test bus, current value setting line, current source pulse line, and switch control means. Parts can be inspected and physical access points can be reduced.

【００６２】図１２は本発明の一実施の形態を適用した
集積回路を示している。図１２において、１は集積回
路、２は集積回路本来の機能を持つ内部回路、３４はＩ
／Ｏパッド、３５は内部回路に接続しないダミーのＩ／
Ｏパッドである。４１、４２はアナログテストバス、４
３、４４はそれぞれアナログテストバス４１、４２の配
線容量を、４５、４６はそれぞれＩ／Ｏパッド３４、３
５の容量成分をモデル化したものである。５７、５８は
スイッチ手段、８は測定装置、８１は測定装置或いは信
号源である。尚図中では説明に関係のない配線等は省略
されている。FIG. 12 shows an integrated circuit to which an embodiment of the present invention is applied. In FIG. 12, 1 is an integrated circuit, 2 is an internal circuit having an original function of the integrated circuit, and 34 is I.
/ O pad, 35 is a dummy I / O not connected to the internal circuit
It is an O pad. 41 and 42 are analog test buses, 4
3 and 44 are the wiring capacitances of the analog test buses 41 and 42, respectively, and 45 and 46 are the I / O pads 34 and 3 respectively.
5 is a model of the capacity component of 5. 57 and 58 are switch means, 8 is a measuring device, and 81 is a measuring device or a signal source. It should be noted that wiring and the like not related to the description are omitted in the drawing.

【００６３】集積回路１が通常の回路動作状態、即ち内
部回路２が本来の動作を行っている際にはスイッチ手段
５１、５２はすべて開放状態にある。この状態ではアナ
ログテストバス４１、４２、スイッチ手段５１、５２は
内部回路２の動作に影響は与えない。When the integrated circuit 1 is in the normal circuit operating state, that is, when the internal circuit 2 is performing the original operation, the switch means 51 and 52 are all in the open state. In this state, the analog test buses 41, 42 and the switching means 51, 52 do not affect the operation of the internal circuit 2.

【００６４】集積回路１の検査に先立ってスイッチ手段
５７、５８を制御し、全ての内部回路及びＩ／Ｏピンか
らアナログテストバス４１とアナログテストバス４２を
切り離す。この状態で例えば容量計を用いてアナログテ
ストバス４１、４２の配線容量４３、４４を測定する。
次にスイッチ手段５８を切り替えダミーのＩ／Ｏパッド
３５とアナログテストバス４１とを接続し、ダミーのＩ
／Ｏパッド３５の容量を測定する。検査に先立ってアナ
ログテストバス、Ｉ／Ｏパッドの容量を測定しておくこ
とで、検査時にそれらの容量による誤差を補正すること
が出来、より正確な検査が可能になる。Prior to the inspection of the integrated circuit 1, the switch means 57 and 58 are controlled to disconnect the analog test bus 41 and the analog test bus 42 from all internal circuits and I / O pins. In this state, the wiring capacitances 43 and 44 of the analog test buses 41 and 42 are measured using, for example, a capacitance meter.
Next, the switch means 58 is switched to connect the dummy I / O pad 35 and the analog test bus 41, and the dummy I / O pad 35 is connected.
The capacitance of the / O pad 35 is measured. By measuring the capacitance of the analog test bus and the I / O pad prior to the inspection, it is possible to correct the error due to those capacitances during the inspection, and it becomes possible to perform more accurate inspection.

【００６５】[0065]

【００６６】[0066]

【００６７】[0067]

【００６８】[0068]

【００６９】[0069]

【００７０】[0070]

【００７１】[0071]

【００７２】[0072]

【発明の効果】 以上のように本発明によれば、集積回路
に含まれるアナログテストバスと、前記内部回路もしく
は前記Ｉ／Ｏピンの信号を、与えられた周波数変換パル
ス信号に同期して周波数を変換する周波数変換手段と、
前記アナログテストバスを前記内部回路もしくは前記Ｉ
／Ｏピンに前記周波数変換手段を介して選択的に接続す
るスイッチ手段と、制御信号に応じて前記スイッチ手段
の接続を制御するスイッチ制御手段とを有する検査装置
であって、本発明を含んだ集積回路デバイスの検査時
に、内部回路もしくはＩ／Ｏピンに、スイッチ制御手段
とスイッチ手段を用いてアナログテストバスを周波数変
換手段を介して選択的に接続し、周波数変換パルスを印
加し内部回路もしくはＩ／Ｏピンの状況を周波数変換手
段により異なった周波数信号に変換することで、アナロ
グテストバスに接続された簡易な測定装置により内部回
路もしくはＩ／Ｏピンの状況を測定することが可能とな
る 。 As described above, according to the present invention, an integrated circuit
The analog test bus included in the
Is the frequency conversion pulse applied to the I / O pin signal.
Frequency conversion means for converting the frequency in synchronization with the transmission signal,
The analog test bus is connected to the internal circuit or the I
Selectively connected to the / O pin via the frequency conversion means.
Switch means, and the switch means according to a control signal
Device having switch control means for controlling connection of the
At the time of testing an integrated circuit device including the present invention
Switch control means for internal circuit or I / O pin
And switch means to change the frequency of the analog test bus.
A frequency conversion pulse is printed by selectively connecting via a conversion means.
In addition, the status of internal circuit or I / O pin
By converting to a different frequency signal depending on the stage,
A simple measuring device connected to the test bus
It is possible to measure the condition of the road or I / O pin.
It

【００７３】また、集積回路に含まれる一対のアナログ
テストバスと、前記内部回路もしくは前記Ｉ／Ｏピンの
信号を、与えられた標本化パルスに同期して標本化する
第１の信号標本化手段と、基準電圧と、与えられた標本
化パルスに同期して前記基準電圧を標本化する第２の信
号標本化手段と、前記一対のアナログテストバスを前記
内部回路もしくは前記Ｉ／Ｏピンに前記第１及び第２の
信号標本化手段を介して選択的に接続するスイッチ手段
と、制御信号に応じて前記スイッチ手段の接続を制御す
るスイッチ制御手段とを有する検査装置であって、本発
明を含んだ集積回路デバイスの検査時に、基準電圧を、
スイッチ制御手段とスイッチ手段を用いてアナログテス
トバスを第２の信号標本化手段を介して選択的に接続
し、標本化パルスうを印加し基準電圧を第２の標本化手
段に標本化し、アナログテストバスに接続された測定装
置により基準電圧電源の標本化された状況を測定し、内
部回路もしくはＩ／Ｏピンに、スイッチ制御手段とスイ
ッチ手段を用いてアナログテストバスを第１の標本化手
段を介して選択的に接続し、標本化パルス印加し内部回
路もしくはＩ／Ｏピンの状況を第１の標本化回路に標本
化し、アナログテストバスに接続された測定装置により
内部回路もしくはＩ／Ｏピンの標本化された状況を測定
し、観測した標本化された基準電圧電源の状況と、標本
化された内部回路もしくはＩ／Ｏピンの状況とを比較す
ることで精度の高い検査をすることが可能となる。 A pair of analogs included in the integrated circuit
The test bus and the internal circuit or I / O pin
Samples the signal in sync with a given sampling pulse
First signal sampling means, reference voltage and given sample
Second signal for sampling the reference voltage in synchronization with the pulse
Signal sampling means and the pair of analog test buses
The internal circuit or the I / O pin is connected to the first and second
Switch means for selectively connecting via signal sampling means
And controlling the connection of the switch means according to the control signal.
An inspection device having a switch control means for
When inspecting integrated circuit devices including light,
Analog test using switch control means and switch means
Tobus is selectively connected via the second signal sampling means
Then, a sampling pulse is applied and the reference voltage is set to the second sampling
Measuring device connected to the analog test bus
Measure the sampled situation of the reference voltage power supply by
Switch control means and switch to the subcircuit or I / O pin.
The analog test bus using the switch means
The sampling pulse is applied and the internal circuit is connected.
Sample the status of the path or I / O pin in the first sampling circuit
With a measuring device connected to the analog test bus
Measures the sampled status of internal circuits or I / O pins
Then, the observed sampled reference voltage power supply status and the sample
Compared with the status of the internal circuit or I / O pin
That Do can be a highly accurate inspection in Rukoto.

【図面の簡単な説明】[Brief description of drawings]

【図１】本発明の一実施の形態における集積回路の構造
図FIG. 1 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図２】本発明の一実施の形態における集積回路の構造
図FIG. 2 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図３】本発明の一実施の形態における集積回路の構造
図FIG. 3 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図４】本発明の一実施の形態における集積回路の構造
図FIG. 4 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図５】本発明の一実施の形態における標本化手段の構
造図FIG. 5 is a structural diagram of sampling means according to an embodiment of the present invention.

【図６】本発明の一実施の形態における集積回路の構造
図FIG. 6 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図７】本発明の一実施の形態における標本化手段の構
造図FIG. 7 is a structural diagram of sampling means according to an embodiment of the present invention.

【図８】本発明の一実施の形態における集積回路の構造
図FIG. 8 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図９】本発明の一実施の形態における電圧比較手段の
構造図FIG. 9 is a structural diagram of voltage comparison means according to an embodiment of the present invention.

【図１０】本発明の一実施の形態における集積回路の構
造図FIG. 10 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【図１２】本発明の一実施の形態における集積回路の構
造図FIG. 12 is a structural diagram of an integrated circuit according to an embodiment of the present invention.

【符号の説明】[Explanation of symbols]

１ 集積回路 ２ 内部回路 ４ アナログテストバス ６ スイッチ制御手段 ７ スイッチ制御信号発生装置 ８ 測定装置 ３１ Ｉ／Ｏピン ３２ Ｉ／Ｏピン ３３ Ｉ／Ｏピン ５１ スイッチ手段 ５２ スイッチ手段 ５３ スイッチ手段 ５４ スイッチ手段 ５５ スイッチ手段 ５６ スイッチ手段 1 integrated circuit 2 Internal circuit 4 analog test bus 6 Switch control means 7 Switch control signal generator 8 measuring devices 31 I / O pin 32 I / O pins 33 I / O pins 51 switch means 52 switch means 53 Switch means 54 switch means 55 Switch means 56 switch means

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 31/28 - 31/3193 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. ⁷ , DB name) G01R 31/28-31/3193

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】集積回路の内部回路の状況およびＩ／Ｏピ
ンの状況を測定する装置であって、 前記集積回路に含まれるアナログテストバスと、 前記内部回路もしくは前記Ｉ／Ｏピンの信号を、与えら
れた周波数変換パルス信号に同期し、より低い周波数に
変換する周波数変換手段と、 前記アナログテストバスを前記内部回路もしくは前記Ｉ
／Ｏピンに前記周波数変換手段を介して選択的に接続す
るスイッチ手段と、 制御信号に応じて前記スイッチ手段の接続を制御するス
イッチ制御手段とを有する検査装置。1. An apparatus for measuring a state of an internal circuit of an integrated circuit and a state of an I / O pin, comprising: an analog test bus included in the integrated circuit; and a signal of the internal circuit or the I / O pin. A frequency conversion means for converting to a lower frequency in synchronization with a given frequency conversion pulse signal, and the analog test bus connected to the internal circuit or the I circuit.
An inspection apparatus having switch means selectively connected to the / O pin via the frequency conversion means, and switch control means for controlling connection of the switch means according to a control signal. 【請求項２】前記周波数変換手段は標本化手段により構
成されることを特徴とした請求項１記載の検査装置。2. The inspection apparatus according to claim 1, wherein the frequency conversion means is composed of sampling means. 【請求項３】請求項２に記載の検査装置において、前記
内部回路もしくは前記Ｉ／Ｏピンに、前記スイッチ制御
手段と前記スイッチ手段を用いて前記アナログテストバ
スを、前記標本化手段を介して選択的に接続し、標本化
パルスを印加し前記内部回路もしくは前記Ｉ／Ｏピンの
状況を前記標本化手段で標本化し、前記アナログテスト
バスに接続された測定装置により前記内部回路もしくは
前記Ｉ／Ｏピンの標本化された状況を測定する検査方
法。3. The inspection apparatus according to claim 2, wherein the analog test bus is provided to the internal circuit or the I / O pin by using the switch control means and the switch means, and the sampling means. The state of the internal circuit or the I / O pin is sampled by the sampling means by selectively connecting and applying a sampling pulse, and the internal circuit or the I / O pin is sampled by a measuring device connected to the analog test bus. An inspection method for measuring the sampled status of O-pins. 【請求項４】前記標本化パルスは前記集積回路の内部回
路の同期を取るシステムクロックに同期し、遅延時間を
可変にすることを特徴とした請求項３記載の検査方法。4. The inspection method according to claim 3, wherein the sampling pulse is synchronized with a system clock for synchronizing the internal circuit of the integrated circuit, and the delay time is made variable. 【請求項５】前記標本化手段は、容量素子と、前記容量
素子に標本化パルスに同期して入力電圧を与えてから遮
断するスイッチからなる、請求項２記載の検査装置。5. The inspection apparatus according to claim 2, wherein the sampling means includes a capacitive element and a switch that applies an input voltage to the capacitive element in synchronization with a sampling pulse and then shuts off the input voltage. 【請求項６】前記標本化手段は、容量素子と、前記容量
素子に標本化パルスに同期して入力電圧を与えてから遮
断するスイッチと、前記容量素子の電圧をバッファする
電圧バッファ手段とを有する、請求項２記載の検査装
置。6. The sampling means includes a capacitive element, a switch for applying an input voltage to the capacitive element in synchronization with a sampling pulse and then cutting off the switch, and a voltage buffer means for buffering the voltage of the capacitive element. The inspection apparatus according to claim 2, which has. 【請求項７】 前記標本化手段は、第１の容量素子と、
標本化パルスに同期して前記第１の容量素子に入力電圧
を与えてから遮断する第１のスイッチと、前記第１の容
量素子の電圧をバッファする第１の電圧バッファ手段
と、第２の容量素子と前記標本化パルスの反転パルスに
同期して前記第２の容量素子に前記第１の電圧バッファ
の出力電圧を与えてから遮断する第２のスイッチと、前
記第２の容量素子の電圧をバッファする第２の電圧バッ
ファ手段とを有する、請求項２記載の検査装置。7. The sampling means includes a first capacitive element,
A first switch for applying an input voltage to the first capacitive element and then shutting it off in synchronization with a sampling pulse; a first voltage buffer means for buffering the voltage of the first capacitive element; The first voltage buffer is applied to the second capacitive element in synchronization with the capacitive element and the inversion pulse of the sampling pulse.
3. The inspection apparatus according to claim 2, further comprising: a second switch that cuts off the output voltage after applying the output voltage and a second voltage buffer unit that buffers the voltage of the second capacitive element. 【請求項８】前記標本化手段は、容量素子と、前記容量
素子に標本化パルスに同期して入力電圧を与えてから遮
断するスイッチからなり、前記アナログテストバスを入
力として反転型増幅器と前記反転型増幅器の入出力間に
帰還容量を有し、前記容量素子の電荷を前記帰還容量に
転送し、前記反転型増幅器の出力電圧を出力信号とする
ことを特徴とした請求項２記載の検査装置。8. The sampling means comprises a capacitive element and a switch for applying an input voltage to the capacitive element in synchronism with a sampling pulse and then interrupting the input voltage. The inverting amplifier and the analog test bus are used as inputs. 3. The inspection according to claim 2, further comprising a feedback capacitor between the input and output of the inverting amplifier, transferring the charge of the capacitive element to the feedback capacitor, and using the output voltage of the inverting amplifier as an output signal. apparatus. 【請求項９】前記標本化手段は、ソースを接地したＭＯ
Ｓトランジスタと、前記ＭＯＳトランジスタのゲートに
標本化パルスに同期して入力電圧を与えてから遮断する
スイッチとからなり、前記ＭＯＳトランジスタのドレイ
ン電流を出力信号とすることを特徴とした請求項２記載
の検査装置。9. The sampling means is an MO whose source is grounded.
3. An S-transistor and a switch for applying an input voltage to the gate of the MOS transistor in synchronism with a sampling pulse and then shutting it off, and using the drain current of the MOS transistor as an output signal. Inspection equipment. 【請求項１０】集積回路の内部回路の状況およびＩ／Ｏ
ピンの状況を測定する装置であって、前記集積回路に含
まれる一対のアナログテストバスと、前記内部回路もし
くは前記Ｉ／Ｏピンの信号を、与えられた標本化パルス
に同期して標本化する第１の信号標本化手段と、基準電
圧と、与えられた標本化パルスに同期して前記基準電圧
を標本化する第２の信号標本化手段と、前記一対のアナ
ログテストバスの一方のバスに前記第１の標本化手段の
出力を選択的に接続する第１のスイッチ手段と、前記一
対のアナログテストバスの他方のバスに前記第２の信号
標本化手段の出力を接続する第２のスイッチ手段と、制
御信号に応じて前記第１と第２のスイッチ手段の接続を
制御するスイッチ制御手段とを有する検査装置。10. Internal circuit status and I / O of an integrated circuit
A device for measuring the state of a pin, which samples a signal of a pair of analog test buses included in the integrated circuit and the internal circuit or the I / O pin in synchronization with a given sampling pulse. a first signal sampling means, and the reference voltage, a second signal sampling means for sampling in synchronization with a given sampling pulse the reference voltage on one bus of the pair of analog test bus Of the first sampling means
A first switch means for selectively connecting the output;
The second signal on the other of the pair of analog test buses
An inspection apparatus having a second switch means for connecting the output of the sampling means, and a switch control means for controlling the connection between the first and second switch means according to a control signal. 【請求項１１】請求項１０記載の検査装置において、前
記スイッチ制御手段と前記第２ のスイッチ手段を用い
て、前記一対のアナログテストバスの一方のバスに前記
第２の標本化手段の出力を接続し、標本化パルスを印加
し前記基準電圧を前記第２の信号標本化手段に標本化
し、前記アナログテストバスの一方に接続された測定装
置により前記基準電圧の標本化された状況を測定し、前
記スイッチ制御手段と前記第１のスイッチ手段を用い
て、前記一対のアナログテストバスの他方のバスに前記
第１の標本化手段の出力を選択的に接続し、標本化パル
スを印加し前記内部回路もしくは前記Ｉ／Ｏピンの状況
を前記第１の信号標本化手段に標本化し、前記アナログ
テストバスの他方に接続された測定装置により前記内部
回路もしくは前期Ｉ／Ｏピンの標本化された状況を測定
する検査方法。11. The inspection apparatus according to claim 10, before
Using the switch control means and the second switch means
To one of the pair of analog test buses
The output of the second sampling means is connected, a sampling pulse is applied, the reference voltage is sampled by the second signal sampling means, and the reference voltage is measured by a measuring device connected to one of the analog test buses. the sampled circumstances and measurement of, before
The switch control means and the first switch means are used.
The other bus of the pair of analog test buses
The output of the first sampling means is selectively connected and a sampling pulse is applied to sample the state of the internal circuit or the I / O pin to the first signal sampling means, and the analog test bus of the analog test bus A test method for measuring the sampled status of the internal circuit or the previous I / O pin by a measuring device connected to the other .