JP3507750B2

JP3507750B2 - 半導体装置の製造方法

Info

Publication number: JP3507750B2
Application number: JP2000041278A
Authority: JP
Inventors: 和田　　隆
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-02-18
Filing date: 2000-02-18
Publication date: 2004-03-15
Anticipated expiration: 2020-02-18
Also published as: JP2001230378A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、より詳細にはＭＩＳ（Metal-Insulator-Se
miconductor）構造のトランジスタとキャパシタとを同
一半導体基板上に備える半導体装置の製造方法に関す
る。

【０００２】

【従来の技術及び発明が解決しようとする課題】従来か
ら、ＭＩＳ構造のトランジスタと、２層の多結晶シリコ
ン膜からなる上下電極及びその間に挟持された絶縁膜か
らなるキャパシタとを同一半導体基板に備えた半導体装
置が用いられており、このような半導体装置の製造方法
は、例えば、特開平７−２７３２８５号公報に提案され
ている。

【０００３】この製造方法によれば、まず、半導体基板
２０１上に素子分離領域２０３を形成することにより素
子領域を規定するとともに、半導体基板２０１上全面に
シリコン酸化膜からなるゲート絶縁膜２０２と多結晶シ
リコン膜とを堆積する。その後、この多結晶シリコン膜
にｎ型不純物をドーピングして低抵抗化又は高濃度化す
る。続いて、図２（ａ）に示したように、フォトリソグ
ラフィ及びエッチング工程により、素子領域上にはトラ
ンジスタのゲート電極２０４を、素子分離領域２０３上
にはキャパシタの下部電極２０５を形成する。

【０００４】次いで、得られた半導体基板２０１上全面
に絶縁膜と多結晶シリコン膜とを形成し、図２（ｂ）に
示したように、パターニングして下部電極２０５上にキ
ャパシタ絶縁膜２１０と上部電極２１１とを形成する。
ここで、上部電極となる多結晶シリコン膜は、後工程の
トランジスタのソース／ドレイン領域を形成するための
ｎ型不純物のイオン注入条件により、ｎ型不純物がキャ
パシタ絶縁膜と上部電極を構成する多結晶シリコン膜と
の界面に到達するような膜厚に設定している。

【０００５】続いて、図２（ｃ）に示したように、ゲー
ト電極２０４をマスクとして用いて、ｎ型不純物をイオ
ン注入することにより、ＬＤＤ構造の低濃度不純物拡散
層２０６を形成する。その後、得られた半導体基板２０
１上全面に、酸化膜を堆積し、この酸化膜を異方性エッ
チングすることによりゲート電極２０４の側壁にサイド
ウォールスペーサ２０４ａを形成する。次いで、図２
（ｄ）に示したように、ゲート電極２０４及びサイドウ
ォールスペーサ２０４ａをマスクとして用いて、ｎ型不
純物をイオン注入して、高濃度不純物拡散層２０７を形
成し、ＭＯＳトランジスタのソース／ドレイン領域を形
成する。

【０００６】その後、図２（ｅ）に示したように、得ら
れた半導体基板２０１上に層間絶縁膜２１３を形成し、
この層間絶縁膜２１３にコンタクトホールを形成し、導
電膜を埋め込むことによりゲート電極２０４、ソース／
ドレイン領域、上部電極２１１及び下部電極２０５に対
して配線２１４を接続することにより半導体装置を形成
することができる。

【０００７】一般に、絶縁膜を多結晶シリコン膜からな
る上下電極に挟持してなるキャパシタは、下部電極／絶
縁膜界面の不純物濃度と上部電極／絶縁膜界面の不純物
濃度との差が小さい方がキャパシタの電圧依存性が小さ
く、さらに、これら界面の不純物濃度が高い方がキャパ
シタの電圧依存性が小さいことが知られている。このよ
うなことから、上述の半導体装置の製造方法では、キャ
パシタの下部電極２０５となる多結晶シリコン膜を積層
した後、この多結晶シリコン膜にｎ型不純物をドーピン
グするとともに、その後の別の工程において、上部電極
を形成した後にソース／ドレイン領域形成のためのイオ
ン注入を利用して、キャパシタ絶縁膜と上部電極との界
面及び上部電極へｎ型不純物のドーピングを行い、上部
電極と上部電極／キャパシタ絶縁膜界面との不純物濃度
の高濃度化を図っている。

【０００８】しかし、キャパシタの上部電極と下部電極
との不純物の導入が別工程で行われるのに起因して、不
純物濃度のばらつきが生じるという問題がある。特に、
上部電極となる多結晶シリコン膜の堆積時に膜厚のばら
つきが生じた場合には、これに起因して、ソース／ドレ
イン領域形成のためのイオン注入によって、上部電極／
キャパシタ絶縁膜の界面から注入ピークの位置がずれ、
この結果、下部電極／絶縁膜界面の不純物濃度と上部電
極／絶縁膜界面の不純物濃度の差が大きくなるという問
題もある。したがって、上記の製造方法によっては、キ
ャパシタの電圧依存性は十分に低減されていないのが現
状である。

【０００９】本発明は上記課題に鑑みなされたものであ
り、煩雑な工程を追加することなく、キャパシタの電圧
依存性を低減させることができる半導体装置の製造方法
を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明によれば、（ａ）
半導体基板上に第１多結晶シリコン膜を形成し、該第１
多結晶シリコン膜をパターニングしてトランジスタのゲ
ート電極とキャパシタの下部電極とを形成し、（ｂ）前
記半導体基板に不純物拡散層を形成し、（ｃ）前記下部
電極上に、多結晶シリコン膜に導電性を付与しうる不純
物を含有する絶縁膜及び上部電極となる第２多結晶シリ
コン膜を形成し、（ｄ）得られた半導体基板を熱処理し
て前記絶縁膜から不純物を前記下部電極及び第２多結晶
シリコン膜に拡散させてＭＩＳ構造のトランジスタと下
部電極、キャパシタ絶縁膜及び上部電極の積層構造から
なるキャパシタとを同一半導体基板上に形成することか
らなる半導体装置の製造方法が提供される。

【００１１】

【発明の実施の形態】本発明の半導体装置の製造方法に
おいては、まず、工程（ａ）において、半導体基板上に
第1多結晶シリコン膜を形成し、該第1多結晶シリコン膜
をパターニングしてトランジスタのゲート電極とキャパ
シタの下部電極とを形成する。

【００１２】半導体基板は、シリコン、ゲルマニウム等
の元素半導体、ＧａＡｓ、ＩｎＰ等の化合物半導体から
なる基板であれば特に限定されるものではないが、ｐ型
又はｎ型のシリコンからなり、所定の抵抗率に設定され
ているものが好ましい。半導体基板には、あらかじめＬ
ＯＣＯＳ法やトレンチ素子分離法により、素子分離領域
が形成されているものが好ましい。なお、半導体基板上
には、さらに他の素子、配線、絶縁膜、回路、装置が形
成されていてもよい。

【００１３】第1多結晶シリコン膜は、半導体装置にお
いて、トランジスタのゲート電極やキャパシタの上下電
極として形成されるものであり、ＬＰＣＶＤ法、減圧Ｃ
ＶＤ法、プラズマＣＶＤ法等の公知の方法により形成す
ることができる。第1多結晶シリコン膜の膜厚は、例え
ば、１５００〜３０００Å程度が適当である。なお、第
1多結晶シリコン膜は、半導体基板上に、ゲート絶縁膜
として機能する薄膜状の絶縁膜を介して形成することが
好ましい。ここで薄膜状の絶縁膜としては、例えばシリ
コン酸化膜、シリコン酸化膜／シリコン窒化膜／シリコ
ン酸化膜の積層膜等が挙げられ、膜厚は５０〜２００Å
程度が挙げられる。

【００１４】第1多結晶シリコン膜は、公知の方法、例
えばフォトリソグラフィ及びエッチング工程によりマス
クパターンを形成し、このマスクパターンを用いたＲＩ
Ｅ法等のドライエッチング法、あるいは酸又はアルカリ
水溶液からなるエッチャントを用いたウェットエッチン
グ法等によりパターニングして、トランジスタのゲート
電極、キャパシタの下部電極とすることができる。ゲー
ト電極及び下部電極の形状は特に限定されるものではな
く、得ようとする半導体装置の大きさ、性能等によっ
て、適宜設定することができる。

【００１５】工程（ｂ）において、半導体基板に不純物
拡散層を形成する。ここでの不純物拡散層は、通常トラ
ンジスタのソース／ドレイン領域として機能するもので
あり、リン、砒素等のｎ型又はボロン、アルミニウム等
のｐ型の不純物を用いて形成することができる。不純物
拡散層の濃度は、例えば、１．０×１０¹⁹〜１．０×１
０²¹／ｃｍ³程度が挙げられる。不純物拡散層の形成方
法は、特に限定されるものではなく、熱拡散、イオン注
入等が挙げられる。なかでも、ゲート電極をマスクとし
て使用するイオン注入が好ましい。イオン注入の場合に
は、例えば、注入ドーズが１．０×１０¹⁵〜５．０×１
０¹⁵／ｃｍ²程度、注入エネルギーが３０〜６０ｋｅＶ
程度が挙げられる。

【００１６】なお、トランジスタのソース／ドレイン領
域をＬＤＤ構造とする場合には、好ましくは、まず、半
導体基板に、ゲート電極をマスクとして低濃度不純物拡
散層を形成し、その後、ゲート電極の側壁にサイドウォ
ールスペーサを形成し、ゲート電極及びサイドウォール
スペーサをマスクとして高濃度不純物拡散層を形成する
方法が挙げられる。

【００１７】低濃度不純物拡散層は、例えば、注入ドー
ズが１．０×１０¹³〜５．０×１０ ¹⁴／ｃｍ²程度、注
入エネルギーが５〜３０ｋｅＶ程度で形成することがで
きる。また、サイドウォールスペーサは、ゲート電極を
含む半導体基板上全面にシリコン酸化膜、シリコン窒化
膜又はこれらの積層膜からなる絶縁膜を形成し、この絶
縁膜を、異方性エッチング法によりエッチバックするこ
とにより形成することができる。絶縁膜の膜厚は、ＬＤ
Ｄ領域の幅等を考慮して適宜選択することができる。さ
らに、高濃度不純物拡散層は、例えば、注入ドーズが
１．０×１０¹⁵〜５．０×１０¹⁵／ｃｍ²程度、注入エ
ネルギーが３０〜６０ｋｅＶ程度で形成することができ
る。工程（ｃ）において、下部電極上に不純物を含有す
る絶縁膜及び上部電極となる第２多結晶シリコン膜を形
成する。

【００１８】絶縁膜に含有される不純物は、キャパシタ
の上部電極及び下部電極を構成する多結晶シリコン膜に
導電性を付与しうる不純物であれば、その種類は特に限
定されるものではなく、例えば、リン、砒素、ボロン、
アルミニウム、ガリウム又はこれらの元素を含む化合物
等種々のものが挙げられる。なかでもリン又はボロンが
好ましい。絶縁膜としては、シリコン酸化膜、シリコン
窒化膜又はこれらの積層膜等が挙げられる。不純物が含
有される絶縁膜として、ＰＳＧ、ＢＳＧ等が好ましい。
絶縁膜中の不純物の濃度は、例えば、１．０×１０²⁰〜
１．０×１０²¹／ｃｍ³程度が挙げられる。また、絶縁
膜の膜厚は２００〜５００Å程度が挙げられる。不純物
を含有する絶縁膜は、公知の方法、例えば、原料ガスに
所望の不純物含有ガスを導入して絶縁膜を成膜する熱Ｃ
ＶＤ法、公知の方法で絶縁膜を成膜した後、雰囲気中に
不純物含有ガスを導入して熱処理に付す熱拡散法、絶縁
膜を成膜した後不純物を絶縁膜中にイオン注入する方法
等によって形成することができる。

【００１９】第２多結晶シリコン膜は、第１多結晶シリ
コン膜で例示されたのと同様の方法により同様の膜厚で
形成することができる。なかでも、第２多結晶シリコン
と第１多結晶シリコンとは、同じ方法、同じ膜厚で形成
することが好ましい。なお、ここでの不純物を含有する
絶縁膜及び第２多結晶シリコン膜は、少なくとも下部電
極が形成されている領域上に形成されていればよいが、
下部電極を含む半導体基板上全面に形成されていてもよ
い。つまり、不純物を含有する絶縁膜及び第２多結晶シ
リコン膜は、まず、得られた半導体基板上全面に形成さ
れ、次いで、下部電極上に配置するキャパシタ絶縁膜及
び上部電極を形成するために所望の形状にパターニング
されるため、この工程においては、不純物を含有する絶
縁膜及び第２多結晶シリコン膜は、半導体基板上全面に
配置する形状であってもよいし、所望の形状にパターニ
ングされた後の形状であってもよい。

【００２０】ただし、この工程で形成された不純物を含
有する絶縁膜が、下部電極上のみならずトランジスタを
構成するゲート電極上にも配置する場合又は半導体基板
上全面に配置する場合には、下部電極上以外の領域にお
いては、あらかじめこの絶縁膜の直下に不純物拡散防止
膜を形成しておくことが好ましい。後工程において熱処
理によってこの絶縁膜から不純物を下部電極等に拡散さ
せる際に、ゲート電極にも不純物が拡散するのを防止す
るためである。この不純物拡散防止膜としては、不純物
の拡散を阻止することができ、ゲート電極上等に配置さ
れているままでも半導体装置の機能に影響を与えないよ
うな材料、膜厚のものが好ましい。例えば、シリコン酸
化膜、シリコン窒化膜又はこれらの積層膜等の絶縁膜が
挙げられる。また、膜厚は５００〜１０００Å程度が挙
げられる。

【００２１】工程（ｄ）において、得られた半導体基板
を熱処理して絶縁膜から不純物を下部電極及び第２多結
晶シリコン膜に拡散させる。ここでの熱処理は、絶縁膜
不純物を拡散させるものであるが、先の工程で形成され
た不純物拡散層を活性化させるために行われる熱処理を
利用するものである。熱処理の条件は、用いる絶縁膜の
材料、膜厚、絶縁膜中に含有されている不純物の種類、
量、下部電極及び第２多結晶シリコン膜の膜厚等により
適宜調整することができるが、例えば、８００〜９００
℃の温度範囲で、２０〜４０分間程度が挙げられる。こ
の熱処理によって、絶縁膜から下部電極と第２多結晶シ
リコン膜とに均一かつ対称に、不純物を拡散させること
ができる。

【００２２】なお、この工程において、不純物を含有す
る絶縁膜及び第２多結晶シリコン膜が半導体基板上全面
に配置した状態で熱処理した場合には、熱処理後に、絶
縁膜及び第２多結晶シリコン膜を所望の形状にパターニ
ングすることにより、キャパシタ絶縁膜及び上部電極と
することが好ましい。これにより、ＭＩＳ構造のトラン
ジスタと下部電極、キャパシタ絶縁膜及び上部電極の積
層構造からなるキャパシタとを同一半導体基板上に形成
することができる。

【００２３】本発明の半導体装置の製造方法において
は、半導体基板上に形成されるトランジスタが１つの導
電型の場合について説明したが、ｐ型及びｎ型双方の導
電型のトランジスタが形成される場合には、上記工程の
前、中、後に、公知の方法にしたがって必要な工程を追
加又は繰り返してもよい。また、上記（ａ）〜（ｄ）の
工程に、さらに、公知の方法にしたがって、レジストパ
ターンの形成、導電膜及び絶縁膜等の形成、これら導電
膜又は絶縁膜のパターニング、熱処理、層間絶縁膜の形
成、コンタクトホールの形成、配線層の形成等の種々の
工程を組み合わせてもよい。以下、本発明の半導体装置
の製造方法の実施の形態を図面に基づいて説明する。

【００２４】まず、図１（ａ）に示したように、ｐ型シ
リコン基板１０１上に素子分離領域１０２を形成するこ
とにより素子領域を規定する。得られたシリコン基板１
０１上全面に、膜厚数十Å程度のシリコン酸化膜からな
るゲート絶縁膜１０４、ＣＶＤ法により膜厚１５００〜
３０００Å程度の多結晶シリコン膜を堆積する。この多
結晶シリコン膜を、図１（ａ）に示したように、フォト
リソグラフィ及びエッチング工程により選択的にエッチ
ングし、素子領域上にｎＭＯＳトランジスタ用のゲート
電極１０５、ｐＭＯＳトランジスタ用のゲート電極１０
６を、素子分離領域１０２にキャパシタの下部電極１０
７を形成する。

【００２５】次いで、ｎＭＯＳトランジスタ形成領域の
みに開口を有するレジストマスクとゲート電極１０５と
をマスクとして用いて、ｎ型不純物（リン、砒素等）
を、注入ドーズ１．０×１０¹³〜５．０×１０¹⁴／ｃｍ
²程度、注入エネルギー１０〜３０ｋｅＶ程度でイオン
注入することにより、ＬＤＤ構造の低濃度不純物拡散層
１０８を形成し、さらにｐＭＯＳトランジスタ形成領域
のみに開口を有するレジストマスクとゲート電極１０６
とをマスクとして用いて、ｐ型不純物（ボロン、ＢＦ₂
等）を、注入ドーズ１．０×１０¹³〜５．０×１０¹³／
ｃｍ²程度、注入エネルギー５〜３０ｋｅＶ程度でイオ
ン注入することにより、ＬＤＤ構造の低濃度不純物拡散
層１０９を形成する。この際、同時にゲート電極にもｎ
型又はｐ型不純物がイオン注入される。その後、得られ
たシリコン基板１０１上全面に、膜厚１０００Å程度の
シリコン酸化膜を堆積し、この酸化膜を異方性エッチン
グすることによりゲート電極１０５、１０６の側壁にサ
イドウォールスペーサ１１０を形成する。

【００２６】続いて、図１（ｂ）に示したように、ｎＭ
ＯＳトランジスタ形成領域のみに開口を有するレジスト
マスク（図示せず）、ゲート電極１０５及びサイドウォ
ールスペーサ１１０をマスクとして用いて、ｎ型不純物
（砒素）を、注入ドーズ１．０×１０¹⁵〜５．０×１０
¹⁵／ｃｍ²程度、注入エネルギー３０〜６０ｋｅＶ程度
でイオン注入して、高濃度不純物拡散層１１１を形成
し、ｎＭＯＳトランジスタを形成するとともに、ｐＭＯ
Ｓトランジスタ形成領域のみに開口を有するレジストマ
スク（図示せず）、ゲート電極１０６及びサイドウォー
ルスペーサ１１０をマスクとして用いて、ｐ型（ボロ
ン、ＢＦ₂等）不純物を、注入ドーズ１．０×１０¹⁵〜
５．０×１０¹⁵／ｃｍ²程度、注入エネルギー３０〜６
０ｋｅＶ程度でイオン注入して、高濃度不純物拡散層１
１２を形成し、ｐＭＯＳトランジスタを形成する。この
際、同時にゲート電極にもｎ型又はｐ型不純物がイオン
注入される。

【００２７】その後、図１（ｃ）に示したように、シリ
コン基板１０１上全面に、数百Å程度のシリコン酸化膜
１１３を堆積し、キャパシタが形成される領域のシリコ
ン酸化膜１１３を選択的に除去する。ここで、シリコン
酸化膜１１３をｎＭＯＳトランジスタおよびｐＭＯＳト
ランジスタ上に形成するのは、後工程でキャパシタ絶縁
膜として不純物を含有する絶縁膜を堆積し、熱処理した
際に、この不純物がゲート電極に拡散するのを防止する
ためである。次いで、図１（ｄ）に示したように、得ら
れたシリコン基板１０１上全面に、膜厚数百Å程度のＰ
ＳＧ膜（リンの膜内における濃度は１．０×１０²⁰〜１
０²¹／ｃｍ³程度）からなるキャパシタ絶縁膜１１４
と、下部電極１０７と同じ膜厚の多結晶シリコン膜１１
５をＣＶＤ法により形成する。

【００２８】続いて、トランジスタの高濃度不純物拡散
層１１１、１１２の活性化のために、８００〜９００℃
程度の温度で熱処理を行う。この熱処理により、キャパ
シタ絶縁膜１１４であるＰＳＧ膜から、多結晶シリコン
膜１１５及び下部電極１０７に不純物が上下対称に拡散
される。その後、図１（ｅ）に示したように、フォトリ
ソグラフィ及びエッチング工程によって、多結晶シリコ
ン膜１１５とキャパシタ絶縁膜１１４とをパターニング
し、キャパシタの上部電極１１６を形成し、キャパシタ
を完成する。続いて、得られたシリコン基板１０１上全
面に層間絶縁膜１１７を形成し、この層間絶縁膜１１７
にコンタクトホールを形成し、導電膜を埋め込むことに
よりゲート電極１０５、１０６、ソース／ドレイン領
域、上部電極１１６及び下部電極１０７に対して配線１
１８を接続する。

【００２９】

【発明の効果】本発明の半導体装置の製造方法によれ
ば、下部電極と上部電極との間に挟持されたキャパシタ
絶縁膜から熱処理によって不純物を拡散させるため、不
純物が上部電極及び下部電極内において対称に導入する
ことができるとともに、電極形成のための多結晶シリコ
ン膜の成膜時の膜厚のばらつきに影響されずに上部電極
及び下部電極内において均等に不純物を拡散させること
ができる。よって、上部電極と下部電極との不純物濃度
の差が小さい、つまり電圧依存性の小さいキャパシタを
形成することができる。しかも、キャパシタ絶縁膜から
不純物を拡散させる工程は、トランジスタの不純物拡散
層の活性化のために行われる熱処理を利用するため、煩
雑な工程を追加することなく、キャパシタとトランジス
タとが同一基板上に形成された半導体装置を製造するこ
とができる。

【図面の簡単な説明】

【図１】本発明の半導体装置の製造方法の実施の形態を
説明するための要部の概略断面製造工程図である。

【図２】従来の半導体装置の製造方法の実施の形態を説
明するための要部の概略断面製造工程図である。

【符号の説明】

１０１ｐ型シリコン基板１０２素子分離領域１０４ゲート絶縁膜１０５ｎＭＯＳトランジスタ用のゲート電極１０６ｐＭＯＳトランジスタ用のゲート電極１０７下部電極１０８ｎＭＯＳトランジスタ用の低濃度不純物拡散層１０９ｐＭＯＳトランジスタ用の低濃度不純物拡散層１１０サイドウォールスペーサ１１１ｎＭＯＳトランジスタ用の高濃度不純物拡散層１１２ｐＭＯＳトランジスタ用の高濃度不純物拡散層１１３シリコン酸化膜１１４キャパシタ絶縁膜（不純物を含有する絶縁膜）１１５多結晶シリコン膜（第２多結晶シリコン膜）１１６上部電極１１７層間絶縁膜１１８配線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/822 H01L 21/8234 H01L 27/04 H01L 21/3205 H01L 21/8234 H01L 27/06 H01L 27/10

Claims

(57)【特許請求の範囲】

【請求項１】（ａ）半導体基板上に第１多結晶シリコ
ン膜を形成し、該第１多結晶シリコン膜をパターニング
してトランジスタのゲート電極とキャパシタの下部電極
とを形成し、（ｂ）前記半導体基板に不純物拡散層を形成し、（ｃ）前記下部電極上に、多結晶シリコン膜に導電性を
付与しうる不純物を含有する絶縁膜及び上部電極となる
第２多結晶シリコン膜を形成し、（ｄ）得られた半導体基板を熱処理して前記絶縁膜から
不純物を前記下部電極及び第２多結晶シリコン膜に拡散
させてＭＩＳ構造のトランジスタと下部電極、キャパシ
タ絶縁膜及び上部電極の積層構造からなるキャパシタと
を同一半導体基板上に形成することからなる半導体装置
の製造方法。
【請求項２】不純物を含有する絶縁膜がＰＳＧ膜又は
ＢＳＧ膜である請求項１に記載の半導体装置の製造方
法。