JP3505923B2 - Information processing device and information recording device - Google Patents
Information processing device and information recording deviceInfo
- Publication number
- JP3505923B2 JP3505923B2 JP21033596A JP21033596A JP3505923B2 JP 3505923 B2 JP3505923 B2 JP 3505923B2 JP 21033596 A JP21033596 A JP 21033596A JP 21033596 A JP21033596 A JP 21033596A JP 3505923 B2 JP3505923 B2 JP 3505923B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- amplitude
- frequency
- detection
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Magnetic Recording (AREA)
Description
【0001】本発明は、アナログ信号処理過程の自動調
整、特に、ディジタル情報をアナログ波形として入力さ
れた信号の処理過程の自動調整に関するものである。The present invention relates to automatic adjustment of an analog signal processing process, and more particularly to automatic adjustment of a processing process of a signal in which digital information is input as an analog waveform.
【0002】[0002]
【従来の技術】従来の情報記憶装置を幾つかに分類し
て、再生回路のブースタとの関わりについて述べる。ま
ず、磁気記憶装置について考えてみると、フロッピーデ
ィスクドライブ(以下FDDと呼ぶ)は、情報の記録密
度がそれ程高くないので、そもそもブースタが必要でな
かった。一方、ハードディスクドライブ(以後HDDと
呼ぶ)は、情報の記録密度がFDDに比べて高く、ブー
スタも必要であるが、記憶装置としてはシステムが閉じ
ているので、ブーストレベルは、個々のHDDの最適値
で固定しておけば問題はなかった。2. Description of the Related Art The conventional information storage device is classified into several types and the relationship with a booster of a reproducing circuit will be described. First, considering a magnetic storage device, a floppy disk drive (hereinafter referred to as FDD) does not need a booster in the first place because the information recording density is not so high. On the other hand, a hard disk drive (hereinafter referred to as HDD) has a higher information recording density than FDD and requires a booster, but since the system is closed as a storage device, the boost level is optimal for each HDD. There was no problem if I fixed the value.
【0003】さらに光記憶装置について考えてみると、
Compact Disc(以下CDと呼ぶ)や相変化
記録に代表される反射光のコントラストを検出するタイ
プの記憶装置では、S/Nが高いのでブースタを入れる
必要がなかったり、あるいは入れた場合でもブーストレ
ベルは固定値でも十分であった。Further considering the optical storage device,
In a storage device of the type that detects the contrast of reflected light, such as Compact Disc (hereinafter referred to as CD) and phase change recording, it is not necessary to add a booster because the S / N is high, or even if it is, a boost level A fixed value was sufficient.
【0004】これに対し、光磁気記録方式の記憶装置
は、前述の光記憶装置ほどS/Nが高くないのでブース
タは必須であるが、これまで商品化されてきたものはP
itPosition Modulation記録(以
下PPM記録と呼ぶ)という記録方式によるものがほと
んどであった。On the other hand, a magneto-optical recording type storage device has a booster indispensable because the S / N is not as high as that of the above-mentioned optical storage device.
In most cases, a recording method called itPosition Modulation recording (hereinafter referred to as PPM recording) is used.
【0005】このPPM記録は、図16に示すように記
録ピット101の中心位置に記録情報100の“1”を
対応させる記録方式で、再生時は読み出されたアナログ
信号のピーク位置を検出すれば良い。その検出原理は、
再生信号の微分波形104のゼロクロス点を求める一方
で、元の再生信号をあるレベルでコンパレートしてゲー
ト信号を得、このゲート信号とゼロクロス信号105か
らピーク検出信号106を得るものである。この方法を
用いれば、図16の実線で示す再生信号102のように
変調度の小さい波形であっても、点線で示す再生信号1
03のようにブースタにより振幅アップした波形であっ
ても、ピーク検出信号106は問題なく求められる。な
ぜならば、この時のブーストレベルの差はゲート信号の
パルス幅の大小に関与するのみであるので、そのレベル
が多少変動したとしても、ピーク検出信号106の示す
ピーク位置には何等影響を及ぼさないからである。This PPM recording is a recording method in which "1" of the recording information 100 is associated with the center position of the recording pit 101 as shown in FIG. 16, and the peak position of the read analog signal is detected during reproduction. Good. The detection principle is
While obtaining the zero-cross point of the differential waveform 104 of the reproduction signal, the original reproduction signal is compared at a certain level to obtain a gate signal, and the peak detection signal 106 is obtained from the gate signal and the zero-cross signal 105. When this method is used, even if the reproduction signal 102 shown by the solid line in FIG. 16 has a small modulation degree, the reproduction signal 1 shown by the dotted line is generated.
Even if the amplitude is increased by the booster as in 03, the peak detection signal 106 can be obtained without any problem. Because the difference in boost level at this time is only related to the magnitude of the pulse width of the gate signal, even if the level slightly fluctuates, it does not affect the peak position indicated by the peak detection signal 106. Because.
【0006】上述してきたように、従来この種の情報記
憶装置はブースタが必要ないか、あるいはブースタがあ
ったとしてもブーストレベルの自動調整は必要ではなか
った。As described above, the information storage device of this type conventionally does not require a booster or, even if there is a booster, does not require automatic adjustment of the boost level.
【0007】一方、フィルタは再生信号の高周波ノイズ
を除去するために挿入されているが、CDのようにS/
Nが十分確保されている場合には、そもそもカットオフ
周波数を切り替える必要が無い。あるいは、S/Nが十
分確保出来ない場合であっても、線速度一定(以下CL
Vと呼ぶ)再生や角速度一定(以下CAVと呼ぶ)再生
を行う場合には再生信号の周波数は一定であるし、ゾー
ンフォーマットのCAV再生を行う場合においても、あ
らかじめ各ゾーンの記録密度さえ分かっていれば、フィ
ルタのカットオフ周波数を切り替えるのは容易である。On the other hand, a filter is inserted to remove high frequency noise of the reproduced signal, but S /
When N is sufficiently secured, it is not necessary to switch the cutoff frequency in the first place. Alternatively, even if the S / N cannot be sufficiently secured, the linear velocity is constant (hereinafter CL
The frequency of the reproduced signal is constant in the case of performing the V.) reproduction or the constant angular velocity (hereinafter referred to as CAV) reproduction, and even in the CAV reproduction of the zone format, the recording density of each zone is known in advance. Then, it is easy to switch the cutoff frequency of the filter.
【0008】従って、フィルタのカットオフについても
切り替える必要がないか、あるいはその自動調整までは
必要なかった。Therefore, it is not necessary to switch the cutoff of the filter, or even automatic adjustment thereof is not necessary.
【0009】[0009]
【発明が解決しようとする課題】ところが、上述した従
来技術では以下で述べるような問題点が生じる。まず、
光磁気記録方式の記憶装置では、記憶容量の大容量化に
伴って線記録密度を増す必要が出てきた。このため、従
来技術とは異なるPit Width Modulat
ion記録(以下PWM記録と呼ぶ)が採用され始めて
きている。このPWM記録は、図17のように記録ピッ
ト107の両側の縁に記録情報100の“1”を対応さ
せる記録方式であるので、PPM記録とは異なった検出
回路が必要で、例えば得られた再生信号を振幅中心近く
のあるレベルでコンパレートしてピットの両エッジを検
出する方法や、再生信号を二階微分した信号のゼロクロ
ス点によりピットの両エッジを検出する方法などが考え
られている。これらの検出方法を用いると、どちらの場
合ともブーストレベルの変動がそのままピットの両エッ
ジ位置の時間変動として現れてしまうので、ブーストレ
ベルが最適値から外れた場合にはエッジ検出信号のシフ
トを引き起こし、その結果、再生系の位相同期回路(以
下PLLと呼ぶ)の安定性を欠いたり、エラーレートの
悪化といった問題が生じることになる。特に前述したコ
ンパレート方式の検出方法では、ブーストレベルの変動
に対してエッジ検出信号の位置ずれが顕著になるので、
再生系に与える影響は大きい。図17に示した例では、
再生信号109は適切なブーストレベルであるため、正
しいエッジ検出信号が得られているが、再生信号108
はブーストレベルが小さいためにエッジ位置がシフトし
てしまっている。このように、PWM記録ではブースト
レベルの変動が即、データ検出系に影響を与えるといっ
た問題点が生ずる。However, the above-mentioned conventional technique has the following problems. First,
In a magneto-optical recording type storage device, it has become necessary to increase the linear recording density as the storage capacity increases. For this reason, the Pit Width Modulator different from the conventional technology is used.
Ion recording (hereinafter referred to as PWM recording) has begun to be adopted. Since this PWM recording is a recording method in which "1" of the recording information 100 is made to correspond to both edges of the recording pit 107 as shown in FIG. 17, a detection circuit different from the PPM recording is necessary. A method of comparing the reproduced signal at a certain level near the amplitude center to detect both edges of the pit, a method of detecting both edges of the pit by a zero-cross point of a signal obtained by second-order differentiation of the reproduced signal, and the like are considered. When these detection methods are used, in both cases, the fluctuation of the boost level appears as it is as the time fluctuation of both edge positions of the pit, so when the boost level deviates from the optimum value, the edge detection signal shifts. As a result, problems such as lack of stability of the reproduction system phase locked loop (hereinafter referred to as PLL) and deterioration of the error rate occur. In particular, in the above-mentioned detection method of the comparator system, the position shift of the edge detection signal becomes remarkable with respect to the fluctuation of the boost level,
It has a great impact on the regeneration system. In the example shown in FIG. 17,
Since the reproduced signal 109 has an appropriate boost level, the correct edge detection signal is obtained.
Since the boost level is small, the edge position has shifted. As described above, in the PWM recording, there is a problem that the fluctuation of the boost level immediately affects the data detection system.
【0010】また、最近では磁気記憶装置でも大容量で
リムーバブルな記録媒体が登場して来ているが、従来技
術で記録密度の異なる記録媒体の互換性を確保すること
は難しい。それは、ヘッドの種類やギャップ長、あるい
は浮上量等が異なると、ヘッド出力で得られる再生信号
の周波数特性もそれぞれ違ってくるので、ある記録密度
に対して最適化された磁気記憶装置で異なる記録密度の
記録媒体を再生すると、ブーストレベルも異なった最適
値が存在することになるからである。これは光記憶装置
において、その光スポット径を記録密度の上昇とともに
小さくしていく必要があることと対応している。従っ
て、従来の記憶装置では、もし記録密度の高い記録媒体
が将来発売された場合、それには対応できないといった
問題点が生じていた。In recent years, large-capacity and removable recording media have been introduced even in magnetic storage devices, but it is difficult to ensure compatibility of recording media having different recording densities with the prior art. This is because when the head type, gap length, flying height, etc. differ, the frequency characteristics of the reproduced signal obtained at the head output also differ, so different recordings are performed with a magnetic storage device optimized for a certain recording density. This is because when reproducing a recording medium having a high density, there will be optimum values with different boost levels. This corresponds to the need for reducing the light spot diameter of the optical storage device as the recording density increases. Therefore, in the conventional storage device, if a recording medium with a high recording density is released in the future, there is a problem that it cannot cope with it.
【0011】さらに、フィルタのカットオフ周波数につ
いて考えてみると、記録密度の異なる記録媒体の再生時
にはやはり問題が生ずる。それは、記録密度の違いによ
って使われる変調コードが異なったり、あるいは線記録
密度そのものが異なることで、再生時に得られる信号の
最大周波数が変わってしまうからである。具体的には、
低記録密度に対応した情報記憶装置で高密度化された記
録媒体を再生した場合、高密度記録された部分の再生信
号振幅は小さくなり、エラーレートが悪化するか、つい
にはデータの検出が不可能になるといった問題を生じ
る。Further, considering the cutoff frequency of the filter, a problem still arises when reproducing recording media having different recording densities. This is because the maximum frequency of the signal obtained at the time of reproduction changes because the modulation code used differs depending on the recording density or the linear recording density itself changes. In particular,
When a high-density recording medium is reproduced by an information storage device compatible with a low recording density, the reproduction signal amplitude of the high-density recorded portion becomes small, and the error rate deteriorates, or finally the detection of data fails. The problem arises that it will be possible.
【0012】また、最近ではCLV再生を基本とするC
D−ROM等の記録媒体でも、転送レートをアップする
ために可変速で再生する要求があり、実施されている
が、このような場合にも再生信号の最大周波数は変化す
るので、やはり上で述べたことと同様の問題にぶつか
る。この問題は、CDのように記録密度が比較的低く、
S/Nが十分確保出来る記録媒体の再生時にはその影響
を小さく抑えることも可能であるが、Digital
Versatile Disc(以下DVDと呼ぶ)の
ように記録密度が高い記録媒体を再生する場合には大き
な影響を及ぼすことになる。Recently, C based on CLV reproduction is used.
Even with a recording medium such as a D-ROM, there is a demand for variable-speed reproduction in order to increase the transfer rate, and it is implemented. However, even in such a case, the maximum frequency of the reproduction signal changes, so the above is also the case. You run into problems similar to those mentioned. This problem is due to the relatively low recording density of CDs,
Although it is possible to suppress the effect to a small level when reproducing a recording medium with a sufficient S / N ratio,
When reproducing a recording medium having a high recording density such as Versatile Disc (hereinafter referred to as DVD), it has a great influence.
【0013】本発明は上記課題を解決するためのもので
あり、情報記憶装置のブーストレベルやカットオフ周波
数を自動的に補正し、装置の信頼性を向上すると共に、
将来にわたって記録媒体の互換性を確保することを主な
目的とする。The present invention is intended to solve the above problems, and automatically corrects the boost level and the cutoff frequency of an information storage device to improve the reliability of the device.
Its main purpose is to ensure compatibility of recording media in the future.
【0014】[0014]
【課題を解決するための手段】上記課題を解決する本発
明の構成は、
1)記録媒体にディジタル記録された変調信号をアナロ
グ波形として読み出し、前記アナログ波形の特定周波数
を増幅するブースタを備えた情報記憶装置において、ブ
ースト後の前記アナログ波形の振幅を検出する振幅検出
手段と、振幅検出のタイミングを与えるサンプルタイミ
ング信号発生手段とを兼ね備え、前記振幅検出手段の出
力信号を元に前記ブースタのブーストレベルを自動調整
するよう構成したことを特徴とする。Means for Solving the Problems The constitution of the present invention for solving the above problems is as follows: 1) A booster for reading a modulated signal digitally recorded on a recording medium as an analog waveform and amplifying a specific frequency of the analog waveform. In the information storage device, the booster of the booster is provided based on an output signal of the amplitude detection means, which includes both an amplitude detection means for detecting the amplitude of the boosted analog waveform and a sample timing signal generation means for giving a timing of amplitude detection. It is characterized in that the level is automatically adjusted.
【0015】2)情報記憶装置において、さらに記録媒
体のフォーマット上で配置される最高周波数の繰り返し
パターンと、ランダム記録パターンの振幅をサンプリン
グし、比較することでブーストレベルの制御を行うよう
構成したことを特徴とする。2) In the information storage device, the boost level is controlled by sampling and comparing the amplitude of the random recording pattern with the repeating pattern of the highest frequency arranged in the format of the recording medium. Is characterized by.
【0016】3)記録媒体にディジタル記録された変調
信号をアナログ波形として読み出し、前記アナログ波形
の特定周波数を増幅するブースタを備えた情報記憶装置
において、ブーストレベルの異常検出手段を備え、異常
が検出された時のみブーストレベルの設定変更を行うよ
う構成したことを特徴とする。3) An information storage device having a booster for reading a modulated signal digitally recorded on a recording medium as an analog waveform and amplifying a specific frequency of the analog waveform, is provided with a boost level abnormality detecting means and detects an abnormality. The configuration is such that the boost level setting is changed only when the boost level is changed.
【0017】4)情報記憶装置において、さらにデータ
シンクロナイザの位相同期回路が非同期の場合にブース
トレベルの異常と判断するよう構成したことを特徴とす
る。4) The information storage device is characterized in that the boost level is judged to be abnormal when the phase synchronizing circuit of the data synchronizer is asynchronous.
【0018】5)情報記憶装置において、さらにエラー
訂正数が決められた一定レベルを越えた場合、もしくは
エラー訂正不可能なフラグが立った場合に、ブーストレ
ベルの異常と判断するよう構成したことを特徴とする。5) In the information storage device, the boost level is judged to be abnormal when the number of error corrections exceeds a predetermined fixed level, or when an error correction impossible flag is set. Characterize.
【0019】6)記録媒体にディジタル記録された変調
信号をアナログ波形として読み出し、前記アナログ波形
の高周波ノイズを除去するフィルタを備えた情報記憶装
置において、再生信号の周波数検出手段を備え、前記周
波数検出手段の出力信号を元に前記フィルタのカットオ
フ周波数を自動調整するよう構成したことを特徴とす
る。6) An information storage device provided with a filter for reading a modulated signal digitally recorded on a recording medium as an analog waveform and removing high frequency noise of the analog waveform, comprising a frequency detecting means of a reproduced signal, and the frequency detecting means. The cutoff frequency of the filter is automatically adjusted based on the output signal of the means.
【0020】7)情報記憶装置において、さらに既知の
周波数特性を持ったフィルタと、当該フィルタの出力信
号振幅を検出する振幅検出手段により周波数検出手段を
構成したことを特徴とする。7) The information storage device is characterized in that the frequency detecting means is constituted by a filter having a known frequency characteristic and an amplitude detecting means for detecting the output signal amplitude of the filter.
【0021】8)情報記憶装置において、さらにデータ
シンクロナイザの位相同期回路における電圧制御発振器
の発振周波数を用いて周波数検出するよう構成したこと
を特徴とする。8) The information storage device is characterized in that the frequency is detected by using the oscillation frequency of the voltage controlled oscillator in the phase synchronization circuit of the data synchronizer.
【0022】9)記録媒体にディジタル記録された変調
信号をアナログ波形として読み出し、前記アナログ波形
の高周波ノイズを除去するフィルタを備えた情報記憶装
置において、ユーザ情報記録エリアには現れない特異な
記録パターンを検出するパターン検出手段を備え、前記
パターン検出手段で得られた検出信号の時間間隔、もし
くは単位時間内における検出信号の検出個数によって前
記フィルタのカットオフ周波数を自動調整するよう構成
したことを特徴とする。9) A unique recording pattern that does not appear in the user information recording area in an information storage device equipped with a filter for reading a modulated signal digitally recorded on a recording medium as an analog waveform and removing high frequency noise of the analog waveform. And a pattern detecting means for detecting, and is configured to automatically adjust the cutoff frequency of the filter according to the time interval of the detection signal obtained by the pattern detecting means or the number of detection signals detected in a unit time. And
【0023】10)ディジタル情報をアナログ波形とし
て入力され、前記アナログ波形の特定周波数を増幅する
ブースタと、前記ブースタの出力の高周波ノイズを除去
するフィルタを備えた情報処理装置において、ブースト
後の前記アナログ波形の振幅を検出する振幅検出手段
と、振幅検出のタイミングを与えるサンプルタイミング
信号発生手段と、前記アナログ波形から検出したディジ
タルデータと等価信号として捉えられる再生信号の周波
数検出手段とを兼ね備え、前記振幅検出手段の検出結果
を元に前記ブースタのブーストレベルを自動調整し、か
つ、前記周波数検出手段の検出結果を元に前記フィルタ
のカットオフ周波数を自動調整することを特徴とする。
11)記録媒体にディジタル記録された変調信号をアナ
ログ波形として読み出し、前記アナログ波形の特定周波
数を増幅するブースタと、前記ブースタの出力の高周波
ノイズを除去するフィルタを備えた情報記憶装置におい
て、ブースト後の前記アナログ波形の振幅を検出する振
幅検出手段と、振幅検出のタイミングを与えるサンプル
タイミング信号発生手段と、前記アナログ波形から検出
した記録データと等価信号として捉えられる再生信号の
周波数検出手段とを兼ね備え、前記振幅検出手段の出検
出結果を元に前記ブースタのブーストレベルを自動調整
し、かつ、前記周波数検出手段の検出結果を元に前記フ
ィルタのカットオフ周波数を自動調整することを特徴と
する。10) In an information processing apparatus equipped with a booster for amplifying a specific frequency of the analog waveform by inputting digital information as an analog waveform and a filter for removing high frequency noise of the output of the booster, the analog after boosting The amplitude detection means for detecting the amplitude of the waveform, the sample timing signal generation means for giving the timing of the amplitude detection, and the frequency detection means for the reproduced signal, which is regarded as the equivalent signal to the digital data detected from the analog waveform, are combined. The boost level of the booster is automatically adjusted based on the detection result of the detection means, and the cutoff frequency of the filter is automatically adjusted based on the detection result of the frequency detection means. 11) In an information storage device including a booster for reading a modulated signal digitally recorded on a recording medium as an analog waveform and amplifying a specific frequency of the analog waveform, and a filter for removing high frequency noise of the output of the booster, after boosting Of amplitude detecting means for detecting the amplitude of the analog waveform, sample timing signal generating means for giving the timing of amplitude detection, and frequency detecting means for the reproduction signal which is regarded as an equivalent signal to the record data detected from the analog waveform. The boost level of the booster is automatically adjusted based on the output detection result of the amplitude detection means, and the cutoff frequency of the filter is automatically adjusted based on the detection result of the frequency detection means.
【0024】12)記録媒体にディジタル記録された変
調信号をアナログ波形として読み出し、前記アナログ波
形の特定周波数を増幅するブースタと、前記ブースタの
出力の高周波ノイズを除去するフィルタを備えた情報記
憶装置において、ブースト後の前記アナログ波形の振幅
を検出する振幅検出手段と、振幅検出のタイミングを与
えるサンプルタイミング信号発生手段と、前記記録媒体
上に物理的に配置されたユーザ情報記録エリアには現れ
ない特異な記録パターンを検出するパターン検出手段と
を兼ね備え、前記振幅検出手段の検出結果を元に前記ブ
ースタのブーストレベルを自動調整し、かつ、前記パタ
ーン検出手段にて得られた特異な記録パターンの検出周
期、もしくは単位時間内に検出される特異な記録パター
ンの検出個数によって前記フィルタのカットオフ周波数
を自動調整することを特徴とする。12) In an information storage device comprising a booster for reading a modulated signal digitally recorded on a recording medium as an analog waveform and amplifying a specific frequency of the analog waveform, and a filter for removing high frequency noise of the output of the booster. , An amplitude detecting means for detecting the amplitude of the analog waveform after boosting, a sample timing signal generating means for giving a timing of the amplitude detection, and a peculiarity which does not appear in a user information recording area physically arranged on the recording medium. A detection pattern of a unique recording pattern obtained by the pattern detecting means, which automatically adjusts the boost level of the booster based on the detection result of the amplitude detecting means. Depending on the number of unique recording patterns detected in a cycle or unit time Characterized in that it automatically adjusts the cutoff frequency of the filter Te.
【0025】[0025]
(実施例1)以下に本発明の実施例を図面に基づいて説
明する。図1は、本発明を磁気記憶装置に適用した際の
再生回路のブロック図、図2は再生波形の説明図であ
る。まず、記録情報と再生ヘッド出力との関係について
述べる。図2には、再生ヘッドとして磁気コイル型ヘッ
ドを使った場合のヘッド出力と、磁気抵抗型ヘッドを使
った場合のヘッド出力の例が示されている。この時、磁
気コイル型ヘッド出力26は記録情報24に対応する記
録状態25が微分出力として得られるので、再生回路で
はこのヘッド出力のピーク位置を検出することになる。
以下では、この磁気コイル型ヘッドを使った場合を想定
して話を進める。(Embodiment 1) An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram of a reproducing circuit when the present invention is applied to a magnetic storage device, and FIG. 2 is an explanatory diagram of reproduced waveforms. First, the relationship between the recording information and the reproducing head output will be described. FIG. 2 shows an example of head output when a magnetic coil type head is used as a reproducing head and head output when a magnetoresistive type head is used. At this time, since the recording state 25 corresponding to the recording information 24 is obtained as the differential output from the magnetic coil type head output 26, the reproducing circuit detects the peak position of this head output.
In the following, the case where this magnetic coil type head is used will be assumed and the discussion will proceed.
【0026】図1におけるプリアンプ1ではヘッド出力
をそのまま増幅し、Variable Gain Am
plifier(以下VGAと呼ぶ)へと送る。VGA
2では、ヘッドの種類やギャップ長、あるいは浮上量、
線速等の様々な要因によって変動するヘッド出力を一定
レベルに標準化して後段へ送る役割があり、このために
フィードバックループが存在する。そのフィードバック
ループは、最終段のアンプ6の出力を全波整流器10に
通し、そのピークレベルと目標とする基準レベルとをコ
ンパレータ12で比較し、図示されないコンデンサに電
流を充放電することでVGA2に電圧フィードバックす
るというものである。しかし、これは再生信号全体の振
幅を一定レベルに保つ機能であって、再生信号の特定周
波数のレベルを補正するものではない。それを実現する
のが次段のブースタ3である。The preamplifier 1 in FIG. 1 amplifies the head output as it is, and outputs it as a Variable Gain Am.
to the printer (hereinafter referred to as VGA). VGA
2, the head type, gap length, or flying height,
There is a role of standardizing the head output, which fluctuates due to various factors such as the linear velocity, to a constant level and sending it to the subsequent stage, and for this reason there is a feedback loop. In the feedback loop, the output of the amplifier 6 at the final stage is passed through the full-wave rectifier 10, the peak level and the target reference level are compared by the comparator 12, and the current is charged / discharged in a capacitor (not shown) to the VGA 2. It is a voltage feedback. However, this is a function of keeping the amplitude of the entire reproduced signal at a constant level, and does not correct the level of a specific frequency of the reproduced signal. The next stage booster 3 realizes this.
【0027】VGA2を出た信号はブースタ3に入力さ
れ、再生信号の中で振幅の小さい高周波信号の振幅を、
他の信号レベルとほぼ同等のレベルまでアップする。こ
の時、そのブーストレベルは外部から与えられるブース
トコントロール電圧22によって決められる。本実施例
では、このブーストコントロール電圧22を自動制御す
る手段として、図1点線で囲まれた振幅検出手段17
と、サンプルタイミング信号発生手段11、A/Dコン
バータ14、CPU15、D/Aコンバータ16を使っ
た例を示す。The signal output from the VGA 2 is input to the booster 3 and the amplitude of a high frequency signal having a small amplitude in the reproduced signal is
Raise the level to almost the same level as other signal levels. At this time, the boost level is determined by the boost control voltage 22 given from the outside. In this embodiment, as a means for automatically controlling the boost control voltage 22, an amplitude detecting means 17 surrounded by a dotted line in FIG. 1 is used.
And an example using the sample timing signal generation means 11, the A / D converter 14, the CPU 15, and the D / A converter 16.
【0028】具体的には、以下で述べる通りである。ま
ずは仮に、ブースタ3にて全くブーストがかけられてい
ないものとしよう。この時の波形の様子を図3に示す。
ブーストされない生の信号はブースタ3、フィルタ4を
経て、最終段のアンプ6に至る。高密度記録されている
場合、この最終段のアンプ6で得られるアンプ出力18
は、最密記録領域31においてその振幅が小さくなって
いる。次にこの信号は全波整流器10により全波整流さ
れ、図3に示す全波整流波形19が得られる。一方、サ
ンプルタイミング信号発生手段11では、最密記録領域
31とランダム記録領域32とでそれぞれ全波整流波形
19のピークレベル28をサンプリングするため、サン
プルタイミング信号20を出力する。このサンプルタイ
ミング信号20は、PLLのロックのために書かれてい
るSYNC領域(一般的に最密記録の繰り返しパター
ン)と、ユーザデータ記録領域の少なくとも2ヶ所でサ
ンプリングを行う図3のような信号を出力すればよい。
あるいは、ユーザデータ記録領域にあらかじめ最密記録
領域31と同じパターンが書かれている可能性のある場
合、ユーザデータ記録領域の代わりにセクタのIDを表
すID領域でサンプリングするサンプルタイミング信号
20を出力してもよい。いずれの場合にも、情報記憶装
置の記録情報を整理する上で必要不可欠な領域であり、
これらのタイミングでゲートを開くことは容易である。
また、サンプルタイミング信号20の各サンプルタイミ
ングの間には図3に示すようなリセット信号29を入
れ、各タイミングで確実にピークレベル28が補足でき
るようにする。これらの処理は全て図1の振幅検出手段
17にて行われ、それぞれの振幅値を示すサンプリング
信号21は、次にA/Dコンバータ14へと送られ、A
/D変換される。CPU15ではA/Dコンバータ14
にてディジタル化されたデータを図示されないRAM等
に保管し、最密記録領域31とランダム記録領域32と
の振幅値を比較してブーストレベルを決定する。決定さ
れたブーストレベルは、D/Aコンバータ16を通じて
ブーストコントロール電圧22としてブースタ3にフィ
ードバックされる。これにより、振幅の小さかった最密
記録領域31の振幅がアップし、記録密度の低い他の領
域と変わりない振幅が得られる。また、図3に示すよう
にランダム記録領域32の最密記録部においても振幅は
アップするので、記録された全領域にわたって振幅の等
しい補正波形30が得られることになる。Specifically, it is as described below. First, let's assume that booster 3 has not been boosted at all. The state of the waveform at this time is shown in FIG.
The raw signal that is not boosted passes through the booster 3 and the filter 4 and reaches the final stage amplifier 6. When high density recording is performed, the amplifier output 18 obtained by the amplifier 6 at the final stage
Has a small amplitude in the closest recording area 31. Next, this signal is full-wave rectified by the full-wave rectifier 10 to obtain the full-wave rectified waveform 19 shown in FIG. On the other hand, the sample timing signal generating means 11 outputs the sample timing signal 20 in order to sample the peak level 28 of the full-wave rectified waveform 19 in the closest recording area 31 and the random recording area 32, respectively. The sample timing signal 20 is a signal as shown in FIG. 3 that performs sampling in at least two locations of a SYNC area (generally, the closest recording repeating pattern) written for locking the PLL and a user data recording area. Should be output.
Alternatively, when the same pattern as the closest recording area 31 may be written in the user data recording area in advance, the sample timing signal 20 for sampling in the ID area indicating the ID of the sector is output instead of the user data recording area. You may. In any case, it is an indispensable area for organizing the recorded information in the information storage device,
It is easy to open the gate at these timings.
Further, a reset signal 29 as shown in FIG. 3 is inserted between each sample timing of the sample timing signal 20 so that the peak level 28 can be surely captured at each timing. All of these processes are performed by the amplitude detecting means 17 in FIG. 1, and the sampling signal 21 indicating each amplitude value is then sent to the A / D converter 14,
/ D converted. In the CPU 15, the A / D converter 14
The digitized data is stored in a RAM (not shown) or the like, and the boost level is determined by comparing the amplitude values of the closest recording area 31 and the random recording area 32. The determined boost level is fed back to the booster 3 as the boost control voltage 22 through the D / A converter 16. As a result, the amplitude of the close-packed recording area 31 having a small amplitude is increased, and the same amplitude as that of other areas having a low recording density can be obtained. Further, as shown in FIG. 3, the amplitude also increases in the closest recording portion of the random recording area 32, so that the correction waveform 30 having the same amplitude can be obtained over the entire recorded area.
【0029】これに対し、ブーストレベルが大きすぎて
最密記録領域の振幅が他の領域より大きかった場合、サ
ンプリングは前述した場合と全く同じ操作、タイミング
で行い、あとは得られた振幅値を比較してCPU15が
先程とは逆向きの制御を行えばよい。このようにして構
成すれば、最密記録領域の振幅が他の領域より小さかっ
た場合でも、大きかった場合でも、自動的にその差を補
正し、いかなる記録パターンにおいても振幅の等しい補
正波形を得る。この時、補正波形で目標とすべき最密記
録部の振幅値は、上述したように記録密度の低い他の領
域の振幅値と同じであってもよいし、例えばその90%
となるように定めてもよい。これらの制御はCPU15
の演算により行われるので、その設定は自由に決められ
る。また、上で述べてきた制御はSYNC領域とランダ
ム記録領域さえ含まれれば実行可能なので、セクタ単位
や、サーボ領域後の再同期パターンを利用して繰り返し
実行すれば、より精度良く自動調整が出来る。On the other hand, when the boost level is too large and the amplitude of the densest recording area is larger than that of the other areas, sampling is performed with exactly the same operation and timing as in the case described above, and the obtained amplitude value is used. In comparison, the CPU 15 may perform control in the opposite direction to the above. According to this structure, the difference is automatically corrected regardless of whether the amplitude of the densest recording area is smaller or larger than that of the other area, and a correction waveform having the same amplitude is obtained in any recording pattern. . At this time, the amplitude value of the close-packed recording portion to be targeted by the correction waveform may be the same as the amplitude value of the other area where the recording density is low as described above, for example, 90% thereof.
May be determined so that These controls are CPU15
Since it is performed by the calculation of, the setting can be freely determined. Further, the control described above can be executed as long as the SYNC area and the random recording area are included. Therefore, if it is repeatedly executed using a resynchronization pattern after a sector or a servo area, more accurate automatic adjustment can be performed. .
【0030】このようにして得られた補正波形30は、
まずそのピーク位置を検出するため、微分器5により微
分され、さらにゼロクロスコンパレータ7にてその微分
波形のゼロクロス点が検出される。一方、補正波形30
は最終段のアンプ6を経てヒステリシスコンパレータ8
にも供給され、振幅が一定レベルを越えた時のみゲート
を開くゲート信号を得る。この時、もしアンプ出力が記
録密度によって異なる振幅を持つ信号であると、ゲート
が開かなかったり、ゲートの開く期間が長すぎたりして
しまう。しかし、ここで得られるアンプ出力がこれまで
述べてきた制御で補正波形30のようになっていればそ
の心配はない。こうして得られたゼロクロス信号とゲー
ト信号を用い、DATA Qualifier Log
ic9にてノイズ除去されたピーク検出信号23が得ら
れる。The correction waveform 30 thus obtained is
First, in order to detect the peak position, it is differentiated by the differentiator 5, and the zero-cross comparator 7 detects the zero-cross point of the differentiated waveform. On the other hand, the correction waveform 30
Goes through the final stage amplifier 6 and the hysteresis comparator 8
, A gate signal that opens the gate only when the amplitude exceeds a certain level. At this time, if the amplifier output is a signal having an amplitude different depending on the recording density, the gate will not open or the gate opening period will be too long. However, if the amplifier output obtained here has the correction waveform 30 by the control described so far, there is no concern. By using the zero-cross signal and the gate signal thus obtained, the DATA Qualifier Log is
The peak detection signal 23 from which noise has been removed at ic9 is obtained.
【0031】以上で述べてきたように、本実施例によれ
ば、例えば高密度化によってリムーバブルな磁気記憶装
置のヘッドのギャップ長が変わった際、得られる再生信
号の周波数特性も同時に変化してしまう一方で、それを
自動的に補正し、記録密度によらず常に一定レベルの再
生信号振幅を得るので、装置の互換性を保つことができ
る。また、自動的にブーストレベルをコントロールする
ので、装置の信頼性も向上する。As described above, according to the present embodiment, when the gap length of the head of a removable magnetic storage device is changed due to, for example, high density, the frequency characteristic of the reproduced signal obtained also changes at the same time. On the other hand, since it is automatically corrected and a reproduction signal amplitude of a constant level is always obtained regardless of the recording density, the compatibility of the devices can be maintained. Moreover, since the boost level is automatically controlled, the reliability of the device is improved.
【0032】なお、ここでは記録情報が微分出力として
得られる再生ヘッドを例にとって説明してきたが、再生
ヘッドに磁気抵抗型ヘッドを用いた場合には、図2の磁
気抵抗型ヘッド出力27のように記録情報がエッジ位置
に対応する波形が得られる。この際には、ピーク位置の
検出ではなくエッジ位置の検出を行う再生回路が必要で
あるが、本発明はこの場合にももちろん適用可能で、そ
の再生回路は光記憶装置においてPWM記録された情報
の再生回路と同様であるので、実施例2以降を参照され
たい。Although a reproducing head in which recorded information is obtained as a differential output has been described here as an example, when a magnetoresistive head is used as the reproducing head, the magnetoresistive head output 27 shown in FIG. A waveform in which the recorded information corresponds to the edge position is obtained. In this case, a reproducing circuit for detecting the edge position instead of the peak position is required. However, the present invention can be applied to this case as well, and the reproducing circuit can perform information recorded in the optical storage device by PWM recording. Since it is the same as the reproducing circuit of FIG.
【0033】(実施例2)本発明の別の実施例を図面に
基づいて説明する。本実施例では、光記憶装置の中でも
PWM記録された記録媒体の再生回路について取り上げ
る。ここで、PWM記録された記録情報の再生には、従
来技術の項でも話したとおり大きく分けて2つの方法が
あるが、そのうち本発明の効果が大きいと考えられるコ
ンパレート検出方式を例にとって説明する。(Embodiment 2) Another embodiment of the present invention will be described with reference to the drawings. In this embodiment, a reproduction circuit of a recording medium in which PWM recording is performed is taken up even in an optical storage device. Here, as described in the section of the prior art, there are roughly two methods for reproducing the recorded information that is PWM-recorded, but the explanation will be made by taking the comparator detection method, which is considered to have the greatest effect of the present invention, as an example. To do.
【0034】図4は、本発明を上述した光記憶装置に適
用した際の再生回路のブロック図である。エッジ位置検
出はコンパレート検出方式を用い、さらに前後エッジを
独立に検出するためDual PLLを用いた再生回路
を例にとっている。以下図面に基づいて説明する。ま
ず、光記憶装置では磁気記憶装置のプリアンプの代わり
に、フォトダイオードからの電流信号を電圧信号に変換
するヘッドアンプ33が搭載される。一方でそれ以後の
再生回路はほぼ同じで、共通して持っているVGA2、
ブースタ3、フィルタ4等は全く同じ働きをする。さら
に最終段のアンプ6と微分器5も共通であるが、今回は
再生信号のエッジ位置を検出する必要があるので、最終
段のアンプ6のアンプ出力18はゼロクロスコンパレー
タ7へ入力してゼロクロス信号38を作り、微分信号は
ヒステリシスコンパレータ8に入力してゲート信号を作
るので、実施例1とは逆の働きをすることになる。これ
らの信号は、DATA Qualifier Logi
c9にてノイズの除かれたエッジ位置検出信号を得る
が、ここではゼロクロスコンパレータの立ち上がりエッ
ジ(以後前エッジと呼ぶ)と立ち下がりエッジ(以後後
エッジと呼ぶ)を別々に検出し、出力する。そしてこれ
らの前・後エッジ検出信号は別々にPLLがかけられ、
後に合成される仕組みである。前・後エッジを別々に検
出するのは、ゼロクロスコンパレータ7のコンパレート
レベルが固定値で、そのコンパレートレベルが最適値で
ない図5のような場合に、前エッジ検出信号39、後エ
ッジ検出信号40が逆向きにシフトするので、PLLの
ロックがかからないといった問題や、エラーレートが急
激に悪化するといった問題を避けるためである。このよ
うに前後エッジ独立検出方式を用いると、各ピットにお
ける一定長のエッジシフトを解消することが出来る。FIG. 4 is a block diagram of a reproducing circuit when the present invention is applied to the above-mentioned optical storage device. An edge position is detected by a comparator detection method, and a reproducing circuit using a Dual PLL for independently detecting front and rear edges is taken as an example. A description will be given below with reference to the drawings. First, in the optical storage device, a head amplifier 33 that converts a current signal from the photodiode into a voltage signal is mounted instead of the preamplifier of the magnetic storage device. On the other hand, the reproduction circuit after that is almost the same, VGA2 which has in common,
The booster 3, the filter 4, etc. have exactly the same functions. Furthermore, although the final stage amplifier 6 and the differentiator 5 are also common, this time it is necessary to detect the edge position of the reproduction signal, so the amplifier output 18 of the final stage amplifier 6 is input to the zero cross comparator 7 and the zero cross signal is input. 38, and the differential signal is input to the hysteresis comparator 8 to generate a gate signal, so that the operation is the reverse of that of the first embodiment. These signals are DATA Qualifier Logi
The edge position detection signal from which noise is removed is obtained at c9, but here, the rising edge (hereinafter referred to as the front edge) and the falling edge (hereinafter referred to as the rear edge) of the zero-cross comparator are separately detected and output. Then, these front and rear edge detection signals are separately PLL-processed,
It is a mechanism that will be combined later. The front edge and the rear edge are detected separately when the comparator level of the zero-cross comparator 7 is a fixed value and the comparator level is not the optimum value as shown in FIG. This is for avoiding the problem that the PLL is not locked and the problem that the error rate sharply deteriorates because 40 shifts in the opposite direction. In this way, by using the front and rear edge independent detection method, it is possible to eliminate the edge shift of a fixed length in each pit.
【0035】しかし、この方式を取り入れたとしても、
ブースタ3のブーストレベルはエラーレートに直接影響
を与える。それは、ブーストレベルの制御は記録信号の
高周波成分の前後エッジ位置に影響を与えるが、低周波
成分の前後エッジ位置には影響を与えず、ピットの一定
長のエッジシフトを解消する前後エッジ独立検出方式と
は全く独立した補正だからである。同様に、ブーストレ
ベルが変化しても高周波信号の繰り返しパターンにおい
てはエッジ位置は変動しない。従って図5の記録波形の
場合、ブーストレベルの影響をうけるのは*印で示した
エッジ位置のみということになる。以後、ブーストレベ
ルの自動制御について述べる。However, even if this method is adopted,
The boost level of booster 3 directly affects the error rate. It is because the boost level control affects the front and rear edge positions of the high frequency component of the recording signal, but does not affect the front and rear edge positions of the low frequency component, and independent front and rear edge detection that eliminates edge shift of a certain length of the pit. This is because the correction is completely independent of the method. Similarly, even if the boost level changes, the edge position does not change in the repeating pattern of the high frequency signal. Therefore, in the case of the recording waveform of FIG. 5, only the edge position indicated by * is affected by the boost level. Hereinafter, automatic control of the boost level will be described.
【0036】ブーストレベルの自動調整も基本的には実
施例1と変わりはない。実施例1と共通の構成要素は、
サンプルタイミング信号発生手段11、サンプルホール
ド回路13、A/Dコンバータ14、CPU15、D/
Aコンバータ16である。これらの働きは前に述べた通
りであるが、注意する点を少し述べる。まず、光記憶装
置のセクタ情報は、あらかじめプリマスタリングされた
ピット情報として得られるので、サンプルタイミング信
号でサンプリングするタイミングはここを避け、ユーザ
ーが実際に記録を行った領域でなければならない。ま
た、磁気記録と違って、最密記録パターンの書かれてい
る領域は一般的にはSYNCではなくVFOと呼ばれて
いるので注意を要する。すなわちサンプリングのタイミ
ングは、ユーザーが実際に記録を行ったこのVFO領域
と、ユーザーデータ記録領域とで行なえば十分である。
後の操作は実施例1と同様であるので、説明は省略す
る。The automatic adjustment of the boost level is basically the same as in the first embodiment. The components common to the first embodiment are
Sample timing signal generation means 11, sample hold circuit 13, A / D converter 14, CPU 15, D /
The A converter 16. These functions are as described above, but there are a few points to note. First, since the sector information of the optical storage device is obtained as pre-mastered pit information in advance, the sampling timing with the sample timing signal should be in the area where the user actually recorded, avoiding this. Also, note that unlike magnetic recording, the area in which the closest packing pattern is written is generally called VFO instead of SYNC. That is, it suffices that the sampling timing be performed in this VFO area where the user actually recorded and the user data recording area.
Subsequent operations are the same as those in the first embodiment, and the description thereof will be omitted.
【0037】実施例1と異なる要素は、全波整流器の代
わりにピーク検出器34、ボトム検出器35、振幅演算
回路36が加わったことである。振幅を検出するのに全
波整流器を用いないのは、図5に示すように、最密記録
された記録パターンの振幅中心値と記録密度の低い他の
記録パターンの振幅中心値が必ずしも一致しない(以後
再生信号のアシンメトリと呼ぶ)からである。これは、
記録時の熱干渉に起因するもので、光記憶装置独特の現
象である。従って、全波整流器は用いずに、最終段のア
ンプ6のアンプ出力18のピーク検出とボトム検出を別
々に行ない、これらから振幅演算回路36で再生信号の
振幅を得ることになる。あとは少なくとも2回のサンプ
リングで最密記録領域の振幅とランダム記録領域の振幅
を比較し、ブーストコントロール電圧22を制御してや
ればよい。なお、ピーク検出器34とボトム検出器35
の出力は、ゼロクロスコンパレータ7のコンパレートレ
ベルを決めるためにも利用され、これらの出力信号から
中心値演算回路37にてコンパレートレベルとなるべき
振幅中心値を求める。この際、再生信号のアシンメトリ
を考慮して上述したVFO領域にて振幅中心値を求め、
後はそのレベルをホールドする制御を行うことが好まし
い。The element different from the first embodiment is that a peak detector 34, a bottom detector 35, and an amplitude calculation circuit 36 are added instead of the full-wave rectifier. The reason why the full-wave rectifier is not used to detect the amplitude is that the amplitude center value of the recording pattern most closely recorded does not always match the amplitude center value of another recording pattern having a low recording density, as shown in FIG. (Hereinafter referred to as a reproduction signal asymmetry). this is,
It is caused by thermal interference during recording and is a phenomenon unique to optical storage devices. Therefore, without using the full-wave rectifier, peak detection and bottom detection of the amplifier output 18 of the final stage amplifier 6 are performed separately, and the amplitude of the reproduction signal is obtained by the amplitude calculation circuit 36 from these. After that, the amplitude of the closest recording area is compared with the amplitude of the random recording area by sampling at least twice, and the boost control voltage 22 may be controlled. The peak detector 34 and the bottom detector 35
Is also used to determine the comparator level of the zero-cross comparator 7, and the center value calculation circuit 37 determines the amplitude center value to be the comparator level from these output signals. At this time, the amplitude center value is obtained in the VFO area described above in consideration of the asymmetry of the reproduced signal,
After that, it is preferable to perform control to hold the level.
【0038】以上のようにして、最終的には前エッジ検
出信号39と後エッジ検出信号40が別々に得られ、独
立にPLLをかけられた後、合成され、エッジ検出信号
を得る。このエッジ検出信号は、Dual PLLの機
能により一定量のエッジシフトの問題が解消されている
のはもちろんのこと、ブーストの自動調整機能によって
記録パターン個別のエッジシフトも抑制することが出来
る。従って、本実施例を適用した光記憶装置は、記録信
号の周波数成分によらず再生信号のエッジ検出精度が良
くなり、装置の信頼性がアップする。また、記録密度の
異なる記録媒体を再生した時にも最適なブーストレベル
が自動的に設定されるので、記録媒体の互換性を確保す
るのにも効果がある。As described above, finally, the leading edge detection signal 39 and the trailing edge detection signal 40 are separately obtained, independently PLL, and then combined to obtain the edge detection signal. With this edge detection signal, not only the problem of a certain amount of edge shift is solved by the function of the Dual PLL, but also the edge shift of each recording pattern can be suppressed by the automatic boost adjustment function. Therefore, in the optical storage device to which the present embodiment is applied, the edge detection accuracy of the reproduction signal is improved regardless of the frequency component of the recording signal, and the reliability of the device is improved. In addition, the optimum boost level is automatically set even when recording media having different recording densities are reproduced, which is effective for ensuring compatibility of the recording media.
【0039】(実施例3)
本発明の実施例を図面に基づいて説明する。本実施例で
は、ブーストレベルの異常を検出して、異常が検出され
た時のみブーストコントロール電圧を制御するというも
のである。以下に具体例をあげて説明する。具体例とし
ては、実施例2と同じくコンパレート検出方式を用いた
光記憶装置を例に挙げるが、ここではそのコンパレート
レベルを自動制御する再生回路を例にとる。従って、D
ual PLLは用いずに、ピットの両エッジ位置を示
すエッジ検出信号が直接求められることになる。(Embodiment 3) An embodiment of the present invention will be described with reference to the drawings. In this embodiment, an abnormality in the boost level is detected, and the boost control voltage is controlled only when the abnormality is detected. A specific example will be described below. As a specific example, an optical storage device using the comparator detection method as in the second embodiment is taken as an example, but here, a reproduction circuit for automatically controlling the comparison level is taken as an example. Therefore, D
The edge detection signal indicating both edge positions of the pit is directly obtained without using the ual PLL.
【0040】図6は本実施例の再生回路のブロック図で
ある。ここで、VGA2へのフィードバックループはこ
れまでの実施例と何等変わりないのでこの図では省略し
ている。また、ヘッドからの信号はヘッドアンプ33、
VGA2、ブースタ3、フィルタ4から最終段のアンプ
6と微分器5へと至るが、これらの部分もこれまで述べ
てきた機能、経路と全く同じなので説明は省略する。ま
ずは、本実施例で初めて取り上げたオートスライスレベ
ルコントロール回路について説明する。そのために、図
7のような記録情報60において、既にブーストがかけ
られた再生波形61のスライスレベルコントロールにつ
いて考える。説明を簡略化させるため、初期のスライス
レベル52がVFO領域の振幅中心値(理想値)から上
にずれた場合を例に挙げている。この時、ゼロクロスコ
ンパレータ7から得られるゼロクロス信号38は理想的
なエッジ位置よりシフトし、エッジ検出信号41も図7
のようにシフトしたものが得られる。位相比較器43で
は、このエッジ検出信号41と基準クロック42の位相
を比較して位相差分のパルスを出力する。エッジ検出信
号41が基準クロック42に比べて位相が進んでいる時
はUP信号44、逆に遅れている時はDOWN信号45
として出力する。これらのUP信号44、DOWN信号
45は、一つは図示されないチャージプンプに送られ、
ローパスフィルタを経て電圧制御発振器(以下VCOと
呼ぶ)に制御電圧を与え、基準クロック42を発生する
いわゆるデータシンクロナイザのPLLを構成するため
に使われる。一方、両信号は変換Logic46にも送
られる。変換Logic46では、例えば図8のような
構成をとることによって入力パルスの変換を行う。この
例ではUP信号44、DOWN信号45の両方のパルス
が加算され、Charge信号47として出力される。
Discharge信号48にはパルスは出力されな
い。この際重要なのは、UP信号44、DOWN信号4
5、ゼロクロス信号38の位相関係がうまく噛み合わな
いと、パルスが消失してしまったり、本来出るべきパル
ス信号とは逆の信号にパルスが出てしまったりする可能
性があるので、図8の初段のANDゲートの入力信号に
は特に注意を払う必要がある。そして、この2つの出力
信号は次段のチャージポンプ49を駆動し、ループフィ
ルタ50によって平滑化された電圧をコンパレートレベ
ル演算器51にフィードバックしてスライスレベル52
を下げる仕組みになっている。この例の場合には、Ch
arge信号47によりチャージポンプ49がチャージ
されるので、ループフィルタ50の後でフィードバック
される電圧は上がる方向になり、従ってスライスレベル
演算器51は図9(a)に示すような演算回路にする必
要がある。一方、位相比較器43や変換Logic46
の構成によっては、初期のスライスレベルが理想値より
大きい場合でもチャージポンプ49がディスチャージさ
れることもあるので、このような場合には図9(b)の
ようなスライスレベル演算器51を用いれば良い。いず
れの場合にも、理想値よりも大きかったスライスレベル
が下がる方向に補正されて理想値に近づいていく。FIG. 6 is a block diagram of the reproducing circuit of this embodiment. Here, the feedback loop to the VGA 2 is not different from that in the above-described embodiments and is therefore omitted in this figure. The signal from the head is sent to the head amplifier 33,
From the VGA 2, the booster 3, the filter 4 to the amplifier 6 and the differentiator 5 at the final stage, these parts are also the same as the functions and paths described so far, and the description thereof will be omitted. First, the auto slice level control circuit taken up for the first time in this embodiment will be described. Therefore, consider slice level control of the reproduced waveform 61 that has already been boosted in the recorded information 60 as shown in FIG. In order to simplify the explanation, the case where the initial slice level 52 is deviated upward from the amplitude center value (ideal value) of the VFO area is taken as an example. At this time, the zero-cross signal 38 obtained from the zero-cross comparator 7 is shifted from the ideal edge position, and the edge detection signal 41 is also shown in FIG.
You can get the shifted one. The phase comparator 43 compares the phases of the edge detection signal 41 and the reference clock 42 and outputs a pulse having a phase difference. When the edge detection signal 41 is ahead of the reference clock 42 in phase, the UP signal 44, and when the edge detection signal 41 is behind, the DOWN signal 45.
Output as. One of these UP signal 44 and DOWN signal 45 is sent to a charge pump (not shown),
It is used to form a so-called data synchronizer PLL that supplies a control voltage to a voltage controlled oscillator (hereinafter referred to as VCO) through a low pass filter and generates a reference clock 42. On the other hand, both signals are also sent to the conversion Logic 46. The conversion Logic 46 converts the input pulse by adopting the configuration shown in FIG. 8, for example. In this example, both pulses of the UP signal 44 and the DOWN signal 45 are added and output as a Charge signal 47.
No pulse is output to the Discharge signal 48. At this time, the UP signal 44 and the DOWN signal 4 are important.
5. If the phase relationship of the zero-cross signal 38 does not mesh well, the pulse may disappear, or a pulse may appear in a signal opposite to the pulse signal that should be originally output. Particular attention must be paid to the input signal of the AND gate of. Then, these two output signals drive the charge pump 49 at the next stage, and the voltage smoothed by the loop filter 50 is fed back to the comparator level calculator 51 to output the slice level 52.
It is a mechanism to lower. In this example, Ch
Since the charge pump 49 is charged by the charge signal 47, the voltage fed back after the loop filter 50 tends to increase, and therefore the slice level calculator 51 needs to be a calculation circuit as shown in FIG. 9A. There is. On the other hand, the phase comparator 43 and the conversion Logic 46
In some cases, the charge pump 49 may be discharged even if the initial slice level is higher than the ideal value. In such a case, the slice level calculator 51 as shown in FIG. good. In either case, the slice level, which was larger than the ideal value, is corrected to approach the ideal value.
【0041】逆にスライスレベル52が理想値より小さ
い場合には、位相比較器43までは上とほぼ同様の信号
が得られるが、変換Logic46の出力が顕著に変わ
る。先程の例にならうと、図7の点線で示されるように
Charge信号47がパルスの無い信号になり、Di
scharge信号48がパルスを含んだ信号になるの
で、チャージポンプ49はディスチャージされる。従っ
て、フィルタ後にフィードバックされる電圧も逆方向に
動き、スライスレベル52は上がる方向に制御される。
以上のようにすれば、エッジ検出信号41が基準クロッ
ク42と同期する方向に自動的に制御されるので、結果
としてスライスレベル52が理想値に近づくような自動
制御が可能となる。Conversely, when the slice level 52 is smaller than the ideal value, almost the same signal as above is obtained up to the phase comparator 43, but the output of the conversion Logic 46 remarkably changes. According to the previous example, the Charge signal 47 becomes a signal without a pulse as shown by the dotted line in FIG.
Since the charge signal 48 becomes a signal including a pulse, the charge pump 49 is discharged. Therefore, the voltage fed back after the filtering also moves in the opposite direction, and the slice level 52 is controlled to increase.
By doing so, the edge detection signal 41 is automatically controlled in the direction in which the edge detection signal 41 is synchronized with the reference clock 42, and as a result, automatic control can be performed such that the slice level 52 approaches the ideal value.
【0042】なお、ここでは単純な位相比較器を例にと
ってあげたが、実際には位相比較の不感帯をなくすた
め、位相が揃っている際もUP信号44、DOWN信号
45の両方で一定パルス幅のパルスを出力し、あとはそ
のパルス幅制御をするような位相比較器が使われること
が多い。このような場合にももちろん本実施例は適用可
能である。また、変換Logic46についても一例を
示しただけなので、位相比較器43の出力信号によって
は当然のことながら異なった論理回路が必要になる。し
かし、そのような場合でも変換Logic46は問題な
く構成可能であることを付け加えておく。Although a simple phase comparator has been taken as an example here, in order to eliminate the dead zone of phase comparison, a constant pulse width is used for both the UP signal 44 and the DOWN signal 45 even when the phases are aligned. The phase comparator that outputs the pulse of and then controls the pulse width is often used. Of course, the present embodiment can be applied to such a case. Also, since only one example is shown for the conversion Logic 46, different logic circuits are naturally required depending on the output signal of the phase comparator 43. However, it should be added that even in such a case, the conversion Logic 46 can be configured without any problem.
【0043】以上述べてきたような再生回路において、
ブーストの異常検出については幾つかの方法が考えられ
る。例えば、図6に示すように振幅演算回路36の出力
をサンプルホールドする回路を2つ設けておき、第一の
サンプルホールド回路53ではランダム記録パターンの
振幅、第二のサンプルホールド回路54では最密記録パ
ターンの振幅をサンプリングする。そして、第一のサン
プルホールド回路53の出力は抵抗分圧によりアッテネ
ートされるので、例えば抵抗55、抵抗56、抵抗57
を1:1:8の比にすると、第一のコンパレータ58の
反転入力には、ランダム記録パターンのピークレベルの
90%の振幅が入力し、第二のコンパレータの非反転入
力にはランダム記録パターンのピークレベルの80%の
振幅が入力することになる。この時、最密記録パターン
の振幅が90%を越えた場合には、第一のコンパレータ
58の出力がハイレベルとなってCPU15に異常を知
らせ、最密記録パターンの振幅が80%を下回った場合
には、第二のコンパレータ59の出力がハイレベルとな
ってCPU15に異常を知らせる。CPU15ではコン
パレータから受け取る信号がハイレベルを示すとそれを
異常と判定し、異常検出されたビットに従ってD/Aコ
ンバータ16にデータを送り、ブ−ストコントロール電
圧22を制御する。このようにして最密記録パターンの
振幅が80%から90%に入るまでこの制御が続けられ
る。逆に、最密記録パターンの振幅が規定値(ここでは
80%から90%)に入っていれば2つのコンパレータ
の出力は共にローレベルのままなので、CPU15は何
もしなくて良い。このようにすれば、ブーストレベルの
自動調整に関してCPU15の占有率が減るので効率的
な調整が可能となる。In the reproducing circuit as described above,
Several methods can be considered for boost abnormality detection. For example, as shown in FIG. 6, two circuits for sample-holding the output of the amplitude calculation circuit 36 are provided, the amplitude of the random recording pattern is used in the first sample-hold circuit 53, and the closest density is used in the second sample-hold circuit 54. The amplitude of the recording pattern is sampled. Since the output of the first sample hold circuit 53 is attenuated by resistance voltage division, for example, the resistance 55, the resistance 56, and the resistance 57.
When the ratio is 1: 1: 8, the amplitude of 90% of the peak level of the random recording pattern is input to the inverting input of the first comparator 58 and the random recording pattern is input to the non-inverting input of the second comparator. An amplitude of 80% of the peak level of will be input. At this time, when the amplitude of the closest packing pattern exceeds 90%, the output of the first comparator 58 goes high to notify the CPU 15 of the abnormality, and the amplitude of the closest packing pattern falls below 80%. In this case, the output of the second comparator 59 goes high to notify the CPU 15 of the abnormality. When the signal received from the comparator shows a high level, the CPU 15 determines that it is abnormal, sends data to the D / A converter 16 according to the bit in which the abnormality is detected, and controls the boost control voltage 22. In this way, this control is continued until the amplitude of the closest recording pattern enters from 80% to 90%. On the contrary, if the amplitude of the closest recording pattern is within the specified value (80% to 90% in this case), the outputs of the two comparators are both at the low level, and the CPU 15 does not have to do anything. By doing so, the occupancy of the CPU 15 is reduced with respect to the automatic adjustment of the boost level, so that efficient adjustment is possible.
【0044】なお、上で述べたアッテネート比は自由に
設定可能なので、精密な制御を必要とする際は、規定値
の範囲を小さくすることも出来るし、範囲そのものを上
下にシフトすることも出来る。例えば範囲を狭くした場
合、監視結果で異常と判定される確率が高くなるが、正
常、異常の判定結果を累積カウントし、その差が一定値
を越えたらブーストレベルの更新をするという制御など
も出来る。Since the above-mentioned attenuation ratio can be freely set, the range of the specified value can be made small or the range itself can be vertically shifted when precise control is required. . For example, if the range is narrowed, the probability of being judged to be abnormal by the monitoring result increases, but there is also control such as cumulative counting of normal and abnormal judgment results and updating the boost level when the difference exceeds a certain value. I can.
【0045】(実施例4)次に、異常検出についての別
の実施例を挙げる。再生回路は、これまで述べてきたコ
ンパレート検出方式でオートスライスレベルコントロー
ル回路を搭載したものを前提とする。例えば、図10に
示すようにブーストレベルが小さい場合を考えてみる。
この時、スライスレベル52が理想値であったとして
も、エッジ検出信号41は再生波形61の*印の位置に
おいて正確なエッジ位置を検出できない。この結果、C
harge信号47、Discharge48には両方
共にパルスの現われる信号が出力される。これは、最初
の2つの*印ではスライスレベルを上げるよう指示さ
れ、後の2つの*印ではスライスレベルを下げるよう指
示されていることを意味する。しかし、実際にはこれら
の信号はフィルタで平滑化されて、スライスレベル52
には何ら影響を与えない。一方で、このままの状態では
データシンクロナイザのPLLでエッジ検出信号41と
基準クロック42との位相がいつまでも一致しないた
め、PLLのロックがかからない。従って、このデータ
シンクロナイザのPLLのアンロックを検出すれば、ブ
ーストレベルの異常が検出できる。具体的な制御として
は、CPUがPLLのアンロックを検出後にD/Aコン
バータにデータを送り、ブーストコントロール電圧を制
御すればよい。ただし、この異常検出法ではブーストア
ップすればよいかブーストダウンすればよいか不明なの
で、PLLがロックするまでどちらか一方か、両方の操
作を行う必要がある。また、このPLLのアンロック検
出はDual PLLを用いた検出法や、二階微分検出
法を用いた再生回路でも適用可能である。(Embodiment 4) Next, another embodiment for detecting abnormality will be described. It is premised that the reproducing circuit is equipped with the auto slice level control circuit by the compare detection method described above. For example, consider the case where the boost level is low as shown in FIG.
At this time, even if the slice level 52 is an ideal value, the edge detection signal 41 cannot detect an accurate edge position at the position marked with * in the reproduced waveform 61. As a result, C
A signal in which a pulse appears is output to both the charge signal 47 and the discharge 48. This means that the first two * marks are instructed to increase the slice level, and the latter two * marks are instructed to decrease the slice level. However, in reality, these signals are smoothed by the filter and the slice level 52
Has no effect on On the other hand, in this state, the phase of the edge detection signal 41 and the reference clock 42 in the PLL of the data synchronizer will never match, so that the PLL is not locked. Therefore, the abnormal boost level can be detected by detecting the unlock of the PLL of the data synchronizer. As a specific control, the CPU may send data to the D / A converter after detecting the PLL unlock and control the boost control voltage. However, in this abnormality detection method, it is unclear whether boosting up or boosting down is required, so it is necessary to perform either or both operations until the PLL locks. Further, the unlock detection of this PLL is also applicable to a detection method using a Dual PLL and a reproducing circuit using a second-order differential detection method.
【0046】異常検出のもう一つ別の方法として、デコ
ーダのエラー訂正を利用する方法も考えられる。これ
は、ブーストレベルが大き過ぎたり小さ過ぎたりした場
合に、データシンクロナイザのPLLはロックするが、
再生信号のエッジの位置はシフトして検出されているの
で、その結果デコード時にエラーが発生する確率が高く
なることを利用するものである。具体的には、訂正され
る際のエラーの個数をカウントして、それがある一定レ
ベルを越えたらブーストレベルの異常と判断するとか、
訂正不能エラーが出た時に異常と判定するなどして、C
PUに異常検出信号を送り、以後はこれまで述べてきた
制御を行えばよい。As another method of detecting an abnormality, a method of utilizing error correction of a decoder can be considered. This is because the PLL of the data synchronizer is locked when the boost level is too high or too low,
Since the position of the edge of the reproduction signal is shifted and detected, the fact that an error occurs at the time of decoding becomes high is utilized. Specifically, it counts the number of errors when it is corrected, and if it exceeds a certain level, it is judged as a boost level abnormality,
When an uncorrectable error occurs, it is judged as abnormal and C
The abnormality detection signal is sent to the PU, and the control described so far may be performed thereafter.
【0047】(実施例5)
本発明の実施例を図面に基づいて説明する。再生回路
は、実施例1でも取り上げた磁気記憶装置に関するもの
を例として取り上げる。図11において、図1と共通の
機能を有するブロックには同一の符号が付いている。従
って、ヘッド出力がプリアンプ1、VGA2、ブースタ
3、フィルタ4を通り、微分器5と最終段のアンプ6に
至り増幅されるという過程は全く同じである。また、最
終段のアンプ出力18が全波整流器10を通してVGA
2にフィードバックされる点や、ゼロクロスコンパレー
タ7、ヒステリシスコンパレータ8の出力がDATA
Qualifier Logic9に入力され、ノイズ
除去されたピーク検出信号23を得る過程も全く同じで
ある。(Embodiment 5) An embodiment of the present invention will be described with reference to the drawings. As the reproducing circuit, the one related to the magnetic memory device described in the first embodiment will be taken as an example. 11, blocks having the same functions as those in FIG. 1 are designated by the same reference numerals. Therefore, the head output passes through the preamplifier 1, the VGA 2, the booster 3, and the filter 4, reaches the differentiator 5 and the final stage amplifier 6, and is amplified. In addition, the amplifier output 18 at the final stage passes through the full-wave rectifier 10 to VGA.
2 and the output of the zero cross comparator 7 and the hysteresis comparator 8 are DATA.
The process of inputting to the Qualifier Logic 9 and obtaining the noise-removed peak detection signal 23 is exactly the same.
【0048】ここでは特に、周波数検出手段の構成要素
と、その出力信号を用いてフィルタ4のカットオフ周波
数を自動制御する方法について説明する。周波数検出手
段64は、既知の周波数特性を持ったフィルタ62とフ
ィルタリング後の振幅を検出する振幅検出手段63から
なっている。既知の周波数特性を持ったフィルタ62
は、例えば図12(a)のような周波数特性を持ったフ
ィルタを用意する。このフィルタは、基準となる再生信
号の周波数帯域はもちろんのこと、その両側の周波数の
信号が入力した場合でも、後段の振幅検出手段63にお
いて振幅検出できるように周波数特性を選んだものであ
る。そしてフィルタリングされた信号は、後段の振幅検
出手段63においてその振幅が検出される。このように
構成すれば、既知の周波数特性を持ったフィルタ62に
入力する再生信号の周波数によって検出される信号振幅
が変わるので、周波数/電圧変換が可能となる。上の例
で示したフィルタの場合には、周波数が高くなるにつれ
て検出される信号振幅66は小さくなり、この値がA/
Dコンバータ14を通してCPU15へと送られる。C
PU15では受け取った振幅値の大小に応じてD/Aコ
ンバータ16を制御し、カットオフ周波数を決めるコン
トロール電圧67がフィルタ4にフィードバックされる
仕組みである。この時の目安としては、再生信号の最大
周波数の1.5倍〜2倍位の周波数をカットオフ周波数
とすることが望ましい。このことから、既知の周波数特
性を持ったフィルタ62は、図12(a)のように再生
信号の周波数帯域を中心に据えるのではなく、目標とす
る再生信号のカットオフ周波数を中心に据えた周波数特
性を持つ図12(b)のようなフィルタを用意しても良
い。この時、具体的な制御方法としては、フィルタのカ
ットオフ周波数が目標値に一致していれば振幅検出手段
63で得られる信号振幅66はVGA2の出力×ゲイ
ン:kであるはずなので、実際に得られた値がこれより
大きければカットオフ周波数を下げればよいし、実際に
得られた値がこれより小さければカットオフ周波数を上
げればよい。Here, in particular, the components of the frequency detecting means and the method of automatically controlling the cutoff frequency of the filter 4 using the output signal thereof will be described. The frequency detecting means 64 comprises a filter 62 having a known frequency characteristic and an amplitude detecting means 63 for detecting the amplitude after filtering. Filter 62 having a known frequency characteristic
Prepares a filter having a frequency characteristic as shown in FIG. This filter has frequency characteristics selected so that the amplitude detection means 63 in the subsequent stage can detect the amplitude not only when the frequency band of the reference reproduction signal is input, but also when the signals of the frequencies on both sides thereof are input. Then, the amplitude of the filtered signal is detected by the amplitude detecting means 63 in the subsequent stage. According to this structure, the detected signal amplitude changes depending on the frequency of the reproduction signal input to the filter 62 having a known frequency characteristic, so that frequency / voltage conversion can be performed. In the case of the filter shown in the above example, the detected signal amplitude 66 becomes smaller as the frequency becomes higher, and this value becomes A /
It is sent to the CPU 15 through the D converter 14. C
The PU 15 controls the D / A converter 16 according to the magnitude of the received amplitude value, and the control voltage 67 that determines the cutoff frequency is fed back to the filter 4. As a guideline at this time, it is desirable to set the frequency which is about 1.5 to 2 times the maximum frequency of the reproduced signal as the cutoff frequency. From this, the filter 62 having a known frequency characteristic does not center the frequency band of the reproduction signal as shown in FIG. 12A, but centers the cutoff frequency of the target reproduction signal. You may prepare the filter like FIG.12 (b) which has a frequency characteristic. At this time, as a concrete control method, if the cutoff frequency of the filter matches the target value, the signal amplitude 66 obtained by the amplitude detecting means 63 should be the output of the VGA 2 × gain: k. If the obtained value is larger than this, the cutoff frequency may be lowered, and if the actually obtained value is smaller than this, the cutoff frequency may be raised.
【0049】このようにすれば、再生信号の周波数に応
じてフィルタのカットオフ周波数が自動的に設定可能な
ので、可変速再生時においても高周波ノイズが効率的に
除去され、装置の信頼性をアップさせることが出来る。By doing so, the cutoff frequency of the filter can be automatically set according to the frequency of the reproduction signal, so that high-frequency noise is efficiently removed even during variable speed reproduction, and the reliability of the apparatus is improved. It can be done.
【0050】なお、これまで具体例を幾つか上げて説明
をしてきたが、別の構成も可能であることを付け加えて
おく。まず、既知の周波数特性を持つフィルタのタイプ
であるが、これは、振幅検出のための単調性が守られて
いればよいので、図12に示したようなローパスフィル
タだけでなく、ハイパスフィルタを用いることも出来
る。この場合には、フィルタ62に入力する再生信号の
周波数が高くなるにつれて検出される信号振幅66の電
圧レベルが大きくなるので、上述した制御とは逆の操作
を行えば良い。また、同一の再生回路で複数の変調信号
を扱う場合には、カットオフ周波数を複数設定しなけれ
ばならないことも有り得るが、このような場合には制御
信号65によりフィルタ62の周波数特性を変えること
等も考えられる。さらに、ここでは実施例1の磁気記憶
装置を具体例に説明をしてきたが、実施例2や3で取り
上げた光記憶装置においても適用可能なことは言うまで
もない。Although some specific examples have been described so far, it should be added that other configurations are possible. First, there is a type of filter having a known frequency characteristic. However, since it is sufficient that the monotonicity for amplitude detection is maintained, a high-pass filter is used in addition to the low-pass filter shown in FIG. It can also be used. In this case, since the voltage level of the detected signal amplitude 66 increases as the frequency of the reproduction signal input to the filter 62 increases, the reverse operation to the control described above may be performed. Further, when handling a plurality of modulated signals in the same reproducing circuit, it may be necessary to set a plurality of cutoff frequencies. In such a case, the frequency characteristic of the filter 62 may be changed by the control signal 65. And so on. Further, although the magnetic storage device of the first embodiment has been described here as a specific example, it goes without saying that the magnetic storage device of the first and second embodiments can also be applied.
【0051】(実施例6)
以下に本発明の実施例を図面に基づいて説明する。図1
3におけるディジタルデータは、これまでに述べてきた
DATA Qualifier Logicの出力信号
に相当する信号で、再生信号から“1”に該当する位置
を検出した、いわゆる記録データと等価な信号として捉
えることが出来る。一方、位相比較器68、チャージポ
ンプ69、ループフィルタ70、VCO71はデータシ
ンクロナイザのPLLのごく一般的な構成である。その
動作は、ディジタルデータとVCOからの基準クロック
77との位相差を検出してチャージポンプ69を駆動
し、フィルタリングされた電圧をVCO71に与えるこ
とによってVCO71の発振周波数を変化させるという
ものである。この時、VCO71の基準クロック77は
位相比較器68にフィードバックされているため、この
基準クロック77とディジタルデータの位相差は無くな
る方向へと制御される。これにより、データシンクロナ
イザのPLLがロックした際には、ディジタルデータは
VCO71の発振周波数の正確に定数倍となっている。(Embodiment 6) An embodiment of the present invention will be described below with reference to the drawings. Figure 1
The digital data in 3 is a signal corresponding to the output signal of the DATA Qualifier Logic described above, and can be regarded as a signal equivalent to so-called recorded data in which the position corresponding to “1” is detected from the reproduction signal. . On the other hand, the phase comparator 68, the charge pump 69, the loop filter 70, and the VCO 71 are a very general configuration of the PLL of the data synchronizer. The operation is to detect the phase difference between the digital data and the reference clock 77 from the VCO, drive the charge pump 69, and apply the filtered voltage to the VCO 71 to change the oscillation frequency of the VCO 71. At this time, since the reference clock 77 of the VCO 71 is fed back to the phase comparator 68, the phase difference between the reference clock 77 and the digital data is controlled so as to disappear. As a result, when the PLL of the data synchronizer is locked, the digital data is exactly a constant multiple of the oscillation frequency of the VCO 71.
【0052】そこで、本実施例ではデータシンクロナイ
ザのPLLがロックした際のVCO71の発振周波数を
カウンタ72でカウントすることによって再生信号の周
波数を得るという方法をとる。具体的には以下に説明す
る通りである。まず、水晶76はある決められた一定の
周波数で発振している。ここで仮に水晶の発振周波数を
f[Hz]とした時、カウンタ75は水晶からのクロッ
クをカウント値がMになるまでカウントするものとす
る。カウンタ75では、カウント値がMになった際、カ
ウンタ72のカウント値をラッチすると同時に自らのカ
ウント値をリセットする。この時ラッチされたカウンタ
72におけるカウント値をNとすれば、VCO71の基
準クロック77の周波数は、ほぼ次の式で求められる。Therefore, in this embodiment, a method of obtaining the frequency of the reproduced signal by counting the oscillation frequency of the VCO 71 when the PLL of the data synchronizer is locked by the counter 72 is adopted. Specifically, it is as described below. First, the crystal 76 oscillates at a certain fixed frequency. Here, if the oscillation frequency of the crystal is f [Hz], the counter 75 counts the clock from the crystal until the count value reaches M. When the count value reaches M, the counter 75 latches the count value of the counter 72 and simultaneously resets its own count value. If the count value of the counter 72 latched at this time is N, the frequency of the reference clock 77 of the VCO 71 can be calculated by the following equation.
【0053】(チャンネルビットレート)=(基準クロ
ックの周波数)≒f×N/M[Hz]
これに対し、再生信号の最大周波数は記録時の変調方式
によっても異なるが、例えばCDやDVDの場合、記録
された変調信号のRun Lengthの最小値が2に
制限されているので、チャンネルビットレートの1/3
がその最大周波数に相当する。すなわち、
(再生信号の最大周波数)=1/3×f×N/M[H
z]
として求められる。続いて、再生信号の最大周波数とフ
ィルタ74のカットオフ周波数の関係であるが、例えば
フィルタ74のカットオフ周波数を再生信号の最大周波
数の1.5倍にとった場合、フィルタ74のカットオフ
周波数は、
(カットオフ周波数)=1/2×f×N/M[Hz]
として表すことが出来る。ここで、水晶76の周波数:
fと、ラッチ信号を送る際のカウンタ75のカウント
値:Mは共に決められているから、ラッチ時のカウンタ
72のカウント値:Nのみによってフィルタのカットオ
フ周波数が決まることになる。(Channel bit rate) = (frequency of reference clock) ≈f × N / M [Hz] On the other hand, the maximum frequency of the reproduction signal varies depending on the modulation method at the time of recording, but in the case of CD or DVD, for example. , The minimum value of Run Length of the recorded modulation signal is limited to 2, so 1/3 of the channel bit rate
Corresponds to the maximum frequency. That is, (maximum frequency of reproduced signal) = 1/3 × f × N / M [H
z]. Next, regarding the relationship between the maximum frequency of the reproduction signal and the cutoff frequency of the filter 74, for example, when the cutoff frequency of the filter 74 is set to 1.5 times the maximum frequency of the reproduction signal, the cutoff frequency of the filter 74 is Can be expressed as (cutoff frequency) = 1/2 × f × N / M [Hz]. Here, the frequency of the crystal 76:
Since f and the count value M of the counter 75 when sending the latch signal are both determined, the cutoff frequency of the filter is determined only by the count value N of the counter 72 at the time of latching.
【0054】説明をより分かり易くするため、以下に具
体的な数値を挙げながら説明する。まず再生信号の最大
周波数であるが、ここではCDやDVDの変調方式を想
定するものとし、仮に8[MHz]とする。一方、水晶
の発振周波数は24[MHz]とする。また、カウンタ
72及びD/Aコンバータ73のビット数を8とし、0
〜255までのカウントとD/A変換が可能であるもの
とする。水晶76のクロックはカウンタ75で127ま
でカウントされ、この時のカウンタ72のカウント値が
ラッチされる。そして、その時のカウント値がカウンタ
75と同じく127の時、フィルタのカットオフ周波数
は信号の最大周波数×1.5倍=12[MHz]となる
よう構成する。一方、ラッチ時のカウンタ72のカウン
ト値が127より小さい場合は、再生信号の周波数も想
定値より低いことを意味するので、それに応じてカット
オフ周波数を12[MHz]より低く設定する。逆にラ
ッチ時のカウンタ72のカウント値が127より大きい
場合は、再生信号の周波数が高いことを意味するので、
それに応じてカットオフ周波数を12[MHz]より高
く設定すれば良い。In order to make the explanation more comprehensible, description will be given below with reference to specific numerical values. First, the maximum frequency of the reproduced signal is assumed, but here it is assumed that the modulation system of CD or DVD is assumed, and it is assumed to be 8 [MHz]. On the other hand, the oscillation frequency of the crystal is 24 [MHz]. Further, the number of bits of the counter 72 and the D / A converter 73 is set to 8 and 0
It is assumed that counting up to 255 and D / A conversion are possible. The clock of the crystal 76 is counted up to 127 by the counter 75, and the count value of the counter 72 at this time is latched. Then, when the count value at that time is 127 as in the case of the counter 75, the cutoff frequency of the filter is configured to be the maximum frequency of the signal × 1.5 times = 12 [MHz]. On the other hand, if the count value of the counter 72 at the time of latching is smaller than 127, it means that the frequency of the reproduction signal is also lower than the expected value, and accordingly the cutoff frequency is set lower than 12 [MHz]. On the other hand, if the count value of the counter 72 at the time of latching is larger than 127, it means that the frequency of the reproduction signal is high.
Accordingly, the cutoff frequency may be set higher than 12 [MHz].
【0055】以上の具体例を実現するD/Aコンバータ
73の設定値と、フィルタ74のカットオフ周波数との
関係を示すのが図14である。ここでは、D/Aコンバ
ータ73の基準値を127にとっているが、カウンタ7
5のカウント値と共にこの値をシフトさせれば、基準ク
ロック77の検出レンジを変えることも出来る。また、
カウンタ72やD/Aコンバータ73のビット数もこの
具体例に限定されるものではなく、自由に設定可能であ
る。FIG. 14 shows the relationship between the set value of the D / A converter 73 and the cutoff frequency of the filter 74, which realizes the above specific example. Although the reference value of the D / A converter 73 is 127 here, the counter 7
By shifting this value together with the count value of 5, the detection range of the reference clock 77 can be changed. Also,
The number of bits of the counter 72 and the D / A converter 73 is not limited to this specific example and can be set freely.
【0056】以上述べたように構成すれば、PLLに同
期したクロックから再生信号周波数を得るので、アナロ
グ信号の品質によらず正確な周波数が得られ、その結果
フィルタのカットオフ周波数も厳密な設定が可能とな
る。With the above-described structure, the reproduction signal frequency is obtained from the clock synchronized with the PLL, so that an accurate frequency can be obtained regardless of the quality of the analog signal, and as a result, the cutoff frequency of the filter is also set strictly. Is possible.
【0057】(実施例7)
以下に本発明の実施例を図面に基づいて説明する。図1
5(a)において、データシンクロナイザ78からは再
生データ列84と同期クロック85が出力され、パター
ン検出手段79にて検出パターンとの比較がされる。こ
こで、検出パターンはユーザ情報記録エリアには現れな
い特異なパターンである。例えば、セクタを構成する際
に付加されるSYNCパターン等がこれに相当する。パ
ターン検出手段79では、再生データ列84と検出パタ
ーンを比較して両者が一致した時のみ一致検出パルス8
6を発生する。そして、タイマ80において2つの一致
検出パルス間の時間を測定し、結果をCPU81へ送
る。この時、記録データのフォーマットさえあらかじめ
分かっていれば、この一致検出パルス間の時間を測定す
ることで、再生信号の最大周波数を推定することが出来
る。すなわち、CPU81ではタイマ80より受け取っ
た結果から再生信号の最大周波数を得、さらに最適なカ
ットオフ周波数を設定すべくD/Aコンバータ82にデ
ータを送り、D/Aコンバータにてディジタル/アナロ
グ変換されたアナログ信号がフィルタ83にフィードバ
ックされる。(Embodiment 7) An embodiment of the present invention will be described below with reference to the drawings. Figure 1
In FIG. 5 (a), the data synchronizer 78 outputs the reproduced data sequence 84 and the synchronous clock 85, and the pattern detection means 79 compares the reproduced data sequence 84 with the detected pattern. Here, the detection pattern is a unique pattern that does not appear in the user information recording area. For example, a SYNC pattern added when forming a sector corresponds to this. The pattern detection means 79 compares the reproduction data sequence 84 with the detection pattern, and only when the both match, the coincidence detection pulse 8 is detected.
6 is generated. Then, the timer 80 measures the time between two coincidence detection pulses and sends the result to the CPU 81. At this time, if only the format of the recorded data is known in advance, the maximum frequency of the reproduction signal can be estimated by measuring the time between the coincidence detection pulses. That is, the CPU 81 obtains the maximum frequency of the reproduction signal from the result received from the timer 80, sends data to the D / A converter 82 to set the optimum cutoff frequency, and is digital / analog converted by the D / A converter. The analog signal is fed back to the filter 83.
【0058】一方、パターン検出を行った後、図15
(b)に示すような構成によってフィルタ83のカット
オフ周波数を設定することも可能である。本構成によれ
ば、データシンクロナイザ78から受け取った再生デー
タ列84と検出パターンとをパターン検出手段79で比
較するまでは前述の機能と同様である。前述の構成と異
なる点は、タイマ88にて与えられた一定時間内にどれ
だけの一致検出パルス86が検出されるかを計数する計
数手段87を用いている点である。従って、今回CPU
81で得られる情報は、検出パターンの間の時間情報で
はなく、検出パターンの検出数情報となる。しかし、い
ずれの場合でも記録データのフォーマットさえ分かって
いれば、再生信号の最大周波数を容易に推定することが
出来る。すなわち、ここからは前述と同様D/Aコンバ
ータ82にデータを送り、D/Aコンバータにてディジ
タル/アナログ変換されたアナログ信号にてフィルタ8
3のカットオフ周波数を最適値に調整する。On the other hand, after performing the pattern detection, FIG.
It is also possible to set the cutoff frequency of the filter 83 by the configuration shown in (b). According to this configuration, the function is the same as that described above until the pattern detecting means 79 compares the reproduction data sequence 84 received from the data synchronizer 78 with the detection pattern. The difference from the above-mentioned configuration is that a counting means 87 is used to count how many coincidence detection pulses 86 are detected within a constant time given by a timer 88. Therefore, this time CPU
The information obtained at 81 is not the time information between the detection patterns but the detection number information of the detection patterns. However, in any case, the maximum frequency of the reproduced signal can be easily estimated if only the format of the recorded data is known. That is, from here, data is sent to the D / A converter 82 in the same manner as described above, and the filter 8 is converted into an analog signal which is digital / analog converted by the D / A converter.
Adjust the cutoff frequency of 3 to the optimum value.
【0059】以上述べてきたように構成すれば、次のよ
うな利点がある。それは、上で述べてきた検出パターン
は、そもそも検出しなければならないSYNCパターン
等の信号であるので、元からあったその機能を共有して
使うことが出来る。すなわち、大きな付加回路なしに実
現することが可能であると言える。The configuration as described above has the following advantages. Since the detection pattern described above is a signal such as a SYNC pattern that must be detected in the first place, the function originally existing can be shared and used. That is, it can be said that it can be realized without a large additional circuit.
【0060】(実施例8)
以下に本発明の実施例について説明する。ここで説明す
る実施例はブースタのブーストレベルとフィルタのカッ
トオフ周波数の自動調整を組み合わせたものである。従
って、基本的にはこれまで述べてきた実施例を組み合わ
せれば両者の自動調整が可能となる。(Embodiment 8) An embodiment of the present invention will be described below. The embodiment described here is a combination of booster boost level and automatic adjustment of the filter cutoff frequency. Therefore, basically, by combining the above-described embodiments, both can be automatically adjusted.
【0061】具体的には、ブースト後のアナログ波形の
振幅を検出する振幅検出手段と、そのタイミングを与え
るサンプルタイミング信号発生手段によりブーストレベ
ルを自動調整し、加えて再生信号の周波数検出手段を設
けることでフィルタのカットオフ周波数を自動調整する
よう構成する。この時の周波数検出手段は、実施例5に
示したフィルタ+振幅検出によるものであってもよい
し、実施例6に示したデータシンクロナイザのPLLを
用いたものであってもよい。さらに、実施例7で示した
パターン検出手段を用いてカットオフ周波数を設定する
ことも可能である。Specifically, the boost level is automatically adjusted by the amplitude detecting means for detecting the amplitude of the boosted analog waveform and the sample timing signal generating means for giving the timing, and in addition, the frequency detecting means for the reproduced signal is provided. Therefore, the cutoff frequency of the filter is automatically adjusted. The frequency detecting means at this time may be the filter + amplitude detection shown in the fifth embodiment, or the PLL of the data synchronizer shown in the sixth embodiment. Furthermore, it is also possible to set the cutoff frequency by using the pattern detecting means shown in the seventh embodiment.
【0062】このような組み合わせにおいて、特にその
機能を両者が共有する構成をとる例を以下で説明する。
それは、ブーストレベルの自動調整を行う際に用いるサ
ンプルタイミング信号を、フィルタのカットオフ周波数
を決めるタイミング信号としても用いるというものであ
る。In such a combination, an example will be described below in which the functions are shared by both parties.
That is, the sample timing signal used when the boost level is automatically adjusted is also used as the timing signal that determines the cutoff frequency of the filter.
【0063】すなわち、サンプルタイミング信号発生手
段が記録データの中の最密記録領域のサンプリングを指
示した際のサンプルタイミング信号を、実施例5におけ
る周波数検出手段を構成する振幅検出手段のサンプルタ
イミング信号としても用いるのである。このようにすれ
ば、振幅検出手段で検出される再生信号は単一周波数と
なるので、厳密な検出が可能となる。また、記録データ
の中の最密記録領域のサンプリングを指示した際のサン
プルタイミング信号は、データシンクロナイザのPLL
をロックする際のタイミング信号でもあるので、このタ
イミング信号で実施例6の周波数検出を行えば、こちら
の場合も正確な周波数検出が出来る。That is, the sample timing signal when the sample timing signal generating means instructs sampling of the closest recording area in the recording data is used as the sample timing signal of the amplitude detecting means which constitutes the frequency detecting means in the fifth embodiment. Is also used. By doing so, the reproduction signal detected by the amplitude detecting means has a single frequency, so that strict detection is possible. Further, the sample timing signal when the sampling of the closest recording area in the recording data is instructed is the PLL of the data synchronizer.
Since it is also a timing signal for locking, the frequency detection according to the sixth embodiment can be performed with this timing signal, and accurate frequency detection can be performed in this case as well.
【0064】以上述べてきたように、ブーストレベルと
カットオフ周波数の自動調整が同時に行われれば、再生
信号は常に最適状態でアナログ信号処理されることにな
るので、ノイズやジッタが少なく、信頼性の高いデータ
検出が出来る。このことは、情報記憶装置の信頼性をア
ップさせると同時に、装置間の互換性を保持するのにも
役立つ。As described above, if the boost level and the cutoff frequency are automatically adjusted at the same time, the reproduced signal is always processed in an analog signal in the optimum state, so that the noise and the jitter are small and the reliability is high. Highly sensitive data can be detected. This improves the reliability of the information storage device and, at the same time, helps maintain compatibility between the devices.
【0065】[0065]
【発明の効果】以上説明したように本発明によれば、
1)リムーバブルな情報記憶装置の再生ヘッドの特性が
高密度化によって変わったとしても、記録密度によらず
常に一定レベルの再生信号振幅を得るので、装置の互換
性を保つことが出来る。これは将来、高密度記録媒体が
発売された場合にも再生互換性が確保出来ることを意味
する。また、自動的にブーストレベルをコントロール
し、データの検出に最適な再生信号を常に得ることが出
来るので、経時変化や環境温度変化にも強い装置を提供
することが出来る。As described above, according to the present invention, 1) even if the characteristics of the reproducing head of a removable information storage device are changed by increasing the density, the reproducing signal amplitude is always at a constant level regardless of the recording density. Therefore, the compatibility of the device can be maintained. This means that the reproduction compatibility can be secured even if a high density recording medium is released in the future. Further, since the boost level can be automatically controlled and the optimum reproduction signal for data detection can always be obtained, it is possible to provide a device that is resistant to changes over time and changes in environmental temperature.
【0066】2)PWM記録された情報記憶装置におい
ても、再生信号のアシンメトリによらずにブーストレベ
ルの自動調整がなされるので、再生信号のエッジ検出精
度が良くなり、装置の信頼性がアップする。2) Even in the information storage device in which the PWM recording is performed, the boost level is automatically adjusted without depending on the asymmetry of the reproduction signal, the edge detection accuracy of the reproduction signal is improved, and the reliability of the device is improved. .
【0067】3)ブーストレベルの異常を監視し、異常
があった時のみブーストレベルの更新を行うことによっ
てCPUの負荷を軽減し、効率良い設定変更を可能にす
る。3) Abnormality of the boost level is monitored and the boost level is updated only when there is an abnormality, thereby reducing the load on the CPU and enabling efficient setting change.
【0068】4)データシンクロナイザのPLLや、エ
ラー訂正の訂正フラグの監視をブーストレベルの異常検
出に代用することによって、特別な付加回路無しにブー
ストレベルの自動調整を可能にする。4) By substituting the PLL of the data synchronizer and the monitoring of the correction flag for error correction for the abnormality detection of the boost level, the boost level can be automatically adjusted without any special additional circuit.
【0069】5)再生信号の帯域に合わせてフィルタの
カットオフ周波数を自動的に設定することが出来るた
め、高域ノイズが効率的に除去され、装置の信頼性が増
す。5) Since the cutoff frequency of the filter can be automatically set in accordance with the band of the reproduced signal, high frequency noise is efficiently removed and the reliability of the device is increased.
【0070】6)PLLに同期したクロックから再生信
号周波数を得、その値によってフィルタのカットオフ周
波数を自動調整するため、より厳密な設定が可能とな
る。6) The reproduction signal frequency is obtained from the clock synchronized with the PLL, and the cutoff frequency of the filter is automatically adjusted according to the value, so that more strict setting is possible.
【0071】7)元来必要なパターン検出の機能を共有
して使うことにより、大きな付加回路なしにフィルタの
調整を可能にする。7) By sharing the originally required pattern detection function, the filter can be adjusted without a large additional circuit.
【0072】8)ブースタのブーストレベルと、フィル
タのカットオフ周波数が共に自動調整されるので、再生
信号は常に最適状態でアナログ信号処理され、信頼性の
高いデータ検出が出来る。8) Since both the boost level of the booster and the cutoff frequency of the filter are automatically adjusted, the reproduced signal is always analog signal processed in the optimum state, and highly reliable data detection can be performed.
【図1】 本発明の実施例1の磁気記憶装置において、
再生回路の概略構造を示すブロック図である。FIG. 1 is a block diagram of a magnetic storage device according to a first embodiment of the present invention.
It is a block diagram showing a schematic structure of a reproducing circuit.
【図2】 本発明の実施例1で取り上げた磁気記憶装置
において、タイプ別のヘッド出力波形の説明図である。FIG. 2 is an explanatory diagram of head output waveforms for each type in the magnetic storage device taken up in Example 1 of the present invention.
【図3】 本発明の実施例1の磁気記憶装置において、
回路ブロック図各点の波形を示すタイミングチャートで
ある。FIG. 3 shows a magnetic storage device according to the first embodiment of the present invention.
FIG. 3 is a timing chart showing waveforms at various points in the circuit block diagram.
【図4】 本発明の実施例2の光記憶装置において、再
生回路の概略構造を示すブロック図である。FIG. 4 is a block diagram showing a schematic structure of a reproducing circuit in an optical storage device according to a second embodiment of the present invention.
【図5】 本発明の実施例2の光記憶装置において、再
生回路の説明を補足するための波形図である。FIG. 5 is a waveform diagram for supplementing the description of the reproducing circuit in the optical storage device according to the second embodiment of the present invention.
【図6】 本発明の実施例3の光記憶装置において、再
生回路の概略構造を示すブロック図である。FIG. 6 is a block diagram showing a schematic structure of a reproducing circuit in an optical storage device according to a third embodiment of the present invention.
【図7】 本発明の実施例3の光記憶装置において、再
生回路の説明を補足するための波形図である。FIG. 7 is a waveform diagram for supplementing the description of the reproducing circuit in the optical storage device according to the third embodiment of the present invention.
【図8】 本発明の実施例3の光記憶装置において、変
換Logicの詳細な回路の一例を示す回路図である。FIG. 8 is a circuit diagram showing an example of a detailed circuit of conversion Logic in the optical storage device according to the third embodiment of the present invention.
【図9】 本発明の実施例3の光記憶装置において、コ
ンパレートレベル演算器の詳細な回路の一例を示し、
(a)はループフィルタからの信号が減算されるタイ
プ、(b)はループフィルタからの信号が加算されるタ
イプの回路図である。FIG. 9 shows an example of a detailed circuit of a comparator level calculator in an optical storage device according to a third embodiment of the present invention,
6A is a circuit diagram in which a signal from a loop filter is subtracted, and FIG. 7B is a circuit diagram in which a signal from a loop filter is added.
【図10】 本発明の実施例4の光記憶装置において、
ブーストレベルの異常検出の説明を補足するための波形
図である。FIG. 10 shows an optical storage device according to a fourth embodiment of the present invention,
FIG. 6 is a waveform diagram for supplementing the explanation of boost level abnormality detection.
【図11】 本発明の実施例5の磁気記憶装置におい
て、再生回路の概略構造を示すブロック図である。FIG. 11 is a block diagram showing a schematic structure of a reproducing circuit in a magnetic memory device according to a fifth embodiment of the present invention.
【図12】 本発明の実施例5の磁気記憶装置におい
て、周波数検出手段に用いるフィルタの一例を示し、
(a)は再生信号帯域を基準にしたフィルタ、(b)は
目標となるカットオフ周波数を基準にしたフィルタの周
波数特性を示す図である。FIG. 12 shows an example of a filter used for frequency detecting means in a magnetic memory device according to a fifth embodiment of the present invention,
FIG. 6A is a diagram showing a frequency characteristic of a filter based on a reproduction signal band, and FIG. 6B is a diagram showing a frequency characteristic of a filter based on a target cutoff frequency.
【図13】 本発明の実施例6の情報記憶装置におい
て、周波数検出手段の構成を示すブロック図である。FIG. 13 is a block diagram showing a configuration of frequency detecting means in an information storage device according to a sixth embodiment of the present invention.
【図14】 本発明の実施例6の情報記憶装置におい
て、D/Aコンバータとフィルタのカットオフ周波数と
の具体的な関係を示す特性図である。FIG. 14 is a characteristic diagram showing a specific relationship between the D / A converter and the cutoff frequency of the filter in the information storage device according to the sixth embodiment of the present invention.
【図15】 本発明の実施例7の情報記憶装置におい
て、パターン検出手段によりフィルタのカットオフ周波
数を設定する回路の一例で、(a)は一致検出パルス間
の時間をフィードバックするタイプ、(b)は一致検出
パルスの検出数をフィードバックするタイプのブロック
図である。FIG. 15 is an example of a circuit for setting the cutoff frequency of the filter by the pattern detection means in the information storage device of the seventh embodiment of the present invention, in which (a) is a type for feeding back the time between coincidence detection pulses, and (b) ) Is a block diagram of a type that feeds back the number of detections of coincidence detection pulses.
【図16】 従来の光記憶装置において、PPM記録さ
れた再生信号のピーク検出の過程を説明するための波形
図である。FIG. 16 is a waveform diagram for explaining a process of peak detection of a reproduction signal recorded in PPM in a conventional optical storage device.
【図17】 従来の光記憶装置において、PWM記録さ
れた再生信号のエッジ検出の過程を説明するための波形
図である。FIG. 17 is a waveform diagram for explaining a process of edge detection of a reproduction signal PWM-recorded in a conventional optical storage device.
1 プリアンプ 2 VGA 3 ブースタ 4、62、74、83 フィルタ 5 微分器 6 最終段のアンプ 7 ゼロクロスコンパレータ 8 ヒステリシスコンパレータ 9 DATA Qualifier Logic 10 全波整流器 11 サンプルタイミング信号発生手段 12 コンパレータ 13 サンプルホールド回路 14 A/Dコンバータ 15、81 CPU 16、73、82 D/Aコンバータ 17、63 振幅検出手段 18 アンプ出力 19 全波整流波形 20 サンプルタイミング信号 21 サンプリング信号 22 ブーストコントロール電圧 23、106 ピーク検出信号 24、60、100 記録情報 25 記録状態 26 磁気コイル型ヘッド出力 27 磁気抵抗型ヘッド出力 28 ピークレベル 29 リセット信号 30 補正波形 31 最密記録領域 32 ランダム記録領域 33 ヘッドアンプ 34 ピーク検出器 35 ボトム検出器 36 振幅演算回路 37 中心値演算回路 38、105 ゼロクロス信号 39 前エッジ検出信号 40 後エッジ検出信号 41 エッジ検出信号 42、77 基準クロック 43、68 位相比較器 44 UP信号 45 DOWN信号 46 変換Logic 47 Charge信号 48 Discharge信号 49、69 チャージポンプ 50、70 ループフィルタ 51 コンパレートレベル演算器 52 スライスレベル 53 第一のサンプルホールド回路 54 第二のサンプルホールド回路 55、56、57 抵抗 58 第一のコンパレータ 59 第二のコンパレータ 61 再生波形 64 周波数検出手段 65 制御信号 66 信号振幅 67 コントロール電圧 71 VCO 72、75 カウンタ 76 水晶 78 データシンクロナイザ 79 パターン検出手段 80、88 タイマ 84 再生データ列 85 同期クロック 86 一致検出パルス 87 計数手段 101、107 記録ピット 102、103、108、109 再生信号 104 微分波形 1 preamplifier 2 VGA 3 boosters 4, 62, 74, 83 filters 5 Differentiator 6 final stage amplifier 7 Zero cross comparator 8 Hysteresis comparator 9 DATA Qualifier Logic 10 full-wave rectifier 11 Sample timing signal generation means 12 comparator 13 Sample and hold circuit 14 A / D converter 15, 81 CPU 16, 73, 82 D / A converter 17, 63 Amplitude detection means 18 amplifier output 19 Full wave rectified waveform 20 sample timing signal 21 Sampling signal 22 Boost control voltage 23, 106 Peak detection signal 24, 60, 100 Recorded information 25 recording status 26 Magnetic coil type head output 27 Magnetoresistive head output 28 peak level 29 Reset signal 30 corrected waveform 31 Closest recording area 32 random recording area 33 head amplifier 34 Peak detector 35 Bottom detector 36 Amplitude calculation circuit 37 Center value calculation circuit 38, 105 Zero cross signal 39 Front edge detection signal 40 Rear edge detection signal 41 Edge detection signal 42, 77 Reference clock 43, 68 Phase comparator 44 UP signal 45 DOWN signal 46 Conversion Logic 47 Charge signal 48 Discharge signal 49, 69 Charge pump 50, 70 loop filter 51 Comparator level calculator 52 slice level 53 First sample and hold circuit 54 Second sample and hold circuit 55, 56, 57 resistance 58 First Comparator 59 Second comparator 61 Playback waveform 64 frequency detection means 65 control signal 66 signal amplitude 67 Control voltage 71 VCO 72,75 counter 76 crystal 78 Data Synchronizer 79 pattern detection means 80, 88 timer 84 Playback data string 85 Synchronous clock 86 Match detection pulse 87 counting means 101 and 107 recording pits 102, 103, 108, 109 playback signal 104 differential waveform
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G11B 5/00 - 5/24 G11B 5/09 G11B 20/10 - 20/16 Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G11B 5/00-5/24 G11B 5/09 G11B 20/10-20/16
Claims (3)
力され、前記アナログ波形の特定周波数を増幅するブー
スタと、前記ブースタの出力の高周波ノイズを除去する
フィルタを備えた情報処理装置において、 ブースト後の前記アナログ波形の振幅を検出する振幅検
出手段と、振幅検出のタイミングを与えるサンプルタイ
ミング信号発生手段と、前記アナログ波形から検出した
ディジタルデータと等価信号として捉えられる再生信号
の周波数検出手段とを兼ね備え、前記振幅検出手段の検
出結果を元に前記ブースタのブーストレベルを自動調整
し、かつ、前記周波数検出手段の検出結果を元に前記フ
ィルタのカットオフ周波数を自動調整することを特徴と
する情報処理装置。1. An information processing apparatus comprising: a booster for inputting digital information as an analog waveform, amplifying a specific frequency of the analog waveform; and a filter for removing high-frequency noise of the output of the booster. The amplitude detection means for detecting the amplitude of the waveform, the sample timing signal generation means for giving the timing of the amplitude detection, and the frequency detection means for the reproduced signal, which is regarded as the equivalent signal to the digital data detected from the analog waveform, are combined. An information processing apparatus, wherein the boost level of the booster is automatically adjusted based on the detection result of the detection means, and the cutoff frequency of the filter is automatically adjusted based on the detection result of the frequency detection means.
号をアナログ波形として読み出し、前記アナログ波形の
特定周波数を増幅するブースタと、前記ブースタの出力
の高周波ノイズを除去するフィルタを備えた情報記憶装
置において、 ブースト後の前記アナログ波形の振幅を検出する振幅検
出手段と、振幅検出のタイミングを与えるサンプルタイ
ミング信号発生手段と、前記アナログ波形から検出した
記録データと等価信号として捉えられる再生信号の周波
数検出手段とを兼ね備え、前記振幅検出手段の検出結果
を元に前記ブースタのブーストレベルを自動調整し、か
つ、前記周波数検出手段の検出結果を元に前記フィルタ
のカットオフ周波数を自動調整することを特徴とする情
報記憶装置。2. An information storage device comprising a booster for reading a modulated signal digitally recorded on a recording medium as an analog waveform and amplifying a specific frequency of the analog waveform, and a filter for removing high-frequency noise of the output of the booster. An amplitude detecting means for detecting the amplitude of the analog waveform after boosting, a sample timing signal generating means for giving a timing of amplitude detection, and a frequency detecting means for a reproduced signal which is regarded as an equivalent signal to the record data detected from the analog waveform. The boost level of the booster is automatically adjusted based on the detection result of the amplitude detection means, and the cutoff frequency of the filter is automatically adjusted based on the detection result of the frequency detection means. Information storage device.
号をアナログ波形として読み出し、前記アナログ波形の
特定周波数を増幅するブースタと、前記ブースタの出力
の高周波ノイズを除去するフィルタを備えた情報記憶装
置において、 ブースト後の前記アナログ波形の振幅を検出する振幅検
出手段と、振幅検出のタイミングを与えるサンプルタイ
ミング信号発生手段と、前記記録媒体上に物理的に配置
されたユーザ情報記録エリアには現れない特異な記録パ
ターンを検出するパターン検出手段とを兼ね備え、前記
振幅検出手段の検出結果を元に前記ブースタのブースト
レベルを自動調整し、かつ、前記パターン検出手段にて
得られた特異な記録パターンの検出周期、もしくは単位
時間内に検出される特異な記録パターンの検出個数によ
って前記フィルタのカットオフ周波数を自動調整するこ
とを特徴とする情報記憶装置。3. An information storage device comprising a booster for reading a modulated signal digitally recorded on a recording medium as an analog waveform and amplifying a specific frequency of the analog waveform, and a filter for removing high frequency noise of the output of the booster. An amplitude detecting means for detecting the amplitude of the analog waveform after boosting, a sample timing signal generating means for giving a timing of the amplitude detection, and a peculiarity which does not appear in a user information recording area physically arranged on the recording medium. A detection pattern of a unique recording pattern obtained by the pattern detecting means, which automatically adjusts the boost level of the booster based on the detection result of the amplitude detecting means. Depending on the number of unique recording patterns detected in a cycle or unit time Information storage apparatus characterized by automatically adjusting the cutoff frequency of the serial filter.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21033596A JP3505923B2 (en) | 1996-08-08 | 1996-08-08 | Information processing device and information recording device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21033596A JP3505923B2 (en) | 1996-08-08 | 1996-08-08 | Information processing device and information recording device |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003193078A Division JP2004006013A (en) | 2003-07-07 | 2003-07-07 | Information processor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1055503A JPH1055503A (en) | 1998-02-24 |
JP3505923B2 true JP3505923B2 (en) | 2004-03-15 |
Family
ID=16587715
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21033596A Expired - Fee Related JP3505923B2 (en) | 1996-08-08 | 1996-08-08 | Information processing device and information recording device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3505923B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4384239B2 (en) | 2008-05-28 | 2009-12-16 | 株式会社東芝 | Optical disc apparatus and optical disc reproducing method |
-
1996
- 1996-08-08 JP JP21033596A patent/JP3505923B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1055503A (en) | 1998-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3360990B2 (en) | Data reproduction processing device of disk recording / reproduction device | |
US6646822B1 (en) | Sampled amplitude read channel employing pipelined reads to reduce the gap between sectors | |
US6111712A (en) | Method to improve the jitter of high frequency phase locked loops used in read channels | |
US5414689A (en) | Optical information recording/reproducing apparatus using pit edge recording system | |
EP0793843B1 (en) | Improved fault tolerant sync mark detector for sampled amplitude magnetic recording | |
US7215632B2 (en) | Signal processing apparatus and signal processing method | |
US5729396A (en) | Fault tolerant sync mark detector enabled relative to a frequency of an acquisition preamble for sampled amplitude recording | |
EP0763825B1 (en) | Data detection apparatus | |
JPS58220226A (en) | Phase locked loop controlling circuit | |
EP0727782B1 (en) | Optical disk reproducing apparatus | |
JP3433021B2 (en) | PLL circuit | |
US8085639B2 (en) | Information reproducing device | |
US20040095863A1 (en) | Phase lock loop for optical disc drive and optical media with wobbled grooves | |
US6341110B1 (en) | Pre-pit signal detecting apparatus and information recording apparatus | |
JPH0745002A (en) | Reproducing device and recording and reproducing device | |
JP3505923B2 (en) | Information processing device and information recording device | |
KR20030000349A (en) | Clock generating apparatus using wobble signal and data reproducing apparatus thereby | |
JP2000100083A (en) | Disk device | |
JP2007299448A (en) | Wide capture circuit | |
US6813231B1 (en) | Combined electronics channels in optical disc drive for data detection during reading and for wobble detection during writing | |
JP3434421B2 (en) | Apparatus for reproducing digital information modulated and recorded with a discrete recording length | |
US20060041796A1 (en) | Method and apparatus for eliminating errors in a seek operation on a recording medium | |
JP2004006013A (en) | Information processor | |
JPH11296863A (en) | Information recording and reproducing method and device therefor | |
JPH0430327A (en) | Information recording and reproducing device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031125 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031208 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |