JP3504114B2 - Photodetector with built-in circuit - Google Patents
Photodetector with built-in circuitInfo
- Publication number
- JP3504114B2 JP3504114B2 JP20362197A JP20362197A JP3504114B2 JP 3504114 B2 JP3504114 B2 JP 3504114B2 JP 20362197 A JP20362197 A JP 20362197A JP 20362197 A JP20362197 A JP 20362197A JP 3504114 B2 JP3504114 B2 JP 3504114B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- type
- receiving element
- light receiving
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
- Light Receiving Elements (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、光空間伝送システ
ムや光ファイバリンク等に使用される回路内蔵受光素子
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light receiving element with a built-in circuit used in an optical space transmission system, an optical fiber link and the like.
【0002】[0002]
【従来の技術】上述の光空間伝送システムは、パーソナ
ルコンピュータ装置とモバイル端末機器とのインターフ
ェースに使用されているシステムである。この光空間伝
送システムにおいては、端末機器間のデータのやり取り
が光を媒体としてワイヤレスで行われる。このため、パ
ーソナルコンピュータのユーザは、データをやり取りす
る際にケーブルを付けたり外したりするという煩わしい
作業から解放され、データの転送を短時間に効率良く行
うことができる。2. Description of the Related Art The above-mentioned optical space transmission system is a system used as an interface between a personal computer device and a mobile terminal device. In this optical space transmission system, data is exchanged between terminal devices wirelessly using light as a medium. Therefore, the user of the personal computer is freed from the troublesome work of attaching and detaching the cable when exchanging data, and can efficiently perform the data transfer in a short time.
【0003】近年、この光空間伝送システムでは、画像
等の多量のデータを取り扱うようになってきており、光
空間伝送システムの高速化への要求が非常に強くなって
きている。また、端末機器間の距離が離れていてもデー
タの転送を行えるように、光を受け取る側の光検出機器
には高感度化が求められている。このような市場のニー
ズに対応するため、光空間伝送システムに使用される受
光素子には、高速応答性および高感度性が強く求められ
ている。In recent years, this optical space transmission system has come to handle a large amount of data such as images, and there is a strong demand for high speed of the optical space transmission system. Further, the photodetection device on the light receiving side is required to have high sensitivity so that data can be transferred even if the distance between the terminal devices is large. In order to meet the needs of the market as described above, the light receiving element used in the optical space transmission system is strongly required to have high-speed response and high sensitivity.
【0004】図6は、光空間伝送システムに使用されて
いる従来の回路内蔵受光素子の概略構成を示す断面図で
ある。FIG. 6 is a sectional view showing a schematic structure of a conventional photodetector with a built-in circuit used in an optical space transmission system.
【0005】この回路内蔵受光素子は、一例として、受
光素子部にフォトダイオードを、信号処理回路部にNP
Nトランジスタを用いたものである。図6において、1
はP型半導体基板、2はP型埋め込み拡散層、3はN型
埋め込み拡散層、4はP型第1分離拡散層、5はN型エ
ピタキシャル層、6はP型第2分離拡散層、7はN型拡
散層、8はP型拡散層、9はN型拡散層、10は酸化
膜、11は電極、21は受光素子部(フォトダイオード
部分)、22は信号処理回路部を示す。なお、この図に
おいては、メタル配線の処理工程以降の工程によって形
成される構造、例えば保護膜および多層配線等は省略し
ている。As an example of this light receiving element with a built-in circuit, a photodiode is provided in the light receiving element section and an NP is provided in the signal processing circuit section.
It uses an N transistor. In FIG. 6, 1
Is a P-type semiconductor substrate, 2 is a P-type buried diffusion layer, 3 is an N-type buried diffusion layer, 4 is a P-type first isolation diffusion layer, 5 is an N-type epitaxial layer, 6 is a P-type second isolation diffusion layer, 7 Is an N type diffusion layer, 8 is a P type diffusion layer, 9 is an N type diffusion layer, 10 is an oxide film, 11 is an electrode, 21 is a light receiving element portion (photodiode portion), and 22 is a signal processing circuit portion. It should be noted that, in this figure, the structure formed by the steps after the metal wiring processing step, such as the protective film and the multilayer wiring, are omitted.
【0006】この回路内蔵受光素子の作製方法を、図7
(a)〜(c)の断面図を参照しながら以下に説明す
る。なお、図6と図7(a)〜(c)とにおいて、同じ
構成要素には同じ参照番号を付している。FIG. 7 shows a method of manufacturing this light receiving element with a built-in circuit.
This will be described below with reference to the sectional views of (a) to (c). Note that, in FIG. 6 and FIGS. 7A to 7C, the same components are denoted by the same reference numerals.
【0007】まず、図7(a)に示すように、その比抵
抗が100Ωcm程度のP型半導体基板1において、信
号処理回路の形成予定領域にP型埋め込み拡散層2を形
成し、次に、NPNトランジスタの形成予定領域の一部
にN型埋め込み拡散層3を形成する。このP型埋め込み
拡散層2は、P型半導体基板1の比抵抗が高いために発
生する信号処理回路のラッチアップを防止するために形
成されるものである。また、N型埋め込み拡散層3は、
NPNトランジスタのコレクタ抵抗を低減するために形
成されるものである。First, as shown in FIG. 7A, in a P-type semiconductor substrate 1 having a specific resistance of about 100 Ωcm, a P-type buried diffusion layer 2 is formed in a region where a signal processing circuit is to be formed. The N-type buried diffusion layer 3 is formed in a part of the region where the NPN transistor is to be formed. The P-type buried diffusion layer 2 is formed in order to prevent the latch-up of the signal processing circuit caused by the high specific resistance of the P-type semiconductor substrate 1. In addition, the N-type buried diffusion layer 3 is
It is formed to reduce the collector resistance of the NPN transistor.
【0008】次に、P型半導体基板1において、受光素
子部(例えばフォトダイオード部分)と信号処理回路部
とを電気的に分離すると共に、信号処理回路部の各デバ
イスどうしを電気的に分離するために、P型第1分離拡
散層4を形成する。Next, in the P-type semiconductor substrate 1, the light receiving element portion (for example, the photodiode portion) and the signal processing circuit portion are electrically separated, and the respective devices of the signal processing circuit portion are electrically separated. Therefore, the P-type first separation diffusion layer 4 is formed.
【0009】続いて、図7(b)に示すように、P型半
導体基板1の表層部全面にN型エピタキシャル層5を形
成し、次に、N型エピタキシャル層5におけるP型第1
分離拡散層4に対応する部分にP型第2分離拡散層6を
形成する。このP型第2分離拡散層6は、N型エピタキ
シャル層5の表面からP型第1分離拡散層4に達するよ
うに形成される。よって、4と6とからなるP型分離拡
散層は、N型エピタキシャル層5の表面からP型半導体
基板1の表面よりも下まで達するように形成される。Subsequently, as shown in FIG. 7B, an N-type epitaxial layer 5 is formed on the entire surface layer portion of the P-type semiconductor substrate 1, and then the P-type first layer in the N-type epitaxial layer 5 is formed.
The P-type second separation / diffusion layer 6 is formed in a portion corresponding to the separation / diffusion layer 4. The P-type second isolation diffusion layer 6 is formed so as to reach the P-type first isolation diffusion layer 4 from the surface of the N-type epitaxial layer 5. Therefore, the P-type isolation diffusion layer composed of 4 and 6 is formed so as to extend from the surface of the N-type epitaxial layer 5 to a position lower than the surface of the P-type semiconductor substrate 1.
【0010】その後、図7(c)に示すように、N型エ
ピタキシャル層5の表層の受光素子部(フォトダイオー
ド部分)に、N型拡散層7を形成する。このN型拡散層
7は、フォトダイオードのカソード側の直列抵抗を低減
するものであり、これによりCR時定数を低減してフォ
トダイオードの高速応答性が得られることとなる。Thereafter, as shown in FIG. 7C, an N type diffusion layer 7 is formed in the light receiving element portion (photodiode portion) on the surface layer of the N type epitaxial layer 5. The N-type diffusion layer 7 reduces the series resistance on the cathode side of the photodiode, thereby reducing the CR time constant and obtaining the high-speed response of the photodiode.
【0011】次に、N型エピタキシャル層5の表層にお
いて、NPNトランジスタの形成予定領域の一部にベー
スとなるP型拡散層8を形成し、次に、P型拡散層8の
一部にエミッタとなるN型拡散層9を形成する。Next, in the surface layer of the N-type epitaxial layer 5, a P-type diffusion layer 8 serving as a base is formed in a part of a region where an NPN transistor is to be formed, and then an emitter is formed in a part of the P-type diffusion layer 8. Then, the N-type diffusion layer 9 is formed.
【0012】その後、図6に示すように、このN型エピ
タキシャル層5の上に、部分的に貫通孔を有する酸化膜
10を形成し、この酸化膜10の上に電極11を形成す
る。以上により、図6に示した従来の回路内蔵受光素子
が得られる。Thereafter, as shown in FIG. 6, an oxide film 10 partially having a through hole is formed on the N-type epitaxial layer 5, and an electrode 11 is formed on the oxide film 10. As described above, the conventional photodetector with a built-in circuit shown in FIG. 6 is obtained.
【0013】この従来の回路内蔵受光素子においては、
比抵抗が高い半導体基板1を使用することによりフォト
ダイオードの接合容量が低減される。このため、フォト
ダイオードの応答速度を律速するCR時定数が低減され
て、フォトダイオードの応答速度を高速化することがで
きる。In this conventional photodetector with a built-in circuit,
The junction capacitance of the photodiode is reduced by using the semiconductor substrate 1 having a high specific resistance. Therefore, the CR time constant that controls the response speed of the photodiode is reduced, and the response speed of the photodiode can be increased.
【0014】しかし、フォトダイオードの応答速度をさ
らに高速化するために、基板の比抵抗をさらに高くして
いくと、逆に基板比抵抗に起因するアノード側の直列抵
抗(図6中、R1で示す)が増大するため、R成分が大
きくなってこの成分が応答速度を律速してしまい、充分
な高速化を達成することができない。However, if the resistivity of the substrate is further increased in order to further increase the response speed of the photodiode, conversely, the series resistance on the anode side due to the substrate resistivity (indicated by R1 in FIG. 6). (Shown) increases, the R component becomes large and this component limits the response speed, and it is not possible to achieve a sufficiently high speed.
【0015】すなわち、基板比抵抗を高くしていくと、
フォトダイオードの応答速度を律速するCR時定数のう
ちのC成分を低減できるので、図8に示すように、基板
比抵抗がある値になるまでは、フォトダイオード遮断周
波数を高くして応答速度を高速化することができる。し
かし、さらに基板比抵抗を高くしていくと、特にアノー
ド抵抗に起因するR成分が増大してしまうので、図8に
示すように、フォトダイオード遮断周波数が低くなって
フォトダイオードの高速化が妨げられる。That is, when the substrate resistivity is increased,
Since the C component of the CR time constant that determines the response speed of the photodiode can be reduced, as shown in FIG. 8, the photodiode cutoff frequency is increased to increase the response speed until the substrate specific resistance reaches a certain value. It can speed up. However, as the substrate specific resistance is further increased, the R component particularly due to the anode resistance increases, and as shown in FIG. 8, the photodiode cut-off frequency becomes low, which prevents the photodiode from operating at high speed. To be
【0016】この問題を解決するため、従来、図9およ
び図10に示すような構造の回路内蔵受光素子が提案さ
れている。In order to solve this problem, conventionally, a photodetector with a built-in circuit having a structure as shown in FIGS. 9 and 10 has been proposed.
【0017】この回路内蔵受光素子においては、フォト
ダイオード部分を分離拡散層で分割することにより、基
板比抵抗に起因する抵抗成分を低減してCR時定数を低
減するようにしている。なお、この図9の断面図におい
て、上記図6と同じ構成要素には同じ参照番号を付して
いる。また、図10は受光素子部の平面図であり、点線
で示した13はカソード側の電極を結線するための2n
dメタル配線を示す。なお、図9および図10におい
て、点線12a〜12eは各々の図の間での対応する部
分を示すためのものである。In this light receiving element with a built-in circuit, the photodiode portion is divided by the separation diffusion layer to reduce the resistance component due to the substrate specific resistance, thereby reducing the CR time constant. In the sectional view of FIG. 9, the same components as those in FIG. 6 are designated by the same reference numerals. Further, FIG. 10 is a plan view of the light receiving element portion, and 13 shown by a dotted line is 2n for connecting the electrode on the cathode side.
d metal wiring is shown. Note that, in FIGS. 9 and 10, dotted lines 12a to 12e are for showing corresponding portions between the respective drawings.
【0018】この図9および図10に示した回路内蔵受
光素子において、図6に示したものと大きく異なる点
は、受光素子部の一部にP型第1分離拡散層4、P型第
2分離拡散層6および電位取り出し用電極71が形成さ
れていることである。The photodetector with a built-in circuit shown in FIGS. 9 and 10 is largely different from that shown in FIG. 6 in that a P-type first separation diffusion layer 4 and a P-type second photodetector are provided in a part of the photodetector portion. That is, the separation diffusion layer 6 and the potential extracting electrode 71 are formed.
【0019】このように、受光素子部の一部にP型第1
分離拡散層4、P型第2分離拡散層6および電位取り出
し用電極71を設けてフォトダイオード部分を分割する
ことにより、フォトダイオードの直列抵抗、特にアノー
ド側の抵抗成分が低減してCR時定数が低減するため、
フォトダイオードの高速化が可能となる。In this way, the P-type first
By providing the separation diffusion layer 4, the P-type second separation diffusion layer 6, and the potential extracting electrode 71 to divide the photodiode portion, the series resistance of the photodiode, particularly the resistance component on the anode side is reduced, and the CR time constant is reduced. Is reduced,
It is possible to speed up the photodiode.
【0020】[0020]
【発明が解決しようとする課題】上述した図9および図
10に示した回路内蔵受光素子によれば、図6に示した
ものに比べて応答速度を高速化することはできるもの
の、以下のような問題が生じる。According to the photodetector with a built-in circuit shown in FIGS. 9 and 10, the response speed can be increased as compared with the one shown in FIG. 6, but it is as follows. Problems arise.
【0021】まず、P型第1分離拡散層4、P型第2分
離拡散層6および電位取り出し用電極71でフォトダイ
オード部分を分割しているため、分割部に照射された光
が電位取り出し用電極71に反射されて受光素子部に入
射することができず、フォトダイオードの光感度を低下
させてしまう。First, since the photodiode portion is divided by the P-type first separation / diffusion layer 4, the P-type second separation / diffusion layer 6 and the potential extraction electrode 71, the light irradiated to the division portion is for potential extraction. The light is reflected by the electrode 71 and cannot enter the light receiving element portion, and the photosensitivity of the photodiode is lowered.
【0022】また、図6に示した回路内蔵受光素子と同
様の光感度を得ようとすると、受光素子部を大きくする
必要があるため、チップサイズが増大してコストの上昇
を招くことになる。In order to obtain the same photosensitivity as that of the photodetector with a built-in circuit shown in FIG. 6, it is necessary to make the photodetector element large, so that the chip size increases and the cost increases. .
【0023】また、図10に示すように、P型第1分離
拡散層4、P型第2分離拡散層6および電位取り出し用
電極71でフォトダイオード部分を分割しているため、
カソード側の電極を結線するための2ndメタル配線1
3を形成して多層配線とする必要があり、配線が煩雑に
なって受光素子部が狭くなるので、さらにフォトダイオ
ードの光感度が低下する。Further, as shown in FIG. 10, since the photodiode portion is divided by the P type first separation diffusion layer 4, the P type second separation diffusion layer 6 and the potential extracting electrode 71,
2nd metal wiring for connecting the cathode side electrode 1
Since it is necessary to form 3 to form a multi-layered wiring, the wiring becomes complicated and the light receiving element portion is narrowed, so that the photosensitivity of the photodiode further decreases.
【0024】さらに、分割部に設けられた電位取り出し
用電極71によって反射された光が迷光として信号処理
回路部に入射されるため、信号処理回路部の誤動作を引
き起こすという問題もある。Further, since the light reflected by the potential extracting electrode 71 provided in the division portion is incident on the signal processing circuit portion as stray light, there is a problem that the signal processing circuit portion malfunctions.
【0025】本発明は、このような従来技術の課題を解
決すべくなされたものであり、光感度を低下させること
なく応答速度を改善することができる回路内蔵受光素子
を提供することを目的とする。The present invention has been made to solve the above problems of the prior art, and an object thereof is to provide a photodetector with a built-in circuit, which can improve the response speed without lowering the photosensitivity. To do.
【0026】[0026]
【課題を解決するための手段】本発明の回路内蔵受光素
子は、第1導電型の半導体基板の上に第2導電型の半導
体層が設けられ、該第2導電型の半導体層の基板とは反
対側表面から該半導体基板の表面下に達するように第1
導電型の分離拡散層が設けられ、該第1導電型の分離拡
散層で囲まれた領域が受光素子部、その近傍であって該
第1導電型の分離拡散層で囲まれた領域が信号処理回路
部となっている回路内蔵受光素子において、該受光素子
部における該半導体層と該半導体基板との界面近傍に、
該半導体層の基板とは反対側表面に達しない状態で受光
素子部を複数に分断するように、かつ、基板部分の抵抗
成分を低減する状態に、第1導電型の埋め込み拡散層が
設けられ、そのことにより上記目的が達成される。本発
明の回路内蔵受光素子において、前記第1導電型の埋め
込み拡散層は、前記受光素子部に印加される逆バイアス
によって該第1導電型の埋め込み拡散層下部の前記半導
体基板が空乏層化しないように、広幅に、または拡散深
さを深くして、形成されている構成とするのが好まし
い。 In a light receiving element with a built-in circuit according to the present invention, a semiconductor layer of a second conductivity type is provided on a semiconductor substrate of a first conductivity type, and a semiconductor layer of the second conductivity type is provided. From the opposite surface to reach below the surface of the semiconductor substrate
An isolation diffusion layer of a conductivity type is provided, a region surrounded by the isolation diffusion layer of the first conductivity type is a light receiving element portion, and a region in the vicinity thereof and surrounded by the isolation diffusion layer of the first conductivity type is a signal. In a light receiving element with a built-in circuit which is a processing circuit section, in the vicinity of an interface between the semiconductor layer and the semiconductor substrate in the light receiving element section,
Receiving light without reaching the surface of the semiconductor layer opposite to the substrate
The buried diffusion layer of the first conductivity type is provided so as to divide the element portion into a plurality and to reduce the resistance component of the substrate portion, and thereby the above object is achieved. Starting
In the light receiving element with a built-in circuit, the first conductivity type is embedded.
The diffusion layer is a reverse bias applied to the light receiving element section.
The semiconductor layer under the buried diffusion layer of the first conductivity type
To prevent the body substrate from becoming a depletion layer, make it wide or deep.
It is preferable to make the structure deeper and more formed.
Yes.
【0027】[0027]
【0028】以下に、本発明の作用について説明する。The operation of the present invention will be described below.
【0029】本発明にあっては、受光素子部における第
2導電型の半導体層と第1導電型の半導体基板との界面
近傍に、基板部分の抵抗成分を低減するように第1導電
型の埋め込み拡散層が設けられているため、基板の比抵
抗を高くしても、図6に示した従来の構造のようにアノ
ード側の抵抗が増大することはない。According to the present invention, in the vicinity of the interface between the second-conductivity-type semiconductor layer and the first-conductivity-type semiconductor substrate in the light-receiving element part, the first-conductivity-type element is formed so as to reduce the resistance component of the substrate part. Since the buried diffusion layer is provided, even if the specific resistance of the substrate is increased, the resistance on the anode side does not increase unlike the conventional structure shown in FIG.
【0030】また、第1導電型の埋め込み拡散層は、第
2導電型の半導体層の基板とは反対側表面まで達してお
らず、第1導電型の埋め込み拡散層を形成した部分にお
いて、形成していない部分に比べて光感度が低下するこ
とはない。The first-conductivity-type buried diffusion layer does not reach the surface of the second-conductivity-type semiconductor layer on the opposite side of the substrate, and is formed in the portion where the first-conductivity-type buried diffusion layer is formed. The photosensitivity is not reduced as compared with the untreated area.
【0031】また、第1導電型の埋め込み拡散層は、第
2導電型の半導体層の基板とは反対側表面まで達してい
ないため、カソード側の電極形成に何等影響を与えない
ので、図9および図10に示した従来の構造のようにカ
ソード側の電極形成が煩雑とならず、受光領域の低下を
引き起こさない。Since the buried diffusion layer of the first conductivity type does not reach the surface of the second conductivity type semiconductor layer opposite to the substrate side, it does not affect the formation of the cathode side electrode. Also, unlike the conventional structure shown in FIG. 10, the formation of the electrode on the cathode side is not complicated, and the light receiving region is not reduced.
【0032】さらに、図9および図10に示した従来の
構造のように受光素子部の分割部に電位取り出し用電極
が設けられていないので、その電位取り出し用電極で反
射された光が信号処理回路部に入射されて誤動作を引き
起こすことはない。Further, unlike the conventional structure shown in FIGS. 9 and 10, since the potential extracting electrode is not provided in the divided portion of the light receiving element portion, the light reflected by the potential extracting electrode is subjected to signal processing. It does not enter the circuit section and cause a malfunction.
【0033】この第1導電型の埋め込み拡散層を、受光
素子部に印加される逆バイアスによって埋め込み拡散層
下部の半導体基板部分が空乏層化しないように形成する
ことにより、比抵抗が高い基板を使用しても、第1導電
型の埋め込み拡散層がアノード抵抗の低減に有効に作用
する。例えば、第1導電型の埋め込み拡散層を広幅に形
成したり、拡散深さを深くすることにより、受光素子部
に印加される逆バイアスによって埋め込み拡散層下部の
半導体基板部分が空乏層化されるのを防ぐことができ
る。By forming this first conductivity type buried diffusion layer so that the semiconductor substrate portion below the buried diffusion layer is not depleted by the reverse bias applied to the light receiving element portion, a substrate having a high specific resistance can be obtained. Even when used, the first conductivity type buried diffusion layer effectively acts to reduce the anode resistance. For example, by forming the buried diffusion layer of the first conductivity type to have a wide width or increasing the diffusion depth, the semiconductor substrate portion below the buried diffusion layer is depleted by the reverse bias applied to the light receiving element portion. Can be prevented.
【0034】[0034]
【発明の実施の形態】以下に、本発明の実施形態につい
て、図面を参照しながら説明する。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.
【0035】図1に本発明に係る回路内蔵受光素子の断
面図であり、図2はその受光素子部の平面図である。こ
こでは、信号処理回路の一例としてNPNトランジスタ
を用いた例を示している。なお、この図においては、メ
タル配線の処理工程以降の工程によって形成される構
造、例えば保護膜および多層配線等は省略して示してい
る。なお、図1および図2において、点線12f〜12
iは各々の図の間での対応する部分を示すためのもので
ある。FIG. 1 is a sectional view of a light receiving element with a built-in circuit according to the present invention, and FIG. 2 is a plan view of the light receiving element portion. Here, an example using an NPN transistor is shown as an example of the signal processing circuit. It should be noted that, in this figure, the structure formed by the steps after the processing step of the metal wiring, for example, the protective film and the multilayer wiring are omitted. 1 and 2, dotted lines 12f to 12
i is for showing the corresponding part between each figure.
【0036】この回路内蔵受光素子は、例えば100Ω
cm程度のP型半導体基板1の上にN型エピタキシャル
層5が設けられている。そして、受光素子部21と信号
処理回路部22とを電気的に分離すると共に、信号処理
回路部の各デバイスどうしを電気的に分離するために、
N型エピタキシャル層5の表面からP型半導体基板1の
表面よりも下まで達するように、P型第1分離拡散層4
およびP型第2分離拡散層6からなる分離拡散層が設け
られ、各分離拡散層で囲まれた領域が受光素子部21と
信号処理回路部22とになっている。This light receiving element with a built-in circuit is, for example, 100Ω.
An N-type epitaxial layer 5 is provided on the P-type semiconductor substrate 1 having a size of about cm. Then, in order to electrically separate the light receiving element section 21 and the signal processing circuit section 22 and to electrically separate the respective devices of the signal processing circuit section,
The P-type first isolation diffusion layer 4 is formed so as to reach from the surface of the N-type epitaxial layer 5 to below the surface of the P-type semiconductor substrate 1.
An isolation diffusion layer including the P-type second isolation diffusion layer 6 is provided, and a region surrounded by the isolation diffusion layers serves as a light receiving element portion 21 and a signal processing circuit portion 22.
【0037】受光素子部21には、P型半導体基板1の
上にN型エピタキシャル層5が設けられ、その上にN型
拡散層7が設けられている。また、受光素子部21の中
央部には、N型エピタキシャル層5とP型半導体基板1
との界面近傍に、N型エピタキシャル層5の基板1とは
反対側表面まで達しないように、P型埋め込み拡散層4
1が設けられている。In the light receiving element portion 21, the N type epitaxial layer 5 is provided on the P type semiconductor substrate 1, and the N type diffusion layer 7 is provided thereon. In addition, the N-type epitaxial layer 5 and the P-type semiconductor substrate 1 are provided at the center of the light receiving element portion 21.
In the vicinity of the interface with the P type buried diffusion layer 4 so as not to reach the surface of the N type epitaxial layer 5 on the side opposite to the substrate 1.
1 is provided.
【0038】また、信号処理回路部22には、P型半導
体基板1の上にP型埋め込み拡散層2が設けられ、その
上のNPNトランジスタの形成領域の一部にN型埋め込
み拡散層3が設けられている。その上にはN型エピタキ
シャル層5が設けられ、NPNトランジスタの形成領域
の一部にベースとなるP型拡散層8が設けられ、さらに
その一部にエミッタとなるN型拡散層9が設けられてい
る。In the signal processing circuit section 22, the P-type buried diffusion layer 2 is provided on the P-type semiconductor substrate 1, and the N-type buried diffusion layer 3 is formed in a part of the NPN transistor formation region on the P-type buried diffusion layer 2. It is provided. An N-type epitaxial layer 5 is provided thereon, a P-type diffusion layer 8 serving as a base is provided in a part of an NPN transistor formation region, and an N-type diffusion layer 9 serving as an emitter is further provided in a part thereof. ing.
【0039】N型エピタキシャル層5の上には、受光素
子部21および信号処理回路部22の上にわたって酸化
膜10が設けられ、その酸化膜10には部分的に貫通孔
が設けられている。その上には電極11が設けられ、酸
化膜10の貫通孔を介して電位を取り出すようになって
いる。An oxide film 10 is provided on the N-type epitaxial layer 5 over the light receiving element portion 21 and the signal processing circuit portion 22, and the oxide film 10 is partially provided with a through hole. An electrode 11 is provided on the electrode 11, and the potential is taken out through the through hole of the oxide film 10.
【0040】この回路内蔵受光素子の作製方法を、図3
(a)〜(c)の断面図を参照しながら以下に説明す
る。なお、図1、図2および図3(a)〜(c)におい
て、従来技術と同じ構成要素には同じ参照番号を付して
いる。A method for manufacturing this light receiving element with a built-in circuit will be described with reference to FIG.
This will be described below with reference to the sectional views of (a) to (c). In addition, in FIG. 1, FIG. 2 and FIGS. 3A to 3C, the same reference numerals are given to the same components as those of the conventional technique.
【0041】まず、図3(a)に示すように、その比抵
抗が100Ωcm程度のP型半導体基板1において、信
号処理回路の形成予定領域にP型埋め込み拡散層2を形
成し、次に、NPNトランジスタの形成予定領域の一部
にN型埋め込み拡散層3を形成する。このP型埋め込み
拡散層2は、P型半導体基板1の比抵抗が高いために発
生する信号処理回路のラッチアップを防止するために形
成されるものである。また、N型埋め込み拡散層3は、
NPNトランジスタのコレクタ抵抗を低減するために形
成されるものである。First, as shown in FIG. 3A, a P-type buried diffusion layer 2 is formed in a region where a signal processing circuit is to be formed on a P-type semiconductor substrate 1 having a specific resistance of about 100 Ωcm. The N-type buried diffusion layer 3 is formed in a part of the region where the NPN transistor is to be formed. The P-type buried diffusion layer 2 is formed in order to prevent the latch-up of the signal processing circuit caused by the high specific resistance of the P-type semiconductor substrate 1. In addition, the N-type buried diffusion layer 3 is
It is formed to reduce the collector resistance of the NPN transistor.
【0042】次に、P型半導体基板1において、受光素
子部(例えばフォトダイオード部分)と信号処理回路部
とを電気的に分離し、また、信号処理回路部の各デバイ
スどうしを電気的に分離するために、P型第1分離拡散
層4を形成する。Next, in the P-type semiconductor substrate 1, the light receiving element portion (for example, the photodiode portion) and the signal processing circuit portion are electrically separated, and the devices of the signal processing circuit portion are electrically separated. In order to do so, the P-type first separation diffusion layer 4 is formed.
【0043】続いて、P型半導体基板1において、受光
素子部の形成予定領域の一部にP型埋め込み拡散層41
を形成する。このP型埋め込み拡散層41は、アノード
側の直列抵抗を低減するために形成されるものである。Then, in the P-type semiconductor substrate 1, the P-type buried diffusion layer 41 is formed in a part of the region where the light receiving element portion is to be formed.
To form. The P-type buried diffusion layer 41 is formed to reduce the series resistance on the anode side.
【0044】その後、図3(b)に示すように、P型半
導体基板1の表面全面にN型エピタキシャル層5を形成
し、次に、N型エピタキシャル層5においてP型第1分
離拡散層4に対応する部分にP型第2分離拡散層6を形
成する。このP型第2分離拡散層6は、N型エピタキシ
ャル層5の表面からP型第1分離拡散層4に達するよう
に形成される。よって、4と6とからなるP型分離拡散
層は、N型エピタキシャル層5の表面からP型半導体基
板1の表面よりも下まで達するように形成される。Thereafter, as shown in FIG. 3B, an N-type epitaxial layer 5 is formed on the entire surface of the P-type semiconductor substrate 1, and then the P-type first isolation diffusion layer 4 is formed in the N-type epitaxial layer 5. The P-type second separation diffusion layer 6 is formed in the portion corresponding to. The P-type second isolation diffusion layer 6 is formed so as to reach the P-type first isolation diffusion layer 4 from the surface of the N-type epitaxial layer 5. Therefore, the P-type isolation diffusion layer composed of 4 and 6 is formed so as to extend from the surface of the N-type epitaxial layer 5 to a position lower than the surface of the P-type semiconductor substrate 1.
【0045】次に、N型エピタキシャル層5の表面の受
光素子部(フォトダイオード部分)に、N型拡散層7を
形成する。このN型拡散層7は、フォトダイオードのカ
ソード側の直列抵抗を低減するために形成されるもので
あり、これによりCR時定数を低減してフォトダイオー
ドの高速応答化が可能になる。Next, the N type diffusion layer 7 is formed in the light receiving element portion (photodiode portion) on the surface of the N type epitaxial layer 5. The N-type diffusion layer 7 is formed to reduce the series resistance on the cathode side of the photodiode, which reduces the CR time constant and enables the photodiode to have a high-speed response.
【0046】続いて、N型エピタキシャル層5の表面に
おいて、NPNトランジスタの形成予定領域の一部にベ
ースとなるP型拡散層8を形成し、次に、エミッタとな
るN型拡散層9を形成する。Subsequently, on the surface of the N-type epitaxial layer 5, a P-type diffusion layer 8 serving as a base is formed in a part of a region where an NPN transistor is to be formed, and then an N-type diffusion layer 9 serving as an emitter is formed. To do.
【0047】その後、図1に示すように、このN型エピ
タキシャル層5の上に、部分的に貫通孔を有する酸化膜
10を形成し、この酸化膜10の上に電極11を形成す
る。以上により、図1に示した本実施形態の回路内蔵受
光素子が得られる。Thereafter, as shown in FIG. 1, an oxide film 10 partially having a through hole is formed on the N-type epitaxial layer 5, and an electrode 11 is formed on the oxide film 10. As described above, the photodetector with a built-in circuit of this embodiment shown in FIG. 1 is obtained.
【0048】このようにして得られる本実施形態の回路
内蔵受光素子においては、受光素子部21にP型埋め込
み拡散層41が設けられているため、アノード側の直列
抵抗を低減できる。よって、高比抵抗の基板を用いて
も、図6に示した従来の回路内蔵受光素子のように基板
の高比抵抗化に起因するアノード側の直列抵抗の増大が
生じることはなく、応答速度の高速化を達成することが
できる。In the photodetector with a built-in circuit of the present embodiment obtained in this way, since the P-type buried diffusion layer 41 is provided in the photodetector portion 21, the series resistance on the anode side can be reduced. Therefore, even if a substrate having a high specific resistance is used, the series resistance on the anode side does not increase due to the high specific resistance of the substrate unlike the conventional photodetector with a built-in circuit shown in FIG. It is possible to achieve high speed.
【0049】また、P型埋め込み拡散層41は、P型半
導体基板1とN型エピタキシャル層5とに埋め込まれて
おり、N型エピタキシャル層5の基板と反対側表面に達
していないため、P型埋め込み拡散層41が形成されて
いる部分と形成されていない部分とで光感度が同等であ
る。よって、P型埋め込み拡散層41が形成されている
ことによる光感度の低下は生じず、高感度化を達成する
ことができる。The P-type buried diffusion layer 41 is buried in the P-type semiconductor substrate 1 and the N-type epitaxial layer 5 and does not reach the surface of the N-type epitaxial layer 5 on the opposite side of the substrate. The photosensitivity of the portion where the embedded diffusion layer 41 is formed and that of the portion where the embedded diffusion layer 41 is not formed are equal. Therefore, the decrease in photosensitivity due to the formation of the P-type buried diffusion layer 41 does not occur, and high sensitivity can be achieved.
【0050】また、P型埋め込み拡散層41は、P型半
導体基板1とN型エピタキシャル層5に埋め込まれてお
り、N型エピタキシャル層5の基板と反対側表面に達し
ていないため、カソード側の電極形成に何等影響を与え
ず、図9および図10に示した従来の回路内蔵受光素子
のようにカソード側の電極形成が煩雑になって受光素子
部が狭くなることはない。よって、光感度の低下は生じ
ず、高感度化を達成することができる。The P-type buried diffusion layer 41 is buried in the P-type semiconductor substrate 1 and the N-type epitaxial layer 5 and does not reach the surface of the N-type epitaxial layer 5 on the opposite side of the substrate. There is no influence on the electrode formation, and the electrode formation on the cathode side does not become complicated and the light-receiving element portion does not become narrow unlike the conventional circuit-embedded light-receiving element shown in FIGS. 9 and 10. Therefore, a decrease in photosensitivity does not occur, and higher sensitivity can be achieved.
【0051】さらに、図9および図10に示した従来の
構造のように受光素子部21の電位取り出し用電極で光
が反射されて信号処理回路部22に迷光として入射され
ることはない。よって、信号処理回路部に誤動作が起こ
ることはなく、信頼性を向上させることができる。Further, unlike the conventional structure shown in FIGS. 9 and 10, light is not reflected by the potential extracting electrode of the light receiving element portion 21 and does not enter the signal processing circuit portion 22 as stray light. Therefore, malfunction does not occur in the signal processing circuit unit, and reliability can be improved.
【0052】このP型埋め込み拡散層41は、受光素子
部21に印加される逆バイアスによって埋め込み拡散層
41下部の半導体基板1部分が空乏層化しないように形
成することにより、アノード抵抗の低減に有効に作用さ
せることができる。以下に、その理由について図4およ
び図5を参照しながら説明する。The P-type buried diffusion layer 41 is formed so that the semiconductor substrate 1 portion below the buried diffusion layer 41 is not depleted by the reverse bias applied to the light receiving element portion 21, thereby reducing the anode resistance. It can act effectively. The reason will be described below with reference to FIGS. 4 and 5.
【0053】この回路内蔵受光素子をさらに高速化する
ためには、さらに容量を低減させることが必要になり、
これを達成するためには、さらに比抵抗が高い基板を用
いる必要がある。In order to further speed up the light receiving element with a built-in circuit, it is necessary to further reduce the capacitance,
In order to achieve this, it is necessary to use a substrate having a higher specific resistance.
【0054】しかし、高比抵抗な基板を使用すると、受
光素子部に印加される逆バイアスによって広がる空乏層
の幅が広くなる。例えば、基板の比抵抗が500Ωcm
で、受光素子部に印加される逆バイアスが1.5Vであ
る場合、空乏層は約10μm広がる。ここで、P型埋め
込み拡散層41の幅を、通常の半導体プロセスにおける
最小寸法である例えば2μm程度に細く形成した場合、
図4に示すように、逆バイアスで広がる空乏層の幅が広
いため、P型埋め込み拡散層41下部のP型半導体基板
1部分が空乏層化してしまう。このようにP型埋め込み
拡散層41下部のP型半導体基板1部分が空乏層化して
しまうと、P型埋め込み拡散層41とP型半導体基板1
とが空乏層で分離されてしまうので、P型埋め込み拡散
層41がアノード抵抗を低減する効果が得られなくな
る。However, when a substrate having a high specific resistance is used, the width of the depletion layer expanded by the reverse bias applied to the light receiving element portion becomes wide. For example, the specific resistance of the substrate is 500 Ωcm
Then, when the reverse bias applied to the light receiving element portion is 1.5 V, the depletion layer expands by about 10 μm. Here, when the width of the P-type buried diffusion layer 41 is formed to be thin, for example, about 2 μm, which is the minimum dimension in a normal semiconductor process,
As shown in FIG. 4, the width of the depletion layer that spreads in the reverse bias is wide, so that the portion of the P-type semiconductor substrate 1 below the P-type buried diffusion layer 41 becomes a depletion layer. When the P-type semiconductor substrate 1 portion below the P-type buried diffusion layer 41 becomes a depletion layer in this way, the P-type buried diffusion layer 41 and the P-type semiconductor substrate 1 are formed.
Since and are separated by the depletion layer, the P-type buried diffusion layer 41 cannot obtain the effect of reducing the anode resistance.
【0055】これに対して、P型埋め込み拡散層41下
部のP型半導体基板1部分が空乏層化しないように、図
5に示すように、P型埋め込み拡散層41の幅を広く形
成すると、P型埋め込み拡散層41がP型半導体基板1
とつながるため、アノード抵抗の低減に有効に作用させ
ることができる。よって、比抵抗が高い基板を用いてC
R時定数のうちのC成分を低減すると共に、P型埋め込
み拡散層41によりR成分を低減することができる。On the other hand, if the P-type buried diffusion layer 41 is formed to have a wide width as shown in FIG. 5 so that the P-type semiconductor substrate 1 portion below the P-type buried diffusion layer 41 does not become a depletion layer, The P-type buried diffusion layer 41 is the P-type semiconductor substrate 1.
Since it is connected with, it can effectively act to reduce the anode resistance. Therefore, using a substrate with high resistivity, C
The C component of the R time constant can be reduced, and the R component can be reduced by the P-type buried diffusion layer 41.
【0056】このP型埋め込み拡散層41の形成工程は
単独で行っても良いが、P型埋め込み拡散層2と同時に
形成したり、またはP型第1分離拡散層4と同時に形成
したりしてもよい。The process of forming the P-type buried diffusion layer 41 may be carried out independently, but it may be formed simultaneously with the P-type buried diffusion layer 2 or simultaneously with the P-type first isolation diffusion layer 4. Good.
【0057】また、P型埋め込み拡散層41は単層で形
成してもよいが、直列抵抗の小さいP型埋め込み拡散層
2と拡散深さが深いP型第1分離拡散層4との2層の拡
散層で形成すれば、受光素子部21に印加される逆バイ
アスによって埋め込み拡散層41下部の半導体基板1部
分での空乏層化を防止できると共に、2層からなるP型
埋め込み拡散層41での2重の拡散により、さらなるフ
ォトダイオードの直列抵抗の低減化が可能となって、フ
ォトダイオードのさらなる高速化を実現することができ
る。Although the P-type buried diffusion layer 41 may be formed as a single layer, it has two layers of the P-type buried diffusion layer 2 having a small series resistance and the P-type first separation diffusion layer 4 having a deep diffusion depth. If the diffusion layer is formed of the P type buried diffusion layer 41 composed of two layers, it is possible to prevent depletion of the semiconductor substrate 1 below the buried diffusion layer 41 due to the reverse bias applied to the light receiving element section 21. By the double diffusion of (1), the series resistance of the photodiode can be further reduced, and the photodiode can be further speeded up.
【0058】なお、埋め込み拡散層41は、図2に示す
平面視において、受光素子部21を4つに分断するよう
に形成しているが、本発明はこれに限らず、2または
3、あるいは5以上に分断するように形成してもよい。
また、埋め込み拡散層41の端は受光素子部21の端に
達していなくてもよく、要は、埋め込み拡散層41を形
成することで基板部分の抵抗成分を低減できればよい。Although the buried diffusion layer 41 is formed so as to divide the light-receiving element portion 21 into four pieces in the plan view shown in FIG. 2, the present invention is not limited to this, and may be 2 or 3, or. You may form so that it may be divided into five or more.
Further, the end of the buried diffusion layer 41 does not have to reach the end of the light receiving element portion 21, and the point is that the buried diffusion layer 41 is formed so that the resistance component of the substrate portion can be reduced.
【0059】なお、上記実施形態においては、受光素子
部(フォトダイオード部分)において、N型エピタキシ
ャル層5表面にN型拡散層7を設けた例について説明を
行ったが、受光素子部の構造に制限はなく、他の構造の
フォトダイオードであっても適用可能である。また、信
号処理回路部において、NPNトランジスタを設けた例
について説明を行ったが、受光素子部で発生する光電流
を処理する信号処理回路は、他の構造の回路であっても
よい。In the above embodiment, an example in which the N-type diffusion layer 7 is provided on the surface of the N-type epitaxial layer 5 in the light-receiving element portion (photodiode portion) has been described. There is no limitation, and photodiodes of other structures can be applied. Further, the example in which the NPN transistor is provided in the signal processing circuit section has been described, but the signal processing circuit that processes the photocurrent generated in the light receiving element section may be a circuit having another structure.
【0060】また、上記実施形態では、半導体基板1お
よび分離拡散層4、6などをP型、エピタキシャル層5
および拡散層7などをN型にしているが、本発明はこれ
に限らず、半導体基板1および分離拡散層4、6などを
N型、エピタキシャル層5および拡散層7などをP型に
してもよい。In the above embodiment, the semiconductor substrate 1 and the isolation diffusion layers 4 and 6 are P-type, and the epitaxial layer 5 is the same.
Although the diffusion layer 7 and the like are N-type, the present invention is not limited to this, and the semiconductor substrate 1 and the isolation diffusion layers 4 and 6 may be N-type, and the epitaxial layer 5 and the diffusion layer 7 may be P-type. Good.
【0061】[0061]
【発明の効果】以上詳述したように、本発明による場合
には、受光素子部における第2導電型の半導体層と第1
導電型の半導体基板との界面近傍に、基板部分の抵抗成
分を低減するように第1導電型の埋め込み拡散層が形成
されているため、従来において基板を高比抵抗化した場
合に生じていたようなアノード側の抵抗増大を防止する
ことができる。よって、受光素子の応答速度を律速する
CR時定数を低減して、応答速度を高速化することがで
きる。また、本発明による場合には、第1導電型の埋め
込み拡散層が、第2導電型の半導体層の基板とは反対側
表面まで達しないように形成されているため、受光素子
部の光感度が低下することはなく、光感度を高くするこ
とができる。As described above in detail, according to the present invention, the second conductivity type semiconductor layer and the first semiconductor layer in the light receiving element portion are provided.
Since the buried diffusion layer of the first conductivity type is formed in the vicinity of the interface with the conductivity type semiconductor substrate so as to reduce the resistance component of the substrate portion, it has been conventionally caused when the substrate has a high specific resistance. It is possible to prevent such resistance increase on the anode side. Therefore, the CR time constant that determines the response speed of the light receiving element can be reduced, and the response speed can be increased. Further, in the case of the present invention, the buried diffusion layer of the first conductivity type is formed so as not to reach the surface of the second conductivity type semiconductor layer opposite to the surface opposite to the substrate. Does not decrease, and the photosensitivity can be increased.
【0062】また、本発明による場合には、第1導電型
の埋め込み拡散層が、第2導電型の半導体層の基板とは
反対側表面まで達しないように形成されているため、カ
ソード側の電極形成に何等影響を与えない。よって、カ
ソード側の電極形成が煩雑とならず、受光素子部が狭く
なることはないため、光感度が低下することはない。Further, in the case of the present invention, the buried diffusion layer of the first conductivity type is formed so as not to reach the surface of the second conductivity type semiconductor layer on the side opposite to the substrate side. It has no effect on electrode formation. Therefore, the formation of the electrode on the cathode side is not complicated, and the light receiving element portion does not become narrow, so that the photosensitivity does not decrease.
【0063】さらに、本発明による場合には、受光素子
部の電極で光が反射されて信号処理回路部に迷光として
入射されることはない。よって、信号処理回路部に誤動
作が起こることはなく、信頼性を向上させることができ
る。Further, in the case of the present invention, light is not reflected by the electrode of the light receiving element portion and is incident on the signal processing circuit portion as stray light. Therefore, malfunction does not occur in the signal processing circuit unit, and reliability can be improved.
【0064】本発明において、第1導電型の埋め込み拡
散層を広幅に形成したり、拡散深さを深くすることによ
り受光素子部に印加される逆バイアスによって埋め込み
拡散層下部の半導体基板部分が空乏層化しないようにす
ることができる。よって、さらに比抵抗が高い基板を使
用しても、第1導電型の埋め込み拡散層をアノード抵抗
の低減に有効に作用させることができる。従って、従来
においては達成できなかったような、応答性の向上と光
感度の低下防止との両方の要求を同時に達成することが
でき、光空間伝送システムの高速化および高感度化に対
応できる回路内蔵受光素子を提供することが可能とな
る。In the present invention, the semiconductor substrate portion below the buried diffusion layer is depleted by the reverse bias applied to the light receiving element portion by forming the first conductivity type buried diffusion layer in a wide width or increasing the diffusion depth. It is possible not to stratify. Therefore, even when a substrate having a higher specific resistance is used, the first conductivity type buried diffusion layer can effectively act to reduce the anode resistance. Therefore, a circuit capable of simultaneously satisfying both the requirements of improvement in responsiveness and prevention of deterioration of photosensitivity, which could not be achieved in the past, and corresponding to high speed and high sensitivity of the optical space transmission system. It is possible to provide a built-in light receiving element.
【図1】本発明に係る回路内蔵受光素子の構成を示す断
面図である。FIG. 1 is a sectional view showing a configuration of a light receiving element with a built-in circuit according to the present invention.
【図2】本発明に係る回路内蔵受光素子の構成を示す平
面図である。FIG. 2 is a plan view showing a configuration of a light receiving element with a built-in circuit according to the present invention.
【図3】本発明に係る回路内蔵受光素子の製造工程を示
す断面図である。FIG. 3 is a cross-sectional view showing a manufacturing process of a light-receiving element with a built-in circuit according to the present invention.
【図4】基板の比抵抗をさらに高くした場合に生じる問
題点を説明するための断面図である。FIG. 4 is a cross-sectional view for explaining problems that occur when the specific resistance of the substrate is further increased.
【図5】本発明に係る回路内蔵受光素子の構成を示す断
面図である。FIG. 5 is a sectional view showing a configuration of a light receiving element with a built-in circuit according to the present invention.
【図6】従来の回路内蔵受光素子の構成を示す断面図で
ある。FIG. 6 is a cross-sectional view showing a configuration of a conventional light receiving element with a built-in circuit.
【図7】図6の回路内蔵受光素子の製造工程を示す断面
図である。FIG. 7 is a cross-sectional view showing the manufacturing process of the circuit-embedded light-receiving element in FIG. 6;
【図8】基板比抵抗とフォトダイオードの遮断周波数と
の関係を示すグラフである。FIG. 8 is a graph showing the relationship between the substrate specific resistance and the cutoff frequency of the photodiode.
【図9】従来の他の回路内蔵受光素子の構成を示す断面
図である。FIG. 9 is a cross-sectional view showing the configuration of another conventional light receiving element with a built-in circuit.
【図10】図9の回路内蔵受光素子の構成を示す平面図
である。FIG. 10 is a plan view showing a configuration of a light receiving element with a built-in circuit shown in FIG.
1 P型半導体基板 2 P型埋め込み拡散層 3 N型埋め込み拡散層 4 P型第1分離拡散層 5 N型エピタキシャル層 6 P型第2分離拡散層 7 N型拡散層 8 P型拡散層 9 N型拡散層 10 酸化膜 11 電極 21 受光素子部 22 信号処理回路部 1 P-type semiconductor substrate 2 P-type buried diffusion layer 3 N type buried diffusion layer 4 P-type first separation diffusion layer 5 N type epitaxial layer 6 P-type second separation diffusion layer 7 N-type diffusion layer 8 P-type diffusion layer 9 N-type diffusion layer 10 Oxide film 11 electrodes 21 Light receiving element section 22 Signal processing circuit section
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−75569(JP,A) 特開 平4−82268(JP,A) 特開 平7−99337(JP,A) 特開 平8−32100(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 27/14 - 27/148 H01L 31/10 - 31/103 ─────────────────────────────────────────────────── --Continued from the front page (56) References JP 61-75569 (JP, A) JP 4-82268 (JP, A) JP 7-99337 (JP, A) JP 8- 32100 (JP, A) (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 27/14-27/148 H01L 31/10-31/103
Claims (2)
型の半導体層が設けられ、該第2導電型の半導体層の基
板とは反対側表面から該半導体基板の表面下に達するよ
うに第1導電型の分離拡散層が設けられ、該第1導電型
の分離拡散層で囲まれた領域が受光素子部、その近傍で
あって該第1導電型の分離拡散層で囲まれた領域が信号
処理回路部となっている回路内蔵受光素子において、 該受光素子部における該半導体層と該半導体基板との界
面近傍に、該半導体層の基板とは反対側表面に達しない
状態で該受光素子部を複数に分断するように、かつ、基
板部分の抵抗成分を低減する状態に、第1導電型の埋め
込み拡散層が設けられている回路内蔵受光素子。1. A semiconductor layer of a second conductivity type is provided on a semiconductor substrate of a first conductivity type, and reaches from a surface of the semiconductor layer of the second conductivity type opposite to a substrate to a position below the surface of the semiconductor substrate. As described above, the first conductivity type separation / diffusion layer is provided, and the region surrounded by the first conductivity type separation / diffusion layer is surrounded by the first conductivity type separation / diffusion layer in the vicinity of the light receiving element portion. In a light receiving element with a built-in circuit in which the region is a signal processing circuit section, in the vicinity of the interface between the semiconductor layer and the semiconductor substrate in the light receiving element section, in a state where the surface of the semiconductor layer on the side opposite to the substrate is not reached. A light receiving element with a built-in circuit in which a buried diffusion layer of the first conductivity type is provided so as to divide the light receiving element section into a plurality and to reduce a resistance component of a substrate portion.
記受光素子部に印加される逆バイアスによって該第1導
電型の埋め込み拡散層下部の前記半導体基板が空乏層化
しないように、広幅に、または拡散深さを深くして、形
成されている請求項1に記載の回路内蔵受光素子。2. The buried diffusion layer of the first conductivity type has a wide width so that the semiconductor substrate below the buried diffusion layer of the first conductivity type does not become a depletion layer due to a reverse bias applied to the light receiving element portion. The light receiving element with a built-in circuit according to claim 1, wherein the light receiving element with a built-in circuit is formed with a deep diffusion depth.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20362197A JP3504114B2 (en) | 1997-07-29 | 1997-07-29 | Photodetector with built-in circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20362197A JP3504114B2 (en) | 1997-07-29 | 1997-07-29 | Photodetector with built-in circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1154735A JPH1154735A (en) | 1999-02-26 |
JP3504114B2 true JP3504114B2 (en) | 2004-03-08 |
Family
ID=16477086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20362197A Expired - Fee Related JP3504114B2 (en) | 1997-07-29 | 1997-07-29 | Photodetector with built-in circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3504114B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010117363A1 (en) | 2009-04-09 | 2010-10-14 | Michelin Recherche Et Technique, S.A. | Tire metallic cable anomaly detection method and apparatus |
WO2011159272A1 (en) | 2010-06-14 | 2011-12-22 | Michelin Recherche Et Technique, S.A. | Method for prediction and control of harmonic components of tire uniformity parameters |
WO2011159280A2 (en) | 2010-06-15 | 2011-12-22 | Michelin Recherche Et Technique, S.A. | Tire surface anomaly detection |
-
1997
- 1997-07-29 JP JP20362197A patent/JP3504114B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1154735A (en) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001345436A (en) | Photosensitive element with built-in circuit | |
US20020050593A1 (en) | Light receiving device with built-in circuit | |
JP2799540B2 (en) | Light receiving element | |
JP3413078B2 (en) | Photoelectric conversion device and contact image sensor | |
JP2010278045A (en) | Optical semiconductor device | |
KR100428926B1 (en) | Circuit-incorporating light receiving device | |
JP2004273833A (en) | Photodiode array, its manufacturing method, and radiation detector | |
US6806522B2 (en) | CMOS image sensor and manufacturing method for the same | |
JP3504114B2 (en) | Photodetector with built-in circuit | |
JPH1140790A (en) | Light-receiving element containing split photodiode and circuit | |
JPH0691228B2 (en) | Semiconductor device | |
JP2004179469A (en) | Optical semiconductor device | |
JPH10289994A (en) | Optical sensor integrated circuit device | |
JP3807954B2 (en) | Photodiode | |
JP2008066446A (en) | Semiconductor laminated structure and semiconductor element | |
JP3592115B2 (en) | Photodetector with built-in circuit | |
JP2649862B2 (en) | Manufacturing method of photodetector with built-in circuit | |
JPH0537005A (en) | Photodetector and manufacture thereof | |
JP2957834B2 (en) | Photodetector with built-in circuit | |
JPH05145051A (en) | Optical semiconductor device | |
JP3794606B2 (en) | Junction capacitance for light receiving element | |
JPH0799337A (en) | Photoreceptor element | |
JP4100474B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP2898810B2 (en) | Photodetector with built-in circuit and method of manufacturing the same | |
JPH04373181A (en) | Photocoupler |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071219 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081219 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |