JP3502450B2 - パターン発生器 - Google Patents
パターン発生器Info
- Publication number
- JP3502450B2 JP3502450B2 JP22097794A JP22097794A JP3502450B2 JP 3502450 B2 JP3502450 B2 JP 3502450B2 JP 22097794 A JP22097794 A JP 22097794A JP 22097794 A JP22097794 A JP 22097794A JP 3502450 B2 JP3502450 B2 JP 3502450B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- cycle
- pattern generator
- expected value
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データ出力にレイテン
シ動作を持つメモリ・デバイスの試験を可能とするパタ
ーン発生器に関するものである。 【０００２】 【従来の技術】従来のメモリ試験装置の基本構成を図４
に示す。パターン発生器２０において、パターン発生部
２２は、あらかじめ設定されたアルゴリズムで、被試験
メモリ１０に与える、アドレス信号、試験データ信号及
び制御信号からなるドライバパターンと、期待値信号を
発生する。また、サイクルシフト部２１は、期待値信号
をあらかじめ設定された数だけサイクルディレーして、
期待値パターンとし出力する。波形整形器１２は、あら
かじめ設定された波形モードにより、パターン発生器２
０からのドライバパターンと、タイミング発生器１１か
らのＣＬＯＣＫによりドライバ波形を生成し、被試験メ
モリ１０に印加する。被試験メモリ１０は、印加された
ドライバ波形によってデータを出力する。出力データ
は、論理比較器１３において、パターン発生器２０から
の期待値パターンにより、タイミング発生器１１からの
ＳＴＲＢのタイミングで比較され、その一致、不一致に
より、被試験メモリ１０の良否判定を行う。 【０００３】図５は、出力データに、２サイクルのレイ
テンシ動作を持つ高速メモリ・デバイスの試験動作タイ
ミング図である。ここで、レイテンシ動作とは、外部ク
ロックに同期して高速のリード／ライト動作をする半導
体メモリにおいて、リード動作時にアドレスの入力サイ
クルから一定サイクル遅れてリードデータが出力する動
作で、サイクルの遅れは、対象となる半導体メモリと外
部クロックの周波数により決まる。ドライバパターン
は、ＣＬＯＣＫにより波形整形され、ドライバ波形で被
試験メモリ１０をドライブする。２サイクルのレイテン
シ動作を持つ被試験メモリ１０は、２サイクル遅れて出
力データを出力する。一方、期待値信号は、サイクルシ
フト部２１で２サイクル遅延し、期待値パターンとし
て、論理比較器１３に出力する。論理比較器１３は、Ｓ
ＴＲＢのタイミングで、出力データと期待値パターンを
比較し、良否判定をする。 【０００４】パターン発生器２０の動作周波数が被試験
メモリ１０の動作周波数より低い場合、図６に示すよう
に複数のパターン発生器２０を持つ事により、デバイス
の動作周波数に対応する。例えば、動作周波数Ｍの被試
験メモリ１０を、動作周波数Ｌのパターン発生器２０を
使って試験する場合、Ｍ＞Ｌのときは、Ｍ≦Ｎ×Ｌにな
るようにＮ台のパターン発生器２０を使用する。Ｎ台の
パターン発生器２０が１からｎステップのドライバパタ
ーン及び期待値パターンを並列処理し、各ドライバパタ
ーンを波形整形器１１２に、各期待値パターンを論理比
較器１１３に与える。波形整形器１１２は、各ドライバ
パターンと各ドライバパターンに対応するステップのＣ
ＬＯＣＫにより周波数Ｍのドライバ波形を合成し、被試
験メモリ１０に印加する。論理比較器１１３は、各期待
値パターンと各期待値パターンに対応する出力データと
を、ＳＴＲＢにより周波数Ｍで良否判定する。 【０００５】図７は、レイテンシ動作の無い一般的な場
合で、Ｎ個のパターン発生器２０を使用する場合の動作
タイミング図である。この場合、パターン発生器２０の
１サイクルに対して、被試験メモリ１０がｎサイクル動
作する。ドライバパターンは、パターン発生器１からパ
ターン発生器ｎまでの、それぞれのパターン発生器２０
から、パターン発生器２０のサイクルで波形整形器１１
２に出力される。タイミング発生器１１から出力するＣ
ＬＯＣＫは、被試験メモリ１０の動作周期で、波形整形
器１１２に入力されているドライバパターンを選択し、
被試験メモリ１０にドライバ波形を供給する。一方、期
待値パターンは、パターン発生器１からパターン発生器
Ｎまでの、それぞれのパターン発生器２０から、パター
ン発生器２０のサイクルで論理比較器１１３に出力され
る。タイミング発生器１１から出力するＳＴＲＢは、被
試験メモリ１０の動作周期で、被試験メモリ１０から出
力される出力データと期待値パターンを比較し、良否判
定を行う。 【０００６】 【発明が解決しようとする課題】図８にパターン発生器
２０をＮ台使用し試験する場合で、各パターン発生器２
０のサイクルシフト部２１で１サイクルシフトさせた場
合のタイミング図を示す。この場合、パターン発生器２
０の１サイクルに対して、被試験メモリ１０がｎサイク
ル動作する。ドライバパターンは、パターン発生器１か
らパターン発生器Ｎまでの、それぞれのパターン発生器
２０から、パターン発生器２０のサイクルで波形整形器
１１２に出力される。タイミング発生器１１から出力す
るＣＬＯＣＫは、被試験メモリ１０の動作周期で、波形
整形器１１２に入力されているドライバパターンを選択
し、被試験メモリ１０にドライバ波形を供給する。一
方、パターン発生部２２から出力する期待値信号は、パ
ターン発生器１からパターン発生器Ｎまでの、それぞれ
のパターン発生部２２から、パターン発生器２０のサイ
クルでサイクルシフト部２１に出力される。サイクルシ
フト部２１に１を設定すると、パターン発生器２０から
発生する期待値パターンが、被試験メモリ１０のサイク
ルでｎサイクルシフトした事になる。よって、Ｎ台のパ
ターン発生器２０を使用すると、サイクルシフト部２１
に設定した値は、被試験メモリ１０のサイクルでは設定
値のＮ倍になり、サイクルディレーの値がＮの倍数しか
設定できないことになる。これは、動作周波数Ｍの被試
験メモリ１０と動作周波数Ｌのパターン発生器２０の動
作周波数の関係がＭ＞Ｌで、Ｍ≦Ｎ×ＬとなるＮ台のパ
ターン発生器を使用する必要がある時に、出力データの
サイクルディレーがＮの倍数以外の値を持つ被試験メモ
リ１０の期待値パターンを発生できないことになる。図
８においては、Ｄ１ からＤｎ−１の間、期待値パター
ンが不確定で、ＤｎでＤ１ の期待値パターンＥ１ を使
って比較される事になり、期待値パターンのサイクルと
出力データのタイミングが合わない。本発明は、複数の
パターン発生器を使用し試験する場合、任意のサイクル
のレイテンシ動作を持つメモリ・デバイスを試験できる
パターン発生器を実現することを目的としている。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明のパターン発生器においては、ドライバパタ
ーンと期待値信号を出力するパターン発生部を設けてい
る。そして、期待値信号をパターン発生器の動作周期で
１サイクルシフトしたディレー期待値信号を出力する１
サイクル固定のサイクルシフト回路を設ける。また、自
分を含めた複数のパターン発生器より出力する期待値信
号及び自分を除いた複数のパターン発生器より出力する
ディレー期待値信号から任意の信号を選択するＮ対１の
セレクタを設ける。Ｎ対１のセレクタにより選択された
信号の出力に、設定された値だけパターン発生器の動作
周期で遅らせて期待値パターンを出力するサイクルシフ
ト部を設ける。任意のサイクルシフトを期待値パターン
より発生させるため、上記構成のパターン発生器を複数
個使用する。パターン発生器から出力する複数のドライ
バパターンを入力し、被試験メモリの動作周期のＣＬＯ
ＣＫ信号でドライバ波形を出力する波形整形器を設け
る。また、パターン発生器から出力する複数の期待値パ
ターンを入力し、被試験メモリから出力した出力データ
と、被試験メモリの動作周期のＳＴＲＢ信号で比較する
論理比較器を設ける。 【０００８】 【作用】上記のように構成されたパターン発生器では、
複数のパターン発生器を使用して試験する場合、任意の
サイクルのレイテンシ動作を持つメモリ・デバイスを試
験できる。 【０００９】 【実施例】図２に本発明のＡ台目のパターン発生器１２
０のブロック図を示す。このブロックにおいては、従来
のパターン発生器２０にＮ対１のセレクタ１２３と１サ
イクル固定のサイクルシフト回路１２４を、パターン発
生部２２とサイクルシフト部２１の間に入れている。こ
れにより、全てのパターン発生器１２０から、パターン
発生器１２０のパターン発生部２２から出力した期待値
信号または１サイクル固定のサイクルシフト回路１２４
から出力したディレー期待値信号を、Ｎ対１のセレクタ
１２３を通してパターン発生器１２０から期待値パター
ンとして出力できるようにした。このとき、１サイクル
固定のサイクルシフト回路１２４は、パターン発生部２
２から出力した期待値信号を１サイクルだけ遅らせて、
ディレー期待値信号として出力する。 【００１０】図１にＮ台のパターン発生器１２０を接続
した場合の接続ブロック図を示す。このとき、Ｎ対１の
セレクタ１２３は、Ｒサイクルのレイテンシ動作をする
被試験メモリに対し、ＲがＮより小さい時、Ａ番目のパ
ターン発生器１２０の場合、Ａ−Ｒ番目のパターン発生
器１２０のパターン発生部２２から出力した期待値信号
を選択する。但し、（Ａ−Ｒ）≦０の場合は、Ａ−Ｒ＋
Ｎ番目の１サイクル固定のサイクルシフト回路１２４か
ら出力したディレー期待値信号を選択する。例えば、図
１において、Ａ＝２、Ｒ＝１の場合、つまり、パターン
発生器２のＮ対１のセレクタ１２３は、Ａ−Ｒ＝１よ
り、１番目のパターン発生器１２０のパターン発生部２
２から出力した期待値信号を選択する。また、図１にお
いて、Ａ＝１、Ｒ＝１の場合、つまり、パターン発生器
１のＮ対１のセレクタ１２３は、Ａ−Ｒ＝０≦０より、
Ａ−Ｒ＋Ｎ＝Ｎ、Ｎ番目の１サイクル固定のサイクルシ
フト回路１２４から出力したディレー期待値信号を選択
する。 【００１１】動作周波数Ｍの被試験メモリ１０と動作周
波数Ｌのパターン発生器１２０の動作周波数の関係がＭ
＞Ｌで、Ｍ≦Ｎ×ＬになるようにＮ台のパターン発生器
１２０を使用し、出力データのサイクルディレーがＲの
被試験メモリ１０を試験する場合、各パターン発生器１
２０のサイクルシフト部２１にＲ÷Ｎの整数部の値Ｓを
設定する。次に、Ｎ対１のセレクタ１２３にＲ÷Ｎの余
りの値Ｔを設定する。これにより、Ａ番目のパターン発
生器１２０のＮ対１のセレクタ１２３は、Ａ−Ｔ番目の
期待値信号を選択する。但し、（Ａ−Ｔ）≦０の場合
は、Ａ−Ｔ＋Ｎ番目のディレー期待値信号を選択する。
サイクルシフト部２１では、設定値Ｓだけサイクルシフ
トすることにより、被試験メモリ１０の出力データのサ
イクルディレーＲに同期して期待値パターンが発生され
る。例えば、図１において、Ｎ＝４、Ｒ＝５の場合、Ｓ
＝１、Ｔ＝１となる。Ａ＝２、つまり、２番目のパター
ン発生器１２０のＮ対１のセレクタ１２３は、Ａ−Ｔ＝
１番目の期待値信号を選択する。また、Ａ＝１、つま
り、１番目のパターン発生器１２０のＮ対１のセレクタ
１２３は、Ａ−Ｔ＝０≦０のため、Ａ−Ｔ＋Ｎ＝Ｎ＝４
番目のディレー期待値信号を選択する。また、Ｓ＝１の
ため、パターン発生器１２０の１サイクル、Ｎ＝４だけ
無条件でサイクルディレーする。 【００１２】図３にパターン発生器１２０をＮ台使用し
試験する場合で、サイクルディレーが１の場合のタイミ
ング図を示す。この場合、パターン発生器１２０の１サ
イクルに対して、被試験メモリ１０がｎサイクル動作す
る。ドライバパターンは、パターン発生器１からパター
ン発生器Ｎまでの、それぞれのパターン発生器１２０か
ら、パターン発生器１２０のサイクルで波形整形器１１
２に出力される。タイミング発生器１１から出力するＣ
ＬＯＣＫは、被試験メモリ１０の動作周期で、波形整形
器１１２に入力されているドライバパターンを選択し、
被試験メモリ１０にドライバ波形を供給する。一方、パ
ターン発生部２２から出力する期待値信号は、パターン
発生器１からパターン発生器Ｎまでの、それぞれのパタ
ーン発生部２２から、パターン発生器１２０のサイクル
でＮ対１のセレクタ１２３及び１サイクル固定のサイク
ルシフト回路１２４に出力される。１サイクル固定のサ
イクルシフト回路１２４から発生するディレー期待値信
号は、被試験メモリ１０のサイクルでｎサイクルシフト
して出力される。Ｎ対１のセレクタ１２３は、パターン
発生部２２からの期待値信号と、１サイクル固定のサイ
クルシフト回路１２４からのディレー期待値信号から１
つの信号を選択し、サイクルシフト部２１を通して、期
待値パターンとして、パターン発生器１２０のサイクル
で論理比較器１１３に出力される。タイミング発生器１
１から出力するＳＴＲＢは、被試験メモリ１０の動作周
期で、被試験メモリ１０から出力される出力データと期
待値パターンを比較し、良否判定を行う。 【００１３】 【発明の効果】本発明は、以上説明したように構成され
ているので、複数のパターン発生器を使用し試験する場
合においても、任意のサイクルのレイテンシ動作を持つ
メモリ・デバイスを試験することが可能となる。
シ動作を持つメモリ・デバイスの試験を可能とするパタ
ーン発生器に関するものである。 【０００２】 【従来の技術】従来のメモリ試験装置の基本構成を図４
に示す。パターン発生器２０において、パターン発生部
２２は、あらかじめ設定されたアルゴリズムで、被試験
メモリ１０に与える、アドレス信号、試験データ信号及
び制御信号からなるドライバパターンと、期待値信号を
発生する。また、サイクルシフト部２１は、期待値信号
をあらかじめ設定された数だけサイクルディレーして、
期待値パターンとし出力する。波形整形器１２は、あら
かじめ設定された波形モードにより、パターン発生器２
０からのドライバパターンと、タイミング発生器１１か
らのＣＬＯＣＫによりドライバ波形を生成し、被試験メ
モリ１０に印加する。被試験メモリ１０は、印加された
ドライバ波形によってデータを出力する。出力データ
は、論理比較器１３において、パターン発生器２０から
の期待値パターンにより、タイミング発生器１１からの
ＳＴＲＢのタイミングで比較され、その一致、不一致に
より、被試験メモリ１０の良否判定を行う。 【０００３】図５は、出力データに、２サイクルのレイ
テンシ動作を持つ高速メモリ・デバイスの試験動作タイ
ミング図である。ここで、レイテンシ動作とは、外部ク
ロックに同期して高速のリード／ライト動作をする半導
体メモリにおいて、リード動作時にアドレスの入力サイ
クルから一定サイクル遅れてリードデータが出力する動
作で、サイクルの遅れは、対象となる半導体メモリと外
部クロックの周波数により決まる。ドライバパターン
は、ＣＬＯＣＫにより波形整形され、ドライバ波形で被
試験メモリ１０をドライブする。２サイクルのレイテン
シ動作を持つ被試験メモリ１０は、２サイクル遅れて出
力データを出力する。一方、期待値信号は、サイクルシ
フト部２１で２サイクル遅延し、期待値パターンとし
て、論理比較器１３に出力する。論理比較器１３は、Ｓ
ＴＲＢのタイミングで、出力データと期待値パターンを
比較し、良否判定をする。 【０００４】パターン発生器２０の動作周波数が被試験
メモリ１０の動作周波数より低い場合、図６に示すよう
に複数のパターン発生器２０を持つ事により、デバイス
の動作周波数に対応する。例えば、動作周波数Ｍの被試
験メモリ１０を、動作周波数Ｌのパターン発生器２０を
使って試験する場合、Ｍ＞Ｌのときは、Ｍ≦Ｎ×Ｌにな
るようにＮ台のパターン発生器２０を使用する。Ｎ台の
パターン発生器２０が１からｎステップのドライバパタ
ーン及び期待値パターンを並列処理し、各ドライバパタ
ーンを波形整形器１１２に、各期待値パターンを論理比
較器１１３に与える。波形整形器１１２は、各ドライバ
パターンと各ドライバパターンに対応するステップのＣ
ＬＯＣＫにより周波数Ｍのドライバ波形を合成し、被試
験メモリ１０に印加する。論理比較器１１３は、各期待
値パターンと各期待値パターンに対応する出力データと
を、ＳＴＲＢにより周波数Ｍで良否判定する。 【０００５】図７は、レイテンシ動作の無い一般的な場
合で、Ｎ個のパターン発生器２０を使用する場合の動作
タイミング図である。この場合、パターン発生器２０の
１サイクルに対して、被試験メモリ１０がｎサイクル動
作する。ドライバパターンは、パターン発生器１からパ
ターン発生器ｎまでの、それぞれのパターン発生器２０
から、パターン発生器２０のサイクルで波形整形器１１
２に出力される。タイミング発生器１１から出力するＣ
ＬＯＣＫは、被試験メモリ１０の動作周期で、波形整形
器１１２に入力されているドライバパターンを選択し、
被試験メモリ１０にドライバ波形を供給する。一方、期
待値パターンは、パターン発生器１からパターン発生器
Ｎまでの、それぞれのパターン発生器２０から、パター
ン発生器２０のサイクルで論理比較器１１３に出力され
る。タイミング発生器１１から出力するＳＴＲＢは、被
試験メモリ１０の動作周期で、被試験メモリ１０から出
力される出力データと期待値パターンを比較し、良否判
定を行う。 【０００６】 【発明が解決しようとする課題】図８にパターン発生器
２０をＮ台使用し試験する場合で、各パターン発生器２
０のサイクルシフト部２１で１サイクルシフトさせた場
合のタイミング図を示す。この場合、パターン発生器２
０の１サイクルに対して、被試験メモリ１０がｎサイク
ル動作する。ドライバパターンは、パターン発生器１か
らパターン発生器Ｎまでの、それぞれのパターン発生器
２０から、パターン発生器２０のサイクルで波形整形器
１１２に出力される。タイミング発生器１１から出力す
るＣＬＯＣＫは、被試験メモリ１０の動作周期で、波形
整形器１１２に入力されているドライバパターンを選択
し、被試験メモリ１０にドライバ波形を供給する。一
方、パターン発生部２２から出力する期待値信号は、パ
ターン発生器１からパターン発生器Ｎまでの、それぞれ
のパターン発生部２２から、パターン発生器２０のサイ
クルでサイクルシフト部２１に出力される。サイクルシ
フト部２１に１を設定すると、パターン発生器２０から
発生する期待値パターンが、被試験メモリ１０のサイク
ルでｎサイクルシフトした事になる。よって、Ｎ台のパ
ターン発生器２０を使用すると、サイクルシフト部２１
に設定した値は、被試験メモリ１０のサイクルでは設定
値のＮ倍になり、サイクルディレーの値がＮの倍数しか
設定できないことになる。これは、動作周波数Ｍの被試
験メモリ１０と動作周波数Ｌのパターン発生器２０の動
作周波数の関係がＭ＞Ｌで、Ｍ≦Ｎ×ＬとなるＮ台のパ
ターン発生器を使用する必要がある時に、出力データの
サイクルディレーがＮの倍数以外の値を持つ被試験メモ
リ１０の期待値パターンを発生できないことになる。図
８においては、Ｄ１ からＤｎ−１の間、期待値パター
ンが不確定で、ＤｎでＤ１ の期待値パターンＥ１ を使
って比較される事になり、期待値パターンのサイクルと
出力データのタイミングが合わない。本発明は、複数の
パターン発生器を使用し試験する場合、任意のサイクル
のレイテンシ動作を持つメモリ・デバイスを試験できる
パターン発生器を実現することを目的としている。 【０００７】 【課題を解決するための手段】上記目的を達成するため
に、本発明のパターン発生器においては、ドライバパタ
ーンと期待値信号を出力するパターン発生部を設けてい
る。そして、期待値信号をパターン発生器の動作周期で
１サイクルシフトしたディレー期待値信号を出力する１
サイクル固定のサイクルシフト回路を設ける。また、自
分を含めた複数のパターン発生器より出力する期待値信
号及び自分を除いた複数のパターン発生器より出力する
ディレー期待値信号から任意の信号を選択するＮ対１の
セレクタを設ける。Ｎ対１のセレクタにより選択された
信号の出力に、設定された値だけパターン発生器の動作
周期で遅らせて期待値パターンを出力するサイクルシフ
ト部を設ける。任意のサイクルシフトを期待値パターン
より発生させるため、上記構成のパターン発生器を複数
個使用する。パターン発生器から出力する複数のドライ
バパターンを入力し、被試験メモリの動作周期のＣＬＯ
ＣＫ信号でドライバ波形を出力する波形整形器を設け
る。また、パターン発生器から出力する複数の期待値パ
ターンを入力し、被試験メモリから出力した出力データ
と、被試験メモリの動作周期のＳＴＲＢ信号で比較する
論理比較器を設ける。 【０００８】 【作用】上記のように構成されたパターン発生器では、
複数のパターン発生器を使用して試験する場合、任意の
サイクルのレイテンシ動作を持つメモリ・デバイスを試
験できる。 【０００９】 【実施例】図２に本発明のＡ台目のパターン発生器１２
０のブロック図を示す。このブロックにおいては、従来
のパターン発生器２０にＮ対１のセレクタ１２３と１サ
イクル固定のサイクルシフト回路１２４を、パターン発
生部２２とサイクルシフト部２１の間に入れている。こ
れにより、全てのパターン発生器１２０から、パターン
発生器１２０のパターン発生部２２から出力した期待値
信号または１サイクル固定のサイクルシフト回路１２４
から出力したディレー期待値信号を、Ｎ対１のセレクタ
１２３を通してパターン発生器１２０から期待値パター
ンとして出力できるようにした。このとき、１サイクル
固定のサイクルシフト回路１２４は、パターン発生部２
２から出力した期待値信号を１サイクルだけ遅らせて、
ディレー期待値信号として出力する。 【００１０】図１にＮ台のパターン発生器１２０を接続
した場合の接続ブロック図を示す。このとき、Ｎ対１の
セレクタ１２３は、Ｒサイクルのレイテンシ動作をする
被試験メモリに対し、ＲがＮより小さい時、Ａ番目のパ
ターン発生器１２０の場合、Ａ−Ｒ番目のパターン発生
器１２０のパターン発生部２２から出力した期待値信号
を選択する。但し、（Ａ−Ｒ）≦０の場合は、Ａ−Ｒ＋
Ｎ番目の１サイクル固定のサイクルシフト回路１２４か
ら出力したディレー期待値信号を選択する。例えば、図
１において、Ａ＝２、Ｒ＝１の場合、つまり、パターン
発生器２のＮ対１のセレクタ１２３は、Ａ−Ｒ＝１よ
り、１番目のパターン発生器１２０のパターン発生部２
２から出力した期待値信号を選択する。また、図１にお
いて、Ａ＝１、Ｒ＝１の場合、つまり、パターン発生器
１のＮ対１のセレクタ１２３は、Ａ−Ｒ＝０≦０より、
Ａ−Ｒ＋Ｎ＝Ｎ、Ｎ番目の１サイクル固定のサイクルシ
フト回路１２４から出力したディレー期待値信号を選択
する。 【００１１】動作周波数Ｍの被試験メモリ１０と動作周
波数Ｌのパターン発生器１２０の動作周波数の関係がＭ
＞Ｌで、Ｍ≦Ｎ×ＬになるようにＮ台のパターン発生器
１２０を使用し、出力データのサイクルディレーがＲの
被試験メモリ１０を試験する場合、各パターン発生器１
２０のサイクルシフト部２１にＲ÷Ｎの整数部の値Ｓを
設定する。次に、Ｎ対１のセレクタ１２３にＲ÷Ｎの余
りの値Ｔを設定する。これにより、Ａ番目のパターン発
生器１２０のＮ対１のセレクタ１２３は、Ａ−Ｔ番目の
期待値信号を選択する。但し、（Ａ−Ｔ）≦０の場合
は、Ａ−Ｔ＋Ｎ番目のディレー期待値信号を選択する。
サイクルシフト部２１では、設定値Ｓだけサイクルシフ
トすることにより、被試験メモリ１０の出力データのサ
イクルディレーＲに同期して期待値パターンが発生され
る。例えば、図１において、Ｎ＝４、Ｒ＝５の場合、Ｓ
＝１、Ｔ＝１となる。Ａ＝２、つまり、２番目のパター
ン発生器１２０のＮ対１のセレクタ１２３は、Ａ−Ｔ＝
１番目の期待値信号を選択する。また、Ａ＝１、つま
り、１番目のパターン発生器１２０のＮ対１のセレクタ
１２３は、Ａ−Ｔ＝０≦０のため、Ａ−Ｔ＋Ｎ＝Ｎ＝４
番目のディレー期待値信号を選択する。また、Ｓ＝１の
ため、パターン発生器１２０の１サイクル、Ｎ＝４だけ
無条件でサイクルディレーする。 【００１２】図３にパターン発生器１２０をＮ台使用し
試験する場合で、サイクルディレーが１の場合のタイミ
ング図を示す。この場合、パターン発生器１２０の１サ
イクルに対して、被試験メモリ１０がｎサイクル動作す
る。ドライバパターンは、パターン発生器１からパター
ン発生器Ｎまでの、それぞれのパターン発生器１２０か
ら、パターン発生器１２０のサイクルで波形整形器１１
２に出力される。タイミング発生器１１から出力するＣ
ＬＯＣＫは、被試験メモリ１０の動作周期で、波形整形
器１１２に入力されているドライバパターンを選択し、
被試験メモリ１０にドライバ波形を供給する。一方、パ
ターン発生部２２から出力する期待値信号は、パターン
発生器１からパターン発生器Ｎまでの、それぞれのパタ
ーン発生部２２から、パターン発生器１２０のサイクル
でＮ対１のセレクタ１２３及び１サイクル固定のサイク
ルシフト回路１２４に出力される。１サイクル固定のサ
イクルシフト回路１２４から発生するディレー期待値信
号は、被試験メモリ１０のサイクルでｎサイクルシフト
して出力される。Ｎ対１のセレクタ１２３は、パターン
発生部２２からの期待値信号と、１サイクル固定のサイ
クルシフト回路１２４からのディレー期待値信号から１
つの信号を選択し、サイクルシフト部２１を通して、期
待値パターンとして、パターン発生器１２０のサイクル
で論理比較器１１３に出力される。タイミング発生器１
１から出力するＳＴＲＢは、被試験メモリ１０の動作周
期で、被試験メモリ１０から出力される出力データと期
待値パターンを比較し、良否判定を行う。 【００１３】 【発明の効果】本発明は、以上説明したように構成され
ているので、複数のパターン発生器を使用し試験する場
合においても、任意のサイクルのレイテンシ動作を持つ
メモリ・デバイスを試験することが可能となる。
【図面の簡単な説明】
【図１】本発明の複数のパターン発生器を使用したメモ
リ試験の回路ブロック図である。 【図２】本発明のＡ番目のパターン発生器の回路ブロッ
ク図である。 【図３】本発明の複数のパターン発生器を使用したメモ
リ試験のタイミング図である。 【図４】従来のメモリ試験装置の基本構成図である。 【図５】パターン発生器が１個の場合のレイテンシ動作
を持つメモリ・デバイスの試験動作タイミング図であ
る。 【図６】従来の複数のパターン発生器を使用したメモリ
試験の回路ブロック図である。 【図７】従来の複数のパターン発生器を使用したレイテ
ンシ動作の無い場合の動作タイミング図である。 【図８】従来の複数のパターン発生器を使用したサイク
ルシフトさせた場合のタイミング図である。 【符号の説明】 １０ 被試験メモリ １１ タイミング発生器 １２、１１２ 波形整形器 １３、１１３ 論理比較器 ２０、１２０ パターン発生器 ２１ サイクルシフト部 ２２ パターン発生部 １２３ Ｎ対１のセレクタ １２４ １サイクル固定のサイクルシフト回路
リ試験の回路ブロック図である。 【図２】本発明のＡ番目のパターン発生器の回路ブロッ
ク図である。 【図３】本発明の複数のパターン発生器を使用したメモ
リ試験のタイミング図である。 【図４】従来のメモリ試験装置の基本構成図である。 【図５】パターン発生器が１個の場合のレイテンシ動作
を持つメモリ・デバイスの試験動作タイミング図であ
る。 【図６】従来の複数のパターン発生器を使用したメモリ
試験の回路ブロック図である。 【図７】従来の複数のパターン発生器を使用したレイテ
ンシ動作の無い場合の動作タイミング図である。 【図８】従来の複数のパターン発生器を使用したサイク
ルシフトさせた場合のタイミング図である。 【符号の説明】 １０ 被試験メモリ １１ タイミング発生器 １２、１１２ 波形整形器 １３、１１３ 論理比較器 ２０、１２０ パターン発生器 ２１ サイクルシフト部 ２２ パターン発生部 １２３ Ｎ対１のセレクタ １２４ １サイクル固定のサイクルシフト回路
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 ドライバパターンと期待値信号を出力す
るパターン発生部（２２）と、 期待値信号をパターン発生器（１２０）の動作周期で１
サイクルシフトした、ディレー期待値信号を出力する１
サイクル固定のサイクルシフト回路（１２４）と、 自分を含めた複数のパターン発生器（１２０）より出力
する期待値信号及び自分を除いた複数のパターン発生器
（１２０）より出力するディレー期待値信号から任意の
信号を選択するＮ対１のセレクタ（１２３）と、 上記Ｎ対１のセレクタ（１２３）により選択された信号
を、設定された値だけパターン発生器（１２０）の動作
周期で遅らせて期待値パターンとして出力するサイクル
シフト部（２１）と、 を具備することを特徴としたパターン発生器。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22097794A JP3502450B2 (ja) | 1994-08-22 | 1994-08-22 | パターン発生器 |
| TW84107841A TW289090B (ja) | 1994-08-22 | 1995-07-28 | |
| TW085105236A TW299398B (ja) | 1994-08-22 | 1995-07-28 | |
| KR1019950025632A KR0182068B1 (ko) | 1994-08-22 | 1995-08-21 | 반도체 시험 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22097794A JP3502450B2 (ja) | 1994-08-22 | 1994-08-22 | パターン発生器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0862304A JPH0862304A (ja) | 1996-03-08 |
| JP3502450B2 true JP3502450B2 (ja) | 2004-03-02 |
Family
ID=16759540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22097794A Expired - Fee Related JP3502450B2 (ja) | 1994-08-22 | 1994-08-22 | パターン発生器 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3502450B2 (ja) |
| TW (1) | TW289090B (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3547059B2 (ja) * | 1995-06-30 | 2004-07-28 | 株式会社アドバンテスト | 半導体メモリ試験方法およびこの方法を実施する装置 |
| KR100343842B1 (ko) | 1998-02-09 | 2002-07-20 | 가부시키가이샤 아드반테스트 | 반도체 디바이스 시험장치 |
| DE60200289T2 (de) * | 2002-09-24 | 2005-02-17 | Agilent Technologies Inc., A Delaware Corp., Palo Alto | Übergangsanpassung |
-
1994
- 1994-08-22 JP JP22097794A patent/JP3502450B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-28 TW TW84107841A patent/TW289090B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0862304A (ja) | 1996-03-08 |
| TW289090B (ja) | 1996-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3636506B2 (ja) | 半導体試験装置 | |
| US8145964B2 (en) | Scan test circuit and scan test control method | |
| US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
| KR970011585B1 (ko) | 반도체 시험장치의 파형 정형기 | |
| US7010729B2 (en) | Timing generator and test apparatus | |
| JP2737695B2 (ja) | スキャンテスト回路およびそれを含む半導体集積回路装置 | |
| JP3633988B2 (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| KR100403639B1 (ko) | 파형발생장치 | |
| US6374392B1 (en) | Semiconductor test system | |
| JP3502450B2 (ja) | パターン発生器 | |
| KR980003624A (ko) | 반도체 디바이스 시험장치 | |
| JPH0787040B2 (ja) | シフトレジスタ | |
| KR0182068B1 (ko) | 반도체 시험 장치 | |
| WO2010021131A1 (ja) | 試験装置および試験方法 | |
| JP2965049B2 (ja) | タイミング発生装置 | |
| US7898312B2 (en) | Variable delay apparatus | |
| JP2002333466A (ja) | 集積回路テスト装置および集積回路テスト方法 | |
| US20030018938A1 (en) | Test pattern generation circuit and method for use with self-diagnostic circuit | |
| JP2013072797A (ja) | 半導体テスト回路 | |
| US20220413044A1 (en) | Semiconductor device and method for generating test pulse signals | |
| JP2880019B2 (ja) | パターン発生装置 | |
| JP2002131394A (ja) | 半導体試験装置のテスト波形生成装置 | |
| JP2000039469A (ja) | 半導体試験装置 | |
| JP2539956Y2 (ja) | テスターのタイミング発生回路 | |
| JPH0618625A (ja) | 半導体試験装置の波形整形器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20031111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031205 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |