JP3501760B2 - A / D converter, video display device and A / D conversion method - Google Patents

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、アナログ信号の量
子化に用いるＡ／Ｄ変換器及びＡ／Ｄ変換器を用いて階
調補正を行う映像表示装置に関する。 【０００２】 【従来の技術】現在、家電、オーディオ、ビデオ、工業
用の自動制御や測定などあらゆる分野の機器がデジタル
化され、これまでアナログ信号を用いて行われていた信
号処理が、デジタル信号による処理に取って代わってき
ている。 【０００３】この様なデジタル化された機器では、アナ
ログ信号として入力されたデータをデジタル信号に変換
した後加工、補正等の処理する。例えば映像装置におい
てはアナログ信号の映像データが入力され、これをデジ
タル信号へと変換した後そのデジタル信号に対して画像
処理という形で補正を行い、発光素子や発光体を持つユ
ニットへ出力している。 【０００４】この様なアナログ信号のデジタル信号への
変換は、機器内部に備えたＡ／Ｄ変換器によって行われ
ている。 【０００５】 【発明が解決しようとする課題】Ａ／Ｄ変換は、基準電
圧範囲を、例えば量子化ビット数が８ビットであれば均
等に２５６（＝２⁸ ）分割し、２５６個の電圧値（標本
点）のうちアナログの入力電圧値に最も近い値のものを
変換値として用いる。従って、量子化処理においては、
たとえどんなに細かく分割しても元のアナログ信号との
差、いわゆる量子化ノイズが出てしまう。よって一度デ
ジタル変換した後のデータに対して補正処理や加工処理
を行うと、重複や欠落を生じ元のアナログ信号に対する
再現性を著しく失う可能性がある。 【０００６】またアナログ信号をデジタル信号に変換し
てから信号処理を行う機器では、Ａ／Ｄ変換を行う際、
その量子化幅は等間隔となっている。しかし、アナログ
量を変換する際、基準電圧範囲内の全ての範囲に対して
同等の重要性を持つわけではなく、特定範囲に対して特
に厳密な値を必要とする場合もある。 【０００７】例えばフルカラー映像表示装置では、赤、
緑、青の３原色により構成される表示素子を、入力され
た映像データに従って階調制御することで画像を表現し
ているが、人の目は低階調域（暗い映像）の方が輝度変
化に対する感度が優れており、高階調域（明るい映像）
ほどその感度が鈍くなる傾向がある。その為、１階調当
たりの輝度差が大きくなる高輝度の表示素子によるフル
カラー映像表示装置の場合、高階調域では目立たない量
子化ノイズによるちらつき等が低階調域では目立ち、画
質を悪化させる原因となっている。また、１階調当たり
の輝度差が大きい場合、低階調域では高階調域より各階
調毎の色変化が粗く感じられ、十分な色表示が出来ない
原因となっている。 【０００８】上記問題点を鑑み、本発明は、その量子化
幅を自由に設定できるようにしたＡ／Ｄ変換器、このＡ
／Ｄ変換器を用いた映像表示装置及びデータ変換方法を
提供することを課題とする。 【０００９】 【課題を解決するための手段】本発明によるＡ／Ｄ変換
器は、アナログ入力信号を量子化することを前提とし、
量子化幅決定手段及び量子化手段を備える。 【００１０】量子化幅決定手段は、外部からの指示に基
づいて各量子化幅の大きさを決定する。量子化手段は、
上記アナログ入力信号を、上記量子化幅決定手段が決定
した量子化幅で量子化して出力する。 【００１１】この構成により、外部から任意の量子化幅
を設定出来、量子化手段はこの量子化幅によってアナロ
グ入力信号を量子化するので、量子化対象となるアナロ
グ入力信号の種類や特性に基づいて各量子化幅を適宜な
大きさにして量子化を行うことが出来る。 【００１２】また本発明のＡ／Ｄ変換器を用いた映像表
示装置は、アナログ入力信号を量子化して表示手段に出
力することを前提とする。この映像表示装置は、表示手
段の表示特性に基づいた量子化幅を決定して、この量子
化幅によってデータ変換を行うことが出来る。 【００１３】更に映像表示装置が、複数のアナログ信号
からなるカラー映像に対する信号を扱う場合や表示手段
が複数系統から構成されている場合、各上記量子化幅決
定手段及び量子化手段を各信号毎や各系統毎に備えるこ
とによって、各信号毎や系統毎の違いを補正することが
出来る。 【００１４】 【発明の実施の形態】以下に本発明の一実施形態につい
て説明する。本発明によるＡ／Ｄ変換器は、量子化幅を
均一にせず、必要に応じて幅の広い部分と狭い部分を持
たせて、粗く量子化するところと細かく量子化するとこ
ろが出来るようにしたことを特徴とする。またこの量子
化幅を外部からの信号によって自由に変更できるように
している。この様に任意の階調を持つＡ／Ｄ変換を行得
るようにすることによって、任意の階調を持つＡ／Ｄ変
換を行え、また量子化ノイズを小さくすることが出来、
またデータの欠落を防ぐことが出来る。 【００１５】尚以下の説明は、本発明によるＡ／Ｄ変換
器の一実施形態として、フラッシュ型（全並列型）、直
並列型及び逐次比較型のＡ／Ｄ変換器を例にして説明し
ているが、本発明はこれらのみに限らず、他の電圧比較
方式のＡ／Ｄ変換器として構成しても良い。 【００１６】図１は、本実施形態におけるフラッシュ型
Ａ／Ｄ変換器のブロック図である。図１のＡ／Ｄ変換器
１は、電圧設定器１１、比較器１２、ラッチ１３及びエ
ンコーダ１４を備えている。 【００１７】電圧設定器１１は、比較器１２に供給する
階調数分の設定電圧を生成するものである。一般的なフ
ラッシュ型のＡ／Ｄ変換器では、この電圧設定器１１か
ら出力される設定電圧値は、外部から設定される上位基
準値Ｖ_RT〜下位基準値Ｖ_RBの範囲（フルスケール）を階
調数分に等間隔に分けて生成するが、本実施形態のＡ／
Ｄ変換器１は、外部から入力されるアドレス指定１６
（Ｓビット）によって指定する位置の設定電圧の値を電
圧設定用データ１７（Ｔビット）で指定する任意の値に
設定することが出来る。尚この点についての詳細は後述
する。 【００１８】比較器１２は、複数のコンパレータによっ
て構成されるもので、アナログ入力信号１５と設定電圧
との比較結果を出力する。比較器１２では電圧設定器１
１から入力される各設定電圧と、アナログ入力信号１５
とを比較し、設定電圧より入力電圧の方が大きいコンパ
レータから１を、また入力電圧の方が小さいコンパレー
タからは０を出力する。この比較器１２の出力のうち、
０から１への変わり目の部分から入力信号の電圧値を求
める。 【００１９】ラッチ１３は、出力タイミングを揃えるた
めのラッチで、比較器１２の出力結果をラッチし、エン
コーダ１４に出力する。エンコーダ１４は、ラッチ１３
の出力値をバイナリコードやグレイコードなどの一般的
なデジタルコードにエンコードする。 【００２０】図２は、フラッシュ型Ａ／Ｄ変換器１の電
圧設定器１１及び比較器１２部分を詳細に示した図であ
る。同図において、電圧設定器１１は、アドレスデコー
ド２１とｎ＋１個の抵抗器２２−０〜２２−ｎ（量子化
数が８ビットの時ｎ＝２⁸ −１＝２５５）から構成され
ている。この抵抗器２２−０〜２２−ｎは直列接続して
抵抗ラダーを構成し、フルスケール（Ｖ_RT〜Ｖ_RB）をこ
の抵抗ラダーによって分圧して各比較器に供給する設定
電圧を生成している。抵抗ラダーを構成する各抵抗器２
２の抵抗値をΔＺ_k （ｋ＝０〜ｎ）とすると設定電圧Ｖ
_k は、 Ｖ_k ＝（ΔＺ₀ ＋・・＋ΔＺ_k ）／（ΔＺ₀ ＋・・＋Δ
Ｚ_n ）×（Ｖ_RT−Ｖ_RB） となる。 【００２１】この設定電圧Ｖ₀ 〜Ｖ_n は比較器１２を構
成する各コンパレータ２２−０〜２２−ｎに供給され
る。抵抗ラダーを構成する抵抗器２２は、抵抗値を指示
信号によって変更可能な可変抵抗や電子ボリュームによ
って構成されており、各抵抗器２２−ｋの抵抗値Δ
Ｚ_k 、そしてそれに伴う各設定電圧Ｖ_k をアドレス指定
１６及び電圧設定用データ１７によって外部から変更す
ることが出来る。アドレスデコード２１は、外部から指
定されるアドレス指定１６をデコードし、アドレス指定
１６によって指定された１つの抵抗器２２に対してイネ
ーブル信号２４を出力し、電圧設定用データ１７の入力
を有効にする。このイネーブル信号２４を入力された抵
抗器２２は、自己の抵抗値を電圧設定用データ１７に基
づいた値に変更する。 【００２２】図３は、図２のＡ／Ｄ変換器１における設
定電圧の設定値の概念を示す図である。同図に示すよう
に、電圧設定器１１から出力される設定電圧Ｖ_k とその
前後の設定電圧Ｖ_k+1 及びＶ_k-1 との差は、抵抗器２２
の抵抗値ΔＺ_k 及びΔＺ_k+1 に比して求まる。よってこ
の抵抗値を他の部分より小さくすれば、そこの位置の設
定電圧の変化は小さくなり、量子化幅は狭くなる。逆に
この抵抗値を他の部分より大きくすれば、量子化幅は広
くなる。 【００２３】この様に電圧比較方式でＡ／Ｄ変換器を構
成した場合、設定電圧を任意の値にすること、すなわち
抵抗器２２の抵抗値ΔＺ_k を任意の値にすることによ
り、量子化幅を自由に設定変更することが出来る。 【００２４】図４は、本実施形態のＡ／Ｄ変換器を直並
列型の方式によって実現した場合の構成例である。同図
の構成では、Ａ／Ｄ変換器は、バッファ４２、５ビット
のフラッシュ型Ａ／Ｄ変換器４３、加算器４４、Ｄ／Ａ
変換器４５、４ビットのフラッシュ型Ａ／Ｄ変換器４
６、アダー４７及びラッチ４８から構成される。 【００２５】直並列型のＡ／Ｄ変換器は、変換を複数段
に分けて行う方式で、それぞれの変換をフラッシュ型等
の高速のＡ／Ｄ変換器で行い、その結果をデジタル的に
組合わせて最終的な変換結果を得る方式である。 【００２６】同図は８ビットのＡ／Ｄ変換器の例で、上
位５ビットと下位３ビットの２段に分けて変換を行って
いる。同図では、まず上位５ビット分の出力を得るため
に、バッファ４２を介してアナログ入力信号１５をＡ／
Ｄ変換器４３で変換して粗く上位５ビットの変換結果を
得る。次に下位３ビット分のデータを得るために、Ａ／
Ｄ変換器４３の出力をＤ／Ａ変換器４５でＤ／Ａ変換し
てアナログ信号にし、これを加算器４４によってアナロ
グ入力信号から減算し、その差分出力をＡ／Ｄ変換器４
５によって変換する。そして、Ａ／Ｄ変換器４３の変換
結果とＡ／Ｄ変換器４５の変換結果の誤差補正を行うた
めにアダー４７にＡ／Ｄ変換器４６のＭＳＢをＡ／Ｄ変
換器４３の変換結果と共に入力する。そして、アダー４
７によって補正されたＡ／Ｄ変換器４３の変換結果とｂ
ｉｔ０−４、Ａ／Ｄ変換器４６の変換結果をｂｉｔ５−
７として、ラッチ４８に入力して、ラッチ４８から変換
結果として出力する。 【００２７】この図４の直並列型Ａ／Ｄ変換器において
も、Ａ／Ｄ変換器４３、４６に図１に示したような本実
施形態のフラッシュ型Ａ／Ｄ変換器を用い、このＡ／Ｄ
変換器４３、４６に対してアドレスの指定及び電圧設定
用データの入力により設定電圧を外部から設定変更する
ことによって、量子化幅を自由に変更出来る構成とする
ことが出来る。 【００２８】次に本実施形態のＡ／Ｄ変換器を逐次比較
方式によって実現した場合の例を示す。図５は、本実施
形態のＡ／Ｄ変換器を逐次比較型の方式によって実現し
た場合の構成例である。同図の構成では、Ａ／Ｄ変換器
は、コンパレータ５２、Ｄ／Ａ変換器５３及びシフトレ
ジスタや出力レジスタ等を含む制御ユニット５４から構
成される。 【００２９】逐次比較型の方式は、アナログ入力信号５
１とＤ／Ａ変換器５３の出力をコンパレータ５２によっ
て比較し、両者の誤差が±０．５ＬＳＢ以内に収まった
時に、制御ユニット５４がＢＵＳＹ信号のステータスを
変化させると共にＤ／Ａ変換器５３に供給していたデジ
タル値を変換結果として出力する。 【００３０】この様な逐次比較型の方式のＡ／Ｄ変換器
においても、Ｄ／Ａ変換器５３の変換幅を自由に外部か
らの指示により変更可能なようにすることにより、Ａ／
Ｄ変換の量子化幅を自由変更可能な構成とすることが出
来る。 【００３１】Ｄ／Ａ変換器５３は様々な構成が考えられ
るが、例えば重み電流加算型やラダー抵抗型のＤ／Ａ変
換器として構成した場合、重み抵抗やラダー抵抗に用い
られる抵抗器に外部からの指示信号によって抵抗値を変
更可能な可変抵抗や電子ボリュームを用い、外部からの
制御信号によってこの抵抗器の抵抗値を変更可能な構成
とすることにより実現できる。 【００３２】図６は、本実施形態のＡ／Ｄ変換器の別形
態を示す図である。同図に示すようにこの別形態のＡ／
Ｄ変換器６１には、これまで説明してきたＡ／Ｄ変換器
に対応するＡ／Ｄ変換部６２の他に帰還調整器６３を備
える構成となっている。 【００３３】これまで説明してきたＡ／Ｄ変換器は、ア
ナログの入力信号の特性や用途によって、外部から制御
して量子化幅を変更するものであったが、図６の形態で
は本実施形態のＡ／Ｄ変換器の外部から量子化幅を変更
できる特徴を利用して、入力信号が期待したデジタル変
換値に正確に変換されるように調整する機能を加えたも
のである。 【００３４】図６の帰還調整部６３は、初期調整処理と
して、アナログのサンプル信号を生成してＡ／Ｄ変換部
６２にアナログ入力信号として入力し、サンプル信号を
Ａ／Ｄ変換した時の期待値とＡ／Ｄ変換部６２から出力
された実際の変換結果とを比較し、その差からアドレス
指定及び電圧設定用データをＡ／Ｄ変換部６２に入力し
て設定電圧を微調整し、再度サンプル信号をＡ／Ｄ変換
部６２に入力する。この処理を、期待値との差が特定範
囲内に収まるまで繰り返し、処理が完了したならば、Ｂ
ＵＳＹ信号のステータスを変更して、初期処理が完了し
てＡ／Ｄ変換可能な状態となったことを外部に通知す
る。この初期調整処理を行った後アナログ入力信号をＡ
／Ｄ変換することによって、Ａ／Ｄ変換器６１は、コン
トロールされた誤差範囲内の高性能なＡ／Ｄ変換を実現
することが出来る。また、このＡ／Ｄ変換器６１は、温
度変化等によってデバイスの電気的特性に変化が出て
も、帰還調整部６３による再調整によりこの変化を吸収
することが出来るので、環境変化に強いという特性も合
わせ待つ。 【００３５】この様に図６の帰還調整部６２を備える構
成のＡ／Ｄ変換器６１は、これまで説明してきた他のＡ
／Ｄ変換器の様に設定電圧を変更することによって希望
の等値化幅によってＡ／Ｄ変換するのではなく、設定値
を調節することによって等値化幅を均一に設定した通常
のＡ／Ｄ変換器として用いることが出来る。そしてこの
場合、従来のものより精度が高くまた環境変化に強いＡ
／Ｄ変換器を実現できるという効果が得られる。尚この
場合、図６において外部から設定電圧指示の為に帰還調
整部６３に入力されているアドレス指定及び電圧設定用
データは必要無くなる。 【００３６】また量子化幅を均一にせず、任意の階調を
持つ構成とする場合に於てもこの、帰還調整部を備え、
狙いどおりの変換が行えるように事前に調整することに
よって、より高精度な変換を実現することが出来る。 【００３７】更に本実施形態によるＡ／Ｄ変換器の別形
態としては、廉価版の構成として逆に抵抗器に固定抵抗
を用いる構成とすることも出来る。この場合、変換する
アナログ信号の種類や使用目的から最良の量子化幅の状
態を事前に決めておき、その量子化幅で量子化される最
良の設定電圧が出力されるよう、事前に測定した結果や
経験から求めた最適な値の抵抗器で電圧設定器を構成す
る。次に、これまで説明してきた本実施形態によるＡ／
Ｄ変換器の使用例として映像表示装置の補正回路に用い
た場合を説明する。尚本実施形態のＡ／Ｄ変換器は、以
下に説明する映像用のアナログ信号の変換のみに用いら
れるものではなく、音声信号や計測器の測定値等他のア
ナログ信号のＡ／Ｄ変換にも以下に説明する映像信号の
場合と同様に使用することが出来る。 【００３８】この映像表示装置の補正回路では、まず映
像表示装置の表示ユニットを構成する発光素子自身及び
表示ユニット内部にある制御回路の持つグレースケール
特性を考慮した補正演算を事前に行い、この結果に基づ
いて入力アナログ信号を量子化する際の設定電圧をある
程度の自由度を持って設定する。これにより、発光素子
の発光出力特性に直線性を持たせる。また人の目の特性
に合わせて、低階調域では量子化幅を小さくして階調差
を小さくし、高階調域へ進むに従って階調差を大きくす
る量子化を行う。これにより、ノイズによるちらつきが
より低階調へシフトされるので、ちらつきを目立たなく
することができる。 【００３９】図７は本実施形態の映像表示装置のシステ
ムブロック図である。同図の映像表示装置は、Ａ／Ｄ変
換器７１、表示装置制御部７２、表示部７３及びセンサ
部７４を備えている。 【００４０】Ａ／Ｄ変換器７１は、図１に示した本実施
形態のフラッシュ型のＡ／Ｄ変換器１と同等のデバイス
であり、内部に電圧設定器７１１、比較器７１２、ラッ
チ７１３及びエンコーダ７１４を備えている。 【００４１】表示装置制御部７２は、センサ７４から入
力されるデータに基づいて、補正演算を行い、またＡ／
Ｄ変換器７１の制御を行って画像データの補正処理を行
うもので、ＣＰＵ７２１、メモリ７２２及びユニット制
御部／調整機能制御部７２３を備えている。 【００４２】ＣＰＵ７２１は、センサ部７４からのデー
タ等の条件から、バンク指定及びアドレス指定によって
メモリ７２２に記憶されている設定電圧値からＡ／Ｄ変
換器７１に設定する設定電圧を選択する。メモリ７２２
は、予め発光特性に応じて最適化された各設定値を外的
環境条件等の要件毎にバンクに分けて記録してあるもの
で、ＣＰＵ７２１からのバンク指定（Ｕビット）によっ
て対応するバンクが選択され、またアドレス指定によっ
てそのバンクからＡ／Ｄ変換器７１の設定を行う設定電
圧Ｖ_k （ｋ＝０〜ｎ）が選択されて電圧設定用データ
（Ｔビット）としてＡ／Ｄ変換器７１に出力される。制
御部／調整機能制御部７２３は、Ａ／Ｄ変換器７１から
出力されるデータの並べ代え等を行いつつ、制御信号で
表示部７３を制御しながらＡ／Ｄ変換器によって変換さ
れたデジタル値を表示部７３に出力する。 【００４３】表示部７３は、ドライバ等によって構成さ
れる出力制御部７３１及びＬＥＤ、ＬＣＤ、ＤＭＤなど
表示画面を構成する発光素子７３２から構成される。セ
ンサ部７４は、映像表示が設置されている場所の照度を
測定する照度センサ７４１や映像表示内の温度を計測す
る温度センサ７４２等表示部７３の表示特性に影響を与
える外的要素を計測するセンサからなり、表示装置制御
部７２に照度や温度のデータを入力する。 【００４４】尚図７は、フラッシュ型のＡ／Ｄ変換器に
よる構成であるが、本実施形態の映像表示装置は、直並
列型等他のＡ／Ｄ変換器を用いる構成としても良い。以
下に図７の映像表示装置の動作説明を行う。 【００４５】まず表示部７３の表示出力特性、及び温度
や照度等の外的要因によるその変化を測定や回路論理に
よって予め調べておく。次に映像表示装置に入力される
映像の入力信号がどの入力レベル（電圧値）に達した
時、Ａ／Ｄ変換器７１がどの階調を示すデジタルコード
を出力するかを、Ａ／Ｄ変換器７１の分解能の数（８ビ
ットであれば２⁸ ＝２５６階調の分）だけ決め、対応す
る電圧設定器７１１への各設定電圧を求める。 【００４６】図８は、入力信号の入力レベルとＡ／Ｄ変
換器７１の設定電圧の関係を示している。同図では、表
示部７３の表示特性に対して、上位基準値Ｖ_RTと下位基
準値Ｖ_RBの間の範囲内に於て、入力データをどの様な量
子化幅で量子化するかを決め、対応する電圧設定器７１
１の抵抗値ΔＺ₁ 〜ΔＺ_n （ｎ＝２^S ）を決定する。こ
の様にＳビット分解能を持つデジタル値を自由な量子化
幅で設定可能とすることにより、表示部７３のグレース
ケール特性に自由度を持たせることが出来る。 【００４７】そしてその出力特性が、設置場所の照度や
映像表示装置内の温度などの外的条件で変化する場合、
映像表示装置が使用される条件に基づいてメモリ７２２
のバンク数分（バンク指定ビット＝Ｕの時２^U バン
ク）、各外的条件化で最適に補正された抵抗値ΔＺ₁ 〜
ΔＺ_n をメモリ７２に記憶しておく。この時、電圧設定
器７１１に対する各抵抗へのアドレスと、メモリ内の対
応する値が記憶されているアドレスが同じになるように
メモリ７２のアドレスを割り振る。これにより設定電圧
器７１１のある特定抵抗値を設定したいた場合には、Ｃ
ＰＵ７２１は、メモリ７２２及び電圧設定器に対して同
一のアドレスの指定によって（但し下位Ｓビットが抵抗
値ΔＺ₁ 〜ΔＺ_n の指定に用いれれ、上位Ｕビットはメ
モリ７２２に対するバンクの指定に用いられる。）行う
ことが出来る。この構成に於て、ＣＰＵ７２１は、セン
サ部７４からのデータに基づいて、最適な設定値の格納
されているアドレスを求めてこれにより順次アドレス指
定することにより、メモリ７２２から読み出されたＴビ
ットの電子ボリューム等を制御するデジタルデータがＡ
／Ｄ変換器７１に入力されて、電圧設定器７１１の設定
値が設定される。 【００４８】これにより表示装置制御部７２は、センサ
部７４からの温度や照度等のデータに基づいてメモリ７
２２内のバンクを指定し、そのバンク内の補正データを
アドレス指定して順次読み出してＡ／Ｄ変換器７１の設
定を変更することによって、設置場所の照度等の変化に
対しても表示部７３を発光出力を最適化させることがで
きる。 【００４９】次に図９乃至１１を用いて表示部７３に対
する補正演算方法及びその手順について説明する。図９
は、表示部７３の出力特性を示す図である。 【００５０】通常行われている均等の量子化幅で量子化
したデジタルデータを横軸（Ｘ）、表示部７３の対応す
る発光出力特性を縦軸（Ｙ）とすると表示部７３の出力
特性は図９に示すような式 Ｙ＝ＡＸ^B ・・・ の関係があることが知られている。 【００５１】図１０は、表示装置制御部７２による補正
演算結果を加えた後のＡ／Ｄ変換器７１の出力特性を示
す図である。ある任意の階調Ｘ₁（整数）の乗数Ｂ
₁ は、式より、 Ｂ₁ ＝（ｌｏｇＹ₁ −ｌｏｇＡ）／ｌｏｇＸ₁ ・・・
となる。この乗数Ｂ₁ を補正するＢ₂ をＢ₂ ＝１／Ｂ₁
とすると補正値Ｚ₁は Ｚ₁＝ＣＸ₁ ^B2・・・ となる。この式に基づいてＸ₁ 、・・・、Ｘ_n の値を
それぞれ補正値Ｚ₁ 、Ｚ ₂ 、・・Ｚ_n （ｎ：整数）を算
出すると図１０の様になり、全階調に対する補正値が揃
う。 【００５２】図１１は、補正後の最終的発光出力特性を
示す図である。図１１はアナログ入力信号を横軸、その
入力値に対する表示部７３の発光出力特性を縦軸に示し
たものである。 【００５３】同図に示すように各階調に対するアナログ
入力信号を補正した値Ｚ₁ 、Ｚ₂ 、・・・、Ｚ_n と発光
出力特性Ｙ₁ 、Ｙ₂ 、・・・、Ｙ_n との関係は、両対数
的な特性を持つことになり、低階調域が階調差が小さ
く、高階調へ進むほど階調差大きくなる。 【００５４】この補正値Ｚ₁ 、・・・、Ｚ_n の補正階調
差であるΔＺ_n （＝Ｚ_n −Ｚ_n-1 ）、ΔＺ_n-1 、・・
・、ΔＺ₁ の値をデジタルデータにコード化し、これを
Ａ／Ｄ変換器７３の電圧設定用値に使用する。この方法
によって、分解能の数だけ設定電圧をデジタルデータと
して決定し、この値をそれぞれの分解能間（階調間）の
電圧（量子化幅）とする。 【００５５】これにより、Ａ／Ｄ変換器７１によるＡ／
Ｄ変換後のデジタルデータは、図１０に示すような特性
を持ち、表示部７３は最終的に図１１に示す発光特性が
得られることになる。 また入力アナログ信号の特性や
出力側調光などの調整機能により発光特性が変化して
も、この方法により求めた補正値を用いることにより、
表示部７３は常に最適な出力による画像表示を行うこと
が出来る。図１２は、メモリ７２２内に設定されている
Ａ／Ｄ変換器７１に対する設定値の例を示す図である。 【００５６】同図の場合、Ａ／Ｄ変換器７１が８ビット
の分解能を持つものを想定しており、電圧設定器７１１
の出力電圧設定用のデータはΔＺ₀ 〜ΔＺ_FFまでの２５
６記憶している。メモリ７２２は、この２５６の設定用
データΔＺ₀ 〜ΔＺ_FFをバンク＃０〜＃１５の１６組記
憶しており、ＣＰＵ７２１からの上位Ｕビット（同図で
は４ビット）のアドレスによるバンク指定によってその
うちの１つが選択される。この設定用データΔＺ₀ 〜Δ
Ｚ_FFはＡ／Ｄ変換器７１で設定を行う設定電圧を指定す
る際にＣＰＵ７２１から指定されるアドレスと対応させ
て記録されており、例えばΔＺ₀ に対する設定値は下位
８ビットのアドレスが００Ｈの位置に記憶されている。
ＣＰＵ７２１は、上位Ｕビットでバンクを指定し、下位
Ｓビットでそのバンク内の電圧設定用のデータΔＺ₀ 〜
ΔＺ_FFのうちの１つが選択されて、Ａ／Ｄ変換器７１に
出力される。電圧設定器はこのデータによってＣＰＵ７
２１からアドレス指定された位置の抵抗値を変更して出
力電圧を調節する。 【００５７】図１３は、環境照度によって図１２に示し
た＃０〜＃１５の１６バンクを切替える場合の説明図で
ある。図７の映像表示装置は、動作中に照度計７４１が
計測した設置場所の環境照度に基づいてメモリ７２内の
＃０〜＃１５のバンクのうち１つを選択して、Ａ／Ｄ変
換器７１に設定する。 【００５８】同図の場合には、バンク＃０の時の表示部
７３の表示出力を１００％とした場合に於て、バンク＃
１が８２．２５％、バンク＃２が６９．９３％、・・で
表示部７３から出力される設定データが記録されてい
る。 【００５９】映像表示装置は、照度計７４１による計測
結果が８０００（ｌｘ）から７０００（ｌｘ）の間の時
はバンク＃０、７０００（ｌｘ）から６００（ｌｘ）の
時はバンク＃１、・・と、現在の明るさに対して最適と
思われる出力パターンを１６種類の内から選択してＡ／
Ｄ変換器７１に設定する。 【００６０】環境照度と出力パターンとの関係は、任意
に設定可能であるが、一般的には 環境照度（ｌｘ）＝（出力（輝度ｃｄ／ｍ² ）×π／盤
面反射計数）×（１／必要最低コントラスト） によって決定する。例えば図１３のバンク＃１５の場
合、出力が５０００×１７．７８％、盤面反射計数が
０．２、必要最低コントラストが１００の時、上式の結
果１３９．６（ｌｘ）から対応する環境照度の範囲を０
〜１４０（ｌｘ）と決める。 【００６１】図１４は、温度監視による処理を示すフロ
ーチャートである。この図１４の処理では、メモリ７２
内には、図１３に示したのと同様バンク＃０に最大出力
時の値、バンク＃１、＃２・・にはそれぞれバンク＃０
の８２．２５％、６９．９３％・・となる値が設定され
ているものとする。また環境照度等から初期状態として
バンク＃１が設定されているものとする。 【００６２】映像表示装置では、運用中に温度計７４２
によって装置内の温度を監視する。初期状態としてバン
ク＃１が設定されている状態にあって、温度計７４２に
よる計測値が６０度になると警告が出される（ステップ
Ｓ１）。これによりＣＰＵ７２１はバンクを例えば２段
階下げてバンク＃３にＡ／Ｄ変換器７１の設定を変更し
て出力を下げる（ステップＳ２）。この状態で数１０分
間状態の変化を待ち、６０度警告が再度出されなければ
（ステップＳ３、Ｎｏ）、設定電圧のバンクを切替えて
出力を上げる（ステップＳ４）。また、再度６０度警告
が出されれるようならば（ステップＳ３、ＹＥＳ）、更
にバンクを２段階下げてバンク＃５に設定を変更して出
力を下げる。 【００６３】以降、ステップＳ５〜Ｓ７と、６０度警告
が出されるとバンクを切替えて出力を下げ、警告が出さ
れなければ、出力を上げる制御を行う。この動作によっ
て、映像表示装置は、予め設定されている温度範囲を超
える危険性がある場合に出力を抑える方向へ動作するの
で、温度変化に対しても適宜な表示出力を保つことが出
来る。 【００６４】図１５は、図１３の各バンク＃０〜＃１５
と、相対輝度出力の関係を示した図、図１６は各バンク
における各階調と相対輝度の関係を示した図、図１７は
階調輝度特性の補正値を示す図である。 【００６５】図１３の各バンク＃０〜＃１５には、この
図１３に示すように最高輝度が高い順に＃０、＃１、・
・と記録されており、メモリ７２２には、測定結果や経
験則から事前に求めた、表示部７３の出力が図１６及び
図１７の様になるＡ／Ｄ変換器７１の設定値が記録され
る。次にカラー映像表示装置の各色毎の補正について説
明する。 【００６６】映像表示装置がカラー映像を出力するもの
である場合、色の三原色Ｒ，Ｇ，Ｂの発光素子毎にそれ
ぞれ系統が分かれているが、この場合Ｒ，Ｇ，Ｂの色の
各発光素子毎に発光特性が違ってくる。 【００６７】この色毎の発光特性の違いを補正する場
合、これまでのデジタル補正では、補正値に対して１階
調の幅が大きかったり、ガンマ特性の違いによって各色
毎に量子化ノイズの大きさにバラツキが出て、目標とす
る値に補正するのが困難であった。 【００６８】図１８は、カラー映像信号の補正を示す図
である。同図に於て９１が、Ｒ，Ｇ，Ｂ各色の補正前の
発光出力特性、９２が補正後の発光特性、９３が理想特
性を示す。 【００６９】同図９３に示すように本来Ｒ，Ｇ，Ｂ各色
の特性は全て同じで３つの特性は１つに重なるのが望ま
しい。しかし実際には、同図９１に示すように各出力系
統のデバイスや発光素子等の特性のバラツキ等によって
色ズレが生じてしまう。そしてこの色ずれした信号に対
して補正を行っても、同図９２に示すように、色ズレは
そのままの状態となる。 【００７０】図１９に本実施形態におけるカラー映像表
示装置を示す。同図のカラー映像表示装置は、映像を表
示する表示装置ユニット８２に入力されるＲ，Ｇ，Ｂ各
色の信号それぞれに対し、これまで説明した設定変更に
より量子化幅を変更可能なＡ／Ｄ変換ユニット８１Ｒ、
８１Ｂ、８１Ｇとこれらの設定を制御する表示装置制御
部８３を備える。 【００７１】この構成により、表示装置制御部８３はＡ
／Ｄ変換ユニット８１Ｒ、８１Ｂ、８１Ｇの設定を調節
して、Ｒ，Ｇ，Ｂ各色それぞれに対して補正を行う。こ
の時従来は補正を１階調単位でしか行えなかったのに対
して、Ａ／Ｄ変換器８３は設定値の変更によって微妙な
補正を行えるので、同一階調では各色の色度を揃えるこ
とが出来る。よってこのカラー映像表示装置は、色ずれ
を抑制したガンマ補正を行うことが出来、色の再現性を
向上させることが出来る。 【００７２】次に画像を表示する表示装置が複数系統に
分かれた映像表示装置の補正について説明する。映像表
示装置の表示部分が大きい場合や解像度を増す為に高精
細化する場合、１画面を複数系統に分割することが一般
的に行われている。 【００７３】この場合、１つのアナログ映像信号の入力
を複数の系統それぞれに分配して入力するが、各系統の
デバイスのばらつきによって、系統毎に画面から出力さ
れる色がずれてしまう。また、プロジェクタなどで構成
されるマルチスクリーンの場合ランプの発光色の誤差か
ら、各スクリーンの色度にずれが生じる。 【００７４】そこで、発光する素子と分配された映像信
号の誤差を補正し、できるだけ複数の系統のマルチ画面
の色ズレを抑制したいが、デジタル的な処理では１階調
の幅単位の補正しか出来ない。ＬＥＤ等の高輝度な素子
を使用する場合は、１階調の幅が誤差に対して絶対的に
大きく、更に液晶等の場合は一般に各色の量子化数６ビ
ット＝６４階調と表現階調数が少ない為に１階調の幅が
大きくなってしまうため、この誤差の補正を難しくして
いる。 【００７５】図２０に、この点を考慮した各画面の均一
性を図るマルチ画面構成の映像表示装置の構成例を示
す。同図の映像表示装置は１つの画面１０３を画面Ａ、
Ｂ、Ｃ、Ｄの４つに分割した場合の例で、分配器１０１
によって分配されたアナログ映像信号をデジタル変換
に、これまで説明した本実施形態に於ける設定変更によ
り量子化幅を変更可能なＡ／Ｄ変換ユニット１０２Ａ、
１０２Ｂ、１０２Ｃ、１０２Ｄを用い、これらのＡ／Ｄ
変換ユニット１０２を表示装置制御部１０４によってこ
れらの設定値を制御する。 【００７６】表示装置制御部１０４は、各Ａ／Ｄ変換ユ
ニット１０２の設定を調節することにより、分配された
各映像信号と画面Ａ、Ｂ、Ｃ、Ｄそれぞれの発光素子の
実際の発光の仕方の差を補正する。これにより、従来
は、Ａ／Ｄ変換器の１階調単位でしか補正が出来なかっ
たものを、各Ａ／Ｄ変換ユニット１０２の設定値を調節
することにより、微妙な補正を可能としている。 【００７７】 【発明の効果】本発明によれば、量子化の際の階調幅を
それぞれ任意の大きさにしたＡ／Ｄ変換を行うことが出
来る。 【００７８】またＡ／Ｄ変換時に生じる量子化ノイズを
コントロールすることが出来るので、入力信号の変化率
が大きい部分や入力信号の変化を細かく知りたい部分な
ど、任意の部分の変換を詳細に行うことが出来る。よっ
て同一の階調数のＡ／Ｄ変換器に比して、より詳細な変
換を行うことが出来る。 【００７９】更に外部から量子化幅を自由に変更するこ
とが出来る構成とすることにより、使用環境や状況に即
した変換を行うことが出来る。また変換処理を行う前
に、狙いどおりの変換が出来るように事前に調整する構
成とすることにより、より高精度で環境の変化に強い変
換を行うことが出来る。 【００８０】更に本発明によるＡ／Ｄ変換器を映像表示
装置に用いることによって、ノイズによるちらつきがよ
り低階調へシフトされるので、ちらつきを目立たなくす
ることができる。 【００８１】また、設置場所の環境照度等外部要因の変
化に対しても、常に最適な発光出力特性を持つ映像表示
装置を実現することが出来る。更に、従来のものより色
ムラを抑制したカラー映像表示装置を実現することが出
来る。 また、従来のものより各画面の特性の差を補正
することが出来、各画面の均一化を図ることが出来るマ
ルチ画面構成の映像表示装置を実現することが出来る。DETAILED DESCRIPTION OF THE INVENTION [0001] BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an analog signal
An A / D converter used for child conversion and an A / D converter
The present invention relates to a video display device that performs key correction. [0002] 2. Description of the Related Art At present, home appliances, audio, video, industrial
Equipment in all fields such as automatic control and measurement for digital
Signals that have previously been performed using analog signals
Signal processing is replacing digital signal processing
ing. [0003] In such a digitized device, an analog device is used.
Converts data input as log signals to digital signals
Then, processing such as processing and correction is performed. For example, in video equipment
Input video data of analog signals,
After converting to digital signals, the digital signal
Correction in the form of processing
Output to knit. [0004] Such analog signals are converted into digital signals.
The conversion is performed by an A / D converter provided inside the device.
ing. [0005] The A / D conversion is based on the reference voltage.
If the number of quantization bits is 8 bits, for example,
256 (= 2⁸) Divided into 256 voltage values (sample
Point) is the value closest to the analog input voltage value.
Used as a conversion value. Therefore, in the quantization process,
No matter how finely divided, the original analog signal
A difference, so-called quantization noise, appears. So once
Correction and processing of data after digital conversion
Of the original analog signal
The reproducibility may be significantly reduced. [0006] Also, the analog signal is converted to a digital signal.
In a device that performs signal processing after performing the A / D conversion,
The quantization width is equally spaced. But analog
When converting quantities, for all ranges within the reference voltage range
Are not of equal importance,
May require exact values. For example, in a full-color image display device, red,
A display element composed of three primary colors of green and blue is input and
The image is expressed by gradation control according to the video data
However, human eyes have lower brightness in the low gradation range (dark video).
High sensitivity to image formation, high gradation range (bright image)
The more the sensitivity tends to be lower. Therefore, one gradation
Full brightness due to high-luminance display element that increases the luminance difference
In the case of color image display devices, the amount is inconspicuous in the high gradation range
The flicker due to the digitization noise is noticeable in the low gradation range,
It causes quality deterioration. Also, per gradation
When the brightness difference of
Color change for each key is felt coarse, and sufficient color display is not possible
Cause. In view of the above problems, the present invention provides
A / D converter whose width can be freely set, this A / D converter
DISPLAY DEVICE USING A / D CONVERTER AND DATA CONVERSION METHOD
The task is to provide. [0009] A / D conversion according to the present invention
Is based on the assumption that the analog input signal is quantized,
The apparatus includes a quantization width determination unit and a quantization unit. [0010] The quantization width determining means is based on an external instruction.
Then, the size of each quantization width is determined. The quantization means is
The quantization width determining means determines the analog input signal.
Quantized with the set quantization width and output. With this configuration, an arbitrary quantization width can be externally set.
Can be set, and the quantization means
Since the input signal is quantized, the analog
Each quantization width can be set appropriately based on the type and characteristics of the input signal.
The size can be quantized. An image table using the A / D converter of the present invention.
The display device quantizes the analog input signal and outputs it to the display means.
It is assumed that power is applied. This video display device
Determine the quantization width based on the display characteristics of the stage, and
Data conversion can be performed depending on the data width. [0013] Further, the image display device may include a plurality of analog signals.
When handling signals for color video consisting of
Is composed of multiple systems, each of the above quantization width determination
Setting means and quantization means should be provided for each signal and for each system.
Can be used to compensate for differences between signals and systems.
I can do it. [0014] DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below.
Will be explained. The A / D converter according to the present invention has a quantization width of
Do not make it even and hold wide and narrow parts as necessary.
In addition, coarse quantization and fine quantization
It is characterized by being able to filter. Also this quantum
Can be changed freely by external signal
are doing. A / D conversion with arbitrary gradation can be performed
A / D conversion with an arbitrary gradation
Can be performed, and the quantization noise can be reduced.
In addition, data loss can be prevented. The following description is based on the A / D conversion according to the present invention.
As one embodiment of the device, a flash type (all parallel type), a direct type
A parallel type and successive approximation type A / D converter will be described as an example.
However, the present invention is not limited to these, and other voltage comparison
It may be configured as a system A / D converter. FIG. 1 shows a flash type in this embodiment.
It is a block diagram of an A / D converter. A / D converter of FIG.
1 is a voltage setting device 11, a comparator 12, a latch 13, and an
An encoder 14 is provided. The voltage setting unit 11 supplies the voltage to the comparator 12
This is to generate setting voltages for the number of gradations. General
In a rush type A / D converter, this voltage setting device 11
The set voltage value output from the
Reference value V_RT~ Lower reference value V_RBRange (full scale)
It is generated at equal intervals for each tonal number.
The D converter 1 has an externally input address specification 16.
(S bit)
To any value specified by the pressure setting data 17 (T bit)
Can be set. The details of this point will be described later.
I do. The comparator 12 includes a plurality of comparators.
The analog input signal 15 and the set voltage
The result of comparison with is output. In the comparator 12, the voltage setting device 1
1 and the analog input signal 15
And the comparator with the input voltage higher than the set voltage
1 and the comparator with the smaller input voltage.
Output 0. Of the output of the comparator 12,
Find the voltage value of the input signal from the transition from 0 to 1
I will. The latch 13 adjusts the output timing.
The output of the comparator 12 is latched by a latch for
Output to the coder 14. The encoder 14 includes a latch 13
The output value of a common binary code or gray code
To digital code. FIG. 2 shows the power supply of the flash A / D converter 1.
FIG. 3 is a diagram showing a pressure setting device 11 and a comparator 12 in detail.
You. In the figure, a voltage setting unit 11 is provided with an address decode.
21 and n + 1 resistors 22-0 to 22-n (quantization
N = 2 when the number is 8 bits⁸-1 = 255)
ing. These resistors 22-0 to 22-n are connected in series.
Constructing a resistance ladder, full scale (V_RT~ V_RBThis)
To supply voltage to each comparator by dividing the voltage by the resistance ladder
Generating voltage. Each resistor 2 constituting the resistance ladder
2 is ΔZ_k(K = 0 to n), the set voltage V
_kIs V_k= (ΔZ₀+ ・ ・ + ΔZ_k) / (ΔZ₀+ ・ ・ ＋ Δ
Z_n) × (V_RT-V_RB) Becomes This set voltage V₀~ V_nComposes the comparator 12.
Are supplied to the respective comparators 22-0 to 22-n.
You. The resistor 22 that constitutes the resistance ladder indicates the resistance value
A variable resistor or electronic volume that can be changed by a signal
And the resistance value Δ of each resistor 22-k.
Z_k, And the associated set voltage V_kAddressing
16 and the voltage setting data 17
Rukoto can. The address decode 21 is a
Decode the specified address specification 16 and specify the address
16 for one resistor 22 designated by
Output the cable signal 24 and input the voltage setting data 17
Enable. When the enable signal 24 is
The arrester 22 determines its own resistance value based on the voltage setting data 17.
Change the value to FIG. 3 shows the configuration of the A / D converter 1 shown in FIG.
It is a figure showing the concept of the set value of a constant voltage. As shown in the figure
The set voltage V output from the voltage setting device 11_kAnd its
Set voltage V before and after_{k + 1}And V_k-1The difference between
Resistance value ΔZ_kAnd ΔZ_{k + 1}It is calculated in comparison with. Therefore
If the resistance value is smaller than the other parts,
The change in the constant voltage becomes smaller, and the quantization width becomes smaller. vice versa
If this resistance value is made larger than the other parts, the quantization width becomes wider.
It becomes. As described above, the A / D converter is constructed by the voltage comparison method.
If this is done, set the set voltage to an arbitrary value, that is,
The resistance value ΔZ of the resistor 22_kTo any value
Thus, the quantization width can be freely changed. FIG. 4 shows an A / D converter according to the present embodiment.
It is a configuration example in the case of realizing by a column type method. Same figure
In the configuration, the A / D converter includes the buffer 42 and the 5-bit
A / D converter 43, adder 44, D / A
Converter 45, 4-bit flash A / D converter 4
6, an adder 47 and a latch 48. The serial / parallel A / D converter performs conversion in a plurality of stages.
Each conversion is performed by flash type etc.
High-speed A / D converter and digitally converts the result
In this method, the final conversion result is obtained by combining these. FIG. 3 shows an example of an 8-bit A / D converter.
Conversion is performed in two stages of 5 bits and 3 lower bits
I have. In the figure, first, to obtain the output of the upper 5 bits
The analog input signal 15 via the buffer 42 to A /
The result of conversion by the D converter 43 is roughly converted to the upper 5 bits.
obtain. Next, in order to obtain data for the lower three bits, A /
The output of the D converter 43 is D / A converted by the D / A converter 45.
To an analog signal, and this is analyzed by an adder 44.
A / D converter 4
Converted by 5. Then, conversion of the A / D converter 43
Error correction between the result and the conversion result of the A / D converter 45 is performed.
The MSB of the A / D converter 46 is converted to an A / D
It is input together with the conversion result of the converter 43. And adder 4
7 and the conversion result of the A / D converter 43 and b
it0-4, the conversion result of the A / D converter 46 is bit5-
7 is input to the latch 48 and converted from the latch 48.
Output as result. In the serial / parallel A / D converter shown in FIG.
In addition, the A / D converters 43 and 46 have the actual configuration shown in FIG.
Using the flash A / D converter of the embodiment, this A / D
Address designation and voltage setting for converters 43 and 46
The setting voltage from the outside by inputting the application data
This allows the quantization width to be changed freely.
I can do it. Next, the A / D converter of this embodiment is successively compared.
An example in the case of realizing by a method is shown. FIG.
A / D converter is realized by successive approximation type
This is an example of the configuration in the case in which there is an error. In the configuration shown in FIG.
Are a comparator 52, a D / A converter 53, and a shift register.
The control unit 54 includes a register and an output register.
Is done. The successive approximation type system uses an analog input signal 5
1 and the output of the D / A converter 53 by the comparator 52.
And compared, the error between both was within ± 0.5 LSB
Sometimes, the control unit 54 changes the status of the BUSY signal.
And the digital signal supplied to the D / A converter 53.
Output the total value as the conversion result. An A / D converter of the successive approximation type as described above.
, The conversion width of the D / A converter 53 can be freely
By making it possible to change according to these instructions, A /
A configuration in which the quantization width of D conversion can be freely changed has been proposed.
come. The D / A converter 53 may have various configurations.
However, for example, D / A conversion of a weight current addition type or a ladder resistance type
When configured as a heat exchanger, it is used for weight resistance and ladder resistance.
The resistance value is changed by an external instruction signal
An external variable resistor and electronic volume
Configuration in which the resistance value of this resistor can be changed by a control signal
Can be realized. FIG. 6 shows another embodiment of the A / D converter according to the present embodiment.
It is a figure showing a state. As shown in FIG.
The D / D converter 61 includes the A / D converter described above.
A feedback adjuster 63 is provided in addition to the A / D converter 62 corresponding to
Configuration. The A / D converter described so far is
External control depending on the characteristics and use of analog input signals
Was used to change the quantization width.
Changes the quantization width from outside the A / D converter of this embodiment
Utilizing the features that can be used, the input signal
Added a function to adjust so that it is converted to a conversion value accurately.
It is. The feedback adjustment unit 63 shown in FIG.
And generates an analog sample signal to generate an A / D converter
62 is input as an analog input signal, and the sample signal is
Expected value at the time of A / D conversion and output from A / D converter 62
The actual conversion result is compared with the
The designation and voltage setting data are input to the A / D converter 62.
Fine-tune the set voltage by A / D conversion of the sample signal again
Input to the section 62. This process is performed when the difference between the
Repeat until it is within the box.
Change the status of the USY signal to complete the initial processing.
To the outside that A / D conversion is possible
You. After performing the initial adjustment processing, the analog input signal is set to A
By performing the A / D conversion, the A / D converter 61
Achieves high-performance A / D conversion within the trolled error range
You can do it. Further, the A / D converter 61 has a temperature
Changes in the electrical characteristics of the device due to temperature changes
Also absorbs this change by readjustment by the feedback adjustment unit 63
The ability to withstand environmental changes.
Wait. As described above, the structure including the feedback adjusting unit 62 shown in FIG.
The A / D converter 61 is different from the other A / D converters described so far.
By changing the set voltage like a / D converter
A / D conversion is not performed by the equalization width of
Normalized equalizing width by adjusting
Can be used as an A / D converter. And this
In this case, A
The effect that a / D converter can be realized is obtained. This
In FIG. 6, the feedback control is performed to specify the set voltage from outside.
For addressing and voltage setting input to the regulator 63
No data is needed. Further, without making the quantization width uniform, an arbitrary gradation can be obtained.
In the case of having a configuration with this, this feedback adjustment unit is provided,
To adjust in advance so that the desired conversion can be performed
Therefore, more accurate conversion can be realized. Another form of the A / D converter according to the present embodiment
As a state, as a low-cost version of the configuration, on the contrary, fixed resistor to resistor
May be used. In this case, convert
The best quantization width for the type of analog signal and intended use
State is determined in advance, and the maximum
In order to output a good setting voltage,
Construct a voltage setting device with resistors with the optimum value obtained from experience
You. Next, A / according to the present embodiment described so far.
Used as a correction circuit of a video display device as an example of using a D converter
Will be described. The A / D converter of the present embodiment is as follows.
Only used to convert analog signals for video as described below.
Other information such as audio signals and measurement values of measuring instruments.
The A / D conversion of the analog signal also applies to the video signal described below.
Can be used as in the case. In the correction circuit of this video display device,
Light emitting element itself constituting the display unit of the image display device;
Gray scale of the control circuit inside the display unit
Perform the correction calculation in consideration of the characteristics in advance, and
The set voltage for quantizing the input analog signal
Set with a degree of freedom. Thereby, the light emitting element
To make the light emission output characteristics have linearity. Also human eye characteristics
In the low gradation range, reduce the quantization width to
And increase the gradation difference as it goes to the high gradation range.
Perform quantization. As a result, flicker due to noise
Shifting to lower gradations makes flicker less noticeable
can do. FIG. 7 shows a system of the video display device of the present embodiment.
FIG. The image display device shown in FIG.
Exchanger 71, display device control unit 72, display unit 73, and sensor
A portion 74 is provided. The A / D converter 71 corresponds to the embodiment shown in FIG.
Device equivalent to the flash type A / D converter 1
The voltage setting unit 711, the comparator 712, and the
713 and an encoder 714. The display device controller 72 receives an input from the sensor 74.
A correction operation is performed based on the input data, and A /
By controlling the D converter 71, the image data is corrected.
CPU 721, memory 722 and unit system
The control section / adjustment function control section 723 is provided. The CPU 721 receives data from the sensor unit 74.
Data, etc., by specifying the bank and address
A / D conversion from the set voltage value stored in the memory 722
The setting voltage to be set in the converter 71 is selected. Memory 722
Externally sets each set value optimized in advance according to the light emission characteristics.
Recorded separately in banks for each requirement such as environmental conditions
In response to the bank designation (U bit) from the CPU 721,
The corresponding bank is selected, and
From the bank to set the A / D converter 71
Pressure V_k(K = 0 to n) is selected and data for voltage setting
(T bit) is output to the A / D converter 71. System
The control unit / adjustment function control unit 723 sends the A / D converter 71
While rearranging output data, etc.,
The signal is converted by the A / D converter while controlling the display 73.
The obtained digital value is output to the display unit 73. The display unit 73 includes a driver and the like.
Output control unit 731 and LED, LCD, DMD, etc.
It comprises a light emitting element 732 forming a display screen. C
The sensor unit 74 controls the illuminance of the place where the video display is installed.
The illuminance sensor 741 to be measured and the temperature in the video display are measured.
The display characteristics of the display unit 73 such as the temperature sensor 742.
Display device control consisting of sensors that measure external elements
Illuminance and temperature data are input to the unit 72. FIG. 7 shows a flash type A / D converter.
However, the image display device of the present embodiment is
A configuration using another A / D converter such as a column type may be used. Less than
The operation of the video display device shown in FIG. 7 will be described below. First, the display output characteristics of the display unit 73 and the temperature
And its change due to external factors such as illumination and illuminance
Therefore, check in advance. Next, it is input to the video display device
Which input level (voltage value) of the video input signal has been reached
At this time, the A / D converter 71 uses a digital code indicating which gradation
Is determined by the number of resolutions of the A / D converter 71 (8 bits).
2⁸= 256 gradations)
Each set voltage to the voltage setter 711 is obtained. FIG. 8 shows the input level of the input signal and the A / D conversion.
3 shows the relationship between the set voltages of the converter 71. In the figure, the table
The upper reference value V_RTAnd subgroups
Reference value V_RBThe amount of input data within the range between
It is determined whether or not to quantize by the quantization width, and the corresponding voltage setting unit 71
The resistance value ΔZ of 1₁~ ΔZ_n(N = 2^S). This
Free quantization of digital value with S-bit resolution like
By setting the width of the display unit 73,
A degree of freedom can be given to the kale characteristics. The output characteristics depend on the illuminance and the
If it changes due to external conditions such as the temperature inside the video display device,
Memory 722 based on the conditions under which the video display device is used
(2 when bank designation bit = U)^UVan
H), the resistance ΔZ optimally corrected under each external condition₁~
ΔZ_nIs stored in the memory 72. At this time, set the voltage
Address to each resistor for the detector 711 and the pair in the memory.
So that the address where the corresponding value is stored is the same
The address of the memory 72 is allocated. This allows the set voltage
If a specific resistance value of the detector 711 is set, C
PU 721 is the same for memory 722 and the voltage setter.
By specifying one address (however, the lower S bit
Value ΔZ₁~ ΔZ_nThe upper U bit is used to specify
It is used to designate a bank for the memory 722. Do
I can do it. In this configuration, the CPU 721
Optimum setting value storage based on the data from the sub-unit 74
The addresses that are assigned to the
By setting, the T video read from the memory 722 is
Digital data that controls the electronic volume of the
Is input to the / D converter 71 and is set by the voltage setting device 711.
The value is set. As a result, the display device control section 72
Memory 7 based on data such as temperature and illuminance from unit 74
22 and specify the correction data in that bank.
The A / D converter 71 is read by sequentially specifying the address.
By changing the setting, it is possible to
On the other hand, the display unit 73 can optimize the light emission output.
Wear. Next, referring to FIGS.
The correction calculation method and the procedure thereof will be described. FIG.
9 is a diagram illustrating output characteristics of the display unit 73. FIG. Quantization with equal quantization width which is usually performed
The horizontal axis (X) and the corresponding digital data
When the vertical axis (Y) represents the light emission output characteristic, the output of the display 73
The characteristic is an equation as shown in FIG. Y = AX^B... It is known that there is a relationship. FIG. 10 shows the correction by the display device controller 72.
The output characteristic of the A / D converter 71 after adding the operation result is shown.
FIG. Any arbitrary gradation X₁(Integer) multiplier B
₁Is, from the formula: B₁= (LogY₁-LogA) / logX₁...
Becomes This multiplier B₁To correct B_TwoTo B_Two= 1 / B₁
Then the correction value Z₁Is Z₁= CX₁ ^B2... Becomes Based on this formula, X₁, ..., X_nThe value of
Each correction value Z₁, Z _Two, ... Z_n(N: integer)
As shown in FIG. 10, the correction values for all gradations are aligned.
U. FIG. 11 shows the final emission output characteristics after correction.
FIG. FIG. 11 shows the analog input signal on the horizontal axis.
The vertical axis indicates the emission output characteristics of the display unit 73 with respect to the input value.
It is something. As shown in FIG.
Input signal corrected value Z₁, Z_Two, ..., Z_nAnd luminescence
Output characteristics Y₁, Y_Two, ..., Y_nThe relationship is log-log
Characteristic is low, and the gradation difference is small in the low gradation range.
In addition, the higher the gradation, the larger the gradation difference. This correction value Z₁, ..., Z_nCorrection gradation
ΔZ which is the difference_n(= Z_n-Z_n-1), ΔZ_n-1, ...
., ΔZ₁Is encoded into digital data and
Used for the voltage setting value of the A / D converter 73. This way
Setting voltage and digital data by the number of resolutions
And determine this value between each resolution (between gradations).
Voltage (quantization width). As a result, the A / D converter 71
The digital data after D conversion has the characteristics shown in FIG.
The display unit 73 finally has the light emission characteristics shown in FIG.
Will be obtained. Also, the characteristics of the input analog signal
Light emission characteristics may change due to adjustment functions such as output side dimming.
Also, by using the correction value obtained by this method,
The display unit 73 always displays images with optimal output
Can be done. FIG. 12 is set in the memory 722
FIG. 4 is a diagram showing an example of a set value for an A / D converter 71. In the case of the figure, the A / D converter 71 has 8 bits.
And a voltage setting device 711
The output voltage setting data is ΔZ₀~ ΔZ_FFUp to 25
6 memorized. The memory 722 is for setting the 256
Data ΔZ₀~ ΔZ_FF16 sets of banks # 0 to # 15
The upper U bit from the CPU 721 (in FIG.
Is 4 bits)
One of them is selected. This setting data ΔZ₀~ Δ
Z_FFDesignates a set voltage to be set by the A / D converter 71
To the address specified by the CPU 721 when
Is recorded, for example, ΔZ₀Setting value for is lower
An 8-bit address is stored at the location 00H.
The CPU 721 specifies the bank with the upper U bit, and
Data ΔZ for voltage setting in the bank with S bits₀~
ΔZ_FFIs selected and the A / D converter 71
Is output. The voltage setting device uses this data to determine
Change the resistance value of the addressed position from 21 and output
Adjust the power voltage. FIG. 13 shows the relationship between the ambient illuminance and FIG.
FIG. 11 is an explanatory diagram in a case where 16 banks # 0 to # 15 are switched.
is there. The image display device of FIG.
Based on the measured environmental illuminance of the installation location,
Select one of the banks # 0 to # 15 and change the A / D
Is set in the switch 71. In the case of the figure, the display unit at the time of bank # 0
When the display output of the 73 is set to 100%, the bank #
1 for 82.25%, Bank # 2 for 69.93%,
The setting data output from the display unit 73 is not recorded.
You. The image display device performs measurement using an illuminometer 741.
When the result is between 8000 (lx) and 7000 (lx)
Of bank # 0, 7000 (lx) to 600 (lx)
Time is best for bank # 1, ... and current brightness
Select a possible output pattern from 16 types and select A /
It is set in the D converter 71. The relationship between the environmental illuminance and the output pattern is arbitrary.
Can be set to Ambient illuminance (lx) = (output (luminance cd / m^Two) × π / board
Surface reflection count) x (1 / required minimum contrast) Determined by For example, in the case of bank # 15 in FIG.
If the output is 5000 × 17.78%, the board reflection count is
0.2, when the required minimum contrast is 100,
From the corresponding environmental illuminance range of 139.6 (lx) to 0
Decide to be ~ 140 (lx). FIG. 14 is a flowchart showing the processing by temperature monitoring.
It is a chart. In the processing of FIG.
Inside, the maximum output to bank # 0 as shown in FIG.
The hour value, bank # 1, bank # 2,.
82.25%, 69.93% ...
It is assumed that Also, as the initial state from environmental illumination etc.
It is assumed that bank # 1 has been set. In the video display device, the thermometer 742 is operated during operation.
Monitor the temperature inside the device. Van as initial state
In the state where the mark # 1 is set, the thermometer 742
A warning is issued when the measured value reaches 60 degrees (step
S1). As a result, the CPU 721 sets the bank to, for example, two stages.
Downgrade and change the setting of A / D converter 71 to bank # 3
To lower the output (step S2). Tens of minutes in this state
Wait for a change in the state, and if the 60 degree warning is not issued again
(Step S3, No), switch the bank of the set voltage
The output is increased (step S4). Also, a 60 degree warning again
Is displayed (step S3, YES),
Lower the bank by two steps and change the setting to bank # 5
Reduce power. Thereafter, steps S5 to S7 and a 60-degree warning
Is output, the bank is switched to lower the output and a warning is issued.
If not, control to increase the output is performed. This action causes
Therefore, the image display device exceeds the preset temperature range.
Work in a direction to reduce output when there is a risk of
It is possible to maintain an appropriate display output even with temperature changes.
come. FIG. 15 shows each of banks # 0 to # 15 in FIG.
FIG. 16 shows the relationship between the relative luminance output and FIG.
FIG. 17 shows the relationship between each gradation and relative luminance in FIG.
FIG. 7 is a diagram illustrating correction values of gradation / luminance characteristics. Each of the banks # 0 to # 15 in FIG.
As shown in FIG. 13, # 0, # 1,.
Is recorded in the memory 722, and the measurement results and
The output of the display unit 73 obtained in advance from the empirical rules is shown in FIG.
The set values of the A / D converter 71 as shown in FIG.
You. Next, the correction for each color of the color image display device is explained.
I will tell. What the image display device outputs a color image
, The light emitting elements of the three primary colors R, G, B
Each system is divided. In this case, the colors of R, G, B
Light-emitting characteristics differ for each light-emitting element. When correcting the difference in light emission characteristics for each color,
In the conventional digital correction, the correction value
Each color may have a wide range of tones or a difference in gamma characteristics.
Every time the quantization noise fluctuates,
It was difficult to correct the value. FIG. 18 is a diagram showing correction of a color video signal.
It is. In the figure, reference numeral 91 denotes an R, G, B color before correction.
Emission output characteristics, 92: emission characteristics after correction, 93: ideal characteristics
Shows sex. As shown in FIG. 93, R, G, and B
Characteristics are the same, and it is desirable that the three characteristics overlap.
New However, actually, as shown in FIG.
Characteristics of devices and light emitting elements
Color shift occurs. And this color-shifted signal
92, the color misregistration does not change as shown in FIG.
It remains as it is. FIG. 19 shows a color video table according to the present embodiment.
1 shows a display device. The color image display device shown in FIG.
R, G, B input to the display unit 82 shown in FIG.
For each of the color signals, change the settings described above.
A / D conversion unit 81R capable of changing the quantization width more,
81B, 81G and display device control for controlling these settings
A part 83 is provided. With this configuration, the display device control unit 83
Adjust the settings of the / D conversion units 81R, 81B, 81G
Then, correction is performed for each of the R, G, and B colors. This
In the past, the correction could be done only in one gradation unit,
Then, the A / D converter 83 is delicate by changing the set value.
Since the correction can be performed, the chromaticity of each color must be
Can be. Therefore, this color image display device
Gamma correction with reduced color
Can be improved. Next, display devices for displaying images are divided into a plurality of systems.
The correction of the divided video display device will be described. Video table
If the display area of the display device is large or if the resolution is
When thinning, it is common to divide one screen into multiple systems
It is being done. In this case, the input of one analog video signal
Is distributed to each of multiple systems and input.
Output from the screen for each system due to device variation
Colors are shifted. It also consists of a projector
Is the error in the color of the emitted light of the lamp
Therefore, the chromaticity of each screen is shifted. Therefore, the light emitting element and the distributed video signal
Signal errors are corrected, and multiple screens of multiple systems as much as possible
Want to suppress color misregistration, but in digital processing, one gradation
Can only be corrected in width units. High-brightness elements such as LEDs
When using, the width of one gradation is absolutely
In the case of a liquid crystal or the like, the quantization number of each color is generally 6 bits.
Since the number of expression gradations is small, ie, 64 gradations, the width of one gradation
It would be difficult to correct this error
I have. FIG. 20 shows the uniformity of each screen considering this point.
An example of the configuration of a video display device with a multi-screen configuration
You. The image display device of FIG.
In an example in which the image is divided into four, B, C, and D, the distributor 101
Conversion of analog video signal distributed by
In addition, the setting change in the present embodiment described above
A / D conversion unit 102A capable of changing the quantization width
102B, 102C, and 102D, and these A / D
The conversion unit 102 is controlled by the display device control unit 104.
Control these settings. The display device control unit 104 controls each A / D conversion unit.
By adjusting the settings of the knit 102, the dispensed
Each video signal and the light emitting element of each of screens A, B, C, and D
The difference in the actual light emission method is corrected. As a result,
Can be corrected only in one gradation unit of A / D converter
And adjust the set value of each A / D conversion unit 102
By doing so, subtle correction is possible. [0077] According to the present invention, the gradation width at the time of quantization is reduced.
A / D conversion of any size can be performed.
come. The quantization noise generated at the time of A / D conversion is
Controllable rate of change of input signal
Are large or where you want to know the changes in the input signal in detail.
The conversion of any part can be performed in detail. Yo
More detailed conversion than an A / D converter with the same number of gradations.
Can be exchanged. Further, the quantization width can be freely changed from outside.
By adopting a configuration that allows
Conversion can be performed. Before performing the conversion process
In advance, make adjustments in advance so that the desired conversion can be performed.
By adopting this configuration, it is more accurate and
Can be exchanged. Further, an A / D converter according to the present invention is displayed on an image.
By using the device, flicker due to noise is reduced.
Less flicker, making flicker less noticeable
Can be In addition, changes in external factors such as environmental illuminance at the installation location
Video display with optimal light emission output characteristics
The device can be realized. In addition, more colors than conventional
It has never been possible to realize a color video display device with reduced unevenness.
come. In addition, the difference in the characteristics of each screen is corrected from the conventional one.
That can make each screen uniform.
An image display device having a multi-screen configuration can be realized.

【図面の簡単な説明】 【図１】本実施形態におけるフラッシュ型Ａ／Ｄ変換器
のブロック図である。 【図２】図１のフラッシュ型Ａ／Ｄ変換器の電圧設定器
及び比較器部分を詳細に示した図である。 【図３】設定電圧の設定値の概念を示す図である。 【図４】本実施形態のＡ／Ｄ変換器を直並列型の方式に
よって実現した場合の構成例を示す図である。 【図５】本実施形態のＡ／Ｄ変換器を逐次比較型の方式
によって実現した場合の構成例を示す図である。 【図６】帰還調整器を備えるＡ／Ｄ変換器の構成を示す
図である。 【図７】本実施形態の映像表示装置のシステムブロック
図である。 【図８】入力信号の入力レベルとＡ／Ｄ変換器の設定電
圧の関係を示す図である。 【図９】表示部の出力特性を示す図である。 【図１０】補正演算結果を加えた後のＡ／Ｄ変換器の出
力特性を示す図である。 【図１１】補正後の最終的発光出力特性を示す図であ
る。 【図１２】メモリ内に設定されているＡ／Ｄ変換器に対
する設定値の例を示す図である。 【図１３】環境照度によってバンクを切替える場合の説
明図である。 【図１４】温度監視による処理を示すフローチャートで
ある。 【図１５】各バンクと相対輝度出力の関係を示した図で
ある。 【図１６】各バンクにおける各階調と相対輝度の関係を
示した図である。 【図１７】階調輝度特性の補正値を示す図である。 【図１８】カラー映像信号の補正を示す図である。 【図１９】本実施形態に於けるカラー映像表示装置の構
成を示すブロック図である。 【図２０】本実施形態に於けるマルチ画面構成の映像表
示装置の構成例を示す図である。 【符号の説明】 １、６１、７１ Ａ／Ｄ変換器 １１、７１１ 電圧設定器 １２、７１２ 比較器 １３、７１３ ラッチ １４、７１４ エンコーダ １５、４１、５１ アナログ入力信号 １６ アドレス指定 １７ 電圧設定用データ ４２ バッファ ４３、４６ フラッシュ型Ａ／Ｄ変換器 ４４ 加算器 ４５ Ｄ／Ａ変換器 ４７ アダー ４８ラッチ ５２ コンパレータ ５３ Ｄ／Ａ変換器 ５４ 制御ユニット ６２ Ａ／Ｄ変換部 ６３ 帰還調整部 ７２ 表示装置制御部 ７３ 表示部 ７４センサ部 ７２１ ＣＰＵ ７２２ メモリ ７２３ ユニット制御部／調整機能制御部 ７３１ 出力制御部 ７３２ 発光素子 ７４１ 照度センサ ７４２ 温度センサBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of a flash A / D converter according to an embodiment. FIG. 2 is a diagram showing a voltage setter and a comparator part of the flash A / D converter of FIG. 1 in detail. FIG. 3 is a diagram illustrating a concept of a set value of a set voltage. FIG. 4 is a diagram illustrating a configuration example when the A / D converter according to the present embodiment is realized by a series-parallel type system; FIG. 5 is a diagram illustrating a configuration example when the A / D converter according to the present embodiment is realized by a successive approximation type method; FIG. 6 is a diagram illustrating a configuration of an A / D converter including a feedback adjuster. FIG. 7 is a system block diagram of the video display device of the present embodiment. FIG. 8 is a diagram showing a relationship between an input level of an input signal and a set voltage of an A / D converter. FIG. 9 is a diagram illustrating output characteristics of a display unit. FIG. 10 is a diagram illustrating output characteristics of an A / D converter after a correction operation result is added. FIG. 11 is a diagram showing final light emission output characteristics after correction. FIG. 12 is a diagram illustrating an example of a set value for an A / D converter set in a memory. FIG. 13 is an explanatory diagram in the case of switching banks according to environmental illuminance. FIG. 14 is a flowchart showing processing by temperature monitoring. FIG. 15 is a diagram showing a relationship between each bank and a relative luminance output. FIG. 16 is a diagram showing a relationship between each gradation and relative luminance in each bank. FIG. 17 is a diagram showing a correction value of a gradation luminance characteristic. FIG. 18 is a diagram illustrating correction of a color video signal. FIG. 19 is a block diagram illustrating a configuration of a color video display device according to the present embodiment. FIG. 20 is a diagram illustrating a configuration example of a video display device having a multi-screen configuration according to the present embodiment. [Description of Signs] 1, 61, 71 A / D converter 11, 711 Voltage setting unit 12, 712 Comparator 13, 713 Latch 14, 714 Encoder 15, 41, 51 Analog input signal 16 Address designation 17 Voltage setting data 42 Buffer 43, 46 Flash A / D Converter 44 Adder 45 D / A Converter 47 Adder 48 Latch 52 Comparator 53 D / A Converter 54 Control Unit 62 A / D Converter 63 Feedback Adjuster 72 Display Device Control Unit 73 display unit 74 sensor unit 721 CPU 722 memory 723 unit control unit / adjustment function control unit 731 output control unit 732 light emitting element 741 illuminance sensor 742 temperature sensor

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ Ｈ０３Ｍ 1/18 Ｈ０３Ｍ 1/18 1/38 1/38 Ｈ０４Ｎ 5/14 Ｈ０４Ｎ 5/14 Ｚ 9/69 9/69 (56)参考文献 特開 平４−150227（ＪＰ，Ａ) 特開 平１−144821（ＪＰ，Ａ) 特開 平２−17725（ＪＰ，Ａ) 特開 平４−329713（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03M 1/00 - 1/88 H04N 5/14 H04N 9/69 G09G 5/00 510 G09G 5/00 550 ────────────────────────────────────────────────── ─── Continued on the front page (51) Int.Cl. ⁷ Identification code FI H03M 1/18 H03M 1/18 1/38 1/38 H04N 5/14 H04N 5/14 Z 9/69 9/69 (56) References JP-A-4-150227 (JP, A) JP-A-1-144821 (JP, A) JP-A-2-17725 (JP, A) JP-A-4-329713 (JP, A) (58) Survey Field (Int.Cl. ⁷ , DB name) H03M 1/00-1/88 H04N 5/14 H04N 9/69 G09G 5/00 510 G09G 5/00 550

Claims (1)

(57)【特許請求の範囲】 【請求項１】 アナログ入力信号を量子化して表示手段
に出力する映像表示装置において、前記映像表示装置が設置されている場所の照度と当該映
像表示装置内の温度の 変化を監視して出力するセンサ手
段と、 前記表示手段の表示特性及び前記センサ手段の出力に基
づいて、各量子化幅の大きさを決定する量子化幅決定手
段と、 前記アナログ入力信号を、前記量子化幅決定手段が決定
した量子化幅で量子化して出力する量子化手段と、前記各量子化幅の大きさに対する指示を複数組記憶する
メモリ手段と を備え、 前記量子化幅決定手段は、前記表示手段の表示特性及び
前記センサ手段の出力に基づいて前記メモリ手段に記憶
されている指示の内の１つを選択して粗く量子化したい
ところを広く、細かく量子化したいところを狭く前記各
量子化幅の大きさを決定することを特徴とする 映像表示
装置。(57) [Claim 1] In a video display device which quantizes an analog input signal and outputs the same to a display means, the illuminance at the place where the video display device is installed and the image quality are displayed.
Sensor means for monitoring and outputting a change in temperature in the image display device ; andquantization width determination means for determining the size of each quantization width based on the display characteristics of the display means and the output of the sensor means. A plurality of sets of quantization means for quantizing the analog input signal with the quantization width determined by the quantization width determination means and outputting the same, and instructions for the magnitude of each quantization width.
And a memory unit , wherein the quantization width determination unit includes a display characteristic of the display unit and
Stored in the memory means based on the output of the sensor means
Want to coarsely quantize by selecting one of the indicated instructions
Each part of the above is narrowed where the quantization is desired
An image display device for determining a size of a quantization width .