JP3501305B2 - 相互接続制御装置及び方法 - Google Patents

相互接続制御装置及び方法

Info

Publication number
JP3501305B2
JP3501305B2 JP20155594A JP20155594A JP3501305B2 JP 3501305 B2 JP3501305 B2 JP 3501305B2 JP 20155594 A JP20155594 A JP 20155594A JP 20155594 A JP20155594 A JP 20155594A JP 3501305 B2 JP3501305 B2 JP 3501305B2
Authority
JP
Japan
Prior art keywords
node
packet
channel
data packet
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP20155594A
Other languages
English (en)
Other versions
JPH07170258A (ja
Inventor
アンドレアス・ジイ・ノワツィク
マイケル・ダブリュ・パーキン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sun Microsystems Inc
Original Assignee
Sun Microsystems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sun Microsystems Inc filed Critical Sun Microsystems Inc
Publication of JPH07170258A publication Critical patent/JPH07170258A/ja
Application granted granted Critical
Publication of JP3501305B2 publication Critical patent/JP3501305B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/173—Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356—Indirect interconnection networks
    • G06F15/17368—Indirect interconnection networks non hierarchical topologies
    • G06F15/17381—Two dimensional, e.g. mesh, torus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Small-Scale Networks (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般にコンピュータ間の
通信に関し、特に任意に組み合わせたコンピュータネッ
トワークで使用する二地点間相互接続通信技術に関す
る。
【０００２】
【従来の技術】コンピュータ技術の発展は、巨大な部屋
サイズの真空管の集合体から何百万もの微細なトランジ
スタでサポートされたデスクトップあるいは手持ちサイ
ズのマシンまで進展を見てきた。この発展の大部分を通
し、焦点は単一の自動マシンの能力と速度を増大するこ
とに当てられてきた。そしてそれにより膨大な計算、デ
ータ処理能力を有する今日のスタンドアロンマシンがも
たらされた。
【０００３】コンピュータ分野では比較的最近、１つ以
上のコンピュータステーションでデータを共有すること
に努力が向けられてきている。更に単一のコンピュータ
で複数のプロセッサを使用して単一マシンの速度と能力
を増大することに努力が向けられてきている。
【０００４】現在の研究は、上記の試みを組み合わせて
複数のスタンドアロンマシンからなる強力なコンピュー
タシステムをもたらすことに向けられている。一時、高
速ローカルエリアネットワークを用いて多数のコンピュ
ータをリンクし複数の自動装置間のデータ転送を容易に
していた。最近のオフィスはそのようなネットワークを
用いて文書の使用を増大させずに利用者間の情報の移動
を大きく増大させている。同様にそのようなネットワー
クは共通に討議するための電子メールの形及び公共フォ
ーラムを提供してネットワーク利用者間の別の通信メカ
ニズムを提供している。
【０００５】効率的な通信プロトコルを利用したネット
ワークは、データ共有と分散共有メモリシステム（ＤＳ
Ｍ）の概念の実現の両方に使用することができる。デー
タを共有する必要性を動機とするローカルエリアネット
ワークとは異なり、ＤＳＭは複数のプロセッサを１つの
大きなシステムに組み合わせて集合体資源を所与のアプ
リケーションに使用する可能性を有していることを動機
としている。そしていくつかの異なる方法が所与のネッ
トワーク集合体のコンピュータ資源を共有するために探
索されている。
【０００６】
【発明が解決しようとする課題】純粋にデータを共用す
るというネットワーク機能のため、あるいはコンピュー
タ資源を組み合わせるというより複雑なケースのためか
にかかわらず、ネットワークを組み合わせるには、ネッ
トワーク内の任意の１つのシステムからの情報をネット
ワーク内の任意の他のシステムに伝達できることが重要
である。多くが集中スィッチ点を利用した異なる実施の
ために開発された多くのプロトコルがあるが、大部分は
ネットワークの各々のメンバ即ちノードの事前に定義さ
れた場所やアドレスを必要としている（ネットワーク内
の所与のシステムはある場合には１つ以上のノードを収
納することができることに留意する）。このネットワー
クの事前に定義された性質は、追加要素を容易に追加し
たり既存のノードを除去することを妨げている。
【０００７】遭遇する他の問題として、特定種類のデー
タ転送を優先させる必要があることがある。映像や音声
のリアルタイム情報の等時性データ転送は過度に遅延す
ることはできず、順次に配送しなければならない。ルー
チンデータファイル情報などの他の情報は断片的に搬送
することができ、エラーはシーケンス外で補正する。そ
れらの問題は仲裁を必要とする共通バスを利用するネッ
トワークでは更に複雑になり、その仲裁はシステム内の
ノード数が増大して非常な負担となることがある。最後
にローカルエリアネットワーク通信とＤＳＭ通信の異な
るニーズを単一のプロトコルに適合させることはいまま
で非常に困難な課題となってきた。
【０００８】本発明の発明者の一人であるアンドレアス
Ｇ．ノアツィックはカーネギーメロン大学での博士論文
「多プロセッサネットワーク用通信アーキテクチャ」
で、分散共用メモリシステムの理論的な実現を説明して
いる。その論文をここに参考として取り入れる。
【０００９】以上から広範な通信活動で使用するのに適
したネットワーク内のノード間のデータの効率的な伝送
を行う方法と装置に対するニーズがあることが分かる。
従って本発明の目的は、従来のデータ共有ネットワーク
動作並びによりトラフィックの集中した共有メモリタイ
プ・アプリケーションの両方で使用するのに適したノー
ドの所与のネットワーク内のノード間で情報を搬送する
方法と装置を提供することである。
【００１０】本発明の目的は更に、分散スィッチ点概念
に基づく相互接続技術を提供して柔軟に拡張可能なネッ
トワークを提供することである。本発明の別の目的は、
グラフのトポロジーから独立したデータパケットルーテ
ィングメカニズムを提供して、それにより任意トポロジ
ーのネットワークを提供することである。本発明の目的
は更に、通信ノードの全てのポートで使用する情報パケ
ットの蓄積と受信のための共通バッファプールを利用し
たメッセージルーティングメカニズムを提供することで
ある。本発明の更に別の目的は、データパケットの優先
順位を提供してそれによりリアルタイム情報の等時性デ
ータ転送を可能にすることである。
【００１１】本発明の別の目的は、時間アラインメント
バッファを設けて所与のノード間のパケットの往復遅延
の調節を提供し、それにより確実に２つのノード間のパ
ケット伝送時間の整数倍とすることである。本発明の別
の目的は、所与のネットワークのノード間に分散された
位相ロックループを設けてノード間のパケット送信の同
期化を実現することである。本発明の更に別の目的は、
ネットワークを初期化する方法を提供して隣接ノード間
の往復遅延並びに破壊サイクルを判定してデッドロック
状況を回避することである。本発明の別の目的は、適応
形ルーティングメカニズムを提供してネットワーク内の
非隣接ノード間のパケット送信効率を増大することであ
る。
【００１２】
【課題を解決するための手段】本発明の以上の並びに他
の目的は、ネットワーク内の所与のノード間の通信を容
易にする相互接続制御装置により達成される。相互接続
制御装置は４つの直列ポートと２つの並列ポートからな
る。各々の直列ポートは隣接する対応するチャネルモジ
ュール間で信号を搬送するチャネルモジュール論理回路
を有している。情報はノード間でリンクを通してコンベ
ヤーベルト状に搬送し、他に情報を転送しない場合は、
アイドルパケットを挿入する。伝送での遅延時間はチャ
ネルモジュール内の時間アラインメントバッファでパケ
ット伝送時間の整数倍を合計遅延時間に使用するように
調節して、それにより各々のパケット伝送の到着と開始
を予測するメカニズムを提供する。１つの相互接続制御
装置チップ上の４つのチャネルモジュールは、どのチャ
ネルモジュールが各々の受信パケットを伝送するかを識
別するリンク済みリスト項目を有する共通バッファプー
ルを共有する。共通バッファプールは受信パケットが到
達を完了する前に再伝送を始めることができるように１
６ビットセグメントに区分する。それにより８０ビット
並列インターフェイスに変換するのに必要となる余分な
レジスタをなくすことができる。データパケットはデー
タに加えて、宛先及びエラー補正情報並びに肯定応答そ
の他の制御情報を識別するプレフィックスビットを含む
パケットについての情報を含んでいる。
【００１３】本発明の相互接続制御装置は、入力パケッ
トがその宛先を識別するときにその宛先をルーティング
表で探索して、そのパケットを途中で続行するどのチャ
ネルモジュール及び出力ポートを使用するかを判定する
ことができるようにネットワーク初期化中に書き込むル
ーティング表を含んでいる。１つ以上の出力チャネルを
使用することができる場合、相互接続制御装置論理は最
小トラフィックのチャネルを判定し、それにより適応形
ルーティングメカニズムを供給して相互接続システムの
効率性を増大する。使用するルーティング表は更に、シ
ステムの作動中に新しいノードを受けることのできる任
意トポロジーグラフの組合せを備えている。
【００１４】相互接続制御装置の並列ポートは相互接続
制御装置をローカルホスト並びに１つないし２つの他の
相互接続制御装置チップにリンクするのに使用すること
ができ、それにより所与のノードで１２までの直列出力
チャネルを有するスィッチを具備する。相互接続制御装
置のチャネルモジュール論理回路は、分散位相ロックル
ープメカニズム並びにクロック情報共有メカニズムを備
えている。
【００１５】データパケットは３２バイトライン・キャ
ッシュサイズ語の搬送のためにカッドパケットに組み合
わせることのできる８０ビット語からなる。チャネルモ
ジュールには更にデータを処理する並直列変換器及び直
並列変換器を含めることができる。仮想チャネルを実施
してデッドロック問題を解消する。各々の二地点間チャ
ネルはマスタ／スレーブビットを有する。それは各々の
端部がそれ自身一貫した形でマスタないしスレーブと識
別できるように初期化中に設定される。このマスタ／ス
レーブビットはネットワーク探索段階で使用して対称性
を破壊することができる。マスタ／スレーブビットは更
に、往復遅延と語アラインメントを確立する確率論的開
始プロトコル中に必要となる。各々の仮想チャネルはデ
ッドロック状況を解消するためにそれ自身の入力バッフ
ァを備えている。
【００１６】
【実施例】任意のトポロジーのネットワークのノード間
の通信プロトコルで使用する装置といくつかの方法を説
明する。以下の説明では、本発明を完全に理解させるた
めデータパケット長や優先タイプなどの数々の特定の詳
細を述べるが、当業者には本発明はそのような特定の詳
細なしに実施できることが明かであろう。他の場合に
は、本発明を不必要に曖昧なものにしないためによく知
られた制御構造やゲートレベル回路を示していない。特
に多くの機能は様々な論理回路で行うものと説明してい
る。様々な機能を説明する中で通常の技術レベルを有す
る者は多くの実験を行わずとも必要な論理を実施できる
であろう。
【００１７】本発明を具体化するコンピュータシステム
の概要 まず図１に、データ共用及び資源共用ネットワークで使
用する一般的なコンピュータシステムを示す。ネットワ
ーク内のノードは全ての場合にコンピュータステーショ
ンである必要はないが、ローカルホストと本発明の相互
接続制御装置との相互作用を説明する際に例示目的でコ
ンピュータを使用する。ネットワーク内の一部のノード
はどのローカルホストとも接続する必要はなく、本発明
の相互接続制御装置はスィッチとして作動することもで
き、あるいはグラフィックディスプレイやプリンタなど
のダンプホストと接続することもできる。
【００１８】図１に示すように、３つの主要部分からな
るコンピュータ１００がある。それらの第１のものはコ
ンピュータ１００の他の部分並びにコンピュータ１００
外との間で適切に構成したフォーマットの情報を通信す
るのに使用する入出力（Ｉ／Ｏ）回路１０１である。更
にコンピュータ１００の一部として中央演算処理装置
（ＣＰＵ）１０２とメモリ１０３がある。それらの後者
の２つの要素はほとんどの汎用コンピュータ及び殆ど全
ての専用コンピュータで一般に見られるものである。実
際、コンピュータ１００に含まれるいくつかの要素は、
このデータプロセッサの広いカテゴリを示すことを意図
したものである。コンピュータ１００の役割を果たす適
切なデータプロセッサの特定例として、カリフォルニア
州マウンティンビューのサン・マイクロシステムズ社が
製造するマシンがある。異なる機能を有する他のコンピ
ュータももちろん本発明の相互接続制御装置で使用する
ことができる。
【００１９】図１には更に、キーボードとして一般的な
実施例として示した入力装置１０５がある。更に入力装
置として図形タブレット１０７がある。しかし入力装置
は実際には他のよく知られた入力装置（もちろん他のコ
ンピュータを含めて）とすることができることに留意す
る。マスメモリ１０４は入出力回路１０１と接続してコ
ンピュータ１００の追加記憶機能となっている。マスメ
モリには他のプログラム、異なる文字のフォントなどを
含めることができ、磁気ないし光学的ディスクドライブ
あるいは他の任意のよく知られた装置の形態を取ること
ができる。マスメモリ１０４内に保持されたデータは適
時、メモリ１０３の一部としてコンピュータ１００に標
準の形で組み込むことができることが理解されよう。図
１に示すように、本発明の相互接続制御装置２０はコン
ピュータ１００の入出力回路１０１と一体となってい
る。
【００２０】更にディスプレィモニタ１０８、プロッタ
１０９、レーザプリンタ１１０の３つの一般的なコンピ
ュータ表示装置が例示されている。各々はコンピュータ
１００で利用する画像、文書その他のデータを表示する
のに用いることができる。マウス、トラックボール、ス
タイラスなどのカーソル制御装置１０６も入出力回路１
０１に接続されている。他のポインティング装置を適時
適切に使用することができる。本発明の相互接続制御装
置２０は大部分の状況では入出力回路１０１に接続して
コンピュータ１００とネットワークの隣接ノード間の通
信を提供するが、もちろん別の構成も適切な場合があ
る。
【００２１】本発明の相互接続制御装置 本発明の相互接続制御装置は所与のネットワークのロー
カルホストと相互接続システムの間のインターフェイス
となることを意図したものである。ある場合には、所与
の１つのステーション／場所は１つ以上のネットワーク
ノードからなり、１つ以上の相互接続制御装置を有する
ことができる。他の場合には、相互接続制御装置は知的
ローカルホストとは独立したものとすることができる。
相互接続制御装置は更にスタンドアロンとしてネットワ
ーク内で単に中間スィッチとして作動させることもでき
る。
【００２２】図２は本発明の相互接続制御装置２０を大
まかに示した図である。本実施例では、相互接続制御装
置２０はローカルホスト２１に接続した６×６スィッチ
となっている。上述したように、ローカルホスト２１は
コンピュータワークステーションその他の装置とするこ
とができる。ローカルホスト２１は並列ポート２２、２
３を通して相互接続制御装置２０を介してネットワーク
にリンクする。本実施例ではポート２２、２３は１６ビ
ットワイド並列ポートである。相互接続制御装置には更
に４つの両方向直列ポート２４、２５、２６、２７が設
けられている。それらの直列ポートの各々は相互接続制
御装置を所与のノードから隣接ノードの相互接続制御装
置に接続するのに使用する。従って１つの相互接続制御
装置で、あるノードは４つの他のノードに直列にリンク
でき、その各々は４つの隣接ノードに同様にリンクする
ことができる。
【００２３】一部の状況では、あるノードはリンクされ
る４つ以上のすぐ隣接したノードを設けることが望まし
い。図３（ａ）は２つの相互接続制御装置をそれらの並
列ポートを通して接続して８方向スィッチを有するノー
ドとすることができることを例示している。図３（ｂ）
は本発明の３つの相互接続制御装置を組み合わせて１２
方向スィッチを形成できることを例示している。そのよ
うなスィッチは星型トポロジーグラフを形成するのに有
用であろう。
【００２４】一般的な状況では、１つのノードは４つの
外部直列ポートを有する１つの相互接続制御装置を有す
る。各々のポートはノードをその外部直列ポートの１つ
を通して隣接ノードに接続するのに使用することができ
る。１０メートル以上の距離については、光ファイバが
最良と思われる。それより短距離では、捻れペアケーブ
ルないし同軸ケーブルがより費用効果的であろう。各々
の種類の媒体では、相互接続制御装置に異なる信号駆動
回路を組み込むことが必要になる。異なる通信媒体に対
する信号駆動回路は従来技術でよく知られており、ここ
では更に説明しない。同様に当業者にはよく知られた信
号伝送用の数々の信号符号化及び解読及びクロック回復
メカニズムがあるが、ここではそれらの説明は行わな
い。そのようなメカニズムの実施は適宜、設計者に委ね
られる。
【００２５】本発明の相互接続制御装置を詳細に説明す
る前に、非集中化スィッチネットワークの全体的な概念
と本発明の本実施例のノード間で交換するデータパケッ
トのフォーマットを説明することが有用であろう。図４
に任意に構成した７つのノードの集合体を示す。ノード
間の黒線は、各々の端末でノードの直列ポートの１つに
接続されたノード間二地点間相互接続を示す。ここで分
かるように、ノードＡとＧは各々１つの隣接ノードしか
持たず、ノードＢ、Ｅ、Ｆは各々２つの隣接ノードを有
し、ノードＣ、Ｄは各々３つの隣接ノードを有してい
る。システム初期化中、各々のノードと関連した論理は
各々のポートを調査して隣接ノードの存在を判定する。
更にこの過程中、プロトコルで使用するためにノード間
の信号往復送信遅延時間を計算する。初期化過程と通信
プロトコルはここで更に詳細に説明する。
【００２６】通常動作中、隣接ノードは対応する接続し
たポート間のリンクを通してデータパケットを連続的に
交換する。各々のデータパケットは固定長を有し、隣接
ノードに向けて伝送するのに定まった量の時間がかか
る。各々のノードに組み込まれた相互接続制御装置は隣
接ノード間の送信遅延をパケット伝送時間の整数倍に等
しくなるように知的に調節する。ノード間の送信遅延を
調節するメカニズムを時間アラインメントバッファと称
するが、ここで更に詳細に説明する。所与のリンクでの
隣接ノード間の送信遅延は１つのデータパケットを発す
る時間の整数倍に等しいので、各々のノードはそれに供
給される各々の連続的に送られるパケットのヘッダをい
つ予期するかが分かる。
【００２７】図５は本発明の相互接続制御装置２０を若
干詳細に示した図である。制御装置内には以下の節で説
明する機能の多くを実行するように制御装置を導く制御
装置論理２８がある。相互接続制御装置２０は更に制御
装置論理と接続されたルーティング表回路２９を保持し
ている。ルーティング表はシステム初期化中に書き込
み、背景実行モニタルーチンによりシステム作動中に継
続的に更新する。いくつかの従来のテキストブックによ
り示唆されている最短経路解法を実施するようなルーテ
ィング表を計算するいくつかの方法がある。本発明の作
動は、任意に選択した数の周知の方法に基づいて、正確
に書き込んだルーティング表及び連続的に更新するルー
ティング表を想定して説明する。データパケットをノー
ドの直列ポートの１つを通してノードで受け取ると、パ
ケットの最終宛先ノードを示す情報を含んでいる。各々
のノードのルーティング表は、その最終的な宛先に最も
効率的な形で到達するため、パケットをどのポートから
送信すべきかについての情報を保持している。
【００２８】図５には更に４つのチャネルモジュール３
０、３１、３２、３３がある。各々のチャネルモジュー
ルは直列ポートの１つと関連しており、隣接ノードの対
応するチャネルモジュールを通してノードと１つの隣接
ノードの間のパケットの連続的な交換を制御する。チャ
ネルモジュールは各々のパケットと共に到達する情報に
対応して制御し、未決トランザクションについての情報
表を維持する。チャネルモジュールは更に、送信遅延時
間をパケット伝送時間の整数倍に等しくするように調節
するのに使用する時間アラインメントバッファを収納し
ている。各々のチャネルモジュールは更に、そのモジュ
ールを通しての未決トランザクション数を数える論理を
含んでいる。それにより相互接続制御装置論理は適応形
ルーティングメカニズムを実現することができる。パケ
ットがその最終宛先の途中で別のチャネルモジュールを
通して送信できる場合、相互接続制御装置論理はどのチ
ャネルモジュールが最小量の未決のトラフィックを有し
ているかを判定し、それにより通過中のパケットの合計
待ち時間を削減することができる。
【００２９】ここで図６にデータパケットに対するビッ
ト割当てを例示する。相互接続制御装置によるデータパ
ケットの使用を、図５のブロック図に示す要素を同時に
参照して説明する。ノードから送りだすデータはノード
のローカルホストを元にしているか、その最終宛先への
途中で別のノードから受けたかである。どちらにしろ相
互接続制御装置は転送するデータをバッファし、パケッ
トを一度に８０ビットで適切なチャネルモジュールに伝
送する。図６に示すように、８０ビットは第１に１２ビ
ット宛先アドレスからなる。システム初期化中、各々の
ノードには独自のアドレスが割り当てられ、各々のルー
ティング表には各々のアドレスに向けたパケットのため
にルート内の次のノードを識別する各々のアドレスが供
給される。宛先フィールドに続いて、パケットの優先順
位を定義する２ビットフィールドがある。本実施例で
は、全てのトランザクションに対して４つのレベルの優
先順位が適しており、従って２ビットで十分となる。同
様にパケット優先順位に続く２ビットフィールドは、送
ることのできる４つの異なる種類のパケットの識別を行
う。それらの各々は後の節で詳細に説明する。パケット
種別フィールドに続く１２ビットフィールドは、所与の
パケットのソースであったノードのアドレスを提供す
る。この後には４ビットのエージフィールドが続く。エ
ージフィールドは配送が失敗したときなど特定条件で増
分される。最後にエージフィールドに続く残りの４８ビ
ットの情報をデータに用いることができる。
【００３０】本発明の相互接続制御装置では高優先度の
トラフィックが低優先度レベルの混雑により阻止されな
いように４つのレベルの優先順位を認識する。システム
を分散共有メモリシステム目的に使用している場合、メ
モリコヒーレンシィメカニズムでデッドロックがないよ
うにするには、少なくとも２レベルの優先順位が必要で
ある。残りの優先順位レベルはビデオ、オーディオデー
タトラフィックのような時間が重要な通信をサポートす
るのに用いることができる。
【００３１】適切なチャネルモジュールは８０ビットの
パケットデータを受取り、１０ビットポストフィックス
を追加する。このポストフィックスコードの最初の９ビ
ットは受信チャネルモジュールが利用してデータ転送の
完全性を検証するエラーチェックコードである。ポスト
フィックスデータの残りの１ビットはパケット全体を廃
棄することのできる放棄ビットである。１０ビットポス
トフィックスデータに続いて、後続のパケットのプレフ
ィックスとなる６ビットフィールドがある。プレフィッ
クスには仮想チャネルＩＤ、ピギーバック肯定応答ビッ
ト、カッドパケット成分ＩＤ、１ビットシーケンスコー
ドが含まれる。従って２つのノード間を通過するパケッ
トは９６ビットの情報からなる。９６ビットを受け取る
と、受信チャネルモジュールは１６の追加ビットをはぎ
取る。チェックコードでパケットのエラーがなくフロー
制御情報が許せば、残りの８０ビットを受信ノードの相
互接続制御装置に供給してその宛先の途中の次のノード
にルーティングするか、受信ノードがパケットの最終宛
先であればノードのローカルホストに供給する。
【００３２】上述したように、実施する二地点間通信プ
ロトコルの実施例の実施では、目的としてデータを３２
バイトブロック（キャッシュラインサイズ）でデータを
転送することがある。明かに８０ビットパケットは３２
バイト（２８８ビット）の情報を収納することはできな
い。従ってカッドパケットの概念を導入する。データを
転送しているとき（アイドルパケットないし制御パケッ
トとは異なり）、４つの連続したパケットを使用する。
それによりカッドパケットという用語が出てきている。
カッドの最初のパケットのヘッダパケットだけが宛先、
優先順位、種別、ソースＩＤ、エージフィールドを含ん
でいる。続く３つのパケットは全部８０ビットのデータ
からなる。カッドパケットを送ると、プレフィックスビ
ットを用いて後続パケットがカッド本体の一部であるこ
とを識別する。従って受信チャネルモジュールは宛先ア
ドレスが含まれず、カッド本体パケットがカッドヘッダ
に続くことを知っている。カッド本体パケットには更
に、チェックコードや流れ制御情報を含む１６ビットの
追加情報を備えている。カッドパケットのいずれかがエ
ラーを有すると、エラービットが示され、カッドパケッ
ト全体を再送する必要がある。
【００３３】パケットを接続したチャネルモジュール間
で１つのノードから別のノードへ送信するとき、受信ノ
ードが送信ノードへ受信を肯定応答する必要がある。こ
れには多くの理由があるが、特に、エラーにより再送信
が必要な場合を示すためである。別の理由は、送信ノー
ドが、送信を完了すればバッファから流出すべき未決パ
ケットトランザクションを保持する限られた記憶量しか
有していないからである。二地点間パケット伝送時間は
一般にパケット伝送時間の長さの数倍である。従って各
々別個に処理する同時に通過する複数のパケットが出て
来る。チャネルは送信順序を維持しないので、パケット
の再送信は先行するあるいは後続パケットの状態とは無
関係となる。
【００３４】実施例では、各々のリンクは反対方向へ個
別にトラフィックを運ぶ２つの物理的接続からなる。伝
送は両方向に等しくスペースを空けたパケットにスロッ
トし、伝送速度は等しいので、戻りトラフィックは順方
向トラフィックの応答を運ぶ（ピギーバック肯定応
答）。遠隔ノードにより即座に戻されるパケットの往復
遅延によりチャネル内のスロット番号が決まる。この測
定遅延は、応答を外向きトラフィックと整合するマルチ
ビットシーケンス・ナンバリングその他の手段を避ける
のに使用するので、各々のチャネルの非常に重要な定数
となる。＜ｎ＞の所与のチャネル遅延に対して、応答は
＜ｎ＞番目の受信パケットにあると予期される。各々の
チャネルに対するこのメカニズムは＜ｎ＞の別個のスロ
ットのリングである。同様のハンドシェーク論理を隣接
スロットの状態を考慮にいれずに各々のスロットに適用
するが、それによりプロトコル処理は非常に簡潔にな
る。スロットの最大数は、最大チャネル距離に関する限
度である各々のスロットの状態についての別個の記憶量
により決まる。チャネル帯幅を削減すれば長距離が可能
である。そのような場合、アイドルパケットは状態記憶
がない全てのスロットに挿入する。
【００３５】パケットをノードＡからノードＢへ送ると
き、ノードＢはパケットを受けるとその肯定応答をノー
ドＡに送る。その肯定応答は、地点Ａから地点Ｂへのメ
ッセージを受けたときに地点Ｂから地点Ａに送る戻りパ
ケットのポストフィックス部分にビットを設定して導く
（同一スロットを示すパケット）。２つのメッセージ
は、ノードＢからノードＡへのメッセージは２つのノー
ド間の「コンベヤーベルト」パケット上の同一スロット
を占めるという事実以外は共通性を持つ必要はない。
【００３６】ピギーバック肯定応答で設定するビットの
値は、ノードＡからノードＢへ送信したメッセージで送
った値の関数となる。ポストフィックス制御データビッ
トにはｍｓｇＳｅｑＮｏと称するビットがある。ノード
ＡはパケットをノードＢへ送っているとき、このメッセ
ージの値を各々の後続の伝送について０と１の間で交番
する。ノードＢはノードＡからのパケットの正確な受信
を肯定応答する際、受信パケットのｍｓｇＳｅＮｏから
反対の値に等しいノードＡに送る戻しパケット内でｒｓ
ｐＳｅｑＮｏと称するビットを設定する。ノードＡは当
該スロットのパケットを受信すると、受信パケットのｒ
ｓｐＳｅｑＮｏを以前に送ったパケットのｍｓｇＳｅｑ
Ｎｏと比較する。値がトグルされれば、ノードＡのチャ
ネルモジュールはノードＡからノードＢに送った元のパ
ケットはエラー無しで搬送されているのでもはや格納す
る必要はない。このようにピギーバック肯定応答は、ノ
ード間で別個の肯定応答メッセージをルーティングする
ことなく使用される。
【００３７】図７に本発明の相互接続制御装置をより詳
細に示した相互接続論理と共に例示する。各々の相互接
続制御装置は内部タイミング回路４２を経て同期化す
る。相互接続制御装置のタイミング論理の詳細を図１４
に関して説明する。相互接続制御装置は全ての通信チャ
ネルについて共通バッファプールを利用する。共通バッ
ファプールはパケットバッファプールレジスタファイル
４０とパケットバッファ制御論理４１とからなる。各々
のチャネルモジュールは共通バッファプールに対して読
み書きするために接続されている。本発明の実施例で
は、パケットバッファプールは複数ポート化しており、
チャネルモジュール３０、３１は１つの読取りポートに
接続され、チャネルモジュール３２、３３は第２の読取
りポートに接続されている。これによりノードの２つの
チャネルからのデータの同時の送信が容易になる。４つ
のチャネルモジュールに接続されたパケットバッファプ
ールに対しては書込みポートは１つしかない。チャネル
モジュールはすべてデータを同時に受けることができる
が、各々はパケットを受信し、それらをバッファプール
の書込みポートが利用可能になるまで保持するバッファ
を備えている。追加の読取り、書込みポートが並列送信
回線２２、２３を通してローカルホスト２１に対して並
列データを搬送するために設けられている。
【００３８】図７に示すブロック図では、各々のチャネ
ルモジュールは関連チャネル維持サブシステムと共に示
されている。チャネル維持サブシステム３４はチャネル
モジュール３０と関連し、チャネル維持サブシステム３
５はチャネルモジュール３１と関連し、チャネル維持サ
ブシステム３６はチャネルモジュール３２と関連し、チ
ャネル維持サブシステム３７はチャネルモジュール３３
と関連している。チャネル維持サブシステムは図１１に
関して更に説明するビット直列データ送信と関連した低
レベル機能を含んでいる。
【００３９】チャネルモジュールが受信データをパケッ
トバッファプールに書き込もうとするとき、１２ビット
アドレスが同時にルーティング表回路２９に供給され
る。ルーティング表回路はそのパケットについてどの仮
想チャネルを使用できるかを示す８ビット語を出力す
る。この語はバッファ制御論理４１が解読する。バッフ
ァ制御論理４１はパケットバッファプールのレジスタに
対するリンク済みリストインデックスを維持する。様々
なレジスタはレジスタファイル内のそれらの実際の場所
に関わりなく異なるときにフリーあるいは使用中とする
ことができる。リンク済みリストインデックスは全ての
格納されたデータパケットに対するヘッドからテイルま
でのリンク済みリストを提供し、パケットバッファプー
ル４０を索引するのに使用する。全てのチャネルでアク
セス可能な複数ポート化レジスタファイルを用いること
で、各々のチャネルモジュールは受信パケットを各々の
チャネル用の専用記憶を必要とせずに蓄積することがで
きる。
【００４０】後述するように、チャネルモジュールには
各々１ビット直列データストリームを１６ビットパケッ
トに変換及びその反対の変換を行う並直列変換器および
直並列変換器を含めることができる。使用する符号化方
法（８ｂ／１０ｂ符号化など）はデータストリームに現
れることのできないＣ１、Ｃ２、Ｃ３と命名した３つの
特殊コード語をサポートしなければならない。それらの
境界外のコード語は直並列変換器により検出され、初期
化中にチャネル維持サブシステムを同期化するのに使用
する。それらの３つのコードはチャネル維持サブシステ
ムで使用して図１６の初期化手順流れ図に関して説明す
る往復遅延とパケット同期化を設定するのに使用する。
データは共通バッファプールとチャネルモジュール間で
一時に１６ビット交換される。図８（ａ）はパケットバ
ッファレジスタファイル構成をより図式的に示したもの
である。本実施例では、６４の８０ビットパケットがあ
り、各々のパケットは１６ビット二重語のブロック内に
格納されている。従って１つのチャネルモジュールがパ
ケットを受けるある状況では、最終宛先の途中の第２の
チャネルモジュールを通して再送信開始可能な間に、パ
ケットを受信チャネルモジュールからバッファプールに
対して一時に１６ビット書き込むことができる。同様に
受信ノードがパケットの最終宛先の場合、パケットバッ
ファ論理はパケットが依然受信されている間、パケット
をローカルホストに一時に１６ビットで即時に搬送する
ことができる。
【００４１】パケットレジスタバッファは各々８０ビッ
トの６４パケットを保持できる複数ポートレジスタファ
イルであるが、論理的には各々の仮想チャネル及び優先
レベルに対して１組の待ち行列のようになる。上述した
ようにパケットを１６ビットの分量で挿入、除去できる
ようにファイルは物理的に５つのバンクに小分割してい
る。図８（ｂ）は５つの小分割バンクの関係を各々の直
列、並列チャネルと共に示したものである。入力パケッ
トを格納するレジスタファイル内の場所は、空いたバッ
ファを示すビットベクトルで前もって計算する。追加の
バッファ予約論理は仮想チャネル及びパケット優先順位
に依って、別々のバッファプールを維持する。
【００４２】第１のメモリバンクの書込みポートでは、
新しく受信したパケットをルータ制御論理に入力する。
データの最初の１６ビット部分は宛先アドレス、優先順
位、種別を含んでいる。書込み動作と同時に、宛先アド
レスを用いてルーティング表回路２９でルーティング表
参照を行う。上述したように、ルーティング表項目は、
各々２つの仮想チャネルを有する４つのチャネルの全て
の組合せを収納する８ビット仮想チャネルマスクからな
っている。仮想チャネルマスク内の設定ビットは対応す
るチャネルモジュールを経路として指定する。最下位４
ビットは仮想チャネル０を指定し、最上位４ビットは仮
想チャネル１を指定する。オール０項目は並列ポートＡ
を指定し、オール１項目は並列ポートＢを指定する。プ
レフィックスに含まれる仮想チャネルマスク、優先順
位、仮想チャネルは、パケットをどの待ち行列に追加す
るかを判定するのに使用する。待ち行列構造は前述のリ
ンク済みリストハードウエアを用いる。
【００４３】待ち行列に入れる及び待ち行列から外す動
作では、パケットが完全に受信される前にその送信が始
まるといった重複がある場合がある。この重複故に、入
力パケット上のチェックコードエラーにより対応する出
力パケット内に放棄ビットが設定され、最終ノードの受
信論理はパケットがすべて１つの場所に到達したときに
それを廃棄することができる。
【００４４】ルーティング待ち行列入れ、待ち行列外し
の受信に関する全ての動作は、合計パケットスループッ
ト速度と合致する速度で同時に行われる。この性能は、
全てのパケットはサイズが等しく正確に予定した時間ス
ロットに到達するので達成することができる。
【００４５】図９はパケット転送トランザクションの送
信端と受信端の両方からのチャネルモジュールとチャネ
ル維持サブシステムの動作を示したものである。送信チ
ャネルモジュールからデータパケットをパケットバッフ
ァプールから１６ビット増分で受ける。各々のデータパ
ケットに対してチェックコードを計算してＣＲＣ生成器
５２により追加される。多重化論理及びチェックコード
生成回路は、パケットバッファレジスタファイル及びそ
の関連論理とも通信するチャネルモジュール制御論理５
５により駆動される。各々のチャネルモジュールに対す
る制御論理内には、接続したチャネルモジュール間で循
環するパケット「コンベヤーベルト」内の各々のスロッ
トについて情報を有するデータレジスタないしバッファ
の集合体がある。データパケットはチャネルモジュール
からチャネル維持サブシステムに進み、チャネル維持サ
ブシステムは光ファーバケーブルないし捻りペアケーブ
ルなどの選択通信媒体に渡ってデータを直列ビットスト
リームとして送信するためにエンコーダ５８により直列
化する。
【００４６】パケット送信の受信端のチャネルモジュー
ルは追加ポストフィックスデータを有する９６ビットの
パケットデータを直列ビットストリームとして受け取
る。受信チャネルモジュールのデコーダ６８のチャネル
維持サブシステムは入力パケットを解読する。エンコー
ダ５８は所定の符号化アルゴリズムに従うために設計時
に実施される。受信チャネルモジュールのデコーダを選
択符号化方式を解読するために選択する必要がある。パ
ケットは次にパケットアラインメント回路６９で１６ビ
ット二重語に整列される。パケットアラインメント回路
６９は、クロックジッタを吸収する待ち行列と往復遅延
をルーティングサイクルの整数倍に調節するのに使用す
る可変遅延要素、すなわち時間アラインメントバッファ
６９を含んでいる。時間アラインメントバッファ６９は
信号通過時間をパケット伝送時間の整数倍に調節するた
めに用いる。これは本質的に深さ０−５の１６ビットワ
イドのシフトレジスタである受信データ経路に遅延要素
を追加することにより行う。深さは、往復遅延が計算さ
れ、パケット伝送時間が知られているとき、初期化手順
中に設定する。０−５の深さは、本実施例の相互接続制
御装置では６クロックサイクル・パイプラインを使用す
るので十分である。受信チャネルモジュールでは、１６
ビットポストフィックスを剥し、チェックコードがＣＲ
Ｃチェックコード回路６２で確認される。次に６制御ビ
ットが制御論理５５により処理される。次にデータパケ
ットからなる８０ビットが相互接続制御装置の共通バッ
ファプールに格納するために処理される。
【００４７】プレフィックスの６ビット制御部分のビッ
トの１つは、受信チャネルモジュールにより同一スロッ
ト内の以前に送信されたパケットのピギーバック肯定応
答である。肯定応答ビットがｒｓｐＳｅｑＮｏがｍｓｇ
ＳｅｑＮｏの逆であると適切にチェックすると、そのパ
ケットのパケット状態レジスタバッファはクリアされ、
制御信号が共通パケットバッファプールに送られ、それ
により所与の相互接続制御装置からパケットが適切に搬
送されたバッファプール内のスペースを空にする。
【００４８】図１０は本発明のチャネルモジュール論理
の詳細を示した図である。図１０の例示では、チャネル
モジュールの送信、受信部分の両方並びに制御論理及び
パケット状態レジスタファイルを具体化している。チャ
ネル維持サブシステムの制御部分のエンコード、デコー
ド回路とは別に例示しているが、上述のように信号を処
理するための制御を提供する。更に図１０には信号をパ
ケット伝送時間の整数倍に同期化するのに使用するＦＩ
ＦＯバッファ７７と時間アラインメントバッファ６９が
例示されている。図１０は、本実施例で、それらの要素
はメカニズムのパケット受信側に組み込まれていること
を示している。
【００４９】図１１はチャネル維持サブシステムの一部
を更に詳細に示した図である。ここで特に興味深いのは
パケット信号を受信するバッファであるＦＩＦＯ ＲＡ
Ｍ７７である。ここに述べるＦＩＦＯ ＲＡＭ７７の１
つの機能は、ＦＩＦＯバッファに格納されたデータの深
さをモニタすることによりリンクされたチャネルモジュ
ール間のクロックを同期化するのに使用することであ
る。
【００５０】図１２はリンクしたチャネルモジュール間
のスロット化パケット交換のコンベヤーベルト性を図形
的に示した図である。先述したように、隣接チャネルモ
ジュール間の伝送時間は時間アラインメントバッファに
より調節して合計往復遅延に対してパケット伝送時間の
ちょうど整数を提供する。図１２の例示では、１０スロ
ット通信リンクを示している。両チャネルモジュールで
は、各々リンク内の１つのスロットに対応する（図１２
の場合）１０の異なる項目を提供するパケット状態バッ
ファレジスタファイルがある。リンクが状態バッファレ
ジスタファイルの利用可能な記憶スペース以上のスロッ
トがあるように長いのものである場合、アイドルパケッ
トを挿入して状態バッファが各々の有用なスロットに対
して利用可能なようにする。
【００５１】論理的に、相互接続制御装置は４０の待ち
行列の集合により接続された６つのパケットソースと６
つのパケットドレインを有している。各々の外向きチャ
ネルについて、４つの優先順位レベルと２つの仮想チャ
ネルの各々の組合せについて１つの待ち行列がある。送
信側はそれらの待ち行列に対して厳密な優先順位で対応
する。即ち高い優先順位の待ち行列に未決のトラフィッ
クがある限り、低い優先順位の待ち行列に対応しない。
４つの直列チャネルは実際には互いに干渉しない２つの
仮想チャネルの各々に対して１つの２組の独立した待ち
行列を有している。チャネルはそれらの仮想チャネルの
構成に交互に対応する。しかし仮想チャネルに未決トラ
フィックがない場合、全チャネル容量は他の仮想チャネ
ルに対して利用可能となる。仮想チャネルはデッドロッ
クを回避するのに使用し、ルーティング表が一杯になる
ときに識別される。
【００５２】パケット伝送はエラーフリーとは思われ
ず、むしろチャネルモジュールはポストフィックスに追
加したチェックコードに基きパケットの完全性を検証す
る必要がある。バッファ不足あるいは改変パケットによ
りチャネルモジュールにより拒絶されたパケットは送信
側で拒絶待ち行列に入れられる。拒絶されたパケットは
ルーティングサイクルを経て新しい送信チャネルを判定
し、対応する外向き待ち行列のヘッドに挿入される。平
均待ち時間の変化を減少するため、拒絶されたパケット
に高優先順位が与えられる。受信エラーはピギーバック
肯定応答をも改変し、それにより対応する時間スロット
で送られた元のパケットが再伝送される。重複伝送が生
じる場合、入力パケットのシーケンスＩＤビットが予期
されるシーケンスＩＤビットと合致しないので、受信側
はそのパケットを廃棄する。
【００５３】チャネルモジュールプロトコルはパケット
を放棄も重複もしない属性を有している。伝送エラーが
ある場合、転送が完了したという判定は生じるエラーの
数に依存する。それが送られると、パケットとその関連
バッファは、転送が成功あるいは失敗したと判定できる
までチャネルモジュールによりロックされる。パケット
伝送が失敗すれば、パケットはルータに戻され、新しい
ルーティング決定がなされる。それらの失敗の各々によ
りパケットのエージフィールドが増分されるので、パケ
ットは無限に再試行することはできない。エージフィー
ルドが飽和状態になると、パケットは再びトラフィック
をルート化しようとする送信ノードに戻される。エージ
フィールドが２回飽和すれば、最終飽和ノードのローカ
ルホストにはエラー処理についての通知がなされ、ある
いはユーザに警告がなされる。
【００５４】本発明の通信プロトコルでは各々のチャネ
ルモジュールはパケットをいつ受信するのかを正確に知
る必要があるので、パケット交換のタイミングに関して
全てのチャネルモジュールが同期化するように全ての相
互接続制御装置が大域クロックを共有する必要がある。
１つのクロックソースを設けることで多くの場所、特に
通信チャネルで同期装置を設ける必要がなくなる。それ
により遅延を回避し、断続障害の可能性を減少すること
ができる。
【００５５】上記の理由により、全ての相互接続制御装
置のクロックを同期化する必要がある。しかしクロック
スキューに対するきつい上下限は必要でないので、２つ
の異なるクラスタのクロックは、それらの平均位相関係
が一定であり、過渡位相差がパケット伝送時間の±１／
４を超過しない限りその位相が変化しても構わない。
【００５６】相互接続制御装置を接続するクロックワイ
ヤはなく、その代わりクロックはデータ伝送から復元さ
れる。それらの伝送は再構成したクロックが常に利用で
きるように同期化、連続している。伝送するデータがな
い期間は、低優先度ステータスの情報を交換するアイド
ルパケットで満たす。各々の相互接続制御装置では、入
力チャネルの復元したクロックを図１３に例示するよう
にローカルクロックと比較する。
【００５７】各々の復元したクロック（ＩＮ−
０、．．．ＩＮ−ｎ）は周波数／位相比較器に供給され
る。周波数／位相比較器は非相関信号の周波数を比較す
るその能力で普通の位相比較器と異なる。普通の位相比
較器は単純でロック状態ではより正確である。しかしそ
れらは入力信号が非相関であればランダムな出力信号を
生成する。通常のＰＬＬ回路は最終的にロックを取得す
る。図１３の「ＰＬＬ」回路は１組の分散した発振器の
間で位相ロックを達成しようとし、普通の位相検出器と
はおそらく協働することはない。
【００５８】図１４に一般的な周波数／位相比較器の概
略を示す。この回路は現在のＣＭＯＳ技術で容易に集積
される。出力は電荷ポンプとして作用し、高容量ノード
と接続するようになっている。２つの出力トランジスタ
９０、９１は非常に小さく、後続の低パスフィルタ９５
（図１３）の一部となる、出力ノードからの電荷を追加
ないし除去するため短時間オンにする電流ソースとして
作用する。これにはいくつかの比較の出力を共に結び付
けて累積積分器を形成することができるという利点があ
る。ロック状態では純粋出力電流は０となる。対応する
チャネルが未使用あるいは同期性を喪失する場合に両出
力トランジスタを不能にするように１つのチップ上に複
数のユニットを集積することができる。
【００５９】図１３のＶＣＯ９６は水晶ベースであるこ
とに留意することが大切である。水晶発振器の作動周波
数は非常によく定義されており、通常、１０-6の許容誤
差もない。全ての相互接続制御装置の作動温度範囲に対
する開ループ中心周波数は設計仕様の±１０-4以内であ
るという前提も非常に控え目なものである。水晶発振器
は約±１０-3*ｆ0の狭範囲内で電気的に同調することが
できる。そのような電圧制御（水晶）発振器は、制御ル
ープが不能にされてもあるいは仲裁状態であっても良好
なローカルクロックとなる。
【００６０】クロック信号の分散に関する上記の記載は
ここに参考として取り入れたノバツィックＡ．の「多プ
ロセッサネットワーク用通信アーキテクチャ」カーネギ
ーメロン大学博士論文、１９８９年１２月に見ることが
できる。要約すると、相互接続制御装置は、それが接続
されたチャネルモジュールから受けた全てのクロックを
復元し、それらをそれ自身のクロックと比較し、比較を
平均化し、その平均を利用してそれ自身のクロックを調
節する。全ての相互接続制御装置がこれを行うことで、
短時間の過渡開始時間の後、ネットワーク全体は単一の
分散大域クロック上で作動する。
【００６１】本発明で具体化した１つの洗練化は図１１
のチャネル維持サブシステムのＦＩＦＯバッファ７７と
位相論理７８を位相／周波数比較器として使用すること
である。ＦＩＦＯ深さは接続したチャネルモジュールの
クロックとの同期化に関して変化する。即ち所与のチャ
ネルモジュールのＦＩＦＯバッファ７７は、そのチャネ
ルモジュールがデータを受けているチャネルモジュール
よりも遅く走行しているならば一杯になり始める。同様
にＦＩＦＯバッファは、接続したチャネルモジュールよ
りも早く走行しているチャネルモジュールについては空
にし始める。ＦＩＦＯの半杯状態からの偏差は、送信、
受信ノードのクロックの位相差に比例する。それらのノ
ード間に周波数の差が存在するならば、ＦＩＦＯオーバ
ーフロー／アンダーフローの速度は周波数差に比例す
る。ＦＩＦＯ制御装置が回り込みしないならば（オーバ
ーフローが空のＦＩＦＯ状態になり得ない）、ＦＩＦＯ
深さは位相差と周波数差の両方の尺度となる。
【００６２】図１５はＦＩＦＯバッファ深さを位相／周
波数差を反映するアナログ信号に変換する方法を真理表
により図式的に示している。この信号はＬＰＦ８２によ
り外的に低パスフィルタされ、システムにクロックを供
給する電圧制御発振器８３を制御するのに使用する。抵
抗器の値を調節することで、全ノードの自由走行中心周
波数の平均に向けてバイアスされた共通作動周波数への
早い収束を生じる３次転送関数の断片的な近似を実現で
きる。理想的にはＦＩＦＯバッファは同期化動作では半
分にしておくべきである。ＦＩＦＯバッファ深さのモニ
タはＦＩＦＯ７７（図１１）に接続された位相論理７８
により行われる。位相論理はＦＩＦＯ深さ結果をディジ
タル−アナログ変換器（図示せず）に入れ、それはその
入力をＬＰＦ８２に供給する。本実施例では、ＦＩＦＯ
バッファ７７及び時間アラインメントバッファ６９は別
々の読取り、書込みポートを有する共通メモリで実現さ
れる。
【００６３】図７に例示した相互接続制御装置のタイミ
ング回路42には、相互接続制御装置により維持されるリ
アルタイムに対応して現在値を維持するカウンタが含ま
れている。本発明の１つの態様は、診断パケットを接続
したチャネルモジュール間で伝送することができ、ヘッ
ダはそれらはそのような診断パケットであることを示す
ことである。送信相互接続制御装置でいつパケットを送
るかを示すタイムスタンプをそのようなパケットに含め
ることができる。受信パケットは交換されるパケットの
伝送と受信の間の時間の遅延を知っているので、その論
理で常駐するカウンタがどの様な時を刻んでいるかを判
定することができる。このカウンタは相互接続制御装置
論理でプログラムすることができ、全ての接続された相
互接続制御装置が一貫した時間を設定できるように自動
的に調節することができる。
【００６４】プログラマブル相互接続制御装置の別の態
様は、送信制御信号によりそれらを遠隔的に作動するこ
とができるということである。制御論理には分散トポロ
ジー探索アルゴリズムで使用することを目的としたロッ
クが含まれている。この場合、複数ノードは別個に開始
して探索領域に増分的にノードを追加することで相互接
続システムをマッピングすることができる。各々のノー
ドのロックはノードが２つの異なるマッピングエージェ
ントによりマッピングされるのを防ぐ。その代わりそれ
らは１つ以上のマッピングエージェントが活動している
ことを知らせ、仲裁過程を用いて２つの領域を併合して
１つだけのマッピングエージェントが処理を続行する。
更に相互接続制御装置論理はノードがロック状態になっ
た場合に出現してある所定の時間の後にアクセス可能状
態でコマンドを待つように「監視」タイマを備えるべき
である。従って相互接続制御装置を有するノードが到達
不可能な場所にある場合、それへのアクセスを回復する
望みなくネットワークから永久に切断されたままにして
おくことはできない。この監視タイマはノードがある種
の臨界状態にあるときはいつでも起動し、所定の時間の
後アクセス可能状態まで目覚めさせる。この機能は更に
相互接続制御装置の遠隔構成を提供する。
【００６５】最後に初期化すると各々の相互接続制御装
置が接続されたチャネルモジュール間の往復遅延のよう
なものをどの様に判定するかを説明することが有用であ
る。図１６は本発明の相互接続制御装置の論理が行う初
期化手順を示す流れ図である。付録Ａは本発明の論理を
生成するのに使用することができるベリログプログラム
・リストを示している。
【００６６】図１６は初期化手順２００を示している。
最初に電源をリセットすると、ステップ２０１で各々の
チャネルモジュールは帯域外信号（Ｃ１）である一定し
た「アイドル」ビットパターンを送る。このパターンを
受信するチャネルモジュールは、そのチャネルモジュー
ルは別のチャネルモジュールに接続され、非接続ポート
ではないことを示す信号検出ビットをアサートする。初
期化手順はプログラマブル遅延を待って分散位相ロック
ループとクロック分散の安定化を可能にする。決定ボッ
クス２０２で同期化の後、チャネルモジュールがそれが
接続されたチャネルモジュールから「プローブ」語（Ｃ
２）を受け取るならば、ステップ２０３で「プローブ」
語を受け取るチャネルモジュールは「プローブエコー」
（Ｃ３）語をプローブしているチャネルモジュールに送
り返す。
【００６７】システムが安定し、チャネルモジュールが
プローブ語を受け取らないと、ステップ２０４でチャネ
ルモジュールはそれが接続されているチャネルモジュー
ルへの「プローブ」（Ｃ２）語の送信を始める。「プロ
ーブ」（Ｃ２）語は、遠隔のチャネルモジュールが対応
して「プローブエコー」（Ｃ３）を送るようにする帯域
外信号である。「プローブ」と「プローブエコー」語の
送信は送信チャネルモジュールのルーティングサイクル
と同期化する。ステップ２０５で遠隔チャネルモジュー
ルから信号を受けない場合、「プローブエコー」語を受
けるまで、あるいはその「プローブ」語を同時に送った
可能性のある遠隔チャネルモジュールからの「プロー
ブ」を受けるまでルーチンはループする。ステップ ２
０６で、「プローブ」ないし「プローブエコー」のどち
らかの信号を受信すると、各々のルーティングサイクル
に同期化してプローブ語が到達するように時間アライン
メント遅延を設定する能力がもたらされる。ステップ２
０７で「プローブ」語を送ったチャネルモジュールが
「プローブエコー」ではなくて「プローブ」を受け取る
と、２つのモジュールのどちらが初期化目的のマスタで
あるかを決定する際のデッドロックが生じる。この場合
はステップ２０８の確率論的プロトコルにより解決さ
れ、各々の側はＣ２プローブ語をエコーするかどうかラ
ンダムに決定する。非対称的決定が（電子的にコインを
投げて）為されると、初期化はステップ２０９で完了す
る。決定の結果は先述したマスタ／スレーブビットに記
録される。
【００６８】上記と同様の手順を用いて過渡同期化損失
の後に再同期化することができる。どのノードも通常の
伝送を停止し、Ｃ１信号の送信を開始することもでき
る。図１７は初期化用の付録Ａのプログラムリストによ
り説明した信号交換を図式的に示した図である。この例
示では、Ｃ１は放棄ないし初期同期化パターンを示す。
図１６の手順に関して説明したように、Ｃ２は「プロー
ブ」語を示し、Ｃ３は「プローブエコー」語を示してい
る。
【００６９】相互接続制御装置及び通信プロトコルをデ
ータ共用、分散計算の両方で使用するのに適したネット
ワークでの任意のトポロジーのノード集合体でのノード
での使用について説明した。本発明を実施例について説
明したが、当業者には本発明の趣旨と範囲を逸脱せずに
様々な修正や変形が可能であることが理解されよう。従
って本発明は特許請求項の範囲により測るようにすべき
である。
【図面の簡単な説明】
【図１】 本発明の相互接続制御装置を利用することの
できる基本的なコンピュータアーキテクチャを示すブロ
ック図である。
【図２】 本発明の相互接続制御装置のブロック図であ
る。
【図３】 本発明に従って大きなスィッチを形成する複
数相互接続制御装置の構成を示す図である。
【図４】 ネットワークを形成する任意のトポロジーの
ノード集合体を示す図である。
【図５】 本発明の相互接続制御装置のブロック図であ
る。
【図６】 ビットの様々なフィールドを同定した所与の
通信パケットのレイアウトをグラフ的に示した図であ
る。
【図７】 本発明の相互接続制御装置のより詳細なブロ
ック図である。
【図８】 本発明の相互接続制御装置で利用する共通バ
ッファプールのグラフである。
【図９】 本発明の相互接続制御装置で行われる送信チ
ャネルモジュールから受信チャネルモジュールへのパケ
ット交換を例示するため結合した２つのチャネルモジュ
ールを例示した図である。
【図１０】 本発明の実施例の相互接続制御装置のチャ
ネルモジュール部分の詳細図である。
【図１１】 本発明の相互接続制御装置のチャネル維持
サブシステム部分の詳細図である。
【図１２】 本発明の通信プロトコルによる２つの接続
したチャネルモジュール間のパケットスロットのコンベ
ヤーベルト性をグラフ的に示す図である。
【図１３】 本発明の相互接続制御装置で利用するタイ
ミング回路の一部を示す図である。
【図１４】 本発明で使用することのできる一般的な周
波数／位相比較器を示す図である。
【図１５】 クロック同期化に使用する位相／周波数比
較器として本発明のＦＩＦＯバッファを使用して示した
図である。
【図１６】 本発明の相互接続制御装置のチャネルモジ
ュールで使用する初期化手順の流れ図である。
【図１７】 付録Ａとして添付するソフトウエアで行う
初期化手順の意図する流れをグラフ的に示した図であ
る。
【符号の説明】
２０…相互接続装置、２１…ローカルホスト、２８…相
互接続装置論理、２９…ルーティング表、３０〜３３…
チャネルモジュール。
フロントページの続き (72)発明者 マイケル・ダブリュ・パーキン アメリカ合衆国 94306 カリフォルニ ア州・パロ アルト・マッケイ ドライ ブ・4277 (56)参考文献 特開 平５−189391（ＪＰ，Ａ) 特開 平５−143553（ＪＰ，Ａ) 特開 平４−345991（ＪＰ，Ａ) 特開 平４−230555（ＪＰ，Ａ) 特開 平３−54659（ＪＰ，Ａ) 特開 昭62−263563（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 12/00 G06F 13/00 G06F 15/16 H04L 12/66

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項１】 Ｗビットの長さを有するデータパケット
    の第１のノードと隣接ノード間の二地点での交換を制御
    するノード集合体のトポロジーにおける前記第１のノー
    ドで使用する相互接続制御装置におて、 前記第１のノードと前記隣接ノード間で前記データパケ
    ット信号を受信、搬送する少なくとも第１と第２の通信
    ポートからなる複数の通信ポートと、 それぞれ前記複数の通信ポートの対応するものに接続さ
    れて前記データパケット信号の前記相互接続制御装置へ
    の出入の流れを制御する複数のチャネルモジュールであ
    って、それぞれが前記隣接ノードで実現される相互接続
    制御装置を通して隣接ノードのチャネルモジュールと接
    続され、２つの隣接するノードのあいだで接続されてス
    ロット化コンベヤーベルト状にデータパケットの流れを
    交換するチャネルモジュールと、 前記複数のチャネルモジュールに接続されて入力、出力
    データパケットをバッファする共通バッファプールと、 前記共通バッファプールと前記複数のチャネルモジュー
    ルと交信して適切なチャネルモジュールを通してデータ
    パケットをルーティングするルーティング表論理とを有
    する相互接続制御装置。
  2. 【請求項２】 更に前記トポロジーのノード集合体を通
    してデータパケットを効率的に伝送する適応形ルーティ
    ング手段を有する請求項１の相互接続制御装置。
  3. 【請求項３】 更に所定の時間後にロック状態から前記
    相互接続制御装置を目覚めさせる監視タイマ手段を有す
    る請求項１の相互接続制御装置。
  4. 【請求項４】 トポロジーのノード集合体のノードで使
    用する隣接ノード間でデータパケットを交換する方法で
    あって、それぞれのノードは各々が通信チャネルを通し
    てＷビットの長さを有するデータパケットの交換を制御
    する手段を備えた相互接続制御装置を有し、かつ複数の
    通信チャネルと単一の通信チャネルで接続された複数の
    隣接ノードを有するとともに、ＷビットとＸ追加制御ビ
    ットとを有するパケットを伝送するのに時間Ｔを必要と
    するデータパケットを交換する方法において、 隣接ノードｉ、ｊ間で伝送するデータパケットの往復遅
    延（Ｄij）をパケット伝送時間（Ｔ）の整数倍に等しく
    なるように調節し、それにより隣接ノードｉ、ｊにＤij
    ／Ｔパケット伝送スロットを供給し、 各々のノードは全ての接続された通信チャネルを通して
    全ての隣接ノードからデータパケットを受けて、そのデ
    ータパケットを所与のノードの通信チャネルで共用する
    共通バッファプールに格納し、 ノードの前記共通バッファプールに格納されたパケット
    を待ち行列に入れて、前記データパケットに含まれる宛
    先ｉｄをルーティング表にインデックスすることにより
    決定された適切な通信チャネルを通して隣接ノードに伝
    送し、 コンベヤーベルト状に全ての接続された通信チャネルを
    通して隣接ノード間のデータパケットを連続的に搬送す
    る各ステップを有する、隣接するノード間でデータパケ
    ットを交換する方法。
  5. 【請求項５】 更にノード内の各々の通信チャネルにつ
    いて未決のトランザクションの数を数え、 ノードに接続されたそれらの通信チャネルの中で最小の
    未決のトラフィックを有する通信チャネルを通して所与
    のパケットの宛先への最短経路でパケットをルーティン
    グするステップを有する請求項４の方法。
  6. 【請求項６】 更に各々のデータパケット内のエージフ
    ィールドを維持し、 データパケットが拒絶されるたびにデータパケットのエ
    ージフィールドを増分し、 前記エージフィールドが飽和すればデータパケットをそ
    のソースノードに戻すステップを有する請求項４の方
    法。
  7. 【請求項７】 更に遠隔ノードから制御パケットを受信
    ノードへ伝送して受信ノードのクロックを遠隔的に設定
    するステップを有する請求項４の方法。
  8. 【請求項８】 更に所定時間の後に休眠ノードを目覚め
    させて前記休眠ノードへの遠隔アクセスを可能にするス
    テップを有する請求項４の方法。
  9. 【請求項９】 第１のノードと隣接ノード間の二地点デ
    ータパケット交換を制御するトポロジーのノードの集合
    体で前記第１のノードで使用する相互接続制御装置にお
    いて、前記データパケットはＷビットの長さを有し、 前記第１のノードと前記隣接ノード間で前記データパケ
    ット信号を受信、搬送する少なくとも第１と第２の通信
    ポートを備えた複数の通信ポートと、前記第１と第２の
    通信ポートはデータパケットを一時に１ビット受信、搬
    送する直列ポートからなり、前記データパケットはＷビ
    ットプラスＸ制御情報ビットからなり、前記直列ポート
    の１つからＷ＋Ｂビットのパケットを隣接相互接続制御
    装置へ送り出すパケット伝送時間は時間Ｔを必要とし、 それぞれ前記複数の通信ポートの１つと接続して前記デ
    ータパケット信号の前記相互接続制御装置への出入の流
    れを制御する複数のチャネルモジュールと、前記チャネ
    ルモジュールの各々は前記隣接ノードで実現される相互
    接続制御装置を通して隣接ノードのチャネルモジュール
    と接続することができ、２つの隣接するノードの前記接
    続されたチャネルモジュールはスロット化コンベヤーベ
    ルト状にデータパケットの流れを交換し、 前記複数のチャネルモジュールの各々に組み込まれ、接
    続された隣接チャネルモジュール間のパケットの往復遅
    延（Ｄij）をＴ伝送時間の整数に等しくなるように調節
    するタイミング制御論理手段と（Ｄijはパケットコンベ
    ヤーベルトのパケットスロットがノードｉからノードｊ
    に走行し、ノードｉに戻る往復時間）、 前記複数のチャネルモジュールと接続して入力、出力デ
    ータパケットをバッファする共通バッファプールと、 前記共通バッファプールと前記複数のチャネルモジュー
    ルと交信して適切なチャネルモジュールを通してデータ
    パケットをルーティングするルーティング表論理とを有
    する前記相互接続制御装置。
  10. 【請求項１０】 第１のノードと隣接ノード間の二地点
    データパケット交換を制御する任意のトポロジーのノー
    ドの集合体で前記第１のノードで使用する相互接続制御
    装置において、前記データパケットはＷビットの長さを
    有し、 前記第１のノードと前記隣接ノード間で前記データパケ
    ット信号を受信、搬送する少なくとも第１と第２の通信
    ポートを備える複数の通信ポートと、 それぞれ前記複数の通信ポートの１つと接続して前記デ
    ータパケット信号の前記相互接続制御装置への出入の流
    れを制御する複数のチャネルモジュールと、前記チャネ
    ルモジュールの各々は前記隣接ノードで実現される相互
    接続制御装置を通して隣接ノードのチャネルモジュール
    と接続することができ、２つの隣接するノードの前記接
    続されたチャネルモジュールはスロット化コンベヤーベ
    ルト状にデータパケットの流れを交換し、 前記複数のチャネルモジュールと接続して入力、出力デ
    ータパケットをバッファする共通バッファプールと、前
    記共通バッファプールはデータパケットをＷ／Ｂビット
    の小部分量で挿入、除去できるＢバンクに小分割した多
    ポートレジスタファイルからなり、 前記共通バッファプールに接続して前記共通バッファプ
    ールレジスタファイルに格納された全てのデータパケッ
    トのリンク済みリストポインタを供給するリンク済みリ
    スト論理手段と、 前記共通バッファプールと前記複数のチャネルモジュー
    ルと交信して適切なチャネルモジュールを通してデータ
    パケットをルーティングするルーティング表論理とを有
    する前記相互接続制御装置。
JP20155594A 1993-08-04 1994-08-04 相互接続制御装置及び方法 Expired - Lifetime JP3501305B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10183993A 1993-08-04 1993-08-04
US101,839 1993-08-04

Publications (2)

Publication Number Publication Date
JPH07170258A JPH07170258A (ja) 1995-07-04
JP3501305B2 true JP3501305B2 (ja) 2004-03-02

Family

ID=22286685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20155594A Expired - Lifetime JP3501305B2 (ja) 1993-08-04 1994-08-04 相互接続制御装置及び方法

Country Status (3)

Country Link
US (2) US5754789A (ja)
JP (1) JP3501305B2 (ja)
KR (1) KR100304063B1 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501305B2 (ja) * 1993-08-04 2004-03-02 サン・マイクロシステムズ・インコーポレイテッド 相互接続制御装置及び方法
WO1995025311A1 (en) * 1994-03-15 1995-09-21 Digi International Inc. System and method for communication with a remote network device
US5634004A (en) * 1994-05-16 1997-05-27 Network Programs, Inc. Directly programmable distribution element
US5802057A (en) 1995-12-01 1998-09-01 Apple Computer, Inc. Fly-by serial bus arbitration
GB9603582D0 (en) 1996-02-20 1996-04-17 Hewlett Packard Co Method of accessing service resource items that are for use in a telecommunications system
US5940600A (en) * 1996-04-01 1999-08-17 Apple Computer, Inc. Isochronous channel having a linked list of buffers
JP3159055B2 (ja) * 1996-05-16 2001-04-23 ヤマハ株式会社 通信システム
US6243667B1 (en) * 1996-05-28 2001-06-05 Cisco Systems, Inc. Network flow switching and flow data export
JP3721234B2 (ja) * 1996-10-07 2005-11-30 富士写真フイルム株式会社 プリンタ・システムおよびその動作制御方法
US6011781A (en) * 1997-03-19 2000-01-04 Advanced Micro Devices, Inc. Multipoint access protocol utilizing a point-to-point methodology
US6131119A (en) * 1997-04-01 2000-10-10 Sony Corporation Automatic configuration system for mapping node addresses within a bus structure to their physical location
US6038604A (en) * 1997-08-26 2000-03-14 International Business Machines Corporation Method and apparatus for efficient communications using active messages
US6292464B1 (en) * 1997-09-17 2001-09-18 Nortel Networks Limited Apparatus and method for self routing control mechanism for restoring fiber optic communications network connections
US6434606B1 (en) 1997-10-01 2002-08-13 3Com Corporation System for real time communication buffer management
US6360271B1 (en) * 1999-02-02 2002-03-19 3Com Corporation System for dynamic jitter buffer management based on synchronized clocks
US6298406B1 (en) * 1997-10-24 2001-10-02 Sony Corporation Method of and apparatus for detecting direction of reception of bus packets and controlling direction of transmission of bus packets within an IEEE 1394 serial bus node
US6014690A (en) * 1997-10-24 2000-01-11 Digital Equipment Corporation Employing multiple channels for deadlock avoidance in a cache coherency protocol
DE69819129T2 (de) 1998-02-19 2004-07-29 International Business Machines Corp. Flusssteuerungsverfahren unter Verwendung eines Ausserband-Flusssteurungkanals
US6374376B1 (en) * 1998-09-03 2002-04-16 Micron Technology, Inc. Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
WO2000028683A2 (en) * 1998-11-09 2000-05-18 Intera Systems, Inc. Emulation for synchronous behavior in a plesiosynchronous environment
US6614781B1 (en) 1998-11-20 2003-09-02 Level 3 Communications, Inc. Voice over data telecommunications network architecture
JP3326399B2 (ja) 1998-12-17 2002-09-24 松下電器産業株式会社 通信ノードおよびこれを有する情報機器、並びにネットワークシステム
US6938094B1 (en) 1999-09-17 2005-08-30 Advanced Micro Devices, Inc. Virtual channels and corresponding buffer allocations for deadlock-free computer system operation
US6711227B1 (en) * 1999-02-05 2004-03-23 Broadcom Corporation Synchronizing method and apparatus
US6940868B1 (en) 1999-04-20 2005-09-06 Abb Inc. Digital serial communications hub
US6888843B2 (en) * 1999-09-17 2005-05-03 Advanced Micro Devices, Inc. Response virtual channel for handling all responses
US6950438B1 (en) 1999-09-17 2005-09-27 Advanced Micro Devices, Inc. System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
US6983330B1 (en) * 1999-12-29 2006-01-03 Emc Corporation Method and apparatus for using multiple paths for processing out of band commands
US6397297B1 (en) * 1999-12-30 2002-05-28 Intel Corp. Dual cache with multiple interconnection operation modes
US6826619B1 (en) 2000-08-21 2004-11-30 Intel Corporation Method and apparatus for preventing starvation in a multi-node architecture
US6487643B1 (en) 2000-09-29 2002-11-26 Intel Corporation Method and apparatus for preventing starvation in a multi-node architecture
JP2002108804A (ja) * 2000-10-04 2002-04-12 Nec Eng Ltd データスイッチング装置
US6772298B2 (en) 2000-12-20 2004-08-03 Intel Corporation Method and apparatus for invalidating a cache line without data return in a multi-node architecture
FR2818850B1 (fr) * 2000-12-22 2003-01-31 Commissariat Energie Atomique Procede de routage adaptatif par reflexion avec apprentissage par renforcement
US7234029B2 (en) * 2000-12-28 2007-06-19 Intel Corporation Method and apparatus for reducing memory latency in a cache coherent multi-node architecture
US6791412B2 (en) * 2000-12-28 2004-09-14 Intel Corporation Differential amplifier output stage
US20020087766A1 (en) * 2000-12-29 2002-07-04 Akhilesh Kumar Method and apparatus to implement a locked-bus transaction
US6721918B2 (en) 2000-12-29 2004-04-13 Intel Corporation Method and apparatus for encoding a bus to minimize simultaneous switching outputs effect
US20020087775A1 (en) * 2000-12-29 2002-07-04 Looi Lily P. Apparatus and method for interrupt delivery
EP1239369A1 (de) * 2001-03-07 2002-09-11 Siemens Aktiengesellschaft Fehlertolerante Rechneranordnung und Verfahren zum Betrieb einer derartigen Anordnung
US20030079005A1 (en) * 2001-05-29 2003-04-24 61C Networks, Inc. System and method for efficient wide area network routing
US6971098B2 (en) 2001-06-27 2005-11-29 Intel Corporation Method and apparatus for managing transaction requests in a multi-node architecture
US7020146B2 (en) * 2001-08-30 2006-03-28 Sun Microsystems, Inc. Broadcast arbitration in a multi-domain device
US6715055B1 (en) 2001-10-15 2004-03-30 Advanced Micro Devices, Inc. Apparatus and method for allocating buffer space
US6751783B1 (en) * 2001-10-30 2004-06-15 Lsi Logic Corporation System and method for optimizing an integrated circuit design
US6836813B1 (en) 2001-11-30 2004-12-28 Advanced Micro Devices, Inc. Switching I/O node for connection in a multiprocessor computer system
KR100740731B1 (ko) 2003-02-20 2007-07-19 자링크 세미컨덕터, 인크 다수의 패킷 네트워크 상의 클록의 정렬 방법
US7159051B2 (en) * 2003-09-23 2007-01-02 Intel Corporation Free packet buffer allocation
TWI237767B (en) * 2003-12-23 2005-08-11 High Tech Comp Corp Serial/parallel data transformer module and related computer systems
US7613958B2 (en) 2004-01-12 2009-11-03 Hewlett-Packard Development Company, L.P. Error detection in a system having coupled channels
US7436777B2 (en) * 2004-01-12 2008-10-14 Hewlett-Packard Development Company, L.P. Failed link training
US7672222B2 (en) * 2004-01-12 2010-03-02 Hewlett-Packard Development Company, L.P. Link failures
US7606253B2 (en) * 2004-01-12 2009-10-20 Hewlett-Packard Development Company, L.P. Successful transactions
US7624213B2 (en) * 2005-02-11 2009-11-24 Hewlett-Packard Development Company, L.P. Passing identification information
US7721159B2 (en) * 2005-02-11 2010-05-18 Hewlett-Packard Development Company, L.P. Passing debug information
US7570630B1 (en) 2004-08-02 2009-08-04 Sprint Spectrum L.P. Dialed-digit based determination of whether to originate a call as a circuit-switched call or a packet-switched call
US8989045B2 (en) * 2004-11-12 2015-03-24 Brocade Communications Systems, Inc. Methods, devices and systems with improved zone merge operation by initiator selection
US20060140191A1 (en) * 2004-12-29 2006-06-29 Naik Uday R Multi-level scheduling using single bit vector
US7571377B2 (en) 2005-12-22 2009-08-04 International Business Machines Corporation Method and apparatus for transmitting data in an integrated circuit
US8199695B2 (en) * 2007-04-10 2012-06-12 International Business Machines Corporation Clock signal synchronization among computers in a network
JP4918904B2 (ja) * 2007-10-01 2012-04-18 ブラザー工業株式会社 印刷データ生成装置とコンピュータプログラム
KR20090100868A (ko) * 2008-03-21 2009-09-24 삼성전자주식회사 복수의 링크를 포함하는 네트워크 분석 방법 및 장치
US8081639B2 (en) * 2009-01-27 2011-12-20 Tellabs Operations, Inc. Method and apparatus for supporting client data transport with timing transparency
US8238538B2 (en) 2009-05-28 2012-08-07 Comcast Cable Communications, Llc Stateful home phone service
FR2967535B1 (fr) * 2010-11-15 2012-11-02 Alcatel Lucent Procede de synchronisation d'horloges maitre et esclave d'un reseau a commutation de paquets et a liaisons agregees entre noeuds, et dispositifs de synchronisation associes
US9137285B2 (en) * 2013-10-21 2015-09-15 Broadcom Corporation Adaptive audio video (AV) stream processing
GB2569276B (en) 2017-10-20 2020-10-14 Graphcore Ltd Compiler method
GB201717295D0 (en) * 2017-10-20 2017-12-06 Graphcore Ltd Synchronization in a multi-tile processing array
US10963003B2 (en) 2017-10-20 2021-03-30 Graphcore Limited Synchronization in a multi-tile processing array
GB2569275B (en) 2017-10-20 2020-06-03 Graphcore Ltd Time deterministic exchange
CN110880271B (zh) * 2019-11-08 2024-06-28 南京工业职业技术学院 一种程控交换t接线器工作原理自动演示***装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4901277A (en) * 1985-09-17 1990-02-13 Codex Corporation Network data flow control technique
US4726019A (en) * 1986-02-28 1988-02-16 American Telephone And Telegraph Company, At&T Bell Laboratories Digital encoder and decoder synchronization in the presence of late arriving packets
US4763318A (en) * 1986-05-02 1988-08-09 Datos Corporation Transmission and reception of synchronous data and timing signals using a steady bit stream
US4769815A (en) * 1987-04-10 1988-09-06 American Telephone And Telegraph Company, At&T Bell Laboratories Packet flow control method
ZA883232B (en) * 1987-05-06 1989-07-26 Dowd Research Pty Ltd O Packet switches,switching methods,protocols and networks
CA1335836C (en) * 1988-07-07 1995-06-06 Ichiro Iida Adaptive routing system
US5138615A (en) * 1989-06-22 1992-08-11 Digital Equipment Corporation Reconfiguration system and method for high-speed mesh connected local area network
US5235599A (en) * 1989-07-26 1993-08-10 Nec Corporation Self-healing network with distributed failure restoration capabilities
US5193151A (en) * 1989-08-30 1993-03-09 Digital Equipment Corporation Delay-based congestion avoidance in computer networks
US5247616A (en) * 1989-10-23 1993-09-21 International Business Machines Corporation Computer system having different communications facilities and data transfer processes between different computers
US5274631A (en) * 1991-03-11 1993-12-28 Kalpana, Inc. Computer network switching system
EP0510290B1 (en) * 1991-04-22 1997-02-05 International Business Machines Corporation Collision-free insertion and removal of circuit-switched channels in a packet-switched transmission structure
US5500860A (en) * 1991-06-14 1996-03-19 Digital Equipment Corporation Router using multiple hop redirect messages to enable bridge like data forwarding
US5379280A (en) * 1991-09-26 1995-01-03 Ipc Information Systems, Inc. Conferencing system for distributed switching network
KR100305268B1 (ko) * 1992-11-02 2001-11-22 아담 씨. 스트리겔 스위칭메카니즘에서의등시(等時)데이타의국부루프백
JP3501305B2 (ja) * 1993-08-04 2004-03-02 サン・マイクロシステムズ・インコーポレイテッド 相互接続制御装置及び方法

Also Published As

Publication number Publication date
KR100304063B1 (ko) 2001-11-22
JPH07170258A (ja) 1995-07-04
US6081844A (en) 2000-06-27
KR950006564A (ko) 1995-03-21
US5754789A (en) 1998-05-19

Similar Documents

Publication Publication Date Title
JP3501305B2 (ja) 相互接続制御装置及び方法
Dally et al. The reliable router: A reliable and high-performance communication substrate for parallel computers
US6212161B1 (en) Method and apparatus for a fault tolerant software transparent and high data integrity extension to a backplane bus or interconnect
US5347450A (en) Message routing in a multiprocessor computer system
Galles Spider: A high-speed network interconnect
Nugent The iPSC/2 direct-connect communications technology
US8792508B2 (en) Subscriber and communication controller of a communication system and method for implementing a gateway functionality in a subscriber of a communication system
EP0404337B1 (en) High-speed mesh connected local area network
US9674116B2 (en) Data distribution packet-flow interconnect fabric modular management optimized system
JP3816531B2 (ja) 非同期パケット交換
US5229993A (en) Control of access through local carrier sensing for high data rate networks and control of access of synchronous messages through circulating reservation packets
EP0225025B1 (en) Data transmission system
US7039851B2 (en) Method of and apparatus for correcting errors in data packet flow streams as in closed ring sequential address generators and the like without data flow stream interruption
US5398317A (en) Synchronous message routing using a retransmitted clock signal in a multiprocessor computer system
EP0225024A2 (en) Data transmission system
JP5781586B2 (ja) フルメッシュ・ネットワークにおける集中制御を排除したダイナミック・マルチパス・ルーティングによるセル・ベース・データの送信
JP2008509464A (ja) メッセージハンドラ、および通信モジュールが有するメッセージメモリ中のデータへのアクセスを制御する方法
US5594866A (en) Message routing in a multi-processor computer system with alternate edge strobe regeneration
JP2013524663A5 (ja)
US12001375B2 (en) Interconnect system
US11411768B2 (en) Method and system for exchanging real time data in a ring network
EP0225022B1 (en) Multi-node data processing system
JPH09200239A (ja) リング接続を用いたデータ転送方法及び情報処理システム
Scott The SCX channel: A new, supercomputer-class system interconnect
JP2006114028A (ja) 複数のデバイスを同期デバイスに相互接続する装置

Legal Events

Date Code Title Description
A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031127

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081212

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091212

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101212

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term