JP3498458B2 - Hybrid integrated circuit device - Google Patents
Hybrid integrated circuit deviceInfo
- Publication number
- JP3498458B2 JP3498458B2 JP33506895A JP33506895A JP3498458B2 JP 3498458 B2 JP3498458 B2 JP 3498458B2 JP 33506895 A JP33506895 A JP 33506895A JP 33506895 A JP33506895 A JP 33506895A JP 3498458 B2 JP3498458 B2 JP 3498458B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- corner
- bump
- integrated circuit
- hybrid integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、混成集積回路装置
に関し、特に回路基板の表面に電気部品が実装された混
成集積回路装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a hybrid integrated circuit device, and more particularly to a hybrid integrated circuit device in which electric parts are mounted on the surface of a circuit board.
【0002】[0002]
【従来の技術】回路基板に半導体チップなどの電気部品
が実装された混成集積回路装置において、前記電気部品
の前記回路基板への実装方法として、前記電気部品に設
けられたバンプと前記回路基板に設けられたランドとを
接合するフェイスダウンボンディング法を用いるものが
ある。近年、高集積化技術および超微細化技術の進歩に
より、前記電気部品は多端子でありながらも小型化され
る傾向にあり、これにともない前記バンプも小型化され
ている。2. Description of the Related Art In a hybrid integrated circuit device in which an electric component such as a semiconductor chip is mounted on a circuit board, bumps provided on the electric component and the circuit board are used as a method of mounting the electric component on the circuit board. There is a method using a face-down bonding method for bonding with a provided land. In recent years, due to the progress of high integration technology and ultra-miniaturization technology, the electric component tends to be miniaturized even though it has many terminals, and accordingly, the bump is also miniaturized.
【0003】[0003]
【発明が解決しようとする課題】しかし、上述のように
前記バンプを小型化すると、前記回路基板上に前記電気
部品を搭載する際に高い位置精度が必要となる。その理
由を図14および図15を用いて説明する。図14は、
従来の混成集積回路装置に用いられる電気部品の一例で
ある。電気部品130の被はんだ付面130aには、同
一サイズの16個のバンプ131が4列×4列のマトリ
ックス状に配置されている。バンプ131は、被はんだ
付面130aにはんだを載せて形成された半円状のはん
だ粒である。図15に示すように、バンプ131を回路
基板150に設けられたランド110にはんだ付する際
に電気部品130を載置する位置がずれると電気部品が
はんだ付される位置がずれ、これにより当初の設計通り
バンプ131がランド110の中央付近にはんだ付され
た場合に比べて接合面積が小さくなる。このため、バン
プ131とランド110との接触抵抗が大きくなるとも
に、電気部品130のはんだ付強度も低下するという問
題がある。電気部品130を載置する位置がさらにずれ
ると、バンプ131がランド110の間に位置すること
によりバンプ131とランド110とが電気的に接続さ
れなくなったり、一つのバンプ131が隣接する二つの
ランド110に跨がって接合されることにより二つのラ
ンド110がショートしたりするという問題が生じる。However, when the bumps are miniaturized as described above, high positional accuracy is required when mounting the electric components on the circuit board. The reason will be described with reference to FIGS. 14 and 15. Figure 14
It is an example of an electric component used for a conventional hybrid integrated circuit device. On the soldered surface 130a of the electric component 130, 16 bumps 131 of the same size are arranged in a matrix of 4 rows × 4 rows. The bumps 131 are semicircular solder particles formed by placing solder on the soldered surface 130a. As shown in FIG. 15, when the bumps 131 are soldered to the lands 110 provided on the circuit board 150, if the position where the electrical component 130 is placed is displaced, the position where the electrical component is soldered is displaced, which causes The bonding area is smaller than that when the bump 131 is soldered near the center of the land 110 as designed. Therefore, there is a problem that the contact resistance between the bump 131 and the land 110 increases and the soldering strength of the electric component 130 also decreases. When the mounting position of the electrical component 130 is further displaced, the bump 131 is located between the lands 110, so that the bump 131 and the land 110 are not electrically connected to each other, or one bump 131 is adjacent to two lands. When the two lands 110 are joined across the 110, the two lands 110 may be short-circuited.
【0004】このような問題に対し、特公平6−262
27号公報には、図16および図17に示すように、チ
ップ101にマトリックス状に配列されたチップのパッ
ドのうち四隅のパッド105を他のパッド102に比べ
て大きな径で形成し、さらに基板104にマトリックス
状に配列された基板のパッドのうち四隅のパッド106
を他のパッド103に比べて大きな径で形成した半導体
チップの装着方法が開示されている。この装着方法によ
ると、チップ載置時の位置ずれによりチップのパッド1
02と基板のパッド103とが接触しない場合にも、チ
ップのパッド105が基板のパッド106に接触してい
れば、パッド105を構成するはんだの表面張力により
パッド102と基板のパッド103とが接触するように
チップを移動させて自動的位置合わせ(以下、「セルフ
アラインメント」という)することができる。To address such problems, Japanese Patent Publication No. 6-262
In Japanese Patent Laid-Open No. 27, as shown in FIGS. 16 and 17, among the pads of the chips arranged in a matrix on the chip 101, the pads 105 at the four corners are formed to have a larger diameter than the other pads 102, and the substrate is further formed. The pads 106 at the four corners of the substrate pads arranged in a matrix in 104
There is disclosed a method of mounting a semiconductor chip having a larger diameter than other pads 103. According to this mounting method, the pad 1 of the chip is misaligned when the chip is placed.
02 and the pad 103 of the substrate are not in contact with each other, the pad 105 of the chip is in contact with the pad 106 of the substrate, the pad 102 is in contact with the pad 103 of the substrate due to the surface tension of the solder forming the pad 105. The chip can be moved to perform automatic alignment (hereinafter, referred to as “self-alignment”) as described above.
【0005】しかし、特公平6−26227号公報では
一つのチップに径の異なる基板のパッド102、105
を同じ高さに形成しているが、実際には径の異なるパッ
ド102とパッド105との高さを揃えることは困難で
ある。すなわち、溶融状態のはんだをチップに載せてバ
ンプを形成する際、径の大きなパッド105はこのパッ
ド105を構成するはんだ自体の重みのため、径の小さ
なパッド102に比べて潰れた形状に形成される。しか
も、その潰れの程度はパッド105を形成する際に供給
されるはんだの粘度やチップ表面の温度などにより変化
する。このため、パッド102と同じ高さにパッド10
5を形成するためには、工程条件を正確に管理する必要
があるとともに、高度な技術、ノウハウおよび高精度な
装置が必要である。パッド102に比べてパッド105
が低く形成されると、パッド102が基板のパッド10
3上に係止されたときにパッド105と基板のパッド1
06とが接触しないので、パッド105と基板のパッド
106との接合が行われなくなる。さらに、四隅に径の
大きなパッド105を形成しているため、チップサイズ
が大きくなってしまうという問題がある。However, in Japanese Patent Publication No. 6-26227, pads 102 and 105 of substrates having different diameters are included in one chip.
However, in practice, it is difficult to make the pads 102 and 105 having different diameters the same height. That is, when a molten solder is placed on a chip to form a bump, the pad 105 having a large diameter is formed in a crushed shape as compared with the pad 102 having a small diameter due to the weight of the solder itself forming the pad 105. It Moreover, the degree of crushing changes depending on the viscosity of the solder supplied when forming the pad 105, the temperature of the chip surface, and the like. Therefore, the pad 10 is at the same height as the pad 102.
In order to form No. 5, it is necessary to accurately control the process conditions, and also to require sophisticated technology, know-how, and highly accurate equipment. Pad 105 compared to pad 102
When the pad is formed low, the pad 102 becomes the pad 10 of the substrate.
Pad 105 and substrate pad 1 when locked onto 3
Since the pad 106 and the pad 106 on the substrate are not contacted, the pad 105 and the pad 106 on the substrate are not joined. Further, since the pads 105 having large diameters are formed at the four corners, there is a problem that the chip size becomes large.
【0006】本発明の目的は、回路基板に電気部品を載
置する際のセルフアラインメント可能領域が広く、かつ
バンプの形成が容易な混成集積回路装置を提供すること
にある。An object of the present invention is to provide a hybrid integrated circuit device which has a wide self-alignable area when an electric component is mounted on a circuit board and can easily form bumps.
【0007】[0007]
【課題を解決するための手段】請求項1記載の混成集積
回路装置によると、各バンプは同じ大きさであるためサ
イズ管理が容易である。また、矩形状に配列されたラン
ドのうち四隅に位置する角部ランドは中間ランドに比べ
て大きいため、電気部品をランド上に載置する際のはん
だ付基本位置からの電気部品の位置ずれ幅が中間バンプ
と中間ランドとが接触できないほど大きい場合にも、角
部バンプの一部と角部ランドとが接触していれば、この
角部バンプを構成するはんだの表面張力により前記電気
部品をセルフアラインメントすることができる。According to the hybrid integrated circuit device of the first aspect, since each bump has the same size, size management is easy. In addition, since the corner lands located at the four corners of the lands arranged in a rectangular shape are larger than the intermediate lands, the positional deviation width of the electrical component from the basic soldering position when mounting the electrical component on the land Even if the intermediate bump and the intermediate land are too large to be in contact with each other, if a part of the corner bump and the corner land are in contact with each other, the surface tension of solder forming the corner bump causes the electric component to Can be self-aligned.
【0008】 請求項2記載の混成集積回路装置による
と、各バンプと各ランドとの接触面の直径fが中間ラン
ドの幅bよりも小さいことにより、各バンプを構成する
はんだの表面張力に対するバンプの重量が小さいので、
この表面張力に基づく電気部品の位置矯正力を良好に働
かせることができる。請求項3記載の混成集積回路装置
によると、隣接する前記中間ランドに面する前記角部ラ
ンドの辺から前記接触面の外周までの距離と、隣接する
前記各中間ランドの対向する辺ならびに隣接する前記角
部ランドに面する前記中間ランドの辺から前記接触面の
外周までの距離とが等しいため、中間ランドに比べて角
部ランドを大きくしてもバンプを等間隔に配置すること
ができる。これにより、バンプの形成が容易である。According to the hybrid integrated circuit device of the second aspect, since the diameter f of the contact surface between each bump and each land is smaller than the width b of the intermediate land, the bump with respect to the surface tension of the solder forming each bump is bumped. Because the weight of is small,
The position correction force of the electric component based on this surface tension can be effectively worked. According to the hybrid integrated circuit device of claim 3, the distance from the side of the corner land facing the adjacent intermediate land to the outer circumference of the contact surface, the facing side of each adjacent intermediate land, and the adjacent side. Since the distance from the side of the intermediate land facing the corner land to the outer circumference of the contact surface is equal , the bumps can be arranged at equal intervals even if the corner land is larger than the intermediate land. This facilitates the formation of bumps.
【0009】請求項4記載の混成集積回路装置による
と、前記矩形の各辺上において、角部ランドの幅をa、
中間ランドの幅をb、隣接するランド間の距離をdと
し、はんだ付基本位置における前記バンプ群を構成する
はんだの溶融時の各バンプと前記角部ランドまたは前記
中間ランドとの接触面の直径をfとしたとき、位置ずれ
幅gは、下記(1)式〜(3)式を満たす。According to another aspect of the hybrid integrated circuit device of the present invention, the width of the corner land is a on each side of the rectangle.
The width of the intermediate land is b, the distance between the adjacent lands is d, and the diameter of the contact surface between each bump and the corner land or the intermediate land when the solder constituting the bump group at the soldering basic position is melted. Where f is f, the positional deviation width g satisfies the following equations (1) to (3).
【0010】
{g+(1/2)×(b−f)}<a<(b+f) ・・・(1)
{g+(1/2)×(f−b)}<d ・・・(2)
g<{(3/2)f+(1/2)b} ・・・(3)
以下、(1)式〜(3)式の意味を図7〜図11を用い
て説明する。図7〜図11において、211は角部ラン
ド、212は中間ランド、231は角部バンプ、232
は中間バンプである。また、角部バンプ231および中
間バンプ232は、はんだ付基本位置を実線で示し、電
気部品を載置する位置が位置ずれ幅gだけずれた場合を
点線で示す。{G + (1/2) × (b−f)} <a <(b + f) (1) {g + (1/2) × (f−b)} <d (2) ) G <{(3/2) f + (1/2) b} (3) The meanings of the expressions (1) to (3) will be described below with reference to FIGS. 7 to 11. 7 to 11, 211 is a corner land, 212 is an intermediate land, 231 is a corner bump, 232
Is the middle bump. The corner bumps 231 and the intermediate bumps 232 are indicated by solid lines at the soldering basic positions, and by dotted lines when the positions for mounting the electric components are displaced by the displacement width g.
【0011】上記(1)式において{g+(1/2)×
(b−f)}<aとした理由は、図7に示すように、電
気部品が位置ずれ幅gだけずれて載置され中間バンプ2
32と中間ランド212とが接触していないとき、角部
バンプ231を構成するはんだの表面張力に基づくセル
フアラインメント力により図示しない電気部品を図7の
右方向に移動させるためには、角部ランド211には角
部バンプ231の一部が角部ランド211上に載るだけ
の幅aが必要なためである。In the above formula (1), {g + (1/2) ×
The reason for (b−f)} <a is that, as shown in FIG.
When the 32 and the intermediate land 212 are not in contact with each other, in order to move the electric component (not shown) to the right in FIG. 7 by the self-alignment force based on the surface tension of the solder forming the corner bumps 231, the corner land is This is because the 211 needs a width a that allows a part of the corner bump 231 to be placed on the corner land 211.
【0012】また、a<(b+f)とした理由は、図8
に示すように、中間バンプ232と中間ランド212と
が接触していないとき角部バンプ231の全体が角部ラ
ンド211上に載っていると、角部バンプ231を構成
するはんだの形状が安定となるので、このはんだの表面
張力に基づくセルフアラインメント力が働かないためで
ある。角部バンプ231を構成するはんだの表面張力に
基づくセルフアラインメント力を働かせるためには、中
間バンプ232と中間ランド212とが接触する位置ま
で電気部品が移動する間、角部バンプ231の一部が角
部ランド211からはみ出している必要がある。The reason for setting a <(b + f) is as shown in FIG.
As shown in FIG. 6, when the entire corner bump 231 is placed on the corner land 211 when the middle bump 232 and the middle land 212 are not in contact with each other, the shape of the solder forming the corner bump 231 becomes stable. This is because the self-alignment force based on the surface tension of the solder does not work. In order to exert the self-alignment force based on the surface tension of the solder forming the corner bumps 231, a part of the corner bumps 231 is removed while the electric component moves to the position where the intermediate bumps 232 and the intermediate lands 212 contact each other. It is necessary to protrude from the corner land 211.
【0013】上記(2)式において、{g+(1/2)
×(f−b)}<dとした理由は、図9に示すように、
dの値が(2)式の範囲以下であると中間ランド212
に接合させるべき中間バンプ232が隣接するランドで
ある角部ランド211に接触するため、中間バンプ23
2を構成するはんだの表面張力は電気部品を図9の左方
向に移動させるように働いてしまうためである。したが
って、dの値が(2)式の範囲以下である場合には、位
置ずれ幅gの上限はdで決まり、
g<{d−(1/2)×(f−b)} ・・・(4)
となる。In the above equation (2), {g + (1/2)
The reason for setting x (f−b)} <d is as shown in FIG.
If the value of d is less than or equal to the range of the equation (2), the intermediate land 212
Since the intermediate bumps 232 to be bonded to the corner bumps 211 contact the adjacent corner lands 211, the intermediate bumps 23
This is because the surface tension of the solder constituting No. 2 acts so as to move the electric component to the left in FIG. Therefore, when the value of d is equal to or less than the range of the expression (2), the upper limit of the positional deviation width g is determined by d, and g <{d- (1/2) × (fb)} ... (4)
【0014】また、図10に一点鎖線で示すように、中
間バンプ232が中間ランド212から離れる場合には
角部バンプ231の一部は角部211からはみ出してい
る必要があり、図10に点線で示すように、角部バンプ
231の一部は角部ランド231と接触している必要が
あるため、位置ずれ幅gは上記(3)式を満たす範囲と
なる。Further, as shown by the alternate long and short dash line in FIG. 10, when the intermediate bump 232 separates from the intermediate land 212, a part of the corner bump 231 needs to protrude from the corner 211, and the dotted line in FIG. As shown in FIG. 5, a part of the corner bump 231 needs to be in contact with the corner land 231. Therefore, the positional deviation width g is in a range that satisfies the above expression (3).
【0015】なお、図2〜図6にはb<dの場合を示し
たが、図11に示すように、上記(1)式〜(4)式は
b>dの場合にも成り立つ。Although FIG. 2 to FIG. 6 show the case of b <d, as shown in FIG. 11, the above equations (1) to (4) are also valid when b> d.
【0016】[0016]
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。
(第1実施例)本発明の第1実施例による混成集積回路
装置を図1〜図6に示す。これは、印刷回路基板上にフ
ェイスダウン法により半導体チップを実装した例であ
る。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. (First Embodiment) FIGS. 1 to 6 show a hybrid integrated circuit device according to a first embodiment of the present invention. This is an example of mounting a semiconductor chip on a printed circuit board by a face-down method.
【0017】混成集積回路装置1は、回路基板50およ
びこの上に実装された半導体チップ54からなる。図1
に示すように、回路基板50は、基板51の表面に導体
53が印刷され、この導体53の上にガラス52が形成
されている。電気部品としての半導体チップ54が搭載
される部分のガラス52には窓部52aが設けられてお
り、この窓部52a内では導体53および基板51が露
出されている。窓部52a内で露出された導体53によ
り形成される角部ランド11、12、13、14および
その間に位置する中間ランド15は、半導体チップ54
に設けられた後述するバンプ31、32、33、34、
35に対応した正方形状となるように配置されており、
この角部ランド11、12、13、14および中間ラン
ド15により形成されたランド群10上に半導体チップ
54が搭載される。The hybrid integrated circuit device 1 comprises a circuit board 50 and a semiconductor chip 54 mounted thereon. Figure 1
As shown in FIG. 5, the circuit board 50 has a conductor 53 printed on the surface of the substrate 51, and the glass 52 is formed on the conductor 53. A window 52a is provided in the glass 52 where the semiconductor chip 54 as an electric component is mounted, and the conductor 53 and the substrate 51 are exposed in the window 52a. The corner lands 11, 12, 13, 14 formed by the conductor 53 exposed in the window 52a and the intermediate land 15 located between them are the semiconductor chips 54.
Bumps 31, 32, 33, 34, which will be described later,
35 are arranged in a square shape corresponding to
The semiconductor chip 54 is mounted on the land group 10 formed by the corner lands 11, 12, 13, 14 and the intermediate land 15.
【0018】図3に示すように、半導体チップ54に
は、被はんだ付面54aに正方形状に配列された図示し
ない端子にはんだ粒を載せることによりバンプ群30が
形成されている。図1に示すように、このバンプ群30
は、前記正方形の四隅に位置する角部バンプ31、3
2、33、34およびその間であって前記正方形の辺上
に位置する中間バンプ35とからなる。角部バンプ3
1、32、33、34と中間バンプ35とは同じサイズ
に形成され、また等間隔に配置されている。これによ
り、バンプ群30の形成および各バンプのサイズ管理が
容易である。As shown in FIG. 3, a bump group 30 is formed on the semiconductor chip 54 by placing solder particles on terminals (not shown) arranged in a square shape on the surface to be soldered 54a. As shown in FIG. 1, this bump group 30
Are corner bumps 31, 3 located at the four corners of the square.
2, 33, 34 and intermediate bumps 35 located on the sides of the square between them. Corner bump 3
1, 32, 33, 34 and the intermediate bump 35 are formed to have the same size and are arranged at equal intervals. This makes it easy to form the bump group 30 and manage the size of each bump.
【0019】なお、図1に点線で示した半導体チップ5
4の位置は、混成集積回路装置1における半導体チップ
54の所定の実装位置、すなわち特許請求の範囲に記載
の「はんだ付基本位置」である。また、図1に点線で示
したバンプ群30の形状は、前記はんだ付基本位置にお
いてバンプ群30を構成するはんだを溶融したときのバ
ンプ群30とランド群10との接触面を示す。The semiconductor chip 5 shown by the dotted line in FIG.
The position 4 is a predetermined mounting position of the semiconductor chip 54 in the hybrid integrated circuit device 1, that is, a “soldering basic position” described in the claims. The shape of the bump group 30 shown by the dotted line in FIG. 1 indicates the contact surface between the bump group 30 and the land group 10 when the solder forming the bump group 30 is melted at the soldering basic position.
【0020】ここで、バンプ群30の形成する前記正方
形の一辺に平行な方向Aに対して、前記はんだ付基本位
置における角部ランド11、12、13、14の幅を
a、中間ランド15の幅をb、角部ランド11、12、
13、14と隣接する中間ランド15との間の距離およ
び隣接する二つの中間ランド15の間の距離をdとし、
また前記はんだ付基本位置においてバンプ群30を構成
するはんだを溶融したときのバンプ群30とランド群1
0との接触面の直径をfとし、さらに半導体チップ54
を回路基板50上に載置する位置が前記はんだ付基本位
置からずれた場合にこの位置ずれをセルフアラインメン
ト可能な位置ずれ幅をgとする。このとき、図1に示す
ようにb>fであり、また位置ずれ幅gは下記(1)式
〜(3)式を満たす。Here, with respect to the direction A parallel to one side of the square formed by the bump group 30, the width of the corner lands 11, 12, 13, 14 at the soldering basic position is a and the width of the intermediate land 15 is a. Width b, corner lands 11, 12,
The distance between the adjacent intermediate lands 15 and 13, 14 and the distance between the two adjacent intermediate lands 15 are d,
Further, the bump group 30 and the land group 1 when the solder constituting the bump group 30 is melted at the soldering basic position
The diameter of the contact surface with 0 is f, and the semiconductor chip 54
When the position for mounting on the circuit board 50 deviates from the soldering basic position, this misregistration is defined as a position deviation width capable of self-alignment. At this time, as shown in FIG. 1, b> f, and the positional deviation width g satisfies the following expressions (1) to (3).
【0021】
{g+(1/2)×(b−f)}<a<(b+f) ・・・(1)
{g+(1/2)×(f−b)}<d ・・・(2)
g<{(3/2)f+(1/2)b} ・・・(3)
本発明の第1実施例では、a=200μm、b=130
μm、d=120μm、f=100μmである、また、
バンプ群30およびランド群10は90°回転対称な形
状に形成されている。{G + (1/2) × (b−f)} <a <(b + f) ... (1) {g + (1/2) × (f−b)} <d ... (2) ) G <{(3/2) f + (1/2) b} (3) In the first embodiment of the present invention, a = 200 μm and b = 130.
μm, d = 120 μm, f = 100 μm, and
The bump group 30 and the land group 10 are formed in a 90 ° rotationally symmetrical shape.
【0022】また、図1に示すように、前記はんだ付基
本位置において、隣接する中間ランド15に面する角部
ランド11、12の辺11a、12aから前記接触面の
外周までの距離D1 ′は、隣接する二つの中間ランド1
5の対向する辺15aならびに隣接する角部ランド1
1、12に面する中間ランド15の辺15bから前記接
触面の外周までの距離に等しい。したがって、前記接触
面の外周から角部ランド11、12の外側端11b、1
2bまでの距離D2 は前記距離D1 よりも大きい。本発
明の第1実施例ではD1 =D1 ′=15μm、D2 =8
5μmである。Further, as shown in FIG. 1, at the soldering basic position, the distance D1 'from the sides 11a and 12a of the corner lands 11 and 12 facing the adjacent intermediate land 15 to the outer periphery of the contact surface is , Two adjacent intermediate lands 1
5 opposing sides 15a and adjacent corner lands 1
It is equal to the distance from the side 15b of the intermediate land 15 facing the first and the second contact points 12 to the outer periphery of the contact surface. Therefore, from the outer periphery of the contact surface, the outer ends 11b, 1 of the corner lands 11, 12 are
The distance D2 to 2b is greater than the distance D1. In the first embodiment of the present invention, D1 = D1 '= 15 .mu.m and D2 = 8.
It is 5 μm.
【0023】上記の構成の混成集積回路装置1におい
て、回路基板50に電気部品30を載置する際の位置ず
れがセルフアラインメントされる様子を図2〜図6を用
いて説明する。
図3に示すように、前記はんだ付基本位置から、
(1/2)×(f+b)<g1 <{(1/2)×(f+b)+f}
・・・(5)
を満たす位置ずれ距離g1 だけ図3で左方向にずれた位
置に電気部品30が搭載された場合を想定する。In the hybrid integrated circuit device 1 having the above-described structure, the manner in which the positional deviation when the electric component 30 is placed on the circuit board 50 is self-aligned will be described with reference to FIGS. As shown in FIG. 3, from the soldering basic position, a positional deviation distance g1 that satisfies (1/2) × (f + b) <g1 <{(1/2) × (f + b) + f} (5) Only in FIG. 3, it is assumed that the electric component 30 is mounted at a position displaced to the left.
【0024】この状態でバンプ群30を溶融すると、
図4に示すように、中間バンプ35は中間ランド15か
ら離れており、角部バンプ32は角部ランド12から離
れている。しかし、角部ランド11が上記(1)式の範
囲の幅aを有するため、角部バンプ31の一部は角部ラ
ンド11に接触している。図示されてはいないが、同様
に角部バンプ33と角部ランド13とは離れており、角
部バンプ34の一部は角部ランド14に接触している。
そして、溶融状態の角部バンプ31、34の表面積を小
さくしようとする角部バンプ31、34を構成するはん
だの表面張力がセルフアラインメント力として働くた
め、半導体チップ54は図3の右方向に移動し、位置ず
れ距離g1 は次第に小さくなる。When the bump group 30 is melted in this state,
As shown in FIG. 4, the intermediate bumps 35 are separated from the intermediate lands 15, and the corner bumps 32 are separated from the corner lands 12. However, since the corner land 11 has the width a within the range of the above formula (1), a part of the corner bump 31 is in contact with the corner land 11. Although not shown, similarly, the corner bumps 33 and the corner lands 13 are separated from each other, and some of the corner bumps 34 are in contact with the corner lands 14.
Then, since the surface tension of the solder forming the corner bumps 31 and 34 for reducing the surface area of the corner bumps 31 and 34 in the molten state acts as a self-alignment force, the semiconductor chip 54 moves to the right in FIG. However, the displacement distance g1 gradually becomes smaller.
【0025】
g1 <(1/2)×(f+b) ・・・(6)
となるまで半導体チップ54が移動すると、中間バンプ
35の一部が中間ランド15に接触し、角部バンプ3
2、33の一部が角部ランド12、13に接触する。こ
れにより、角部バンプ31、34を構成するはんだの表
面張力に加えて中間バンプ35および角部バンプ32、
33を構成するはんだの表面張力がセルフアラインメン
ト力として働き、半導体チップ54は図3の右方向にさ
らに移動するため、位置ずれ距離g1 は次第に小さくな
る。When the semiconductor chip 54 moves until g1 <(1/2) × (f + b) (6), a part of the intermediate bump 35 comes into contact with the intermediate land 15 and the corner bump 3
A part of 2, 33 contacts the corner lands 12, 13. As a result, in addition to the surface tension of the solder forming the corner bumps 31 and 34, the intermediate bump 35 and the corner bump 32,
The surface tension of the solder forming 33 acts as a self-alignment force, and the semiconductor chip 54 moves further to the right in FIG. 3, so that the displacement distance g1 becomes gradually smaller.
【0026】
g1 <{a−(1/2)×(b+f)} ・・・(7)
となるまで半導体チップ54が移動すると、図5に示す
ように、角部バンプ31、34の接触面の全体が角部ラ
ンド11、14に載るため、角部バンプ31、34を構
成するはんだの表面張力に基づくセルフアラインメント
力は働かなくなる。しかし、中間バンプ35は一部しか
中間ランド15に接触しておらず、また角部バンプ3
2、33も一部しか角部ランド12、13に接触してい
ないので、中間バンプ35および角部バンプ32、33
を構成するはんだの表面張力に基づくセルフアラインメ
ント力により、半導体チップ54は図5の右方向にさら
に移動する。When the semiconductor chip 54 moves until g1 <{a− (1/2) × (b + f)} (7), as shown in FIG. 5, the contact surfaces of the corner bumps 31 and 34 are Since the whole is placed on the corner lands 11 and 14, the self-alignment force based on the surface tension of the solder forming the corner bumps 31 and 34 does not work. However, the intermediate bump 35 only partially contacts the intermediate land 15, and the corner bump 3
Since only a part of the reference numerals 2 and 33 is in contact with the corner lands 12 and 13, the intermediate bump 35 and the corner bumps 32 and 33 are included.
The semiconductor chip 54 is further moved to the right in FIG. 5 by the self-alignment force based on the surface tension of the solder constituting the semiconductor chip.
【0027】
g1 =(1/2)×(b−f) ・・・(8)
となるまで半導体チップ54が移動すると、図6に示す
ように、角部バンプ31、32、33、34および中間
バンプ35の接触面の全体がそれぞれ角部ランド11、
12、13、14および中間ランド15に載り、半導体
チップ54のセルフアラインメントは終了する。When the semiconductor chip 54 moves until g1 = (1/2) × (b−f) (8), corner bumps 31, 32, 33, 34 and The entire contact surface of the intermediate bump 35 is the corner land 11,
The semiconductor chip 54 is mounted on 12, 13, 14 and the intermediate land 15, and the self-alignment of the semiconductor chip 54 is completed.
【0028】図2は図3〜図6に示す状態を上から見た
もので、半導体チップ54、角部バンプ31および中間
バンプ35は図3および図4における状態が点線、図5
における状態が一点鎖線、図6における状態が実線で示
されている。本発明の第1実施例によると、上記〜
のようにして{(1/2)×(f+b)+f}までの位
置ずれ距離g1 を(1/2)×(b−f)まで小さくす
るように修正することができる。すなわち、この第1実
施例では、セルフアラインメント可能な位置ずれ幅g
は、
g<{(1/2)×(f+b)+f} ・・・(9)
である。FIG. 2 is a top view of the state shown in FIGS. 3 to 6, and the semiconductor chip 54, the corner bumps 31 and the intermediate bumps 35 are shown by the dotted lines in FIG. 3 and FIG.
The state in FIG. 6 is indicated by a chain line, and the state in FIG. 6 is indicated by a solid line. According to the first embodiment of the present invention,
In this way, the positional deviation distance g1 up to {(1/2) .times. (F + b) + f} can be corrected to be reduced to (1/2) .times. (B-f). That is, in the first embodiment, the position shift width g capable of self-alignment is set.
Is g <{(1/2) × (f + b) + f} (9).
【0029】一方、図14に示す従来例では同じ長さb
を有するランド110のみからランド群10が構成され
ているため、電気部品130が上記(5)式を満たす位
置ずれ距離g1 だけずれて載置された場合には全てのバ
ンプ131がランド110から離れているため、電気部
品130をセルフアラインメントすることはできない。
したがって、この従来例の構成によると、セルフアライ
ンメント可能な位置ずれ幅g′は、
g′<(1/2)×(f+b) ・・・(10)
である。本発明の第1実施例によると、前記従来例に比
べて位置ずれ幅gがバンプの接触面の直径fだけ大きく
なることが判る。また、前述のようにランド群10は9
0°回転対称な形状に形成されているので、前記方向A
と直交する方向Bに対してもセルフアラインメント可能
な位置ずれ幅gは等しい。なお、前記方向Bに対する
a、b、d、gの値は、上記(1)〜(3)を満たして
いれば前記方向Aとは異なってもよい。On the other hand, in the conventional example shown in FIG. 14, the same length b
Since the land group 10 is composed of only the lands 110 having the above, all the bumps 131 are separated from the lands 110 when the electric component 130 is placed with a displacement distance g1 satisfying the above expression (5). Therefore, the electric component 130 cannot be self-aligned.
Therefore, according to the configuration of this conventional example, the position shift width g'that can be self-aligned is g '<(1/2) * (f + b) ... (10). According to the first embodiment of the present invention, it can be seen that the positional deviation width g becomes larger than the conventional example by the diameter f of the contact surface of the bump. As described above, the land group 10 has 9
Since it is formed in a 0 ° rotationally symmetrical shape, the direction A
The misalignment width g capable of self-alignment is the same also in the direction B orthogonal to. The values of a, b, d, and g with respect to the direction B may be different from those in the direction A as long as they satisfy the above (1) to (3).
【0030】このように、本発明の第1実施例による
と、中間ランド15に比べて角部ランド11、12、1
3、14を大きくすることにより図14に示す従来例に
比べて位置ずれ幅gを大きくすることができる。また、
図16に示す従来例とは異なり、バンプ群30を構成す
る角部バンプ31、32、33、34と中間バンプ35
とは同じサイズに形成されているので、半導体チップ5
4の小型化を妨げることなく位置ずれ幅gを大きくする
ことができる。さらに、角部バンプ31、32、33、
34と中間バンプ35とが同じサイズに形成され、また
等間隔に配置されていることにより、バンプ群30の形
成および各バンプのサイズ管理が容易である。As described above, according to the first embodiment of the present invention, the corner lands 11, 12, 1 are compared with the intermediate land 15.
By increasing 3 and 14, the positional deviation width g can be increased as compared with the conventional example shown in FIG. Also,
Unlike the conventional example shown in FIG. 16, the corner bumps 31, 32, 33, 34 and the intermediate bumps 35 forming the bump group 30 are formed.
Since they are formed in the same size as
The position shift width g can be increased without hindering the size reduction of No. 4. Furthermore, the corner bumps 31, 32, 33,
Since the bumps 34 and the intermediate bumps 35 are formed to have the same size and are arranged at equal intervals, it is easy to form the bump group 30 and manage the size of each bump.
【0031】なお、上記(5)式において、角部ランド
11、12、13、14の幅aをa<(b+f)とした
のは、上記から上記に移行する段階において幅aが
この範囲以上であると、中間バンプ35と中間ランド1
5および角部バンプ32、33と角部ランド12、13
とが接触するまでg1 が小さくなる前に角部バンプ3
1、34の接触面の全体が角部ランド11、14上に載
ることになり、半導体チップ54をこれ以上セルフアラ
インメントすることができなくなるためである。In the above equation (5), the width a of the corner lands 11, 12, 13, 14 is set to a <(b + f) because the width a is more than this range at the stage of transition from the above to the above. Then, the intermediate bump 35 and the intermediate land 1
5 and corner bumps 32 and 33 and corner lands 12 and 13
Corner bump 3 before g1 becomes small until it contacts
This is because the entire contact surface of Nos. 1 and 34 is placed on the corner lands 11 and 14, and the semiconductor chip 54 cannot be self-aligned any more.
【0032】また、上記第1実施例では半導体チップ5
4の端子が正方形状に配列されている例について説明し
たが、端子が長方形状に配列されている半導体チップの
場合にも、第1実施例と同様に中間ランドに比べて角部
ランドを大きくすることによりセルフアラインメント可
能な位置ずれ幅gを大きくすることができる。
(第2実施例)本発明の第2実施例を図12および図1
3に示す。第1実施例と同一の符号は実質的に同一の構
成部分を示す。In the first embodiment, the semiconductor chip 5 is used.
The example in which the four terminals are arranged in a square shape has been described. However, in the case of a semiconductor chip in which the terminals are arranged in a rectangular shape, the corner land is larger than the intermediate land as in the first embodiment. By doing so, the misalignment width g capable of self-alignment can be increased. (Second Embodiment) FIG. 12 and FIG. 1 of the second embodiment of the present invention.
3 shows. The same reference numerals as those in the first embodiment indicate substantially the same components.
【0033】回路基板50は、基板51の表面に導体6
3を印刷し、この導体63の上からガラス52が形成さ
れている。導体53の形状によって角部ランド11の幅
aが決まっていた第1実施例とは異なり、この第2実施
例では、角部ランドの内側端64bからガラス62に設
けられた窓部62aまでの距離により角部ランド62の
幅aが決まる。ガラス62が形成された部分にははんだ
が付着しないため、この第2実施例によっても第1実施
例と同様に位置ずれ幅gを大きくすることができる。The circuit board 50 has the conductor 6 on the surface of the board 51.
3 is printed, and the glass 52 is formed on the conductor 63. Unlike the first embodiment in which the width a of the corner land 11 is determined by the shape of the conductor 53, in the second embodiment, the distance from the inner end 64b of the corner land to the window 62a provided in the glass 62 is determined. The width a determines the width a of the corner land 62. Since solder does not adhere to the portion where the glass 62 is formed, the positional deviation width g can be increased also in the second embodiment as in the first embodiment.
【図1】本発明の第1実施例による混成集積回路装置を
示す平面図である。FIG. 1 is a plan view showing a hybrid integrated circuit device according to a first embodiment of the present invention.
【図2】本発明の第1実施例による混成集積回路装置に
おいて半導体チップがセルフアラインメントされる様子
を示す平面図である。FIG. 2 is a plan view showing how semiconductor chips are self-aligned in the hybrid integrated circuit device according to the first embodiment of the present invention.
【図3】本発明の第1実施例による混成集積回路装置に
おいて半導体チップがセルフアラインメントされる様子
を示す断面図である。FIG. 3 is a cross-sectional view showing a state in which a semiconductor chip is self-aligned in the hybrid integrated circuit device according to the first embodiment of the present invention.
【図4】本発明の第1実施例による混成集積回路装置に
おいて半導体チップがセルフアラインメントされる様子
を示す断面図である。FIG. 4 is a cross-sectional view showing a state in which semiconductor chips are self-aligned in the hybrid integrated circuit device according to the first embodiment of the present invention.
【図5】本発明の第1実施例による混成集積回路装置に
おいて半導体チップがセルフアラインメントされる様子
を示す断面図である。FIG. 5 is a cross-sectional view showing a state in which semiconductor chips are self-aligned in the hybrid integrated circuit device according to the first embodiment of the present invention.
【図6】本発明の第1実施例による混成集積回路装置に
おいて半導体チップがセルフアラインメントされる様子
を示す断面図である。FIG. 6 is a cross-sectional view showing a state in which a semiconductor chip is self-aligned in the hybrid integrated circuit device according to the first embodiment of the present invention.
【図7】本発明における位置ずれ幅gを示す模式的平面
図である。FIG. 7 is a schematic plan view showing a positional deviation width g in the present invention.
【図8】本発明における位置ずれ幅gを示す模式的平面
図である。FIG. 8 is a schematic plan view showing a positional deviation width g in the present invention.
【図9】本発明における位置ずれ幅gを示す模式的平面
図である。FIG. 9 is a schematic plan view showing a positional deviation width g in the present invention.
【図10】本発明における位置ずれ幅gを示す模式的平
面図である。FIG. 10 is a schematic plan view showing a positional deviation width g in the present invention.
【図11】本発明における位置ずれ幅gを示す模式的平
面図である。FIG. 11 is a schematic plan view showing a positional deviation width g in the present invention.
【図12】本発明の第2実施例による混成集積回路装置
を示す平面図である。FIG. 12 is a plan view showing a hybrid integrated circuit device according to a second embodiment of the present invention.
【図13】図12のXIII−XIII線断面図である。13 is a sectional view taken along line XIII-XIII in FIG.
【図14】従来の混成集積回路装置を示す平面図であ
る。FIG. 14 is a plan view showing a conventional hybrid integrated circuit device.
【図15】従来の混成集積回路装置を示す平面図であ
る。FIG. 15 is a plan view showing a conventional hybrid integrated circuit device.
【図16】従来の混成集積回路装置を示す平面図であ
る。FIG. 16 is a plan view showing a conventional hybrid integrated circuit device.
【図17】従来の混成集積回路装置を示す平面図であ
る。FIG. 17 is a plan view showing a conventional hybrid integrated circuit device.
1 混成集積回路装置 10 ランド群 11、12、13、14 角部ランド 15 中間ランド 30 バンプ群 31、32、33、34 角部バンプ 35 中間バンプ 50 回路基板 54 半導体チップ(電気部品) 1 Hybrid integrated circuit device 10 lands 11, 12, 13, 14 Corner land 15 Middle land 30 bumps 31, 32, 33, 34 Corner bump 35 Intermediate bump 50 circuit board 54 Semiconductor chips (electrical parts)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 斎藤 光弘 愛知県刈谷市昭和町1丁目1番地 日本 電装株式会社内 (56)参考文献 特開 昭62−73639(JP,A) 特開 平6−45402(JP,A) 特開 平2−164045(JP,A) 実開 昭56−106471(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 501 H01L 21/60 311 H05K 1/18 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Mitsuhiro Saito 1-1, Showa-cho, Kariya city, Aichi Japan Denso Co., Ltd. (56) References JP 62-73639 (JP, A) JP 6- 45402 (JP, A) JP-A 2-164045 (JP, A) Actual development Sho 56-106471 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 23/12 501 H01L 21/60 311 H05K 1/18
Claims (4)
じ大きさのバンプが形成された電気部品と、前記バンプ
に対応した位置にランドが設けられた回路基板とからな
り、前記回路基板上に前記電気部品を載置したのち前記
各バンプを溶融することにより前記電気部品が前記回路
基板にはんだ付される混成集積回路装置であって、 前記ランドは前記矩形の四隅に設けられた角部ランドと
他部に設けられた中間ランドとからなり、前記角部ラン
ドは前記中間ランドに比べて大きいことを特徴とする混
成集積回路装置。1. The terminals are arranged in a rectangular shape and are arranged in the same manner as the terminals.
It consists of an electric component having bumps of the same size, and a circuit board having a land at a position corresponding to the bump. After mounting the electric component on the circuit board, the bumps are melted. By the hybrid integrated circuit device in which the electric component is soldered to the circuit board by the, the land consists of corner lands provided in the four corners of the rectangle and intermediate lands provided in other parts, The hybrid integrated circuit device, wherein the corner land is larger than the intermediate land.
に実装されたはんだ付基本位置において、前記バンプ溶
融時の前記角部バンプと前記角部ランドとの接触面なら
びに前記中間バンプと前記中間ランドとの接触面の直径
fは、前記中間ランドの幅bよりも小さいことを特徴と
する請求項1記載の混成集積回路装置。2. A contact surface between the corner bump and the corner land when the bump is melted at the soldering basic position where the electric component is mounted at a predetermined position on the circuit board, and the intermediate bump and the middle portion. 2. The hybrid integrated circuit device according to claim 1, wherein the diameter f of the contact surface with the land is smaller than the width b of the intermediate land.
る前記中間ランドに面する前記角部ランドの辺から前記
接触面の外周までの距離は、隣接する前記各中間ランド
の対向する辺ならびに隣接する前記角部ランドに面する
前記中間ランドの辺から前記接触面の外周までの距離と
等しいことを特徴とする請求項2記載の混成集積回路装
置。3. At the soldering basic position, the distance from the side of the corner land facing the adjacent intermediate land to the outer circumference of the contact surface is such that the adjacent sides of the adjacent intermediate lands are adjacent to each other. The distance from the side of the intermediate land facing the corner land to the outer periphery of the contact surface,
3. The hybrid integrated circuit device according to claim 2, wherein they are equal .
ンドの幅をa、前記中間ランドの幅をb、隣接する前記
ランド間の距離をdとし、また前記電気部品が前記回路
基板の所定位置に実装されたはんだ付基本位置における
前記バンプ溶融時の前記角部バンプと前記角部ランドと
の接触面ならびに前記中間バンプと前記中間ランドとの
接触面の直径をfとしたとき、前記回路基板上に前記電
気部品を載置する際に生じた位置ずれを自動的位置合わ
せ可能な位置ずれ幅gは、 {g+(1/2)×(b−f)}<a<(b+f)、 {g+(1/2)×(f−b)}<d、 g<{(3/2)f+(1/2)b}、 を同時に満たすことを特徴とする請求項1、2または3
記載の混成集積回路装置。4. On each side of the rectangle, the width of the corner land is a, the width of the intermediate land is b, the distance between adjacent lands is d, and the electrical component is the circuit board. When the diameter of the contact surface between the corner bump and the corner land and the contact surface between the intermediate bump and the middle land at the time of melting the bump at the soldering basic position mounted at a predetermined position is f, The positional shift width g capable of automatically aligning the positional shift generated when the electric component is placed on the circuit board is {g + (1/2) × (b−f)} <a <(b + f) , {G + (1/2) × (f−b)} <d, g <{(3/2) f + (1/2) b}, are satisfied at the same time.
A hybrid integrated circuit device as described.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33506895A JP3498458B2 (en) | 1995-12-22 | 1995-12-22 | Hybrid integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33506895A JP3498458B2 (en) | 1995-12-22 | 1995-12-22 | Hybrid integrated circuit device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09181208A JPH09181208A (en) | 1997-07-11 |
JP3498458B2 true JP3498458B2 (en) | 2004-02-16 |
Family
ID=18284408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33506895A Expired - Fee Related JP3498458B2 (en) | 1995-12-22 | 1995-12-22 | Hybrid integrated circuit device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3498458B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111756A (en) * | 1998-09-11 | 2000-08-29 | Fujitsu Limited | Universal multichip interconnect systems |
FR2828372A1 (en) * | 2001-08-02 | 2003-02-07 | Siemens Automotive Sa | Printed circuit board component mounting having ball box printed circuit pads placed/offset from pad centre not greater than minimal ball separation distance/fusion attached forming electrical/mechanical connection. |
JP3999759B2 (en) | 2004-04-02 | 2007-10-31 | 富士通株式会社 | Substrate and electronic equipment |
-
1995
- 1995-12-22 JP JP33506895A patent/JP3498458B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09181208A (en) | 1997-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6259608B1 (en) | Conductor pattern for surface mount devices and method therefor | |
US6659512B1 (en) | Integrated circuit package employing flip-chip technology and method of assembly | |
US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
US20030111727A1 (en) | Semiconductor integrated circuit device and printed wired board for mounting the same | |
US20080245554A1 (en) | Fabrication method and structure of pcb assembly, and tool for assembly thereof | |
JPH06120225A (en) | Manufacture of optical module | |
JP2702839B2 (en) | Wiring board electrode structure | |
US7893550B2 (en) | Semiconductor package comprising alignment members | |
JP2907168B2 (en) | Semiconductor device and bonding structure of semiconductor device and substrate | |
JPH11111771A (en) | Method for connecting wiring board, carrier board and wiring board | |
JP3246010B2 (en) | Electrode structure of flip-chip mounting substrate | |
JP3498458B2 (en) | Hybrid integrated circuit device | |
JPH05175275A (en) | Method of mounting semiconductor chip and mounting structure | |
JP2002246512A (en) | Structure of bga package and structure of mount substrate | |
JPH10335795A (en) | Printed board | |
JPH06252326A (en) | Multi-terminal component, wiring substrate and packaging structure of multi-terminal component | |
JPH04340240A (en) | Structure for connecting ic chip | |
JPH11345826A (en) | Semiconductor device, its manufacture, and its mounting method | |
US6441477B2 (en) | Substrate mounting an integrated circuit package with a deformed lead | |
JP2001267368A (en) | Flip-chip packaging structure | |
JP3410199B2 (en) | Device for preventing bridging of connection member, semiconductor integrated circuit having the same, and mounting substrate | |
JPS60210858A (en) | Flat package lsi | |
JP2000294586A (en) | Semiconductor device and manufacture of the semiconductor device | |
KR0138843B1 (en) | Method for interconnection of optical device | |
JP2751897B2 (en) | Ball grid array mounting structure and mounting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091205 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101205 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |