JP3497264B2 - Camera oscillation circuit - Google Patents
Camera oscillation circuitInfo
- Publication number
- JP3497264B2 JP3497264B2 JP01582295A JP1582295A JP3497264B2 JP 3497264 B2 JP3497264 B2 JP 3497264B2 JP 01582295 A JP01582295 A JP 01582295A JP 1582295 A JP1582295 A JP 1582295A JP 3497264 B2 JP3497264 B2 JP 3497264B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation circuit
- circuit
- oscillation
- timer
- camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Exposure Control For Cameras (AREA)
- Shutters For Cameras (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はカメラの発振回路に関す
るものである。
【0002】
【従来の技術】近年、マイクロコンピュータを搭載した
カメラが広く知られている。マイクロコンピュータを始
めとするデジタル回路は、セラミック発振子や水晶発振
子を使用した発振回路や、あるいはCR発振回路からク
ロックを供給されて初めて動作する。
【0003】カメラにおいては、コストや精度の面か
ら、通常はセラミック発振子のみを発振源として用いる
場合が多いが、セラミック発振子と水晶発振子を併用す
るもの、あるいはCR発振回路のみを用いるものなども
存在する。
【0004】
【発明が解決しようとする課題】ところがセラミック発
振子と水晶発振子を使用する場合には、精度は十分(セ
ラミック発振子で±約1%、水晶発振子で±約1000
ppm)であるが、いずれの素子も高価であり、かつ2
つの素子を実装するスペースを必要とするため、コンパ
クトカメラには適したものといえない。
【0005】これとは反対に、CR発振回路は消費電力
も小さく、しかも安価ではあるものの、温度などの周囲
の環境変化により正確に調整しても±約5%程度のドリ
フト誤差がどうしてもあらわれてしまう。この誤差は、
とりわけシャッタを駆動するときの露出のバラツキとな
って現れるため、露出過多・露出不足を引き起こし致命
的な欠点となる。また、製造時に調整用の工程が必要と
なり、調整用にEEPROM(エレクトリック・イレー
サブル・プログラマブル・リード・オンリ・メモリ)を
使用する場合は、さらなるコストアップや実装スペース
を要求されることになる。
【0006】本発明のカメラの発振回路では、安価でス
ペース効率がよく、しかも精度のよい発振回路を実現す
ることを目的とする。
【0007】
【課題を解決するための手段】上記の課題を解決するた
めに、本発明のカメラの発振回路では、第1の発振回路
と、前記第1の発振回路よりも発振精度が高くシャッタ
の駆動制御を行う場合に使用される第2の発振回路と、
前記第1の発振回路の出力を所定時間カウントするタイ
マと、起動手段と、前記起動手段に応じて前記第1の発
振回路を調整する制御手段とを備えており、前記制御手
段は、前記タイマのカウント値および前記第2の発振回
路の出力に基づいて前記第1の発振回路を調整してい
る。
【0008】
【0009】
【作用】第1の発振回路と第1の発振回路よりも発振精
度の高い第2の発振回路を併用し、シャッタ制御のクロ
ックを第2の発振回路から供給する。また第1の発振回
路の調整を第2の発振回路で行う。
【0010】
【実施例】本発明のカメラの調整装置の一実施例を図1
に示す。中央演算回路(以下CPUという)10はカメ
ラを統括して制御する。CPU10内には制御回路1が
存在し、制御回路1はあらかじめROM1aに保存され
ているプログラムに基づいてカメラの諸動作を制御す
る。リード・オンリ・メモリ(以下ROMという)1a
にはプログラムの他にカメラの動作に必要なデータテー
ブルなども保存されている。またランダム・アクセス・
メモリ(以下RAMという)1bは制御回路1が一時的
な記憶や演算に使用する。表示回路2は表示パネル2a
にエラー表示などの各種の表示を行わせる。
【0011】CR発振回路3は外付けされた抵抗Rと集
積回路上に形成されたコンデンサC0との共振周波数を
発生し増幅する。第1の分周回路3aはその出力を分周
してクロックを生成して制御回路1に出力する。水晶発
振回路4は外付けされた水晶発振素子Xtalの発振周
波数を増幅し、第2の分周回路4aはその出力を分周し
てクロックを生成して制御回路1に出力する。ここで水
晶発振素子Xtalの発振周波数は32.768キロヘ
ルツである。制御回路1はクロック選択回路5によって
選択された、第1の分周回路3aまたは第2の分周回路
4aの出力するいずれかのクロックに基づいて動作す
る。
【0012】カメラで使用する水晶発振子の発信周波数
は、一般に32キロヘルツ程度のものが多い。それ以上
の周波数の水晶発振子は消費電力が大きく、電源への負
担が大きいためにあまり用いられない。シャッタ制御に
必要な秒時というのは、コンパクトカメラでは500分
の1秒、250分の1秒という程度のものであり、この
ため、32キロヘルツでもシャッタを制御するには十分
に高い周波数といえる。
【0013】次に、CR発振回路3の発振動作を図2に
基づいて説明する。インバータINV1〜インバータI
NV3までの電源が投入されると、制御回路1はクロッ
ク選択回路5を通じてスイッチSW1のみをオンする。
この状態において、インバータINV3の出力部点Cを
高電位(以下”H”と略す)と仮定すると、抵抗Rを介
してコンデンサC0およびコンデンサC1が充電され
る。インバータINV1の入力点Aの電位はコンデンサ
C0およびコンデンサC1が充電されるにつれて上昇
し、やがてインバータINV1の閾値電圧(図2の閾値
電圧Vth)を超える。すると、インバータINV2の
出力点Bの電位が”H”になるが、コンデンサC0とコ
ンデンサC1とで分圧されるため、インバータINV1
の入力点Aの電位は、
Vth+Vdd×Cg/(Cg+C1)
となる。ここで、インバータINV2の出力点Bの電位
が”H”になると、インバータINV3の出力点Cの電
位が”L”になるため、抵抗Rを介してコンデンサC1
およびコンデンサC0に蓄えられた電荷が放電される。
インバータINV1の入力点Aの電位は、コンデンサC
1およびコンデンサC0が放電されるにつれて下降し、
やがてインバータINV1の閾値電圧(図2の閾値電圧
Vth)より低くなる。するとインバータINV2の出
力部点Bの電位が”L”になるが、コンデンサC1とコ
ンデンサC0とで分圧されるため、インバータINV1
の入力点Aの電位は、
Vth−Vdd×Cg/(Cg+C1)
となる。ここでインバータINV2の出力点Bの電位
が”L”になると、インバータINV3の出力点Cの電
位は"H"になる。以下この繰り返しを行うことによって
本実施例のCR発振回路3は発振し、その発振周期T
は、
【0014】
【数1】【0015】となる。ここではスイッチSW1がオン
し、コンデンサC1が発振用のコンデンサとして選択さ
れた場合を説明したが、他のコンデンサの組合せでも同
様に動作する。
【0016】コンデンサの容量は、コンデンサC2がコ
ンデンサC1の2倍、コンデンサC3がコンデンサC1
の4倍、コンデンサC4がコンデンサC1の8倍となっ
ており、これらの組合せによりコンデンサC1の1倍か
ら15倍までの容量が得られる。この容量は後述のRA
M1b内のレジスタDにセットされる値に基づいて変更
される。調整値は1から15までを選択できるようにな
っており、コンデンサC1の調整値倍が合成容量とな
る。
【0017】なおCR発振回路3は電源投入後すぐに発
振を始めるが、水晶発振回路4は電源を投入してから発
振を始めるまでに通常数百ミリ秒から数秒程度の時間を
必要とする。そのため、この期間中のシャッタ動作を禁
止することにより、シャッタの誤動作を防ぐ。
【0018】次に、CR発振回路3の調整方法を図3に
基づいて説明する。撮影者が起動スイッチ11を押す
と、CPU10は図3の示すCR発振回路3の調整ルー
チンを実行する。CR発振回路3の調整に先立ち、クロ
ック選択回路5はCR発振回路3を選択し、自らのクロ
ックをCR発振回路3から供給するようにする。次にR
AM1bの所定のアドレスに設けられたレジスタDに中
間値8を代入し(S01)、調整回路6をレジスタDに
対応する容量を選択するように設定する(S02)。続
いてタイマ7aに0を(S03)、タイマ7bに10を
(S04)それぞれセットする。タイマへのセットが終
わると、タイマ7aとタイマ7bとを同時にスタートす
る(S05)。タイマ7bがタイムアップするまで待機
し(S06)、タイムアップした時点でタイマをストッ
プする(S07)。
【0019】ここでタイマ7aのカウント値が747よ
り大きく(S08)かつ780未満(S09)であれ
ば、最適なコンデンサが選択されたものとみなしこのル
ーチンを終了する。S08でタイマ7aのカウント値が
747以下でレジスタDが15以下の場合はコンデンサ
の容量が不足しているため(S10)、レジスタDに1
を加えて容量を増やし(S11)、S02に戻る。ま
た、S08でタイマ7aのカウント値が780以上でレ
ジスタDが15以下の場合はコンデンサの容量が不足し
ているため(S10)、レジスタDに1を加えて容量を
増やし(S11)、S02に戻る。S08でタイマ7a
のカウント値が780以上でレジスタDが1より大きい
場合は(S12)、レジスタDから1を引き(S1
3)、S02に戻る。
【0020】S10でDが15またはS12でDが1に
等しい場合は、コンデンサの容量調整ができず、システ
ムクロックとして使用できないため、表示回路2によっ
て表示パネル2aにエラーを表示させ、それ以外の回路
への電源供給を停止する(S14)。以上のようにして
CR発振回路の発信周波数をシステムに適した値に調整
することができる。
【0021】本実施例ではタイマ7aと7bの2つのタ
イマを使用しているが、図3の実行中はソフトウェアイ
ンストラクションはCR発振回路3の作るクロックに基
づいて実行されているので、ノーオペレーション(NO
P)などのように他に影響を及ぼさない命令を所定の回
数にわたって繰り返させ、その時間をタイマ7aで計測
するようにすれば、タイマ7bは不要である。
【0022】また本実施例では、タイマ7aの値が78
0以上でDが0の場合はシステムの電源供給を停止して
いるが、水晶発振回路は発振開始後しばらくは発振周波
数が低い状態が続くため、タイマ7aの値が大きい場合
には所定時間だけ待機した後に再び調整を行わせるよう
にしてもよい。
【0023】
【発明の効果】以上説明したように、第1の発振回路と
第1の発振回路よりも発振精度の高い第2の発振回路を
併用し、シャッタ制御のクロックを第2の発振回路から
供給するようにしたため、精度の高い撮影が行える。ま
た第1の発振回路の調整を第2の発振回路で行うように
したため、調整用の回路や工程が不要となり、スペース
的に有利であり、かつコストダウンにも寄与する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an oscillation circuit of a camera. 2. Description of the Related Art In recent years, cameras equipped with microcomputers are widely known. A digital circuit such as a microcomputer operates only when a clock is supplied from an oscillation circuit using a ceramic oscillator or a crystal oscillator, or a CR oscillation circuit. [0003] In the case of a camera, usually only a ceramic oscillator is used as an oscillation source in terms of cost and accuracy, but a camera using both a ceramic oscillator and a crystal oscillator or using only a CR oscillation circuit is often used. And so on. However, when a ceramic oscillator and a crystal oscillator are used, the accuracy is sufficient (± 1% for a ceramic oscillator, ± 1000% for a crystal oscillator).
ppm), all the elements are expensive and 2
Since it requires space for mounting two elements, it is not suitable for a compact camera. On the other hand, although the CR oscillation circuit consumes less power and is inexpensive, a drift error of about ± 5% appears even if it is accurately adjusted due to changes in the surrounding environment such as temperature. I will. This error is
In particular, since the variation in exposure when driving the shutter appears, the overexposure and underexposure are caused, resulting in a fatal defect. In addition, a process for adjustment is required at the time of manufacturing, and when an EEPROM (electrically erasable programmable read only memory) is used for adjustment, further cost increase and mounting space are required. The object of the present invention is to realize an inexpensive, space-efficient and highly accurate oscillation circuit for a camera. In order to solve the above-mentioned problems, an oscillation circuit of a camera according to the present invention has a first oscillation circuit and a shutter having higher oscillation accuracy than the first oscillation circuit. A second oscillation circuit used when performing drive control of
A timer for counting the output of the first oscillation circuit for a predetermined time; a activating means; and the first oscillating circuit in response to the activating means.
Control means for adjusting the oscillation circuit.
Stage is to adjust the first oscillation circuit on the basis of the output of the count value and the second oscillation circuit of the timer. [0010] The first oscillation circuit and the oscillation accuracy of the first oscillation circuit are higher than those of the first oscillation circuit.
A shutter control clock is supplied from the second oscillation circuit by using a second oscillation circuit having a high degree . In addition, the first oscillation
The adjustment of the path is performed by the second oscillation circuit . FIG. 1 shows an embodiment of a camera adjusting device according to the present invention.
Shown in A central processing circuit (hereinafter referred to as CPU) 10 controls the camera as a whole. A control circuit 1 exists in the CPU 10, and the control circuit 1 controls various operations of the camera based on a program stored in the ROM 1a in advance. Read only memory (hereinafter referred to as ROM) 1a
In addition to the programs, data tables and the like necessary for the operation of the camera are also stored. Also random access
The memory (hereinafter referred to as RAM) 1b is used by the control circuit 1 for temporary storage and calculation. The display circuit 2 is a display panel 2a.
To make various displays such as an error display. The CR oscillation circuit 3 generates and amplifies the resonance frequency of the externally connected resistor R and the capacitor C0 formed on the integrated circuit. The first frequency dividing circuit 3 a divides the output to generate a clock and outputs the clock to the control circuit 1. The crystal oscillation circuit 4 amplifies the oscillation frequency of the externally attached crystal oscillation element Xtal, and the second frequency divider 4a divides its output to generate a clock and outputs it to the control circuit 1. Here, the oscillation frequency of the crystal oscillation element Xtal is 32.768 kHz. The control circuit 1 operates based on one of the clocks selected by the clock selection circuit 5 and output from the first frequency dividing circuit 3a or the second frequency dividing circuit 4a. The oscillation frequency of a crystal oscillator used in a camera is generally about 32 kHz. Crystal oscillators having a higher frequency are not often used because of large power consumption and heavy load on the power supply. The time required for shutter control is about 1/500 second or 1/250 second for a compact camera. Therefore, it can be said that the frequency is sufficiently high to control the shutter even at 32 kHz. . Next, the oscillation operation of the CR oscillation circuit 3 will be described with reference to FIG. Inverters INV1 to I
When the power up to NV3 is turned on, the control circuit 1 turns on only the switch SW1 through the clock selection circuit 5.
In this state, assuming that the output point C of the inverter INV3 is at a high potential (hereinafter abbreviated as "H"), the capacitors C0 and C1 are charged via the resistor R. The potential at the input point A of the inverter INV1 rises as the capacitors C0 and C1 are charged, and eventually exceeds the threshold voltage of the inverter INV1 (the threshold voltage Vth in FIG. 2). Then, the potential of the output point B of the inverter INV2 becomes “H”.
The potential at the input point A is Vth + Vdd × Cg / (Cg + C1). Here, when the potential of the output point B of the inverter INV2 becomes “H”, the potential of the output point C of the inverter INV3 becomes “L”.
And the electric charge stored in the capacitor C0 is discharged.
The potential at the input point A of the inverter INV1 is
1 and falls as capacitor C0 is discharged,
Eventually, the voltage becomes lower than the threshold voltage of the inverter INV1 (the threshold voltage Vth in FIG. 2). Then, the potential at the output point B of the inverter INV2 becomes “L”, but the voltage is divided by the capacitor C1 and the capacitor C0.
The potential at the input point A is Vth−Vdd × Cg / (Cg + C1). Here, when the potential of the output point B of the inverter INV2 becomes “L”, the potential of the output point C of the inverter INV3 becomes “H”. By repeating this operation, the CR oscillation circuit 3 of this embodiment oscillates, and its oscillation cycle T
Is given by: ## EQU1 ## Here, the case where the switch SW1 is turned on and the capacitor C1 is selected as the oscillation capacitor has been described. However, the same operation is performed with other combinations of capacitors. The capacitance of the capacitor C2 is twice as large as that of the capacitor C1, and the capacitance of the capacitor C3 is twice as large as that of the capacitor C1.
, And the capacitor C4 is eight times as large as the capacitor C1, and a combination of these provides a capacitance of 1 to 15 times that of the capacitor C1. This capacity is the RA
It is changed based on the value set in register D in M1b. The adjustment value can be selected from 1 to 15, and the adjustment value times the capacitor C1 becomes the combined capacitance. Although the CR oscillation circuit 3 starts oscillating immediately after the power is turned on, the crystal oscillation circuit 4 usually requires a time of about several hundred milliseconds to several seconds after the power is turned on until oscillation starts. Therefore, malfunction of the shutter is prevented by inhibiting the shutter operation during this period. Next, a method of adjusting the CR oscillation circuit 3 will be described with reference to FIG. When the photographer presses the start switch 11, the CPU 10 executes an adjustment routine of the CR oscillation circuit 3 shown in FIG. Prior to the adjustment of the CR oscillation circuit 3, the clock selection circuit 5 selects the CR oscillation circuit 3 and supplies its own clock from the CR oscillation circuit 3. Then R
The intermediate value 8 is assigned to a register D provided at a predetermined address of the AM 1b (S01), and the adjusting circuit 6 is set to select a capacity corresponding to the register D (S02). Subsequently, 0 is set to the timer 7a (S03), and 10 is set to the timer 7b (S04). When the setting of the timer is completed, the timer 7a and the timer 7b are started simultaneously (S05). It waits until the timer 7b times out (S06), and stops the timer when the time is up (S07). If the count value of the timer 7a is larger than 747 (S08) and smaller than 780 (S09), it is regarded that an optimum capacitor has been selected, and this routine is terminated. If the count value of the timer 7a is 747 or less and the register D is 15 or less in S08, the capacity of the capacitor is insufficient (S10),
Is added to increase the capacity (S11), and the process returns to S02. If the count value of the timer 7a is 780 or more and the value of the register D is 15 or less in S08, the capacity of the capacitor is insufficient (S10). Therefore, 1 is added to the register D to increase the capacity (S11). Return. Timer 7a in S08
Is greater than 780 and the register D is greater than 1 (S12), 1 is subtracted from the register D (S1).
3) Return to S02. If D is 15 in S10 or D is equal to 1 in S12, the capacity of the capacitor cannot be adjusted and cannot be used as a system clock. Therefore, an error is displayed on the display panel 2a by the display circuit 2; The power supply to the circuit is stopped (S14). As described above, the oscillation frequency of the CR oscillation circuit can be adjusted to a value suitable for the system. In this embodiment, two timers 7a and 7b are used. However, during execution of FIG. 3, the software instruction is executed based on the clock generated by the CR oscillation circuit 3, so that no operation ( NO
If a command having no other effect such as P) is repeated a predetermined number of times and the time is measured by the timer 7a, the timer 7b is unnecessary. In this embodiment, the value of the timer 7a is 78
When D is 0 at 0 or more, the power supply to the system is stopped. However, the oscillation frequency of the crystal oscillation circuit remains low for a while after oscillation starts. The adjustment may be performed again after waiting. As described above, the first oscillation circuit and
Since the second oscillation circuit having higher oscillation accuracy than the first oscillation circuit is used together and the shutter control clock is supplied from the second oscillation circuit , high-accuracy imaging can be performed. In addition, since the adjustment of the first oscillation circuit is performed by the second oscillation circuit , an adjustment circuit or process is not required, which is advantageous in terms of space and contributes to cost reduction.
【図面の簡単な説明】
【図1】本発明の実施例のブロック図である。
【図2】本発明の実施例のCR発振回路の回路図であ
る。
【図3】本発明のCR発振回路の調整ルーチンを表すフ
ローチャートである。
【符号の説明】
3 CR発振回路(第1の発振回路)
4 水晶発振回路(第2の発振回路)
6 調整回路
7a、7b タイマ
1 制御回路
8a シャッタBRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram of an embodiment of the present invention. FIG. 2 is a circuit diagram of a CR oscillation circuit according to an embodiment of the present invention. FIG. 3 is a flowchart illustrating an adjustment routine of the CR oscillation circuit according to the present invention. [Explanation of Symbols] 3 CR oscillation circuit (first oscillation circuit) 4 Crystal oscillation circuit (second oscillation circuit) 6 Adjustment circuits 7a, 7b Timer 1 control circuit 8a Shutter
フロントページの続き (56)参考文献 特開 平3−43720(JP,A) 特開 昭59−195632(JP,A) 特開 平8−101433(JP,A) 実開 平4−66825(JP,U) (58)調査した分野(Int.Cl.7,DB名) G03B 7/00 - 7/28 G03B 9/08 - 9/54 H03L 3/00 Continuation of the front page (56) References JP-A-3-43720 (JP, A) JP-A-59-195632 (JP, A) JP-A-8-101433 (JP, A) JP-A-4-66825 (JP) , U) (58) Fields investigated (Int. Cl. 7 , DB name) G03B 7 /00-7/28 G03B 9/08-9/54 H03L 3/00
Claims (1)
よりも発振精度が高くシャッタの駆動制御を行う場合に
使用される第2の発振回路と、前記第1の発振回路の出
力を所定時間カウントするタイマと、起動手段と、前記
起動手段に応じて前記第1の発振回路を調整する制御手
段とを備えたカメラの発振回路であって、 前記制御手段は、 前記タイマのカウント値および前記第
2の発振回路の出力に基づいて前記第1の発振回路を調
整することを特徴とするカメラの発振回路。(57) [Claim 1] A first oscillating circuit, and a second oscillating circuit used for controlling shutter driving with higher oscillation accuracy than the first oscillating circuit. A timer for counting the output of the first oscillation circuit for a predetermined time ;
A control means for adjusting the first oscillation circuit in accordance with the starting means;
A oscillation circuit of a camera and a stage, wherein the control means includes a feature and Turkey adjust the first oscillation circuit on the basis of the output of the count value and the second oscillation circuit of the timer Oscillator circuit of the camera.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01582295A JP3497264B2 (en) | 1995-02-02 | 1995-02-02 | Camera oscillation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01582295A JP3497264B2 (en) | 1995-02-02 | 1995-02-02 | Camera oscillation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08211437A JPH08211437A (en) | 1996-08-20 |
JP3497264B2 true JP3497264B2 (en) | 2004-02-16 |
Family
ID=11899552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01582295A Expired - Fee Related JP3497264B2 (en) | 1995-02-02 | 1995-02-02 | Camera oscillation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3497264B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5680507B2 (en) * | 2011-08-26 | 2015-03-04 | アルパイン株式会社 | Electronic system |
-
1995
- 1995-02-02 JP JP01582295A patent/JP3497264B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08211437A (en) | 1996-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090037755A1 (en) | Microcontroller and control method therefor | |
JP2004303208A (en) | Oscillator and electronic equipment using the same | |
EP0103755A2 (en) | CMOS single chip microprocessor | |
JP3057340B2 (en) | Electronic clock | |
US20030154230A1 (en) | Electronic device and camera | |
JP3497264B2 (en) | Camera oscillation circuit | |
US7118269B2 (en) | Method of correcting a real-time clock of an electronic apparatus | |
US11385600B2 (en) | Timer measurement device, electronic timepiece, timer measurement method, and non-transitory computer readable storage medium storing program | |
JP2002228778A (en) | Real-time clock and clocking circuit | |
JP2000341092A (en) | Clock signal generating circuit and clock frequency adjustment method | |
JPH04319694A (en) | Clock device with time adjustment data memory | |
JPH1020052A (en) | Time correction method and device therefor | |
US5297119A (en) | Data storage apparatus | |
JPH08147064A (en) | Intermittent operating circuit | |
JP3224177B2 (en) | Power ON / OFF control circuit | |
JPH0715237A (en) | Oscillation controller | |
JPH10240370A (en) | Computer system and device using the same | |
JPH06231280A (en) | Clock control circuit for microcomputer | |
JPS5943765B2 (en) | semiconductor integrated circuit | |
JPS5943766B2 (en) | semiconductor integrated circuit | |
JP3261954B2 (en) | Oscillation circuit, semiconductor device, and electronic equipment | |
JP2000019273A (en) | Timer system | |
JP2000235224A (en) | Camera | |
JP2006010848A (en) | Microcomputer with built-in display driver | |
JP3495533B2 (en) | Microcomputer clock switching circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |