JP3492861B2 - Ａｔｍ交換方式におけるトラヒック平滑化装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、非同期転送モード
の交換方式による通信ネットワークにおけるトラヒック
平滑化装置に関するものである。

【０００２】

【従来の技術】周知のように、非同期転送モード(ATM:
Asynchronous Transfer Mode) によってデータを、たと
えば多重化して伝送し、交換するATM 交換装置では、デ
ータは、ATM セルまたは、単にセルと称する固定長のパ
ケットの形で転送される。各セルは、例えば48バイトの
情報部と５バイトのヘッダ部から構成される。ヘッダ部
には、論理回線であるバーチャルパス（論理パス）また
はバーチャルチャネル（論理チャルパス）を識別するた
めのそれぞれの識別子が含まれている。ATM 網内では、
これらの識別子に従ってスイッチングを行ない、伝送路
の切換えを行なう。ATM 交換装置は、複数のバーチャル
パスまたはバーチャルチャネルを、たとえば１本の物理
的伝送路に多重化して、セルを転送する。

【０００３】バーチャルパスまたはバーチャルチャネル
には、予めユーザの申告に応じたトラヒック特性が決め
られている。これらのトラヒック特性に従って、ATM 交
換装置は、複数の伝送路のセルを統計的に多重化して出
側の伝送路に転送する。このように、出側の伝送路に接
続されている後段の網内装置またはユーザ装置の許容す
るトラヒック特性に合わせて統計的にセルを多重するト
ラヒック特性の平滑化（シェイピング）を行なう。これ
により、出側の伝送路の帯域を越えて多数のセルが多重
化されることにより生ずるセルの廃棄を防止している。

【０００４】従来のATM 交換装置において、トラヒック
の平滑化は、次のようにして行なわれていた。入り側回
線からセルが到来すると、これをセルバッファに書き込
む。セルバッファへの書込みアドレスは、入力セルのバ
ーチャルパスまたはバーチャルチャネル別に、セルの到
来順に管理される。セルバッファからは、バーチャルパ
スまたはバーチャルチャネルの使用帯域に対応した読出
し周期でセルが読み出される。これらの読出しも、バー
チャルパスまたはバーチャルチャネル別に管理される。
より詳細には、セルが入力されるごとにそのバーチャル
パスまたはバーチャルチャネルを送信可能時刻に対応し
た読出制御メモリのアドレスに書き込む。あるバーチャ
ルパスまたはバーチャルチャネルについて、前回の送信
時刻から読出し周期に相当する時間が経過すると、読出
制御メモリからそのバーチャルパスまたはバーチャルチ
ャネルを読み出し、このバーチャルパスまたはバーチャ
ルチャネルに対応したセルをセルバッファから読み出
す。これによってセルは、出側の伝送路の帯域を越えな
いように統計的に多重化されて、送信される。

【０００５】

【発明が解決しようとする課題】このように、従来のAT
M 交換装置では、複数の伝送路のセルを多重化した後に
この多重化されたセルが装置に入力されるように構成さ
れている。そのため、交換装置の入力側に到来するセル
の速度が出力側から出力されるセルの速度より高速にな
る場合がある。前述のように従来のATM 交換装置では、
セルが入力される度にそのバーチャルパスまたはバーチ
ャルチャネルを読出制御メモリに書き込むように構成さ
れているので、入り側の多重化されたセルが高速である
と、読出制御メモリに空き記憶領域がなくなる状態が発
生することがある。そのような場合、セルバッファに入
力セルが書き込まれない状態が発生し、そのような入力
セルは廃棄されてしまうことになる。このように、セル
の転送速度に対してメモリの書込み速度が追従できなか
ったり、またメモリ容量の限界を越えたりして、メモリ
に書き込めないセルが廃棄されてしまうという問題があ
った。

【０００６】また、かかるATM 交換装置は、例えば高帯
域に設定されたバーチャルパスまたはバーチャルチャネ
ルの一連のセルがバースト状態で入力されると、他のバ
ーチャルパスまたはバーチャルチャネルは読出制御メモ
リに制御による読出し可能時刻に設定することができな
いことがあった。そのようなときは、他の空き時刻にセ
ルの出力可能時刻が変更されてしまう確率が高くなり、
したがってセルの出力障害、すなわちセルの出力揺らぎ
が大きくなってしまう。その結果、帯域が低く設定され
たバーチャルパスまたはバーチャルチャネルはトラヒッ
ク特性の精度（出力トラヒック精度）が低下する。つま
り、低帯域のユーザのサービスが高帯域のユーザのサー
ビスより悪くなり、低帯域と高帯域の両者間のユーザサ
ービスを均等にできなくなるという問題があった。

【０００７】本発明は、トラヒックの平滑化に起因する
セルの廃棄を生ずることなく、ユーザサービスを均一に
提供できるATM 交換方式におけるトラヒック平滑化装置
を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明によれば、上述の
課題を解決するために、ATM ネットワーク内で転送され
るセルの使用帯域を複数の論理回線にわたって平滑化し
て転送するトラヒック平滑化装置は、セルが入力される
と、これを第１のメモリ手段に一時蓄積し、その蓄積さ
れた入力セルの数を論理回線に対応して計数手段で計数
する。出力タイミング生成手段は、その計数値の増減に
応動して論理回線に対応したセルの使用帯域に応じた出
力可能時刻を算出する。その出力可能時刻に応じて第１
のメモリ手段からセルを読み出して送信する。これによ
り、どの論理回線についても送信される相手側装置の許
容するトラヒック特性に合わせて、均一な帯域でセルを
送出することができる。

【０００９】本発明によれば、非同期転送モードの交換
方式による通信ネットワークに接続され、論理回線に関
連して入力側に到来する入力セルをそのトラヒック特性
に応じた帯域で出力側より出力し、これによって出力側
におけるトラヒック特性を平滑化するトラヒック平滑化
装置は、入力セルをその論理回線に関連して一時蓄積す
る第１のメモリ手段と、第１のメモリ手段における論理
回線に関連して一時蓄積されたセルの数を計数する計数
手段と、時刻を計時する計時手段と、計時手段に接続さ
れ、計数手段における計数値が歩進または逓減するごと
に、論理回線に対応する出力可能時刻を算出する出力タ
イミング生成手段と、算出された出力可能時刻に対応し
て論理回線を示す論理回線データを記憶する第２のメモ
リ手段と、計時手段の計時する時刻に該当する論理回線
データを第２のメモリ手段から読み出して、これに対応
する第１のメモリ手段の記憶位置からセルを読み出す読
出し制御手段とを含み、読出し制御手段は、出力タイミ
ング生成手段からの出力可能時刻に基づいて計時手段の
計時する時刻に該当する論理回線データを第２のメモリ
手段から読み出し、これに対応する第１のメモリ手段の
記憶位置からセルを読み出すことにより、論理回線によ
らず出力側の許容するトラヒック特性に応じて均一にセ
ルが送出される。

【００１０】

【発明の実施の形態】次に、添付図面を参照して本発明
によるATM 交換方式におけるトラヒック平滑化装置の実
施例を説明する。図１を参照すると、本発明によるトラ
ヒック平滑化装置10の実施例は、一般に、非同期転送モ
ード(ATM) 交換装置などのATM 転送装置に適用され、入
力 100に到来する入力ATM セル 102をそのトラヒック特
性に応じた帯域で出力 106より出力し、これによって出
力 106におけるトラヒック特性を平滑化（シェイピン
グ）する装置である。入力 100に入力されるセル 102
は、本実施例では一般に統計的に多重化されている。も
ちろん、本発明はこれのみに限定されるものではなく、
入力セルは、多重化されていなくてもよい。また、出力
ライン 106は、ATM ネットワーク内の網内装置あるいは
加入者端末装置などのユーザ装置（図示省略）に接続さ
れている。

【００１１】トラヒック平滑化装置10は全体として、入
力ライン 100からの入力セル 102を入力順に一時蓄積し
てこれを出力ライン 106に出力する共有型セルバッファ
18と、時刻を計時し、現時刻データ114 を出力する時計
部16と、現時刻データ 114に応動して後述の出力可能時
刻データを生成する出力タイミング生成部12と、読出し
時刻を管理する読出制御メモリ14とで構成されている。

【００１２】共有型セルバッファ18は、入力セル 102を
一時的に格納するセルバッファとして機能するセルメモ
リ20、セルメモリ20の書込みを制御する書込制御部22、
セルメモリ20の書込みアドレスおよび読出しアドレスを
格納し管理するアドレス管理メモリ24、セルメモリ20の
読出しを制御する読出制御部26、ならびにセルメモリ20
に格納されているセル 102の数を計数するバッファ内セ
ル数カウンタ28が図示のように接続されて構成されてい
る。

【００１３】入力ライン100 から統計多重化されたセル
（入力ATM セル）102 が到来すると、セル 102は共有型
セルバッファ18内のセルメモリ20に入力される。ATM セ
ル102 は、本実施例では53バイトの固定長のパケットで
あり、図２に例示するように、たとえば５バイトのヘッ
ダ部 202と48バイトの情報部204 から構成されている。
ヘッダ部 202には、予め決められたバーチャルパスVP
（Virtual Path: 論理パス）を識別するためのバーチャ
ルパス識別子VPI (Virtual Path Identifier) 、および
（または）バーチャルチャネルVC（Virtual Channel:論
理チャネル）を識別するためのバーチャルチャネル識別
子VCI (Virtual Channel Identifier)が含まれている。
入力セル 102に含まれるバーチャルパス識別子VPI およ
び（または）バーチャルチャネル識別子VCI は、書込制
御部22およびバッファ内セル数カウンタ28にも入力され
る。

【００１４】書込制御部22は、識別子VPI またはVCI が
入力されると、これを識別して、接続線 108を通して、
その識別子VPI またはVCI に対応するバーチャルパスVP
またはバーチャルチャネルVCをアドレス管理メモリ24に
書き込み、またアドレス管理メモリ24からのセルメモリ
20のアドレスに基づいて、セルメモリ20におけるセル10
2を書き込むための記憶領域を指定する書込みアドレス
をセルメモリ20に与えてセルメモリ20の書込みを制御す
るメモリ制御部である。書込制御部22はまた、アドレス
管理メモリ24から書込みアドレス108 を受け取ると、そ
の旨を示す通知112 をバッファ内セル数カウンタ28に与
える。後述のように、カウンタ28はこれに応動して該当
するバーチャルパスVPまたはバーチャルチャネルVCのセ
ル数を１だけインクリメントする。

【００１５】アドレス管理メモリ24は、例えばバーチャ
ルパスVPまたはバーチャルチャネルVC、すなわち論理回
線に対応した記憶領域を有し、セルメモリ20におけるバ
ーチャルパスVPまたはバーチャルチャネルVCの記憶位置
を示すセルメモリ内アドレスが蓄積される記憶装置であ
る。書込制御部22からのアドレス管理メモリ24へのセル
メモリ20のアドレスの書込みは、バーチャルパスVPまた
はバーチャルチャネルVCごとに、それらに対応するセル
102 をセルメモリ20に格納する順番と同じ順に行なわれ
る。これらのアドレスは、書込制御部22または読出制御
部26の制御の下に接続線 108または 118を通してそれぞ
れへ読み出される。

【００１６】セルメモリ20は、書込制御部22からの与え
られる書込アドレス104 によって指定される記憶位置に
入力セル102 を格納し、また読出制御部26から出力され
る読出アドレス114 で指定される記憶位置からその蓄積
セルを読み出し、出力ATM セルとして出力ライン106 へ
出力する一時記憶装置である。このセルメモリ20として
は、各バーチャルパスVPまたはバーチャルチャネルVCに
対応した階層ごとにセルを格納する、例えば階層メモリ
などから構成してもよい。

【００１７】バッファ内セル数カウンタ28は、バーチャ
ルパスVPまたはバーチャルチャネルVCに対応した記憶領
域を有し、セルメモリ20に格納されているセル 102の数
をバーチャルパスVPまたはバーチャルチャネルVCごとに
計数するカウンタ機能部である。カウンタ28におけるバ
ーチャルパスVPまたはバーチャルチャネルVCごとの計数
値は、書込制御部22からのインクリメント通知112 、あ
るいは後述の読出制御部26からのデクリメント通知120
に応動して、それぞれインクリメントあるいはデクリメ
ントされる。バッファ内セル数カウンタ28はまた、バー
チャルパスVPまたはバーチャルチャネルVCにおけるセル
数が「０」から「１」に歩進した時、または「０」以外
の値に逓減した時、そのようにセル数が変化したバーチ
ャルパスVPまたはバーチャルチャネルVCを示すデータ 1
24を出力タイミング生成部12へ出力する。

【００１８】ところで本装置10は、現在の時刻を計時
し、その時刻を表わす現時刻データ114 を出力する時計
部16を有している。時計部16は、現時刻の値がインクリ
メントする度に出力タイミング生成部12および読出制御
メモリ14に現時刻データ114 を入力する。

【００１９】出力タイミング生成部12は、あるバーチャ
ルパスVPまたはバーチャルチャネルVCのセル 102を出力
ライン 106から出力することを許容される時刻、すなわ
ち出力可能時刻を判別する出力タイミング判別部12a を
含んでいる。出力タイミング判別部12a には、予めユー
ザから申告されたトラヒック特性、たとえば使用帯域に
応じたセルメモリ20からの読出し周期（時間）がバーチ
ャルパスVPまたはバーチャルチャネルVCに対応して設定
されている。出力タイミング判別部12a は、バッファ内
セル数カウンタ28から出力されるバーチャルパスVPまた
はバーチャルチャネルVCを示すデータ 124を識別し、そ
れに対応する出力可能時刻を示す出力可能時刻データ 1
26を算出し、そのバーチャルパスVPまたはバーチャルチ
ャネルVCを接続線 128から、また出力可能時刻データを
接続線126 から読出制御メモリ14へ出力する。この出力
可能時刻は、例えば前回に読み出した時刻、すなわち前
回に読出制御メモリ14へ出力した出力可能時刻に上述の
読出し周期を加算した値に等しい。これが次の出力可能
時刻データ126 として読出制御メモリ14に出力される。
要約すると、出力タイミング判別部12a は、バッファ内
セル数カウンタ28から受け取った、つまりセル数が変化
したバーチャルパスVPまたはバーチャルチャネルVCを識
別し、その識別したバーチャルパスVPまたはバーチャル
チャネルVCに対応した出力可能時刻を判別して、それら
のデータ 128および 126を読出制御メモリ14に出力す
る。

【００２０】読出制御メモリ14は、時刻に対応したアド
レスを有する記憶領域を有し、出力タイミング判別部12
a から受け取った出力可能時刻データ 126に対応するア
ドレスに、やはり出力タイミング判別部12a から受け取
ったバーチャルパスVPまたはバーチャルチャネルVCを格
納する記憶装置である。書き込もうとするアドレスの記
憶領域にすでにデータが書き込まれているときは、その
時刻に最も近い空きアドレスみつけて、そこにバーチャ
ルパスVPまたはバーチャルチャネルVCを格納する。読出
制御メモリ14はまた、時計部16で現時刻がインクリメン
トされると、現時刻データ114 が入力され、この時刻デ
ータ 114に対応するアドレスの記憶位置にデータ、すな
わちバーチャルパスVPまたはバーチャルチャネルVCが書
き込まれていれば、これを出力 116に読み出す。

【００２１】読出制御メモリ14は、このように時刻、す
なわちメモリとしてのアドレスの収容数により、トラヒ
ック平滑化装置10として設定できる帯域が決まる。たと
えば、出力ライン106 の最大帯域をａとし、読出制御メ
モリ14における記憶位置アドレスの数すなわち記憶容量
をｂ（自然数）とすると、a x n/b （ｎは１からｂまで
の自然数）の帯域を設定することができる。読出制御メ
モリ14には、低帯域のセルがバースト状に入力されたと
きでも、それらのすべてのセルを書き込むことが可能な
メモリ領域を確保するのが有利である。これにより、セ
ルの廃棄を生ずることなく、セルの出力可能時刻データ
126 を円滑に管理することができる。

【００２２】共有型セルバッファ18の読出制御部26は、
読出制御メモリ14から読み出されるバーチャルパスVPま
たはバーチャルチャネルVCに対応するアドレス 122をセ
ルメモリ20に与えて、セルメモリ20からセル 102を読み
出すセルメモリ20の読出し制御を行なう制御部である。
より詳細には、前述のように、時計部16からの現時刻デ
ータ114 に応動して読出制御メモリ14からバーチャルパ
スVPまたはバーチャルチャネルVCが読み出されると、読
出制御部26は、これに基づいてアドレス管理メモリ24か
らそれに対応するセルメモリ20のアドレス 118を読み出
してアドレス線122からセルメモリ20に与え、このアド
レスに対応する記憶位置からセル 102を出力 106に読み
出す制御を行なう。これと同時に、読出制御御部26は、
そのような読出し制御を行なった旨の通知120 をバッフ
ァ内セル数カウンタ28に出力する。

【００２３】動作状態において、統計多重化された入力
セル102 が入力ライン100 に到来すると、セル 102はセ
ルメモリ20に入力され、それに含まれているバーチャル
パス識別子VPI またはバーチャルチャネル識別子VCI
は、書込制御部22およびバッファ内セル数カウンタ28に
も入力される。書込制御部22は、セルメモリ20の書込み
アドレスを生成してセルメモリ20に与え、これによって
セルメモリ20には、入力セル 102がそのアドレスに対応
する記憶位置に書き込まれる。これとともに書込制御部
22はまた、識別子VPI またはVCI を識別して、それらに
対応するバーチャルパスVPまたはバーチャルチャネルVC
をアドレス管理メモリ24に送る。アドレス管理メモリ24
は、受け取ったセルメモリ20の書込みアドレスを、その
バーチャルパスVPまたはバーチャルチャネルVCに対応し
た記憶領域に、セル102 のセルメモリ20への格納順と同
じ順序で格納する。書込制御部22は、この書込み制御を
行なうと、その旨を示す通知112 をバッファ内セル数カ
ウンタ28に出力する。

【００２４】バッファ内セル数カウンタ28は通知112 に
応動して、該当するバーチャルパスVPまたはバーチャル
チャネルVCのセル計数値を１だけインクリメントする。
バッファ内セル数カウンタ28は、この時、バーチャルパ
スVPまたはバーチャルチャネルVCにおけるセル数が
「０」から「１」に歩進した場合は、そのようにセル数
が変化したバーチャルパスVPまたはバーチャルチャネル
VCを示すデータ 124を出力タイミング部12へ出力する。

【００２５】一方、時計部16は、現時刻の値がインクリ
メントする度に出力タイミング生成部12および読出制御
メモリ14に現時刻データ114 を出力する。出力タイミン
グ生成部12は、バッファ内セル数カウンタ28から出力さ
れるバーチャルパスVPまたはバーチャルチャネルVCを示
すデータ 124を識別し、それに対応する出力可能時刻を
示す出力可能時刻データ 126を算出する。この出力可能
時刻データは、バーチャルパスVPまたはバーチャルチャ
ネルVCとともにそれぞれ接続線 126および126から読出
制御メモリ14へ出力される。

【００２６】読出制御メモリ14は、出力タイミング判別
部12a から受け取った出力可能時刻データ 126に対応す
るアドレスに、やはり受け取ったバーチャルパスVPまた
はバーチャルチャネルVCを格納する。書き込もうとする
アドレスの記憶領域にすでにデータが書き込まれている
ときは、その時刻に最も近い空きアドレスを索出し、そ
こにバーチャルパスVPまたはバーチャルチャネルVCを格
納する。

【００２７】さて、時計部16で現時刻がインクリメント
されると、読出制御メモリ14に現時刻データ114 が入力
される。そこで読出制御メモリ14は、この時刻データ 1
14に対応するアドレスの記憶位置にデータ、すなわちバ
ーチャルパスVPまたはバーチャルチャネルVCが書き込ま
れていれば、その場合だけ、これを出力 116に読み出
す。

【００２８】読出制御部26は、読出制御メモリ14からの
バーチャルパスVPまたはバーチャルチャネルVCに基づい
てアドレス管理メモリ24からそれに対応するセルメモリ
20のアドレス 118を読み出す。このアドレス 118は、ア
ドレス線 122からセルメモリ20に入力され、セルメモリ
20は、このアドレスに対応する記憶位置からセル 102を
出力 106に読み出す。読み出された出力ATM セルは、出
力ライン106 からATMネットワーク内の網内装置あるい
は加入者端末装置などのユーザ装置（図示省略）に送出
される。

【００２９】こうして、セルメモリ20に書き込まれたセ
ル 102は、その入力順に、そのバーチャルパスVPまたは
バーチャルチャネルVCに関連するユーザの申告帯域に対
応した時刻に読み出され、出力ライン106 から網内装置
等に送られる。したがって、本実施例のトラヒック平滑
化装置10は、バーチャルパスまたはバーチャルチャネル
にユーザの申告に応じて決められたトラヒック特性に従
って、統計的に多重化したセル 102を出力 106に転送す
る。このようにして、出力 106に接続されている後段の
網内装置またはユーザ装置の許容するトラヒック特性に
合わせた使用帯域で統計多重セルを出力し、トラヒック
特性の平滑化を行なう。これにより、出力 106の後段の
装置の帯域を越えて多数のセルが多重化されることによ
り生ずるセルの廃棄を防止している。

【００３０】読出制御部26がこのように読出し制御を行
なったと同時に、読出制御部26は、読出し制御を行なっ
た旨の通知120 をバッファ内セル数カウンタ28に出力す
る。バッファ内セル数カウンタ28は、このデクリメント
通知120 に応動して、該当するバーチャルパスVPまたは
バーチャルチャネルVCのセル計数値を１だけデクリメン
トする。バッファ内セル数カウンタ28はまた、デクリメ
ントによりバーチャルパスVPまたはバーチャルチャネル
VCにおけるセル計数値が「０」以外の値に逓減した場合
は、そのようにセル数が変化したバーチャルパスVPまた
はバーチャルチャネルVCを示すデータ 124を出力タイミ
ング部12へ出力する。

【００３１】このように本実施例では、バーチャルパス
VPまたはバーチャルチャネルVCごとにセルメモリ20内に
格納されているセル 102の数をバッファ内セル数カウン
タ28にて把握している。書込制御部26が入力セル 102を
セルメモリ20に書き込む制御をすると同時に、バッファ
内セル数カウンタ28は、該当するバーチャルパスVPまた
はバーチャルチャネルVCのセル計数値を１つインクリメ
ントする。また、読出制御部26がセルメモリ20からセル
102を読み出す制御をすると同時に、バッファ内セル数
カウンタ28は、該当するバーチャルパスVPまたはバーチ
ャルチャネルVCのセル計数値を１つデクリメントする。

【００３２】バッファ内セル数カウンタ28において、イ
ンクリメント通知 112およびデクリメント通知 120を同
時に受けたときは、本実施例は、インクリメントを優先
し、そのインクリメントに関連するバーチャルパスVPま
たはバーチャルチャネルVCのデータ 124を出力タイミン
グ生成部12に送るように構成されている。これによっ
て、出力タイミング判別部12a は、常に１つの判別を行
なうだけでよい。また、出力制御メモリ14内に１つ以上
の空きが存在するので、必ず出力可能時刻を書き込むこ
とができる。

【００３３】本実施例ではまた、時計部16の現時刻デー
タ 114がインクリメントされる度に、読出制御メモリ14
は、時計部16より現時刻データ114 を受け取り、これを
アドレスとする記憶位置にバーチャルパスVPまたはバー
チャルチャネルVCが書き込まれている場合は、読出制御
部26を動作してセルメモリ20内に格納されたセルを読み
出す。また、そのアドレスの記憶位置にすでデータが書
き込まれている場合は、その時刻に近い時刻の空きアド
レスを見つけて、そこにデータを書き込むことができ
る。

【００３４】また本実施例によれば、１つのバーチャル
パスVPまたはバーチャルチャネルVCについて１つだけが
読出制御メモリ14に書き込まれるため、入力ライン100
から入力するセル 102が出力ライン106 の最大帯域を越
える場合でも、読出制御メモリ14に空きがない時でも、
十分なセルバッファ領域がセルメモリ20に存在するかぎ
り、そこにセル 102が蓄積される。したがって、１セル
ずつ確実に送信タイミングを設定しながら送信すること
ができる。これにより、セルが廃棄されることがなくな
る。また、高帯域に設定したバーチャルパスVPまたはバ
ーチャルチャネルVCがバースト状に入力される場合で
も、出力可能時刻を設定できずに空きに回わる確率は、
どのバーチャルパスVPまたはバーチャルチャネルVCにつ
いても均一にできるため、設定した帯域に関わらず均一
な揺らぎの出力トラヒック精度になる。したがって、使
用帯域の異なるユーザに対しても、偏らないサービスを
提供することが可能になる。

【００３５】また読出制御メモリ14には、最少帯域の分
解能の数だけ時刻データ（アドレスデータ）を持たせる
ことができる。そのようにすれば、使用するバーチャル
パスVPまたはバーチャルチャネルVCの帯域に無関係に、
同一のハードウェア構成により、入力ライン100 の多重
化されたトラヒック特性に合わせた容量のメモリをセル
メモリ20に用いることにより、汎用的な集積回路として
トラヒック平滑化装置10を実現することができる。もち
ろん、入力ライン100 のトラヒックは多重化されていな
くてもよい。

【００３６】上述した実施例では、複数のバーチャルパ
スVPまたはバーチャルチャネルVCを扱うATM 網における
トラヒック平滑化装置の例であった。しかし本発明は、
これのみに限らず、たとえば、ユーザ装置がATM 網内へ
データを送信する際、いずれかのユーザ装置から使用帯
域を変更する帯域制御装置にも適用することができる。

【００３７】また、アドレス管理メモリ24の状態を監視
し、その空きがある程度少なくなった時を検出して、入
力ライン100 の前段にある装置（図示せず）に対してセ
ルの送信の中断を要請する指示を出力する構成を追加し
てもよい。こうすることにより、セルの紛失や廃棄が全
く発生しないようにすることも可能である。

【００３８】

【発明の効果】このように本発明によれば、１つのバー
チャルパスVPまたはバーチャルチャネルVCについて１つ
だけが読出制御メモリを読み込まれる。このため、入力
ラインからのトラヒックが出力ラインの最大帯域を越え
る場合、読出制御メモリに空きがなくても、セルメモリ
に十分なセルバッファがある限り、それにセルを蓄積し
て、１セルずつ確実に送信タイミングを設定しながら送
信することができる。したがって、トラヒックの平滑化
に伴うセルの廃棄がなくなり、またどのバーチャルパス
VPまたはバーチャルチャネルVCについても帯域に関わら
ず均一な揺らぎの出力トラヒック精度が得られる。この
ため、ユーザに対して偏らないサービスを提供すること
ができる。

【００３９】また、読出制御メモリに最小帯域の分解能
の数だけの時刻の記憶領域を設けておけばよい。これに
より、使用するバーチャルパスVPまたはバーチャルチャ
ネルVCの帯域に無関係に、トラヒック特性に合わせた容
量のセルメモリがあれば、トラヒック平滑化装置を実現
できるため、汎用的に用いることができる。

【図面の簡単な説明】

【図１】本発明によるトラヒック平滑化装置の実施例を
示す機能ブロック図である。

【図２】図１に示す平滑化装置に適用されるATM セルの
構成例を示す図である。

【符号の説明】

10 トラヒック平滑化装置 12 出力タイミング生成部 14 読出制御メモリ 16 時計部 18 共有型セルバッファ 20 セルメモリ 22 書込制御部 24 アドレス管理メモリ 26 読出制御部 100 入力ライン 102 セル 104 書込アドレス 112 インクリメント通知 120 デクリメント通知 122 読出アドレス 126 出力可能時刻データ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 遠藤 泰史 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (72)発明者 牛島 重彦 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (72)発明者 則武 克誌 東京都新宿区西新宿三丁目19番２号 日 本電信電話株式会社内 (56)参考文献 特開 平６−276209（ＪＰ，Ａ) 特開 平８−125668（ＪＰ，Ａ) 特開 平５−14388（ＪＰ，Ａ) 特開 平５−219114（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04Q 3/00

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 非同期転送モードの交換方式による通信
   ネットワークに接続され、論理回線に関連して入力側に
   到来する入力セルをそのトラヒック特性に応じた帯域で
   出力側より出力し、これによって出力側におけるトラヒ
   ック特性を平滑化するトラヒック平滑化装置において、
   該装置は、 入力セルをその論理回線に関連して一時蓄積する第１の
   メモリ手段と、 第１のメモリ手段における論理回線に関連して一時蓄積
   されたセルの数を計数する計数手段と、 時刻を計時する計時手段と、 該計時手段に接続され、前記計数手段における計数値が
   歩進または逓減するごとに、論理回線に対応する出力可
   能時刻を算出する出力タイミング生成手段と、 前記算出された出力可能時刻に対応して論理回線を示す
   論理回線データを記憶する第２のメモリ手段と、 前記計時手段の計時する時刻に該当する論理回線データ
   を第２のメモリ手段から読み出して、これに対応する第
   １のメモリ手段の記憶位置からセルを読み出す読出し制
   御手段とを含み、 該読出し制御手段は、前記出力タイミング生成手段から
   の出力可能時刻に基づいて前記計時手段の計時する時刻
   に該当する論理回線データを第２のメモリ手段から読み
   出し、これに対応する第１のメモリ手段の記憶位置から
   セルを読み出すことにより、論理回線によらず前記出力
   側の許容するトラヒック特性に応じて均一にセルが送出
   されることを特徴とするトラヒック平滑化装置。
2. 【請求項２】 請求項１に記載の平滑化装置において、
   前記論理回線は、バーチャルパスまたはバーチャルチャ
   ネルであることを特徴とするトラヒック平滑化装置。
3. 【請求項３】 請求項１に記載の平滑化装置において、
   前記論理回線は、前記ATM セルのヘッダに含まれる識別
   子により識別され、 前記出力タイミング生成手段は、前記識別子に基づいて
   出力可能時刻を出力し、 前記読出し制御手段は、第２のメモリ手段における前記
   出力可能時刻に対応するアドレスの記憶位置に論理回線
   データを書き込み、そのアドレスにデータがすでに書き
   込まれているときは、その出力可能時刻に近いアドレス
   に前記論理回線データを書き込むことを特徴とするトラ
   ヒック平滑化装置。
4. 【請求項４】 請求項１に記載の平滑化装置において、
   該装置は、前記入力側に対して前記入力セルを入力させ
   ないように要求する指示を出力する入力指示手段を含む
   ことを特徴とするトラヒック平滑化装置。