JP3490418B2 - 誘電体多層膜フィルタチップの製造方法 - Google Patents
誘電体多層膜フィルタチップの製造方法Info
- Publication number
- JP3490418B2 JP3490418B2 JP2001347228A JP2001347228A JP3490418B2 JP 3490418 B2 JP3490418 B2 JP 3490418B2 JP 2001347228 A JP2001347228 A JP 2001347228A JP 2001347228 A JP2001347228 A JP 2001347228A JP 3490418 B2 JP3490418 B2 JP 3490418B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- dielectric multilayer
- filter chip
- thickness
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Optical Filters (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は従来のように厚い基
板を使用することなく、安価で大量に誘電体多層膜フィ
ルタチップを製造するための製造方法に関するものであ
る。
板を使用することなく、安価で大量に誘電体多層膜フィ
ルタチップを製造するための製造方法に関するものであ
る。
【０００２】
【従来の技術】昨今のインターネットに代表される大容
量情報通信需要を賄うために、光ファイバーを伝送媒体
とした波長多重通信技術が使用されている。波長多重光
通信システムにおいては、波長の異なる複数の信号成分
を１本の光ファイバーを介して伝送する。このような光
通信分野で使用される波長選択素子には、誘電体多層膜
フィルタ（ＴＦＦ）、平面アレイ導波路（ＡＷＧ）、フ
ァイバブラッググレーティング（ＦＢＧ）等が使用され
ている。誘電体多層膜フィルタは低コストで優れた波長
選択機能を有するため、波長合分波器や光アドドロップ
モジュール等で主に使用されている。波長多重通信技術
においては、隣接する信号波長間隔が１ｎｍ以下の複数
の信号成分を分離・結合するために狭帯域のバンドパス
フィルタが主に使用されている。そのためバンドパスフ
ィルタを構成する誘電体多層膜は層数が１００層を超え
膜厚は２０μｍ以上に達する。そのため基板上に成膜さ
れたフィルタには数百ＭＰａもの巨大な膜応力が発生す
る。
量情報通信需要を賄うために、光ファイバーを伝送媒体
とした波長多重通信技術が使用されている。波長多重光
通信システムにおいては、波長の異なる複数の信号成分
を１本の光ファイバーを介して伝送する。このような光
通信分野で使用される波長選択素子には、誘電体多層膜
フィルタ（ＴＦＦ）、平面アレイ導波路（ＡＷＧ）、フ
ァイバブラッググレーティング（ＦＢＧ）等が使用され
ている。誘電体多層膜フィルタは低コストで優れた波長
選択機能を有するため、波長合分波器や光アドドロップ
モジュール等で主に使用されている。波長多重通信技術
においては、隣接する信号波長間隔が１ｎｍ以下の複数
の信号成分を分離・結合するために狭帯域のバンドパス
フィルタが主に使用されている。そのためバンドパスフ
ィルタを構成する誘電体多層膜は層数が１００層を超え
膜厚は２０μｍ以上に達する。そのため基板上に成膜さ
れたフィルタには数百ＭＰａもの巨大な膜応力が発生す
る。
【０００３】ところで、このような光通信用フィルタの
成膜工程では、例えば直径１００ｍｍの透明ガラス基板
の全面にフィルタの多層膜を成膜することが行われる。
成膜した後、所望の大きさに切断する。製品として使用
されるフィルタチップの寸法は、１．３〜２．５ｍｍ四
方程度で厚さは１ｍｍ程度が一般的である。
成膜工程では、例えば直径１００ｍｍの透明ガラス基板
の全面にフィルタの多層膜を成膜することが行われる。
成膜した後、所望の大きさに切断する。製品として使用
されるフィルタチップの寸法は、１．３〜２．５ｍｍ四
方程度で厚さは１ｍｍ程度が一般的である。
【０００４】
【発明が解決しようとする課題】１回の成膜工程で出来
るだけ多くのフィルタチップを製造するためには、大き
なガラス基板の全面にわたり誘電体多層膜を成膜する必
要がある。直径１００ｍｍで厚さ１ｍｍのガラス基板上
に誘電体多層膜を成膜する場合には、以下の２つの問題
が生じる。 （１）膜応力のため成膜中に基板が反り、最悪の場合に
はクラックが発生したり基板そのものが割れてしまう。 （２）膜応力により成膜中に基板が反るため、蒸着物質
の膜厚分布がプロセス中に変化する。その結果、均一な
膜厚分布を有する良品域が減少する。
るだけ多くのフィルタチップを製造するためには、大き
なガラス基板の全面にわたり誘電体多層膜を成膜する必
要がある。直径１００ｍｍで厚さ１ｍｍのガラス基板上
に誘電体多層膜を成膜する場合には、以下の２つの問題
が生じる。 （１）膜応力のため成膜中に基板が反り、最悪の場合に
はクラックが発生したり基板そのものが割れてしまう。 （２）膜応力により成膜中に基板が反るため、蒸着物質
の膜厚分布がプロセス中に変化する。その結果、均一な
膜厚分布を有する良品域が減少する。
【０００５】そこで従来は、図３（ａ）に示されるよう
に膜応力による基板の変形、反りを低減する目的で厚い
基板１１を用意する。そしてその表面に図３（ｂ）に示
すように、フィルタの多層膜１２を成膜する。成膜した
後、図３（ｃ）に示すように基板１１の裏面より所望の
厚さまで研削・研磨を行う。その後、多層膜１２の形成
された薄い基板１１Ａを切断して所望の大きさとし、フ
ィルタチップとする。
に膜応力による基板の変形、反りを低減する目的で厚い
基板１１を用意する。そしてその表面に図３（ｂ）に示
すように、フィルタの多層膜１２を成膜する。成膜した
後、図３（ｃ）に示すように基板１１の裏面より所望の
厚さまで研削・研磨を行う。その後、多層膜１２の形成
された薄い基板１１Ａを切断して所望の大きさとし、フ
ィルタチップとする。
【０００６】具体的には、イオンアシスト蒸着装置等で
は、主に直径１００ｍｍ厚さ１０ｍｍのガラス基板上に
フィルタを成膜して、裏面より厚さ１ｍｍになるまで研
削・研磨が行われている。又イオンビームスパッタ装置
等では、主に直径３００ｍｍ厚さ７ｍｍのガラス基板上
にフィルタを成膜して、裏面より厚さ１ｍｍになるまで
研削・研磨が行われている。
は、主に直径１００ｍｍ厚さ１０ｍｍのガラス基板上に
フィルタを成膜して、裏面より厚さ１ｍｍになるまで研
削・研磨が行われている。又イオンビームスパッタ装置
等では、主に直径３００ｍｍ厚さ７ｍｍのガラス基板上
にフィルタを成膜して、裏面より厚さ１ｍｍになるまで
研削・研磨が行われている。
【０００７】このように従来の製造方法では、膜応力に
よる基板形状の変形や反りを低減するために厚い基板を
用いる必要があった。そのため基板材料費と研削・研磨
費用がかさむため高コストの原因となっていた。また研
削・研磨工程は１枚の厚基板を所望の厚さまで加工する
のに多くの手間と数時間を要するという問題があった。
よる基板形状の変形や反りを低減するために厚い基板を
用いる必要があった。そのため基板材料費と研削・研磨
費用がかさむため高コストの原因となっていた。また研
削・研磨工程は１枚の厚基板を所望の厚さまで加工する
のに多くの手間と数時間を要するという問題があった。
【０００８】本発明は高額な厚い基板を用いることなく
低コストで製造時間の短縮が可能な誘電体多層膜フィル
タチップの製造方法を提供することを目的とする。
低コストで製造時間の短縮が可能な誘電体多層膜フィル
タチップの製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本願の請求項１の発明
は、誘電体多層膜フィルタチップの基板となる第１の基
板の一方の面に周期的に溝を形成し、前記第１の基板の
溝を形成した面と下地となる第２の基板の面とをオプテ
ィカル・コンタクトにより接着し、前記第１の基板の他
方の面に誘電体多層膜を形成し、前記誘電体多層膜が形
成された第１，第２の基板を溝の間の突起に沿って切断
することにより短冊状のフィルタを形成し、該短冊状の
フィルタを所望の幅で形成することによってフィルタチ
ップを形成することを特徴とするものである。
は、誘電体多層膜フィルタチップの基板となる第１の基
板の一方の面に周期的に溝を形成し、前記第１の基板の
溝を形成した面と下地となる第２の基板の面とをオプテ
ィカル・コンタクトにより接着し、前記第１の基板の他
方の面に誘電体多層膜を形成し、前記誘電体多層膜が形
成された第１，第２の基板を溝の間の突起に沿って切断
することにより短冊状のフィルタを形成し、該短冊状の
フィルタを所望の幅で形成することによってフィルタチ
ップを形成することを特徴とするものである。
【００１０】本願の請求項２の発明は、請求項１の誘電
体多層膜フィルタチップの製造方法において、前記第
１，第２の基板は、ガラス及び単結晶のいずれか一方の
同一材料を用いたことを特徴とする。
体多層膜フィルタチップの製造方法において、前記第
１，第２の基板は、ガラス及び単結晶のいずれか一方の
同一材料を用いたことを特徴とする。
【００１１】本願の請求項３の発明は、請求項１の誘電
体多層膜フィルタチップの製造方法において、前記第
１，第２の基板は、互いに異なる材料で、熱膨張係数の
差が２０％以内であるガラス、あるいは単結晶を用いた
ことを特徴とするものである。
体多層膜フィルタチップの製造方法において、前記第
１，第２の基板は、互いに異なる材料で、熱膨張係数の
差が２０％以内であるガラス、あるいは単結晶を用いた
ことを特徴とするものである。
【００１２】本願の請求項４の発明は、請求項１の誘電
体多層膜フィルタチップの製造方法において、前記第１
の基板の厚さは０．１ｍｍ〜５ｍｍであり、前記第２の
基板の厚さは２ｍｍ〜２０ｍｍであり、第１の基板の厚
さを第２の基板の厚さより薄くしたことを特徴とするも
のである。
体多層膜フィルタチップの製造方法において、前記第１
の基板の厚さは０．１ｍｍ〜５ｍｍであり、前記第２の
基板の厚さは２ｍｍ〜２０ｍｍであり、第１の基板の厚
さを第２の基板の厚さより薄くしたことを特徴とするも
のである。
【００１３】本願の請求項５の発明は、請求項１の誘電
体多層膜フィルタチップの製造方法において、前記第１
の基板は、エッチング工程により溝が形成され、該溝の
深さは０．１μｍ〜０．１ｍｍの間であることを特徴と
するものである。
体多層膜フィルタチップの製造方法において、前記第１
の基板は、エッチング工程により溝が形成され、該溝の
深さは０．１μｍ〜０．１ｍｍの間であることを特徴と
するものである。
【００１４】本願の請求項６の発明は、請求項１の誘電
体多層膜フィルタチップの製造方法において、前記第１
の基板に形成される誘電体多層膜は、その膜厚が１０μ
ｍ〜１００μｍの間であることを特徴とするものであ
る。
体多層膜フィルタチップの製造方法において、前記第１
の基板に形成される誘電体多層膜は、その膜厚が１０μ
ｍ〜１００μｍの間であることを特徴とするものであ
る。
【００１５】
【発明の実施の形態】次に本実施の形態について図面を
参照しつつ説明する。まず図１（ａ）に示すように製品
となるフィルタチップの厚さに近い第１の薄い基板１を
用意する。この基板の厚さｔ１は例えば用途によって異
なり、０．１〜５ｍｍの範囲とする。基板１は例えばλ
／４程度にまで面精度を高めた基板とする。ここでλは
面精度の基準となるＨｅ−Ｎｅレーザの波長６３３ｎｍ
の光の波長である。λ／４程度の面精度は安価にかつ容
易に形成することができる。
参照しつつ説明する。まず図１（ａ）に示すように製品
となるフィルタチップの厚さに近い第１の薄い基板１を
用意する。この基板の厚さｔ１は例えば用途によって異
なり、０．１〜５ｍｍの範囲とする。基板１は例えばλ
／４程度にまで面精度を高めた基板とする。ここでλは
面精度の基準となるＨｅ−Ｎｅレーザの波長６３３ｎｍ
の光の波長である。λ／４程度の面精度は安価にかつ容
易に形成することができる。
【００１６】続いて図１（ｂ）に示すように、エッチン
グ工程により深さｈの溝１Ａを１次元方向に周期的に作
製する。エッチングにより加工する溝の深さｈはエッチ
ング面がオプティカル・コンタクトしないように浮かせ
れば良く、例えば０．１μｍ〜０．１ｍｍとすればよ
い。溝の幅ａは、所望のフィルタチップの大きさと等し
くする。溝の間隔ｂは後述する切断工程で使用するブレ
ード刃の幅より小さくする。
グ工程により深さｈの溝１Ａを１次元方向に周期的に作
製する。エッチングにより加工する溝の深さｈはエッチ
ング面がオプティカル・コンタクトしないように浮かせ
れば良く、例えば０．１μｍ〜０．１ｍｍとすればよ
い。溝の幅ａは、所望のフィルタチップの大きさと等し
くする。溝の間隔ｂは後述する切断工程で使用するブレ
ード刃の幅より小さくする。
【００１７】次に第２の基板２として第１の基板１と同
一の形状の基板を用いる。第２の基板の厚さｔ２は第１
の基板１の厚さｔ１より厚く（ｔ２＞ｔ１）する。厚さ
ｔ２は例えば２〜２０ｍｍとする。厚い基板２の接着面
も面精度λ／４程度に仕上げておく。そして図１（ｃ）
に示すように、基板１の溝１Ａを有する面と厚い第２の
基板２の表面とを接触させ、オプティカル・コンタクト
（光学接着法）を行う。オプティカル・コンタクトでは
基板１の溝１Ａを形成した面と基板２の面を合わせ、基
板の転移温度より低い数百℃の温度で熱処理を行う。こ
うすれば界面の分子構造が結合し、室温ではその高い接
着力のためフィルタ成膜により生じる膜応力に対しても
接着力を維持することが出来る。
一の形状の基板を用いる。第２の基板の厚さｔ２は第１
の基板１の厚さｔ１より厚く（ｔ２＞ｔ１）する。厚さ
ｔ２は例えば２〜２０ｍｍとする。厚い基板２の接着面
も面精度λ／４程度に仕上げておく。そして図１（ｃ）
に示すように、基板１の溝１Ａを有する面と厚い第２の
基板２の表面とを接触させ、オプティカル・コンタクト
（光学接着法）を行う。オプティカル・コンタクトでは
基板１の溝１Ａを形成した面と基板２の面を合わせ、基
板の転移温度より低い数百℃の温度で熱処理を行う。こ
うすれば界面の分子構造が結合し、室温ではその高い接
着力のためフィルタ成膜により生じる膜応力に対しても
接着力を維持することが出来る。
【００１８】基板２としては、基板１と同材料を用いて
もよい。又は同一材料でなく、同じ熱膨張係数を有する
ガラス、あるいは単結晶を使用することができる。基板
１が高額な基板である場合、厚い基板２に同材料を使用
することはコスト増の要因となる。よってオプティカル
・コンタクトに影響を与えない範囲でより安価な基板材
料を基板２として使用できればコスト低減の利点があ
る。
もよい。又は同一材料でなく、同じ熱膨張係数を有する
ガラス、あるいは単結晶を使用することができる。基板
１が高額な基板である場合、厚い基板２に同材料を使用
することはコスト増の要因となる。よってオプティカル
・コンタクトに影響を与えない範囲でより安価な基板材
料を基板２として使用できればコスト低減の利点があ
る。
【００１９】オプティカル・コンタクトにおいて、基板
１と基板２の熱膨張係数が大きく異なると、温度変化時
に熱膨張による変形量が異なり、基板の一部あるいは全
面が分離してしまうことになる。よって、基板２として
基板１と異なる熱膨張係数を有する基板を使用する場合
には、基板１と基板２の熱膨張係数の差は基板１の熱膨
張率の±２０％以下であることが望ましい。
１と基板２の熱膨張係数が大きく異なると、温度変化時
に熱膨張による変形量が異なり、基板の一部あるいは全
面が分離してしまうことになる。よって、基板２として
基板１と異なる熱膨張係数を有する基板を使用する場合
には、基板１と基板２の熱膨張係数の差は基板１の熱膨
張率の±２０％以下であることが望ましい。
【００２０】続いて図１（ｄ）に示すように、第１の基
板１上に誘電体多層膜３を成膜する。この工程は従来の
多層膜フィルタと同一である。誘電体多層膜３はイオン
アシスト蒸着装置や、イオンビームスパッタ装置等が用
いられ、例えば１０〜１００μｍの厚さまで誘電体多層
膜が蒸着される。
板１上に誘電体多層膜３を成膜する。この工程は従来の
多層膜フィルタと同一である。誘電体多層膜３はイオン
アシスト蒸着装置や、イオンビームスパッタ装置等が用
いられ、例えば１０〜１００μｍの厚さまで誘電体多層
膜が蒸着される。
【００２１】次いで図１（ｅ）に示すように、溝と溝の
間を切断する。こうすることで浮いている基板領域が分
離し、短冊状となる。得られた短冊状のフィルタ素子を
所望の寸法に切断することで任意の大きさ、例えば１．
３ｍｍ四方〜２．５ｍｍ四方などの厚さｔ１のフィルタ
チップを製造することができる。
間を切断する。こうすることで浮いている基板領域が分
離し、短冊状となる。得られた短冊状のフィルタ素子を
所望の寸法に切断することで任意の大きさ、例えば１．
３ｍｍ四方〜２．５ｍｍ四方などの厚さｔ１のフィルタ
チップを製造することができる。
【００２２】
【実施例】（実施例１）基板１と基板２として、株式会
社オハラより販売されている酸化物系ガラスから成るガ
ラス基板材料“ＷＭＳ−０２”を用いた。基板１，２の
寸法は５０×５０ｍｍ2 であり、基板１，２の厚さｔ
１，ｔ２はそれぞれ１ｍｍ、５ｍｍとした。まず基板１
には溝幅ａ＝１．４ｍｍ、溝の間隔ｂ＝０．１ｍｍで溝
の深さｈ＝０．０１ｍｍの周期的な段差構造を計３３本
だけ形成した。基板１と基板２の接合面は、それぞれλ
／４程度にまで面精度を仕上げておく。図１（ｃ）で示
される基板１と基板２のオプティカル・コンタクト工程
においては、基板接合面を綺麗に洗浄し、ごみ等異物を
取り除き両面を合わせた。基板材料ＷＭＳ−０２の転移
温度は５００℃であるが、温度４００℃の恒温炉内にお
よそ１時間設置することで、基板１と基板２の界面がオ
プティカル・コンタクトされた。
社オハラより販売されている酸化物系ガラスから成るガ
ラス基板材料“ＷＭＳ−０２”を用いた。基板１，２の
寸法は５０×５０ｍｍ2 であり、基板１，２の厚さｔ
１，ｔ２はそれぞれ１ｍｍ、５ｍｍとした。まず基板１
には溝幅ａ＝１．４ｍｍ、溝の間隔ｂ＝０．１ｍｍで溝
の深さｈ＝０．０１ｍｍの周期的な段差構造を計３３本
だけ形成した。基板１と基板２の接合面は、それぞれλ
／４程度にまで面精度を仕上げておく。図１（ｃ）で示
される基板１と基板２のオプティカル・コンタクト工程
においては、基板接合面を綺麗に洗浄し、ごみ等異物を
取り除き両面を合わせた。基板材料ＷＭＳ−０２の転移
温度は５００℃であるが、温度４００℃の恒温炉内にお
よそ１時間設置することで、基板１と基板２の界面がオ
プティカル・コンタクトされた。
【００２３】図２はオプティカル・コンタクトされた２
枚の基板の一部を示す斜視図である。オプティカル・コ
ンタクトした後、図１（ｄ）で示されるように、イオン
アシスト蒸着法により五酸化タンタル（Ｔａ2 Ｏ5 ）と
二酸化珪素（ＳｉＯ2 ）を交互に積層して誘電体多層膜
フィルタ（膜厚２０μｍ、膜総数１０８層）を蒸着し
た。
枚の基板の一部を示す斜視図である。オプティカル・コ
ンタクトした後、図１（ｄ）で示されるように、イオン
アシスト蒸着法により五酸化タンタル（Ｔａ2 Ｏ5 ）と
二酸化珪素（ＳｉＯ2 ）を交互に積層して誘電体多層膜
フィルタ（膜厚２０μｍ、膜総数１０８層）を蒸着し
た。
【００２４】フィルタの多層膜を成膜した後、図１
（ｅ）で示されるように基板１と基板２の接合面である
溝の間隔ｂのラインに沿って切断機を用いて切断した。
切断されたフィルタ素子は幅ａ＝１．４ｍｍ、長さ５０
ｍｍの短冊形状をしているので、短冊形状のフィルタを
再度１．４ｍｍ間隔で切断した。こうすれば所望の大き
さである一辺が１．４ｍｍの正方形のフィルタチップと
して切り出すことができる。
（ｅ）で示されるように基板１と基板２の接合面である
溝の間隔ｂのラインに沿って切断機を用いて切断した。
切断されたフィルタ素子は幅ａ＝１．４ｍｍ、長さ５０
ｍｍの短冊形状をしているので、短冊形状のフィルタを
再度１．４ｍｍ間隔で切断した。こうすれば所望の大き
さである一辺が１．４ｍｍの正方形のフィルタチップと
して切り出すことができる。
【００２５】（実施例２）この実施例では、基板１とし
て、株式会社オハラより販売されているガラス基板材料
“ＷＭＳ−１３”（熱膨張係数：１１．９×１０ -6/
℃）より構成される基板１を用いた。又基板２として、
同社製の”Ｓ−ＢＡＬ３ガラス" （熱膨張係数：１１．
１×１０ -6/℃）より構成される基板を用いた。これら
の基板１，２の寸法は共に５０×５０ｍｍ2 であり、基
板１，２の厚さｔ１，ｔ２はそれぞれ１ｍｍ、７ｍｍで
ある。基板１には溝幅ａ＝１．４ｍｍ、溝の間隔ｂ＝
０．１ｍｍで溝の深さｈ＝０．０２ｍｍの周期的な段差
構造を計３３本だけ形成した。基板１と基板２の接合面
は、それぞれλ／４程度にまで面精度を仕上げておく。
図１（ｃ）で示される基板１と基板２のオプティカル・
コンタクト工程においては、基板接合面を綺麗に洗浄
し、ごみ等異物を取り除き両面を合わせた。基板材料Ｗ
ＭＳ−１３とＳ−ＢＡＬ３の転移温度はそれぞれ６５０
℃と４６４℃であるが、温度３５０℃の恒温炉内におよ
そ１時間設置することで、基板１と基板２の界面がオプ
ティカル・コンタクトされた。オプティカル・コンタク
トした後、図１（ｄ）で示されるように、イオンアシス
ト蒸着法により五酸化タンタル（Ｔａ2Ｏ5 ）と二酸化
珪素（ＳｉＯ2 ）を交互に積層し誘電体多層膜フィルタ
（膜厚３０μｍ、膜総数１６０層）を蒸着した。
て、株式会社オハラより販売されているガラス基板材料
“ＷＭＳ−１３”（熱膨張係数：１１．９×１０ -6/
℃）より構成される基板１を用いた。又基板２として、
同社製の”Ｓ−ＢＡＬ３ガラス" （熱膨張係数：１１．
１×１０ -6/℃）より構成される基板を用いた。これら
の基板１，２の寸法は共に５０×５０ｍｍ2 であり、基
板１，２の厚さｔ１，ｔ２はそれぞれ１ｍｍ、７ｍｍで
ある。基板１には溝幅ａ＝１．４ｍｍ、溝の間隔ｂ＝
０．１ｍｍで溝の深さｈ＝０．０２ｍｍの周期的な段差
構造を計３３本だけ形成した。基板１と基板２の接合面
は、それぞれλ／４程度にまで面精度を仕上げておく。
図１（ｃ）で示される基板１と基板２のオプティカル・
コンタクト工程においては、基板接合面を綺麗に洗浄
し、ごみ等異物を取り除き両面を合わせた。基板材料Ｗ
ＭＳ−１３とＳ−ＢＡＬ３の転移温度はそれぞれ６５０
℃と４６４℃であるが、温度３５０℃の恒温炉内におよ
そ１時間設置することで、基板１と基板２の界面がオプ
ティカル・コンタクトされた。オプティカル・コンタク
トした後、図１（ｄ）で示されるように、イオンアシス
ト蒸着法により五酸化タンタル（Ｔａ2Ｏ5 ）と二酸化
珪素（ＳｉＯ2 ）を交互に積層し誘電体多層膜フィルタ
（膜厚３０μｍ、膜総数１６０層）を蒸着した。
【００２６】フィルタ成膜後、図１（ｅ）で示されるよ
うに基板１と基板２の接合面である溝の間隔ｂのライン
に沿って切断機を用いて切断した。切断されたフィルタ
素子は幅ａ＝１．４ｍｍ、長さ５０ｍｍの短冊形状をし
ているので、短冊形状のフィルタを再度１．４ｍｍ間隔
で切断した。こうすれば所望の大きさである一辺が１．
４ｍｍの正方形のフィルタチップを切り出すことができ
る。
うに基板１と基板２の接合面である溝の間隔ｂのライン
に沿って切断機を用いて切断した。切断されたフィルタ
素子は幅ａ＝１．４ｍｍ、長さ５０ｍｍの短冊形状をし
ているので、短冊形状のフィルタを再度１．４ｍｍ間隔
で切断した。こうすれば所望の大きさである一辺が１．
４ｍｍの正方形のフィルタチップを切り出すことができ
る。
【００２７】
【発明の効果】以上詳細に説明したように本発明によれ
ば、第１の基板と第２の基板を用いることにより、成膜
中に基板が反ったりクラック等が発生することがなくな
る。又基板の反りに伴う膜厚分布の変化がなくなり、均
一な膜厚分布を有する誘電体多層膜フィルタを構成する
ことができる。更に第２の基板は、最終的にはフィルタ
チップとして使用されないので、研削や研磨工程が不要
となる。又基板として安価な基板材料を用いることがで
きる。これらにより生産コストを大幅に低減することが
可能となる。
ば、第１の基板と第２の基板を用いることにより、成膜
中に基板が反ったりクラック等が発生することがなくな
る。又基板の反りに伴う膜厚分布の変化がなくなり、均
一な膜厚分布を有する誘電体多層膜フィルタを構成する
ことができる。更に第２の基板は、最終的にはフィルタ
チップとして使用されないので、研削や研磨工程が不要
となる。又基板として安価な基板材料を用いることがで
きる。これらにより生産コストを大幅に低減することが
可能となる。
【図１】本実施の形態による誘電体多層膜フィルタチッ
プの製造過程を示す図である。
プの製造過程を示す図である。
【図２】本実施の形態による誘電体多層膜フィルタチッ
プの第１，第２の基板を接着した状態を示す斜視図であ
る。
プの第１，第２の基板を接着した状態を示す斜視図であ
る。
【図３】従来の誘電体多層膜フィルタチップの製造方法
を示す図である。
を示す図である。
１ 第１の基板
１Ａ 溝
２ 第２の基板
３ 誘電体多層膜
Claims (6)
- 【請求項１】 誘電体多層膜フィルタチップの基板とな
る第１の基板の一方の面に周期的に溝を形成し、 前記第１の基板の溝を形成した面と下地となる第２の基
板の面とをオプティカル・コンタクトにより接着し、 前記第１の基板の他方の面に誘電体多層膜を形成し、 前記誘電体多層膜が形成された第１，第２の基板を溝の
間の突起に沿って切断することにより短冊状のフィルタ
を形成し、 該短冊状のフィルタを所望の幅で形成することによって
フィルタチップを形成することを特徴とする誘電体多層
膜フィルタチップの製造方法。 - 【請求項２】 前記第１，第２の基板は、ガラス及び単
結晶のいずれか一方の同一材料を用いたことを特徴とす
る請求項１記載の誘電体多層膜フィルタチップの製造方
法。 - 【請求項３】 前記第１，第２の基板は、互いに異なる
材料で、熱膨張係数の差が２０％以内であるガラス、あ
るいは単結晶を用いたことを特徴とする請求項１記載の
誘電体多層膜フィルタチップの製造方法。 - 【請求項４】 前記第１の基板の厚さは０．１ｍｍ〜５
ｍｍであり、 前記第２の基板の厚さは２ｍｍ〜２０ｍｍであり、 第１の基板の厚さを第２の基板の厚さより薄くしたこと
を特徴とする請求項１記載の誘電体多層膜フィルタチッ
プの製造方法。 - 【請求項５】 前記第１の基板は、エッチング工程によ
り溝が形成され、該溝の深さは０．１μｍ〜０．１ｍｍ
の間であることを特徴とする請求項１記載の誘電体多層
膜フィルタチップの製造方法。 - 【請求項６】 前記第１の基板に形成される誘電体多層
膜は、その膜厚が１０μｍ〜１００μｍの間であること
を特徴とする請求項１記載の誘電体多層膜フィルタチッ
プの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001347228A JP3490418B2 (ja) | 2001-11-13 | 2001-11-13 | 誘電体多層膜フィルタチップの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001347228A JP3490418B2 (ja) | 2001-11-13 | 2001-11-13 | 誘電体多層膜フィルタチップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003149435A JP2003149435A (ja) | 2003-05-21 |
| JP3490418B2 true JP3490418B2 (ja) | 2004-01-26 |
Family
ID=19160264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001347228A Expired - Fee Related JP3490418B2 (ja) | 2001-11-13 | 2001-11-13 | 誘電体多層膜フィルタチップの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3490418B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20110094996A (ko) * | 2010-02-18 | 2011-08-24 | 엘지이노텍 주식회사 | 발광소자 패키지, 그 제조방법 및 조명시스템 |
-
2001
- 2001-11-13 JP JP2001347228A patent/JP3490418B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003149435A (ja) | 2003-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7544392B2 (en) | Method for producing multilayer optical device | |
| WO2006023140A1 (en) | Backside deposition for relieving stress and decreasing warping in optical waveguide production | |
| JP3490418B2 (ja) | 誘電体多層膜フィルタチップの製造方法 | |
| JP4443425B2 (ja) | 光学多層膜素子 | |
| KR100483217B1 (ko) | 광 합분파기용 박막 필터 | |
| JP3963255B2 (ja) | 光導波路 | |
| JP2003248130A (ja) | 石英系光導波路部品 | |
| JP3549404B2 (ja) | フィルタ挿入型導波路デバイスの製造方法 | |
| KR20010022120A (ko) | 광소자 제조방법 및 그 광소자 | |
| JP2006126844A (ja) | 光学フィルター、光学フィルターの製造方法、及び光学フィルターを用いた平面光導波路素子 | |
| JP2532650B2 (ja) | 積層型偏光子の製造方法 | |
| JPH10197737A (ja) | 光導波回路の製造方法 | |
| JPH0212110A (ja) | 光集積回路製造法 | |
| JP3214544B2 (ja) | 平面型光導波路 | |
| JP4259963B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004020653A (ja) | 誘電体多層膜フィルタ素子およびこれを用いた光部品 | |
| JPH0756036A (ja) | 光導波路デバイス及びその製造方法 | |
| JP2003315535A (ja) | 光学素子、光学素子の製造方法及び光学装置 | |
| JP2000066048A (ja) | 光導波路デバイスとその製造方法 | |
| JP3737821B2 (ja) | 波長分割デバイス | |
| US20070095180A1 (en) | Cutting method for dwdm filter and dwdm filter made thereby | |
| JP2002328221A (ja) | 薄膜付き基板の形成方法 | |
| JPH10148715A (ja) | 誘電体多層膜光フィルタおよびその製造方法 | |
| JPH0843652A (ja) | 光導波路及びその製造方法 | |
| JPH0713019A (ja) | 光フィルタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |